JP2007059786A - 半導体素子、この半導体素子に用いられるリードフレーム、および、この半導体素子を用いた電子機器 - Google Patents
半導体素子、この半導体素子に用いられるリードフレーム、および、この半導体素子を用いた電子機器 Download PDFInfo
- Publication number
- JP2007059786A JP2007059786A JP2005245845A JP2005245845A JP2007059786A JP 2007059786 A JP2007059786 A JP 2007059786A JP 2005245845 A JP2005245845 A JP 2005245845A JP 2005245845 A JP2005245845 A JP 2005245845A JP 2007059786 A JP2007059786 A JP 2007059786A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- wire
- island
- bond
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
- H01L23/293—Organic, e.g. plastic
- H01L23/295—Organic, e.g. plastic containing a filler
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/4501—Shape
- H01L2224/45012—Cross-sectional shape
- H01L2224/45015—Cross-sectional shape being circular
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01055—Cesium [Cs]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
【解決手段】 半導体チップ23が搭載されたリード21aについて、グランドボンドされた金線25aに沿った縦断面におけるワイヤーボンド領域28aの反アイランド部側及びアイランド部22側において、グランドボンド用リード部28に連なってリード端子部及びアイランド部22が存在しないようにしている。こうして、リード21aにおける金線25aの接続部分であるワイヤーボンド領域28aの金線25aの延在方向への長さを短くして、ワイヤーボンド領域28aと樹脂26との界面に両者の線膨張係数差によって発生する応力を小さくする。したがって、ワイヤーボンド領域28aと樹脂26との間に相対的な横滑りが発生することがなく、金線25aの接続部に破断が発生することがない。
【選択図】図1
Description
半導体チップが載置されたアイランド部と、このアイランド部に連なるボンド用リード部と、このボンド用リード部に連なるリード端子部とを含むリードと、
上記半導体チップに設けられた電極と上記ボンド用リード部とを電気的に接続するワイヤーと、
上記半導体チップ,リードおよびワイヤーを封止すると共に、20重量%以上且つ90重量%以下のフィラーを含有した樹脂と
を備え、
上記アイランド部における上記半導体チップの載置面に垂直な断面であって、且つ、上記ワイヤーに沿った断面において、上記ボンド用リード部の上記アイランド部側とは反対側には、上記ボンド用リード部の断面に連なって上記樹脂の断面が現れている
ことを特徴としている。
上記フィラーの形状は表面が滑らかな略球状である。
上記アイランド部における上記半導体チップの載置面に垂直な断面であって、且つ、上記ワイヤーに沿った断面において、上記ボンド用リード部の上記アイランド部側には、上記ボンド用リード部の断面に連なって上記樹脂の断面が現れている。
上記ボンド用リード部は、
一直線状に形成されると共に、一端が上記アイランド部に接続された第1直線部と、
一直線状に形成されると共に、一端が上記第1直線部の他端部に接続されて、上記アイランド部に沿って延在する第2直線部と
を含み、
上記第2直線部における上記一端側に上記リード端子部が接続される一方、先端部分には上記ワイヤーが接続されるワイヤーボンド領域が設けられている。
上記ボンド用リード部は、
一直線状に形成されると共に、一端が上記アイランド部に接続された第1直線部と、
一直線状に形成されると共に、一端が上記第1直線部の他端部に接続されて、上記アイランド部に沿って延在する第2直線部と、
一直線状に形成されると共に、一端が上記第2直線部の他端部に接続されて、上記アイランド部に向かって延在する第3直線部と
を含み、
上記第2直線部における上記一端側に、上記リード端子部が接続され、
上記第3直線部の先端部分に、上記ワイヤーが接続されるワイヤーボンド領域が設けられている。
上記ボンド用リード部は、
4個以上の一直線状に形成された直線部を渦巻き状に連結し、
上記渦巻き状に連結された複数の直線部における最外の先頭に位置する上記直線部の先端が、上記アイランド部に接続され、
上記渦巻き状に連結された複数の直線部における上記アイランド部から最も離れている上記直線部に、上記リード端子部が接続され
て成り、
上記渦巻き状に連結された複数の直線部における最内の末尾に位置する上記直線部の先端部分に、上記ワイヤーが接続されるワイヤーボンド領域が設けられている。
上記ボンド用リード部は、
上記リード端子部よりも広幅の辺を有する矩形体における上記辺に上記リード端子部が接続される一方、上記辺に対向する辺に上記アイランド部が接続され、
上記矩形体に、上記アイランド部に沿って矩形の貫通穴が設けられ
て成り、
上記矩形体の上記貫通穴を介して上記アイランド部に対向する部分における上記リード端子部との接続部分および上記アイランド部との接続部分を除く領域に、上記ワイヤーが接続されるワイヤーボンド領域が設けられている。
上記ボンド用リード部は、
上記リード端子部よりも広幅の辺を有する矩形体における上記辺に上記リード端子部が接続される一方、上記辺に対向する辺に上記アイランド部が接続され、
上記矩形体に、上記アイランド部に沿って矩形の貫通穴が2つ平行に設けられ
て成り、
上記矩形体の上記2つの貫通穴に挟まれた部分における上記アイランド部との接続部分を除く領域に、上記ワイヤーが接続されるワイヤーボンド領域が設けられている。
上記ボンド用リード部には、上記ワイヤーが接続されるワイヤーボンド領域が設けられており、
上記ワイヤーボンド領域の幅は0.3mm以上且つ0.6mm以下である。
上記半導体チップの大きさは、一辺が0.5mm以上且つ2.5mm以下であり、厚みが0.1mm以上且つ0.4mm以下である。
この発明の半導体素子に用いられるリードフレームであって、
半導体チップが載置されるべきアイランド部と、
上記アイランド部に連なると共に、上記半導体チップに設けられた電極とワイヤーによって電気的に接続されるべきボンド用リード部と、
上記ボンド用リード部に連なると共に、上記アイランド部とは反対側に延在するリード端子部と
を備え、
上記アイランド部における上記半導体チップの載置面に垂直な断面であり、且つ、当該ボンド用リード部と上記アイランド部とを通る断面において、上記ボンド用リード部は、上記アイランド部および上記リード端子部に対して不連続な領域を有していることを特徴としている。
上記ボンド用リード部における上記アイランド部および上記リード端子部に対して不連続な領域は、上記アイランド部と離間すると共に、上記リード端子部の延在方向と交差する方向に上記リード端子部よりも突出している突出部によって構成されている。
上記ボンド用リード部には、上記アイランド部に沿って延在する貫通穴が設けられており、
上記ボンド用リード部における上記アイランド部および上記リード端子部に対して不連続な領域は、上記貫通穴を介して上記アイランド部に対向する領域によって構成されている。
上記アイランド部,ボンド用リード部およびリード端子部を含むリードフレームは、銅系あるいは鉄系の合金で形成されており、
少なくとも上記ボンド用リード部における上記ワイヤーが接続される領域は、ワイヤー接合に適したメッキが施されている。
この発明の半導体素子を用いたことを特徴としている。
図1は、本実施の形態の半導体素子における上から見た透視図である。図1において、平面状のリードフレームにおけるリード21aのアイランド部(ダイパッド)22には半導体チップ23が搭載され、半導体チップ23の表面に設けられたワイヤボンド用の電極24a〜24dは各リード21a〜21dと金線25a〜25dによるワイヤーボンドによって結線されている。さらに、半導体チップ23と金線25a〜25dとリード21a〜21dとは20重量%以上且つ90重量%以下のフィラーを含有する樹脂26によって封止されて、パッケージ27が構成されている。
図3は、本実施の形態の半導体素子における上から見た透視図である。図3において、平面状のリードフレームにおけるリード31aのアイランド部(ダイパッド)32には半導体チップ33が搭載され、半導体チップ33の表面に設けられたワイヤボンド用の電極34a〜34dは各リード31a〜31dと金線35a〜35dによるワイヤーボンドによって結線されている。さらに、半導体チップ33と金線35a〜35dとリード31a〜31dとは20重量%以上且つ90重量%以下のフィラーを含有する樹脂36によって封止されて、パッケージ37が構成されている。
図5は、本実施の形態の半導体素子における上から見た透視図である。図5において、平面状のリードフレームにおけるリード41aのアイランド部(ダイパッド)42には半導体チップ43が搭載され、半導体チップ43の表面に設けられたワイヤボンド用の電極44a〜44dは各リード41a〜41dと金線45a〜45dによるワイヤーボンドによって結線されている。さらに、半導体チップ43と金線45a〜45dとリード41a〜41dとは20重量%以上且つ90重量%以下のフィラーを含有する樹脂46によって封止されて、パッケージ47が構成されている。
図7は、本実施の形態の半導体素子における上から見た透視図である。図7において、平面状のリードフレームにおけるリード51aのアイランド部(ダイパッド)52には半導体チップ53が搭載され、半導体チップ53の表面に設けられたワイヤボンド用の電極54a〜54dは各リード51a〜51dと金線55a〜55dによるワイヤーボンドによって結線されている。さらに、半導体チップ53と金線55a〜55dとリード51a〜51dとは20重量%以上且つ90重量%以下のフィラーを含有する樹脂56によって封止されて、パッケージ57が構成されている。
図9は、本実施の形態の半導体素子における上から見た透視図である。図9において、平面状のリードフレームにおけるリード61aのアイランド部(ダイパッド)62には半導体チップ63が搭載され、半導体チップ63の表面に設けられたワイヤボンド用の電極64a〜64dは各リード61a〜61dと金線65a〜65dによるワイヤーボンドによって結線されている。さらに、半導体チップ63と金線65a〜65dとリード61a〜61dとは20重量%以上且つ90重量%以下のフィラーを含有する樹脂66によって封止されて、パッケージ67が構成されている。
22,32,42,52,62…アイランド部(ダイパッド)、
23,33,43,53,63…半導体チップ、
24a〜24d,34a〜34d,44a〜44d,54a〜54d,64a〜64d…電極、
25a〜25d,35a〜35d,45a〜45d,55a〜55d,65a〜65d…金線、
26,36,46,56,66…樹脂、
27,37,47,57,67…パッケージ、
28,38,48,58,68…グランドボンド用リード部、
28a,38a,48a,58a,68a…ワイヤーボンド領域。
Claims (15)
- 半導体チップが載置されたアイランド部と、このアイランド部に連なるボンド用リード部と、このボンド用リード部に連なるリード端子部とを含むリードと、
上記半導体チップに設けられた電極と上記ボンド用リード部とを電気的に接続するワイヤーと、
上記半導体チップ,リードおよびワイヤーを封止すると共に、20重量%以上且つ90重量%以下のフィラーを含有した樹脂と
を備え、
上記アイランド部における上記半導体チップの載置面に垂直な断面であって、且つ、上記ワイヤーに沿った断面において、上記ボンド用リード部の上記アイランド部側とは反対側には、上記ボンド用リード部の断面に連なって上記樹脂の断面が現れている
ことを特徴とする半導体素子。 - 請求項1に記載の半導体素子において、
上記フィラーの形状は、表面が滑らかな略球状であることを特徴とする半導体素子。 - 請求項1に記載の半導体素子において、
上記アイランド部における上記半導体チップの載置面に垂直な断面であって、且つ、上記ワイヤーに沿った断面において、上記ボンド用リード部の上記アイランド部側には、上記ボンド用リード部の断面に連なって上記樹脂の断面が現れている
ことを特徴とする半導体素子。 - 請求項3に記載の半導体素子において、
上記ボンド用リード部は、
一直線状に形成されると共に、一端が上記アイランド部に接続された第1直線部と、
一直線状に形成されると共に、一端が上記第1直線部の他端部に接続されて、上記アイランド部に沿って延在する第2直線部と
を含み、
上記第2直線部における上記一端側に上記リード端子部が接続される一方、先端部分には上記ワイヤーが接続されるワイヤーボンド領域が設けられていることを特徴とする半導体素子。 - 請求項3に記載の半導体素子において、
上記ボンド用リード部は、
一直線状に形成されると共に、一端が上記アイランド部に接続された第1直線部と、
一直線状に形成されると共に、一端が上記第1直線部の他端部に接続されて、上記アイランド部に沿って延在する第2直線部と、
一直線状に形成されると共に、一端が上記第2直線部の他端部に接続されて、上記アイランド部に向かって延在する第3直線部と
を含み、
上記第2直線部における上記一端側に、上記リード端子部が接続され、
上記第3直線部の先端部分に、上記ワイヤーが接続されるワイヤーボンド領域が設けられている
ことを特徴とする半導体素子。 - 請求項3に記載の半導体素子において、
上記ボンド用リード部は、
4個以上の一直線状に形成された直線部を渦巻き状に連結し、
上記渦巻き状に連結された複数の直線部における最外の先頭に位置する上記直線部の先端が、上記アイランド部に接続され、
上記渦巻き状に連結された複数の直線部における上記アイランド部から最も離れている上記直線部に、上記リード端子部が接続され
て成り、
上記渦巻き状に連結された複数の直線部における最内の末尾に位置する上記直線部の先端部分に、上記ワイヤーが接続されるワイヤーボンド領域が設けられていることを特徴とする半導体素子。 - 請求項3に記載の半導体素子において、
上記ボンド用リード部は、
上記リード端子部よりも広幅の辺を有する矩形体における上記辺に上記リード端子部が接続される一方、上記辺に対向する辺に上記アイランド部が接続され、
上記矩形体に、上記アイランド部に沿って矩形の貫通穴が設けられ
て成り、
上記矩形体の上記貫通穴を介して上記アイランド部に対向する部分における上記リード端子部との接続部分および上記アイランド部との接続部分を除く領域に、上記ワイヤーが接続されるワイヤーボンド領域が設けられていることを特徴とする半導体素子。 - 請求項3に記載の半導体素子において、
上記ボンド用リード部は、
上記リード端子部よりも広幅の辺を有する矩形体における上記辺に上記リード端子部が接続される一方、上記辺に対向する辺に上記アイランド部が接続され、
上記矩形体に、上記アイランド部に沿って矩形の貫通穴が2つ平行に設けられ
て成り、
上記矩形体の上記2つの貫通穴に挟まれた部分における上記アイランド部との接続部分を除く領域に、上記ワイヤーが接続されるワイヤーボンド領域が設けられていることを特徴とする半導体素子。 - 請求項3に記載の半導体素子において、
上記ボンド用リード部には、上記ワイヤーが接続されるワイヤーボンド領域が設けられており、
上記ワイヤーボンド領域の幅は0.3mm以上且つ0.6mm以下である
ことを特徴とする半導体素子。 - 請求項3に記載の半導体素子において、
上記半導体チップの大きさは、一辺が0.5mm以上且つ2.5mm以下であり、厚みが0.1mm以上且つ0.4mm以下であることを特徴とする半導体素子。 - 請求項1乃至請求項10の何れか一つに記載の半導体素子に用いられるリードフレームであって、
半導体チップが載置されるべきアイランド部と、
上記アイランド部に連なると共に、上記半導体チップに設けられた電極とワイヤーによって電気的に接続されるべきボンド用リード部と、
上記ボンド用リード部に連なると共に、上記アイランド部とは反対側に延在するリード端子部と
を備え、
上記アイランド部における上記半導体チップの載置面に垂直な断面であり、且つ、当該ボンド用リード部と上記アイランド部とを通る断面において、上記ボンド用リード部は、上記アイランド部および上記リード端子部に対して不連続な領域を有していることを特徴とするリードフレーム。 - 請求項11に記載のリードフレームにおいて、
上記ボンド用リード部における上記アイランド部および上記リード端子部に対して不連続な領域は、上記アイランド部と離間すると共に、上記リード端子部の延在方向と交差する方向に上記リード端子部よりも突出している突出部によって構成されていることを特徴とするリードフレーム。 - 請求項11に記載のリードフレームにおいて、
上記ボンド用リード部には、上記アイランド部に沿って延在する貫通穴が設けられており、
上記ボンド用リード部における上記アイランド部および上記リード端子部に対して不連続な領域は、上記貫通穴を介して上記アイランド部に対向する領域によって構成されていることを特徴とするリードフレーム。 - 請求項11に記載のリードフレームにおいて、
上記アイランド部,ボンド用リード部およびリード端子部を含むリードフレームは、銅系あるいは鉄系の合金で形成されており、
少なくとも上記ボンド用リード部における上記ワイヤーが接続される領域は、ワイヤー接合に適したメッキが施されている
ことを特徴とするリードフレーム。 - 請求項1乃至請求項10の何れか一つに記載の半導体素子を用いたことを特徴とする電子機器。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005245845A JP4255934B2 (ja) | 2005-08-26 | 2005-08-26 | 半導体素子、および、この半導体素子を用いた電子機器 |
US11/507,004 US7589399B2 (en) | 2005-08-26 | 2006-08-21 | Semiconductor device, lead frame used in the semiconductor device and electronic equipment using the semiconductor device |
CN200610121662XA CN1921092B (zh) | 2005-08-26 | 2006-08-28 | 半导体器件、引线框架及电子设备 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005245845A JP4255934B2 (ja) | 2005-08-26 | 2005-08-26 | 半導体素子、および、この半導体素子を用いた電子機器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007059786A true JP2007059786A (ja) | 2007-03-08 |
JP4255934B2 JP4255934B2 (ja) | 2009-04-22 |
Family
ID=37778757
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005245845A Expired - Fee Related JP4255934B2 (ja) | 2005-08-26 | 2005-08-26 | 半導体素子、および、この半導体素子を用いた電子機器 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7589399B2 (ja) |
JP (1) | JP4255934B2 (ja) |
CN (1) | CN1921092B (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8680659B2 (en) | 2009-05-15 | 2014-03-25 | Rohm Co., Ltd. | Semiconductor device |
US9859260B2 (en) | 2015-04-24 | 2018-01-02 | Kabushiki Kaisha Toshiba | Optical coupling device having a drive circuit on a ground frame to drive a light emitting element on a power frame |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4705881B2 (ja) * | 2006-05-09 | 2011-06-22 | パナソニック株式会社 | リードフレーム及びそれを用いた半導体装置 |
EP4227987A4 (en) * | 2020-10-12 | 2023-11-22 | Mitsubishi Electric Corporation | SEMICONDUCTOR MODULE |
Family Cites Families (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS451137Y1 (ja) | 1967-06-23 | 1970-01-19 | ||
JPS51156763U (ja) | 1975-05-07 | 1976-12-14 | ||
JPS553641A (en) | 1978-06-23 | 1980-01-11 | Hitachi Ltd | Lead frame |
JPS5961950A (ja) | 1982-10-01 | 1984-04-09 | Hitachi Ltd | 半導体装置およびその組立に用いるリ−ドフレ−ム |
JPH0546280Y2 (ja) | 1987-04-20 | 1993-12-03 | ||
JPH04188859A (ja) | 1990-11-22 | 1992-07-07 | Mitsubishi Electric Corp | リードフレーム |
JPH06224357A (ja) | 1993-01-26 | 1994-08-12 | Toshiba Corp | 樹脂封止型半導体装置 |
JP3337526B2 (ja) * | 1993-07-21 | 2002-10-21 | ローム株式会社 | パッケージ型半導体部品の構造 |
JP3205660B2 (ja) | 1994-03-08 | 2001-09-04 | シャープ株式会社 | 半導体装置およびリモコン受光装置 |
JP3531970B2 (ja) | 1994-05-16 | 2004-05-31 | フィガロ技研株式会社 | ガスまたは湿度を検出するセンサ |
JPH0888313A (ja) | 1994-09-14 | 1996-04-02 | Oki Electric Ind Co Ltd | 樹脂封止型半導体装置 |
JP2908255B2 (ja) * | 1994-10-07 | 1999-06-21 | 日本電気株式会社 | 半導体装置 |
JP4080582B2 (ja) | 1997-12-22 | 2008-04-23 | 株式会社東芝 | 半導体集積回路装置 |
JP3356680B2 (ja) | 1998-04-10 | 2002-12-16 | 日本電気株式会社 | リードフレーム及び半導体装置及び半導体装置の製造方法 |
JP4611503B2 (ja) | 2000-09-27 | 2011-01-12 | ローム株式会社 | 半導体装置 |
WO2002027780A1 (fr) * | 2000-09-29 | 2002-04-04 | Hitachi Chemical Co., Ltd. | Composant a semi-conducteur scelle par de la resine, materiau de fixation de puce et materiau de scellement utilise |
JP2004200350A (ja) | 2002-12-18 | 2004-07-15 | Sumitomo Bakelite Co Ltd | 半導体用リードフレーム及びそれを用いた半導体装置 |
KR100697937B1 (ko) * | 2003-03-11 | 2007-03-20 | 스미토모 베이클라이트 가부시키가이샤 | 반도체 봉지용 수지 조성물 및 이것을 사용한 반도체장치 |
JP4348267B2 (ja) * | 2004-09-22 | 2009-10-21 | シャープ株式会社 | 光半導体装置、光通信装置および電子機器 |
TWI280673B (en) * | 2004-09-22 | 2007-05-01 | Sharp Kk | Optical semiconductor device, optical communication device, and electronic equipment |
-
2005
- 2005-08-26 JP JP2005245845A patent/JP4255934B2/ja not_active Expired - Fee Related
-
2006
- 2006-08-21 US US11/507,004 patent/US7589399B2/en not_active Expired - Fee Related
- 2006-08-28 CN CN200610121662XA patent/CN1921092B/zh not_active Expired - Fee Related
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8680659B2 (en) | 2009-05-15 | 2014-03-25 | Rohm Co., Ltd. | Semiconductor device |
US9035441B2 (en) | 2009-05-15 | 2015-05-19 | Rohm Co., Ltd. | Semiconductor device |
US9343394B2 (en) | 2009-05-15 | 2016-05-17 | Rohm Co., Ltd. | Semiconductor device |
US9379047B2 (en) | 2009-05-15 | 2016-06-28 | Rohm Co., Ltd. | Semiconductor device |
US9613890B2 (en) | 2009-05-15 | 2017-04-04 | Rohm Co., Ltd. | Semiconductor device |
US9847282B2 (en) | 2009-05-15 | 2017-12-19 | Rohm Co., Ltd. | Semiconductor device |
US9899299B2 (en) | 2009-05-15 | 2018-02-20 | Rohm Co., Ltd. | Semiconductor device |
US10431527B2 (en) | 2009-05-15 | 2019-10-01 | Rohm Co., Ltd. | Semiconductor device with island and associated leads |
US10978379B2 (en) | 2009-05-15 | 2021-04-13 | Rohm Co., Ltd. | Semiconductor device with island and associated leads |
US9859260B2 (en) | 2015-04-24 | 2018-01-02 | Kabushiki Kaisha Toshiba | Optical coupling device having a drive circuit on a ground frame to drive a light emitting element on a power frame |
Also Published As
Publication number | Publication date |
---|---|
CN1921092A (zh) | 2007-02-28 |
US7589399B2 (en) | 2009-09-15 |
CN1921092B (zh) | 2010-12-01 |
JP4255934B2 (ja) | 2009-04-22 |
US20070052073A1 (en) | 2007-03-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5635661B1 (ja) | イメージセンサの2段階封止方法 | |
US6455354B1 (en) | Method of fabricating tape attachment chip-on-board assemblies | |
US7211883B2 (en) | Semiconductor chip package | |
US8664775B2 (en) | Semiconductor device | |
KR100825784B1 (ko) | 휨 및 와이어 단선을 억제하는 반도체 패키지 및 그제조방법 | |
US20100140786A1 (en) | Semiconductor power module package having external bonding area | |
JP4041824B2 (ja) | 光半導体装置および電子機器 | |
JP4255934B2 (ja) | 半導体素子、および、この半導体素子を用いた電子機器 | |
JP4041820B2 (ja) | 光半導体装置、光半導体装置の製造方法および電子機器 | |
US9997484B2 (en) | Semiconductor device and manufacturing method of the same | |
US10217701B1 (en) | Semiconductor device | |
JP2008251929A (ja) | 積層型半導体装置 | |
JP2008026183A (ja) | Ic一体型加速度センサ | |
JPS63107156A (ja) | 樹脂封止型半導体装置 | |
JP2000019042A (ja) | 半導体センサ及び実装構造 | |
JP2007287809A (ja) | 積層型半導体装置及び積層型半導体装置の製造方法 | |
KR20070030519A (ko) | 본딩 와이어 고정 수단을 갖는 반도체 패키지 | |
US20080061409A1 (en) | Micro electro-mechanical system module package | |
US7345356B2 (en) | Optical package with double formed leadframe | |
KR20070007607A (ko) | 솔더레지스트 댐을 갖는 수지 몰딩형 bga 패키지 | |
JP2006344652A (ja) | 半導体装置及び半導体素子の搭載方法 | |
JP2007042702A (ja) | 半導体装置 | |
KR200268332Y1 (ko) | 저응력 칩 패키지 | |
TW202332067A (zh) | 感測器封裝結構 | |
TW200826286A (en) | Sensor semiconductor device and method for fabricating the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081112 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081118 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081218 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090127 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090128 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120206 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120206 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130206 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130206 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140206 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |