JP3205660B2 - 半導体装置およびリモコン受光装置 - Google Patents
半導体装置およびリモコン受光装置Info
- Publication number
- JP3205660B2 JP3205660B2 JP03675694A JP3675694A JP3205660B2 JP 3205660 B2 JP3205660 B2 JP 3205660B2 JP 03675694 A JP03675694 A JP 03675694A JP 3675694 A JP3675694 A JP 3675694A JP 3205660 B2 JP3205660 B2 JP 3205660B2
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- chip
- chips
- wire
- element chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Light Receiving Elements (AREA)
Description
【０００１】
【産業上の利用分野】リードフレームの同一表面上に複
数の半導体素子チップを並置してなる半導体装置、およ
びリモコン受光装置の構造の改良に関する。
数の半導体素子チップを並置してなる半導体装置、およ
びリモコン受光装置の構造の改良に関する。
【０００２】
【従来の技術】従来の半導体装置において、リードフレ
ームの同一表面上に接着剤を介して２個以上の半導体素
子チップを並置して固着を行う構成として、リードフレ
ーム表面における各半導体素子チップ間に位置する部分
であって、かつ１ｓｔ側がワイヤーボンドされた半導体
素子チップと２ｎｄ側がワイヤーボンドされるリードフ
レームのワイヤーボンディング領域との間に、前記半導
体素子チップの並置方向に対して垂直方向に延設する１
つの溝を設ける周知技術がある。
ームの同一表面上に接着剤を介して２個以上の半導体素
子チップを並置して固着を行う構成として、リードフレ
ーム表面における各半導体素子チップ間に位置する部分
であって、かつ１ｓｔ側がワイヤーボンドされた半導体
素子チップと２ｎｄ側がワイヤーボンドされるリードフ
レームのワイヤーボンディング領域との間に、前記半導
体素子チップの並置方向に対して垂直方向に延設する１
つの溝を設ける周知技術がある。
【０００３】前記溝は、半導体素子チップをリードフレ
ームに固着するための接着剤の成分が分離してリードフ
レーム表面ににじみ出した場合において、前記溝の最下
点でにじみの広がりを防止するものである。
ームに固着するための接着剤の成分が分離してリードフ
レーム表面ににじみ出した場合において、前記溝の最下
点でにじみの広がりを防止するものである。
【０００４】図７は従来のリモコン受光装置の要部を示
す図であり、（ａ）は平面図であり、（ｂ）は側面図で
ある。
す図であり、（ａ）は平面図であり、（ｂ）は側面図で
ある。
【０００５】図７に示すように、従来のリモコン受光装
置は、内部構成が表面に銅からなるパターン１ａ，１ｂ
が形成されたガラスエポキシ基板２上にＰＮ構造の受光
半導体素子チップ３および集積回路素子チップ４が搭載
され、前記受光半導体素子チップ３は導電性接着剤５ａ
を介して前記パターン１ａ上に、前記集積回路素子チッ
プ４は導電性接着剤５ｂを介して前記パターン１ｂ上に
搭載されている。
置は、内部構成が表面に銅からなるパターン１ａ，１ｂ
が形成されたガラスエポキシ基板２上にＰＮ構造の受光
半導体素子チップ３および集積回路素子チップ４が搭載
され、前記受光半導体素子チップ３は導電性接着剤５ａ
を介して前記パターン１ａ上に、前記集積回路素子チッ
プ４は導電性接着剤５ｂを介して前記パターン１ｂ上に
搭載されている。
【０００６】前記受光半導体素子チップ３と集積回路素
子チップ４それぞれのチップ裏面部分を固着する前記パ
ターン１ａ，１ｂの電位は、パターン１ａがプラス電位
であり、パターン１ｂが接地電位（ＧＮＤ電位）である
ため、各素子チップを固定するパターン１ａ，１ｂは別
構成となっている。これは、前記光半導体素子チップ３
のチップ裏面側がＮ層であり該Ｎ層に電位を与えるため
であって、また前記集積回路素子チップ４のチップ裏面
側のＮ層が接地電位であることによるものである。
子チップ４それぞれのチップ裏面部分を固着する前記パ
ターン１ａ，１ｂの電位は、パターン１ａがプラス電位
であり、パターン１ｂが接地電位（ＧＮＤ電位）である
ため、各素子チップを固定するパターン１ａ，１ｂは別
構成となっている。これは、前記光半導体素子チップ３
のチップ裏面側がＮ層であり該Ｎ層に電位を与えるため
であって、また前記集積回路素子チップ４のチップ裏面
側のＮ層が接地電位であることによるものである。
【０００７】前記受光半導体素子チップ３と集積回路素
子チップ４とは、前記受光半導体素子チップ３を搭載し
たパターン１ａと集積回路素子チップ４の光信号入力電
極（Ｖin）とを金線６等にてワイヤーボンディングして
接続され、発光側（送信側）からの光信号が受光半導体
素子チップ３にて受光されて電気信号に変換され、その
電気信号が集積回路素子チップ４に送られる構成であ
る。
子チップ４とは、前記受光半導体素子チップ３を搭載し
たパターン１ａと集積回路素子チップ４の光信号入力電
極（Ｖin）とを金線６等にてワイヤーボンディングして
接続され、発光側（送信側）からの光信号が受光半導体
素子チップ３にて受光されて電気信号に変換され、その
電気信号が集積回路素子チップ４に送られる構成であ
る。
【０００８】
【発明が解決しようとする課題】上記半導体装置におい
て、上述したように、半導体素子チップ間に溝部を設け
た場合においても、接着剤の種類、リードフレームの表
面状態等のバラツキにより、接着剤のにじみは溝の最下
点を通り過ぎ、隣接するワイヤーボンディング領域、隣
接する半導体素子チップを固着する接着剤の領域まで達
してしまっていた。
て、上述したように、半導体素子チップ間に溝部を設け
た場合においても、接着剤の種類、リードフレームの表
面状態等のバラツキにより、接着剤のにじみは溝の最下
点を通り過ぎ、隣接するワイヤーボンディング領域、隣
接する半導体素子チップを固着する接着剤の領域まで達
してしまっていた。
【０００９】前記ワイヤーボンディング領域までにじみ
が達した場合には、ワイヤーボンディングが不可能な状
態あるいはワイヤーボンディング強度が著しく低い状態
となる。また、隣接する半導体素子チップを固着する接
着剤の領域までにじみが達した場合には、接着剤の干渉
を起こし、動作不良の原因となる。
が達した場合には、ワイヤーボンディングが不可能な状
態あるいはワイヤーボンディング強度が著しく低い状態
となる。また、隣接する半導体素子チップを固着する接
着剤の領域までにじみが達した場合には、接着剤の干渉
を起こし、動作不良の原因となる。
【００１０】上記リモコン受光装置においては、図７に
示すように、受光半導体素子チップ３の裏面電位と集積
回路素子チップ４の裏面電位が異なり、受光半導体素子
チップ３と集積回路素子チップ４を固着するパターン１
ａ，１ｂが別構成となっているため、パターンレイアウ
トを別々に分ける必要があり、パターンの引き回しを簡
素にできないといった問題がある。
示すように、受光半導体素子チップ３の裏面電位と集積
回路素子チップ４の裏面電位が異なり、受光半導体素子
チップ３と集積回路素子チップ４を固着するパターン１
ａ，１ｂが別構成となっているため、パターンレイアウ
トを別々に分ける必要があり、パターンの引き回しを簡
素にできないといった問題がある。
【００１１】また、リモコン受光装置は動作用電源を印
加した時に、受光半導体素子チップ３のチップ裏面側の
Ｎ層、該受光半導体素子チップ３を固着しているパター
ン１ａおよび集積回路素子チップ４の光信号入力電極と
をつなぐ金線６が、集積回路で光信号を高増幅するため
高インピーダンス状態となる。特に、受光半導体素子チ
ップ３を固着しているパターン１ａは、リモコン受光装
置の動作回路を構成するパターンの約１／４を占めるた
め、外部からのノイズ成分を受けやすく、リモコン受光
装置の出力端子との距離を離すことや、受光面を除く部
分を金属ケースで覆う等の対策が必要であった。
加した時に、受光半導体素子チップ３のチップ裏面側の
Ｎ層、該受光半導体素子チップ３を固着しているパター
ン１ａおよび集積回路素子チップ４の光信号入力電極と
をつなぐ金線６が、集積回路で光信号を高増幅するため
高インピーダンス状態となる。特に、受光半導体素子チ
ップ３を固着しているパターン１ａは、リモコン受光装
置の動作回路を構成するパターンの約１／４を占めるた
め、外部からのノイズ成分を受けやすく、リモコン受光
装置の出力端子との距離を離すことや、受光面を除く部
分を金属ケースで覆う等の対策が必要であった。
【００１２】本発明は、上記課題を解決することを目的
とするものである。
とするものである。
【００１３】
【課題を解決するための手段】本発明の半導体装置は、
リードフレームの同一表面上に、接着剤を介して複数の
半導体素子チップを並置してなると共に該複数の半導体
チップの間にワイヤーがボンディングされたワイヤーボ
ンド固着用領域を備えた半導体装置において、前記ワイ
ヤーボンド固着用領域と前記複数の半導体素子チップそ
れぞれとの間の前記リードフレームに、前記複数の半導
体素子チップの並置方向に対して垂直方向に形成されて
なる複数の貫通穴、切欠または凸部が形成されてなるこ
とを特徴とするものである。
リードフレームの同一表面上に、接着剤を介して複数の
半導体素子チップを並置してなると共に該複数の半導体
チップの間にワイヤーがボンディングされたワイヤーボ
ンド固着用領域を備えた半導体装置において、前記ワイ
ヤーボンド固着用領域と前記複数の半導体素子チップそ
れぞれとの間の前記リードフレームに、前記複数の半導
体素子チップの並置方向に対して垂直方向に形成されて
なる複数の貫通穴、切欠または凸部が形成されてなるこ
とを特徴とするものである。
【００１４】また、リードフレームの同一表面上に、接
着剤を介して複数の半導体素子チップを並置してなると
共に該複数の半導体チップの間にワイヤーがボンディン
グされたワイヤーボンド固着用領域を備えた半導体装置
において、前記複数の半導体素子チップそれぞれの間の
前記リードフレームに、前記複数の半導体素子チップの
並置方向に対して垂直方向に形成されてなる段差を備え
た凸部が形成され、該凸部の上端面に前記ワイヤーボン
ド固着用領域を設けてなることを特徴とするものであ
る。
着剤を介して複数の半導体素子チップを並置してなると
共に該複数の半導体チップの間にワイヤーがボンディン
グされたワイヤーボンド固着用領域を備えた半導体装置
において、前記複数の半導体素子チップそれぞれの間の
前記リードフレームに、前記複数の半導体素子チップの
並置方向に対して垂直方向に形成されてなる段差を備え
た凸部が形成され、該凸部の上端面に前記ワイヤーボン
ド固着用領域を設けてなることを特徴とするものであ
る。
【００１５】本発明のリモコン受光装置は、リードフレ
ームの同一表面上に、受光半導体素子チップと集積回路
素子チップとを並置してなると共に該両素子チップ間に
ワイヤーがボンディングされたワイヤーボンド固着用領
域を備えたリモコン受光装置であって、前記リードフレ
ームは接地電位からなり、前記受光半導体素子チップは
絶縁性接着剤を介して前記リードフレームに搭載され、
前記集積回路素子チップは導電性接着剤を介して前記リ
ードフレームに搭載され、前記ワイヤーボンド固着用領
域と前記両素子チップそれぞれとの間の前記リードフレ
ームに、前記両素子チップの並置方向に対して垂直方向
に形成されてなる複数の貫通穴、切欠または凸部が形成
されてなることを特徴とするものである。
ームの同一表面上に、受光半導体素子チップと集積回路
素子チップとを並置してなると共に該両素子チップ間に
ワイヤーがボンディングされたワイヤーボンド固着用領
域を備えたリモコン受光装置であって、前記リードフレ
ームは接地電位からなり、前記受光半導体素子チップは
絶縁性接着剤を介して前記リードフレームに搭載され、
前記集積回路素子チップは導電性接着剤を介して前記リ
ードフレームに搭載され、前記ワイヤーボンド固着用領
域と前記両素子チップそれぞれとの間の前記リードフレ
ームに、前記両素子チップの並置方向に対して垂直方向
に形成されてなる複数の貫通穴、切欠または凸部が形成
されてなることを特徴とするものである。
【００１６】また、リードフレームの同一表面上に、受
光半導体素子チップと集積回路素子チップとを並置して
なると共に該両素子チップ間にワイヤーがボンディング
されたワイヤーボンド固着用領域を備えたリモコン受光
装置であって、前記リードフレームは接地電位からな
り、前記受光半導体素子チップは絶縁性接着剤を介して
前記リードフレームに搭載され、前記集積回路素子チッ
プは導電性接着剤を介して前記リードフレームに搭載さ
れ、前記両素子チップそれぞれの間の前記リードフレー
ムに、前記両素子チップの並置方向に対して垂直方向に
形成されてなる段差を備えた凸部が形成され、該凸部の
上端面に前記ワイヤーボンド固着用領域を設けてなるこ
とを特徴とするものである。
光半導体素子チップと集積回路素子チップとを並置して
なると共に該両素子チップ間にワイヤーがボンディング
されたワイヤーボンド固着用領域を備えたリモコン受光
装置であって、前記リードフレームは接地電位からな
り、前記受光半導体素子チップは絶縁性接着剤を介して
前記リードフレームに搭載され、前記集積回路素子チッ
プは導電性接着剤を介して前記リードフレームに搭載さ
れ、前記両素子チップそれぞれの間の前記リードフレー
ムに、前記両素子チップの並置方向に対して垂直方向に
形成されてなる段差を備えた凸部が形成され、該凸部の
上端面に前記ワイヤーボンド固着用領域を設けてなるこ
とを特徴とするものである。
【００１７】
【作用】上記構成によれば、本発明の半導体装置は、ワ
イヤーボンド固着用領域と複数の半導体素子チップそれ
ぞれとの間のリードフレームに、前記複数の半導体素子
チップの並置方向に対して垂直方向に形成されてなる複
数の貫通穴，切欠または凸部が形成されてなる構成、ま
たは複数の半導体素子チップそれぞれの間のリードフレ
ームに、前記複数の半導体素子チップの並置方向に対し
て垂直方向に形成されてなる段差を備えた凸部が形成さ
れ、該凸部の上端面にワイヤーボンド固着用領域を設け
てなる構成なので、各素子チップを固着する接着剤のに
じみの広がりが防止され、ワイヤーボンド固着用領域の
確保、接着剤同士の干渉による動作不良を防止できる。
イヤーボンド固着用領域と複数の半導体素子チップそれ
ぞれとの間のリードフレームに、前記複数の半導体素子
チップの並置方向に対して垂直方向に形成されてなる複
数の貫通穴，切欠または凸部が形成されてなる構成、ま
たは複数の半導体素子チップそれぞれの間のリードフレ
ームに、前記複数の半導体素子チップの並置方向に対し
て垂直方向に形成されてなる段差を備えた凸部が形成さ
れ、該凸部の上端面にワイヤーボンド固着用領域を設け
てなる構成なので、各素子チップを固着する接着剤のに
じみの広がりが防止され、ワイヤーボンド固着用領域の
確保、接着剤同士の干渉による動作不良を防止できる。
【００１８】また、本発明のリモコン受光装置は、リー
ドフレームの同一表面上に受光半導体素子チップと集積
回路素子チップとを並置しているので、従来の構造より
も簡略化され、リードフレームの簡素化によるの強度確
保、レイアウトの簡素化につながる。しかも、ワイヤー
ボンド固着用領域と両素子チップそれぞれとの間のリー
ドフレームに、上記同様、両素子チップの並置方向に対
して垂直方向に形成されてなる複数の貫通穴、切欠また
は凸部が形成されてなる構成、または前記両素子チップ
の並置方向に対して垂直方向に形成されてなる段差を備
えた凸部が形成され、該凸部の上端面にワイヤーボンド
固着用領域を設けてなる構成なので、各素子チップを固
着する接着剤のにじみの広がりが防止され、ワイヤーボ
ンド固着用領域の確保、接着剤同士の干渉による動作不
良を防止できる。さらに、受光半導体素子チップと集積
回路素子チップとを並置したリードフレームを接地電位
としているので、該リードフレーム自体がシールド効果
をなし、高インピーダンスの領域が少なくなりノイズに
対する影響が少なくなる。
ドフレームの同一表面上に受光半導体素子チップと集積
回路素子チップとを並置しているので、従来の構造より
も簡略化され、リードフレームの簡素化によるの強度確
保、レイアウトの簡素化につながる。しかも、ワイヤー
ボンド固着用領域と両素子チップそれぞれとの間のリー
ドフレームに、上記同様、両素子チップの並置方向に対
して垂直方向に形成されてなる複数の貫通穴、切欠また
は凸部が形成されてなる構成、または前記両素子チップ
の並置方向に対して垂直方向に形成されてなる段差を備
えた凸部が形成され、該凸部の上端面にワイヤーボンド
固着用領域を設けてなる構成なので、各素子チップを固
着する接着剤のにじみの広がりが防止され、ワイヤーボ
ンド固着用領域の確保、接着剤同士の干渉による動作不
良を防止できる。さらに、受光半導体素子チップと集積
回路素子チップとを並置したリードフレームを接地電位
としているので、該リードフレーム自体がシールド効果
をなし、高インピーダンスの領域が少なくなりノイズに
対する影響が少なくなる。
【００１９】
【実施例】本発明の実施例をリモコン受光装置にて説明
する。
する。
【００２０】図１は本発明の一実施例の内部構成を示す
図であり、（ａ）は平面図であり、（ｂ）は（ａ）のＡ
−Ａ′断面図である。
図であり、（ａ）は平面図であり、（ｂ）は（ａ）のＡ
−Ａ′断面図である。
【００２１】図１に示すように、本実施例のリモコン受
光装置は、リードフレーム１１の同一表面上に受光半導
体素子チップ１２と集積回路素子チップ１３とが並置さ
れてなる構成であり、前記リードフレーム１１の材質
は、例えば鉄からなりＡｇ等でメッキされている。
光装置は、リードフレーム１１の同一表面上に受光半導
体素子チップ１２と集積回路素子チップ１３とが並置さ
れてなる構成であり、前記リードフレーム１１の材質
は、例えば鉄からなりＡｇ等でメッキされている。
【００２２】前記受光半導体素子チップ１２は、図２に
示すように、Ｎ型基板を拡散形成したＰＮ構造のＰＩＮ
フォトダイオードからなる受光素子チップであり、Ｐ電
極（アノード）１２ａおよび電極Ｎ（カソード）１２ｂ
ともチップ表面に形成され、チップ裏面は絶縁性接着剤
１４を介して前記リードフレーム１１に搭載される。通
常、前記受光半導体素子チップ１２のチップ裏面はＮ型
であるのでチップ裏面にＮ電極が形成されるが、本実施
例では絶縁性接着剤１４を介してリードフレーム１１に
搭載するため、チップ表面にＰ電極のみが形成されてい
るＰＩＮフォトダイオードのようにチップ裏面に金メッ
キ（Ｎ電極）は施していない。
示すように、Ｎ型基板を拡散形成したＰＮ構造のＰＩＮ
フォトダイオードからなる受光素子チップであり、Ｐ電
極（アノード）１２ａおよび電極Ｎ（カソード）１２ｂ
ともチップ表面に形成され、チップ裏面は絶縁性接着剤
１４を介して前記リードフレーム１１に搭載される。通
常、前記受光半導体素子チップ１２のチップ裏面はＮ型
であるのでチップ裏面にＮ電極が形成されるが、本実施
例では絶縁性接着剤１４を介してリードフレーム１１に
搭載するため、チップ表面にＰ電極のみが形成されてい
るＰＩＮフォトダイオードのようにチップ裏面に金メッ
キ（Ｎ電極）は施していない。
【００２３】これは、チップ裏面側の電位が異なる前記
受光半導体素子チップ１２と集積回路素子チップ１３と
を同一リードフレームに搭載するためである。
受光半導体素子チップ１２と集積回路素子チップ１３と
を同一リードフレームに搭載するためである。
【００２４】前記集積回路素子チップ１３は、前記受光
半導体素子チップ１２で光−電気変換された微小電流を
増幅する回路と、フィルタと、復調回路と、波形整形回
路とからなり、前記リードフレーム１１に導電性接着剤
１５を介して搭載されている。
半導体素子チップ１２で光−電気変換された微小電流を
増幅する回路と、フィルタと、復調回路と、波形整形回
路とからなり、前記リードフレーム１１に導電性接着剤
１５を介して搭載されている。
【００２５】ここで、前記リードフレーム１１は接地電
位（ＧＮＤ電位）をなしている。
位（ＧＮＤ電位）をなしている。
【００２６】前記受光半導体素子チップ１２と集積回路
素子チップ１３とを固着しているリードフレーム１１の
互いの素子チップ１２，１３間には２つの貫通穴１６が
設けられており、該貫通穴１６は前記両素子チップ１
２，１３の並置方向に対して垂直方向に形成されてい
る。前記貫通穴１６の形状と位置関係は、例えば幅がリ
ードフレームの厚み程度であって、長さがリードフレー
ム１１の両端に該リードフレーム１１の厚み程度が残る
程度に形成された矩形状からなり、２つの貫通穴１６の
位置関係は、間に金線等のワイヤーボンディング領域が
残る程度、すなわち少なくとも０、４ｍｍ程度確保され
ている。前記貫通穴１６の長さは、リードフレームの加
工が許される限り（一般的には、片側当たりリードフレ
ームの板厚分はフレーム幅を残す必要がある）長くする
ことが可能であり、大きい程良い。
素子チップ１３とを固着しているリードフレーム１１の
互いの素子チップ１２，１３間には２つの貫通穴１６が
設けられており、該貫通穴１６は前記両素子チップ１
２，１３の並置方向に対して垂直方向に形成されてい
る。前記貫通穴１６の形状と位置関係は、例えば幅がリ
ードフレームの厚み程度であって、長さがリードフレー
ム１１の両端に該リードフレーム１１の厚み程度が残る
程度に形成された矩形状からなり、２つの貫通穴１６の
位置関係は、間に金線等のワイヤーボンディング領域が
残る程度、すなわち少なくとも０、４ｍｍ程度確保され
ている。前記貫通穴１６の長さは、リードフレームの加
工が許される限り（一般的には、片側当たりリードフレ
ームの板厚分はフレーム幅を残す必要がある）長くする
ことが可能であり、大きい程良い。
【００２７】このように、前記受光半導体素子チップ１
２と集積回路素子チップ１３との間のリードフレーム１
１に貫通穴１６を設けたことにより、導電性接着剤１４
およびまたは絶縁性接着剤１５からのにじみは、前記貫
通穴１６の側面を通ってリードフレーム裏面側へ広がっ
ていくため、両接着剤１４，１５が干渉し合うことがな
く、動作不良を防止できる。
２と集積回路素子チップ１３との間のリードフレーム１
１に貫通穴１６を設けたことにより、導電性接着剤１４
およびまたは絶縁性接着剤１５からのにじみは、前記貫
通穴１６の側面を通ってリードフレーム裏面側へ広がっ
ていくため、両接着剤１４，１５が干渉し合うことがな
く、動作不良を防止できる。
【００２８】また、前記貫通穴１６の間をワイヤーボン
ディング領域としているので、該ワイヤーボンディング
領域までにじみが到達することがなく、従来例のような
にじみによる問題点が解決される。
ディング領域としているので、該ワイヤーボンディング
領域までにじみが到達することがなく、従来例のような
にじみによる問題点が解決される。
【００２９】なお、前記貫通穴１６の長手方向端部に隣
接するリードフレーム部分より、にじみが広がっていく
可能性が考えられるが、両接着剤１４，１５は各素子チ
ップ１２，１３の中央付近で接着されているので、前記
リードフレーム部分より両接着剤１４，１５が干渉し合
うことはないと考える。
接するリードフレーム部分より、にじみが広がっていく
可能性が考えられるが、両接着剤１４，１５は各素子チ
ップ１２，１３の中央付近で接着されているので、前記
リードフレーム部分より両接着剤１４，１５が干渉し合
うことはないと考える。
【００３０】図１中、１７乃至２４は金（Ａｇ）等から
なるワイヤーであり、それぞれが前記受光半導体素子チ
ップ１２と集積回路素子チップ１３または前記集積回路
素子チップ１３と接地電位のリードフレーム１１との間
でワイヤーボンディングされ、電気的接続を行ってい
る。
なるワイヤーであり、それぞれが前記受光半導体素子チ
ップ１２と集積回路素子チップ１３または前記集積回路
素子チップ１３と接地電位のリードフレーム１１との間
でワイヤーボンディングされ、電気的接続を行ってい
る。
【００３１】金線１７は、受光半導体素子チップ１２の
Ｐ電極（アノード）１２ａとリードフレーム１１との間
をワイヤーボンディングしている。金線１８は、受光半
導体素子チップ１２のＮ電極（カソード）１２ｂと集積
回路素子チップ１３のＶi n電極との間をワイヤーボン
ディングしている。金線１９，２０は、集積回路素子チ
ップ１３の接地電極と接地電位のリードフレーム１１と
の間をワイヤーボンディングしている。金線２１は、集
積回路素子チップ１３の電源供給を行うために設けられ
たＶc c 電極と電源供給用リードフレーム２５との間を
ワイヤーボンディングしている。金線２２は、集積回路
素子チップ１３からデジタル波形出力されるＶo u t 電
極と波形出力用リードフレーム２６との間をワイヤーボ
ンディングしている。金線２３，２４は、集積回路素子
チップ１３と該集積回路素子チップ１３を動作させるた
めの外付部品、すなわちチップ抵抗３３，チップコンデ
ンサ３４を搭載しているリードフレームとの間をワイヤ
ーボンディングしている。
Ｐ電極（アノード）１２ａとリードフレーム１１との間
をワイヤーボンディングしている。金線１８は、受光半
導体素子チップ１２のＮ電極（カソード）１２ｂと集積
回路素子チップ１３のＶi n電極との間をワイヤーボン
ディングしている。金線１９，２０は、集積回路素子チ
ップ１３の接地電極と接地電位のリードフレーム１１と
の間をワイヤーボンディングしている。金線２１は、集
積回路素子チップ１３の電源供給を行うために設けられ
たＶc c 電極と電源供給用リードフレーム２５との間を
ワイヤーボンディングしている。金線２２は、集積回路
素子チップ１３からデジタル波形出力されるＶo u t 電
極と波形出力用リードフレーム２６との間をワイヤーボ
ンディングしている。金線２３，２４は、集積回路素子
チップ１３と該集積回路素子チップ１３を動作させるた
めの外付部品、すなわちチップ抵抗３３，チップコンデ
ンサ３４を搭載しているリードフレームとの間をワイヤ
ーボンディングしている。
【００３２】上述したような内部構成で、これらは図３
に示すように、可視光をカットし赤外光を透過する黒色
のエポキシ樹脂２７で封止成型され、さらに図４に示す
ように、鉄等を材料とした金属製の板２８で、受光面２
９および裏面３０を除く部分を覆い被されてリモコン受
光装置の完成品となる。
に示すように、可視光をカットし赤外光を透過する黒色
のエポキシ樹脂２７で封止成型され、さらに図４に示す
ように、鉄等を材料とした金属製の板２８で、受光面２
９および裏面３０を除く部分を覆い被されてリモコン受
光装置の完成品となる。
【００３３】ここで、本実施例では、リードフレーム１
１に貫通穴１６を設けているので、前記樹脂２７とリー
ドフレーム１１との密着性を向上できるといった効果を
有する。また、本実施例では、リードフレーム１１を接
地電位としてシールド効果を持たせているので、ノイズ
に対する影響が少なくなり、本実施例においては図４に
示すように、裏面側の金属ケース部分を不要とすること
が可能である。
１に貫通穴１６を設けているので、前記樹脂２７とリー
ドフレーム１１との密着性を向上できるといった効果を
有する。また、本実施例では、リードフレーム１１を接
地電位としてシールド効果を持たせているので、ノイズ
に対する影響が少なくなり、本実施例においては図４に
示すように、裏面側の金属ケース部分を不要とすること
が可能である。
【００３４】以下に、上記リモコン受光装置の動作を説
明する。
明する。
【００３５】前記集積回路素子チップ１３はＶc c （リ
ードフレーム２６）から供給される電源により動作す
る。
ードフレーム２６）から供給される電源により動作す
る。
【００３６】まず、リモコン送信機からの光信号（送信
信号）を受光半導体素子チップ１２にて受光して電気信
号に変換する。次に、電気信号に変換された微小電気信
号が金線１８を伝わり集積回路素子チップ１３のＶi n
電極に伝わる。この時の金線１８は高インピーダンス状
態となり、ノイズに対して敏感であるが、受光半導体素
子チップ１２を固着しているリードフレーム１１は接地
電位状態であり、該リードフレーム自体がシールド効果
をなすためノイズの影響を受けない。
信号）を受光半導体素子チップ１２にて受光して電気信
号に変換する。次に、電気信号に変換された微小電気信
号が金線１８を伝わり集積回路素子チップ１３のＶi n
電極に伝わる。この時の金線１８は高インピーダンス状
態となり、ノイズに対して敏感であるが、受光半導体素
子チップ１２を固着しているリードフレーム１１は接地
電位状態であり、該リードフレーム自体がシールド効果
をなすためノイズの影響を受けない。
【００３７】次に、Ｖi n 電極に伝わった微小電気信号
は集積回路素子チップ１３内で信号処理され、Ｖo u t
電極からＶo u t 端子を通じデジタル出力として出力さ
れる。この時のデジタル出力の振幅も金線１８に対して
はノイズ源となり動作不良の原因となるため、Ｖo u t
電極とＶi n 電極の位置はできる限り離し、その間には
接地電位の金線１９，２０をワイヤーボンディングして
いる。
は集積回路素子チップ１３内で信号処理され、Ｖo u t
電極からＶo u t 端子を通じデジタル出力として出力さ
れる。この時のデジタル出力の振幅も金線１８に対して
はノイズ源となり動作不良の原因となるため、Ｖo u t
電極とＶi n 電極の位置はできる限り離し、その間には
接地電位の金線１９，２０をワイヤーボンディングして
いる。
【００３８】図５は、本発明の他の実施例の内部構成を
示す図であり、（ａ）は平面図であり、（ｂ）は（ａ）
のＢ−Ｂ’断面図である。図６は、本発明のさらに他の
実施例の内部構成を示す図であり、（ａ）は平面図であ
り、（ｂ）は（ａ）のＣ−Ｃ’断面図である。
示す図であり、（ａ）は平面図であり、（ｂ）は（ａ）
のＢ−Ｂ’断面図である。図６は、本発明のさらに他の
実施例の内部構成を示す図であり、（ａ）は平面図であ
り、（ｂ）は（ａ）のＣ−Ｃ’断面図である。
【００３９】図５および図６は上記実施例の応用例であ
って、図５は上記実施例の貫通穴１６に代わって、受光
半導体素子チップ１２と集積回路素子チップ１３との間
のリードフレーム１１部分に、両素子チップ１２，１３
の並置方向に対して垂直方向に延びる複数の切欠３１を
設けて平面的ジグザク形状とし、その中央付近にワイヤ
ーボンディング領域を有する。該構成により、上記実施
例同様、接着剤１４，１５のにじみは切欠３１の側面を
通って裏面側に広がっていくため、両接着剤１４，１５
が干渉し合うことがなく、動作不良を防止できる。ま
た、ワイヤーボンディングの問題点が解決される。
って、図５は上記実施例の貫通穴１６に代わって、受光
半導体素子チップ１２と集積回路素子チップ１３との間
のリードフレーム１１部分に、両素子チップ１２，１３
の並置方向に対して垂直方向に延びる複数の切欠３１を
設けて平面的ジグザク形状とし、その中央付近にワイヤ
ーボンディング領域を有する。該構成により、上記実施
例同様、接着剤１４，１５のにじみは切欠３１の側面を
通って裏面側に広がっていくため、両接着剤１４，１５
が干渉し合うことがなく、動作不良を防止できる。ま
た、ワイヤーボンディングの問題点が解決される。
【００４０】図６は同じく、受光半導体素子チップ１２
と集積回路素子チップ１３との間に凸部３２を設け、該
凸部３２は両素子チップ１２，１３の並置方向に対して
垂直方向に段差を備え、上端面にワイヤーボンディング
領域を有する。該構成において、接着剤１４，１５のに
じみは凸部３２の側面を通って上面側に広がっていく
が、にじみは上方に広がりにくく、かつ本実施例ではさ
らに段差を備えているので、両接着剤１４，１５が干渉
し合うことがなく、動作不良を防止できる。また、ワイ
ヤーボンディングの問題点は上端面にワイヤーボンディ
ング領域を設けることで解決される。また、前記段差を
両素子チップ１２，１３の並置方向に備えることにより
より効果が上がる。
と集積回路素子チップ１３との間に凸部３２を設け、該
凸部３２は両素子チップ１２，１３の並置方向に対して
垂直方向に段差を備え、上端面にワイヤーボンディング
領域を有する。該構成において、接着剤１４，１５のに
じみは凸部３２の側面を通って上面側に広がっていく
が、にじみは上方に広がりにくく、かつ本実施例ではさ
らに段差を備えているので、両接着剤１４，１５が干渉
し合うことがなく、動作不良を防止できる。また、ワイ
ヤーボンディングの問題点は上端面にワイヤーボンディ
ング領域を設けることで解決される。また、前記段差を
両素子チップ１２，１３の並置方向に備えることにより
より効果が上がる。
【００４１】この他、両素子チップ間に複数の凸部を設
け、該凸部間の領域をワイヤーボンディング領域として
なる構成としても良い。
け、該凸部間の領域をワイヤーボンディング領域として
なる構成としても良い。
【００４２】上述したように、上記実施例のリモコン受
光装置によれば、リードフレーム１１の同一表面上に受
光半導体素子チップ１２と集積回路素子チップ１３とを
並置しているので、従来の構造よりも簡略化され、リー
ドフレーム１１の簡素化による強度確保、レイアウトの
簡素化につながる。これにより、装置として小型化、コ
スト低減が図れる。
光装置によれば、リードフレーム１１の同一表面上に受
光半導体素子チップ１２と集積回路素子チップ１３とを
並置しているので、従来の構造よりも簡略化され、リー
ドフレーム１１の簡素化による強度確保、レイアウトの
簡素化につながる。これにより、装置として小型化、コ
スト低減が図れる。
【００４３】しかも、両素子チップ１２，１３間に上記
同様、両素子チップ１２，１３の並置方向に対して垂直
方向に形成されてなる複数の貫通穴１６，切欠３１また
は凸部、または段差を備えた凸部３２が形成され、前記
複数の貫通穴１６間の領域，切欠３１間の領域または凸
部間の領域、または段差を備えた凸部３２の上端面をワ
イヤーボンド固着用領域としてなる構成なので、各素子
チップ１２，１３を固着する接着剤１４，１５のにじみ
の広がりを前記貫通穴１６，切欠３１または凸部、また
は段差を備えた凸部３２により防止でき、ワイヤーボン
ド固着用領域の確保、接着剤同士の干渉による動作不良
が防止される。これにより、安定した特性および信頼性
が得られ、生産安定性が向上される。
同様、両素子チップ１２，１３の並置方向に対して垂直
方向に形成されてなる複数の貫通穴１６，切欠３１また
は凸部、または段差を備えた凸部３２が形成され、前記
複数の貫通穴１６間の領域，切欠３１間の領域または凸
部間の領域、または段差を備えた凸部３２の上端面をワ
イヤーボンド固着用領域としてなる構成なので、各素子
チップ１２，１３を固着する接着剤１４，１５のにじみ
の広がりを前記貫通穴１６，切欠３１または凸部、また
は段差を備えた凸部３２により防止でき、ワイヤーボン
ド固着用領域の確保、接着剤同士の干渉による動作不良
が防止される。これにより、安定した特性および信頼性
が得られ、生産安定性が向上される。
【００４４】加えて、受光半導体素子チップ１２と集積
回路素子チップ１３とを並置したリードフレーム１１を
接地電位としているので、該リードフレーム１１自体が
シールド効果をなし、高インピーダンスの領域が少なく
なりノイズに対する影響が少なくなる。これにより、裏
面側のシールド（金属ケース）を不要とすることが可能
である。
回路素子チップ１３とを並置したリードフレーム１１を
接地電位としているので、該リードフレーム１１自体が
シールド効果をなし、高インピーダンスの領域が少なく
なりノイズに対する影響が少なくなる。これにより、裏
面側のシールド（金属ケース）を不要とすることが可能
である。
【００４５】本発明は上記実施例に限るものではなく、
半導体装置において、同一リードフレーム上に複数個の
半導体素子が接着剤を介して並置されたものであれば、
上記同様、半導体素子チップ間に該半導体素子チップの
並置方向に対して垂直方向に形成された複数の貫通穴，
切欠または凸部、または段差を備えた凸部を形成し、前
記複数の貫通穴間の領域，切欠間の領域または凸部間の
領域、または段差を備えた凸部の上端面をワイヤーボン
ド固着用領域とすることにより、各素子チップを固着す
る接着剤のにじみの広がりを前記複数の貫通穴，切欠ま
たは凸部、または段差を備えた凸部により防止でき、ワ
イヤーボンド固着用領域の確保、接着剤同士の干渉によ
る動作不良を防止することができる。これにより、安定
した特性および信頼性が得られ、生産安定性が向上され
る。例えば、ＩＣ、発光装置等に利用可能である。
半導体装置において、同一リードフレーム上に複数個の
半導体素子が接着剤を介して並置されたものであれば、
上記同様、半導体素子チップ間に該半導体素子チップの
並置方向に対して垂直方向に形成された複数の貫通穴，
切欠または凸部、または段差を備えた凸部を形成し、前
記複数の貫通穴間の領域，切欠間の領域または凸部間の
領域、または段差を備えた凸部の上端面をワイヤーボン
ド固着用領域とすることにより、各素子チップを固着す
る接着剤のにじみの広がりを前記複数の貫通穴，切欠ま
たは凸部、または段差を備えた凸部により防止でき、ワ
イヤーボンド固着用領域の確保、接着剤同士の干渉によ
る動作不良を防止することができる。これにより、安定
した特性および信頼性が得られ、生産安定性が向上され
る。例えば、ＩＣ、発光装置等に利用可能である。
【００４６】
【発明の効果】上記構成によれば、本発明の半導体装置
は、ワイヤーボンド固着用領域と複数の半導体素子チッ
プそれぞれのと間のリードフレームに、前記複数の半導
体素子チップの並置方向に対して垂直方向に形成されて
なる複数の貫通穴，切欠または凸部が形成されてなる構
成、または複数の半導体素子チップそれぞれの間のリー
ドフレームに、前記複数の半導体素子チップの並置方向
に対して垂直方向に形成されてなる段差を備えた凸部が
形成され、該凸部の上端面にワイヤーボンド固着用領域
を設けてなる構成なので、各素子チップを固着する接着
剤のにじみの広がりが防止され、ワイヤーボンド固着用
領域の確保、接着剤同士の干渉による動作不良が防止さ
れる。これにより、安定した特性および信頼性が得ら
れ、生産安定性が向上される。
は、ワイヤーボンド固着用領域と複数の半導体素子チッ
プそれぞれのと間のリードフレームに、前記複数の半導
体素子チップの並置方向に対して垂直方向に形成されて
なる複数の貫通穴，切欠または凸部が形成されてなる構
成、または複数の半導体素子チップそれぞれの間のリー
ドフレームに、前記複数の半導体素子チップの並置方向
に対して垂直方向に形成されてなる段差を備えた凸部が
形成され、該凸部の上端面にワイヤーボンド固着用領域
を設けてなる構成なので、各素子チップを固着する接着
剤のにじみの広がりが防止され、ワイヤーボンド固着用
領域の確保、接着剤同士の干渉による動作不良が防止さ
れる。これにより、安定した特性および信頼性が得ら
れ、生産安定性が向上される。
【００４７】また、本発明のリモコン受光装置は、リー
ドフレームの同一表面上に受光半導体素子チップと集積
回路素子チップとを並置しているので、従来の構造より
も簡略化され、リードフレームの簡素化による強度確
保、レイアウトの簡素化につながる。これにより、装置
として小型化、コスト低減が向上される。
ドフレームの同一表面上に受光半導体素子チップと集積
回路素子チップとを並置しているので、従来の構造より
も簡略化され、リードフレームの簡素化による強度確
保、レイアウトの簡素化につながる。これにより、装置
として小型化、コスト低減が向上される。
【００４８】しかも、ワイヤーボンド固着用領域と両素
子チップそれぞれとの間のリードフレームに、上記同
様、両素子チップの並置方向に対して垂直方向に形成さ
れてなる複数の貫通穴，切欠または凸部が形成されてな
る構成、または前記両素子チップの並置方向に対して垂
直方向に形成されてなる段差を備えた凸部が形成され、
該凸部の上端面にワイヤーボンド固着用領域を設けてな
る構成なので、各素子チップを固着する接着剤のにじみ
の広がりが防止され、ワイヤーボンド固着用領域の確
保、接着剤同士の干渉による動作不良が防止される。こ
れにより、安定した特性および信頼性が得られ、生産安
定性が向上される。
子チップそれぞれとの間のリードフレームに、上記同
様、両素子チップの並置方向に対して垂直方向に形成さ
れてなる複数の貫通穴，切欠または凸部が形成されてな
る構成、または前記両素子チップの並置方向に対して垂
直方向に形成されてなる段差を備えた凸部が形成され、
該凸部の上端面にワイヤーボンド固着用領域を設けてな
る構成なので、各素子チップを固着する接着剤のにじみ
の広がりが防止され、ワイヤーボンド固着用領域の確
保、接着剤同士の干渉による動作不良が防止される。こ
れにより、安定した特性および信頼性が得られ、生産安
定性が向上される。
【００４９】加えて、上記リモコン受光装置は、受光半
導体素子チップと集積回路素子チップとを並置したリー
ドフレームを接地電位としているので、該リードフレー
ム自体がシールド効果をなし、高インピーダンスの領域
が少なくなりノイズに対する影響が少なくなる。これに
より、裏面側のシールド（金属ケース）を不要とするこ
とが可能となる。
導体素子チップと集積回路素子チップとを並置したリー
ドフレームを接地電位としているので、該リードフレー
ム自体がシールド効果をなし、高インピーダンスの領域
が少なくなりノイズに対する影響が少なくなる。これに
より、裏面側のシールド（金属ケース）を不要とするこ
とが可能となる。
【図１】本発明の一実施例の内部構成を示す図であり、
（ａ）は平面図であり、（ｂ）は（ａ）のＡ−Ａ’断面
図である。
（ａ）は平面図であり、（ｂ）は（ａ）のＡ−Ａ’断面
図である。
【図２】受光半導体素子の構造を説明するための図であ
り、（ａ）は平面図であり、（ｂ）は側面断面図であ
る。
り、（ａ）は平面図であり、（ｂ）は側面断面図であ
る。
【図３】樹脂封止後の外観を示す図である。
【図４】リモコン受光装置の完成品の外観を示す図であ
る。
る。
【図５】本発明の他の実施例の内部構成を示す図であ
り、（ａ）は平面図であり、（ｂ）は（ａ）のＢ−Ｂ’
断面図である。
り、（ａ）は平面図であり、（ｂ）は（ａ）のＢ−Ｂ’
断面図である。
【図６】本発明のさらに他の実施例の内部構成を示す図
であり、（ａ）は平面図であり、（ｂ）は（ａ）のＣ−
Ｃ’断面図である。
であり、（ａ）は平面図であり、（ｂ）は（ａ）のＣ−
Ｃ’断面図である。
【図７】従来のリモコン受光装置の内部構成を示す図で
あり、（ａ）は平面図であり、（ｂ）は側面図である。
あり、（ａ）は平面図であり、（ｂ）は側面図である。
１１ リードフレーム １２ 受光半導体素子チップ １３ 集積回路素子チップ １４ 絶縁性接着剤 １５ 導電性接着剤 １６ 貫通穴 ３１ 切欠 ３２ 凸部
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 31/00 - 31/0392 H01L 27/14 - 27/15 H01L 21/52,21/58
Claims (4)
- 【請求項１】 リードフレームの同一表面上に、接着剤
を介して複数の半導体素子チップを並置してなると共に
該複数の半導体チップの間にワイヤーがボンディングさ
れたワイヤーボンド固着用領域を備えた半導体装置にお
いて、前記ワイヤーボンド固着用領域と前記複数の半導
体素子チップそれぞれとの間の前記リードフレームに、
前記複数の半導体素子チップの並置方向に対して垂直方
向に形成されてなる複数の貫通穴、切欠または凸部が形
成されてなることを特徴とする半導体装置。 - 【請求項２】 リードフレームの同一表面上に、接着剤
を介して複数の半導体素子チップを並置してなると共に
該複数の半導体チップの間にワイヤーがボンディングさ
れたワイヤーボンド固着用領域を備えた半導体装置にお
いて、前記複数の半導体素子チップそれぞれの間の前記
リードフレームに、前記複数の半導体素子チップの並置
方向に対して垂直方向に形成されてなる段差を備えた凸
部が形成され、該凸部の上端面に前記ワイヤーボンド固
着用領域を設けてなることを特徴とする半導体装置。 - 【請求項３】 リードフレームの同一表面上に、受光半
導体素子チップと集積回路素子チップとを並置してなる
と共に該両素子チップ間にワイヤーがボンディングされ
たワイヤーボンド固着用領域を備えたリモコン受光装置
であって、前記リードフレームは接地電位からなり、前
記受光半導体素子チップは絶縁性接着剤を介して前記リ
ードフレームに搭載され、前記集積回路素子チップは導
電性接着剤を介して前記リードフレームに搭載され、前
記ワイヤーボンド固着用領域と前記両素子チップそれぞ
れとの間の前記リードフレームに、前記両素子チップの
並置方向に対して垂直方向に形成されてなる複数の貫通
穴、切欠または凸部が形成されてなることを特徴とする
リモコン受光装置。 - 【請求項４】 リードフレームの同一表面上に、受光半
導体素子チップと集積回路素子チップとを並置してなる
と共に該両素子チップ間にワイヤーがボンディングされ
たワイヤーボンド固着用領域を備えたリモコン受光装置
であって、前記リードフレームは接地電位からなり、前
記受光半導体素子チップは絶縁性接着剤を介して前記リ
ードフレームに搭載され、前記集積回路素子チップは導
電性接着剤を介して前記リードフレームに搭載され、前
記両素子チップそれぞれの間の前記リードフレームに、
前記両素子チップの並置方向に対して垂直方向に形成さ
れてなる段差を備えた凸部が形成され、該凸部の上端面
に前記ワイヤーボンド固着用領域を設けてなることを特
徴とするリモコン受光装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03675694A JP3205660B2 (ja) | 1994-03-08 | 1994-03-08 | 半導体装置およびリモコン受光装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03675694A JP3205660B2 (ja) | 1994-03-08 | 1994-03-08 | 半導体装置およびリモコン受光装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07245420A JPH07245420A (ja) | 1995-09-19 |
| JP3205660B2 true JP3205660B2 (ja) | 2001-09-04 |
Family
ID=12478595
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03675694A Expired - Fee Related JP3205660B2 (ja) | 1994-03-08 | 1994-03-08 | 半導体装置およびリモコン受光装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3205660B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3886339B2 (ja) | 2001-04-11 | 2007-02-28 | シャープ株式会社 | 半導体装置 |
| JP4194918B2 (ja) | 2003-10-31 | 2008-12-10 | シャープ株式会社 | 受光装置の製造方法 |
| JP4255934B2 (ja) | 2005-08-26 | 2009-04-22 | シャープ株式会社 | 半導体素子、および、この半導体素子を用いた電子機器 |
| FR2997556A1 (fr) * | 2012-10-29 | 2014-05-02 | Waitrony Optoelectronics Ltd | Appareil formant led a entree et sortie |
-
1994
- 1994-03-08 JP JP03675694A patent/JP3205660B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07245420A (ja) | 1995-09-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5668406A (en) | Semiconductor device having shielding structure made of electrically conductive paste | |
| US6469897B2 (en) | Cavity-down tape ball grid array package assembly with grounded heat sink and method of fabricating the same | |
| US5309021A (en) | Semiconductor device having particular power distribution interconnection arrangement | |
| US6483187B1 (en) | Heat-spread substrate | |
| GB2144910A (en) | Grounding a chip support pad in an intergrated circuit device | |
| JP3205660B2 (ja) | 半導体装置およびリモコン受光装置 | |
| JPS622628A (ja) | 半導体装置 | |
| EP0450496A1 (en) | Infrared sensor | |
| JP3150560B2 (ja) | 半導体装置 | |
| JP3090115B2 (ja) | 半導体装置およびその製造方法 | |
| JP2756791B2 (ja) | 樹脂封止型半導体装置 | |
| JP2004103654A (ja) | 光結合半導体装置及びその製造方法 | |
| JP2005051031A (ja) | 半導体モジュール | |
| JPS61168969A (ja) | 半導体圧力センサ | |
| JP2830221B2 (ja) | ハイブリッド集積回路のマウント構造 | |
| JP3748409B2 (ja) | 半導体装置 | |
| KR100209592B1 (ko) | 반도체 패키지 | |
| JPH05315626A (ja) | 半導体装置 | |
| JP2000236102A (ja) | 電子部品 | |
| JP2004119676A (ja) | 受発光半導体装置 | |
| JP2575904B2 (ja) | 半導体装置 | |
| JP2009194132A (ja) | 半導体チップ、光電変換チップおよび半導体チップの製造方法 | |
| JPS6159846A (ja) | 半導体装置 | |
| KR20010046879A (ko) | 반도체 칩 조립 방법 | |
| KR20030025481A (ko) | 플립칩 반도체패키지 및 그의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090629 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100629 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100629 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110629 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120629 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |