JP2007027551A - Ｉｃチップ実装方法 - Google Patents

Ｉｃチップ実装方法 Download PDF

Info

Publication number
JP2007027551A
JP2007027551A JP2005209971A JP2005209971A JP2007027551A JP 2007027551 A JP2007027551 A JP 2007027551A JP 2005209971 A JP2005209971 A JP 2005209971A JP 2005209971 A JP2005209971 A JP 2005209971A JP 2007027551 A JP2007027551 A JP 2007027551A
Authority
JP
Japan
Prior art keywords
chip
roller
base
chips
mounting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005209971A
Other languages
English (en)
Other versions
JP4616719B2 (ja
Inventor
Naoki Ishikawa
直樹 石川
Tatsuro Tsuneno
達朗 常野
Hidehiko Kira
秀彦 吉良
Hiroshi Kobayashi
弘 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Fujitsu Frontech Ltd
Original Assignee
Fujitsu Ltd
Fujitsu Frontech Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd, Fujitsu Frontech Ltd filed Critical Fujitsu Ltd
Priority to JP2005209971A priority Critical patent/JP4616719B2/ja
Priority to TW094144239A priority patent/TWI304945B/zh
Priority to EP05257724A priority patent/EP1746636A1/en
Priority to KR1020060000995A priority patent/KR100691554B1/ko
Priority to US11/324,600 priority patent/US7595219B2/en
Priority to CNB2006100057683A priority patent/CN100428434C/zh
Publication of JP2007027551A publication Critical patent/JP2007027551A/ja
Application granted granted Critical
Publication of JP4616719B2 publication Critical patent/JP4616719B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07745—Mounting details of integrated circuit chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07718—Constructional details, e.g. mounting of circuits in the carrier the record carrier being manufactured in a continuous process, e.g. using endless rolls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75743—Suction holding means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/758—Means for moving parts
    • H01L2224/75821—Upper part of the bonding apparatus, i.e. bonding head
    • H01L2224/75822—Rotational mechanism
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7598—Apparatus for connecting with bump connectors or layer connectors specially adapted for batch processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Credit Cards Or The Like (AREA)
  • Wire Bonding (AREA)
  • Supply And Installment Of Electrical Components (AREA)

Abstract

【課題】本発明は、ベース上に複数のＩＣチップを実装するＩＣチップ実装方法に関し、生産性向上を図る。
【解決手段】ベース１３への搭載面とは反対側の面がテープ３０でマウントされダイシングによりテープ３０を残してＩＣチップ１１ごとに分離されたウェハ１０を用意し、ウェハ１０上のＩＣチップ１１を順次に第１のローラ５１に押し当てて吸着させ、第１のローラ５１上に吸着されたＩＣチップ１１を順次に第２のローラ５２に受け渡し、第２のローラ５２上のＩＣチップ１１を、走行するベース１３上に順次に搭載する。
【選択図】 図３

Description

本発明は、ベース上に複数のＩＣチップを実装するＩＣチップ実装方法に関する。
近年、リーダライタに代表される外部機器との間で、電波によって非接触で情報のやり取りを行う種々のタイプのＲＦＩＤタグが提案されている。このＲＦＩＤタグの一種として、プラスチックや紙からなるベースシート上に電波通信用のアンテナパターンとＩＣチップが搭載された構成のものが提案されており、このようなタイプのＲＦＩＤタグについては、物品などに貼り付けられ、その物品に関する情報を外部機器とやり取りすることで物品の識別などを行うという利用形態が考えられている。
図１は、ＲＦＩＤタグの一例を示す正面図（Ａ）および側面断面図（Ｂ）である。
この図１に示すＲＦＩＤタグ１は、シート状のＰＥＴフィルム等からなるベース１３上に設けられたアンテナ１２と、そのアンテナ１２にバンプ１６を介して接続されたＩＣチップ１１と、それらアンテナ１２およびＩＣチップ１１を覆ってベース１３に接着剤１５で接着されたカバーシート１４で構成されている。
このＲＦＩＤタグ１を構成するＩＣチップ１１は、アンテナ１２を介して外部機器と無線通信を行ない情報をやりとりすることができる。
このようなＲＦＩＤタグについては、上述のような利用形態を含む広範な利用形態が考えられているが、このようなＲＦＩＤタグを様々な形態で利用するにあたってはその製造コストが大きな問題の１つとなっており、製造コスト低減のための様々な努力が払われている。
図２は、従来の一般的なＲＦＩＤタグの製造方法の中のＩＣチップ実装方法を示す図である。
ここでは、先ず、図２（Ａ）に示すように、多数のＩＣチップが作り込まれたウェハ１０の裏面（ベースシートへの搭載面とは反対側の面）全面がテープ３０でマウントされ、さらにダイシングによりそのテープ３０を残してＩＣチップ１１ごとに分離される。
次に、図２（Ｂ）に示すように、ウェハ２０上の多数のＩＣチップ１１のうちの１個をテープ３０の下から押上げ冶具３１で押し上げてピッキング冶具３２でその１個のＩＣチップ１１をテープ３０から引き剥して持ち上げる。
さらに、図２（Ｃ）に示すように、ＩＣチップ１１を吸着した状態のピッキング冶具３２を上下反転させる。
さらに、図２（Ｄ）に示すように、今度は、そのＩＣチップ１１をボンディングヘッド３３に渡す。
さらに、図２（Ｅ）に示すように、そのボンディングヘッド３３が、その１個のＩＣチップ１１をベース１３上に運んで、そのベース１３上に形成されているアンテナ１２と接続される正規の位置に載せ、加圧および加熱による半田付けによりそのＩＣチップ１１をベース１３上に実装する。
以上の図２（Ｂ）〜図２（Ｅ）の各工程が、ウェハ１０上の多数のＩＣチップ１１について順次繰り返される。
この実装方法の場合、ウェハ１０上のＩＣチップ１１を１つずつピックアップし、反転して別の冶具（ボンディングヘッド）に受け渡し、そのボンディングヘッドを実装するという複雑な工程を、ＩＣチップ１つずつについて順次行なう必要性があり、生産性が低く製造コスト高となってしまっている。
この製造コストを低減する１つの方法として、特許文献１には、走行するウェブ材料（ベース）上に間隔を置いてＩＣチップ埋め込み用の凹部を形成し、その凹部にＩＣチップを嵌め込み、その凹部に嵌め込まれたＩＣチップと接続されるようにアンテナパターンをインクジェット法で印刷することが提案されている。
しかしながら、この特許文献１で提案された方法は、ウェブ材料（ベース）の凹部にＩＣチップを実装するにあたり、槽内に液体を充満させてその液体内にＩＣチップを浮かべ、ウェブ材料（ベース）を槽内を通して走行させることによりそのウェブ材料（ベース）の凹部にＩＣチップを嵌め込むというものであり、ＩＣチップが正しい向きに凹部内に正確に嵌め込まれるとは限らず、また凹部にＩＣチップが嵌入せずに空の凹部のまま槽内を通過してしまうおそれもあり、凹部にＩＣチップを嵌め込む工程の信頼性が低いという問題がある。また、凹部にＩＣチップが正しく嵌め込まれたとしても、アンテナパターンは、その凹部に嵌め込まれたＩＣチップに対し高精度に位置決めされている必要があり、ＩＣチップの凹部への嵌め込み位置に僅かな誤差があってもその誤差に合わせてアンテナパターンの印刷位置を変更する必要があり、結局は生産性向上には結びつかないおそれがある。
特開２００３−２４２４７２号公報
本発明は、上記事情に鑑み、生産性向上が図られたＩＣチップ実装方法を提供することを目的とする。
上記目的を達成する本発明のＩＣチップ実装方法は、ベース上に複数のＩＣチップを実装するＩＣチップ実装方法であって、
ベースへの搭載面とは反対側の面がテープでマウントされダイシングによりテープを残してＩＣチップごとに分離されたウェハを用意し、
前記ウェハ上のＩＣチップを順次に第１のローラに押し当てて吸着させ、
前記第１のローラ上に吸着されたＩＣチップを順次に第２のローラに受け渡し、
前記第２のローラ上のＩＣチップを、走行するベース上に順次に搭載することを特徴とする。
本発明は、ＩＣチップを第１のローラに吸着させ第２のローラに受け渡してその第２のローラでそのままベース上に搭載するものであり、複数のＩＣチップを順次連続的に実装することができ、生産性が向上する。
ここで、上記本発明のＩＣチップ実装方法において、第２のローラをベースの走行速度と同一の表面速度で回転させ、
第１のローラ上に吸着されたＩＣチップを、第２のローラ上で、ベース上の、ＩＣチップの、互いに隣接する実装位置どうしの間隔と同一の間隔で配置されるように、第２のローラに受け渡すことが好ましい。
第２のローラの表面速度とベースの走行速度とを一致させ、第２のローラ上のＩＣチップどうしの間隔をベース上のＩＣチップの実装位置同士の間隔と同一の間隔とすることにより、第２のローラ上のＩＣチップをベース上に高い位置精度で搭載することができる。
尚、本発明のＩＣチップ実装方法は、通信用のアンテナが所定間隔で複数形成されたベースを用意しておき、そのアンテナを介して無線通信を行なう回路が搭載されたＩＣチップを、上記ベース上の、アンテナに接続される各位置に順次搭載すること、すなわち本発明をＲＦＩＤタグ用のＩＣチップの実装方法に適用することが１つの好ましい形態である。
本発明によれば、複数のＩＣチップをベース上に順次連続的に実装することができ、生産性が向上する。
以下、本発明の実施形態について説明する。
図３は、本発明の一実施形態を示す工程図である。
ここでは、先ず、図２（Ａ）を参照した説明と同様にして、ベースへの搭載面とは反対側の面がテープ３０でマウントされダイシングによりそのテープ３０を残してＩＣチップ１１ごとに分離されたウェハ１０が用意される（図２（Ａ）参照）。
次に、図３（Ａ）に示すように、そのウェハ１０上のＩＣチップ１１を、押上げ冶具３１で押し上げて、矢印Ａ方向に回転する第１のローラ５１上に１つずつ順次に吸着させる。この第１のローラ５１は、矢印Ａ方向に連続回転していてもよく、あるいは、高い位置精度で第１のローラ５１に吸着させるために、第１のローラは、ＩＣチップ１１の吸着時には回転を停止するように、間欠的に回転するものであってもよい。この点は、以下において説明する第２のローラ５２についても同様である。
第１のローラ５１に吸着されたＩＣチップ１１は、図３（Ｂ）に示すように、今度は、第１のローラ５１上のＩＣチップ１１が、矢印Ｂ方向に回転する第２のローラ５２に受け渡され、第２のローラ５２に吸着される。
この第２のローラ５２にも、第１のローラ５１からＩＣチップ１１が次々に受け渡されて吸着され、ＩＣチップ１１が、ベース１３上の、複数並ぶ各アンテナ１２と整合する各位置に搭載される（図３（Ｃ））。このベース１３は、図３（Ｄ）に示すように矢印Ｘ方向に進行しており、第２のローラ５２上のＩＣチップ１１は、ベース１３上の各アンテナ１２と整合する各位置に順次搭載される。
ベース１３上に搭載されたＩＣチップ１１は、その後、加熱加圧冶具３４でアンテナ１２に半田付け固定される。
ここで、第２のローラ５２の回転速度は、その第２のローラ５２の表面速度が矢印Ｘ方向に移動するベース１３の移動速度と同一となるように設定されており、その第２のローラ５２上のＩＣチップ１１の間隔が、ベース上のアンテナ１２のパターンの繰り返し間隔、すなわち、ベース上のＩＣチップ１１を搭載すべき間隔と同一となるように、第１のローラ５１の回転速度、押上げ冶具３１による第１のローラ５１へのＩＣチップ１１の押上げ時間間隔等が調整されている。
ここで、本実施形態では、第１のローラ５１は間欠的に回転し、第２のローラ５２も間欠的に回転し、ベース１３も間欠的に走行している。あるいは、それらが連続的に回転、走行していても、ベース１３へのＩＣチップ１１の最終的な搭載位置精度が確保されればよい。
また、加熱加圧冶具３４は、ベース１３が間欠送りされるときはベース１３が停止している間にＩＣチップ１１を加熱加圧してもよく、あるいは、加熱加圧冶具３４もベース１３の走行と同期して移動しながら、ＩＣチップ１１を加熱加圧してもよい。
本実施形態によれば、多数のＩＣチップ１１を連続的に受け渡して連続的に実装することができ、ＩＣチップ実装の生産性が向上する。
ＲＦＩＤタグの一例を示す正面図（Ａ）および側面断面図（Ｂ）である。 従来の一般的なＲＦＩＤタグの製造方法の中のＩＣチップ実装方法を示す図である。 本発明の一実施形態を示す工程図である。
符号の説明
１０ ウェハ
１１ ＩＣチップ
１２ アンテナ
１３ ベース
３０ テープ
３１ 押上げ冶具
３２ ピッキング冶具
３３ ボンディングヘッド
３４ 加熱加圧冶具
５１ 第１のローラ
５２ 第２のローラ

Claims (3)

  1. ベース上に複数のＩＣチップを実装するＩＣチップ実装方法において、
    ベースへの搭載面とは反対側の面がテープでマウントされダイシングにより該テープを残してＩＣチップごとに分離されたウェハを用意し、
    前記ウェハ上のＩＣチップを順次に第１のローラに押し当てて吸着させ、
    前記第１のローラ上に吸着されたＩＣチップを順次に第２のローラに受け渡し、
    前記第２のローラ上のＩＣチップを、走行するベース上に順次に搭載することを特徴とするＩＣチップ実装方法。
  2. 前記第２のローラを前記ベースの走行速度と同一の表面速度で回転させ、
    前記第１のローラ上に吸着されたＩＣチップを、前記第２のローラ上で、前記ベース上の、ＩＣチップの、互いに隣接する実装位置どうしの間隔と同一の間隔で配置されるように、該第２のローラに受け渡すことを特徴とする請求項１記載のＩＣチップ実装方法。
  3. 通信用のアンテナが所定間隔で複数形成されたベースを用意しておき、
    前記アンテナを介して無線通信を行なう回路が搭載されたＩＣチップを、前記ベース上の、前記アンテナに接続される各位置に順次搭載することを特徴とする請求項１記載のＩＣチップ実装方法。
JP2005209971A 2005-07-20 2005-07-20 Ｉｃチップ実装方法 Expired - Fee Related JP4616719B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2005209971A JP4616719B2 (ja) 2005-07-20 2005-07-20 Ｉｃチップ実装方法
TW094144239A TWI304945B (en) 2005-07-20 2005-12-14 Ic chip mounting method
EP05257724A EP1746636A1 (en) 2005-07-20 2005-12-15 IC chip mounting method
KR1020060000995A KR100691554B1 (ko) 2005-07-20 2006-01-04 Ｉｃ 칩 실장 방법
US11/324,600 US7595219B2 (en) 2005-07-20 2006-01-04 IC chip mounting method for mounting two or more IC chips by sequentially transferring the IC chips sucked onto a first roller to a second roller and mounting the IC chips transferred to the second roller on a traveling base
CNB2006100057683A CN100428434C (zh) 2005-07-20 2006-01-06 Ic芯片安装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005209971A JP4616719B2 (ja) 2005-07-20 2005-07-20 Ｉｃチップ実装方法

Publications (2)

Publication Number Publication Date
JP2007027551A true JP2007027551A (ja) 2007-02-01
JP4616719B2 JP4616719B2 (ja) 2011-01-19

Family

ID=37402747

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005209971A Expired - Fee Related JP4616719B2 (ja) 2005-07-20 2005-07-20 Ｉｃチップ実装方法

Country Status (6)

Country Link
US (1) US7595219B2 (ja)
EP (1) EP1746636A1 (ja)
JP (1) JP4616719B2 (ja)
KR (1) KR100691554B1 (ja)
CN (1) CN100428434C (ja)
TW (1) TWI304945B (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105210171A (zh) * 2012-10-30 2015-12-30 希百特股份有限公司 显示器和发光面板中的保留了相邻关系的led裸片分散
WO2017163775A1 (ja) * 2016-03-25 2017-09-28 株式会社写真化学 デバイスチップを用いた電子デバイスの製造方法およびその製造装置
JP2018064113A (ja) * 2017-12-15 2018-04-19 株式会社写真化学 デバイスチップを用いた電子デバイスの製造装置
JP2018190970A (ja) * 2017-05-10 2018-11-29 パロ アルト リサーチ センター インコーポレイテッド 高位置合わせ粒子転写システム
JP2021108372A (ja) * 2016-06-29 2021-07-29 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ マイクロデバイスの移動のためのシステム及び方法
JP6978129B1 (ja) * 2021-03-18 2021-12-08 株式会社写真化学 デバイスチップの移載機構

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101409240B (zh) * 2008-03-21 2010-09-08 北京德鑫泉科技发展有限公司 可使用芯片的智能标签及倒装芯片模块生产设备
CN101925989B (zh) * 2008-10-14 2012-07-04 德州仪器公司 用于半导体封装的滚压囊封方法
US9077074B2 (en) 2012-10-11 2015-07-07 Blackberry Limited Antenna wrapped around to speaker lid
KR20160048301A (ko) * 2014-10-23 2016-05-04 삼성전자주식회사 본딩 장치 및 그를 포함하는 기판 제조 설비
CN104752283B (zh) * 2015-04-07 2018-02-13 嘉兴景焱智能装备技术有限公司 芯片倒装装置
JP6582975B2 (ja) * 2015-12-28 2019-10-02 富士通株式会社 半導体実装装置、半導体実装装置のヘッド及び積層チップの製造方法
GB2549250B (en) 2016-02-15 2021-06-30 Pragmatic Printing Ltd Apparatus and method for manufacturing plurality of electronic circuits
KR102417917B1 (ko) * 2016-04-26 2022-07-07 삼성전자주식회사 공정 시스템 및 그 동작 방법
DE102016115186A1 (de) * 2016-08-16 2018-02-22 Osram Opto Semiconductors Gmbh Verfahren zum Montieren von Halbleiterchips und Vorrichtung zum Übertragen von Halbleiterchips
GB2563600B (en) * 2017-06-19 2022-05-11 Pragmatic Printing Ltd Apparatus and method for manufacturing plurality of electronic circuits
KR101969555B1 (ko) * 2017-08-18 2019-04-16 주식회사 한라정밀엔지니어링 반도체 칩 분리 장치 및 반도체 칩 분리 방법
TWI690980B (zh) * 2018-12-07 2020-04-11 台灣愛司帝科技股份有限公司 晶片移轉方法及晶片移轉設備
CN109407367B (zh) * 2019-01-07 2021-09-28 京东方科技集团股份有限公司 一种面光源的打件装置及其打件方法
AR118939A1 (es) * 2020-05-15 2021-11-10 Marisa Rosana Lattanzi Máquina combinada para elaborar separadores laminares de productos que se contienen en cajas y cajones
US20220059406A1 (en) * 2020-08-21 2022-02-24 Advanced Semiconductor Engineering, Inc. Method for manufacturing semiconductor package

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0529795A (ja) * 1991-07-18 1993-02-05 Matsushita Electric Ind Co Ltd 電子部品装着機および部品吸着方法および部品装着方法
JP2002299375A (ja) * 2001-03-30 2002-10-11 Shibaura Mechatronics Corp 電子部品搬送装置、電子部品搬送方法、電子部品実装装置および電子部品実装方法
JP2003030614A (ja) * 2001-07-11 2003-01-31 Toppan Printing Co Ltd 非接触方式ｉｃチップの装着方法と該装着方法を用いて作製したｉｃチップを装着した包装材料
JP2005149130A (ja) * 2003-11-14 2005-06-09 Dainippon Printing Co Ltd 非接触ｉｃタグ付シートの製造方法および製造装置

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2860634B2 (ja) * 1995-01-09 1999-02-24 ティーディーケイ株式会社 電子部品移送装置
US5988794A (en) * 1995-06-09 1999-11-23 Brother Kogyo Kabushiki Kaisha Aperture electrode assembly for an image forming device
JPH104111A (ja) 1996-06-14 1998-01-06 Hitachi Ltd 半導体製造装置
JP3447518B2 (ja) * 1996-08-09 2003-09-16 リンテック株式会社 接着シート貼付装置および方法
KR100433857B1 (ko) * 1996-09-17 2004-06-04 마츠시타 덴끼 산교 가부시키가이샤 아이씨칩의 조립 방법, 조립장치 및 그에 사용하는 테이프형 지지체
JP3955659B2 (ja) 1997-06-12 2007-08-08 リンテック株式会社 電子部品のダイボンディング方法およびそれに使用されるダイボンディング装置
JPH1178104A (ja) * 1997-09-12 1999-03-23 Brother Ind Ltd 記録ヘッド並びに画像形成装置
JPH11292047A (ja) * 1998-04-07 1999-10-26 Koyo Autom Mach Co Ltd ラベリングマシン
JP2000223506A (ja) 1999-01-28 2000-08-11 Nec Kansai Ltd マウンタ
JP4588139B2 (ja) * 1999-08-31 2010-11-24 リンテック株式会社 Ｉｃカードの製造方法
JP3446830B2 (ja) * 2000-10-16 2003-09-16 宮崎沖電気株式会社 半導体ウエハのテープ貼り付け装置およびその貼り付け方法
DE10121578C2 (de) * 2001-05-03 2003-04-10 Infineon Technologies Ag Verfahren und Bestückungssystem zum Bestücken eines Substrats mit elektronischen Bauteilen
JP3732421B2 (ja) * 2001-05-14 2006-01-05 ハイメカ株式会社 電子部品の供給装置
JP2003016405A (ja) 2001-06-28 2003-01-17 Toppan Printing Co Ltd Ｉｃタグ装着方法
JP3998993B2 (ja) 2002-02-14 2007-10-31 大日本印刷株式会社 ウェブに実装されたｉｃチップへのアンテナパターン形成方法と印刷回路形成方法、およびｉｃタグ付き包装体
ATE426215T1 (de) * 2004-01-31 2009-04-15 Atlantic Zeiser Gmbh Verfahren zur herstellung von kontaklosen chip- karten
JP4352984B2 (ja) * 2004-05-06 2009-10-28 コクヨ株式会社 転写具
JP4734857B2 (ja) * 2004-06-25 2011-07-27 シンフォニアテクノロジー株式会社 Ｉｃチップ実装体の製造装置
US7332361B2 (en) * 2004-12-14 2008-02-19 Palo Alto Research Center Incorporated Xerographic micro-assembler
US7623034B2 (en) * 2005-04-25 2009-11-24 Avery Dennison Corporation High-speed RFID circuit placement method and device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0529795A (ja) * 1991-07-18 1993-02-05 Matsushita Electric Ind Co Ltd 電子部品装着機および部品吸着方法および部品装着方法
JP2002299375A (ja) * 2001-03-30 2002-10-11 Shibaura Mechatronics Corp 電子部品搬送装置、電子部品搬送方法、電子部品実装装置および電子部品実装方法
JP2003030614A (ja) * 2001-07-11 2003-01-31 Toppan Printing Co Ltd 非接触方式ｉｃチップの装着方法と該装着方法を用いて作製したｉｃチップを装着した包装材料
JP2005149130A (ja) * 2003-11-14 2005-06-09 Dainippon Printing Co Ltd 非接触ｉｃタグ付シートの製造方法および製造装置

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105210171A (zh) * 2012-10-30 2015-12-30 希百特股份有限公司 显示器和发光面板中的保留了相邻关系的led裸片分散
WO2017163775A1 (ja) * 2016-03-25 2017-09-28 株式会社写真化学 デバイスチップを用いた電子デバイスの製造方法およびその製造装置
JP2017175087A (ja) * 2016-03-25 2017-09-28 株式会社写真化学 デバイスチップを用いた電子デバイスの製造方法およびその製造装置
US10461058B2 (en) 2016-03-25 2019-10-29 Shashin Kagaku Co., Ltd. Method and apparatus for manufacturing electronic device using device chip
US20200006279A1 (en) * 2016-03-25 2020-01-02 Shashin Kagaku Co., Ltd. Method and apparatus for manufacturing electronic device using device chip
US11749636B2 (en) 2016-03-25 2023-09-05 Shashin Kagaku Co., Ltd. Apparatus for manufacturing electronic device using device chip
JP7165223B2 (ja) 2016-06-29 2022-11-02 アプライド マテリアルズ インコーポレイテッド マイクロデバイスの移動のためのシステム及び方法
JP7417689B2 (ja) 2016-06-29 2024-01-18 アプライド マテリアルズ インコーポレイテッド マイクロデバイスの移動のためのシステム及び方法
US11843025B2 (en) 2016-06-29 2023-12-12 Applied Materials, Inc. Methods for transfer of micro-devices
JP2021108372A (ja) * 2016-06-29 2021-07-29 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ マイクロデバイスの移動のためのシステム及び方法
JP7004604B2 (ja) 2017-05-10 2022-01-21 パロ アルト リサーチ センター インコーポレイテッド 高位置合わせ粒子転写システム
JP2018190970A (ja) * 2017-05-10 2018-11-29 パロ アルト リサーチ センター インコーポレイテッド 高位置合わせ粒子転写システム
JP2018064113A (ja) * 2017-12-15 2018-04-19 株式会社写真化学 デバイスチップを用いた電子デバイスの製造装置
JP2022143902A (ja) * 2021-03-18 2022-10-03 株式会社写真化学 デバイスチップの移載機構
JP6978129B1 (ja) * 2021-03-18 2021-12-08 株式会社写真化学 デバイスチップの移載機構

Also Published As

Publication number Publication date
EP1746636A1 (en) 2007-01-24
JP4616719B2 (ja) 2011-01-19
CN100428434C (zh) 2008-10-22
KR100691554B1 (ko) 2007-03-12
TWI304945B (en) 2009-01-01
KR20070011065A (ko) 2007-01-24
US20070020801A1 (en) 2007-01-25
TW200705281A (en) 2007-02-01
US7595219B2 (en) 2009-09-29
CN1901148A (zh) 2007-01-24

Similar Documents

Publication Publication Date Title
JP4616719B2 (ja) Ｉｃチップ実装方法
JP4750492B2 (ja) Ｉｃチップ実装方法
US20060010685A1 (en) RFID tag and method of manufacturing RFID tag
US20220164621A1 (en) Method of assembly of articles and intermediate created thereby
JP2005018156A (ja) Ｉｃタグ付シートおよびその製造方法
JP2008204346A (ja) Ｒｆｉｄタグおよびｒｆｉｄタグの製造方法
EP2207133B1 (en) Method for installing RFID tags
JP4742627B2 (ja) Ｉｃチップ実装体の製造装置
WO2021220809A1 (ja) Ｒｆｉｄタグ製造システム
JP2006269750A (ja) 電子部品実装装置
JP4390180B2 (ja) インターポーザ基板の積層方法及びその装置
JP2001230269A (ja) 電子回路チップ内蔵物の製造方法および電子回路チップ付き部品
JP2009072874A (ja) プレス加工装置
JP2009176874A (ja) インレットの製造方法
JP2006048363A (ja) 非接触ｉｃタグ付シートの製造方法および製造装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080523

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101008

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101019

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101022

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131029

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees