JP2007026523A - 半導体記憶装置 - Google Patents
半導体記憶装置 Download PDFInfo
- Publication number
- JP2007026523A JP2007026523A JP2005205950A JP2005205950A JP2007026523A JP 2007026523 A JP2007026523 A JP 2007026523A JP 2005205950 A JP2005205950 A JP 2005205950A JP 2005205950 A JP2005205950 A JP 2005205950A JP 2007026523 A JP2007026523 A JP 2007026523A
- Authority
- JP
- Japan
- Prior art keywords
- data
- voltage
- word line
- memory cell
- supplied
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/08—Address circuits; Decoders; Word-line control circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
- G11C11/5628—Programming or writing circuits; Data input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
- G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/26—Sensing or reading circuits; Data output circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/30—Power supply circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3436—Arrangements for verifying correct programming or erasure
- G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
- G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Read Only Memory (AREA)
Abstract
【解決手段】メモリセルアレイ1は、ワード線、及びビット線に接続され、直列接続された複数のメモリセルがマトリックス状に配置されて構成されている。選択トランジスタHVNTrは、ワード線を選択する。制御回路7は、入力データに応じてワード線、ビット線の電位を制御し、メモリセルに対するデータを書き込み、読み出し及び消去動作を制御する。選択トランジスタは、ウェル上に形成され、読み出し動作時に、ウェルには第1負電圧が供給され、選択ワード線には第1電圧(第1電圧≧第1負電圧)が供給され、非選択ワード線には、第2電圧が供給される。
【選択図】 図1
Description
図9(a)に示すように、第1ページ書き込み後、メモリセルのデータは、“0”又は“2”となっている。このため、これらデータの中間のレベル“a”をワード線に供給して読み出し動作を行なうことにより、これらデータを読み出すことができる。また、図9(b)に示すように、第2ページ書き込み後、メモリセルのデータは、“0”、“1”、“2”、“3”のいずれかとなっている。このため、これらデータの各中間のレベル“b”、“c”、“d”をワード線にそれぞれ供給して読み出し動作を行なうことにより、これらデータを読み出すことができる。本実施形態において、例えばレベル“a”及び“b”は、負電圧である。
(第1ページ書き込み動作)
図12は、第1ページの書き込みシーケンスを示し、図13は、第2ページの書き込みシーケンスを示している。
図7に示すデータ記憶回路10において、信号BLC1をVdd+Vthとすると、トランジスタ61hが導通する。このため、PDCにデータ“1”(書き込みを行なわない)が記憶されている時、ビット線はVddとなり、データ“0”(書き込みを行なう)が記憶されている時、ビット線はVssとなる。また、選択されたワード線に接続され、非選択ページ(ビット線が非選択)のセルは書き込みが行なわれてはならない。このため、これらのセルに接続されたビット線もデータ“1”が供給されるビット線と同様、Vddに設定される。
プログラムベリファイリードは、読み出し動作と同じであるが、読み出しレベルより若干高いベリファイレベル“a’”をワード線に供給してリードする。このベリファイリードにより、メモリセルの閾値電圧がベリファイレベル“a’”に達している場合、PDCがデータ“1”となり、書き込みが行なわれなくなる。
図13に示す第2ページの書き込み動作において、先ず、書き込みデータを外部より入力し、全てのデータ記憶回路10内のSDCに記憶する(S21)。この後、第1ページの書き込みにおいて、書き込まれたデータを確認するため、読み出しレベル“a”(例えば負電圧)をワード線に設定して、メモリセルのデータが読み出される(S22)。この読み出し動作は、前述した通りである。セルの閾値電圧が、ワード線の電位“a”より低い場合、PDCはローレベル、高い場合、PDCはハイレベルとなる。
プログラム動作は、第1ページのプログラム動作と全く同じである。PDCにデータ“1”が記憶されている場合、書き込みが行なわれず、データ“0”が記憶されている場合、書き込みが行なわれる。
プログラムベリファイリードは、リード動作と同じである。しかし、ベリファイレベル“b’”、“c’”、“d’”は、リードレベルにマージンが付加され、リードレベルより若干高いレベルに設定されている。このベリファイレベル“b’”、“c’”、“d’”を用いてベリファイリードを行う。例えばベリファイレベル“b’”は、負電圧であり、ベリファイレベル“c’”、“d’”は、正の電圧である。
このプログラムベリファイ動作では、選択されているワード線にベリファイ電圧“b’”を与える。
データ“2”を書き込むセルは、第1ページで本来のベリファイ電圧“c’”より低いベリファイ電圧“a’”により、書き込みが行なわれている。その後、隣接セルの書き込みにより閾値電圧が上昇している場合もあり、本来のベリファイ電圧“c’”に達しているセルもある。このため、先ず、データ“2”のベリファイを行なう。このプログラムベリファイ動作では、選択されているワード線にベリファイ電圧“c’”を印加する。
このプログラムベリファイ動作では、選択されているワード線にベリファイ電圧“d’”を供給する。この状態において、先ず、選択されているブロック内の非選択ワード線及びセレクト線SG1にVreadを供給し、信号BLCLAMPを1V+Vth、BLPREをVdd+Vthとしてトランジスタ61t、61uをオンとしてビット線をプリチャージする。
消去動作は、図3の破線で示すブロック単位に実行される。また、各データ記憶回路10に接続されている2本のビット線(BLie、BLio)について同時に実行する。消去後、セルの閾値は、図9(c)に示すように、メモリセルのデータ“0”となる。
Claims (6)
- ワード線、及びビット線に接続され、直列接続された複数のメモリセルがマトリックス状に配置されて構成されたメモリセルアレイと、
前記ワード線を選択する選択トランジスタと、
入力データに応じて前記ワード線、ビット線の電位を制御し、前記メモリセルに対するデータの書き込み、読み出し及び消去動作を制御する制御回路とを具備し、
前記選択トランジスタは、ウェル上に形成され、読み出し動作時に、前記ウェルには第1負電圧が供給され、選択ワード線には第1電圧(第1電圧≧第1負電圧)が供給され、非選択ワード線には、第2電圧が供給されることを特徴とする半導体記憶装置。 - ワード線、及びビット線に接続され、直列接続された複数のメモリセルがマトリックス状に配置されて構成されたメモリセルアレイと、
前記ワード線を選択する選択トランジスタと、
入力データに応じて前記ワード線、ビット線の電位を制御し、前記メモリセルに対するデータの書き込み、読み出し及び消去動作を制御する制御回路とを具備し、
前記選択トランジスタは、ウェル上に形成され、書き込み動作時に、前記ウェルには第2負電圧が入力され、所定の非選択ワード線には第3電圧(第3電圧≧第2負電圧)が入力されることを特徴とする半導体記憶装置。 - 前記メモリセルアレイは、少なくとも1つの前記ワード線を含むブロックを少なくとも1つ有し、前記選択トランジスタは前記ブロック毎に同一のウェル上に形成され、選択ブロックのウェルには、前記第1負電圧又は第2負電圧が供給され、非選択ブロックのウェルには第4電圧、第1負電圧、第2負電圧のうちの1つが供給されることを特徴とする請求項1又は2記載の半導体記憶装置。
- 前記メモリセルは複数の負の閾値電圧のうちの1つが設定されることを特徴とする請求項1又は2記載の半導体記憶装置。
- 書き込み対象のメモリセルより少なくともソース線側に位置するメモリセルのゲート電極に前記第2負電圧を供給することを特徴とする請求項2記載の半導体記憶装置。
- 前記制御回路は、負電圧発生回路を具備することを特徴とする請求項1又は2記載の半導体記憶装置。
Priority Applications (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005205950A JP4928752B2 (ja) | 2005-07-14 | 2005-07-14 | 半導体記憶装置 |
KR1020060065408A KR100857941B1 (ko) | 2005-07-14 | 2006-07-12 | 기록 속도를 증가시킬 수 있는 반도체 메모리 디바이스 |
US11/457,320 US7411824B2 (en) | 2005-07-14 | 2006-07-13 | Semiconductor memory device capable of increasing writing speed |
US12/168,457 US7663919B2 (en) | 2005-07-14 | 2008-07-07 | Semiconductor memory device capable of increasing writing speed |
US12/641,401 US7933152B2 (en) | 2005-07-14 | 2009-12-18 | Semiconductor memory device capable of increasing writing speed |
US13/072,240 US8098524B2 (en) | 2005-07-14 | 2011-03-25 | Semiconductor memory device capable of increasing writing speed |
US13/329,671 US8406056B2 (en) | 2005-07-14 | 2011-12-19 | Semiconductor memory device capable of increasing writing speed |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005205950A JP4928752B2 (ja) | 2005-07-14 | 2005-07-14 | 半導体記憶装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011272842A Division JP5216908B2 (ja) | 2011-12-13 | 2011-12-13 | 半導体記憶装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007026523A true JP2007026523A (ja) | 2007-02-01 |
JP4928752B2 JP4928752B2 (ja) | 2012-05-09 |
Family
ID=37661503
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005205950A Active JP4928752B2 (ja) | 2005-07-14 | 2005-07-14 | 半導体記憶装置 |
Country Status (3)
Country | Link |
---|---|
US (5) | US7411824B2 (ja) |
JP (1) | JP4928752B2 (ja) |
KR (1) | KR100857941B1 (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009076680A (ja) * | 2007-09-20 | 2009-04-09 | Toshiba Corp | 不揮発性半導体記憶装置及びその動作方法 |
JP2009260072A (ja) * | 2008-04-17 | 2009-11-05 | Toshiba Corp | 半導体装置 |
JP2009266366A (ja) * | 2008-04-14 | 2009-11-12 | Samsung Electronics Co Ltd | ナンドフラッシュメモリ装置及びその動作方法 |
JP2010503944A (ja) * | 2006-09-13 | 2010-02-04 | モサイド・テクノロジーズ・インコーポレーテッド | フラッシュのマルチレベル閾値分布方式 |
JP2011054262A (ja) * | 2009-08-31 | 2011-03-17 | Samsung Electronics Co Ltd | 不揮発性メモリー装置、その駆動方法、それを含むメモリーシステム |
JP2012018750A (ja) * | 2010-07-06 | 2012-01-26 | Samsung Electronics Co Ltd | 不揮発性メモリ装置の動作方法 |
US9588883B2 (en) | 2011-09-23 | 2017-03-07 | Conversant Intellectual Property Management Inc. | Flash memory system |
Families Citing this family (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4768256B2 (ja) * | 2004-12-16 | 2011-09-07 | 株式会社東芝 | 半導体記憶装置 |
US7813170B2 (en) | 2005-11-11 | 2010-10-12 | Kabushiki Kaisha Toshiba | Semiconductor memory device capable of memorizing multivalued data |
JP2008047219A (ja) * | 2006-08-16 | 2008-02-28 | Toshiba Corp | Nand型フラッシュメモリ |
JP4564521B2 (ja) * | 2007-09-06 | 2010-10-20 | 株式会社東芝 | 不揮発性半導体記憶装置 |
US7701741B2 (en) | 2007-12-03 | 2010-04-20 | Micron Technology, Inc. | Verifying an erase threshold in a memory device |
JP4635066B2 (ja) * | 2008-03-19 | 2011-02-16 | 株式会社東芝 | 半導体記憶装置 |
JP2009252255A (ja) * | 2008-04-01 | 2009-10-29 | Renesas Technology Corp | 不揮発性半導体記憶装置 |
IT1391466B1 (it) * | 2008-07-09 | 2011-12-23 | Micron Technology Inc | Rilevamento di una cella di memoria tramite tensione negativa |
KR101096225B1 (ko) | 2008-08-21 | 2011-12-22 | 주식회사 하이닉스반도체 | 반도체 메모리 장치 및 그 구동방법 |
US8259529B2 (en) * | 2008-08-21 | 2012-09-04 | Hynix Semiconductor Inc. | Semiconductor memory device and driving method thereof |
WO2011064866A1 (ja) * | 2009-11-26 | 2011-06-03 | 富士通セミコンダクター株式会社 | 不揮発性半導体記憶装置及びその消去方法 |
US8917554B2 (en) * | 2011-10-26 | 2014-12-23 | Sandisk Technologies Inc. | Back-biasing word line switch transistors |
JP2014044784A (ja) * | 2012-08-28 | 2014-03-13 | Toshiba Corp | 半導体記憶装置 |
JP2014059930A (ja) * | 2012-09-18 | 2014-04-03 | Toshiba Corp | 不揮発性半導体記憶装置 |
EP2936364B1 (en) * | 2012-12-18 | 2019-09-25 | Koninklijke Philips N.V. | Method and apparatus for simulating blood flow under patient-specific boundary conditions derived from an estimated cardiac ejection output |
US9099196B2 (en) | 2013-01-25 | 2015-08-04 | Samsung Electronics Co., Ltd. | Semiconductor memory device and method of operating the same |
WO2014124324A1 (en) | 2013-02-08 | 2014-08-14 | Sandisk Technologies Inc. | Non-volatile memory including bit line switch transistors formed in a triple-well |
JP6266479B2 (ja) * | 2014-09-12 | 2018-01-24 | 東芝メモリ株式会社 | メモリシステム |
KR20160031907A (ko) * | 2014-09-15 | 2016-03-23 | 에스케이하이닉스 주식회사 | 반도체 장치 |
WO2016131010A1 (en) * | 2015-02-13 | 2016-08-18 | Apple Inc. | Charge pump having ac and dc outputs for touch panel bootstrapping and substrate biasing |
US20170185328A1 (en) * | 2015-12-29 | 2017-06-29 | Alibaba Group Holding Limited | Nand flash storage error mitigation systems and methods |
US11621039B2 (en) | 2018-08-03 | 2023-04-04 | Kioxia Corporation | Semiconductor memory device, memory system, and write method |
US10943651B2 (en) | 2018-08-03 | 2021-03-09 | Toshiba Memory Corporation | Semiconductor memory device, memory system, and write method |
US11404123B1 (en) | 2021-04-05 | 2022-08-02 | Sandisk Technologies Llc | Non-volatile memory with multiple wells for word line switch transistors |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0982922A (ja) * | 1995-09-12 | 1997-03-28 | Toshiba Corp | 不揮発性半導体記憶装置 |
JPH1145986A (ja) * | 1997-07-28 | 1999-02-16 | Sony Corp | 不揮発性半導体記憶装置 |
JPH1196777A (ja) * | 1997-09-18 | 1999-04-09 | Toshiba Corp | 不揮発性半導体記憶装置 |
JP2005243211A (ja) * | 2004-02-25 | 2005-09-08 | Hynix Semiconductor Inc | Nandフラッシュメモリ素子の消去方法 |
Family Cites Families (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR950003347B1 (ko) * | 1991-09-24 | 1995-04-10 | 가부시키가이샤 도시바 | 불휘발성 반도체 기억장치 |
JP3451118B2 (ja) * | 1993-12-15 | 2003-09-29 | 株式会社日立製作所 | 半導体不揮発性記憶装置 |
JPH08179020A (ja) * | 1994-12-22 | 1996-07-12 | Sumitomo Metal Mining Co Ltd | 磁気補正回路及びそれを用いた画像表示装置 |
US5748538A (en) * | 1996-06-17 | 1998-05-05 | Aplus Integrated Circuits, Inc. | OR-plane memory cell array for flash memory with bit-based write capability, and methods for programming and erasing the memory cell array |
KR100323554B1 (ko) * | 1997-05-14 | 2002-03-08 | 니시무로 타이죠 | 불휘발성반도체메모리장치 |
KR100284916B1 (ko) * | 1997-07-29 | 2001-03-15 | 니시무로 타이죠 | 반도체 기억 장치 및 그 기입 제어 방법 |
JPH11224495A (ja) * | 1998-02-05 | 1999-08-17 | Hitachi Ltd | 半導体集積回路装置 |
JP3999900B2 (ja) * | 1998-09-10 | 2007-10-31 | 株式会社東芝 | 不揮発性半導体メモリ |
JP4503809B2 (ja) * | 2000-10-31 | 2010-07-14 | 株式会社東芝 | 半導体記憶装置 |
KR100474201B1 (ko) * | 2002-05-17 | 2005-03-08 | 주식회사 하이닉스반도체 | 낸드형 플래시 메모리의 워드 라인 디코더 |
US6862223B1 (en) * | 2002-07-05 | 2005-03-01 | Aplus Flash Technology, Inc. | Monolithic, combo nonvolatile memory allowing byte, page and block write with no disturb and divided-well in the cell array using a unified cell structure and technology with a new scheme of decoder and layout |
JP3935139B2 (ja) | 2002-11-29 | 2007-06-20 | 株式会社東芝 | 半導体記憶装置 |
US6657891B1 (en) | 2002-11-29 | 2003-12-02 | Kabushiki Kaisha Toshiba | Semiconductor memory device for storing multivalued data |
JP4256222B2 (ja) * | 2003-08-28 | 2009-04-22 | 株式会社東芝 | 不揮発性半導体記憶装置 |
US7177199B2 (en) | 2003-10-20 | 2007-02-13 | Sandisk Corporation | Behavior based programming of non-volatile memory |
JP2005268621A (ja) * | 2004-03-19 | 2005-09-29 | Toshiba Corp | 半導体集積回路装置 |
JP2005310314A (ja) * | 2004-04-23 | 2005-11-04 | Toshiba Corp | 不揮発性半導体記憶装置 |
JP4427382B2 (ja) * | 2004-04-28 | 2010-03-03 | 株式会社東芝 | 不揮発性半導体記憶装置 |
JP4331053B2 (ja) * | 2004-05-27 | 2009-09-16 | 株式会社東芝 | 半導体記憶装置 |
JP4768256B2 (ja) | 2004-12-16 | 2011-09-07 | 株式会社東芝 | 半導体記憶装置 |
-
2005
- 2005-07-14 JP JP2005205950A patent/JP4928752B2/ja active Active
-
2006
- 2006-07-12 KR KR1020060065408A patent/KR100857941B1/ko active IP Right Grant
- 2006-07-13 US US11/457,320 patent/US7411824B2/en active Active
-
2008
- 2008-07-07 US US12/168,457 patent/US7663919B2/en active Active
-
2009
- 2009-12-18 US US12/641,401 patent/US7933152B2/en active Active
-
2011
- 2011-03-25 US US13/072,240 patent/US8098524B2/en active Active
- 2011-12-19 US US13/329,671 patent/US8406056B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0982922A (ja) * | 1995-09-12 | 1997-03-28 | Toshiba Corp | 不揮発性半導体記憶装置 |
JPH1145986A (ja) * | 1997-07-28 | 1999-02-16 | Sony Corp | 不揮発性半導体記憶装置 |
JPH1196777A (ja) * | 1997-09-18 | 1999-04-09 | Toshiba Corp | 不揮発性半導体記憶装置 |
JP2005243211A (ja) * | 2004-02-25 | 2005-09-08 | Hynix Semiconductor Inc | Nandフラッシュメモリ素子の消去方法 |
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010503944A (ja) * | 2006-09-13 | 2010-02-04 | モサイド・テクノロジーズ・インコーポレーテッド | フラッシュのマルチレベル閾値分布方式 |
US8462551B2 (en) | 2006-09-13 | 2013-06-11 | Mosaid Technologies Incorporated | Flash multi-level threshold distribution scheme |
JP2013257938A (ja) * | 2006-09-13 | 2013-12-26 | Mosaid Technologies Inc | フラッシュのマルチレベル閾値分布方式 |
US8711621B2 (en) | 2006-09-13 | 2014-04-29 | Mosaid Technologies Incorporated | Flash multi-level threshold distribution scheme |
US9263146B2 (en) | 2006-09-13 | 2016-02-16 | Conversant Intellectual Property Management Inc. | Flash multi-level threshold distribution scheme |
JP2009076680A (ja) * | 2007-09-20 | 2009-04-09 | Toshiba Corp | 不揮発性半導体記憶装置及びその動作方法 |
JP2009266366A (ja) * | 2008-04-14 | 2009-11-12 | Samsung Electronics Co Ltd | ナンドフラッシュメモリ装置及びその動作方法 |
JP2009260072A (ja) * | 2008-04-17 | 2009-11-05 | Toshiba Corp | 半導体装置 |
JP2011054262A (ja) * | 2009-08-31 | 2011-03-17 | Samsung Electronics Co Ltd | 不揮発性メモリー装置、その駆動方法、それを含むメモリーシステム |
JP2012018750A (ja) * | 2010-07-06 | 2012-01-26 | Samsung Electronics Co Ltd | 不揮発性メモリ装置の動作方法 |
US9588883B2 (en) | 2011-09-23 | 2017-03-07 | Conversant Intellectual Property Management Inc. | Flash memory system |
US10705736B2 (en) | 2011-09-23 | 2020-07-07 | Conversant Intellectual Property Management Inc. | Flash memory system |
Also Published As
Publication number | Publication date |
---|---|
US7933152B2 (en) | 2011-04-26 |
US8098524B2 (en) | 2012-01-17 |
US7663919B2 (en) | 2010-02-16 |
US20110170350A1 (en) | 2011-07-14 |
KR100857941B1 (ko) | 2008-09-09 |
US20080285345A1 (en) | 2008-11-20 |
US20100091570A1 (en) | 2010-04-15 |
US8406056B2 (en) | 2013-03-26 |
US20120092929A1 (en) | 2012-04-19 |
US7411824B2 (en) | 2008-08-12 |
JP4928752B2 (ja) | 2012-05-09 |
KR20070009424A (ko) | 2007-01-18 |
US20070014152A1 (en) | 2007-01-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4928752B2 (ja) | 半導体記憶装置 | |
JP5065594B2 (ja) | 半導体記憶装置 | |
JP4768256B2 (ja) | 半導体記憶装置 | |
JP5142478B2 (ja) | 半導体記憶装置 | |
JP4041057B2 (ja) | 不揮発性半導体記憶装置 | |
JP4843362B2 (ja) | 半導体記憶装置 | |
JP4713873B2 (ja) | 半導体記憶装置 | |
JP2007048410A (ja) | 半導体記憶装置 | |
JP5305751B2 (ja) | 半導体記憶装置 | |
JP2010225220A (ja) | 不揮発性半導体記憶装置、及びそのデータ書き込み方法 | |
JP5193815B2 (ja) | 半導体記憶装置 | |
KR100756711B1 (ko) | 데이터의 파괴를 방지하는 반도체 메모리 장치 | |
JP4489084B2 (ja) | 不揮発性半導体記憶装置 | |
JP5216908B2 (ja) | 半導体記憶装置 | |
JP2011141944A (ja) | 半導体記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080610 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110114 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110201 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110404 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110913 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111213 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20111220 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120117 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120213 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150217 Year of fee payment: 3 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4928752 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150217 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |