JP2006319033A - 蓋体フレーム、半導体装置、及びその製造方法 - Google Patents
蓋体フレーム、半導体装置、及びその製造方法 Download PDFInfo
- Publication number
- JP2006319033A JP2006319033A JP2005138371A JP2005138371A JP2006319033A JP 2006319033 A JP2006319033 A JP 2006319033A JP 2005138371 A JP2005138371 A JP 2005138371A JP 2005138371 A JP2005138371 A JP 2005138371A JP 2006319033 A JP2006319033 A JP 2006319033A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- lid
- semiconductor device
- semiconductor chip
- mold
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Measuring Fluid Pressure (AREA)
Abstract
【解決手段】 回路基板3にその厚さ方向の一端側に重ねて固定されると共に電気的に接続された半導体チップ5を、中空の空洞部25を介して樹脂により覆う構成の半導体装置1に使用する蓋体フレーム7であって、前記半導体チップ5を覆うように前記回路基板3の一端側に設けて前記空洞部25を形成する蓋体部17と、該蓋体部17から前記空洞部25の外方側に突出すると共に前記空洞部25を外方に開口させる略筒状の突出部19とを備え、前記突出部19が、前記蓋体部17の上端部21からさらに前記厚さ方向に延びる蓋体フレーム7を提供する。
【選択図】 図1
Description
したがって、封止樹脂パッケージを形成する溶融樹脂の流れによって回路基板に対するパイプの位置がずれることを防ぐと共に、パイプと回路基板との隙間に溶融樹脂が流入することを防ぐ必要がある。このため、従来では、封止樹脂パッケージを形成する前に、予めパイプを回路基板に固定している。このパイプの固定は、例えば、パイプを回路基板の貫通孔にかしめる、溶接する、半田付けをする、接着剤にて接着する等の方法により行われる。
この発明は、上述した事情に鑑みてなされたものであって、製造コストの削減、及び、製造効率の向上を図ることができる半導体装置、その製造方法、並びにこれに使用する蓋体フレームを提供することを目的としている。
請求項1に係る発明は、回路基板にその厚さ方向の一端側に重ねて固定されると共に電気的に接続された半導体チップを、中空の空洞部を介して樹脂により覆う構成の半導体装置に使用する蓋体フレームであって、前記半導体チップを覆うように前記回路基板の一端側に設けて前記空洞部を形成する蓋体部と、該蓋体部から前記空洞部の外方側に突出すると共に前記空洞部を外方に開口させる略筒状の突出部とを備え、前記突出部が、前記蓋体部の上端部からさらに前記厚さ方向に延びることを特徴とする蓋体フレームを提案している。
また、一対の金型により挟み込むため、突出部が回路基板に向けて押圧されることになる。そして、この突出部の押圧により、回路基板に接する蓋体部の下端部が回路基板に押し付けられるため、蓋体部の下端部と回路基板との隙間を塞ぐことができる。さらに、突出部の開口端も一方の金型に当接するため、突出部の開口端を一方の金型により塞ぐこともできる。以上のことから、空洞部が外方に対して密閉されることになる。
また、一対の金型で蓋体フレームを回路基板に押さえつけることにより、蓋体フレームと回路基板との相対的な位置を固定できる。したがって、樹脂モールド部を形成する際に、樹脂形成空間に注入された溶融樹脂によって蓋体フレームが回路基板に対して動くことを防止できる。
この発明に係る蓋体フレームによれば、導電性を有する蓋体部により半導体チップを覆うことにより、半導体装置の外方側において発生した電気的なノイズが樹脂モールド部側から侵入しても、蓋体部においてノイズが空洞部内に侵入することを防止して半導体チップに到達することを防止できる。
この発明に係る蓋体フレームによれば、一対の金型により回路基板及び蓋体部を挟み込んで、一方の金型が突出部を回路基板に向けて押圧する際には、突出部が蓋体部に対して弾性変形する。すなわち、一方の金型により蓋体部を回路基板に押さえつける力を突出部の弾性変形によって吸収できる。このため、一方の金型により蓋体フレームを回路基板に押さえつける力が、突出部の弾性変形により蓋体部に余剰に伝達されることを防いで蓋体部が変形することを防止できる。
また、この突出部の弾性力によって蓋体部の下端部が回路基板に適度な力で押さえつけられることになるため、蓋体部の下端部と回路基板との隙間を確実に塞ぐことができる。さらに、この突出部の弾性力によって突出部の先端も一方の金型に適度な力で押さえつけられるため、突出部の開口端と一方の金型との隙間を確実に塞ぐこともできる。
また、一対の金型により挟み込むため、突出部が回路基板に向けて押圧されることになる。そして、この突出部の押圧により、回路基板に接する蓋体部の下端部が回路基板に押し付けられるため、蓋体部の下端部と回路基板との隙間を塞ぐことができる。さらに、突出部の開口端も一方の金型に当接するため、突出部の開口端を一方の金型により塞ぐことができる。以上のことから、空洞部が外方に対して密閉されることになる。
また、一対の金型で蓋体フレームを回路基板に押さえつけることにより、蓋体フレームと回路基板との相対的な位置を固定できる。したがって、樹脂モールド部を形成する際に、樹脂形成空間に注入された溶融樹脂によって蓋体フレームが回路基板に対して動くことを防止できる。
そして、モールド工程においては、蓋体部の下端部と回路基板との隙間、及び、一方の金型と突出部の開口端との隙間は、一方の金型による突出部の押圧により塞がれているため、樹脂形成空間に注入された溶融樹脂が空洞部に流入することを防止できる。また、このモールド工程においては、蓋体フレームと回路基板との相対的な位置が既に固定されているため、樹脂形成空間に注入された溶融樹脂によって蓋体フレームが回路基板に対して動くことを防止できる。
この発明に係る半導体装置の製造方法によれば、押圧工程において一方の金型により突出部の開口端を押さえつける際に、一方の金型と突出部の開口端との間に配されたシートが弾性変形するため、一方の金型と突出部の開口端との隙間を確実に塞ぐことができる。
この発明に係る半導体装置の製造方法によれば、半導体装置を搬送して、半導体装置を携帯電話機やパーソナルコンピュータ等の各種電子機器に取り付けるまでの間に、開口端から空洞部内に塵埃や水分等が侵入することを防止することができる。なお、半導体装置の搬送や取付が終了した際には、目隠しシールを突出部の開口端から取り外せばよい。
また、この突出部の弾性力によって蓋体部の下端部が回路基板に適度な力で押さえつけられ、さらに、突出部の開口端も一方の金型に適度な力で押さえつけられるため、蓋体部の下端部と回路基板との隙間、並びに、突出部の開口端と一方の金型との隙間を確実に塞ぐことができる。
また、請求項7に係る発明によれば、実装基板に対する半導体装置の搭載領域を小さくすることができるため、実装基板の小型化を図ることができる。
半導体チップ5は、略板状に形成されており、その裏面5aが回路基板3の一端側に位置する表面3a上に接着固定されている。この半導体チップ5は、例えば、加速度を検知する機能を有した音圧センサチップからなる。
また、多層配線板11の表面5bには、複数のパッド電極15が露出して形成されている。これらパッド電極15は、半導体チップ5に電力を供給する役割や、コンデンサユニット12から取り出された出力信号を外部に伝達する端子としての機能を有するものである。
蓋体部17は、回路基板3の表面3aから厚さ方向に離間した位置に配される略板状の上端壁部(上端部)21と、上端壁部21の周縁から回路基板3の表面3aに向けて突出する側壁部23とを備えている。すなわち、蓋体部17は、これら上端壁部21及び側壁部23により側壁部23の先端部23a側に開口する略凹状に形成されている。そして、側壁部23の先端部23aを半導体チップ5の周縁に位置する回路基板3の表面3aに配した状態においては、回路基板3の表面3aと、上端壁部21及び側壁部23の内面21a,23bとにより中空の空洞部25が画定される。なお、この状態においては、上端壁部21が、蓋体部17のうち回路基板3の表面3aから最も離間して位置しており、また、上端壁部21及び側壁部23の内面21a,23bが、半導体チップ5に触れないように位置している。
また、突出部19は、回路基板3の表面3aや上端壁部21の外面21bに対して直立して延びており、蓋体部17に対して弾性変形可能となっている。すなわち、突出部19は、蓋体部17の上端壁部21との連結部分に形成された易変形部26を弾性変形させることにより、回路基板3の表面3aの直交方向に弾性的に移動させることができる。
また、この蓋体フレーム7には、上端壁部21の周縁から上端壁部21の長手方向に一体的に延びる一対の連結部29が形成されている。
パッド電極31は、半導体チップ5のパッド電極15とワイヤー37により電気的に接続するものであり、半導体チップ5の配置領域の周囲に配されると共に空洞部25に露出している。このパッド電極31は、例えば、銅箔に厚さ3〜5μmのニッケル(Ni)及び厚さ0.5μmの金(Au)のめっきを施したものからなる。
半田ボール33は、略球体状に形成されており、回路基板3の裏面3bから突出している。
なお、この製造方法においては、予め、半導体装置1を構成するための複数のパッド電極31、配線部35及びシールド部材39からなるユニットを複数形成した1枚の回路基板3を用意しておく。
そして、各シールド部材39を介して回路基板3の表面3aに半導体チップ5をそれぞれ接着する。この半導体チップ5の接着は、銀ペーストを介して半導体チップ5を回路基板3の表面3aに配し、この銀ペーストを硬化させることにより行われる。この接着終了後には、回路基板3や半導体チップ5の表面3a,5b、特に、パッド電極15,31に付着している汚れを落とすプラズマクリーニングを施す。その後、ワイヤボンディングによりワイヤー37を配して半導体チップ5及び回路基板3のパッド電極15,31を相互に電気接続する。
次いで、各蓋体部17により各半導体チップ5を覆うように複数の蓋体フレーム7を回路基板3の表面3aに重ねて配する(フレーム配置工程)。ここで、各連結部29は、各蓋体フレーム7が各半導体チップ5を覆う所定位置に配されるように設定されているため、複数の半導体チップ5に対する各蓋体フレーム7の位置決めを容易に行うことができる。
また、これら一対の金型E,Fを配置すると同時に、回路基板3及び蓋体フレーム7と金型Fとの間には、樹脂モールド部を形成する樹脂と金型Fとの離型性を良好とする薄膜状のシートSを配しておく(シート配設工程)。このシートSは、弾性変形可能となっており、例えばフッ素樹脂から形成されている。
したがって、この押圧工程を行った状態においては、回路基板3の裏面3bが金型Eの平坦面E1に接触すると共に、回路基板3の表面3aがシートSを介して金型Fの表面F1に接触することになる。また、蓋体フレーム7の突出部19の開口端19bがシートSを介して金型Fの底面F3に当接する。この当接の際には、突出部19の開口端19bがシートSに押し付けられるため、シートSが弾性変形する。さらに、突出部19は、蓋体部17から回路基板3に対してさらに離間する方向に延びているため、金型Fと蓋体部17との間には隙間が形成されることになる。
また、この押圧工程においては、突出部19が蓋体部17に対して弾性変形する。すなわち、突出部19の弾性力によって蓋体部17の先端部23aが回路基板3に適度な力で押さえつけられることになるため、蓋体部17の先端部23aと回路基板3との隙間を確実に塞ぐことができる。
さらに、突出部19の開口端19bも突出部19の弾性力によって金型Fに適度な力で押さえつけられ、かつ、金型Fの底面F3と突出部19の開口端19bとの間に配されたシートSが弾性変形するため、突出部19の開口端19bと金型Fの底面F3との隙間も確実に塞ぐことができる。以上のことから、空洞部25が外方に対して密閉されることになる。
さらに、この押圧工程においては、突出部19が蓋体部17に対して弾性変形する。すなわち、金型Fにより蓋体部17を回路基板3に押さえつける力を突出部19の弾性変形によって吸収できる。このため、金型Fにより蓋体フレーム7を回路基板3に押さえつける力が、突出部19の弾性変形により蓋体部17に余剰に伝達されることを防いで蓋体部17が変形することを防止できる。
なお、このモールド工程では、溶融樹脂を樹脂形成空間に充填した後に、樹脂を加熱して硬化させることで、図5に示すように、樹脂モールド部9が形成されることになる。
半導体装置1を実装基板に搭載する場合には、回路基板3の裏面3bを実装基板の表面に対向させ、半田ボール33を実装基板の表面に形成されたランド部に配する。そして、半田ボール33を加熱しながら半導体装置1を実装基板の表面に押し付けることにより、半田ボール33がランド部に固定されると共に電気的に接続される。
また、この突出部19の弾性力によって蓋体部17の先端部23aが回路基板3に適度な力で押さえつけられるため、蓋体部17の先端部23aと回路基板3との隙間を確実に塞ぐことができる。さらに、突出部19の開口端19bも突出部19の弾性力によって金型Fに適度な力で押さえつけられ、かつ、金型Fの底面F3と突出部19の開口端19bとの間に配されたシートSが弾性変形するため、突出部19の開口端19bと金型Fの底面F3との隙間も確実に塞ぐことができる。
また、複数の半導体装置1を製造する際には、複数の蓋体フレーム7を連結部29により連結しておくことにより、回路基板3に配された各半導体チップ5に対する各蓋体フレーム7の位置決めを容易に行うことができる。また、複数の半導体装置1を同時かつ容易に製造することができ、半導体装置1の製造効率の向上を図ることができる。
また、モールド工程の終了後から各種電子機器に半導体装置1が搭載されるまでの間は、突出部19の開口端19bがダイシングテープDにより塞がれるため、ダイシング工程時や半導体装置1の搬送時や取付時に、開口端19bから空洞部25内に塵埃や水分が侵入することを防止して、これら塵埃や水分に基づく半導体チップ5の誤動作を予防することができる。
図6に示すように、この実施形態に係る半導体装置51を構成する回路基板4には、その表面4aから厚さ方向に窪んで形成された断面視略矩形状の凹部53が形成されており、この凹部53の底面53aに半導体チップ5が配されている。
また、蓋体フレーム7は、この凹部53を跨いで配されている、すなわち、蓋体部17の先端部23aが凹部53の周縁に位置する回路基板4の表面4aに配されている。この状態においては、回路基板4の凹部53と、蓋体フレーム7の上端壁部21及び側壁部23とにより中空の空洞部55が画定される。
また、この回路基板4には、蓋体フレーム7のシールド部27と共に半導体チップ5を含んで空洞部55を囲むシールド部材59が設けられている。すなわち、シールド部材59は、凹部53の底面53aに配されると共に、この底面53aの周縁から回路基板4の内部を通って、凹部53の周縁に位置する回路基板4の表面4aまで延びて露出するように設けられている。したがって、蓋体フレーム7を回路基板4の表面4aに配した状態においては、シールド部材59が蓋体フレーム7のシールド部27に接触するようになっている。
以上のように構成された半導体装置51は、第1の実施形態と同様の一対の金型E,Fを利用して製造することができる。
また、半導体チップ5と凹部53の底面53aに配されたパッド電極57とがワイヤー37により電気接続されるため、ワイヤー37が凹部53の外方に突出することを抑制できる。したがって、このワイヤー37を配した状態でフレーム配置工程や押圧工程を行う際に、ワイヤー37が蓋体フレーム7に触れることを防いでワイヤー37の変形を確実に防止することができる。したがって、半導体装置51を製造する際に、回路基板4と半導体チップ5との電気的な接続を容易に確保することができる。
また、蓋体部17及び突出部19が導電性を有するように構成されるとしたが、これに限ることはなく、少なくとも空洞部25,55を構成する蓋体部17が導電性を有していればよい。
さらに、上述した樹脂材料や導電性材料から蓋体フレーム7を形成することに限らず、例えば、半導体チップ5の帯電を特に防止する場合には、カーボンを練り込んだ樹脂材料から蓋体フレーム7を形成することが好ましい。
さらに、回路基板3,4の裏面3b,4bには、配線部35と電気的に接続された半田ボール33が設けられるとしたが、これに限ることはなく、少なくとも回路基板3,4の裏面3b,4bに実装基板45と電気的に接続するための電極部が露出していればよい。すなわち、この電極部は、配線部35と一体的に形成されるとしても構わないし、配線部35が回路基板3,4の裏面3b,4bから突出するとしてもよい。
さらに、突出部19の開口端19bを塞ぐように、ダイシングテープD等の目隠しシールを樹脂モールド部9の表面9aに貼付するとしたが、目隠しシールを貼付しなくても良い。すなわち、例えば、図7に示すように、製造を完了した半導体装置1,51を搬送する際に、半導体装置1,51を載置して搬送するための搬送トレイ(載置台)61の表面61aに、樹脂モールド部9の表面9aを対向配置させるとしてもよい。この構成の場合でも、半導体装置1,51の搬送時に、開口端19bから空洞部25,55内に塵埃や水分が侵入することを防止して、これら塵埃や水分に基づく半導体チップ5の誤動作を予防することができる。
さらに、半導体チップ5として音圧センサチップを一例に挙げたが、これに限ることはなく、半導体チップ5は、例えば、半導体装置1の外部空間の圧力や圧力変化を計測する圧力センサチップであっても構わない。
Claims (10)
- 回路基板にその厚さ方向の一端側に重ねて固定されると共に電気的に接続された半導体チップを、中空の空洞部を介して樹脂により覆う構成の半導体装置に使用する蓋体フレームであって、
前記半導体チップを覆うように前記回路基板の一端側に設けて前記空洞部を形成する蓋体部と、該蓋体部から前記空洞部の外方側に突出すると共に前記空洞部を外方に開口させる略筒状の突出部とを備え、
前記突出部が、前記蓋体部の上端部からさらに前記厚さ方向に延びることを特徴とする蓋体フレーム。 - 前記蓋体部が導電性を有することを特徴とする請求項1に記載の蓋体フレーム。
- 前記突出部が、前記蓋体部に対して弾性変形可能に形成されていることを特徴とする請求項1又は請求項2に記載の蓋体フレーム。
- 回路基板と、該回路基板にその厚さ方向の一端側に重ねて固定されると共に電気接続される半導体チップと、前記回路基板の一端側に重ねて配されると共に前記半導体チップを覆う蓋体フレームと、該蓋体フレームを介して前記半導体チップとの間に中空の空洞部を設けて配されると共に、前記回路基板及び前記蓋体フレームを一体的に固定する樹脂モールド部とを備え、
前記蓋体フレームが、前記回路基板に設けて前記空洞部を形成する蓋体部と、該蓋体部から前記空洞部の外方側に突出すると共に前記空洞部を前記樹脂モールド部の外方に開口させる略筒状の突出部とを備え、
前記突出部が、前記蓋体部の上端部からさらに前記厚さ方向に延びると共に、その開口端が、前記樹脂モールド部の外方に露出していることを特徴とする半導体装置。 - 前記半導体チップが、前記回路基板の一端側から前記厚さ方向に窪んで形成された凹部の底面に配されると共に、
前記蓋体フレームが、前記凹部を跨いで配されることを特徴とする請求項4に記載の半導体装置。 - 前記蓋体部が導電性を有し、
前記回路基板に、導電性を有し、前記蓋体部と共に前記半導体チップを含んで前記空洞部を囲むシールド部材が設けられ、
該シールド部材が前記蓋体部と電気的に接続されていることを特徴とする請求項4又は請求項5に記載の半導体装置。 - 前記回路基板が、前記回路基板の一端側のうち、前記空洞部に露出して配されると共に前記半導体チップと電気接続するためのパッド電極と、
前記回路基板の厚さ方向の他端側に露出して配される電極部と、
前記回路基板の内部に配され、前記パッド電極と前記電極部とを相互に電気的に接続する配線部と備えることを特徴とする請求項4から請求項6のいずれか1項に記載の半導体装置。 - 回路基板にその厚さ方向の一端側に重ねて固定されると共に電気的に接続された半導体チップを、中空の空洞部を介して樹脂により覆う構成の半導体装置を製造する半導体装置の製造方法であって、
前記回路基板と共に前記空洞部を形成する蓋体部と、前記蓋体部の上端部からさらに前記厚さ方向に延びるように突出すると共に前記空洞部を外方に開口させる略筒状の突出部とを有する蓋体フレームを用意するフレーム準備工程と、
前記蓋体部が前記半導体チップを覆うように前記蓋体フレームを前記回路基板の一端側に重ねて設けるフレーム配置工程と、
上下一対の金型により前記回路基板及び蓋体フレームを前記厚さ方向に挟み込み、一方の金型により前記突出部の開口端を塞ぐと共に前記突出部を前記回路基板に向けて押圧する押圧工程と、
前記一方の金型、前記蓋体部、前記突出部及び回路基板により形成される間隙に樹脂を充填して、樹脂モールド部を形成するモールド工程とを備えることを特徴とする半導体装置の製造方法。 - 前記押圧工程の前に、前記一方の金型と前記突出部の開口端との間に弾性変形可能な薄膜状のシートを配するシート配設工程を備えることを特徴とする請求項8に記載の半導体装置の製造方法。
- 前記モールド工程の後に、前記突出部の開口端に、該開口端を塞ぐシート状の目隠しシールを貼り付けるシール貼付工程を備えることを特徴とする請求項8又は請求項9に記載の半導体装置の製造方法。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005138371A JP4049167B2 (ja) | 2005-05-11 | 2005-05-11 | 蓋体フレーム、半導体装置、及びその製造方法 |
KR1020077023360A KR20070116097A (ko) | 2005-03-16 | 2006-03-14 | 반도체 장치, 반도체 장치의 제조 방법, 및 덮개 프레임 |
US11/908,590 US20090230487A1 (en) | 2005-03-16 | 2006-03-14 | Semiconductor device, semiconductor device manufacturing method and lid frame |
EP06729094A EP1860694A1 (en) | 2005-03-16 | 2006-03-14 | Semiconductor device, semiconductor device manufacturing method and cover frame |
TW095108588A TWI303094B (en) | 2005-03-16 | 2006-03-14 | Semiconductor device, method for manufacturing semiconductor device, and cover frame |
PCT/JP2006/305060 WO2006098339A1 (ja) | 2005-03-16 | 2006-03-14 | 半導体装置、半導体装置の製造方法、および蓋体フレーム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005138371A JP4049167B2 (ja) | 2005-05-11 | 2005-05-11 | 蓋体フレーム、半導体装置、及びその製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007268017A Division JP4609478B2 (ja) | 2007-10-15 | 2007-10-15 | 蓋体フレーム及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006319033A true JP2006319033A (ja) | 2006-11-24 |
JP4049167B2 JP4049167B2 (ja) | 2008-02-20 |
Family
ID=37539452
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005138371A Expired - Fee Related JP4049167B2 (ja) | 2005-03-16 | 2005-05-11 | 蓋体フレーム、半導体装置、及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4049167B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007043327A (ja) * | 2005-08-01 | 2007-02-15 | Star Micronics Co Ltd | コンデンサマイクロホン |
JP2016045049A (ja) * | 2014-08-21 | 2016-04-04 | 株式会社テージーケー | 圧力センサモジュール及び圧力センサモジュールの製造方法 |
EP3660470A1 (en) * | 2009-12-11 | 2020-06-03 | Hitachi Automotive Systems, Ltd. | Flow sensor and method for manufacturing flow sensor |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102011085471B4 (de) * | 2011-10-28 | 2021-09-16 | Robert Bosch Gmbh | Anordnung zur Direktkontaktierung von Kontaktmitteln und zugehörige Anschlusseinheit für eine Druckmesszelle |
-
2005
- 2005-05-11 JP JP2005138371A patent/JP4049167B2/ja not_active Expired - Fee Related
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007043327A (ja) * | 2005-08-01 | 2007-02-15 | Star Micronics Co Ltd | コンデンサマイクロホン |
EP3660470A1 (en) * | 2009-12-11 | 2020-06-03 | Hitachi Automotive Systems, Ltd. | Flow sensor and method for manufacturing flow sensor |
US10921169B2 (en) | 2009-12-11 | 2021-02-16 | Hitachi Automotive Systems, Ltd. | Flow sensor, method for manufacturing flow sensor and flow sensor module |
US11629988B2 (en) | 2009-12-11 | 2023-04-18 | Hitachi Astemo, Ltd. | Flow sensor, method for manufacturing flow sensor and flow sensor module |
JP2016045049A (ja) * | 2014-08-21 | 2016-04-04 | 株式会社テージーケー | 圧力センサモジュール及び圧力センサモジュールの製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4049167B2 (ja) | 2008-02-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4049160B2 (ja) | 蓋体フレーム、半導体装置、及びその製造方法 | |
US8902604B2 (en) | Component support and assembly having a MEMS component on such a component support | |
JP6496865B2 (ja) | 電子部品収納用パッケージ、電子装置および電子モジュール | |
JP5277755B2 (ja) | 電子部品 | |
TWI303094B (en) | Semiconductor device, method for manufacturing semiconductor device, and cover frame | |
JP5045769B2 (ja) | センサ装置の製造方法 | |
TW201620050A (zh) | 電子部件、電子部件的製造方法及電子部件的製造裝置 | |
JP5907195B2 (ja) | 電子部品及び電子部品の製造方法 | |
JP2016162840A (ja) | 電子部品、その製造方法及び製造装置 | |
JP4049167B2 (ja) | 蓋体フレーム、半導体装置、及びその製造方法 | |
JP5458517B2 (ja) | 電子部品 | |
WO2012122868A1 (zh) | 微机电系统麦克风封装结构及其形成方法 | |
JP2008002953A (ja) | 半導体装置及びその製造方法 | |
JP2009218804A (ja) | 半導体装置とこれを備えた通信機器及び電子機器 | |
JP4742706B2 (ja) | 半導体装置及びその製造方法 | |
CN109495831B (zh) | 一种mems麦克风的封装结构及其制造方法 | |
JP4609478B2 (ja) | 蓋体フレーム及びその製造方法 | |
JP2005191146A (ja) | 混成集積回路装置の製造方法 | |
JP5346866B2 (ja) | 磁性体基板、及び、電子回路モジュール | |
JP5039740B2 (ja) | 変速制御装置及び機電一体型電子制御装置 | |
JP3705235B2 (ja) | 半導体装置の製造方法 | |
JP2000012743A (ja) | 電子回路装置及びその製造方法 | |
JP2010098227A (ja) | 半導体装置の製造方法 | |
JP6813682B2 (ja) | 電子部品収納用パッケージ、電子装置および電子モジュール | |
JP2008028428A (ja) | 蓋体フレーム及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070814 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071015 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071106 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071119 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101207 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101207 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111207 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |