JP2006313873A - プログラム速度の均一な不揮発性メモリ素子 - Google Patents

プログラム速度の均一な不揮発性メモリ素子 Download PDF

Info

Publication number
JP2006313873A
JP2006313873A JP2005353310A JP2005353310A JP2006313873A JP 2006313873 A JP2006313873 A JP 2006313873A JP 2005353310 A JP2005353310 A JP 2005353310A JP 2005353310 A JP2005353310 A JP 2005353310A JP 2006313873 A JP2006313873 A JP 2006313873A
Authority
JP
Japan
Prior art keywords
memory cells
word line
group
memory
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005353310A
Other languages
English (en)
Inventor
Hee Sik Park
熙 植 朴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of JP2006313873A publication Critical patent/JP2006313873A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • E—FIXED CONSTRUCTIONS
    • E03—WATER SUPPLY; SEWERAGE
    • E03F—SEWERS; CESSPOOLS
    • E03F5/00—Sewerage structures
    • E03F5/04—Gullies inlets, road sinks, floor drains with or without odour seals or sediment traps
    • E03F5/06—Gully gratings
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • E—FIXED CONSTRUCTIONS
    • E03—WATER SUPPLY; SEWERAGE
    • E03F—SEWERS; CESSPOOLS
    • E03F5/00—Sewerage structures
    • E03F5/04—Gullies inlets, road sinks, floor drains with or without odour seals or sediment traps
    • E03F5/0401—Gullies for use in roads or pavements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/12—Programming voltage switching circuits
    • E—FIXED CONSTRUCTIONS
    • E03—WATER SUPPLY; SEWERAGE
    • E03F—SEWERS; CESSPOOLS
    • E03F5/00—Sewerage structures
    • E03F5/04—Gullies inlets, road sinks, floor drains with or without odour seals or sediment traps
    • E03F2005/0412—Gullies inlets, road sinks, floor drains with or without odour seals or sediment traps with means for adjusting their position with respect to the surrounding surface
    • E03F2005/0415—Gullies inlets, road sinks, floor drains with or without odour seals or sediment traps with means for adjusting their position with respect to the surrounding surface for horizontal position adjustment
    • E—FIXED CONSTRUCTIONS
    • E03—WATER SUPPLY; SEWERAGE
    • E03F—SEWERS; CESSPOOLS
    • E03F5/00—Sewerage structures
    • E03F5/04—Gullies inlets, road sinks, floor drains with or without odour seals or sediment traps
    • E03F5/06—Gully gratings
    • E03F2005/063—Gully gratings with slidable or rotatable locking elements
    • E—FIXED CONSTRUCTIONS
    • E03—WATER SUPPLY; SEWERAGE
    • E03F—SEWERS; CESSPOOLS
    • E03F5/00—Sewerage structures
    • E03F5/04—Gullies inlets, road sinks, floor drains with or without odour seals or sediment traps
    • E03F5/06—Gully gratings
    • E03F2005/065—Gully gratings with elastic locking elements
    • E—FIXED CONSTRUCTIONS
    • E03—WATER SUPPLY; SEWERAGE
    • E03F—SEWERS; CESSPOOLS
    • E03F5/00—Sewerage structures
    • E03F5/04—Gullies inlets, road sinks, floor drains with or without odour seals or sediment traps
    • E03F5/06—Gully gratings
    • E03F2005/066—Gully gratings with means for protecting against vandalism

Abstract

【課題】プログラム速度が均一なＮＡＮＤ型フラッシュメモリ素子を提供する。
【解決手段】複数のビットラインそれぞれに接続される第１選択トランジスタと、共通ソースラインに接続される第２選択トランジスタと、前記第１選択トランジスタそれぞれと前記第２選択トランジスタそれぞれとの間に直列に接続され、複数のワードラインそれぞれに接続される複数のメモリセルとを含み、前記複数のワードラインのうち一番目のワードラインに接続される第１グループのメモリセルと最後のワードラインに接続される第２グループのメモリセルのサイズが、前記一番目のワードラインと最後のワードラインを除いた残りのワードラインそれぞれに接続される第３グループのメモリセルのサイズより大きいことを特徴とする。
【選択図】図４

Description

本発明は、フラッシュメモリ素子に係り、特に、プログラム速度が均一なＮＡＮＤ型フラッシュメモリ素子に関する。
フラッシュメモリとは、電源が遮断されたときにデータを保管することが可能な不揮発性メモリの一つであって、電気的にプログラムと消去が可能であり、一定の周期でデータを再作成するリフレッシュ(refresh)機能の不要な素子をいう。ここで、プログラムとはデータをメモリセルに書き込む動作をいい、消去とはデータをメモリから削除する動作をいう。このようなフラッシュメモリ素子は、セルの構造および動作条件によってＮＯＲフラッシュとＮＡＮＤフラッシュに大別される。ＮＯＲ型フラッシュメモリは、各メモリセルトランジスタのソースが接地端子ＶＳＳに連結されて任意のアドレスに対するプログラムおよび消去が可能であり、高速動作を要求する応用分野に主に使用されている。これに対し、ＮＡＮＤ型フラッシュメモリは、複数のメモリセルトランジスタが直列に連結されて１本のストリング(string)を構成し、１本のストリングがソースとドレインに連結されている構造であって、高集積データ保管応用分野で主に使用される。
図１はＮＡＮＤ型フラッシュメモリ素子の単位セルストリングの構造を示すレイアウト図である。
図１を参照すると、ＮＡＮＤ型フラッシュメモリ素子の単位セルストリングは、共通ソースライン（図示せず）に連結されるソース選択トランジスタＳＳＴ、ビットライン（図示せず）に連結されるドレイン選択トランジスタＤＳＴ、およびソース選択トランジスタＳＳＴとドレイン選択トランジスタＤＳＴとの間に直列に接続されるメモリセルＭＣ０〜ＭＣ３１を含む。そして、ドレイン選択トランジスタＤＳＴのゲートはドレイン選択ラインＤＳＬに接続され、ソース選択トランジスタＳＳＴのゲートはソース選択ラインＳＳＬに接続され、メモリセルＭＣ１〜ＭＣ３１の各ゲートはワードラインＷＬ０〜ＷＬ３１にそれぞれ接続される。
ここで、ソース選択トランジスタＳＳＴとドレイン選択トランジスタＤＳＴとの間に直列に連結されるメモリセルＭＣの個数は、デバイスおよび密度を考慮して１６個、３２個また６４個にする。
図１のような単位セルストリング構造において、一番目のワードラインＷＬ０と最後のワードラインＷＬ３１に接続されるメモリセルＭＣ０、ＭＣ３１のプログラム速度は、他のメモリセルＭＣ１〜ＭＣ３０のプログラム速度より遅くなる。その理由は、一番目のワードラインＷＬ０がソース選択ラインＳＳＬに隣接しており、最後のワードラインＷＬ３１がドレイン選択ラインＤＳＬに隣接しているためである。
さらに説明すると、プログラム動作の際には、選択されていないワードラインにはプログラム禁止電圧Ｖｐａｓｓが印加されるが、これに対し、ソース選択ラインＳＳＬには接地電圧ＶＳＳが印加され、ドレイン選択ラインＤＳＬには電源電圧ＶＣＣが印加される。すると、メモリセルＭＣ０、ＭＣ３１がソース選トランジスタＳＳＴとドレイン選択トランジスタＤＳＴの電位によって干渉を受け、メモリセルＭＣ０、ＭＣ３１のプログラム速度が他のメモリセルＭＣ１〜ＭＣ３０のプログラム速度より遅くなる。
図２は各ワードラインによるしきい値電圧を示すグラフであるが、しきい値電圧が低いというのは、プログラム速度が遅いことを意味する。
図２に示すように、ドレイン選択ラインＤＳＬに最も隣接している最後のワードラインＷＬ３１に接続されたメモリセルＭＣ３１のしきい値電圧Ｖｔが最も低く、ソース選択ラインＳＳＬに最も隣接している一番目のワードラインＷＬ０に接続されたメモリセルＭＣ０がその次に低いことが分かる。
上述したように、特定のメモリセル（例えば、ＤＳＴとＳＳＴに隣接しているＭＣ０とＭＣ３１）のしきい値電圧が他のメモリセルＭＣ１〜ＭＣ３０より低ければ、ＮＡＮＤ型フラッシュメモリ素子のプログラム速度が不均一になり、チップ内のしきい値電圧分布が広くなって、ＮＡＮＤ型フラッシュメモリ素子の性能を低下させる。
そこで、本発明の目的は、ワードラインそれぞれに接続されるメモリセルのうち、ソース選択ラインに最も隣接しているワードラインに接続される第１グループのメモリセルと、ドレイン選択ラインに最も隣接しているワードラインに接続される第２グループのメモリセルのプログラム速度を向上させるＮＡＮＤ型フラッシュメモリ素子を提供することにある。
また、本発明の他の目的は、ワードラインそれぞれに接続されるメモリセルのうち、ドレイン選択ラインと最も隣接している最後のワードラインに接続されるメモリセルのプログラム速度を向上させるＮＡＮＤ型フラッシュメモリ素子を提供することにある。
上記目的を達成するために、本発明の第１観点に係るＮＡＮＤ型フラッシュメモリ素子は、複数のビットラインそれぞれに接続される第１選択トランジスタと、共通ソースラインに接続される第２選択トランジスタと、前記第１選択トランジスタそれぞれと前記第２選択トランジスタそれぞれとの間に直列に接続され、複数のワードラインそれぞれに接続される複数のメモリセルとを含み、前記複数のワードラインのうち一番目のワードラインに接続される第１グループのメモリセルと最後のワードラインに接続される第２グループのメモリセルのサイズが、前記一番目のワードラインと最後のワードラインを除いた残りのワードラインそれぞれに接続される第３グループのメモリセルのサイズより大きいことを特徴とする。
また、本発明の第２観点に係るＮＡＮＤフラッシュメモリ素子は、複数のビットラインそれぞれに接続される第１選択トランジスタと、共通ソースラインに接続される第２選択トランジスタと、前記第１選択トランジスタそれぞれと前記第２選択トランジスタそれぞれとの間に直列に接続され、複数のワードラインそれぞれに接続される複数のメモリセルとを含み、前記複数のワードラインのうち最後のワードラインに接続される第１グループのメモリセルのサイズが、前記最後のワードラインを除いた残りのワードラインそれぞれに接続される第２グループのメモリセルのサイズより大きいことを特徴とする。
上述したように、本発明によれば、ソース選択ラインとドレイン選択ラインに隣接している一番目のワードラインと最後のワードラインに接続されるメモリセルのしきい値電圧を高くして全体メモリセルのプログラム動作速度を均一にし、プログラムしきい値電圧の分布を狭めることができる。
また、ソース選択ラインまたはドレイン選択ラインに隣接している最後のワードラインに接続されるメモリセルのしきい値電圧を高くしてプログラムしきい値電圧の分布を狭めることができる。
以下、添付図面を参照して本発明の好適な実施例を詳細に説明する。ところが、これらの実施例は様々な形に変形できるが、本発明の範囲を限定するものではない。これらの実施例は本発明の開示を完全にし、当該技術分野で通常の知識を有する者に本発明の範疇を完全に知らせるために提供されるものである。なお、本発明の範囲は、特許請求の範囲によって理解されるべきである。図面上において、同一の参照符号は同一の部材を示す。
図３は本発明に係るＮＡＮＤ型フラッシュメモリ素子の全体セルストリング構造を示す図である。
図３を参照すると、ＮＡＮＤ型フラッシュメモリ素子は、３２個のメモリセルを１本のストリングにしてＮ個のセルストリング１０−０〜１０−ｎを含む。メモリセル（例えばＭＣ０）は、１本のワードラインＷＬ０によって制御され、一つのページ、すなわちメモリセルのグループを形成する。セルストリング１０−０〜１０−ｎそれぞれは、共通ソースラインＣＳＬに接続されるソース選択トランジスタＳＳＴと、ビットラインＢＬ０〜ＢＬｎそれぞれに接続されるドレイン選択トランジスタＤＳＴと、ソース選択トランジスタＳＳＴとドレイン選択トランジスタＤＳＴとの間に直列に接続されるメモリセルＭＣ０〜ＭＣｎとを含む。そして、ドレイン選択トランジスタＤＳＴのゲートはドレイン選択ラインＤＳＬに接続され、ソース選択トランジスタＳＳＴのゲートはソース選択ラインＳＳＬに接続され、メモリセルＭＣ０〜ＭＣ３１のゲートそれぞれは第１〜第３１ワードラインＷＬ０〜ＷＬ３１に接続される。
ここで、ソース選択トランジスタＳＳＴとドレイン選択トランジスタＤＳＴとの間には８個、１６個、３２個または６４個などのメモリセルが直列に接続される。
図４（ａ）および図４（ｂ）は、本発明の第１観点からみた好適な実施例であって、図３のＮＡＮＤ型フラッシュメモリ素子のセルストリング１０−０〜１０−ｎの一つの単位セルストリングのレイアウトおよび工程断面図である。
図４（ａ）および図４（ｂ）に示すように、ワードラインとワードライン間の間隔はお互い同一であるが、メモリセルＭＣ０〜ＭＣ３１のサイズは全て同一ではない。ドレイン選択ラインＤＳＬに最も隣接している最後のワードラインＷＬ３１に接続されたメモリセルＭＣ３１とソース選択ラインＳＳＬに最も隣接しているワードラインＷＬ０に接続されるメモリセルＭＣ０が他のメモリセルＭＣ１〜ＭＣ３０より大きく形成されている。このように形成した理由は、一番目のワードラインＷＬ０に接続されたメモリセルＭＣ０と最後のワードラインＷＬ３１に接続されたメモリセルＭＣ３１のプログラム速度を向上させるためである。
このようにソース選択ラインＳＳＬに最も隣接しているワードラインＷＬ０に接続されるメモリセルＭＣ０のサイズとドレイン選択ラインＤＳＬに最も隣接しているワードラインＷＬ３１に接続されるメモリセルＭＣ３１のサイズが大きくなれば、メモリセルＭＣ０、ＭＣ３１のしきい値電圧Ｖｔが高くなるため、メモリセルＭＣ０、ＭＣ３１のプログラム速度が他のメモリセルＭＣ１〜ＭＣ３０より相対的に遅くなることを防止することができる。
この際、最後のワードラインＷＬ３１に接続されるメモリセルＭＣ３１は、他のメモリセルＭＣ０〜ＭＣ３０より１２％〜１５％程度さらに大きく形成され、一番目のワードラインＷＬ０に接続されるメモリセルＭＣ０は、他のメモリセルＭＣ１〜ＭＣ３０より１０％〜１３％程度さらに大きく形成される。
上述したように、一番目のワードラインＷＬ０と最後のワードラインＷＬ３１に接続されるメモリセルＭＣ０、ＭＣ３１のサイズが他のメモリセルＭＣ１〜ＭＣ３０のサイズより大きければ、メモリセルＭＣ０、ＭＣ３１のしきい値電圧Ｖｔが他のメモリセルＭＣ１〜ＭＣ３０のように高くなって、全体プログラムしきい値電圧の分布が狭くなる。セルＭＣ０、ＭＣ３１のしきい値電圧Ｖｔが高くなると、メモリセルＭＣ０、ＭＣ３１のプログラム速度が増加して、これらのセルＭＣ０、ＭＣ３１のプログラム速度が他のメモリセルＭＣ１〜ＭＣ３０のプログラム速度とほぼ同じになる。
図４（ａ）および図４（ｂ）ではソース選択ラインＳＳＬに最も隣接しているワードラインＷＬ０が一番目に相当するワードラインであるが、もしソース選択ラインＳＳＬに隣接しているワードラインＷＬ０が最後に相当するワードラインであり、ドレイン選択ラインＤＳＬに隣接しているワードラインＷＬ３１が一番目に相当するワードラインであれば、ワードラインＷＬ０に接続されるメモリセルＭＣ０が他のメモリセルＭＣ１〜ＭＣ３０より１２％〜１５％程度さらに大きく形成され、ワードラインＷＬ３１に接続されるメモリセルＭＣ３１が他のメモリセルＭＣ１〜ＭＣ３０より１０％〜１３％程度さらに大きく形成される。
図５（ａ）および図５（ｂ）は本発明の第２観点からみた好適な実施例であって、図３のＮＡＮＤ型フラッシュメモリ素子のセルストリング１０−０〜１０−ｎのうち１本の単位セルストリングの別のレイアウトおよび工程断面図である。
図５（ａ）および図５（ｂ）に示すように、ワードラインとワードライン間の間隔は互いに同一であるが、メモリセルＭＣ０〜ＭＣｎのサイズは全て同一ではない。ドレイン選択ラインＤＳＬに最も隣接しているワードラインＷＬ３１に接続されるメモリセルＭＣ３１が他のメモリセルセルＭＣ０〜ＭＣ３０より大きく形成されている。このように形成した理由は、最後のワードラインＷＬ３１に接続されたメモリセルＭＣ３１のプログラム速度を向上させるためである。
このようにドレイン選択ラインＤＳＬに最も隣接しているワードラインＷＬ３１に接続されるメモリセルＭＣ３１のサイズが大きくなると、メモリセルＭＣ３１のしきい値電圧Ｖｔが高くなるため、メモリセルＭＣ３１のプログラム速度が他のメモリセルＭＣ０〜ＭＣ３０より相対的に遅くなることを防止することができる。
この際、最後のワードラインＷＬ３１に接続されるメモリセルＭＣ３１は、他のメモリセルＭＣ０〜ＭＣ３０より１２％〜１５％程度さらに大きく形成される。
上述したように、ドレイン選択ラインＤＳＬに最も隣接しているワードラインＷＬ３１に接続されるメモリセルＭＣ３１のサイズが他のメモリセルＭＣ０〜ＭＣ３０より大きくなると、メモリセルＭＣ３１のしきい値電圧Ｖｔが高くなるため、全体プログラムしきい値電圧の分布が狭くなる。すなわち、メモリセルＭＣ３１のしきい値電圧が高くなると、メモリセルＭＣ３１のプログラム速度が増加し、これらのメモリセルＭＣ３１のプログラム速度が他のメモリセルＭＣ０〜ＭＣ３０のプログラム速度とほぼ同じになる。
図５（ａ）および図５（ｂ）にはドレイン選択ラインＤＳＬに最も隣接しているワードラインＷＬ３１に接続されるメモリセルＭＣ３１のサイズのみを他のメモリセルより大きく形成したが、こうしてもプログラムしきい値電圧の分布を相当減らすことができる。その理由は、図２に示すように、最後のワードラインＷＬ３１に接続されたメモリセルＭＣ３１が他のメモリセルより一層しきい値電圧が低いためである。
図５（ａ）および図５（ｂ）ではドレイン選択ラインＤＳＬに最も隣接しているワードラインＷＬ３１が最後に相当するワードラインであるが、もしドレイン選択ラインＤＳＬに隣接しているワードラインＷＬ３１が一番目に相当するワードラインであれば、ワードラインＷＬ０に接続されるメモリセルＭＣ０が他のメモリセルＭＣ１〜ＭＣ３１より１２％〜１５％程度さらに大きく形成される。
本発明は、セルストリングでのメモリセルの個数が増加する場合にさらに効果的である。
また、本発明は、シングルレベルセル(single-level cell)のフラッシュメモリ素子についてのみ説明したが、より速いプログラム速度と狭いプログラムしきい値電圧の分布を利用するマルチレベルセル(multi-levelcell)のフラッシュメモリ素子において一層効果的である。
一般なＮＡＮＤ型フラッシュメモリ素子の単位セルストリングの構造を示すレイアウト図である。 図１の各ワードラインによるしきい値電圧（プログラム速度）を示すグラフである。 本発明のＮＡＮＤ型フラッシュメモリ素子を示す回路図である。 図４（ａ）は図３の単位セルストリングの構造を示すレイアウト図である。図４（ｂ）は図３の単位セルストリングの工程断面図である。 図４（ａ）は図３の単位セルストリングの構造を示すレイアウト図である。図４（ｂ）は図３の単位セルストリングの工程断面図である。
符号の説明
１０−０〜１０-ｎ 単位セルストリング
ＭＣ メモリセル
ＷＬ ワードライン
ＢＬ ビットライン
ＤＳＬ ドレイン選択ライン
ＳＳＬ ソース選択ライン
ＣＳＬ 共通ソースライン
ＤＳＴ ドレイン選択トランジスタ
ＳＳＴ ソース選択トランジスタ

Claims (10)

  1. ＮＡＮＤ型フラッシュメモリ素子において、
    複数のビットラインそれぞれに接続される第１選択トランジスタと、
    共通ソースラインに接続される第２選択トランジスタと、
    前記第１選択トランジスタそれぞれと前記第２選択トランジスタそれぞれとの間に直列に接続され、複数のワードラインそれぞれに接続される複数のメモリセルとを含み、
    前記複数のワードラインのうち一番目のワードラインに接続される第１グループのメモリセルと最後のワードラインに接続される第２グループのメモリセルのサイズが前記一番目のワードラインと最後のワードラインを除いた残りのワードラインそれぞれに接続される第３グループのメモリセルのサイズより大きいことを特徴とする、不揮発性メモリ素子。
  2. 前記第１グループのメモリセルのサイズが前記第３グループのメモリセルのサイズより１０％〜１３％さらに大きく、前記第２グループのメモリセルのサイズが前記第３グループのメモリセルのサイズより１２％〜１５％さらに大きいことを特徴とする、請求項１に記載の不揮発性メモリ素子。
  3. 前記第１グループのメモリセルは前記第２選択トランジスタに隣接しており、前記第２グループのメモリセルは前記第１選択トランジスタに隣接していることを特徴とする、請求項１に記載の不揮発性メモリ素子。
  4. 前記第１グループのメモリセルは前記第１選択トランジスタに隣接しており、前記第２グループのメモリセルは前記第２選択トランジスタに隣接していることを特徴とする、請求項１に記載の不揮発性メモリ素子。
  5. 前記複数のメモリセルは、マルチレベルセルであることを特徴とする、請求項１に記載の不揮発性メモリ素子。
  6. ＮＡＮＤフラッシュメモリ素子において、
    複数のビットラインそれぞれに接続される第１選択トランジスタと、
    共通ソースラインに接続される第２選択トランジスタと、
    前記第１選択トランジスタそれぞれと前記第２選択トランジスタそれぞれとの間に直列に接続され、複数のワードラインそれぞれに接続される複数のメモリセルとを含み、
    前記複数のワードラインのうち最後のワードラインに接続される第１グループのメモリセルのサイズが前記最後のワードラインを除いた残りのワードラインそれぞれに接続される第２グループのメモリセルのサイズより大きいことを特徴とする、不揮発性メモリ素子。
  7. 前記第１グループのメモリセルのサイズは、前記第２グループのメモリセルのサイズより１２％〜１５％さらに大きいことを特徴とする、請求項６に記載の不揮発性メモリ素子。
  8. 前記第１グループのメモリセルは、前記第１選択トランジスタに最も隣接していることを特徴とする、請求項６に記載の不揮発性メモリ素子。
  9. 前記第１グループのメモリセルは、前記第２選択トランジスタに最も隣接していることを特徴とする、請求項６に記載の不揮発性メモリ素子。
  10. 前記複数のメモリセルは、マルチレベルセルであることを特徴とする、請求項６に記載の不揮発性メモリ素子。
JP2005353310A 2005-05-03 2005-12-07 プログラム速度の均一な不揮発性メモリ素子 Pending JP2006313873A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050037096A KR100602320B1 (ko) 2005-05-03 2005-05-03 프로그램 속도가 균일한 비휘발성 메모리 소자

Publications (1)

Publication Number Publication Date
JP2006313873A true JP2006313873A (ja) 2006-11-16

Family

ID=37184252

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005353310A Pending JP2006313873A (ja) 2005-05-03 2005-12-07 プログラム速度の均一な不揮発性メモリ素子

Country Status (5)

Country Link
US (1) US7359239B2 (ja)
JP (1) JP2006313873A (ja)
KR (1) KR100602320B1 (ja)
CN (1) CN1858857B (ja)
TW (1) TWI295061B (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101249251B1 (ko) * 2006-01-04 2013-04-01 삼성전자주식회사 플래시 메모리 컨트롤러
US9218881B2 (en) * 2012-10-23 2015-12-22 Sandisk Technologies Inc. Flash memory blocks with extended data retention
US11087849B2 (en) * 2018-05-08 2021-08-10 Sandisk Technologies Llc Non-volatile memory with bit line controlled multi-plane mixed sub-block programming

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08204036A (ja) * 1995-01-20 1996-08-09 Nec Corp 半導体不揮発性記憶装置
JP2000022113A (ja) * 1998-07-02 2000-01-21 Toshiba Corp 半導体記憶装置
JP2000068487A (ja) * 1998-08-26 2000-03-03 Toshiba Corp 不揮発性半導体記憶装置
JP2001015620A (ja) * 1999-07-02 2001-01-19 Toshiba Corp 不揮発性半導体記憶装置及びその製造方法
JP2001084788A (ja) * 1999-09-10 2001-03-30 Toshiba Corp 不揮発性半導体記憶装置

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5099297A (en) * 1988-02-05 1992-03-24 Emanuel Hazani EEPROM cell structure and architecture with programming and erase terminals shared between several cells
JPH07105146B2 (ja) * 1988-07-29 1995-11-13 三菱電機株式会社 不揮発性記憶装置
US5296801A (en) * 1991-07-29 1994-03-22 Kabushiki Kaisha Toshiba Bias voltage generating circuit
KR0145475B1 (ko) 1995-03-31 1998-08-17 김광호 낸드구조를 가지는 불휘발성 반도체 메모리의 프로그램장치 및 방법
US5642480A (en) * 1995-09-28 1997-06-24 Motorola, Inc. Method and apparatus for enhanced security of a data processor
JP3737276B2 (ja) * 1997-04-25 2006-01-18 富士通株式会社 半導体記憶装置
KR19990088517A (ko) * 1998-05-22 1999-12-27 마 유에 예일 비휘발성메모리셀구조및비휘발성메모리셀을작동시키는방법
JP3866460B2 (ja) 1998-11-26 2007-01-10 株式会社東芝 不揮発性半導体記憶装置
US6591327B1 (en) * 1999-06-22 2003-07-08 Silicon Storage Technology, Inc. Flash memory with alterable erase sector size
US6446240B1 (en) * 1999-11-30 2002-09-03 Synopsys, Inc. Evaluation of a technology library for use in an electronic design automation system that converts the technology library into non-linear, gain-based models for estimating circuit delay
JP3631463B2 (ja) 2001-12-27 2005-03-23 株式会社東芝 不揮発性半導体記憶装置
US6529409B1 (en) * 2001-09-10 2003-03-04 Silicon Storage Technology, Inc. Integrated circuit for concurrent flash memory with uneven array architecture
US6925008B2 (en) * 2001-09-29 2005-08-02 Kabushiki Kaisha Toshiba Non-volatile semiconductor memory device with a memory unit including not more than two memory cell transistors
US6850441B2 (en) * 2002-01-18 2005-02-01 Sandisk Corporation Noise reduction technique for transistors and small devices utilizing an episodic agitation
US6771536B2 (en) 2002-02-27 2004-08-03 Sandisk Corporation Operating techniques for reducing program and read disturbs of a non-volatile memory
US6747893B2 (en) * 2002-03-14 2004-06-08 Intel Corporation Storing data in non-volatile memory devices
AU2003231231A1 (en) * 2002-05-06 2003-11-11 Bayer Pharmaceuticals Corporation Pyridinyl amino pyrimidine derivatives useful for treating hyper-proliferative disorders
TW578149B (en) * 2002-09-09 2004-03-01 Ind Tech Res Inst High density magnetic random access memory
JP2004164766A (ja) * 2002-11-14 2004-06-10 Renesas Technology Corp 不揮発性記憶装置
JP3863485B2 (ja) 2002-11-29 2006-12-27 株式会社東芝 不揮発性半導体記憶装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08204036A (ja) * 1995-01-20 1996-08-09 Nec Corp 半導体不揮発性記憶装置
JP2000022113A (ja) * 1998-07-02 2000-01-21 Toshiba Corp 半導体記憶装置
JP2000068487A (ja) * 1998-08-26 2000-03-03 Toshiba Corp 不揮発性半導体記憶装置
JP2001015620A (ja) * 1999-07-02 2001-01-19 Toshiba Corp 不揮発性半導体記憶装置及びその製造方法
JP2001084788A (ja) * 1999-09-10 2001-03-30 Toshiba Corp 不揮発性半導体記憶装置

Also Published As

Publication number Publication date
KR100602320B1 (ko) 2006-07-18
CN1858857A (zh) 2006-11-08
CN1858857B (zh) 2010-04-14
US7359239B2 (en) 2008-04-15
TWI295061B (en) 2008-03-21
US20060250846A1 (en) 2006-11-09
TW200639867A (en) 2006-11-16

Similar Documents

Publication Publication Date Title
KR101487524B1 (ko) 불휘발성 메모리 장치의 프로그램 방법
JP5112180B2 (ja) 駆動方式を改善した立体構造のフラッシュメモリ装置及びその駆動方法
JP5095102B2 (ja) フラッシュメモリ素子
KR101434399B1 (ko) 공통 소스 라인의 노이즈를 줄이는 플래시 메모리 장치,그것의 프로그램 검증 방법, 그리고 그것을 포함하는메모리 시스템
KR101308014B1 (ko) 플래시 메모리 장치 및 그것의 프로그램 리커버리 방법
KR20090010481A (ko) 선택 트랜지스터를 프로그램하는 낸드 플래시 메모리 장치및 그것의 프로그램 방법
KR20100043484A (ko) 더미 트랜지스터를 갖는 플래시 메모리 장치
JP2008090996A (ja) フラッシュメモリ装置のプログラム方法
KR20070018216A (ko) 비휘발성 메모리 장치
KR100746292B1 (ko) 비휘발성 메모리 장치
US20130163333A1 (en) Semiconductor memory device and method of operating the same
KR101185552B1 (ko) 비휘발성 메모리 및 그 검증 방법
KR100960466B1 (ko) 불휘발성 메모리 장치의 프로그램 방법
US20100202211A1 (en) Nonvolatile memory device and method for programming the same
JP2010134992A (ja) 不揮発性半導体記憶装置とその書き込み方法
KR20080085409A (ko) 커플링 노이즈를 감소시키는 플래쉬 메모리
US7768833B2 (en) Method of programming non-volatile memory device
JP5410665B2 (ja) Ｎａｎｄメモリーアレイおよびｎａｎｄフラッシュアレイ
KR100602320B1 (ko) 프로그램 속도가 균일한 비휘발성 메모리 소자
JP2010218623A (ja) 不揮発性半導体記憶装置
JP4785150B2 (ja) ディスターブを防止したｎａｎｄ型フラッシュメモリ
KR100624301B1 (ko) 낸드형 플래시 메모리 소자의 프로그램 방법
KR102064514B1 (ko) 반도체 메모리 장치의 동작 방법
KR100905868B1 (ko) 플래시 메모리 소자의 동작 방법
JP5081755B2 (ja) 不揮発性半導体記憶装置とその読み出し方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081006

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110825

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110906

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120522