CN1858857A - 具有一致编程速度的非易失性存储设备 - Google Patents

具有一致编程速度的非易失性存储设备 Download PDF

Info

Publication number
CN1858857A
CN1858857A CNA2006100092456A CN200610009245A CN1858857A CN 1858857 A CN1858857 A CN 1858857A CN A2006100092456 A CNA2006100092456 A CN A2006100092456A CN 200610009245 A CN200610009245 A CN 200610009245A CN 1858857 A CN1858857 A CN 1858857A
Authority
CN
China
Prior art keywords
memory cell
memory
size
transistor
coupled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006100092456A
Other languages
English (en)
Other versions
CN1858857B (zh
Inventor
朴熙植
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN1858857A publication Critical patent/CN1858857A/zh
Application granted granted Critical
Publication of CN1858857B publication Critical patent/CN1858857B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • E—FIXED CONSTRUCTIONS
    • E03—WATER SUPPLY; SEWERAGE
    • E03F—SEWERS; CESSPOOLS
    • E03F5/00—Sewerage structures
    • E03F5/04—Gullies inlets, road sinks, floor drains with or without odour seals or sediment traps
    • E03F5/06—Gully gratings
    • E—FIXED CONSTRUCTIONS
    • E03—WATER SUPPLY; SEWERAGE
    • E03F—SEWERS; CESSPOOLS
    • E03F5/00—Sewerage structures
    • E03F5/04—Gullies inlets, road sinks, floor drains with or without odour seals or sediment traps
    • E03F5/0401—Gullies for use in roads or pavements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/12—Programming voltage switching circuits
    • E—FIXED CONSTRUCTIONS
    • E03—WATER SUPPLY; SEWERAGE
    • E03F—SEWERS; CESSPOOLS
    • E03F5/00—Sewerage structures
    • E03F5/04—Gullies inlets, road sinks, floor drains with or without odour seals or sediment traps
    • E03F2005/0412—Gullies inlets, road sinks, floor drains with or without odour seals or sediment traps with means for adjusting their position with respect to the surrounding surface
    • E03F2005/0415—Gullies inlets, road sinks, floor drains with or without odour seals or sediment traps with means for adjusting their position with respect to the surrounding surface for horizontal position adjustment
    • E—FIXED CONSTRUCTIONS
    • E03—WATER SUPPLY; SEWERAGE
    • E03F—SEWERS; CESSPOOLS
    • E03F5/00—Sewerage structures
    • E03F5/04—Gullies inlets, road sinks, floor drains with or without odour seals or sediment traps
    • E03F5/06—Gully gratings
    • E03F2005/063—Gully gratings with slidable or rotatable locking elements
    • E—FIXED CONSTRUCTIONS
    • E03—WATER SUPPLY; SEWERAGE
    • E03F—SEWERS; CESSPOOLS
    • E03F5/00—Sewerage structures
    • E03F5/04—Gullies inlets, road sinks, floor drains with or without odour seals or sediment traps
    • E03F5/06—Gully gratings
    • E03F2005/065—Gully gratings with elastic locking elements
    • E—FIXED CONSTRUCTIONS
    • E03—WATER SUPPLY; SEWERAGE
    • E03F—SEWERS; CESSPOOLS
    • E03F5/00—Sewerage structures
    • E03F5/04—Gullies inlets, road sinks, floor drains with or without odour seals or sediment traps
    • E03F5/06—Gully gratings
    • E03F2005/066—Gully gratings with means for protecting against vandalism

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Hydrology & Water Resources (AREA)
  • Public Health (AREA)
  • Water Supply & Treatment (AREA)
  • Read Only Memory (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

本发明提供一种具有一单元串结构的闪存设备。根据本发明，将连接至一第一字线的第一组存储器单元及连接至一最后字线的第二组存储器单元的大小形成为大于分别连接至除该第一及该最后字线之外的剩余字线的第三组存储器单元的大小。因此，可改善该第一及该第二组存储器单元的编程速度。

Description

具有一致编程速度的非易失性存储设备
技术领域
本发明涉及闪存设备，并且更具体地，涉及具有一致编程速度的与非(NAND)型闪存设备。
背景技术
闪存是一种非易失性存储器，其可在断电时维护数据且可被电编程及擦除。其并不需要以预定循环重写数据的刷新功能。在此情况下，术语″编程″指将数据写入存储器单元中的操作，而术语″擦除″指将数据从存储器中擦除的操作。此闪存设备可根据单元的结构及操作条件而被主要分为或非(NOR)型及与非(NAND)型。在NOR型闪存中，每一存储器单元晶体管的源极连接至一接地端(VSS)，且在一预定地址可执行编程及擦除。NOR型闪存经常用于需要高速操作的领域。另一方面，在NAND型闪存中，将多个存储器单元晶体管串联连接以形成一串，且将一串连接至源极及漏极。NAND型闪存通常用于诸如高集成数据保存能力(high-integration data retention)的领域。
图1为示出一公共NAND型闪存设备的单位单元串的结构的布置图。
参看图1，该NAND型闪存设备的一单位单元串包括一连接至一公共源极线(未示出)的源极选择晶体管SST、一连接至一位线(未示出)的漏极选择晶体管DST及串联连接于源极选择晶体管SST与漏极选择晶体管DST之间的存储器单元MCO至MC31。此外，漏极选择晶体管DST的栅极连接至一漏极选择线DSL，源极选择晶体管SST的栅极连接至一源极选择线SSL，且存储器单元MCC1至MC31的栅极是分别连接至字线WL0至WL31。在此情况下，考虑到装置及密度，串联连接于源极选择晶体管SST与漏极选择晶体管DST之间的存储器单元MC的数目为16、32或64。
在如图1中所示的该单位单元串结构中，连接至第一及最后字线WL0及WL31的存储器单元MC0及MC30的编程速度慢于剩余存储器单元MC1至MC30的编程速度。此是因为第一字线WL0与源极选择线SSL相邻且最后字线WL31与漏极选择线DSL相邻。
更确切地，在一编程操作中，将一编程禁止电压(Vpass)施加至未被选择的字线，而将接地电压(VSS)施加至源极选择线SSL且将电源电压(VCC)施加至漏极选择线DSL。若如此，则存储器单元MC0及MC31受到由源极选择晶体管SST及漏极选择晶体管DST的电压产生的干扰，从而使得存储器单元MC0及MC31的编程速度变得慢于剩余存储器单元MC1至MC30的编程速度。
图2为一示出依赖于图1中每一字线的临界电压的图。一低临界电压对应于一慢编程速度。
从图2可看出，连接至最接近漏极选择线DSL的最后字线WL31的存储器单元MC31的临界电压(Vt)最低，且连接至最接近源极选择线SSL的第一字线WL0的存储器单元MC0的临界电压(Vt)次低。
如上所述，若特定存储器单元(例如，邻近于DST及SST的MC0及MC31)的临界电压低于剩余存储器单元MC1至MC30的临界电压，则NAND型闪存设备的编程速度变得不均匀且就一芯片而言临界电压的分布变宽。此导致NAND型闪存设备性能降级。
发明内容
本发明的一优点在于一NAND型闪存设备，其中可以改善第一组存储器单元和第二组存储器单元的编程速度，所述第一组存储器单元连接至最接近于分别连接至字线的存储器单元的源极选择线的字线，而所述第二组存储器单元连接至最接近于分别连接至字线的存储器单元的漏极选择线的字线。
本发明的另一优点在于一NAND型闪存设备，其中可以改善连接至最接近于分别连接至字线的存储器单元的漏极选择线的最后字线的存储器单元的编程速度。
根据本发明的一个实施例，提供一种非易失性存储设备，其包括其每一个都连接至多条位线的第一选择晶体管、连接至一公共源极线的第二选择晶体管及多个分别串联连接于第一选择晶体管与第二选择晶体管之间并分别连接至多条字线的存储器单元。在此情况下，连接至所述多条字线的第一字线的第一组存储器单元及连接至所述多条字线的最后字线的第二组存储器单元的大小大于分别连接至除第一及最后字线之外的剩余字线的第三组存储器单元的大小。
根据本发明的另一实施例，提供一种NAND型闪存设备，其包括其每一个都连接至多条位线的第一选择晶体管、连接至一公共源极线的第二选择晶体管及多个分别串联连接于第一选择晶体管与第二选择晶体管之间并分别连接至多条字线的存储器单元。在此情况下，连接至所述多条字线的最后字线的第一组存储器单元的大小大于分别连接至除最后字线之外的剩余字线的第二组存储器单元的大小。
一种非易失性存储设备包括一耦接至一位线的第一选择晶体管、一耦接至一公共源极线的第二选择晶体管及多个串联并以一阵列形式(in an array)耦接于第一选择晶体管与第二选择晶体管之间的存储器单元，每一存储器单元耦接至一字线，所述存储器单元定义一提供于该阵列的一端且具有一第一存储器单元大小的第一存储器单元、一提供于该阵列的相对端且具有一第二存储器单元大小的最后存储器单元及提供于第一与最后存储器单元之间的剩余存储器单元，每一剩余存储器单元具有一第三存储器单元大小；其中第一及第二存储器单元大小都大于第三存储器单元大小。
第一存储器单元的大小比第三存储器单元的大小大至少10％，且第二存储器单元的大小比第三存储器单元的大小大至少12％，从而增加了与第一及最后存储器单元相关联的临界电压以改善存储器单元的编程操作速度的一致性并降低编程临界分布。
一NAND型闪存设备包括一耦接至一位线的第一选择晶体管、一耦接至一公共源极线的第二选择晶体管及以一阵列形式串联耦接于第一选择晶体管与第二选择晶体管之间的多个存储器单元，每一存储器单元耦接至一字线，其中第一组存储器单元与第二组存储器单元具有不同的单元大小。
一非易失性存储设备包括一耦接至一位线的第一选择晶体管、一耦接至一公共源极线的第二选择晶体管及串联并以一阵列形式耦接于第一选择晶体管与第二选择晶体管之间的多个存储器单元，每一存储器单元耦接至一字线，所述存储器单元定义一提供于该阵列的一端并具有一第一存储器单元大小的第一存储器单元、一提供于该阵列的相对端并具有一第二存储器单元大小的第二存储器单元及提供于第一与第二存储器单元之间的剩余存储器单元，每一剩余存储器单元具有一第三存储器单元大小，其中第一及第二存储器单元大小都大于第三存储器单元大小。
附图说明
图1为一示出一公共NAND型闪存设备的一单位单元串的结构的布置图；
图2为一示出依赖于图1中每一字线的临界电压的图；
图3为一根据本发明的NAND型闪存设备的电路图；
图4及5为示出图3中所示的单位单元串的结构的布置图；及
图6及7为图3中所示的单位单元串的处理剖视图。
具体实施方式
将参照附图来描述根据本发明的实施例。由于为了本领域普通技术人员能够理解本发明的目的而提供这些实施例，所以可以各种方式修改这些实施例，使得本发明的范围不受以下所述的实施例限制。
图3为根据本发明的NAND型闪存设备的总单元串结构。
参看图3，NAND型闪存设备包括N个单元串10-0至10-n，其中32个存储器单元形成一串。
一存储器单元(例如，MC0)由一字线WL0来控制并形成一页，即，一组存储器单元。每一单元串10-0至10-n包括一连接至一公共源极线CSL的源极选择晶体管SST、分别连接至位线BL0至BLn的漏极选择晶体管DST及连接于源极选择晶体管SST与漏极选择晶体管DST之间的存储器单元MC0至MCn。此外，每一漏极选择晶体管DST的栅极连接至漏极选择线DSL，源极选择晶体管SST的栅极连接至源极选择线SSL，且存储器单元MC0至MC31的栅极连接至第一至第三十二字线WL0至WL31。
在此情况下，诸如数目为8、16、32或64的存储器单元是串联连接于源极选择晶体管SST与漏极选择晶体管DST之间。
图4及5为根据本发明的一实施例的、图3中所示的NAND型闪存设备的单元串10-0至10-n的一个单元串的布置图及其一处理剖视图。
如图4及5中所示，虽然字线之间的距离相同，但存储器单元MC0至MC31的大小并不相同。连接至最接近于漏极选择线DSL的最后字线WL31的存储器单元MC31及连接至最接近于源极选择线SSL的字线WL0的存储器单元MC0大于剩余存储器单元MC1至MC30。原因是为了改善连接至第一字线WL0的存储器单元MC0及连接至最后字线WL31的存储器单元MC31的编程速度。
若连接至最接近于漏极选择线DSL的最后字线WL31的存储器单元MC31及连接至最接近于源极选择线SSL的字线WL0的存储器单元MC0的大小大，则存储器单元MC0及MC31的临界电压(Vt)变高。因此有可能防止存储器单元MC0及MC31的编程速度相对地变得慢于剩余存储器单元MC1至MC30的编程速度。
根据本发明的一个实施例，连接至最后字线WL31的存储器单元MC31的大小比剩余存储器单元MC1至MC30的大小大至少约12％至15％。连接至第一字线WL0的存储器单元MC0的大小比剩余存储器单元MC1至MC30的大小大至少约10％至13％。在一个实施例中，存储器单元MC31的大小比存储器单元MC1至MC30的大小大至少20％或25％，且存储器单元MC0的大小比存储器单元MC1至MC30的大小大至少15％或20％。
如上所述，若连接至第一及最后字线WL0及WL31的存储器单元MC0及MC31的大小大于剩余存储器单元MC1至MC30的大小，则存储器单元MC0及MC31的临界电压(Vt)变得与剩余存储器单元MC1至MC30同样高。整个编程临界电压的分布变窄。若单元MC0及MC31的临界电压(Vt)增加，则存储器单元MC0及MC31的编程速度增加。因此，这些单元MC0及MC31的编程速度变得与剩余存储器单元MC1至MC30的编程速度相似。
在图4及5中，最接近于源极选择线SSL的字线WL0是第一字线。若邻近于源极选择线SSL的字线WL0为最后字线且邻近于漏极选择线DSL的字线WL31为第一字线，则连接至字线WL0的存储器单元MC0的大小比剩余存储器单元MC1至MC30的大小大至少约12％至15％，且连接至字线WL31的存储器单元MC31的大小比剩余存储器单元MC1至MC30的大小大至少约10％至13％。在一个实施例中，存储器单元MC31的大小比存储器单元MC1至MC30的大小大至少20％或25％，且存储器单元MC0的大小比存储器单元MC1至MC30的大小大至少15％或20％。
图6及7为根据本发明的另一实施例的、图3中所示的NAND型闪存设备的单元串10-0至10-n的一个单元串的布置图及其一处理剖视图。
如图6及7中所示，虽然字线之间的距离相同，但存储器单元MC0至MCn的大小并不相同。连接至最接近于漏极选择线DSL的字线WL31的存储器单元MC31的大小大于剩余存储器单元MC0至MC30的大小。原因是为了改善连接至最后字线WL31的存储器单元MC31的编程速度。
若连接至最接近于漏极选择线DSL的字线WL31的存储器单元MC31的大小大，则存储器单元MC31的临界电压(Vt)增加。因此有可能防止存储器单元MC31的编程速度变得相对慢于剩余存储器单元MC0至MC30的编程速度。
根据本发明的另一实施例，连接至最后字线WL31的存储器单元MC31的大小比剩余存储器单元MC0至MC30的大小大约12％至15％。
如上所述，若连接至最接近于漏极选择线DSL的字线WL31的存储器单元MC31的大小大于剩余存储器单元MC0至MC30的大小，则存储器单元MC31的临界电压(Vt)增加且整个编程临界电压的分布变窄。即，若存储器单元MC31的临界电压增加，则存储器单元MC31的编程速度变快。因此，存储器单元MC31的编程速度变得与剩余存储器单元MC0至MC30的编程速度相似。
在图6及7中，仅将连接至最接近于漏极选择线DSL的字线WL31的存储器单元MC31的大小形成得大于剩余存储器单元的大小。即使在此情况下，编程临界电压的分布可被显著降低。此是因为，如图2中所示，连接至最后字线WL31的存储器单元MC31具有一远低于剩余存储器单元的临界电压的临界电压。
在图6及7中，最接近于漏极选择线DSL的字线WL31是最后字线。若邻近于漏极选择线DSL的字线WL31为第一字线，则连接至字线WL0的存储器单元MC0的大小比剩余存储器单元MC1至MC31的大小大约12％至15％。
本发明在一单元串中的存储器单元的数目增加的情况中更有效。
此外，以上已描述单一电平单元的闪存设备。然而，应了解，本发明在使用一较快编程速度及较窄编程临界电压分布的、多电平单元的闪存设备中更有效。
如上所述，根据本发明，增加了连接至邻近于一源极选择线及一漏极选择线的第一及最后字线的存储器单元的临界电压。因此，整个存储器单元的编程操作速度可变得一致且编程临界电压分布可变窄。
此外，增加了连接至邻近于一源极选择线或一漏极选择线的最后字线的存储器单元的临界电压。因此，编程临界电压分布可变窄。

Claims (12)

1.一种非易失性存储设备，其包含：
一耦接至一位线的第一选择晶体管；
一耦接至一公共源极线的第二选择晶体管；以及
多个存储器单元，其串联并以阵列形式耦接于该第一选择晶体管与该第二选择晶体管之间，每一存储器单元耦接至一字线，所述多个存储器单元定义一提供于该阵列的一端上并具有一第一存储器单元大小的第一存储器单元、一提供于该阵列的一相对端并具有一第二存储器单元大小的最后存储器单元、以及提供于该第一与该最后存储器单元之间的剩余存储器单元，每一所述剩余存储器单元具有一第三存储器单元大小，
其中该第一及该第二存储器单元大小皆大于该第三存储器单元大小。
2.如权利要求1所述的非易失性存储设备，其中该第一存储器单元大小比该第三存储器大小大至少10％，且该第二存储器大小比该第三存储器大小大至少12％。
3.如权利要求1所述的非易失性存储设备，其中该第一存储器单元邻近于该第二选择晶体管，且该第二存储器单元邻近于该第一选择晶体管。
4.如权利要求1所述的非易失性存储设备，其中该第一存储器单元邻近于该第一选择晶体管，且该第二存储器单元邻近于该第二选择晶体管。
5.如权利要求1所述的非易失性存储设备，其中该多个存储器单元为一多电平单元。
6.如权利要求1所述的非易失性存储设备，其中该第一存储器单元大小比该第三存储器单元大小大至少10％，且该第二存储器单元大小比该第三存储器单元大小大至少12％，从而增加与第一及最后存储器单元相关联的临界电压，以改善所述存储器单元的一编程操作速度的一致性并减少一程序临界分布。
7.一种与非(NAND)型闪存设备，其包含：
一耦接至一位线的第一选择晶体管；
一耦接至一公共源极线的第二选择晶体管；以及
多个存储器单元，其串联并以阵列形式耦接于该第一选择晶体管与该第二选择晶体管之间，每一存储器单元耦接至一字线，
其中第一组存储器单元与第二组存储器单元具有一不同的单元大小。
8.如权利要求7所述的非易失性存储设备，其中该第一组存储器单元的大小比该第二组存储器单元的大小大至少12％。
9.如权利要求7所述的非易失性存储设备，其中该第一组存储器单元仅包含单个存储器单元且最接近于该第一选择晶体管。
10.如权利要求7所述的非易失性存储设备，其中该第一组存储器单元最接近于该第二选择晶体管。
11.如权利要求7所述的非易失性存储设备，其中该多个存储器单元为一多电平单元。
12.一种非易失性存储设备，其包含：
一耦接至一位线的第一选择晶体管；
一耦接至一公共源极线的第二选择晶体管；及
多个存储器单元，其串联并以阵列形式耦接于该第一选择晶体管与该第二选择晶体管之间，每一存储器单元耦接至一字线，所述多个存储器单元定义一最接近于该第一选择晶体管并具有一第一存储器单元大小的第一存储器单元、一最接近于该第二选择晶体管并具有一第二存储器单元大小的第二存储器单元、以及提供于该第一及该第二存储器单元之间的剩余存储器单元，每一所述剩余存储器单元具有一第三存储器单元大小，
其中该第一及该第二存储器单元大小都大于该第三存储器单元大小以增加与该第一及该第二存储器单元相关联的临界电压。
CN2006100092456A 2005-05-03 2006-02-15 具有一致编程速度的非易失性存储设备 Expired - Fee Related CN1858857B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020050037096A KR100602320B1 (ko) 2005-05-03 2005-05-03 프로그램 속도가 균일한 비휘발성 메모리 소자
KR37096/05 2005-05-03

Publications (2)

Publication Number Publication Date
CN1858857A true CN1858857A (zh) 2006-11-08
CN1858857B CN1858857B (zh) 2010-04-14

Family

ID=37184252

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006100092456A Expired - Fee Related CN1858857B (zh) 2005-05-03 2006-02-15 具有一致编程速度的非易失性存储设备

Country Status (5)

Country Link
US (1) US7359239B2 (zh)
JP (1) JP2006313873A (zh)
KR (1) KR100602320B1 (zh)
CN (1) CN1858857B (zh)
TW (1) TWI295061B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101249251B1 (ko) * 2006-01-04 2013-04-01 삼성전자주식회사 플래시 메모리 컨트롤러
US9218881B2 (en) 2012-10-23 2015-12-22 Sandisk Technologies Inc. Flash memory blocks with extended data retention
US11101001B2 (en) * 2018-05-08 2021-08-24 Sandisk Technologies Llc Non-volatile memory with multi-plane mixed sub-block programming

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5099297A (en) * 1988-02-05 1992-03-24 Emanuel Hazani EEPROM cell structure and architecture with programming and erase terminals shared between several cells
JPH07105146B2 (ja) * 1988-07-29 1995-11-13 三菱電機株式会社 不揮発性記憶装置
US5296801A (en) * 1991-07-29 1994-03-22 Kabushiki Kaisha Toshiba Bias voltage generating circuit
JP2692631B2 (ja) * 1995-01-20 1997-12-17 日本電気株式会社 半導体不揮発性記憶装置
KR0145475B1 (ko) * 1995-03-31 1998-08-17 김광호 낸드구조를 가지는 불휘발성 반도체 메모리의 프로그램장치 및 방법
US5642480A (en) * 1995-09-28 1997-06-24 Motorola, Inc. Method and apparatus for enhanced security of a data processor
JP3737276B2 (ja) * 1997-04-25 2006-01-18 富士通株式会社 半導体記憶装置
KR19990088517A (ko) * 1998-05-22 1999-12-27 마 유에 예일 비휘발성메모리셀구조및비휘발성메모리셀을작동시키는방법
JP3853981B2 (ja) * 1998-07-02 2006-12-06 株式会社東芝 半導体記憶装置の製造方法
JP4082796B2 (ja) * 1998-08-26 2008-04-30 株式会社東芝 不揮発性半導体記憶装置
JP3866460B2 (ja) 1998-11-26 2007-01-10 株式会社東芝 不揮発性半導体記憶装置
US6591327B1 (en) * 1999-06-22 2003-07-08 Silicon Storage Technology, Inc. Flash memory with alterable erase sector size
JP2001015620A (ja) * 1999-07-02 2001-01-19 Toshiba Corp 不揮発性半導体記憶装置及びその製造方法
JP2001084788A (ja) * 1999-09-10 2001-03-30 Toshiba Corp 不揮発性半導体記憶装置
US6446240B1 (en) * 1999-11-30 2002-09-03 Synopsys, Inc. Evaluation of a technology library for use in an electronic design automation system that converts the technology library into non-linear, gain-based models for estimating circuit delay
JP3631463B2 (ja) * 2001-12-27 2005-03-23 株式会社東芝 不揮発性半導体記憶装置
US6529409B1 (en) * 2001-09-10 2003-03-04 Silicon Storage Technology, Inc. Integrated circuit for concurrent flash memory with uneven array architecture
US6925008B2 (en) * 2001-09-29 2005-08-02 Kabushiki Kaisha Toshiba Non-volatile semiconductor memory device with a memory unit including not more than two memory cell transistors
US6850441B2 (en) * 2002-01-18 2005-02-01 Sandisk Corporation Noise reduction technique for transistors and small devices utilizing an episodic agitation
US6771536B2 (en) * 2002-02-27 2004-08-03 Sandisk Corporation Operating techniques for reducing program and read disturbs of a non-volatile memory
US6747893B2 (en) * 2002-03-14 2004-06-08 Intel Corporation Storing data in non-volatile memory devices
WO2003095448A1 (en) * 2002-05-06 2003-11-20 Bayer Pharmaceuticals Corporation Pyridinyl amino pyrimidine derivatives useful for treating hyper-proliferative disorders
TW578149B (en) * 2002-09-09 2004-03-01 Ind Tech Res Inst High density magnetic random access memory
JP2004164766A (ja) * 2002-11-14 2004-06-10 Renesas Technology Corp 不揮発性記憶装置
JP3863485B2 (ja) * 2002-11-29 2006-12-27 株式会社東芝 不揮発性半導体記憶装置

Also Published As

Publication number Publication date
TW200639867A (en) 2006-11-16
JP2006313873A (ja) 2006-11-16
TWI295061B (en) 2008-03-21
CN1858857B (zh) 2010-04-14
US7359239B2 (en) 2008-04-15
US20060250846A1 (en) 2006-11-09
KR100602320B1 (ko) 2006-07-18

Similar Documents

Publication Publication Date Title
US20210240345A1 (en) Nonvolatile semiconductor memory device
US7548457B2 (en) Multi-bit nonvolatile memory device and related programming method
JP5095102B2 (ja) フラッシュメモリ素子
CN109817266B (zh) 非易失性存储设备及其擦除方法
CN109961820B (zh) 非易失性存储器装置和在其中编程的方法
US8711634B2 (en) Nonvolatile semiconductor memory device and method for controlling the same
US7872915B2 (en) Nonvolatile memory device and reading method thereof
CN101079321A (zh) 包括伪单元的闪存存储设备
CN1849670A (zh) 用于闪存的升压衬底/槽编程
CN1808718A (zh) 存储单元以及电荷陷入层存储单元的阵列的操作方法
CN1444231A (zh) 减少非易失性存储器的编程和读取干扰的操作技术
CN1555559A (zh) 多态非易失性存储系统二进制模式下的选择性运行
US9025389B2 (en) Erasing method of non-volatile memory device
CN1656567A (zh) 使用预先擦除步骤擦除闪存的方法
KR20070018216A (ko) 비휘발성 메모리 장치
US8451665B2 (en) Non-volatile memory device and method for operating the same
KR100746292B1 (ko) 비휘발성 메모리 장치
US20240221841A1 (en) Fast bit erase for upper tail tightening of threshold voltage distributions
US7768833B2 (en) Method of programming non-volatile memory device
CN1226782C (zh) 非易失性存储器元件的操作方法
CN1773629A (zh) 与非型闪存器件的擦除确认方法及其与非型闪存器件
CN1858857A (zh) 具有一致编程速度的非易失性存储设备
US20150078083A1 (en) Nonvolatile semiconductor memory device
US20160372202A1 (en) Non-volatile memory device having multiple string select lines
KR20080022394A (ko) 멀티 레벨 셀을 갖는 플래쉬 메모리 소자의 프로그램 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100414

Termination date: 20170215