JP2006210596A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2006210596A
JP2006210596A JP2005019855A JP2005019855A JP2006210596A JP 2006210596 A JP2006210596 A JP 2006210596A JP 2005019855 A JP2005019855 A JP 2005019855A JP 2005019855 A JP2005019855 A JP 2005019855A JP 2006210596 A JP2006210596 A JP 2006210596A
Authority
JP
Japan
Prior art keywords
layer
strained
mixed crystal
sige mixed
mos transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005019855A
Other languages
English (en)
Other versions
JP4481181B2 (ja
Inventor
Akira Hatada
明良 畑田
Akira Kataue
朗 片上
Naoyoshi Tamura
直義 田村
Yosuke Shimamune
洋介 島宗
Masashi Shima
昌司 島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2005019855A priority Critical patent/JP4481181B2/ja
Priority to US11/114,047 priority patent/US7262465B2/en
Publication of JP2006210596A publication Critical patent/JP2006210596A/ja
Application granted granted Critical
Publication of JP4481181B2 publication Critical patent/JP4481181B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78639—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a drain or source connected to a bulk conducting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78684—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】 歪みＳＯＩ基板上に形成したｐチャネルＭＯＳトランジスタにおいて、チャネル領域に効率よく引張り応力を印加する。
【解決手段】 下層に無歪みＳｉＧｅ混晶層を有する歪みＳｉチャネル層上にｐチャネルＭＯＳトランジスタを形成する際に、チャネル領域の両側に、無歪みＳｉＧｅ混晶層からエピタキシャルにＳｉＧｅ混晶領域を成長させ、前記歪みＳｉチャネル層をかかるＳｉＧｅ混晶層領域に格子整合させることにより、歪みＳｉチャネル層中における応力緩和を阻止し、効率的な応力印加を実現する。
【選択図】 図１１

Description

本発明は一般に半導体装置に係り、特に歪み印加により動作速度を向上させた半導体装置およびその製造方法に関する。
微細化技術の進歩に伴い、今日では１００ｎｍを切るゲート長を有する超微細化・超高速半導体装置が可能になっている。
このような超微細化・超高速トランジスタでは、ゲート電極直下のチャネル領域の面積が、従来の半導体装置に比較して非常に小さく、このためチャネル領域を走行する電子あるいはホールの移動度は、このようなチャネル領域に印加された応力により大きな影響を受ける。そこで、このようなチャネル領域に印加される応力を最適化して、半導体装置の動作速度を向上させる試みが数多くなされている。
一般にシリコン基板をチャネルとする半導体装置では、電子の移動度よりもホールの移動度の方が小さく、このためホールをキャリアとするｐチャネルＭＯＳトランジスタの動作速度を向上させることが、半導体集積回路装置の設計にあたり重要課題となっている。
このようなｐチャネルＭＯＳトランジスタでは、チャネル領域に一軸性の圧縮応力を印加することでキャリアの移動度が向上することが知られており、チャネル領域に圧縮応力を印加する手段として、図１に示す概略的構成が提案されている。
図１を参照するに、シリコン基板１上にはチャネル領域に対応してゲート電極３が、ゲート絶縁膜２を介して形成されており、前記シリコン基板１中には前記ゲート電極３の両側にチャネル領域を画成するように、ｐ型拡散領域１ａおよび１ｂが形成されている。さらに前記ゲート電極３の側壁には、前記シリコン基板１の表面の一部をも覆うように側壁絶縁膜３Ａ，３Ｂが形成されている。
前記拡散領域１ａ，１ｂはそれぞれＭＯＳトランジスタのソースおよびドレインエクステンション領域として作用し、前記拡散領域１ａから１ｂへと前記ゲート電極３直下のチャネル領域を輸送されるホールの流れが、前記ゲート電極３に印加されたゲート電圧により制御される。
図１の構成では、さらに前記シリコン基板１中、前記側壁絶縁膜３Ａおよび３Ｂのそれぞれ外側に、ＳｉＧｅ混晶層１Ａ，１Ｂがシリコン基板１に対してエピタキシャルに形成されており、前記ＳｉＧｅ混晶層１Ａ，１Ｂ中には、それぞれ前記拡散領域１ａおよび１ｂに連続するｐ型のソースおよびドレイン領域が形成されている。
図１の構成のＭＯＳトランジスタでは、前記ＳｉＧｅ混晶層１Ａ，１Ｂがシリコン基板１に対してより大きな格子定数を有するため、前記ＳｉＧｅ混晶層１Ａ，１Ｂ中には矢印ａで示す圧縮応力が形成され、その結果、ＳｉＧｅ混晶層１Ａ，１Ｂは、矢印ｂで示す前記シリコン基板１の表面に略垂直な方向に歪む。
前記ＳｉＧｅ混晶層１Ａ，１Ｂはシリコン基板１に対してエピタキシャルに形成されているため、このような矢印ｂで示すＳｉＧｅ混晶層１Ａ，１Ｂにおける歪みは対応する歪みを、前記シリコン基板中の前記チャネル領域に、矢印ｃで示すように誘起するが、かかる歪みに伴い、前記チャネル領域には、矢印ｄで示すように一軸性の圧縮応力が誘起される。
図１のＭＯＳトランジスタでは、チャネル領域にこのような一軸性の圧縮応力が印加される結果、前記チャネル領域を構成するＳｉ結晶の対称性が局所的に変調され、さらにかかる対称性の変化に伴って、重いホールの価電子帯と軽いホールの価電子帯の縮退が解けるため、チャネル領域におけるホール移動度が増大し、トランジスタの動作速度が向上する。このようなチャネル領域に局所的に誘起された応力によるホール移動度の増大およびこれに伴うトランジスタ動作速度の向上は、特にゲート長が１００ｎｍ以下の超微細化半導体装置に顕著に現れる。
米国特許第６６２１１３１号公報 特開２００４−３１７５３号公報 特開平８−１６７７１８号公報 特開２００３−１７９１５７号公報 Thompson, S. E., et al., IEEE Transactions on Electron Devices, vol.51, No.11, November, 2004, pp.1790 - 1797
本発明は、このようにチャネル領域に歪みを印加したｐチャネルＭＯＳトランジスタにおいて、前記チャネル領域の歪みをさらに増大できる構成を提供することを課題とする。
従来より、歪みシリコン基板として、図２（Ａ）〜図３（Ｄ）に示すようなＳｉ−Ｇｅ仮想基板を使った圧縮歪みＳＯＩ基板の技術が知られている。
図２（Ａ）を参照するに、図示していないシリコン基板上にＳｉＧｅ層１１がエピタキシャルに形成され、前記ＳｉＧｅ層１１上にはＳｉ層１２がエピタキシャルに形成される。ここで前記ＳｉＧｅ層１１は前記シリコン基板との間に組成傾斜層およびＳｉＧｅバッファ層を介在して形成された層であり、シリコン基板とＳｉＧｅ層１１との間の格子不整合に起因する歪は、その表面部分においては実質的に緩和されている。すなわち、前記ＳｉＧｅ層１１の表面部分においては、○でごく概略的に示したＳｉあるいはＧｅ原子の原子間隔は、当該組成のＳｉＧｅ混晶の格子定数に実質的に一致している。
そこで、前記ＳｉＧｅ層１１上にエピタキシャルに形成されたＳｉ層１２は、図中に矢印ｅで示すようにシリコン基板の面内方向に引き伸ばされ、またこれに伴って、図中に別の矢印ｆで示すように、基板面に垂直方向に収縮する。
次に図２（Ｂ）の工程において、このようにして形成された歪みＳｉ層１２上に、表面に熱酸化膜１４を形成されたシリコン基板１３が、上下反転した状態で装着され、前記熱酸化膜１４が前記歪みＳｉ層１２の表面に、拡散接合などにより、接合される。その結果、前記歪みＳｉ層１２は前記熱酸化膜１４にしっかりと接合し、図３（Ｃ）に示す構造が得られる。
さらに図３（Ｄ）の工程において、図３（Ｃ）の構造が上下反転され、前記歪みＳｉ層１２上のＳｉＧｅ層１１およびその上のシリコン基板（図示せず）が除去される。
これにより、図４に概略構成を示す歪みシリコン素子層を有するＳＯＩ基板（ＳＳＯＩ基板）が得られる。
そこで、図４のＳＳＯＩ基板を使うことにより、先に図１で説明したチャネル領域に歪みを有する高速ｐチャネルＭＯＳトランジスタを実現することが考えられる。図１の構成では、チャネル領域に、その両側のＳｉＧｅ領域１１Ａ，１１Ｂから圧縮応力を印加していたが、引っ張り応力を印加することによっても、チャネル領域におけるＳｉ結晶の対称性を局所的に変調し、所望の軽いホールと重いホールの価電子帯を分離させることができる。
しかしながら、このような構成では、図３（Ｄ）に示すように、歪みＳｉ層１２が矢印ｅで示す面内方向に延伸される結果、矢印ｆで示すように収縮してしまい、その分だけ、前記面内方向に誘起される引っ張り応力は緩和されてしまう。すなわち、かかる構成では、チャネル層として使われる前記歪みＳｉ層１２に誘起された歪みの効果を充分に素子特性の向上に利用することができない。
本発明は、第１の側面において、ＳｉＧｅ混晶層と、前記ＳｉＧｅ混晶層上に絶縁膜を介して形成された歪みＳｉ層とよりなり、前記歪みＳｉ層中にはチャネル領域が形成される歪みＳＯＩ基板と、前記歪みＳｉ層上に、前記チャネル領域に対応して、ゲート絶縁膜を介して形成されたゲート電極と、前記歪みＳｉ層中、前記チャネル領域のそれぞれ第１および第２の側に形成された第１および第２のｐ型拡散領域とよりなるｐチャネルＭＯＳトランジスタであって、前記前記歪みＳｉ層は、前記第１および第２の側に、それぞれ第１および第２の側壁面を有し、前記第１の側壁面に接して、前記ＳｉＧｅ混晶層に対してエピタキシャルに形成された第１のＳｉＧｅ混晶領域が形成されており、前記第２の側壁面に接して、前記ＳｉＧｅ混晶層に対してエピタキシャルに形成された第２のＳｉＧｅ混晶領域が形成されており、前記第１および第２のＳｉＧｅ混晶領域は、前記歪みＳｉ層に対して、それぞれ前記第１および第２の側壁面において格子整合していることを特徴とするｐチャネルＭＯＳトランジスタを提供する。
本発明は第２の側面において、ＳｉＧｅ混晶層上にエピタキシャルに形成された歪みＳｉ層を含み、前記歪みＳｉ層中にはチャネル領域が形成される歪みシリコン基板と、前記歪みＳｉ層上に、前記チャネル領域に対応して、ゲート絶縁膜を介して形成されたゲート電極と、前記歪みＳｉ層中、前記チャネル領域のそれぞれ第１および第２の側に形成された第１および第２のｐ型拡散領域とよりなるｐチャネルＭＯＳトランジスタであって、前記前記歪みＳｉ層は、前記第１および第２の側に、それぞれ第１および第２の側壁面を有し、前記第１の側壁面に接して、前記ＳｉＧｅ混晶層に対してエピタキシャルに形成された第１のＳｉＧｅ混晶領域が形成されており、前記第２の側壁面に接して、前記ＳｉＧｅ混晶層に対してエピタキシャルに形成された第２のＳｉＧｅ混晶領域が形成されており、前記第１および第２のＳｉＧｅ混晶領域は、前記歪みＳｉ層に対して、それぞれ前記第１および第２の側壁面において格子整合していることを特徴とするｐチャネルＭＯＳトランジスタを提供する。
本発明は第３の側面において、ＳｉＧｅ混晶層と、前記ＳｉＧｅ混晶層上に絶縁膜を介して形成された歪みＳｉ層とよりなり、前記歪みＳｉ層中にはチャネル領域が形成される歪みＳＯＩ基板と、前記歪みＳｉ層上に、前記チャネル領域に対応して、ゲート絶縁膜を介して形成されたゲート電極と、前記歪みＳｉ層中、前記チャネル領域のそれぞれ第１および第２の側に形成された第１および第２のｐ型拡散領域とよりなるｐチャネルＭＯＳトランジスタの製造方法であって、前記前記歪みＳｉ層中、前記第１および第２の側に、前記ＳｉＧｅ混晶層が露出するように、それぞれ第１および第２の側壁面で画成された第１および第２の開口部を形成する工程と、前記第１および第２の開口部において、それぞれ第１および第２の側壁面に接するように、第１および第２のＳｉＧｅ混晶層領域をエピタキシャルに成長させる工程とを含むことを特徴とするｐチャネルＭＯＳトランジスタの製造方法を提供する。
さらに本発明は第４の側面において、ＳｉＧｅ混晶層と、前記ＳｉＧｅ混晶層上にエピタキシャルに形成された歪みＳｉ層とよりなり、前記歪みＳｉ層中にはチャネル領域が形成される歪みシリコン基板と、前記歪みＳｉ層上に、前記チャネル領域に対応して、ゲート絶縁膜を介して形成されたゲート電極と、前記歪みＳｉ層中、前記チャネル領域のそれぞれ第１および第２の側に形成された第１および第２のｐ型拡散領域とよりなるｐチャネルＭＯＳトランジスタの製造方法であって、前記前記歪みＳｉ層中、前記第１および第２の側に、前記ＳｉＧｅ混晶層が露出するように、それぞれ第１および第２の側壁面で画成された第１および第２の開口部を形成する工程と、前記第１および第２の開口部において、それぞれ第１および第２の側壁面に接するように、第１および第２のＳｉＧｅ混晶層領域をエピタキシャルに成長させる工程とを含むことを特徴とするｐチャネルＭＯＳトランジスタの製造方法を提供する。
本発明の第１〜第４の側面によれば、ｐチャネルＭＯＳトランジスタのチャネル領域をＳｉＧｅ混晶層上の歪みＳｉ層中に形成することにより、前記チャネル領域に面内引っ張り応力を一様に印加することができ、かかるチャネル領域中におけるホールの移動度が大きく向上する。その際、本発明では、チャネル領域を構成する歪みＳｉ層の両側にＳｉＧｅ混晶領域を、その下のＳｉＧｅ混晶層に対してエピタキシャルに、かつ前記歪みＳｉ層のそれぞれの側壁面に格子整合するように成長させることにより、かかる歪みＳｉ層の側壁面が拘束されていない場合に生じる基板面に垂直方向の収縮による応力緩和が阻止され、前記チャネル領域における応力をさらに増大させることが可能になる。
［第１実施形態］
図５は、本発明で使う、歪みＳＯＩ（silicon-on-insulator）基板２０の構成を、図６（Ａ）〜（Ｃ）は、その製造方法を示す。
図５を参照するに、歪みＳＯＩ基板２０は厚さが６００〜７００μｍのシリコン基板２１上に形成されており、前記シリコン基板２１上にエピタキシャルに形成され、Ｇｅ濃度を前記シリコン基板２１との界面における０％から、上面における所定濃度、例えば２０原子％まで連続的に増大させる、厚さが１．５〜２μmのＳｉＧｅ組成傾斜層２２と、前記ＳｉＧｅ組成傾斜層２２上に１〜２μmの厚さで形成された、前記所定Ｇｅ濃度を有するＳｉＧｅバッファ層２３と、前記ＳｉＧｅバッファ層２３上に形成された酸化膜２４と、前記酸化膜２４上に形成された、引っ張り歪みを蓄積した歪みＳｉ素子層２５とより構成されている。
図６（Ａ）〜６（Ｃ）は、図５の歪みＳＯＩ基板２０の製造工程を示す。
図６（Ａ）を参照するに、別のシリコン基板３１上には図５のＳｉＧｅ組成傾斜層２２と同様なＳｉＧｅ組成傾斜層３２がエピタキシャルに形成されており、前記組成傾斜層３２上には、前記ＳｉＧｅバッファ層２３と同様な、実質的に無歪みのＳｉＧｅバッファ層３３がエピタキシャルに形成されており、前記ＳｉＧｅバッファ層３３上には、後で前記歪みＳｉ素子層２５となる面内引っ張り歪みを蓄積した歪みＳｉ層がエピタキシャルに、約１５ｎｍの厚さに形成されている。
次に図６（Ｂ）の工程において、図６（Ａ）の構造上に、図５において、シリコン基板２１上に絶縁膜２４までを形成した構造を、上下反転して積層し、前記絶縁膜２４を前記歪みＳｉ素子層２５に拡散接合させる。
さらに図６（Ｃ）の工程において、図６（Ｂ）の構造を上下反転させ、前記シリコン基板３１、ＳｉＧｅ組成傾斜層３２、ＳｉＧｅバッファ層３３を研磨除去することにより、図５に示す、歪みＳＯＩ基板が得られる。
図７（Ａ）、（Ｂ）および図８（Ｃ）は、前記図６（Ａ）から（Ｃ）の間の工程を、前記歪みＳｉ素子層２５の近傍について、詳細に示す図である。図中、○はＳｉあるいはＧｅ原子をごく概略的に示している。
図７（Ａ）を参照するに、前記図６（Ａ）の工程においてＳｉＧｅ混晶層３３がエピタキシャルに形成され、さらに同じ図６（Ａ）の工程に対応する図７（Ｂ）の工程において、前記ＳｉＧｅ混晶層３３上に前記歪みＳｉ素子層２５がエピタキシャルに形成される。ＳｉＧｅ混晶層３３は実質的に無歪み層であり、Ｓｉ層よりも大きな格子定数、したがって原子間隔を有している。このため、前記ＳｉＧｅ混晶層３３上にエピタキシャル成長したＳｉ素子層２５は、格子が矢印ｇで示すように拡げられ、内部に引張り応力が蓄積される。また、このような引張り応力の蓄積に伴い、前記歪みＳｉ素子層２５は、図７（Ｂ）中、矢印ｈで示すように、基板面に垂直な方向に収縮する。
さらに図６（Ｂ）の工程に対応して、図８（Ｃ）に示すようにＳｉＧｅ層２３上に形成された熱酸化膜あるいはプラズマ酸化膜よりなる絶縁膜２４が、図７（Ｂ）の歪みＳｉ素子層２５に拡散接合され、さらに図８（Ｄ）に示すように、これを上下反転した後、シリコン基板３１〜ＳｉＧｅ層３３までを、ＣＭＰ工程およびエッチング工程などにより除去することにより、前記無歪みＳｉＧｅ層２３上に絶縁層２４を介して形成された、面内引張り歪みを歪み蓄積したＳｉ単結晶層２５を有する歪ＳＯＩ基板が得られる。
次に、このような歪みＳＯＩ基板上への、本発明の第１実施形態によるｐチャネルＭＯＳトランジスタの形成工程を、図９（Ａ）〜図１０（Ｄ）を参照しながら説明する。
図９（Ａ）を参照するに、前記歪みＳｉ素子層２５はｎ型にドープされており、パターニングされて素子領域４０Ａを形成し、前記歪みＳｉ素子層２５上には、前記ｐチャネルＭＯＳトランジスタのチャネル領域に対応して、ＳｉＯＮあるいはＳｉＯ2、あるいは高誘電体膜などよりなるゲート絶縁膜４２を介して、ポリシリコンゲート電極４３が形成される。
さらに前記ポリシリコンゲート電極４３を自己整合マスクに、Ｂ+などのｐ型不純物元素、例えばＢ+を０．３ｋｅＶの加速電圧下、１×１０15ｃｍ-2のドーズ量でイオン注入することにより、前記素子領域４０Ａを形成する歪みＳｉ素子層２５中、前記チャネル領域の両側にｐ型拡散領域４１Ａ，４１Ｂを、それぞれソースエクステンション領域およびドレインエクステンション領域として形成する。前記ゲート絶縁膜４２として使われるＳｉＯＮ膜は、例えば熱酸化膜をプラズマ窒化処理することにより、あるいはプラズマＣＶＤ法により、形成することが可能である。また前記ゲート絶縁膜４２として高誘電体膜を使う場合には、これを例えばＨｆＯ2，ＺｒＯ2やＡｌ2Ｏ3などの金属酸化物やＨｆＳｉＯ4やＺｒＳｉＯ4などの金属ケイ酸塩のＭＯＣＶＤ法あるいは原子層ＣＶＤ法（いわゆるＡＬＤ法）により、形成することができる。
次に図９（Ｂ）の工程において、前記ゲート電極４３の両側壁面上に、それぞれ厚さが約１０ｎｍのＣＶＤ酸化膜４３ａ，４３ｂを介して、シリコンのドライおよびウェットエッチング処理、およびＨＦ処理に対して耐性を有する例えばＳｉＯＮあるいはＳｉＮよりなる側壁絶縁膜４３Ａ，４３Ｂを、前記ＣＶＤ酸化膜４３ａが前記歪みＳｉ素子層２５と前記側壁絶縁膜４３Ａとの間に介在するように、また前記酸化膜４３ｂが前記歪みＳｉ層と前記側壁絶縁膜４３Ｂとの間に介在するように、例えば３０ｎｍの厚さに形成する。
さらに図９（Ｃ）の工程において、前記歪みＳｉ素子層２５およびその下の絶縁膜２４を、前記ＳｉＮ側壁絶縁膜４３Ａ，４３Ｂの外側においてドライエッチングし、歪みＳＯＩ基板のＳｉＧｅ層２３を露出させる開口部２４Ａ，２４Ｂを形成する。この工程では、図示はしないが、前記ポリシリコンゲート電極４３の侵食を回避するために、前記ポリシリコンゲート電極４３をＳｉＮ膜などのエッチングマスクで覆っておく。
さらに図１０（Ｄ）の工程において、図１０（Ｃ）の構造を減圧ＣＶＤ装置中に導入し、シランガス（ＳｉＨ4）およびゲルマン（ＧｅＨ4）ガスを６００℃以下の温度で供給することにより、前記開口部２４Ａ，２４Ｂを充填するように、ｐ型ＳｉＧｅ混晶領域２３Ａ，２３Ｂをエピタキシャルに、少なくとも前記歪みＳｉ素子層２５の上面の位置まで成長させる。図示の例では、前記ｐ型ＳｉＧｅ混晶領域２３Ａ，２３Ｂは、前記歪みＳｉ素子層２５の上面を超えて成長されている。
さらに、前記ゲート電極４３および側壁絶縁膜４３Ａ，４３ＢをマスクにＢ+などのｐ型不純物元素を、０．３ｋｅＶの加速電圧下、１×１０15ｃｍ-2のドーズ量でイオン注入し、前記ｐ型ソースエクステンション領域４１Ａおよびｐ型ドレインエクステンション領域４１Ｂにそれぞれ連続して、それぞれソース領域およびドレイン領域となるｐ型拡散領域４１Ｃおよび４１Ｄを形成する。
あるいは、前記ソースおよびドレイン領域４１Ｃおよび４１Ｄは、前記ＳｉＧｅ混晶領域２３Ａおよび２３Ｂのエピタキシャル成長の途中に、ジボランなどのｐ型ドーパントを添加することにより形成することもできる。
図１１は、図１０（Ｄ）の構造における、前記歪みＳｉ素子層２５と前記ＳｉＧｅ混晶領域２３Ａ，２３Ｂとの格子整合、およびこれに伴う引張り応力の発生について説明する図である。図１１も先の図７（Ａ）〜図８（Ｄ）と同様な概略図であり、○はＳｉあるいはＧｅ原子を表している。
図１１を参照するに、本実施形態では、前記ＳｉＧｅ混晶層２３からエピタキシャル成長するＳｉＧｅ混晶領域２３Ａ，２３Ｂは、引張り応力を蓄積した前記歪みＳｉ素子層２５の側壁面に接して成長するが、このため、前記ＳｉＧｅ混晶領域２３Ａあるいは２３Ｂと歪みＳｉ素子層２５との間には格子整合が成立し、前記歪みＳｉ素子層２５は、図中、矢印ｉで示すように、基板面に対して垂直方向に延伸される。
その結果、先に図８（Ｃ）において矢印ｈで説明したような、歪みＳｉ素子層２５の前記基板面に垂直方向における収縮は阻止され、かかる収縮に伴い層２５中に生じる面内引張り応力の緩和が阻止されるばかりでなく、歪みＳｉ素子層２５中においてＳｉ結晶格子は、かかる垂直方向にもＳｉＧｅ混晶の格子定数まで引き延ばされるため、前記歪みＳｉ素子層２５中に蓄積された前記面内引張り応力ｊは、前記緩和分が阻止されるだけでなく、さらに増大し、その結果、かかる構成により、前記ｐチャネルＭＯＳトランジスタのチャネル領域に非常に大きな引張り応力を印加することが可能になる。
これに対し、図１２は、このような歪みＳｉ素子層２５の両側に、ＳｉＧｅ混晶領域２３Ａ．２３Ｂを形成しなかった場合を示す。
図１２を参照するに、このような場合には、先に説明した歪みＳｉ素子層２５の収縮ｈに伴う応力緩和により、前記歪みＳｉ素子層２５中に誘起される面内引張り応力ｊは大きく減少する。
図１２の場合に比べ、図１１の構成では、前記面内引っ張り応力ｊの値を、少なくとも５０％は増大させることが可能である。
図１１のメカニズムによる歪みＳｉ素子層２５中への引張り応力歪みの蓄積効果を効率的に実現するためには、前記ＳｉＧｅ混晶領域２３Ａ，２３Ｂの平面図上における面積は、前記歪みＳｉ素子層２５の面積の少なくとも５０％以上であるのが好ましい。

［第２実施形態］
図１３は、本発明の第２の実施形態によるｐチャネルＭＯＳトランジスタの構成を示す。ただし図中、先に説明した部分に対応する部分には同一の参照符号を付し、説明を省略する。
図１３を参照するに、ｐチャネルＭＯＳトランジスタは図６（Ａ）の工程で使われたＳｉＧｅ混晶層３２，３３を含み歪みＳｉ層を担持するシリコン基板３１上に形成されている。ただし図１３では、前記無歪みＳｉＧｅ混晶層３３より下の部分は図示を省略している。
すなわち、前記歪みＳｉ素子層２５はｎ型にドープされて素子領域を形成し、前記歪みＳｉ素子層２５上には、チャネル領域に対応して、ＳｉＯＮあるいはＳｉＮ、あるいは高誘電体膜よりなるゲート絶縁膜４２を介して、ポリシリコンゲート電極４３が形成されている。
前記歪みＳｉ素子層２５中には、前記ポリシリコンゲート電極４３直下のチャネル領域を挟むように、ｐ型ソースエクステンション領域４１Ａおよびｐ型ドレインエクステンション領域４１Ｂが形成されている。
さらに前記ポリシリコンゲート電極４３の両側には、ＣＶＤ酸化膜４３ａ，４３ｂを介してＳｉＮあるいはＳｉＯＮよりなる側壁絶縁膜４３Ａ，４３Ｂがそれぞれ形成されており、前記歪みＳｉ素子層２５中、前記側壁絶縁膜４３Ａ，４３Ｂの外側には、それぞれｐ型ソース領域４１Ｃおよびｐ型ドレイン領域４１Ｄが形成されている。
本実施例では、前記歪みＳｉ素子層２５は、ＳＴＩ構造を形成する素子分離絶縁膜３３Ｉにより囲まれているが、前記素子分離絶縁膜３３Ｉと歪みＳｉ素子層２５との間に開口部が、前記ソース領域４１Ｃの外側およびドレイン領域４１Ｄの外側に形成され、かかる開口部はそれぞれ前記無歪みＳｉＧｅ混晶層３３からエピタキシャルに成長されたＳｉＧｅ混晶領域３３Ａ，３３Ｂにより充填されている。
前記ＳｉＧｅ混晶領域３３Ａ、３３Ｂは、少なくとも前記歪みＳｉ素子層２５の表面に到達するように形成されるのが好ましく、図示の例では、前記歪みＳｉ素子層２５の表面を超えた位置まで成長されているのがわかる。
図１４は、このようなｐチャネルＭＯＳトランジスタの歪みＳｉ素子層２５における応力発生の概要を説明する概略図である。
図１４を参照するに、前記ＳｉＧｅ混晶領域３３Ａ，３３Ｂは前記無歪みＳｉＧｅ混晶層３３から上方にエピタキシャル成長する際に、前記歪みＳｉ素子層２５を構成するＳｉ結晶格子と格子整合し、これを図中、矢印ｉで示すように上方に延伸する。
前記歪みＳｉ素子層２５中には、その下の無歪みＳｉＧｅ混晶層との格子整合の結果、すでに引張り応力が蓄積されているが、このように歪みＳｉ素子層２５が上方に延伸される結果、先に図１２で説明したような、歪みＳｉ素子層２５中における応力緩和の効果が補償されるばかりでなく、前記歪みＳｉ素子層２５が縦方向にもＳｉＧｅ混晶層３３Ａ，３３Ｂに格子整合するように延伸される結果、前記歪みＳｉ素子層２５中に蓄積される引張り応力は、さらに増大する。
ところで、図１３の構成では、前記歪みＳｉ素子層２５中にソース／ドレイン領域４１Ｃ，４１Ｄが形成されているため、前記ＳｉＧｅ混晶層領域３３Ａ，３３Ｂは特にドープされる必要はないが、エピタキシャル成長の際にジボランなどのｐ型ドーパントを添加することにより、ｐ型にドープしてもよい。
ｐ型にドープされたＳｉＧｅ混晶層がｎ型のＳｉ層に接合された場合、ＳｉＧｅ混晶層のバンドギャップがＳｉ層よりも小さいため、接合界面においてＳｉＧｅ混晶層の価電子帯上のホールとＳｉ層の伝導帯上の電子とが再結合し、リーク電流が生じるおそれがある。この観点からは、このようなＳｉＧｅ混晶層のｐ型領域がｎ型歪みＳｉ素子層２５と直接に接しないように、前記ｐ型領域は、図１３中に破線で示すように、前記ｎ型歪みＳｉ素子層２５中に形成されたソース／ドレイン拡散領域４１Ｃあるいは４１Ｄの下端よりも上の部分に形成するのが好ましい。
さらに、図１４のメカニズムによる歪みＳｉ素子層２５中における歪みの増大効果を効率的に利用するためには、前記ＳｉＧｅ混晶領域３３Ａ，３３Ｂは、前記ゲート電極４３直下のチャネル領域に可能な限り近接させて形成するのが好ましい。
以上、本発明を好ましい実施例について説明したが、本発明はかかる特定の実施例に限定されるものではなく、特許請求の範囲に記載した要旨内において様々な変形・変更が可能である。
ＳｉＧｅ圧縮応力によるｐチャネルＭＯＳトランジスタの動作速度向上の原理を説明する図である。 （Ａ），（Ｂ）は、従来の歪みＳＯＩ基板の製造方法およびその原理を説明する図（その１）である。 （Ｃ），（Ｄ）は、従来の歪みＳＯＩ基板の製造方法およびその原理を説明する図（その２）である。 従来の歪みＳＯＩ基板の構成を示す図である。 本発明で使われる歪みＳＯＩ基板の構成を示す図である。 （Ａ）〜（Ｃ）は、図５の歪みＳＯＩ基板の製造工程を示す図である。 （Ａ），（Ｂ）は、図５の歪みＳＯＩ基板の製造方法およびその原理を説明する図（その１）である。 （Ｃ），（Ｄ）は、図５の歪みＳＯＩ基板の製造方法およびその原理を説明する図（その２）である。 （Ａ）〜（Ｃ）は、本発明の第１実施形態による半導体装置の製造方法を説明する図（その１）である。 （Ｄ）は、本発明の第１実施形態による半導体装置の製造方法を説明する図（その２）である。 本発明第１実施形態による半導体装置の原理を説明する図である。 本発明第１実施形態に対する比較例を説明する図である。 本発明の第２実施形態による半導体装置の構成を示す図である。 本発明第２実施形態による半導体装置の原理を説明する図である。
符号の説明
１，１３，２１，３１ シリコン基板
１Ａ，１Ｂ ＳｉＧｅ混晶領域
１ａ，１ｂ，４１Ｃ，４１Ｄ ソース／ドレイン拡散領域
２，４２ ゲート絶縁膜
３，４３ ゲート電極
３Ａ，３Ｂ，４３Ａ，４３Ｂ 側壁絶縁膜
１１，２３，３３ 無歪みＳｉＧｅ層
１２，２５ 歪みＳｉ層
１４，２４ 絶縁層
２３，３２ ＳｉＧｅ組成傾斜層
２３Ａ，２３Ｂ，３３Ａ，３３Ｂ ＳｉＧｅ混晶領域
２４Ａ，２４Ｂ 開口部
３３Ｉ ＳＴＩ領域
４０ ｐチャネルＭＯＳトランジスタ
４０Ａ 素子領域
４１Ａ，４１Ｂ ソース／ドレインエクステンション領域
４３ａ，４３ｂ ＣＶＤ酸化膜

Claims (9)

  1. ＳｉＧｅ混晶層と、前記ＳｉＧｅ混晶層上に絶縁膜を介して形成された歪みＳｉ層とよりなり、前記歪みＳｉ層中にはチャネル領域が形成される歪みＳＯＩ基板と、
    前記歪みＳｉ層上に、前記チャネル領域に対応して、ゲート絶縁膜を介して形成されたゲート電極と、
    前記歪みＳｉ層中、前記チャネル領域のそれぞれ第１および第２の側に形成された第１および第２のｐ型拡散領域とよりなるｐチャネルＭＯＳトランジスタであって、
    前記前記歪みＳｉ層は、前記第１および第２の側に、それぞれ第１および第２の側壁面を有し、
    前記第１の側壁面に接して、前記ＳｉＧｅ混晶層に対してエピタキシャルに形成された第１のＳｉＧｅ混晶領域が形成されており、
    前記第２の側壁面に接して、前記ＳｉＧｅ混晶層に対してエピタキシャルに形成された第２のＳｉＧｅ混晶領域が形成されており、
    前記第１および第２のＳｉＧｅ混晶領域は、前記歪みＳｉ層に対して、それぞれ前記第１および第２の側壁面において格子整合していることを特徴とするｐチャネルＭＯＳトランジスタ。
  2. ＳｉＧｅ混晶層上にエピタキシャルに形成された歪みＳｉ層を含み、前記歪みＳｉ層中にはチャネル領域が形成される歪みシリコン基板と、
    前記歪みＳｉ層上に、前記チャネル領域に対応して、ゲート絶縁膜を介して形成されたゲート電極と、
    前記歪みＳｉ層中、前記チャネル領域のそれぞれ第１および第２の側に形成された第１および第２のｐ型拡散領域とよりなるｐチャネルＭＯＳトランジスタであって、
    前記前記歪みＳｉ層は、前記第１および第２の側に、それぞれ第１および第２の側壁面を有し、
    前記第１の側壁面に接して、前記ＳｉＧｅ混晶層に対してエピタキシャルに形成された第１のＳｉＧｅ混晶領域が形成されており、
    前記第２の側壁面に接して、前記ＳｉＧｅ混晶層に対してエピタキシャルに形成された第２のＳｉＧｅ混晶領域が形成されており、
    前記第１および第２のＳｉＧｅ混晶領域は、前記歪みＳｉ層に対して、それぞれ前記第１および第２の側壁面において格子整合していることを特徴とするｐチャネルＭＯＳトランジスタ。
  3. 前記歪みＳｉ層は、前記歪みＳｉ層の面内に作用する面内引張り応力を蓄積しており、さらに前記歪みＳｉ層の面に垂直方向に作用する一軸引張り応力を蓄積していることを特徴とする請求項１または２記載のｐチャネルＭＯＳトランジスタ。
  4. 前記第１および第２のＳｉＧｅ混晶領域の各々は、少なくとも前記歪みＳｉ層の表面にまで到達するように形成されていることを特徴とする請求項１〜３のうち、いずれか一項記載のｐチャネルＭＯＳトランジスタ。
  5. 前記第１および第２のＳｉＧｅ混晶領域では、その上部にｐ型拡散領域が、それぞれソースおよびドレイン領域として形成されていることを特徴とする請求項１〜４のうち、いずれか一項記載のｐチャネルＭＯＳトランジスタ。
  6. 前記ＳｉＧｅ混晶層は、少なくともその上部が実質的な歪みを有さないことを特徴とする請求項１〜５のうち、いずれか一項記載のｐチャネルＭＯＳトランジスタ。
  7. 前記ＳｉＧｅ混晶層は、シリコン基板上にエピタキシャルに形成されていることを特徴とする請求項１〜５のうち、いずれか一項記載のｐチャネルＭＯＳトランジスタ。
  8. ＳｉＧｅ混晶層と、前記ＳｉＧｅ混晶層上に絶縁膜を介して形成された歪みＳｉ層とよりなり、前記歪みＳｉ層中にはチャネル領域が形成される歪みＳＯＩ基板と、前記歪みＳｉ層上に、前記チャネル領域に対応して、ゲート絶縁膜を介して形成されたゲート電極と、前記歪みＳｉ層中、前記チャネル領域のそれぞれ第１および第２の側に形成された第１および第２のｐ型拡散領域とよりなるｐチャネルＭＯＳトランジスタの製造方法であって、
    前記前記歪みＳｉ層中、前記第１および第２の側に、前記ＳｉＧｅ混晶層が露出するように、それぞれ第１および第２の側壁面で画成された第１および第２の開口部を形成する工程と、
    前記第１および第２の開口部において、それぞれ第１および第２の側壁面に接するように、第１および第２のＳｉＧｅ混晶層領域をエピタキシャルに成長させる工程と
    を含むことを特徴とするｐチャネルＭＯＳトランジスタの製造方法。
  9. ＳｉＧｅ混晶層と、前記ＳｉＧｅ混晶層上にエピタキシャルに形成された歪みＳｉ層とよりなり、前記歪みＳｉ層中にはチャネル領域が形成される歪みシリコン基板と、前記歪みＳｉ層上に、前記チャネル領域に対応して、ゲート絶縁膜を介して形成されたゲート電極と、前記歪みＳｉ層中、前記チャネル領域のそれぞれ第１および第２の側に形成された第１および第２のｐ型拡散領域とよりなるｐチャネルＭＯＳトランジスタの製造方法であって、
    前記前記歪みＳｉ層中、前記第１および第２の側に、前記ＳｉＧｅ混晶層が露出するように、それぞれ第１および第２の側壁面で画成された第１および第２の開口部を形成する工程と、
    前記第１および第２の開口部において、それぞれ第１および第２の側壁面に接するように、第１および第２のＳｉＧｅ混晶層領域をエピタキシャルに成長させる工程と
    を含むことを特徴とするｐチャネルＭＯＳトランジスタの製造方法。
JP2005019855A 2005-01-27 2005-01-27 半導体装置およびその製造方法 Expired - Fee Related JP4481181B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2005019855A JP4481181B2 (ja) 2005-01-27 2005-01-27 半導体装置およびその製造方法
US11/114,047 US7262465B2 (en) 2005-01-27 2005-04-26 P-channel MOS transistor and fabrication process thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005019855A JP4481181B2 (ja) 2005-01-27 2005-01-27 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2006210596A true JP2006210596A (ja) 2006-08-10
JP4481181B2 JP4481181B2 (ja) 2010-06-16

Family

ID=36695817

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005019855A Expired - Fee Related JP4481181B2 (ja) 2005-01-27 2005-01-27 半導体装置およびその製造方法

Country Status (2)

Country Link
US (1) US7262465B2 (ja)
JP (1) JP4481181B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160111495A (ko) * 2014-01-23 2016-09-26 썬에디슨 세미컨덕터 리미티드 고 비저항 soi 웨이퍼 및 그 제조 방법
JP2017532781A (ja) * 2014-09-18 2017-11-02 ソイテックＳｏｉｔｅｃ 異なる歪み状態を有するトランジスタチャネルを含む半導体層を製作する方法及び関連半導体層

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4369359B2 (ja) * 2004-12-28 2009-11-18 富士通マイクロエレクトロニクス株式会社 半導体装置
US8294224B2 (en) * 2006-04-06 2012-10-23 Micron Technology, Inc. Devices and methods to improve carrier mobility
US7538387B2 (en) * 2006-12-29 2009-05-26 Taiwan Semiconductor Manufacturing Company, Ltd. Stack SiGe for short channel improvement
US7994062B2 (en) * 2009-10-30 2011-08-09 Sachem, Inc. Selective silicon etch process
JP2011199132A (ja) * 2010-03-23 2011-10-06 Sumitomo Electric Ind Ltd 半導体装置およびその製造方法
DE102010064290B3 (de) * 2010-12-28 2012-04-19 GLOBALFOUNDRIES Dresden Module One Ltd. Liability Company & Co. KG Verformungserhöhung in Transistoren mit einem eingebetteten verformungsinduzierenden Halbleitermaterial durch Kondensation der legierungsbildenden Substanz
FR2986369B1 (fr) * 2012-01-30 2016-12-02 Commissariat Energie Atomique Procede pour contraindre un motif mince et procede de fabrication de transistor integrant ledit procede
US9570609B2 (en) 2013-11-01 2017-02-14 Samsung Electronics Co., Ltd. Crystalline multiple-nanosheet strained channel FETs and methods of fabricating the same
US9484423B2 (en) 2013-11-01 2016-11-01 Samsung Electronics Co., Ltd. Crystalline multiple-nanosheet III-V channel FETs
US9647098B2 (en) 2014-07-21 2017-05-09 Samsung Electronics Co., Ltd. Thermionically-overdriven tunnel FETs and methods of fabricating the same
FR3025941A1 (fr) * 2014-09-17 2016-03-18 Commissariat Energie Atomique Transistor mos a resistance et capacites parasites reduites
US9219150B1 (en) 2014-09-18 2015-12-22 Soitec Method for fabricating semiconductor structures including fin structures with different strain states, and related semiconductor structures
KR101852424B1 (ko) 2016-10-07 2018-04-27 재단법인 다차원 스마트 아이티 융합시스템 연구단 무접합 트랜지스터의 구동전류를 증가시키는 방법
CN113471214B (zh) * 2021-05-18 2023-09-19 中国科学院微电子研究所 一种多层绝缘体上硅锗衬底结构及其制备方法和用途

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000294781A (ja) * 1999-03-19 2000-10-20 France Telecom 漏れ電流の低い半導体素子及びその製造方法
JP2001057429A (ja) * 1999-06-29 2001-02-27 Hyundai Electronics Ind Co Ltd 半導体素子のトランジスタ及びその製造方法
JP2002151682A (ja) * 2000-11-08 2002-05-24 Seiko Epson Corp 半導体装置及びその製造方法
JP2002237590A (ja) * 2001-02-09 2002-08-23 Univ Tohoku Ｍｏｓ型電界効果トランジスタ

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2964925B2 (ja) 1994-10-12 1999-10-18 日本電気株式会社 相補型ｍｉｓ型ｆｅｔの製造方法
US6603156B2 (en) * 2001-03-31 2003-08-05 International Business Machines Corporation Strained silicon on insulator structures
US6621131B2 (en) * 2001-11-01 2003-09-16 Intel Corporation Semiconductor transistor having a stressed channel
JP2003179157A (ja) 2001-12-10 2003-06-27 Nec Corp Ｍｏｓ型半導体装置
JP2004031753A (ja) 2002-06-27 2004-01-29 Renesas Technology Corp 半導体装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000294781A (ja) * 1999-03-19 2000-10-20 France Telecom 漏れ電流の低い半導体素子及びその製造方法
JP2001057429A (ja) * 1999-06-29 2001-02-27 Hyundai Electronics Ind Co Ltd 半導体素子のトランジスタ及びその製造方法
JP2002151682A (ja) * 2000-11-08 2002-05-24 Seiko Epson Corp 半導体装置及びその製造方法
JP2002237590A (ja) * 2001-02-09 2002-08-23 Univ Tohoku Ｍｏｓ型電界効果トランジスタ

Cited By (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10910257B2 (en) 2014-01-23 2021-02-02 Globalwafers Co., Ltd. High resistivity SOI wafers and a method of manufacturing thereof
KR102360695B1 (ko) 2014-01-23 2022-02-08 글로벌웨이퍼스 씨오., 엘티디. 고 비저항 soi 웨이퍼 및 그 제조 방법
KR102212296B1 (ko) * 2014-01-23 2021-02-04 글로벌웨이퍼스 씨오., 엘티디. 고 비저항 soi 웨이퍼 및 그 제조 방법
US10079170B2 (en) 2014-01-23 2018-09-18 Globalwafers Co., Ltd. High resistivity SOI wafers and a method of manufacturing thereof
JP2019041115A (ja) * 2014-01-23 2019-03-14 サンエディソン・セミコンダクター・リミテッドＳｕｎＥｄｉｓｏｎ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｌｉｍｉｔｅｄ 高抵抗率ｓｏｉウエハおよびその製造方法
KR20200003282A (ko) * 2014-01-23 2020-01-08 글로벌웨이퍼스 씨오., 엘티디. 고 비저항 soi 웨이퍼 및 그 제조 방법
JP2020074418A (ja) * 2014-01-23 2020-05-14 グローバルウェーハズ カンパニー リミテッドＧｌｏｂａｌＷａｆｅｒｓ Ｃｏ．，Ｌｔｄ． 高抵抗率ｓｏｉウエハおよびその製造方法
TWI709198B (zh) * 2014-01-23 2020-11-01 環球晶圓股份有限公司 高電阻率絕緣層上矽(soi)晶圓及其製造方法
JP2021036588A (ja) * 2014-01-23 2021-03-04 グローバルウェーハズ カンパニー リミテッドＧｌｏｂａｌＷａｆｅｒｓ Ｃｏ．，Ｌｔｄ． 多層構造
KR102189611B1 (ko) 2014-01-23 2020-12-14 글로벌웨이퍼스 씨오., 엘티디. 고 비저항 soi 웨이퍼 및 그 제조 방법
US11594446B2 (en) 2014-01-23 2023-02-28 Globalwafers Co., Ltd. High resistivity SOI wafers and a method of manufacturing thereof
KR20160111495A (ko) * 2014-01-23 2016-09-26 썬에디슨 세미컨덕터 리미티드 고 비저항 soi 웨이퍼 및 그 제조 방법
KR20200124763A (ko) * 2014-01-23 2020-11-03 글로벌웨이퍼스 씨오., 엘티디. 고 비저항 soi 웨이퍼 및 그 제조 방법
US11081386B2 (en) 2014-01-23 2021-08-03 Globalwafers Co., Ltd. High resistivity SOI wafers and a method of manufacturing thereof
KR102294812B1 (ko) * 2014-01-23 2021-08-31 글로벌웨이퍼스 씨오., 엘티디. 고 비저항 soi 웨이퍼 및 그 제조 방법
KR20210110390A (ko) * 2014-01-23 2021-09-07 글로벌웨이퍼스 씨오., 엘티디. 고 비저항 soi 웨이퍼 및 그 제조 방법
JP2017504210A (ja) * 2014-01-23 2017-02-02 サンエディソン・セミコンダクター・リミテッドＳｕｎＥｄｉｓｏｎ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｌｉｍｉｔｅｄ 高抵抗率ｓｏｉウエハおよびその製造方法
JP7021325B2 (ja) 2014-01-23 2022-02-16 グローバルウェーハズ カンパニー リミテッド 多層構造
TWI760855B (zh) * 2014-01-23 2022-04-11 環球晶圓股份有限公司 高電阻率絕緣層上矽(soi)晶圓
JP2022070890A (ja) * 2014-01-23 2022-05-13 グローバルウェーハズ カンパニー リミテッド 多層構造
JP7222128B2 (ja) 2014-01-23 2023-02-14 グローバルウェーハズ カンパニー リミテッド 多層構造
JP2017532781A (ja) * 2014-09-18 2017-11-02 ソイテックＳｏｉｔｅｃ 異なる歪み状態を有するトランジスタチャネルを含む半導体層を製作する方法及び関連半導体層

Also Published As

Publication number Publication date
US20060163557A1 (en) 2006-07-27
US7262465B2 (en) 2007-08-28
JP4481181B2 (ja) 2010-06-16

Similar Documents

Publication Publication Date Title
JP4481181B2 (ja) 半導体装置およびその製造方法
TWI323944B (en) Semiconductor device and fabrication method thereof
US9647118B2 (en) Device having EPI film in substrate trench
JP5160137B2 (ja) 埋め込みカーボン・ドーパントを用いた半導体デバイス
US7566606B2 (en) Methods of fabricating semiconductor devices having strained dual channel layers
TWI545761B (zh) 半導體元件與其形成方法及ｐ型金氧半電晶體
US7326634B2 (en) Bulk non-planar transistor having strained enhanced mobility and methods of fabrication
KR101243997B1 (ko) 응력이 가해진 ｍｏｓ 디바이스 제조 방법
US7211458B2 (en) Methods of fabricating strained semiconductor-on-insulator field-effect transistors and related devices
TWI620314B (zh) 具有替代通道材料之電性絕緣鰭片結構及其製法
US20090256208A1 (en) Semiconductor device and method of fabricating the same
US8062938B2 (en) Semiconductor device and method of fabricating the same
JP2006253317A (ja) 半導体集積回路装置およびｐチャネルＭＯＳトランジスタ
JP4930375B2 (ja) 半導体装置及びその製造方法
CN108281422A (zh) 应变沟道的场效应晶体管
JPWO2005122272A1 (ja) 歪みシリコンチャネル層を有するｍｉｓ型電界効果トランジスタ
KR102142587B1 (ko) 응력 변형된 반도체 구조물 형성 방법
US8030148B2 (en) Structured strained substrate for forming strained transistors with reduced thickness of active layer
JP2009105163A (ja) 半導体装置
US20160233245A1 (en) Formation of strained fins in a finfet device
JP2008198715A (ja) 半導体装置
WO2011160456A1 (zh) 一种半导体器件及其形成方法
US11088263B2 (en) Method of forming vertical field effect transistor device
US20090035914A1 (en) Isolation trench processing for strain control
JP2009176876A (ja) 半導体装置

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20080728

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090216

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091117

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100106

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100316

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100317

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130326

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4481181

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130326

Year of fee payment: 3

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130326

Year of fee payment: 3

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130326

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140326

Year of fee payment: 4

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees