JP2020074418A - 高抵抗率soiウエハおよびその製造方法 - Google Patents
高抵抗率soiウエハおよびその製造方法 Download PDFInfo
- Publication number
- JP2020074418A JP2020074418A JP2019238122A JP2019238122A JP2020074418A JP 2020074418 A JP2020074418 A JP 2020074418A JP 2019238122 A JP2019238122 A JP 2019238122A JP 2019238122 A JP2019238122 A JP 2019238122A JP 2020074418 A JP2020074418 A JP 2020074418A
- Authority
- JP
- Japan
- Prior art keywords
- single crystal
- crystal semiconductor
- layer
- ohm
- less
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02587—Structure
- H01L21/0259—Microstructure
- H01L21/02598—Microstructure monocrystalline
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76262—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using selective deposition of single crystal silicon, i.e. SEG techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
- H01L21/76278—Vertical isolation by selective deposition of single crystal silicon, i.e. SEG techniques
Abstract
Description
この出願は、2014年1月23日に出願された米国特許出願(61/930,507)の優先権を主張する。同出願の内容は、参照により、全体として本明細書に組み込まれる。
・H. S. Gamble, et al.“Low−loss CPW lines on surface stabilized high resistivity silicon,” Microwave Guided Wave Lett., 9(10), pp. 395−397, 1999
・D. Lederer, R. Lobet and J.−P. Raskin, “Enhanced high resistivity SOI wafers for RF applications,” IEEE Intl. SOI Conf., pp. 46−47, 2004
・D. Lederer and J.−P. Raskin, “New substrate passivation method dedicated to high resistivity SOI wafer fabrication with increased substrate resistivity,” IEEE Electron Device Letters, vol. 26, no. 11, pp.805−807, 2005
・D. Lederer, B. Aspar, C. Laghae and J.−P. Raskin, “Performance of RF passive structures and SOI MOSFETs transferred on a passivated HR SOI substrate,” IEEE International SOI Conference, pp. 29−30, 2006
・Daniel C. Kerret al. “Identification of RF harmonic distortion on Si substrates and its reduction using a trap−rich layer”, Silicon Monolithic Integrated Circuits in RF Systems, 2008. SiRF 2008 (IEEE Topical Meeting), pp. 151−154, 2008
実際のところ、多結晶シリコン層の電荷トラップ層としての有効性は、高度なSOI RFデバイスについて性能の目標を達成するためには十分ではない。ある例では、CTLはデバイスの特性を悪化させることがある。
単結晶半導体支持基板と、
中間半導体層と、
半導体酸化物層とを備えた単結晶半導体支持構造であって、
前記単結晶半導体支持基板は、略平行な2つの主面であるおもて面および裏面と、該おもて面と裏面とをつなぐ周縁部と、該おもて面と裏面との間の中央平面とを有し、P型ドーパントを含み、50Ohm−cmの最低抵抗率を有し、
前記中間半導体層は、
前記単結晶半導体支持基板よりも電子親和力が小さく、
多結晶構造、アモルファス構造、ナノ結晶構造または単結晶構造を有し、
Si1−xGex、Si1−xCx、Si1−x−yGexSny、Si1−x−y−zGexSnyCz、Ge1−xSnx、IIIA族窒化物、金属酸化物およびこれらの任意の組合せから成る群から選択される材料を含み、x、yおよびzはモル比を表し、それぞれ0以上1以下の値をとる、
単結晶半導体支持構造に関する。
半導体オンインシュレータデバイスの製造において単結晶半導体支持ウエハを準備する方法であって、
前記単結晶半導体支持ウエハは、略平行な2つの主面であるおもて面および裏面と、該おもて面と裏面とをつなぐ周縁部と、該おもて面と裏面との間の中央平面とを有し、かつ、50Ohm−cm(Ω・cm、オームセンチメートル)の最低抵抗率を有し、
前記方法は、
中間半導体層を形成するステップと、
前記中間半導体層に界面接触する半導体酸化物層を形成するステップとを含み、
前記中間半導体層は、
前記単結晶半導体支持基板よりも電子親和力が小さく、
多結晶構造、アモルファス構造、ナノ結晶構造または単結晶構造を有し、
Si1−xGex、Si1−xCx、Si1−x−yGexSny、Si1−x−y−zGexSnyCz、Ge1−xSnx、IIIA族窒化物、金属酸化物およびこれらの任意の組合せから成る群から選択される材料を含み、x、yおよびzはモル比を表し、それぞれ0以上1以下の値をとる、
方法に関する。
シリコンオンインシュレータ構造を準備する方法であって、
単結晶半導体支持構造の露出したおもて面層と単結晶シリコンドナーウエハの露出したおもて面酸化層とを接合するステップを含み、
前記単結晶半導体支持構造は、
(a)単結晶半導体支持基板と、
(b)中間半導体層と、
(c)半導体酸化物層とを備え、
前記(a)単結晶半導体支持基板は、略平行な2つの主面であるおもて面および裏面と、該おもて面と裏面とをつなぐ周縁部と、該おもて面と裏面との間の中央平面とを有し、P型ドーパントを含み、50Ohm−cmの最低抵抗率を有し、
前記(b)中間半導体層は、
前記単結晶半導体支持基板よりも電子親和力が小さく、
多結晶構造、アモルファス構造、ナノ結晶構造または単結晶構造を有し、
Si1−xGex、Si1−xCx、Si1−x−yGexSny、Si1−x−y−zGexSnyCz、Ge1−xSnx、IIIA族窒化物、金属酸化物およびこれらの任意の組合せから成る群から選択される材料を含み、x、yおよびzはモル比を表し、それぞれ0以上1以下の値をとり、
前記単結晶シリコンドナーウエハは、略平行な2つの主面であるおもて面および裏面と、該おもて面と裏面とをつなぐ周縁部と、該おもて面と裏面との間の中央平面とを有し、かつ、劈開面を有する、
方法に関する。
片面が研磨された、抵抗率が750Ohm−cmより大きい200mmの単結晶シリコンウエハ(SunEdison, Inc.,ミズーリ州セントピーターズ)をSiGeでコーティングする。HR−Si支持基板の上に、Si1−xGex層をエピタキシャル成長させる。Geの組成は、0%以上100%以下である。Si1−xGex層の厚さは、10nm以上2000nm以下であり、好ましくは50nm以上500nm以下である。Si1−xGex層は、SiとGeの前駆体としてそれぞれジクロロシランとゲルマンを用いて、CVDリアクタ内で堆積させる。堆積温度は、1Torr以上750Torr以下(好ましくは1Torr以上60Torr以下)の圧力で、450℃以上950℃以下である。堆積速度は、10nm/分以上500nm/分以下、好ましくは20nm/分以上100nm/分以下とする。得られる表面粗さ(原子間力顕微鏡法(AFM)を用いて測定した自乗平均面粗さ(Rms))は、理想的には1Å以上10Å以下である。エピタキシャル成長の後、より優れた面粗さを得るために、CMPを行って表面を平坦化してもよい。貫通転位密度は、約0cm−2以上約1010cm−2以下である。貫通転位とミスフィット転位は、キャリアを捕捉する機能があるダングリングボンドを有する。転位に関連する歪み場に起因した深いレベルでの金属のゲッタリングにより、追加のトラップを形成できる。
片面が研磨された、抵抗率が750Ohm−cmより大きい200mmの単結晶シリコンウエハ(SunEdison, Inc.,ミズーリ州セントピーターズ)をSiGeでコーティングする。Si1−xGex層は、HR−Si支持基板の上にエピタキシャル成長した、Geの濃度に段階がある複数の層から構成されている。Geの濃度は、CVDチャンバ内でジクロロシランとゲルマンのガス濃度を変化させることにより、堆積の開始点から終了点に向けて徐々に増加する。段階的なGeの濃度プロファイルは、支持基板の表面におけるGe濃度から開始して最終のGe濃度(開始点でのGe濃度よりも高い)まで、所定の厚さにわたってGeの組成を直線状に傾斜させることにより形成する。Rmsを5Åより小さくするために、CMPプロセスが必要となることがある。
片面が研磨された、抵抗率が750Ohm−cmより大きい200mmの単結晶シリコンウエハ(SunEdison, Inc.,ミズーリ州セントピーターズ)をSiGeでコーティングする。Si1−xGex層は、HR−Si支持基板の上にエピタキシャル成長した、Geの濃度に段階がある複数の層から構成されている。Geの濃度は階段状に変化する。最初に、厚さ50nmのSi1−xGex層(x=0.2)を堆積させる。次に、厚さ30nmのSi1−xGex層(x=0.4)を堆積させる。次に、厚さ30nmのSi1−xGex層(x=0.6)を堆積させる。Rmsを5Åより小さくするために、CMPプロセスが必要となることがある。
片面が研磨された、抵抗率が750Ohm−cmより大きい200mmの単結晶シリコンウエハ(SunEdison, Inc.,ミズーリ州セントピーターズ)をアモルファスSiでコーティングする。アモルファスSi(あるいはα−Si:C,α−SiGe,α−Geなど)層を堆積させることによる電荷トラップ層の形成については、ここで説明している。支持基板の上に、CVDチャンバ内にアモルファスシリコン層を直接に堆積させる。アモルファスシリコン層の堆積は、シリコン前駆体を用いて行われる。当該シリコン前駆体には、これに限定されないが、トリシラン、シラン、ジシラン、ジクロロシラン、ネオペンタシランまたは他の高次の前駆体が含まれる。堆積温度は、好ましくは、0.5Torr以上750Torr以下の圧力で350℃以上550℃以下である。Siのアモルファス合金の例では、シリコン前駆体ガスに加えて、好適な合金前駆体ガス(例えば、α−SiGe層の場合にはゲルマンまたはジゲルマン、α−Si:C層の場合にはメチルシラン、など)をリアクタチャンバに加えることができる。支持基板の上にアモルファス層を形成する代わりのアプローチでは、支持基板とアモルファス層との間に薄い酸化物を挿入する。酸化物は、化学酸化物、熱酸化物または堆積酸化物であってもよい。酸化物の好ましい厚さは、約5Å以上約10000Å以下、より好ましくは約5Å以上約50Å以下である。アモルファス層と支持基板との間に薄い酸化物を挿入することにより、後段の熱サイクル中にアモルファス層の再結晶化の程度が最小化される。最終のアモルファス層は、1Å以上10Å以下のRMS粗さを有するべきである。化学機械研磨(CMP)を用いて、アモルファスシリコンの表面を平坦化することにより、所望の粗さを達成できる。
抵抗率が3000Ohm−cmの200mmであるシリコンウエハを、SOI製造用の支持基板として選択する。ソースガスSiH4とGeH4を用いて、650℃の低圧CVDエピタキシャルリアクタ内で、1.5μmのSiGeエピタキシャル層を成長させる。エピタキシャル層の結晶構造を制御するために、特別な注意を払う必要はない。支持基板をドナーウエハに接合する。
Claims (84)
- 単結晶半導体支持基板と、
中間半導体層と、
半導体酸化物層とを備えた単結晶半導体支持構造であって、
前記単結晶半導体支持基板は、略平行な2つの主面であるおもて面および裏面と、該おもて面と裏面とをつなぐ周縁部と、該おもて面と裏面との間の中央平面とを有し、P型ドーパントを含み、50Ohm−cmの最低抵抗率を有し、
前記中間半導体層は、
前記単結晶半導体支持基板よりも電子親和力が小さく、
多結晶構造、アモルファス構造、ナノ結晶構造または単結晶構造を有し、
Si1−xGex、Si1−xCx、Si1−x−yGexSny、Si1−x−y−zGexSnyCz、Ge1−xSnx、IIIA族窒化物、金属酸化物およびこれらの任意の組合せから成る群から選択される材料を含み、x、yおよびzはモル比を表し、それぞれ0以上1以下の値をとる、
単結晶半導体支持構造。 - 前記単結晶半導体支持基板は、シリコン、シリコンカーバイド、シリコンゲルマニウム、窒化ケイ素、二酸化ケイ素、ヒ化ガリウム、窒化ガリウム、リン化インジウム、インジウムガリウムヒ素およびゲルマニウムから成る群から選択される半導体材料を含む、
請求項1に記載の単結晶半導体支持構造。 - 前記単結晶半導体支持基板は、チョクラルスキー法またはフローティングゾーン法により成長した単結晶シリコンインゴットから切り出された単結晶シリコンウエハを含む、
請求項1に記載の単結晶半導体支持構造。 - 前記単結晶半導体支持基板は、約50Ohm−cm以上約100,000Ohm−cm以下のバルク抵抗率を有する、
請求項1に記載の単結晶半導体支持構造。 - 前記単結晶半導体支持基板は、約100Ohm−cm以上約100,000Ohm−cm以下のバルク抵抗率を有する、
請求項1に記載の単結晶半導体支持構造。 - 前記単結晶半導体支持基板は、約500Ohm−cm以上約10,000Ohm−cm以下のバルク抵抗率を有する、
請求項1に記載の単結晶半導体支持構造。 - 前記単結晶半導体支持基板は、約750Ohm−cm以上約10,000Ohm−cm以下のバルク抵抗率を有する、
請求項1に記載の単結晶半導体支持構造。 - 前記単結晶半導体支持基板は、約750Ohm−cm以上約5,000Ohm−cm以下のバルク抵抗率を有する、
請求項1に記載の単結晶半導体支持構造。 - 前記単結晶半導体支持基板は、約1000Ohm−cm以上約10,000Ohm−cm以下のバルク抵抗率を有する、
請求項1に記載の単結晶半導体支持構造。 - 前記単結晶半導体支持基板は、約2000Ohm−cm以上約10,000Ohm−cm以下のバルク抵抗率を有する、
請求項1に記載の単結晶半導体支持構造。 - 前記単結晶半導体支持基板は、約3000Ohm−cm以上約5,000Ohm−cm以下のバルク抵抗率を有する、
請求項1に記載の単結晶半導体支持構造。 - 前記単結晶半導体支持基板は、その表面に界面接触する誘電体層をさらに有し、
前記誘電体層は、前記中間半導体層と界面接触している、
請求項1に記載の単結晶半導体支持構造。 - 前記誘電体層は、二酸化ケイ素を含む、
請求項12に記載の単結晶半導体支持構造。 - 前記中間半導体層は、中間歪み半導体層を含む、
請求項1に記載の単結晶半導体支持構造。 - 前記中間半導体層は、部分的に緩和した半導体層を含む、
請求項1に記載の単結晶半導体支持構造。 - 前記中間半導体層は、完全に緩和した半導体層を含む、
請求項1に記載の単結晶半導体支持構造。 - 前記中間半導体層の厚さは、約1ナノメートル以上約2000ナノメートルである、
請求項1に記載の単結晶半導体支持構造。 - 前記中間半導体層の厚さは、約10ナノメートル以上約2000ナノメートルである、
請求項1に記載の単結晶半導体支持構造。 - 前記中間半導体層の厚さは、約20ナノメートル以上約1000ナノメートルである、
請求項1に記載の単結晶半導体支持構造。 - 前記単結晶半導体支持基板よりも電子親和力が小さい中間半導体層は、Si1−xGex、Si1−xCx、Si1−x−yGexSny、Si1−x−y−zGexSnyCzおよびGe1−xSnxから成る群から選択される材料を、x、yおよびzがそれぞれ0.01以上0.99以下の値をとるように含む、
請求項1に記載の単結晶半導体支持構造。 - 前記単結晶半導体支持基板よりも電子親和力が小さい中間半導体層は、Si1−xGex、Si1−xCx、Si1−x−yGexSny、Si1−x−y−zGexSnyCzおよびGe1−xSnxから成る群から選択される材料を、x、yおよびzがそれぞれ0.1以上0.9以下の値をとるように含む、
請求項1に記載の単結晶半導体支持構造。 - 前記単結晶半導体支持基板よりも電子親和力が小さい中間半導体層は、Si1−xGex、Si1−xCx、Si1−x−yGexSny、Si1−x−y−zGexSnyCzおよびGe1−xSnxから成る群から選択される材料を、x、yおよびzがそれぞれ0.2以上0.7以下の値をとるように含む、
請求項1に記載の単結晶半導体支持構造。 - 前記単結晶半導体支持基板よりも電子親和力が小さい中間半導体層は、アモルファス構造を有し、かつ、Si1−xGex、Si1−xCxおよびその組み合わせから成る群から選択される材料を、xの値が0.1以上0.9以下となるように含む、
請求項1に記載の単結晶半導体支持構造。 - 前記単結晶半導体支持基板よりも電子親和力が小さい中間半導体層は、アモルファス構造を有し、かつ、Si1−xGex、Si1−xCxおよびその組み合わせから成る群から選択される材料を、xの値が0.2以上0.7以下となるように含む、
請求項1に記載の単結晶半導体支持構造。 - 前記単結晶半導体支持基板よりも電子親和力が小さい中間半導体層は、アモルファス構造を有し、かつ、Si1−xGexを含み、
前記中間半導体層に含まれるGeのモル比は、前記単結晶半導体支持基板から垂直な方向に、前記半導体酸化物層に向かって増加する、
請求項1に記載の単結晶半導体支持構造。 - xの値は、0.1以上0.9以下である、
請求項25に記載の単結晶半導体支持構造。 - xの値は、0.2以上0.7以下である、
請求項25に記載の単結晶半導体支持構造。 - 前記単結晶半導体支持基板よりも電子親和力が小さい中間半導体層は、GaN、AlN、InN、BNおよびAl1−x−y−zGaxInyBzNから成る群から選択されるIIIA族窒化物を含み、x、yおよびzはモル比を表し、それぞれ0.1以上0.9以下の値をとる、
請求項1に記載の単結晶半導体支持構造。 - 前記単結晶半導体支持基板よりも電子親和力が小さい中間半導体層は、GaN、AlN、InN、BNおよびAl1−x−y−zGaxInyBzNから成る群から選択されるIIIA族窒化物を含み、x、yおよびzはモル比を表し、それぞれ0.2以上0.7以下の値をとる、
請求項1に記載の単結晶半導体支持構造。 - 前記中間半導体層は、SnO2、TiO2およびZnOから成る群から選択される金属酸化物を含む、
請求項1に記載の単結晶半導体支持構造。 - 電荷トラップ層をさらに備えた、
請求項1に記載の単結晶半導体支持構造。 - 前記電荷トラップ層は、前記中間半導体層と前記半導体酸化物層との間に配置されている、
請求項31に記載の単結晶半導体支持構造。 - 前記電荷トラップ層は、前記中間半導体層と前記単結晶半導体支持基板との間に配置されている、
請求項31に記載の単結晶半導体支持構造。 - 前記電荷トラップ層は、多結晶シリコンを含む、
請求項31に記載の単結晶半導体支持構造。 - 前記中間半導体層と前記単結晶半導体支持基板との間に配置された第1電荷トラップ層と、
前記中間半導体層と前記単結晶半導体支持基板との間に配置された第2電荷トラップ層とをさらに備えた、
請求項1に記載の単結晶半導体支持構造。 - 半導体オンインシュレータデバイスの製造において単結晶半導体支持ウエハを準備する方法であって、
前記単結晶半導体支持ウエハは、略平行な2つの主面であるおもて面および裏面と、該おもて面と裏面とをつなぐ周縁部と、該おもて面と裏面との間の中央平面とを有し、かつ、50Ohm−cmの最低抵抗率を有し、
前記方法は、
中間半導体層を形成するステップと、
前記中間半導体層に界面接触する半導体酸化物層を形成するステップとを含み、
前記中間半導体層は、
前記単結晶半導体支持基板よりも電子親和力が小さく、
多結晶構造、アモルファス構造、ナノ結晶構造または単結晶構造を有し、
Si1−xGex、Si1−xCx、Si1−x−yGexSny、Si1−x−y−zGexSnyCz、Ge1−xSnx、IIIA族窒化物、金属酸化物およびこれらの任意の組合せから成る群から選択される材料を含み、x、yおよびzはモル比を表し、それぞれ0以上1以下の値をとる、
方法。 - 前記単結晶半導体支持基板は、シリコン、シリコンカーバイド、シリコンゲルマニウム、窒化ケイ素、二酸化ケイ素、ヒ化ガリウム、窒化ガリウム、リン化インジウム、インジウムガリウムヒ素およびゲルマニウムから成る群から選択される半導体材料を含む、
請求項36に記載の方法。 - 前記単結晶半導体支持基板は、チョクラルスキー法またはフローティングゾーン法により成長した単結晶シリコンインゴットから切り出された単結晶シリコンウエハを含む、
請求項36に記載の方法。 - 前記単結晶半導体支持基板は、約50Ohm−cm以上約100,000Ohm−cm以下のバルク抵抗率を有する、
請求項36に記載の方法。 - 前記単結晶半導体支持基板は、約100Ohm−cm以上約100,000Ohm−cm以下のバルク抵抗率を有する、
請求項36に記載の方法。 - 前記単結晶半導体支持基板は、約500Ohm−cm以上約10,000Ohm−cm以下のバルク抵抗率を有する、
請求項36に記載の方法。 - 前記単結晶半導体支持基板は、約750Ohm−cm以上約10,000Ohm−cm以下のバルク抵抗率を有する、
請求項36に記載の方法。 - 前記単結晶半導体支持基板は、約750Ohm−cm以上約5,000Ohm−cm以下のバルク抵抗率を有する、
請求項36に記載の方法。 - 前記単結晶半導体支持基板は、約1000Ohm−cm以上約10,000Ohm−cm以下のバルク抵抗率を有する、
請求項36に記載の方法。 - 前記単結晶半導体支持基板は、約2000Ohm−cm以上約10,000Ohm−cm以下のバルク抵抗率を有する、
請求項36に記載の方法。 - 前記単結晶半導体支持基板は、約3000Ohm−cm以上約5,000Ohm−cm以下のバルク抵抗率を有する、
請求項36に記載の方法。 - 前記単結晶半導体支持基板のおもて面層の上に形成された前記中間半導体層は、歪み半導体層を含む、
請求項36に記載の方法。 - 前記単結晶半導体支持基板のおもて面層の上に形成された前記中間半導体層は、部分的に緩和した半導体層を含む、
請求項36に記載の方法。 - 前記単結晶半導体支持基板のおもて面層の上に形成された前記中間半導体層は、完全に緩和した半導体層を含む、
請求項36に記載の方法。 - 前記単結晶半導体支持基板よりも電子親和力が小さい中間半導体層は、Si1−xGex、Si1−xCx、Si1−x−yGexSny、Si1−x−y−zGexSnyCzおよびGe1−xSnxから成る群から選択される材料を、x、yおよびzがそれぞれ0.01以上0.99以下の値をとるように含む、
請求項36に記載の方法。 - 前記単結晶半導体支持基板よりも電子親和力が小さい中間半導体層は、Si1−xGex、Si1−xCx、Si1−x−yGexSny、Si1−x−y−zGexSnyCzおよびGe1−xSnxから成る群から選択される材料を、x、yおよびzがそれぞれ0.1以上0.9以下の値をとるように含む、
請求項36に記載の方法。 - 前記単結晶半導体支持基板よりも電子親和力が小さい中間半導体層は、Si1−xGex、Si1−xCx、Si1−x−yGexSny、Si1−x−y−zGexSnyCzおよびGe1−xSnxから成る群から選択される材料を、x、yおよびzがそれぞれ0.2以上0.7以下の値をとるように含む、
請求項36に記載の方法。 - 前記単結晶半導体支持基板よりも電子親和力が小さい中間半導体層は、アモルファス構造を有し、かつ、Si1−xGex、Si1−xCxおよびその組み合わせから成る群から選択される材料を、xの値が0.1以上0.9以下となるように含む、
請求項36に記載の方法。 - 前記単結晶半導体支持基板よりも電子親和力が小さい中間半導体層は、アモルファス構造を有し、かつ、Si1−xGex、Si1−xCxおよびその組み合わせから成る群から選択される材料を、xの値が0.2以上0.7以下となるように含む、
請求項36に記載の方法。 - 前記単結晶半導体支持基板よりも電子親和力が小さい中間半導体層は、アモルファス構造を有し、かつ、Si1−xGexを含み、
前記中間半導体層に含まれるGeのモル比は、前記単結晶半導体支持基板から垂直な方向に、前記半導体酸化物層に向かって増加する、
請求項36に記載の方法。 - xの値は、0.1以上0.9以下である、
請求項55に記載の方法。 - xの値は、0.2以上0.7以下である、
請求項55に記載の方法。 - 前記単結晶半導体支持基板よりも電子親和力が小さい中間半導体層は、GaN、AlN、InN、BNおよびAl1−x−y−zGaxInyBzNから成る群から選択されるIIIA族窒化物を含み、x、yおよびzはモル比を表し、それぞれ0.1以上0.9以下の値をとる、
請求項36に記載の方法。 - 前記単結晶半導体支持基板よりも電子親和力が小さい中間半導体層は、GaN、AlN、InN、BNおよびAl1−x−y−zGaxInyBzNから成る群から選択されるIIIA族窒化物を含み、x、yおよびzはモル比を表し、それぞれ0.2以上0.7以下の値をとる、
請求項36に記載の方法。 - 前記中間半導体層は、SnO2、TiO2およびZnOから成る群から選択される金属酸化物を含む、
請求項36に記載の方法。 - 前記中間半導体層を形成する前に、電荷トラップ層を形成するステップをさらに含む、
請求項36に記載の方法。 - 前記電荷トラップ層は、多結晶シリコンを含む、
請求項61に記載の方法。 - 前記中間半導体層に界面接触する半導体酸化物層を形成する前に、電荷トラップ層を形成するステップをさらに含む、
請求項36に記載の方法。 - 前記電荷トラップ層は、多結晶シリコンを含む、
請求項63に記載の方法。 - シリコンオンインシュレータ構造を準備する方法であって、
単結晶半導体支持構造の露出したおもて面層と単結晶シリコンドナーウエハの露出したおもて面酸化層とを接合するステップを含み、
前記単結晶半導体支持構造は、
(a)単結晶半導体支持基板と、
(b)中間半導体層と、
(c)半導体酸化物層とを備え、
前記(a)単結晶半導体支持基板は、略平行な2つの主面であるおもて面および裏面と、該おもて面と裏面とをつなぐ周縁部と、該おもて面と裏面との間の中央平面とを有し、P型ドーパントを含み、50Ohm−cmの最低抵抗率を有し、
前記(b)中間半導体層は、
前記単結晶半導体支持基板よりも電子親和力が小さく、
多結晶構造、アモルファス構造、ナノ結晶構造または単結晶構造を有し、
Si1−xGex、Si1−xCx、Si1−x−yGexSny、Si1−x−y−zGexSnyCz、Ge1−xSnx、IIIA族窒化物、金属酸化物およびこれらの任意の組合せから成る群から選択される材料を含み、x、yおよびzはモル比を表し、それぞれ0以上1以下の値をとり、
前記単結晶シリコンドナーウエハは、略平行な2つの主面であるおもて面および裏面と、該おもて面と裏面とをつなぐ周縁部と、該おもて面と裏面との間の中央平面とを有し、かつ、劈開面を有する、
方法。 - 前記単結晶半導体支持基板は、シリコン、シリコンカーバイド、シリコンゲルマニウム、窒化ケイ素、二酸化ケイ素、ヒ化ガリウム、窒化ガリウム、リン化インジウム、インジウムガリウムヒ素およびゲルマニウムから成る群から選択される半導体材料を含む、
請求項65に記載の方法。 - 前記単結晶半導体支持基板は、チョクラルスキー法またはフローティングゾーン法により成長した単結晶シリコンインゴットから切り出された単結晶シリコンウエハを含む、
請求項65に記載の方法。 - 前記単結晶半導体支持基板は、約50Ohm−cm以上約100,000Ohm−cm以下のバルク抵抗率を有する、
請求項65に記載の方法。 - 前記単結晶半導体支持基板は、約100Ohm−cm以上約100,000Ohm−cm以下のバルク抵抗率を有する、
請求項65に記載の方法。 - 前記単結晶半導体支持基板は、約500Ohm−cm以上約10,000Ohm−cm以下のバルク抵抗率を有する、
請求項65に記載の方法。 - 前記単結晶半導体支持基板は、約750Ohm−cm以上約10,000Ohm−cm以下のバルク抵抗率を有する、
請求項65に記載の方法。 - 前記単結晶半導体支持基板は、約750Ohm−cm以上約5,000Ohm−cm以下のバルク抵抗率を有する、
請求項65に記載の方法。 - 前記単結晶半導体支持基板は、約1000Ohm−cm以上約10,000Ohm−cm以下のバルク抵抗率を有する、
請求項65に記載の方法。 - 前記単結晶半導体支持基板は、約2000Ohm−cm以上約10,000Ohm−cm以下のバルク抵抗率を有する、
請求項65に記載の方法。 - 前記単結晶半導体支持基板は、約3000Ohm−cm以上約5,000Ohm−cm以下のバルク抵抗率を有する、
請求項65に記載の方法。 - 前記中間半導体層は、歪み半導体層を含む、
請求項65に記載の方法。 - 前記中間半導体層は、部分的に緩和した半導体層を含む、
請求項65に記載の方法。 - 前記単結晶半導体支持基板のおもて面層の上に形成された前記中間半導体層は、完全に緩和した半導体層を含む、
請求項65に記載の方法。 - 前記単結晶半導体支持基板よりも電子親和力が小さい中間半導体層は、Si1−xGex、Si1−xCx、Si1−x−yGexSny、Si1−x−y−zGexSnyCzおよびGe1−xSnxから成る群から選択される材料を、x、yおよびzがそれぞれ0.2以上0.7以下の値をとるように含む、
請求項65に記載の方法。 - 前記単結晶半導体支持基板よりも電子親和力が小さい中間半導体層は、アモルファス構造を有し、かつ、Si1−xGex、Si1−xCxおよびその組み合わせから成る群から選択される材料を、xの値が0.2以上0.7以下となるように含む、
請求項65に記載の方法。 - 前記単結晶半導体支持基板よりも電子親和力が小さい中間半導体層は、アモルファス構造を有し、かつ、Si1−xGexを含み、
前記中間半導体層に含まれるGeのモル比は、前記単結晶半導体支持基板から垂直な方向に、前記半導体酸化物層に向かって増加する、
請求項65に記載の方法。 - xの値は、0.2以上0.7以下である、
請求項81に記載の方法。 - 前記単結晶半導体支持基板よりも電子親和力が小さい中間半導体層は、GaN、AlN、InN、BNおよびAl1−x−y−zGaxInyBzNから成る群から選択されるIIIA族窒化物を含み、x、yおよびzはモル比を表し、それぞれ0.2以上0.7以下の値をとる、
請求項65に記載の方法。 - 前記中間半導体層は、SnO2、TiO2およびZnOから成る群から選択される金属酸化物を含む、
請求項65に記載の方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201461930507P | 2014-01-23 | 2014-01-23 | |
US61/930,507 | 2014-01-23 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018205664A Division JP6730402B2 (ja) | 2014-01-23 | 2018-10-31 | 高抵抗率soiウエハおよびその製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020172396A Division JP7021325B2 (ja) | 2014-01-23 | 2020-10-13 | 多層構造 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020074418A true JP2020074418A (ja) | 2020-05-14 |
JP6779358B2 JP6779358B2 (ja) | 2020-11-04 |
Family
ID=52350386
Family Applications (5)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016545973A Active JP6454716B2 (ja) | 2014-01-23 | 2014-12-29 | 高抵抗率soiウエハおよびその製造方法 |
JP2018205664A Active JP6730402B2 (ja) | 2014-01-23 | 2018-10-31 | 高抵抗率soiウエハおよびその製造方法 |
JP2019238122A Active JP6779358B2 (ja) | 2014-01-23 | 2019-12-27 | 高抵抗率soiウエハおよびその製造方法 |
JP2020172396A Active JP7021325B2 (ja) | 2014-01-23 | 2020-10-13 | 多層構造 |
JP2022015351A Active JP7222128B2 (ja) | 2014-01-23 | 2022-02-03 | 多層構造 |
Family Applications Before (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016545973A Active JP6454716B2 (ja) | 2014-01-23 | 2014-12-29 | 高抵抗率soiウエハおよびその製造方法 |
JP2018205664A Active JP6730402B2 (ja) | 2014-01-23 | 2018-10-31 | 高抵抗率soiウエハおよびその製造方法 |
Family Applications After (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020172396A Active JP7021325B2 (ja) | 2014-01-23 | 2020-10-13 | 多層構造 |
JP2022015351A Active JP7222128B2 (ja) | 2014-01-23 | 2022-02-03 | 多層構造 |
Country Status (5)
Country | Link |
---|---|
US (4) | US10079170B2 (ja) |
JP (5) | JP6454716B2 (ja) |
KR (4) | KR102212296B1 (ja) |
TW (4) | TWI692060B (ja) |
WO (1) | WO2015112308A1 (ja) |
Families Citing this family (38)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6454716B2 (ja) | 2014-01-23 | 2019-01-16 | サンエディソン・セミコンダクター・リミテッドSunEdison Semiconductor Limited | 高抵抗率soiウエハおよびその製造方法 |
US9853133B2 (en) * | 2014-09-04 | 2017-12-26 | Sunedison Semiconductor Limited (Uen201334164H) | Method of manufacturing high resistivity silicon-on-insulator substrate |
WO2016081367A1 (en) | 2014-11-18 | 2016-05-26 | Sunedison Semiconductor Limited | HIGH RESISTIVITY SILICON-ON-INSULATOR SUBSTRATE COMPRISING A CHARGE TRAPPING LAYER FORMED BY He-N2 CO-IMPLANTATION |
EP3573094B1 (en) | 2014-11-18 | 2023-01-04 | GlobalWafers Co., Ltd. | High resistivity semiconductor-on-insulator wafer and a method of manufacturing |
JP6517360B2 (ja) | 2015-03-03 | 2019-05-22 | サンエディソン・セミコンダクター・リミテッドSunEdison Semiconductor Limited | 膜応力を制御可能なシリコン基板の上に電荷トラップ用多結晶シリコン膜を成長させる方法 |
EP3304586B1 (en) | 2015-06-01 | 2020-10-07 | GlobalWafers Co., Ltd. | A method of manufacturing silicon germanium-on-insulator |
EP3144958B1 (en) * | 2015-09-17 | 2021-03-17 | Soitec | Structure for radiofrequency applications and process for manufacturing such a structure |
CN117198983A (zh) | 2015-11-20 | 2023-12-08 | 环球晶圆股份有限公司 | 使半导体表面平整的制造方法 |
WO2017142849A1 (en) * | 2016-02-19 | 2017-08-24 | Sunedison Semiconductor Limited | Semiconductor on insulator structure comprising a buried high resistivity layer |
WO2017142704A1 (en) * | 2016-02-19 | 2017-08-24 | Sunedison Semiconductor Limited | High resistivity silicon-on-insulator substrate comprising a charge trapping layer formed on a substrate with a rough surface |
CN107154378B (zh) | 2016-03-03 | 2020-11-20 | 上海新昇半导体科技有限公司 | 绝缘层上顶层硅衬底及其制造方法 |
CN107154347B (zh) * | 2016-03-03 | 2020-11-20 | 上海新昇半导体科技有限公司 | 绝缘层上顶层硅衬底及其制造方法 |
WO2017155804A1 (en) | 2016-03-07 | 2017-09-14 | Sunedison Semiconductor Limited | Method of manufacturing a semiconductor on insulator structure by a pressurized bond treatment |
US11114332B2 (en) | 2016-03-07 | 2021-09-07 | Globalwafers Co., Ltd. | Semiconductor on insulator structure comprising a plasma nitride layer and method of manufacture thereof |
US10573550B2 (en) | 2016-03-07 | 2020-02-25 | Globalwafers Co., Ltd. | Semiconductor on insulator structure comprising a plasma oxide layer and method of manufacture thereof |
FR3049763B1 (fr) * | 2016-03-31 | 2018-03-16 | Soitec | Substrat semi-conducteur sur isolant pour applications rf |
FR3051595B1 (fr) * | 2016-05-17 | 2022-11-18 | Soitec Silicon On Insulator | Procede de fabrication d'un substrat de type semi-conducteur contraint sur isolant |
FR3051596B1 (fr) * | 2016-05-17 | 2022-11-18 | Soitec Silicon On Insulator | Procede de fabrication d'un substrat de type semi-conducteur contraint sur isolant |
WO2017214084A1 (en) | 2016-06-08 | 2017-12-14 | Sunedison Semiconductor Limited | High resistivity single crystal silicon ingot and wafer having improved mechanical strength |
US10269617B2 (en) | 2016-06-22 | 2019-04-23 | Globalwafers Co., Ltd. | High resistivity silicon-on-insulator substrate comprising an isolation region |
US20180019169A1 (en) * | 2016-07-12 | 2018-01-18 | QMAT, Inc. | Backing substrate stabilizing donor substrate for implant or reclamation |
WO2018030666A1 (ko) * | 2016-08-11 | 2018-02-15 | 에스케이실트론 주식회사 | 웨이퍼 및 그 제조방법 |
US10546771B2 (en) * | 2016-10-26 | 2020-01-28 | Globalwafers Co., Ltd. | High resistivity silicon-on-insulator substrate having enhanced charge trapping efficiency |
CN108022934A (zh) * | 2016-11-01 | 2018-05-11 | 沈阳硅基科技有限公司 | 一种薄膜的制备方法 |
CN110352484B (zh) * | 2016-12-05 | 2022-12-06 | 环球晶圆股份有限公司 | 高电阻率绝缘体上硅结构及其制造方法 |
FR3062517B1 (fr) * | 2017-02-02 | 2019-03-15 | Soitec | Structure pour application radiofrequence |
JP6451881B1 (ja) * | 2018-01-24 | 2019-01-16 | 株式会社Sumco | シリコン層の評価方法およびシリコンエピタキシャルウェーハの製造方法 |
CN110085550A (zh) * | 2018-01-26 | 2019-08-02 | 沈阳硅基科技有限公司 | 一种半导体产品用绝缘层结构及其制备方法 |
FR3079662B1 (fr) * | 2018-03-30 | 2020-02-28 | Soitec | Substrat pour applications radiofrequences et procede de fabrication associe |
TWI668739B (zh) | 2018-04-03 | 2019-08-11 | 環球晶圓股份有限公司 | 磊晶基板及其製造方法 |
WO2019236320A1 (en) | 2018-06-08 | 2019-12-12 | Globalwafers Co., Ltd. | Method for transfer of a thin layer of silicon |
JP7230297B2 (ja) * | 2018-07-05 | 2023-03-01 | ソイテック | 集積された高周波デバイスのための基板及びそれを製造するための方法 |
US10658474B2 (en) | 2018-08-14 | 2020-05-19 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method for forming thin semiconductor-on-insulator (SOI) substrates |
CN110943066A (zh) * | 2018-09-21 | 2020-03-31 | 联华电子股份有限公司 | 具有高电阻晶片的半导体结构及高电阻晶片的接合方法 |
DE102019114140B4 (de) * | 2019-05-27 | 2022-10-20 | Infineon Technologies Ag | Verfahren zum herstellen einer halbleitervorrichtung und halbleiter-wafer |
US11362176B2 (en) * | 2020-05-28 | 2022-06-14 | Taiwan Semiconductor Manufacturing Company Limited | RFSOI semiconductor structures including a nitrogen-doped charge-trapping layer and methods of manufacturing the same |
US11888025B2 (en) * | 2020-10-26 | 2024-01-30 | United Microelectronics Corp. | Silicon on insulator (SOI) device and forming method thereof |
CN114464691A (zh) * | 2022-02-08 | 2022-05-10 | 厦门大学 | 一种GeSn纳米晶材料及其制备方法与应用 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006210596A (ja) * | 2005-01-27 | 2006-08-10 | Fujitsu Ltd | 半導体装置およびその製造方法 |
JP2007288165A (ja) * | 2006-03-20 | 2007-11-01 | Goto Ikueikai | 歪み緩和バッファー層の製造方法及び歪み緩和バッファー層を備えた積層体 |
JP2013513234A (ja) * | 2009-12-04 | 2013-04-18 | ソイテック | 電気的損失が低減した半導体オンインシュレータタイプの構造の製造プロセス及び対応する構造 |
Family Cites Families (81)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4501060A (en) | 1983-01-24 | 1985-02-26 | At&T Bell Laboratories | Dielectrically isolated semiconductor devices |
US4755865A (en) | 1986-01-21 | 1988-07-05 | Motorola Inc. | Means for stabilizing polycrystalline semiconductor layers |
JPH06105691B2 (ja) | 1988-09-29 | 1994-12-21 | 株式会社富士電機総合研究所 | 炭素添加非晶質シリコン薄膜の製造方法 |
JP2617798B2 (ja) | 1989-09-22 | 1997-06-04 | 三菱電機株式会社 | 積層型半導体装置およびその製造方法 |
US6043138A (en) | 1996-09-16 | 2000-03-28 | Advanced Micro Devices, Inc. | Multi-step polysilicon deposition process for boron penetration inhibition |
US5783469A (en) | 1996-12-10 | 1998-07-21 | Advanced Micro Devices, Inc. | Method for making nitrogenated gate structure for improved transistor performance |
US6068928A (en) | 1998-02-25 | 2000-05-30 | Siemens Aktiengesellschaft | Method for producing a polycrystalline silicon structure and polycrystalline silicon layer to be produced by the method |
JP4313874B2 (ja) | 1999-02-02 | 2009-08-12 | キヤノン株式会社 | 基板の製造方法 |
JP2001313342A (ja) | 1999-06-04 | 2001-11-09 | Matsushita Electric Ind Co Ltd | 半導体素子およびその製造方法 |
US20020090758A1 (en) | 2000-09-19 | 2002-07-11 | Silicon Genesis Corporation | Method and resulting device for manufacturing for double gated transistors |
US20030022412A1 (en) * | 2001-07-25 | 2003-01-30 | Motorola, Inc. | Monolithic semiconductor-piezoelectric device structures and electroacoustic charge transport devices |
US6562127B1 (en) | 2002-01-16 | 2003-05-13 | The United States Of America As Represented By The Secretary Of The Navy | Method of making mosaic array of thin semiconductor material of large substrates |
US7074623B2 (en) | 2002-06-07 | 2006-07-11 | Amberwave Systems Corporation | Methods of forming strained-semiconductor-on-insulator finFET device structures |
US6995430B2 (en) | 2002-06-07 | 2006-02-07 | Amberwave Systems Corporation | Strained-semiconductor-on-insulator device structures |
US7057234B2 (en) | 2002-12-06 | 2006-06-06 | Cornell Research Foundation, Inc. | Scalable nano-transistor and memory using back-side trapping |
US6774015B1 (en) * | 2002-12-19 | 2004-08-10 | International Business Machines Corporation | Strained silicon-on-insulator (SSOI) and method to form the same |
KR100889886B1 (ko) * | 2003-01-07 | 2009-03-20 | 에스. 오. 이. 떼끄 씰리꽁 오 냉쉴라또흐 떼끄놀로지 | 박층을 박리한 후 다층 구조를 포함하는 웨이퍼의 재활용방법 |
KR20060118437A (ko) | 2003-09-26 | 2006-11-23 | 위니베르시트카솔리끄드루뱅 | 저항손을 감소시키는 다층 반도체 구조의 제조 방법 |
US6992025B2 (en) | 2004-01-12 | 2006-01-31 | Sharp Laboratories Of America, Inc. | Strained silicon on insulator from film transfer and relaxation by hydrogen implantation |
US7067394B2 (en) * | 2004-02-25 | 2006-06-27 | Intel Corporation | Manufacturing of monolithically integrated pin structures |
US7279400B2 (en) | 2004-08-05 | 2007-10-09 | Sharp Laboratories Of America, Inc. | Method of fabricating single-layer and multi-layer single crystalline silicon and silicon devices on plastic using sacrificial glass |
US7312487B2 (en) | 2004-08-16 | 2007-12-25 | International Business Machines Corporation | Three dimensional integrated circuit |
US7476594B2 (en) | 2005-03-30 | 2009-01-13 | Cree, Inc. | Methods of fabricating silicon nitride regions in silicon carbide and resulting structures |
US7420226B2 (en) | 2005-06-17 | 2008-09-02 | Northrop Grumman Corporation | Method for integrating silicon CMOS and AlGaN/GaN wideband amplifiers on engineered substrates |
US7528425B2 (en) * | 2005-07-29 | 2009-05-05 | Infineon Technologies Ag | Semiconductor memory with charge-trapping stack arrangement |
KR20080033341A (ko) | 2005-08-03 | 2008-04-16 | 엠이엠씨 일렉트로닉 머티리얼즈, 인크. | 스트레인드 실리콘 층 내에 개선된 결정화도를 갖는스트레인드 실리콘 온 인슐레이터 구조 |
FR2890489B1 (fr) | 2005-09-08 | 2008-03-07 | Soitec Silicon On Insulator | Procede de fabrication d'une heterostructure de type semi-conducteur sur isolant |
FR2902233B1 (fr) * | 2006-06-09 | 2008-10-17 | Soitec Silicon On Insulator | Procede de limitation de diffusion en mode lacunaire dans une heterostructure |
US8486782B2 (en) * | 2006-12-22 | 2013-07-16 | Spansion Llc | Flash memory devices and methods for fabricating the same |
FR2911430B1 (fr) | 2007-01-15 | 2009-04-17 | Soitec Silicon On Insulator | "procede de fabrication d'un substrat hybride" |
EP1975988B1 (en) | 2007-03-28 | 2015-02-25 | Siltronic AG | Multilayered semiconductor wafer and process for its production |
JP4445524B2 (ja) | 2007-06-26 | 2010-04-07 | 株式会社東芝 | 半導体記憶装置の製造方法 |
JP2009016692A (ja) | 2007-07-06 | 2009-01-22 | Toshiba Corp | 半導体記憶装置の製造方法と半導体記憶装置 |
WO2009018472A1 (en) * | 2007-07-31 | 2009-02-05 | The Regents Of The University Of California | Low-temperature formation of polycrystalline semiconductor films via enhanced metal-induced crystallization |
US7915716B2 (en) | 2007-09-27 | 2011-03-29 | Stats Chippac Ltd. | Integrated circuit package system with leadframe array |
US7879699B2 (en) | 2007-09-28 | 2011-02-01 | Infineon Technologies Ag | Wafer and a method for manufacturing a wafer |
US8128749B2 (en) | 2007-10-04 | 2012-03-06 | International Business Machines Corporation | Fabrication of SOI with gettering layer |
US7868419B1 (en) | 2007-10-18 | 2011-01-11 | Rf Micro Devices, Inc. | Linearity improvements of semiconductor substrate based radio frequency devices |
JP5297219B2 (ja) * | 2008-02-29 | 2013-09-25 | 信越化学工業株式会社 | 単結晶薄膜を有する基板の製造方法 |
WO2009117477A2 (en) * | 2008-03-19 | 2009-09-24 | The Government Of The United States Of America, As Represented By The Secretary Of The Navy | Neutron detector with gamma ray isolation |
US20090236689A1 (en) | 2008-03-24 | 2009-09-24 | Freescale Semiconductor, Inc. | Integrated passive device and method with low cost substrate |
FR2933234B1 (fr) | 2008-06-30 | 2016-09-23 | S O I Tec Silicon On Insulator Tech | Substrat bon marche a structure double et procede de fabrication associe |
JP5196403B2 (ja) | 2009-03-23 | 2013-05-15 | 国立大学法人山口大学 | サファイア基板の製造方法、および半導体装置 |
US8058137B1 (en) | 2009-04-14 | 2011-11-15 | Monolithic 3D Inc. | Method for fabrication of a semiconductor device and structure |
JP2010258083A (ja) | 2009-04-22 | 2010-11-11 | Panasonic Corp | Soiウェーハ、その製造方法および半導体装置の製造方法 |
CN102687277B (zh) | 2009-11-02 | 2016-01-20 | 富士电机株式会社 | 半导体器件以及用于制造半导体器件的方法 |
JP5644096B2 (ja) | 2009-11-30 | 2014-12-24 | ソニー株式会社 | 接合基板の製造方法及び固体撮像装置の製造方法 |
US8252624B2 (en) | 2010-01-18 | 2012-08-28 | Applied Materials, Inc. | Method of manufacturing thin film solar cells having a high conversion efficiency |
US9099526B2 (en) | 2010-02-16 | 2015-08-04 | Monolithic 3D Inc. | Integrated circuit device and structure |
WO2011118643A1 (ja) | 2010-03-26 | 2011-09-29 | テルモ株式会社 | 留置針組立体 |
US8859393B2 (en) | 2010-06-30 | 2014-10-14 | Sunedison Semiconductor Limited | Methods for in-situ passivation of silicon-on-insulator wafers |
US8361889B2 (en) * | 2010-07-06 | 2013-01-29 | International Business Machines Corporation | Strained semiconductor-on-insulator by addition and removal of atoms in a semiconductor-on-insulator |
US9433753B2 (en) | 2010-07-16 | 2016-09-06 | Barbara R. Holliday | Medical tubing stabilizer |
US8642416B2 (en) | 2010-07-30 | 2014-02-04 | Monolithic 3D Inc. | Method of forming three dimensional integrated circuit devices using layer transfer technique |
JP5117588B2 (ja) | 2010-09-07 | 2013-01-16 | 株式会社東芝 | 窒化物半導体結晶層の製造方法 |
JP5627649B2 (ja) | 2010-09-07 | 2014-11-19 | 株式会社東芝 | 窒化物半導体結晶層の製造方法 |
FR2967812B1 (fr) | 2010-11-19 | 2016-06-10 | S O I Tec Silicon On Insulator Tech | Dispositif electronique pour applications radiofrequence ou de puissance et procede de fabrication d'un tel dispositif |
US9287353B2 (en) | 2010-11-30 | 2016-03-15 | Kyocera Corporation | Composite substrate and method of manufacturing the same |
US8481405B2 (en) | 2010-12-24 | 2013-07-09 | Io Semiconductor, Inc. | Trap rich layer with through-silicon-vias in semiconductor devices |
US8536021B2 (en) | 2010-12-24 | 2013-09-17 | Io Semiconductor, Inc. | Trap rich layer formation techniques for semiconductor devices |
JP6004285B2 (ja) | 2010-12-24 | 2016-10-05 | クォルコム・インコーポレイテッド | 半導体デバイスのためのトラップリッチ層 |
US8796116B2 (en) | 2011-01-31 | 2014-08-05 | Sunedison Semiconductor Limited | Methods for reducing the metal content in the device layer of SOI structures and SOI structures produced by such methods |
JP5372045B2 (ja) | 2011-02-25 | 2013-12-18 | 株式会社東芝 | 半導体発光素子 |
US20120235283A1 (en) | 2011-03-16 | 2012-09-20 | Memc Electronic Materials, Inc. | Silicon on insulator structures having high resistivity regions in the handle wafer |
FR2973158B1 (fr) | 2011-03-22 | 2014-02-28 | Soitec Silicon On Insulator | Procédé de fabrication d'un substrat de type semi-conducteur sur isolant pour applications radiofréquences |
FR2974944B1 (fr) * | 2011-05-02 | 2013-06-14 | Commissariat Energie Atomique | Procédé de formation d'une fracture dans un matériau |
EP2751846A4 (en) * | 2011-09-02 | 2015-06-03 | Amberwave Inc | SOLAR CELL |
US9496255B2 (en) | 2011-11-16 | 2016-11-15 | Qualcomm Incorporated | Stacked CMOS chipset having an insulating layer and a secondary layer and method of forming same |
US8741739B2 (en) | 2012-01-03 | 2014-06-03 | International Business Machines Corporation | High resistivity silicon-on-insulator substrate and method of forming |
US20130193445A1 (en) | 2012-01-26 | 2013-08-01 | International Business Machines Corporation | Soi structures including a buried boron nitride dielectric |
US8916424B2 (en) * | 2012-02-07 | 2014-12-23 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
US8936961B2 (en) * | 2012-05-26 | 2015-01-20 | International Business Machines Corporation | Removal of stressor layer from a spalled layer and method of making a bifacial solar cell using the same |
US8921209B2 (en) | 2012-09-12 | 2014-12-30 | International Business Machines Corporation | Defect free strained silicon on insulator (SSOI) substrates |
US8828746B2 (en) * | 2012-11-14 | 2014-09-09 | International Business Machines Corporation | Compensation for a charge in a silicon substrate |
US8927405B2 (en) * | 2012-12-18 | 2015-01-06 | International Business Machines Corporation | Accurate control of distance between suspended semiconductor nanowires and substrate surface |
US9202711B2 (en) | 2013-03-14 | 2015-12-01 | Sunedison Semiconductor Limited (Uen201334164H) | Semiconductor-on-insulator wafer manufacturing method for reducing light point defects and surface roughness |
US8951896B2 (en) | 2013-06-28 | 2015-02-10 | International Business Machines Corporation | High linearity SOI wafer for low-distortion circuit applications |
US9768056B2 (en) | 2013-10-31 | 2017-09-19 | Sunedison Semiconductor Limited (Uen201334164H) | Method of manufacturing high resistivity SOI wafers with charge trapping layers based on terminated Si deposition |
JP6454716B2 (ja) * | 2014-01-23 | 2019-01-16 | サンエディソン・セミコンダクター・リミテッドSunEdison Semiconductor Limited | 高抵抗率soiウエハおよびその製造方法 |
WO2015119742A1 (en) | 2014-02-07 | 2015-08-13 | Sunedison Semiconductor Limited | Methods for preparing layered semiconductor structures |
US9620617B2 (en) * | 2014-09-04 | 2017-04-11 | Newport Fab, Llc | Structure and method for reducing substrate parasitics in semiconductor on insulator technology |
-
2014
- 2014-12-29 JP JP2016545973A patent/JP6454716B2/ja active Active
- 2014-12-29 KR KR1020167022904A patent/KR102212296B1/ko active IP Right Grant
- 2014-12-29 KR KR1020217026721A patent/KR102360695B1/ko active IP Right Grant
- 2014-12-29 KR KR1020197038898A patent/KR102189611B1/ko active IP Right Grant
- 2014-12-29 WO PCT/US2014/072546 patent/WO2015112308A1/en active Application Filing
- 2014-12-29 US US15/112,083 patent/US10079170B2/en active Active
- 2014-12-29 KR KR1020207030334A patent/KR102294812B1/ko active IP Right Grant
-
2015
- 2015-01-23 TW TW104102422A patent/TWI692060B/zh active
- 2015-01-23 TW TW111107157A patent/TWI783880B/zh active
- 2015-01-23 TW TW109108223A patent/TWI709198B/zh active
- 2015-01-23 TW TW109132786A patent/TWI760855B/zh active
-
2018
- 2018-08-08 US US16/058,550 patent/US10910257B2/en active Active
- 2018-10-31 JP JP2018205664A patent/JP6730402B2/ja active Active
-
2019
- 2019-12-27 JP JP2019238122A patent/JP6779358B2/ja active Active
-
2020
- 2020-09-16 US US16/948,376 patent/US11081386B2/en active Active
- 2020-10-13 JP JP2020172396A patent/JP7021325B2/ja active Active
-
2021
- 2021-06-28 US US17/359,848 patent/US11594446B2/en active Active
-
2022
- 2022-02-03 JP JP2022015351A patent/JP7222128B2/ja active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006210596A (ja) * | 2005-01-27 | 2006-08-10 | Fujitsu Ltd | 半導体装置およびその製造方法 |
JP2007288165A (ja) * | 2006-03-20 | 2007-11-01 | Goto Ikueikai | 歪み緩和バッファー層の製造方法及び歪み緩和バッファー層を備えた積層体 |
JP2013513234A (ja) * | 2009-12-04 | 2013-04-18 | ソイテック | 電気的損失が低減した半導体オンインシュレータタイプの構造の製造プロセス及び対応する構造 |
Also Published As
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6730402B2 (ja) | 高抵抗率soiウエハおよびその製造方法 | |
JP7206366B2 (ja) | 高抵抗率半導体・オン・インシュレータウエハおよび製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200122 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200122 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20200122 |
|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20200203 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200212 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200410 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200526 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200706 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200915 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20201013 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6779358 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |