JP2006048776A - 半導体記憶装置 - Google Patents
半導体記憶装置 Download PDFInfo
- Publication number
- JP2006048776A JP2006048776A JP2004225025A JP2004225025A JP2006048776A JP 2006048776 A JP2006048776 A JP 2006048776A JP 2004225025 A JP2004225025 A JP 2004225025A JP 2004225025 A JP2004225025 A JP 2004225025A JP 2006048776 A JP2006048776 A JP 2006048776A
- Authority
- JP
- Japan
- Prior art keywords
- control signal
- discharge
- discharge path
- discharge means
- source line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
Abstract
【解決手段】セルソース線CELLSRCには、放電パス60および62が、ビット線シールド線BLCRLには、放電パス61および63が設けられている。放電パス60は、制御信号CELLSRCVSS1により、放電パス61は、制御信号BLCRLVSS1により、放電パス62は、制御信号CELLSRCVSS2により、放電パス63は、制御信号BLCRLVSS2により、制御される。
【選択図】 図6
Description
図6は、この発明の第1の実施形態にしたがった、NANDフラッシュメモリの回路例を示すものである。なお、図1の回路と同一部分については同一の符号が付与されている。
図8(a)においては、放電パス62は、CELLSRCVSS2により制御されるnチャネルMOSトランジスタ84とが直列に接続された定電流回路により実現されている。図8(b)においては、放電パス63は、BLCRLVSS2により制御されるnチャネルMOSトランジスタ85により実現されている。これらnチャネルMOSトランジスタ84および85のソースは接地電位Vssに接続されている。ここで、nチャネルMOSトランジスタ84の駆動能力は、nチャネルMOSトランジスタ64のそれよりも低く設定されている。また、nチャネルMOSトランジスタ85の駆動能力は、nチャネルMOSトランジスタ65のそれよりも低く設定されている。なお、放電パス62中のnチャネルMOSトランジスタ84は、通放電パス63中のnチャネルトランジスタ85より酸化膜が厚い高耐圧トランジスタとなっている。
さらに、本発明におけるNANDフラッシュメモリは、例えば、0.1ミクロンメートル未満の配線幅を有し、その容量が2ギガビット以上のものとすることが可能である。このようなNANDフラッシュメモリの場合、配線材料として、例えばCu(銅)を含むものを使用することが可能である。また、メモリセルアレイの構成としては、例えば、そのページ幅を、2112バイト若しくは4224バイトとすることができる。ページ幅が2112バイトの場合、2048バイトがユーザデータ部として、残りの64バイトが冗長部として使用される。
Claims (6)
- 複数のメモリセルトランジスタと選択トランジスタとが直列に接続された複数のNANDセルと、
前記複数のNANDセルの、選択トランジスタに共通に接続されたソース線と、
前記ソース線と接地電位との間に接続され、第1の制御信号により制御される第1の放電手段と、
前記ソース線と接地電位との間に接続され、前記第1の制御信号とは異なる第2の制御信号により制御される第2の放電手段と、を有することを特徴とする半導体記憶装置。 - 前記第1の制御信号は、前記第1の放電手段の導通/非導通を制御し、前記第2の制御信号は、前記第2の放電手段の導通/非導通を制御し、前記第2の制御信号は前記第1の制御信号よりも早いタイミングで前記第2の放電手段を導通させることを特徴とする請求項1記載の半導体記憶装置。
- 前記第1の放電手段の放電能力は、前記第2の放電手段の放電能力よりも高いことを特徴とする請求項2記載の半導体記憶装置。
- それぞれが複数のNANDセルに接続された複数のビット線と、
前記複数のビット線に共通に接続されたシールド線と、
前記シールド線と接地電位との間に第1の制御信号により制御される第1の放電手段と、
前記ソース線と接地電位との間に接続され、前記第1の制御信号とは異なる第2の制御信号により制御される第2の放電手段と、を有することを特徴とする半導体記憶装置。 - 前記第1の制御信号は、前記第1の放電手段の導通/非導通を制御し、前記第2の制御信号は、前記第2の放電手段の導通/非導通を制御し、前記第2の制御信号は前記第1の制御信号よりも早いタイミングで前記第2の放電手段を導通させることを特徴とする請求項4記載の半導体記憶装置。
- 前記第1の放電手段の放電能力は、前記第2の放電手段の放電能力よりも高いことを特徴とする請求項5記載の半導体記憶装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004225025A JP4693375B2 (ja) | 2004-08-02 | 2004-08-02 | 半導体記憶装置 |
US11/193,456 US7259990B2 (en) | 2004-08-02 | 2005-08-01 | Semiconductor memory device |
US11/839,341 US7835181B2 (en) | 2004-08-02 | 2007-08-15 | Semiconductor memory device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004225025A JP4693375B2 (ja) | 2004-08-02 | 2004-08-02 | 半導体記憶装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006048776A true JP2006048776A (ja) | 2006-02-16 |
JP4693375B2 JP4693375B2 (ja) | 2011-06-01 |
Family
ID=35731977
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004225025A Active JP4693375B2 (ja) | 2004-08-02 | 2004-08-02 | 半導体記憶装置 |
Country Status (2)
Country | Link |
---|---|
US (2) | US7259990B2 (ja) |
JP (1) | JP4693375B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008165958A (ja) * | 2006-12-29 | 2008-07-17 | Hynix Semiconductor Inc | セルフブースティングを用いるnandフラッシュメモリ素子の読み出し方法 |
JP2008234820A (ja) * | 2007-03-20 | 2008-10-02 | Toshiba Corp | 半導体記憶装置 |
JP2011507142A (ja) * | 2007-12-21 | 2011-03-03 | モサイド・テクノロジーズ・インコーポレーテッド | Nandフラッシュメモリにおける階層的な共通ソース線構造 |
JP2011198437A (ja) * | 2010-03-23 | 2011-10-06 | Toshiba Corp | 不揮発性半導体記憶装置 |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7580291B2 (en) * | 2006-06-08 | 2009-08-25 | Atmel Corporation | Data register with efficient erase, program verify, and direct bit-line memory access features |
JP4435202B2 (ja) * | 2007-04-24 | 2010-03-17 | 株式会社東芝 | 不揮発性半導体記憶装置 |
KR101458792B1 (ko) * | 2008-02-11 | 2014-11-10 | 삼성전자주식회사 | 플래시 메모리 장치 |
JP2012185897A (ja) * | 2011-02-14 | 2012-09-27 | Toshiba Corp | 半導体記憶システム |
JP2014164773A (ja) * | 2013-02-21 | 2014-09-08 | Toshiba Corp | 不揮発性半導体記憶装置 |
KR102167609B1 (ko) | 2014-05-13 | 2020-10-20 | 삼성전자주식회사 | 비휘발성 메모리 장치 및 그것의 프로그램 방법 |
US10528292B2 (en) * | 2018-05-22 | 2020-01-07 | Luca De Santis | Power down/power-loss memory controller |
JP2020098655A (ja) | 2018-12-17 | 2020-06-25 | キオクシア株式会社 | 半導体記憶装置 |
JP2020102293A (ja) | 2018-12-25 | 2020-07-02 | キオクシア株式会社 | 半導体記憶装置 |
JP6756878B1 (ja) * | 2019-06-17 | 2020-09-16 | ウィンボンド エレクトロニクス コーポレーション | 半導体記憶装置 |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03283200A (ja) * | 1990-03-30 | 1991-12-13 | Toshiba Corp | 不揮発性半導体記憶装置及びこれに用いられるメモリセルトランジスタのしきい値電圧の測定方法 |
JPH07282593A (ja) * | 1994-04-08 | 1995-10-27 | Nippondenso Co Ltd | 半導体メモリ装置 |
JPH0887895A (ja) * | 1994-09-17 | 1996-04-02 | Toshiba Corp | 不揮発性半導体記憶装置 |
JPH09102197A (ja) * | 1995-06-30 | 1997-04-15 | Samsung Electron Co Ltd | 半導体メモリ装置の共通ソースライン制御回路 |
JPH09180474A (ja) * | 1995-12-21 | 1997-07-11 | Nec Ic Microcomput Syst Ltd | 半導体メモリ回路 |
JPH1050080A (ja) * | 1996-07-30 | 1998-02-20 | Nec Ic Microcomput Syst Ltd | 半導体メモリ回路 |
JP2000021186A (ja) * | 1998-07-02 | 2000-01-21 | Toshiba Corp | 不揮発性半導体記憶装置 |
JP2000030473A (ja) * | 1998-07-14 | 2000-01-28 | Toshiba Corp | 不揮発性半導体記憶装置 |
JP2000076882A (ja) * | 1998-08-31 | 2000-03-14 | Toshiba Corp | 半導体記憶装置及び電圧バイアス回路 |
JP2001351390A (ja) * | 2000-06-09 | 2001-12-21 | Nec Corp | フラッシュメモリの消去動作制御方法およびフラッシュメモリの消去動作制御装置 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5253026A (en) | 1991-12-23 | 1993-10-12 | Eastman Kodak Company | Fusing apparatus having variable shape fuser roller |
KR0142364B1 (ko) * | 1995-01-07 | 1998-07-15 | 김광호 | 소거된 메모리 쎌의 임계전압 마아진 확보를 위한 공통 소오스라인 구동회로 |
KR0172408B1 (ko) * | 1995-12-11 | 1999-03-30 | 김광호 | 다수상태 불휘발성 반도체 메모리 및 그의 구동방법 |
JP3447939B2 (ja) * | 1997-12-10 | 2003-09-16 | 株式会社東芝 | 不揮発性半導体メモリ及びデータ読み出し方法 |
JP3829088B2 (ja) * | 2001-03-29 | 2006-10-04 | 株式会社東芝 | 半導体記憶装置 |
KR100399353B1 (ko) * | 2001-07-13 | 2003-09-26 | 삼성전자주식회사 | 시분할 감지 기능을 구비한 불 휘발성 반도체 메모리 장치및 그것의 읽기 방법 |
-
2004
- 2004-08-02 JP JP2004225025A patent/JP4693375B2/ja active Active
-
2005
- 2005-08-01 US US11/193,456 patent/US7259990B2/en active Active
-
2007
- 2007-08-15 US US11/839,341 patent/US7835181B2/en active Active
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03283200A (ja) * | 1990-03-30 | 1991-12-13 | Toshiba Corp | 不揮発性半導体記憶装置及びこれに用いられるメモリセルトランジスタのしきい値電圧の測定方法 |
JPH07282593A (ja) * | 1994-04-08 | 1995-10-27 | Nippondenso Co Ltd | 半導体メモリ装置 |
JPH0887895A (ja) * | 1994-09-17 | 1996-04-02 | Toshiba Corp | 不揮発性半導体記憶装置 |
JPH09102197A (ja) * | 1995-06-30 | 1997-04-15 | Samsung Electron Co Ltd | 半導体メモリ装置の共通ソースライン制御回路 |
JPH09180474A (ja) * | 1995-12-21 | 1997-07-11 | Nec Ic Microcomput Syst Ltd | 半導体メモリ回路 |
JPH1050080A (ja) * | 1996-07-30 | 1998-02-20 | Nec Ic Microcomput Syst Ltd | 半導体メモリ回路 |
JP2000021186A (ja) * | 1998-07-02 | 2000-01-21 | Toshiba Corp | 不揮発性半導体記憶装置 |
JP2000030473A (ja) * | 1998-07-14 | 2000-01-28 | Toshiba Corp | 不揮発性半導体記憶装置 |
JP2000076882A (ja) * | 1998-08-31 | 2000-03-14 | Toshiba Corp | 半導体記憶装置及び電圧バイアス回路 |
JP2001351390A (ja) * | 2000-06-09 | 2001-12-21 | Nec Corp | フラッシュメモリの消去動作制御方法およびフラッシュメモリの消去動作制御装置 |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008165958A (ja) * | 2006-12-29 | 2008-07-17 | Hynix Semiconductor Inc | セルフブースティングを用いるnandフラッシュメモリ素子の読み出し方法 |
JP2008234820A (ja) * | 2007-03-20 | 2008-10-02 | Toshiba Corp | 半導体記憶装置 |
JP2011507142A (ja) * | 2007-12-21 | 2011-03-03 | モサイド・テクノロジーズ・インコーポレーテッド | Nandフラッシュメモリにおける階層的な共通ソース線構造 |
JP2014038693A (ja) * | 2007-12-21 | 2014-02-27 | Conversant Intellectual Property Management Inc | Nandフラッシュメモリにおける階層的な共通ソース線構造 |
US8675410B2 (en) | 2007-12-21 | 2014-03-18 | Mosaid Technologies Incorporated | Hierarchical common source line structure in NAND flash memory |
TWI596611B (zh) * | 2007-12-21 | 2017-08-21 | 考文森智財管理公司 | 反及快閃記憶體中之階層共同源極線結構 |
JP2011198437A (ja) * | 2010-03-23 | 2011-10-06 | Toshiba Corp | 不揮発性半導体記憶装置 |
US8503248B2 (en) | 2010-03-23 | 2013-08-06 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory device |
Also Published As
Publication number | Publication date |
---|---|
US7259990B2 (en) | 2007-08-21 |
US7835181B2 (en) | 2010-11-16 |
US20080291742A1 (en) | 2008-11-27 |
JP4693375B2 (ja) | 2011-06-01 |
US20060023512A1 (en) | 2006-02-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7259990B2 (en) | Semiconductor memory device | |
US8000151B2 (en) | Semiconductor memory column decoder device and method | |
US8923055B2 (en) | Semiconductor device and method of operating the same | |
EP2882104A1 (en) | Level shift circuit, semiconductor device | |
TW200947443A (en) | Hierarchical common source line structure in NAND flash memory | |
JPH09106686A (ja) | 不揮発性半導体メモリのプログラム方法 | |
TWI737314B (zh) | 半導體存儲裝置及編程方法 | |
JP2007157318A (ja) | レベルシフタ及びこれを含む不揮発性半導体メモリ装置のブロックドライバー | |
JP5883494B1 (ja) | 不揮発性半導体記憶装置 | |
JP6588116B2 (ja) | レベルシフタ | |
JP3192344B2 (ja) | 半導体記憶装置 | |
JP2008204545A (ja) | 不揮発性半導体メモリ | |
US9786376B2 (en) | Non-volatile semiconductor memory device and erasing method thereof | |
KR100758885B1 (ko) | 플래시 메모리용 고속 디코더 | |
US6549465B2 (en) | Nonvolatile semiconductor memory well voltage setting circuit without latchup and semiconductor memory device provided with the circuit | |
JP6122478B1 (ja) | 不揮発性半導体記憶装置 | |
US20100232233A1 (en) | Nonvolatile semiconductor memory device | |
JP3699886B2 (ja) | 半導体記憶回路 | |
JPH08255486A (ja) | 半導体記憶装置 | |
JP4754102B2 (ja) | 負電圧発生回路および半導体記憶装置 | |
JP4184745B2 (ja) | 半導体記憶装置 | |
US7145803B2 (en) | Semiconductor memory device | |
US8159877B2 (en) | Method of directly reading output voltage to determine data stored in a non-volatile memory cell | |
JP4615297B2 (ja) | 半導体記憶装置 | |
JPH011193A (ja) | 半導体記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070618 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091208 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091211 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100204 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101126 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110111 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110201 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110222 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140304 Year of fee payment: 3 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4693375 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |