JP2006018275A - 画素領域外郭部の光漏れを防止するｃｏｔ構造液晶表示装置及びその製造方法 - Google Patents

Abstract

【課題】アレイ基板上にブラックマトリックスを形成する工程において、画素領域外郭部にブラックマトリックスを更に形成することで、画素領域外郭部の光漏れ現象を防止するＣＯＴ構造液晶表示装置及びその製造方法を提供する。
【解決手段】本発明に係るＣＯＴ構造液晶表示素子においては、ゲートライン及びゲートラインと垂直交差するデータラインにより定義される単位画素がマトリックス配列される画素領域と、ゲートライン及びデータラインとそれぞれ連結されて、画素領域の外郭に形成されるパッド部と、パッド部と画素領域間に形成されるシールパターンと、シールパターンと画素領域間に形成されて、第１ブラックマトリックスを有する画素領域外郭部と、パッド部と画素領域間に形成される静電気防止回路部を具備する第１基板と、を包含して構成されることを特徴とする。
【選択図】図１

Description

本発明は、ＣＯＴ構造の液晶表示装置に係るもので、詳しくは、画素領域外郭部にブラックマトリックスが形成された液晶表示装置に関するものである。

液晶表示装置は、屈折率異方性及び誘電率異方性を有する液晶を利用して映像を表現する表示装置であって、単位画素がマトリックス状に配列されるアレイ基板と、アレイ基板に対向してイメージをカラーに表現するカラーフィルター基板と、カラーフィルター基板とアレイ基板間に液晶が充填される構造を有する。

今日、液晶表示装置は、鮮明な色相を実現して輝度に優れたＴＮ（twisted nematic）モードの液晶表示装置が広用されている。ＴＮモードの液晶表示装置は、単位画素がマトリックス状に配列されるアレイ基板と、アレイ基板と対向してカラーフィルター層が形成されるカラーフィルター基板と、二つの基板間に螺旋形に配列される液晶層と、を具備する。アレイ基板には、スイッチング素子である薄膜トランジスタ（ＴＦＴ）が各画素毎に形成されるために、ＴＦＴアレイ基板と呼ぶ。

液晶表示装置は、自ら光を生成し得ないため、外部から光を供給するバックライトアセンブリを更に具備する。通常、ＴＮモードの液晶表示装置は、ＴＦＴアレイ基板の下部で光が進行して液晶層及び上部カラーフィルター層を通過して映像を表示するようになる。

ところが、ＴＦＴアレイ基板の下部で進行する光のうち一部は、不必要な光であるため、遮断すべきであるが、不必要な光を遮断することがブラックマトリックスである。ブラックマトリックスは、通常、不透明な金属箔膜や有機膜によりカラーフィルター層上に形成される。

しかし、ブラックマトリックスがカラーフィルター基板上に形成される液晶表示装置は、アレイ基板とカラーフィルター基板とを精密に貼り合わせることが難しく、液晶パネルの製造工程がカラーフィルター基板の製造工程とＴＦＴアレイ基板の製造工程に分散される問題がある。

従って、ブラックマトリックス及びカラーフィルター層の製造工程をアレイ基板に形成して液晶パネルの形成工程をアレイ基板に集中させることができ、貼り合わせ工程でアレイ基板とカラーフィルター基板のアラインを容易にするために、カラーフィルター層がアレイ基板に形成されるカラーフィルターオンＴＦＴ（Color filter On Glass：ＣＯＴ）構造の液晶表示装置が提案された。

以下、図４を参照してＣＯＴ構造の液晶表示装置の構造について説明する。
ＣＯＴ構造の液晶表示装置は、カラーフィルター層１１０及びブラックマトリックス１１１がアレイ基板上に形成されるのが特徴である。ＣＯＴ構造の液晶表示装置は、アレイ基板とこれと対向する上部基板に区分され、アレイ基板は、スイッチング素子であるＴＦＴと単位画素毎に形成されるカラーフィルター層と、カラーフィルター層間に形成されるブラックマトリックスを具備することを特徴とする。

また、ブラックマトリックスは、ゲートライン及びデータラインなどの反転ドメイン領域から漏洩する光を遮断する。以下、ＣＯＴ構造液晶表示装置のアレイ基板の構造について、図４を参照してより詳しく説明する。

ＣＯＴ構造のアレイ基板は、ガラスなどの透明な基板１０１上に薄膜トランジスタＴＦＴがマトリックス状に配列される。また、アレイ基板には、ゲートライン（図示せず）とデータライン１０８とが互いに垂直に交差して単位画素を定義する。単位画素の一方側にＴＦＴが形成される。

以下、ＴＦＴの構成についてより詳細に説明すると、スキャン信号を供給するゲート電極１０３と、ゲート電極１０３上に形成されるゲート絶縁層１０２と、ゲート絶縁層１０２上に形成される半導体層のアクティブ層１０４と、アクティブ層１０４とソース１０５及びドレイン電極１０６をオーム接触させるオームコンタクト層１０７と、を包含して構成される。

また、ＴＦＴ上には、ＴＦＴを外部から保護して絶縁する保護層（passivation layer）１０９が更に形成されている。

また、保護層１０９上には、ブラックマトリックス１１１が形成されるが、ブラックマトリックス１１１は、ゲートライン及びデータラインの周囲の反転ドメイン（reverse tilt domain）領域を通過する不必要な光を遮断するために、マトリックス状に配列される。また、ゲートラインとデータラインとの交差により定義される画素領域には、赤、緑、青色のサブカラーフィルター層１１０のうち何れか一つが画素毎に一つずつ形成されている。

また、ＴＦＴのドレイン電極１０６の上部には、コンタクトホールが形成されて画素電極１１２と相互連結されている。

一方、ＴＦＴアレイ基板と対向する上部基板は、ガラスなどの透明な基板１５０と、基板１５０上に形成される共通電極１５１と、共通電極１５１上に液晶の初期配向のための配向膜１５２が形成される。
また、配向膜１５２は、ＴＦＴアレイ基板上にも形成されることができる。

一方、ＴＦＴアレイ基板は、画素電極１１２が形成される画素領域の外郭には、ゲート電圧及びデータ電圧を供給するゲートパッド部及びデータパッド部が形成されるパッド部と、上部基板とアレイ基板とを貼り合わせるシーラント（sealant）が形成されるシール領域と、画素領域に隣接する画素領域外郭部と、が形成される。

ところが、画素領域外郭部からバックライトの光が漏洩するという問題が発生する。光を遮断するために、画素領域外郭部に対応する上部基板には、ブラックマトリックスが形成される。

図５を参照して液晶表示パネルの画素領域外郭部の構造について説明する。
アレイ基板は、図５に示すように、画素領域Ａと、画素領域Ａに隣接する画素領域外郭部０と、シールライン１７０が形成されるシール領域Ｐと、各種パッドが形成されるパッド部Ｑと、がそれぞれ配置される。

また、画素領域Ａとシールライン１７０間の領域である画素領域外郭部０には、画素領域に印加され得る外部の静電気を遮断するための静電気放電（electrostatic discharge、ＥＳＤ）回路が形成される。ＥＳＤ回路は、複数のＴＦＴの組合により構成され得るが、その一端子は、パッド１７０と連結されて、他の端子は、画素電極物質であるＩＴＯ（Indium Tin Oxide）により画素領域の他の配線と連結される。従って、外部の静電気がパッド１７０を通って画素領域に進入すると、ＥＳＤ回路１７１が作動して静電気を液晶パネルの他の配線に分散させて画素を保護する。

ところが、ＥＳＤ回路１７１が形成される画素領域外郭部は、透明な保護層により覆われているため、画素領域外郭部０に光が漏洩する問題が発生する。

上記のような問題を解決するために、液晶表示パネルを外郭から覆うトップケース１７５の外形により遮断しようとする努力があったが、トップケース１７５は、上部基板１５０の上段に設置される偏光板１７４と接触されてはいけないために、画素領域外郭部０を遮るのに限界があった。

画素領域外郭部を通した光漏れを防止するために、ＣＯＴ構造の液晶表示装置は、画素領域外郭部０を遮るブラックマトリックス１７３を上部基板１５０に更に形成する。また、ブラックマトリックス層１７３は、主に不透明な金属層に形成される。従って、上部基板にブラックマトリックス１７３が更に追加されるために、ＣＯＴ構造の液晶表示装置は、上部基板１５０にブラックマトリックスを形成する工程が別途に必要となる。

即ち、このような従来のＣＯＴ構造の液晶表示装置においては、アレイ基板の製造工程と上部基板の製造工程において、それぞれ一回ずつ２回のブラックマトリックス形成工程が必要であるという問題があった。

本発明は、このような従来技術の問題を解決するためになされたもので、アレイ基板上にブラックマトリックスを形成する工程において、画素領域外郭部にブラックマトリックスを更に形成して画素領域外郭部の光漏れ現象を防止することを目的とする。また、本発明は、アレイ基板のブラックマトリックス形成工程において、画素領域外郭部にもブラックマトリックスを更に形成することで、上部基板上にブラックマトリックスを形成する工程を省略して全体の製造工程を短縮することを目的とする。

このような目的を達成するために、本発明に係るＣＯＴ構造の液晶表示装置においては、第１ブラックマトリックス及びカラーフィルター層を包含する画素領域と、画素領域の外郭に形成されるシールパターンと、シールパターンと画素領域間の光漏れを防止する第２ブラックマトリックスと、第２ブラックマトリックスの外郭に形成される静電気放電回路を具備するアレイ基板と、アレイ基板と対向する上部基板と、を包含して構成されることを特徴とする。

また、本発明に係るＣＯＴ構造液晶表示装置の製造工程においては、基板上の画素領域にゲート電極、アクティブ層及びアクティブ層と連結されるソース及びドレイン電極を具備する薄膜トランジスタを形成する段階と、薄膜トランジスタを保護する保護層を形成する段階と、保護層上に画素領域外郭部へ延長されるブラックマトリックスを形成する段階と、ブラックマトリックスの間にカラーフィルター層を形成する段階と、ドレイン電極と連結される画素電極をカラーフィルター層上に形成する段階と、を順次行うアレイ基板形成段階と、アレイ基板と対向する上部基板を形成する段階及びアレイ基板と上部基板をシールパターンにより貼り合わせる段階と、を順次行うことを特徴とする。

本発明に係るＣＯＴ構造液晶表示装置及びその製造方法においては、ＣＯＴ構造の液晶表示装置を製造する時、アレイ基板に形成されるブラックマトリックスを画素領域外郭部に更に形成して画素領域外郭部の光漏れ現象を防止して画素領域と画素領域外郭部にブラックマトリックスを同時に形成することで、工程を短縮し得るという効果がある。即ち、上部基板にブラックマトリックスを形成しなくても済むため、上部基板にブラックマトリックスを形成する工程を減らし得るという効果がある。

ＣＯＴ構造の液晶表示装置は、ブラックマトリックスとカラーフィルター層がＴＦＴアレイ基板上に形成されることが特徴である。ブラックマトリックスとカラーフィルター層は、アレイ基板の各画素が配列される画素領域のみに形成される。従って、画素領域の外郭から光漏れが発生するが、本発明は、画素領域外郭部の光漏れを防止するブラックマトリックスを更に形成する。

以下、図１を参照して本発明に係るＣＯＴ構造液晶表示装置の構造に対し、説明する。

本発明に係る液晶表示装置は、カラーフィルター層を包含するアレイ基板とこれに対向するカラーフィルター基板とがシールパターン４６０により貼り合わせられている。また、アレイ基板には、複数のゲートライン（図示せず）とゲートラインと垂直交差するデータライン（図示せず）が形成される。ゲートラインとデータラインとの交差により単位画素が定義されて、単位画素の一方側にスイッチング素子である薄膜トランジスタ（ＴＦＴ）が形成されている。

図１は、ＴＦＴを包含する一つの単位画素と画素領域外郭部を示している。単位画素にデータ電圧を印加するソース及びドレイン電極を包含するＴＦＴは、保護層４０９により外部と絶縁されている。また、保護層４０９の上部には、ゲートライン及びデータラインなどの反転ドメイン領域を遮るブラックマトリックス４１０が形成されるが、ブラックマトリックス４１０は、ＴＦＴが形成される領域を一層遮っている。また、ブラックマトリックス４１０は、マトリックス状に配列されて、反転ドメイン領域を遮る。また、単位画素領域には、赤、緑、青色のカラーフィルター層４１１のうち何れか一つが形成される。

また、単位画素毎に形成されるカラーフィルター層４１１上には、画素電極４１２が形成されて、画素電極４１２は、ＴＦＴのドレイン電極と連結される。

一方、本発明のブラックマトリックス４１０は、画素領域だけではなく、画素領域外郭部０に延長されて形成される。また、ブラックマトリックス４１０が画素領域外郭部０に延長されて形成されることで、画素領域外郭部０を通って光漏れが発生することを防止することができる。

ところで、従来は、画素領域外郭部０に静電気放電回路（ＥＳＤ）が形成されていて、ブラックマトリックスを画素領域外郭部に設置することが困難であった。静電気放電回路は、複数の薄膜トランジスタの組合により形成されるが、その一電極がゲートパッド部又はデータパッド部と連結され、他の電極は画素領域のゲートライン及びデータライン又は上部基板の共通電極などと連結されて、外部から流入される静電気を放電させる役割をする。また、静電気放電回路は、画素電極物質のＩＴＯ（Indium Tin Oxide）によりパッド部及び画素領域内の複数の配線と連結される。連結は、保護層４０９上に形成される複数のコンタクトホール（図示せず）を通って行われる。

ところが、保護層４０９上に厚い有機膜であるブラックマトリックス４１０が形成されると、コンタクトホールを形成することが難しい。即ち、画素領域内の各種配線及び上部基板に形成される各種配線と静電気防止回路とを連結するためのコンタクトホールは、ブラックマトリックス４１０及びその下方の保護層４０９を除去して形成するべきである。

しかし、ブラックマトリックス４１０は、厚いだけではなく、微細な蝕刻が難しくて静電気防止回路を露出させるコンタクトホールを形成することができない。

従って、本発明は、静電気放電回路を画素領域外郭部０に形成しない。即ち、図１に示すように、本発明に係る静電気防止回路４５０は、画素領域外郭部０に延長されるブラックマトリックス４１０の外郭に形成される。特に、画素領域外郭部０とパッド部Ｑ間に上部基板と下部基板とを貼り合わせるシールパターン４６０が形成されるが、本発明の静電気放電回路４５０は、シールパターン４６０下に形成されることができる。

また、シールパターン４６０は、静電気防止回路部と画素領域の各種配線及び上部基板の各種配線がＩＴＯ配線により相互連結された後に形成されるために、静電気防止回路部４５０上にシールパターン４６０を形成することは可能である。

従って、本発明は、シールパターン形成工程の順序を変化させてブラックマトリックス４１０を画素領域外郭部０に延長して形成しながらも、ブラックマトリックス４１０により覆われない静電気放電回路４５０を構成することができる。

また、シールパターン４６０の外郭においては、ゲート信号及びデータ信号が入力されるゲートパッド部又はデータパッド部などが形成されるパッド部Ｑが更に形成されている。

一方、ＴＦＴアレイ基板５００の上部には、共通電極を包含する上部基板６００が位置するが、上部基板は、透明なガラスなどの基板４８０とアレイ基板５００に形成される画素電極４１２と共に液晶に電界を印加する共通電極（図示せず）及び液晶の初期配向のための配向膜（図示せず）を包含して構成される。

また、上部基板６００とアレイ基板５００は、シールパターン４６０により互いに貼り合わせられ、その間に液晶が注入される。上部基板６００とアレイ基板５００のセルギャップを誘起するために上部基板６００又はアレイ基板５００には、複数のスペーサ４８３が更に形成される。

また、上部基板５００の外面には偏光板３６１が形成されるが、偏光板３６１は、アレイ基板５００の外部にも更に形成される。

また、上部基板６００とアレイ基板５００との貼り合わせにより形成される液晶表示パネルは、モジュール装置により保護されるが、モジュール装置の中の一つが液晶表示パネルの上部から液晶表示パネルの縁を遮るトップケース３７０である。また、トップケース３７０は、液晶パネルを外部の衝撃から保護する機能をすると共に、アレイ基板５００の画素領域外郭部０から発生する光漏れを防止することができる。

しかし、上部基板に形成される偏光板３６１との接触を避けるために、トップケース３７０は、画素領域外郭部０を完全に遮ることができない。従って、本発明の画素領域外郭部０に形成されるブラックマトリックス４１０は必要である。

一方、本発明は、トップケース３７０の形成位置を調節して静電気放電回路の形成位置を調節することができる。

本発明の他の実施形態は、静電気放電回路４５０をシールパターン４６０の前段に形成することを提案する。

以下、図２を参照して本発明の他の実施形態に係る液晶表示装置の構成に対し、説明する。

本発明に係る液晶表示装置の基本構成は、実施形態と同様であるため、重複する構成要素の説明は省略する。

アレイ基板５００上には、図２に示すように、画素領域Ａとシールパターン４６０が形成されるシールライン形成領域Ｐと、シールライン形成領域Ｐと画素領域Ａ間に形成される画素領域外郭部０と、ゲート電圧又はデータ電圧が印加されるパッド部Ｑと、が形成される。画素領域外郭部０の中で、シールパターン４６０に隣接して静電気放電回路４５０が形成される。静電気放電回路４５０を除外した画素領域外郭部０の残りの領域は、ブラックマトリックス４１０により遮られる。

一方、液晶パネルの外郭を覆うトップケースは、延長されて静電気放電回路４５０が形成される画素領域外郭部０の一部を遮る。また、トップケースは、上部基板の偏光板３６１と接触しない範囲でより延長されることができる。

従って、トップケース３７０とブラックマトリックス４１０により画素領域外郭部０の光漏れを防止することができる。

製品によってはシールライン形成領域Ｐからパッド部Ｑに至るリンク部（図示せず）が更に形成され得る。リンク部は、ゲートライン間又はデータライン間の間隔が狭くなりながらパッド部と連結される所である。従って、リンク部は、空間が狭くて静電気放電回路を形成することが難しいが、本発明は、リンク部ではない画素領域外郭部０に静電気放電回路が形成されるため、静電気放電回路を形成するための空間を十分に確保することができる。しかし、静電気放電回路がシールライン形成部Ｐ又は画素領域外郭部０に形成されることで制限されることない。即ち、デザインルールを改善して静電気防止回路を微細線幅に設計する場合、リンク部に形成されることもできる。

以下、本発明に係るＣＯＴ構造液晶表示装置の製造工程に対し、図３Ａ〜図３Ｇを参照して説明する。

図３Ａに示すように、ガラスなどの透明な基板４０１上にゲート電極４０２及びゲートパッド電極４０３を形成する。ゲート電極４０２は、金属箔膜をスパッタリング方法により蒸着してフォトリソグラフィ工程を利用して所定のパターンに形成することができる。

次いで、ゲート電極４０２上にシリコン酸化膜のゲート絶縁層４０４をプラズマ化学気相蒸着方法（ＰＥＣＶＤ）方法により形成する。

次いで、図３Ｂに示すように、ゲート電極４０２上にアクティブ層４０５とオームコンタクト層４０６を形成する。アクティブ層４０５は、半導体層から構成されて、 ＰＥＣＶＤ 方法により蒸着されてドライエッチングプロセスによってパターニングされることができる。

次に、図３Ｃに示すように、スパッタリング方法により金属箔膜を蒸着し、フォトリソグラフィ工程によりソース及びドレイン電極４０７、４０８を形成し、画素領域にはデータライン（図示せず）を形成する。

次いで、ソース及びドレイン電極４０７、４０８上に絶縁層の保護層４０９を更に形成する。

一方、図３Ａ〜図３Ｃには、図示されなかっが、ＴＦＴが形成される画素領域外郭部に静電気放電回路が共に形成されることもできる。静電気放電回路も保護層４０９により保護される。

次いで、図３Ｄに示すように、保護層４０９上、特に、画素領域Ａに有機膜から構成されるブラックマトリックス４１０を形成する。ブラックマトリックスは、格子状に構成されて、ゲートライン及びデータラインを遮って反転ドメイン領域であるゲートライン及びデータラインの隣接部を遮る。且つ、ブラックマトリックス４１０は、延長されて画素領域外郭部０も同時に遮る。

ブラックマトリックス４１０を形成した後、ブラックマトリックスの間、即ち、単位画素毎にカラーフィルター層４１１を形成する。カラーフィルター層４１１は、赤、緑、青色のサブカラーフィルター層をフォトマスク工程を適用して分散法により形成することができる。

カラーフィルター層を形成する工程において、ＴＦＴの所定領域にはカラーフィルター層が形成されないようにする。

次いで、ＴＦＴのドレイン電極４０８を露出させるコンタクトホールを形成する。コンタクトホールは、カラーフィルター層が形成されない領域に形成して保護層のみの除去により容易に形成することができる。

コンタクトホールが形成される段階において、静電気放電回路部の一電極を露出させるコンタクトホールが同時に形成される。また、ゲートパッド電極を露出させるコンタクトホールも共に形成される。

次いで、図３Ｆに示すように、コンタクトホールを通ってドレイン電極と連結されて単位画素毎に形成される画素電極４１２を形成する。画素電極は、透明電極であるＩＴＯをスパッタリングして蒸着した後、フォトリソグラフィ工程を適用してパターニングする。画素電極がパターニングされる段階において、パッド部のパッド及び静電気放電回路と画素領域の配線とを連結する静電気放電回路の連結配線が同時に形成される。

次いで、ポリイミド（polyimide）から構成される配向膜を画素電極が形成されたアレイ基板上に形成することで、ＴＦＴアレイ基板を完成する。

一方、ＴＦＴアレイ基板と対向する上部基板が別途の工程によって形成される。上部基板には、共通電極４８１が形成され、且つ、配向膜４８２が更に形成される。本発明の上部基板には、画素領域外郭部の光漏れの防止のためのブラックマトリックスが形成されないことが特徴である。

次いで、別途の工程により形成された上部基板とアレイ基板をシールパターンを通って貼り合わせる工程を進行する。貼り合わせ工程は、シールラインの形成工程、上部基板とアレイ基板のアライン工程及び貼り合わせ工程によって形成される。

貼り合わせ工程の後、液晶パネルのセルギャップに液晶を充填させて切断して単位液晶パネルを完成する。

本発明に係るＣＯＴ構造液晶表示装置を示す断面図である。 他の実施形態による本発明に係る液晶表示装置を示す断面図である。 本発明に係る液晶表示装置の製造工程を示すフローチャートである。 図３Ａに続く液晶表示装置の製造工程を示すフローチャートである。 図３Ｂに続く液晶表示装置の製造工程を示すフローチャートである。 図３Ｃに続く液晶表示装置の製造工程を示すフローチャートである。 図３Ｄに続く液晶表示装置の製造工程を示すフローチャートである。 図３Ｅに続く液晶表示装置の製造工程を示すフローチャートである。 図３Ｆに続く液晶表示装置の製造工程を示すフローチャートである。 従来のＣＯＴ構造の液晶表示装置を示す断面図である。 従来のＣＯＴ構造の液晶表示装置の画素領域外郭部を示す断面図である。

符号の説明

４０９:保護層
４１０:ブラックマトリックス
４１１:カラーフィルター層
４１２:画素電極
４５０:静電気防止回路部
４６０:シールパターン
４８１:共通電極

Claims (13)

1. ゲートライン及びゲートラインと垂直交差するデータラインにより画定される単位画素がマトリックス配列される画素領域と、
   ゲートライン及びデータラインとそれぞれ連結されて、画素領域の外郭に形成されるパッド部と、
   パッド部と画素領域間に形成されるシールパターンと、
   シールパターンと画素領域間に形成されて、第１ブラックマトリックスを有する画素領域外郭部と、
   パッド部と画素領域間に形成される静電気防止回路部を具備する第１基板と、を包含して構成されることを特徴とするＣＯＴ構造液晶表示素子。
2. 画素領域は、単位画素毎に形成されるサブカラーフィルター層と、
   サブカラーフィルターの間に形成される第２ブラックマトリックスと、を更に具備することを特徴とする請求項１記載のＣＯＴ構造液晶表示素子。
3. 第１ブラックマトリックスは、第２ブラックマトリックスが画素領域外郭部へ延長された延長部であることを特徴とする請求項２記載のＣＯＴ構造液晶表示装置。
4. 静電気放電回路は、シールパターンの下に形成されることを特徴とする請求項１記載のＣＯＴ構造液晶表示装置。
5. 画素領域外郭部を遮るトップケースを更に具備することを特徴とする請求項１記載のＣＯＴ構造液晶表示装置。
6. 第１ブラックマトリックスとシールパターン間に静電気放電回路が形成されながらトップケースにより遮られることを特徴とする請求項５記載のＣＯＴ構造液晶表示装置。
7. カラーフィルター層上に画素電極が更に形成されることを特徴とする請求項２記載のＣＯＴ構造液晶表示装置。
8. 静電気防止回路は、ブラックマトリックスにより遮られないことを特徴とする請求項１記載のＣＯＴ構造液晶表示装置。
9. 基板上の画素領域にゲート電極、アクティブ層及びアクティブ層と連結されるソース及びドレイン電極を具備する薄膜トランジスタを形成する段階と、
   薄膜トランジスタを保護する保護層を形成する段階と、
   保護層上に画素領域外郭部へ延長されるブラックマトリックスを形成する段階と、
   画素領域にカラーフィルター層を形成する段階と、
   カラーフィルター層上に画素電極を形成する段階と、を順次行うことを特徴とするＣＯＴ構造液晶表示装置製造方法。
10. アレイ基板と対向する上部基板を形成する段階と、
    アレイ基板と上部基板とを貼り合わせるシールパターンをアレイ基板及び上部基板のうち何れか一つに形成する段階と、
    シールパターンによりアレイ基板と上部基板とを貼り合わせる段階と、を更に行うことを特徴とする請求項９記載のＣＯＴ構造液晶表示装置製造方法。
11. 上部基板の形成段階は、
    基板上に共通電極を形成する段階と、
    共通電極上に配向膜を形成する段階と、を順次行うことを特徴とする請求項１０記載のＣＯＴ構造液晶表示装置製造方法。
12. アレイ基板の中で、シールパターンの形成領域に静電気放電回路が更に形成されることを特徴とする請求項９記載のＣＯＴ構造液晶表示素子製造方法。
13. ブラックマトリックスは、静電気放電回路上には形成されないことを特徴とする請求項９記載のＣＯＴ構造液晶表示素子製造方法。
    

Images