JP2006011429A - アクティブマトリックス型電界発光ディスプレイ装置 - Google Patents

アクティブマトリックス型電界発光ディスプレイ装置 Download PDF

Info

Publication number
JP2006011429A
JP2006011429A JP2005173683A JP2005173683A JP2006011429A JP 2006011429 A JP2006011429 A JP 2006011429A JP 2005173683 A JP2005173683 A JP 2005173683A JP 2005173683 A JP2005173683 A JP 2005173683A JP 2006011429 A JP2006011429 A JP 2006011429A
Authority
JP
Japan
Prior art keywords
transistor
power supply
wiring
electrically connected
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005173683A
Other languages
English (en)
Inventor
Tae-Wook Kang
泰旭 姜
Chang-Su Kim
昌樹 金
Chang-Yong Jeong
倉龍 鄭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung SDI Co Ltd
Original Assignee
Samsung SDI Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung SDI Co Ltd filed Critical Samsung SDI Co Ltd
Publication of JP2006011429A publication Critical patent/JP2006011429A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/08—Fault-tolerant or redundant circuits, or circuits in which repair of defects is prepared
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/341—Short-circuit prevention

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Control Of El Displays (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

【課題】 隣接した副画素における電源配線とデータ配線間の短絡発生を防止することが可能なアクティブマトリックス型電界発光ディスプレイ装置を提供する。
【解決手段】 本発明のアクティブマトリックス型電界発光ディスプレイ装置は，電源配線１７０と，電源配線１７０の一方側に配置され，電源配線１７０に電気的に接続される第１トランジスタ１５０と，電源配線１７０の他方側に配置され，電源配線１７０に電気的に接続される第２トランジスタ２５０と，第１トランジスタ１５０及び第２トランジスタ２５０にそれぞれ電気的に接続される電界発光素子１６０，２６０とを備える。
【選択図】 図４

Description

本発明は，アクティブマトリックス型電界発光ディスプレイ装置に係り，より詳しくは，隣接した副画素における電源配線とデータ配線間の短絡発生を防止することが可能なアクティブマトリックス型電界発光ディスプレイ装置に関するものである。なお副画素とは，複数の各色の副画素が集まって一つの画素を構成するための単位表示部である。
図１は従来のアクティブマトリックス型電界発光ディスプレイ装置の回路を概略的に示す回路図，図２は図１のＡ部分を示す要部拡大図，図３は図１のＡ部分を概略的に示すアクティブマトリックス型電界発光ディスプレイ装置の平面図である。
図１に示すように，ディスプレイ装置には縦横方向に複数のデータ配線２０，スキャン配線３０，電源配線７０を張り巡らせ，各ラインに複数の副画素を配列配列している。
図２に示すように，各副画素において，スキャンドライバー（図示せず）に接続されたスキャン配線３０にはスイッチングトランジスタ１０のゲート電極１１が接続されている。スイッチングトランジスタ１０の一方の電極１２はデータドライバー（図示せず）に接続されたデータ配線２０に接続され，スイッチングトランジスタ１０の他方の電極１３はドライビングトランジスタ５０のゲート電極５１とスイッチングキャパシタ４０の第１キャパシタ電極４１に接続されている。電源配線７０にはスイッチングキャパシタ４０の第２キャパシタ電極４２及びドライビングトランジスタ５０の一方の電極５２が接続されている。ドライビングトランジスタ５０の他方の電極５３は電界発光素子６０の画素電極６１に接続されている。
上記のような構造において，スキャン配線３０の中から選択された行にスキャン信号が印加されると，そのスキャン配線３０に接続された全ての副画素においてスイッチングトランジスタ１０のゲート電極１１に電圧が印加されることとなり，各スイッチングトランジスタ１０の電極１２から電極１３へ電流が流れることが可能となる。そして選択されたデータ配線２０に電流を供給することにより，選択されたデータ配線２０とスキャン配線３０の交点の副画素を発光させることができる。
この場合において発光する各副画素に流れる電流は電源配線７０を介して供給されるので，この電源配線７０には常時一定の電圧が印加され，前述したような選択回路によって選択された副画素にのみ電源配線７０から電流が供給される。
しかし，上述した従来の構造においては，データ配線２０と電源配線７０が常に隣接した対として配置されるので，データ配線２０と電源配線７０間の短絡が発生しやすい。データ配線２０と電源配線７０間の短絡が起きると，電源配線７０には常時一定の電圧が印加されて電流が流れるため，その電流が，電源配線７０と短絡しているデータ配線２０に流れ込む。その結果，前述したような発光する副画素の選択において誤動作を引き起こし，結果的に発光してはならない副画素が発光するおそれがあった。
そこで本発明は，隣接した副画素における電源配線とデータ配線間の短絡発生を防止することが可能なアクティブマトリックス型電界発光ディスプレイ装置を提供することを目的としている。
上記課題を解決するために，本発明に係るアクティブマトリックス型電界発光ディスプレイ装置の代表的な構成は，電源配線と；上記電源配線の一方側に配置され，上記電源配線に電気的に接続される第１トランジスタと；上記電源配線の他方側に配置され，上記電源配線に電気的に接続される第２トランジスタと；上記第１トランジスタ及び上記第２トランジスタにそれぞれ電気的に接続される電界発光素子とを備えることを特徴とする。
さらに上記第１トランジスタに電気的に接続される第３トランジスタと；上記第２トランジスタに電気的に接続される第４トランジスタと；を備えていてもよい。また，上記第３トランジスタに電気的に接続した第１配線と；上記第４トランジスタに電気的に接続した第２配線と；を備えていてもよい。
上記第１トランジスタ，上記第１トランジスタに電気的に接続された電界発光素子，及び上記第３トランジスタからなる第１副画素は上記電源配線と上記第１配線との間に配置し，上記第２トランジスタ，上記第２トランジスタに電気的に接続された電界発光素子，及び上記第４トランジスタからなる第２副画素は上記電源配線と上記第２配線との間に配置することでもよい。また，上記第１副画素と上記第２副画素はその構造が上記電源配線を基準として略線対称とすることでもよい。
また，上記第１トランジスタと第２トランジスタは互いに異なるサイズの半導体層を具備することでもよい。また，上記第１トランジスタに電気的に接続されている電界発光素子のサイズと上記第２トランジスタに電気的に接続されている電界発光素子とのサイズが互いに異なることでもよい。
本発明に係るアクティブマトリックス型電界発光ディスプレイ装置の他の代表的な構成は，第１電源配線と；上記第１電源配線と平行な第２電源配線と；上記第１電源配線の上記第２電源配線に対する反対側に配置され，上記第１電源配線に電気的に接続される第１トランジスタと；上記第２電源配線の上記第１電源配線に対する反対側に配置され，上記第２電源配線に電気的に接続される第２トランジスタと；上記第１トランジスタ及び第２トランジスタにそれぞれ電気的に接続される電界発光素子と；を備えることを特徴とする。
さらに，上記第１トランジスタに電気的に接続される第３トランジスタと；上記第２トランジスタに電気的に接続される第４トランジスタと；を備えていてもよい。また，上記第３トランジスタに電気的に接続された第１配線と；上記第４トランジスタに電気的に接続された第２配線と；を備えていてもよい。
上記第１トランジスタ，上記第１トランジスタに電気的に接続された電界発光素子，及び上記第３トランジスタからなる第１副画素は上記第１電源配線と上記第１配線との間に配置し，上記第２トランジスタ，上記第２トランジスタに電気的に接続された電界発光素子，及び上記第４トランジスタからなる第２副画素は上記第２電源配線と上記第２配線との間に配置することでもよい。また，上記第１副画素と上記第２副画素はその構造が上記第１電源配線及び上記第２電源配線を基準として略線対称とすることでもよい。
また，上記第１トランジスタと上記第２トランジスタが互いに異なるサイズの半導体層を具備することでもよい。また，上記第１トランジスタに電気的に接続された電界発光素子のサイズと上記第２トランジスタに電気的に接続された電界発光素子のサイズが互いに異なることでもよい。
本発明に係るアクティブマトリックス型電界発光ディスプレイ装置の他の代表的な構成は，複数のトランジスタを備えた副画素をマトリクス状に多数備えるアクティブマトリックス型電界発光ディスプレイ装置において：上記副画素の境界につき一つおきに電源配線を配置し；上記電源配線の両側に配置された上記副画素内のトランジスタを上記電源配線に対する略線対称に配置して，１つの電源配線から両側の副画素に電源を供給し；上記電源配線のない上記副画素の境界に，該境界の両側の副画素に信号を送るための第１配線及び第２配線を配置したことを特徴とする。
本発明に係るアクティブマトリックス型電界発光ディスプレイ装置の他の代表的な構成は，複数のトランジスタを備えた副画素をマトリクス状に多数備えるアクティブマトリックス型電界発光ディスプレイ装置において：上記副画素の境界につき１つおきに２つの平行な第１電源配線および第２電源配線を配置し；上記第１及び第２電源配線の両側に配置された上記副画素内のトランジスタをこれらの電源配線に対する略線対称に配置し；上記第１及び第２電源配線のない上記副画素の境界に，該境界の両側の副画素に信号を送るための第１配線及び第２配線を配置したことを特徴とする。
本発明に係るアクティブマトリックス型電界発光ディスプレイ装置によれば，隣接した２つの副画素が１本の電源配線を共有するようにすることにより，電源配線とデータ配線のような他の種類の配線との短絡が発生することを防止することができる。従って，選択されていない副画素が発光するなどの誤作動を防止して，原画像をより正確に実現することができる。さらに，隣接した２つの副画素が１本の電源配線を共有するようにすることにより，電源配線の数を半分に減らして配線の単純化等を図ることができる。
同様に，隣接した２つの副画素がそれぞれ異なる電源配線に接続されるようにし，かつ電源配線を互いに隣接するように配置することにより，電源配線とデータ配線のような他の種類の配線との短絡が発生することを防止することができる。
以下に添付図面を参照しながら，本発明の好適な実施の形態について詳細に説明する。なお，本明細書及び図面において，実質的に同一の機能構成を有する構成要素については，同一の符号を付することにより重複説明を省略する。
［第１実施形態］
図４は本発明の好適な第１実施形態に係るアクティブマトリックス型電界発光ディスプレイ装置の回路を概略的に示す回路図，図５は図４のＢ部分を示す回路図，図６は図４のＢ１部分を概略的に示すアクティブマトリックス型電界発光ディスプレイ装置の平面図，図７は図６のＰ１〜Ｐ１２に沿って切り取って示したアクティブマトリックス型電界発光ディスプレイ装置の断面図である。
電界発光ディスプレイ装置は，発光層における発光色相に沿って様々な画素パターンを備えるが，例えば各画素は赤色，緑色及び青色の副画素を備える。このような電界発光ディスプレイ装置に備えられた各副画素は，電流駆動方式の電界発光素子であって，上記素子を構成する両電極間の電流量に応じて赤色，緑色または青色の光を発光して所定の画像を実現する。
上記電界発光素子は，簡略に説明すると，画素電極と，上記画素電極の上部に備えられる少なくとも発光層を含む中間層と，上記中間層の上部に備えられる対向電極とから構成される。本発明は，必ずしも上記のような構造に限定されず，様々な電界発光素子の構造がそのまま適用できる。
図５を参照すると，電源配線１７０が備えられており，電源配線１７０の一方側（図５では左側）にはその電源配線１７０に接続される第１トランジスタ１５０が備えられており，電源配線１７０の他方側（図５では右側）にはその電源配線１７０に接続される第２トランジスタ２５０が備えられている。第１トランジスタ１５０に電界発光素子１６０が電気的に接続されており，第２トランジスタ２５０にも電界発光素子２６０が電気的に接続されている。すなわち，上記電源配線１７０と交差する方向にお互い隣接した（電源配線の両側に配置された）２つの副画素が１本の電源配線１７０を共有している構造である。
このように２つの副画素が１本の電源配線１７０を共有するようにすることにより，電源配線１７０が各副画素を選択するために備えられた他の配線と隣接しなくなり，結果として電源配線１７０と他の配線との短絡を防止して副画素の誤作動を防止することができる。
一方，図５を参照すると，電源配線１７０の第１トランジスタ１５０に電気的に接続される第３トランジスタ１１０がさらに備えられている。さらに第２トランジスタ２５０にも第４トランジスタ２１０が電気的に接続されている。そして，第１トランジスタ１５０及び第３トランジスタ１１０に電気的に接続された第１ストレージキャパシタ１４０がさらに備えられ，第２トランジスタ２５０及び第４トランジスタ２１０に電気的に接続された第２ストレージキャパシタ２４０がさらに備えられている。また，第１配線１２０，第２配線２２０及び第３配線１３０がさらに備えられ，第１配線１２０は第３トランジスタ１１０に電気的に接続され，第２配線２２０は第４トランジスタ２１０に電気的に接続されている。
上記構造をさらに詳しく説明すると，第３トランジスタ１１０の第５電極１１２は第１配線１２０によって駆動回路（図示せず）に接続され，第３トランジスタ１１０の第３ゲート電極１１１は第３配線１３０によって駆動回路（図示せず）に接続され，第３トランジスタ１１０の第６電極１１３は第１ストレージキャパシタ１４０の第１キャパシタ電極１４１及び第１トランジスタ１５０の第１ゲート電極１５１に接続される。
一方，第４トランジスタ２１０の第７電極２１２は第２配線２２０によって駆動回路に接続され，第４トランジスタ２１０の第４ゲート電極２１１は第３配線１３０によって駆動回路に接続され，第４トランジスタ２１０の第８電極２１３は第２ストレージキャパシタ２４０の第１キャパシタ電極２４１及び第２トランジスタ２５０の第２ゲート電極２５１に接続される。
上記のような構成においては，第１配線１２０及び第２配線２２０がデータを伝送するデータラインに，第３配線１３０がスキャンラインにそれぞれ該当することができる。この場合，第３トランジスタ１１０及び第４トランジスタ２１０がスイッチングトランジスタの役割を行い，第１トランジスタ１５０及び第２トランジスタ２５０がドライビングトランジスタの役割を行う。勿論，上記のような回路において各副画素，すなわち各電界発光素子に２つ以上のトランジスタが電気的に接続されてもよい。
次に，各電界発光素子にスイッチングトランジスタとドライビングトランジスタの２つのトランジスタが接続された場合について説明する。
第１ストレージキャパシタ１４０の第２キャパシタ電極１４２と第１トランジスタ１５０の第１電極１５２は電源配線１７０に接続され，第１トランジスタ１５０の第２電極１５３は電界発光素子１６０の画素電極１６１に接続される。図７から分かるように，電界発光素子１６０の対向電極１６２は画素電極１６１と隔てて対向配置され，この画素電極１６１と対向電極１６２との間には少なくとも発光層を含む中間層１８７が備えられる。
一方，第２ストレージキャパシタ２４０の第２キャパシタ電極２４２と第２トランジスタ２５０の第３電極２５２は電源配線１７０に接続され，第２トランジスタ２５０の第４電極２５３は電界発光素子２６０の画素電極２６１に接続される。電界発光素子２６０の概略的な構造は上述したとおりである。
図６及び図７には図４のＢ１部分の物理的な構造が概略的に示されている。参考として，図６には図７に示していない第１配線１２０及び第２配線２２０，第３ゲート電極１１１，第５電極１１２，第６電極１１３，第４ゲート電極２１１，第７電極２１２，第８電極２１３及び第３配線１３０が示されており，図７には図６に示していない構成要素，すなわち基板１８１，バッファ層１８２，ゲート絶縁膜１８３，層間絶縁膜１８４，第１保護膜１８５，対向電極１６２及び第２保護膜１８９が示されている。
駆動回路によって第３ゲート電極１１１にスキャン信号が印加されると，第５電極１１２と第６電極１１３とを接続させる半導体層にチャネルが形成され，このチャネルを介して第１配線１２０からデータ信号が第１ストレージキャパシタ１４０及び第１トランジスタ１５０に伝達される。これにより，第１電極１５２と第２電極１５３とを接続させる半導体層にチャネルが形成され，このチャネルを介して電源配線１７０からの信号が電界発光素子１６０の画素電極１６１に印加される。
一方，駆動回路によって第４ゲート電極２１１にスキャン信号が印加されると，第７電極２１２と第８電極２１３とを接続する半導体層に導電チャネルが形成され，この導電チャネルを介して第２配線２２０からデータ信号が第２ストレージキャパシタ２４０及び第２トランジスタ２５０に伝達される。これにより，第３電極２５２と第４電極２５３とを接続させる半導体層にチャネルが形成され，このチャネルを介して電源配線１７０からの信号が電界発光素子２６０の画素電極２６１に印加される。
次に，図７を参照して上記副画素部の具体的な構成について説明する。
図７において，Ｐ１〜Ｐ２及びＰ１１〜Ｐ１２には電界発光素子１６０，２６０が示されており，Ｐ２〜Ｐ３及びＰ１０〜Ｐ１１にはそれぞれ第１トランジスタ１５０と第２トランジスタ２５０が示されており，Ｐ３〜Ｐ６及びＰ７〜Ｐ１０にはそれぞれ第１ストレージキャパシタ１４０と第２ストレージキャパシタ２４０が示されている。
図７に示した基板１８１上には，基板１８１から半導体層１８０，２８０への不純物浸透防止及び上記基板１８１の平滑性のために全面的にバッファ層１８２を形成している。バッファ層１８２が形成される場合，このバッファ層１８２上に第１トランジスタ１５０及び第２トランジスタ２５０が備えられる。第１トランジスタ１５０及び第２トランジスタ２５０を覆うように第１保護膜１８５が形成され，この第１保護膜１８５の第２電極１５３及び第４電極２５３に対応する部分にはコンタクトホールが形成される。コンタクトホールの形成された領域を含む領域に画素電極１６１，２６１が形成される。この画素電極１６１，２６１は，第１保護膜１８５に形成されたコンタクトホールを介して，第１トランジスタ１５０の第２電極１５３及び第２トランジスタ２５０の第４電極２５３とそれぞれ接続される。
画素電極１６１，２６１上には少なくとも発光層を含む中間層１８７，２８７が形成され，中間層１８７，２８７上には対向電極１６２，２６２が形成される。対向電極１６２，２６２の上部には必要に応じて第２保護膜１８９が形成されてもよい。
電界発光素子が背面発光型の場合には，基板１８１，バッファ層１８２，ゲート絶縁膜１８３，層間絶縁膜１８４，第１保護膜１８５及び画素電極１６１，２６１は透明な素材で形成され，対向電極１６２は光反射率に優れた金属素材で形成される。電界発光素子が前面発光型の場合には，画素電極１６１，２６１は光反射率に優れた金属素材で形成され，対向電極１６２及び第２保護膜１８９は透明な素材で形成できる。本発明に係る電界発光素子は背面発光型であってもよく，前面発光型または両面発光型であってもよいなど，電界発光素子で生成された光は画素電極１６１，２６１及び対向電極１６２の少なくとも一つ以上を介して外部に射出できる。
画素電極１６１，２６１は，透明な素材で形成される場合には，ＩＴＯ，ＩＺＯ，ＺｎＯまたはＩｎ２Ｏ３で形成できる。画素電極は，反射型電極として用いられる場合には，Ａｇ，Ｍｇ，Ａｌ，Ｐｔ，Ｐｄ，Ａｕ，Ｎｉ，Ｎｄ，Ｉｒ，Ｃｒまたはこれらの化合物などで反射膜を形成した後，その上にＩＴＯ，ＩＺＯ，ＺｎＯまたはＩｎ２Ｏ３で形成できる。画素電極のパターンは図４〜図７に示すように画素に対応する形で形成できる。
対向電極１６２が透明素材で形成される場合には，Ｌｉ，Ｃａ，ＬｉＦ／Ｃａ，ＬｉＦ／Ａｌ，Ａｌ，Ａｇ，Ｍｇまたはこれらの化合物を後述の中間層を向かうように蒸着した後，その上にＩＴＯ，ＩＺＯ，ＺｎＯまたはＩｎ２Ｏ３などの透明な物質で補助電極またはバス電極ラインが備えられるようにすることができる。対向電極が反射型電極として用いられる場合には，Ｌｉ，Ｃａ，ＬｉＦ／Ｃａ，ＬｉＦ／Ａｌ，Ａｌ，Ａｇ，Ｍｇまたはこれらの化合物を全面蒸着して形成する。ところが，必ずしもこれに限定されるのではなく，画素電極及び対向電極として伝導性ポリマーなどの有機物を使用することもできる。対向電極１６２は，全体画素を覆うように，あるいは各画素に対応するように備えられる。
一方，各電界発光素子１６０，２６０は，第１トランジスタ１５０の第２電極１５３または第２トランジスタ２５０の第４電極２５３に電気的に接続された画素電極１６１，２６１と，それに対向する対向電極１６２との間に，少なくとも発光層を含む中間層１８７，２８７を備える。この中間層の種類によって，電界発光素子が有機電界発光素子または無機電界発光素子に区分できる。
有機電界発光素子の場合には低分子有機膜または高分子有機膜を使用する。
低分子有機膜を使用する場合，上記中間層はホール注入層（HIL:hole injection layer)，ホール輸送層(HTL:hole transport layer)，発光層(EML:emission layer)，電子輸送層(ETL:electron transport layer)及び電子注入層(EIL:electron injection layer)などが単一あるいは複合の構造で積層されて形成でき，使用可能な有機材料も銅フタロシアニン(CuPc:copper phthalocyanine)，N,N’-ジ(ナフタレン−1-イル)-N,N’-ジフェニル−ベンジジン(N,N’-Di(naphthalene-1-yl)-N,N’-diphenyl-benzidine:NPB)，トリス−8−ヒドロキシキノリンアルミニウム(tris-8-hydroxyquinoline aluminum:Alq3)などを始めとして様々に適用可能である。
このような低分子有機膜は，真空中で有機物を加熱して蒸着する方式で形成できる。勿論，上記中間層の構造は必ずしもこれに限定されるのではなく，必要に応じて様々な層で構成することができる。
高分子有機膜を使用する場合には，上記中間層は一般にホール輸送層ＨＴＬと発光層ＥＭＬから構成できる。上記高分子ホール輸送層は，ポリエチレンジヒドロキシチオフェン（PEDOT：poly-(2,4)-ethylene-dihydroxythiophene，またはポリアニリン（PAN:polyaniline）などを用いてインクジェットプリンティングまたはスピンコーティングの方法によって形成できる。上記高分子有機発光層は，PPV，Soluble PPV’s，Cyano-PPVまたはポリフルオレン（Polyfluoren）などから構成でき，インクジェットプリンティングまたはスピンコーティングまたはレーザを用いた熱転写方式などの通常の方法でカラーパターンを形成することができる。勿論，このような高分子有機層の場合にも，上記中間層の構造は必ずしもこれに限定されるのではなく，必要に応じて様々な層で構成することができる。
無機電界発光素子の場合には，上記中間層は無機膜から構成される。これは発光層及び上記発光層と電極との間に介在した絶縁層から構成できる。勿論，上記中間層の構造は必ずしもこれに限定されるのではなく，必要に応じて様々な層で構成することができる。
無機電界発光素子の場合，上記発光層は，ＺｎＳ，ＳｒＳ，ＣａＳなどの金属硫化物またはＣａＧａ２Ｓ４，ＳｒＧａ２Ｓ４などのアルカリ土類カリウム硫化物，及びＭｎ，Ｃｅ，Ｔｂ，Ｅｕ，Ｔｍ，Ｅｒ，Ｐｒ，Ｐｂなどを含む遷移金属またはアルカリ希土類金属といった物質から構成できる。
一方，第１ストレージキャパシタ１４０は，第１キャパシタ電極１４１と第２キャパシタ電極１４２を備えるが，第１キャパシタ電極１４１は第１ゲート電極１５１と一体に形成でき，第２キャパシタ電極１４２は第１電極１５２と一体に形成できる。また，第２ストレージキャパシタ２４０も，第１キャパシタ電極２４１と第２キャパシタ電極２４２を備えるが，第１キャパシタ電極２４１は第２ゲート電極２５１と一体に形成でき，第２キャパシタ電極２４２は第３電極２５２と一体に形成できる。本実施形態においては，電源配線１７０と交差する方向に隣り合った２つの副画素が１本の電源配線１７０を共有している。したがって，第１ストレージキャパシタ１４０の第２キャパシタ電極１４２と第２ストレージキャパシタ２４０の第２キャパシタ電極２４２は，図６及び図７に示すように一体に形成してもよい。このようなストレージキャパシタ１４０，２４０は画素電極１６１，２６１への信号を維持させる機能を行う。
上記のような構造において，電界発光素子１６０，２６０は，画素定義膜１８６によって区分される。画素定義膜１８６は，図７に示すように，画素電極１６１，２６１の間に備えられるものであって，発光領域を定義する役割以外にも，画素電極１６１，２６１のエッジ部分で，発光層を含む中間層１８７が切れる現象または電界が集中する現象を防止することにより，画素電極１６１，２６１と対向電極１６２との短絡を防止する役割などをする。
上述したような構造において，電源配線１７０と交差する方向に隣り合った２つの副画素が１本の電源配線１７０を共有するようにすることにより，電源配線１７０が各副画素を選択するために備えられた他の配線，特にデータラインになれる第１配線１２０及び第２配線２２０と隣接しないようにすることができる。これにより，電源配線１７０と他の配線，特に第１配線１２０及び上記第２配線２２０との短絡を防止して副画素の誤作動を防止することができる。また，上記のような構造を取ることにより，既存のアクティブマトリックス型電界発光ディスプレイ装置の電源配線よりその数が半分に減るため，配線の単純化などを図ることもできる。
一方，第１トランジスタ１５０，第３トランジスタ１１０，及び第１トランジスタ１５０に電気的に接続された電界発光素子１６０からなる第１副画素は，電源配線１７０と第１配線１２０との間に備えられるようにすることができる。そして，第２トランジスタ２５０，第４トランジスタ２１０，及び第２トランジスタ２５０に接続された電界発光素子２６０からなる第２副画素も，電源配線１７０と第２配線２２０との間に備えられるようにすることができる。この場合，第１副画素と第２副画素は，その構造が，図６及び図７に示すように，電源配線１７０を基準として線対称となるようにすることができる。勿論，第１副画素及び第２副画素は，これとは異なる配置とすることもでき，線対称でない構造とすることもできる。
［第２実施形態］
図８は図５に示した回路の変形例を概略的に示した回路図であり，図９は図８に示したアクティブマトリックス型電界発光ディスプレイ装置の断面図である。
図８及び図９に示す回路が図５及び図７に示す回路と違う点は，第１トランジスタ１５０と第２トランジスタ２５０のサイズが違うことである。電界発光素子１６０，２６０は赤色，緑色または青色のライトを発生させて画像を具現するが，各色相によってその発光効率が異なる。したがって，発光効率の高低によってドライビングトランジスタのサイズを変化させることで，輝度などに均一度を高める。
図１０は図７に示したアクティブマトリックス型電界発光ディスプレイ装置の断面図の変形例を概略的に示した図である。
図１０と図７の違いは，第１トランジスタ１５０に電気的に接続されている電界発光素子１６０のサイズと，第２トランジスタ２５０に電気的に接続されている電界発光素子２６０のサイズが互いに異なることである。このような発光効率によって電界発光素子のサイズを変化させることで，上記のような各色相の発光効率の差異を補正することができる。
上記の図８〜図１０のような変形は，次の実施形態にも適用できる。
図１１は本発明の好適な第２実施形態に係るアクティブマトリックス型電界発光ディスプレイ装置の回路を概略的に示す回路図，図１２は図１１のＢ２部分を示す回路図，図１３は図１１のＢ２部分を概略的に示す平面図，図１４は図１３のＱ１〜Ｑ１３に沿って切り取って示したアクティブマトリックス型電界発光ディスプレイ装置の副画素部の断面図である。
図１１を参照すると，第１電源配線３７０と第２電源配線４７０が平行に備えられている。第１電源配線３７０の第２電源配線４７０方向の反対方向には，第１電源配線３７０に電気的に接続される第１トランジスタ３５０が備えられている。第２電源配線４７０の第１電源配線３７０方向の反対方向には，第２電源配線４７０に電気的に接続された第２トランジスタ４５０が備えられている。また，第１トランジスタ３５０及び第２トランジスタ４５０にそれぞれ電気的に接続される電界発光素子３６０，４６０が備えられている。すなわち，２つの副画素に接続される電源配線３７０，４７０が互いに向かい合うように隣接して備えられる構造である。
このように２つの副画素に接続される電源配線３７０，４７０がお互い向かい合うように隣接して備えられるようにすることにより，電源配線３７０，４７０が各副画素を選択するために備えられた他の配線と隣接しなくなり，結果として電源配線３７０，４７０と他の配線との短絡を防止して副画素の誤作動を防止することができる。なお，上記のような構造において電源配線３７０，４７０には常時一定の電圧が印加されているので，電源配線３７０，４７０間の短絡による誤作動のおそれはない。
一方，図１１及び図１２を参照すると，第１トランジスタ３５０に電気的に接続される第３トランジスタ３１０，第２トランジスタ４５０に電気的に接続される第４トランジスタ４１０が備えられている。さらに，第１トランジスタ３５０及び第３トランジスタ３１０に電気的に接続された第１ストレージキャパシタ３４０，第２トランジスタ４５０及び第４トランジスタ４１０に電気的に接続された第２ストレージキャパシタ４４０が備えられている。また，第１配線３２０，第２配線４２０及び第３配線３３０がさらに備えられるが，第１配線３２０は第３トランジスタ３１０に接続され，第２配線４２０は第４トランジスタ４１０に接続されている。
図１２及び図１３を参照して上記構造をさらに詳しく説明すると，第３トランジスタ３１０の第５電極３１２は第１配線３２０によって駆動回路（図示せず）に接続され，第３トランジスタ３１０の第３ゲート電極３１１は第３配線３３０によって駆動回路（図示せず）に接続され，第３トランジスタ３１０の第６電極３１３は第１ストレージキャパシタ３４０の第１キャパシタ電極３４１及び第１トランジスタ３５０の第１ゲート電極３５１と電気的に接続される。
一方，第４トランジスタ４１０の第７電極４１２は，第２配線４２０によって駆動回路（図示せず）に接続され，第４トランジスタ４１０の第４ゲート電極４１１は第３配線３３０によって駆動回路に接続され，第４トランジスタ４１０の第８電極４１３は第２ストレージキャパシタ４４０の第１キャパシタ電極４４１及び第２トランジスタ４５０の第２ゲート電極４５１に接続される。
上記のような構成において，第１配線３２０及び第２配線４２０がデータを伝送するデータラインに，第３配線３３０がスキャンラインにそれぞれ該当するようにすることができる。この場合，第３トランジスタ３１０及び第４トランジスタ４１０がスイッチングトランジスタの役割を，第１トランジスタ３５０及び第２トランジスタ４５０がドライビングトランジスタの役割をそれぞれ行う。勿論，上記のような回路において，各副画素，すなわち各電界発光素子に２つ以上のトランジスタが電気的に接続されてもよい。
次に，各電界発光素子にスイッチングトランジスタとドライビングトランジスタとが接続された場合について説明する。
第１ストレージキャパシタ３０４の第２キャパシタ電極３４２と第１トランジスタ３５０の第１電極３５２は第１電源配線３７０に接続され，第１トランジスタ３５０の第２電極３５３は電界発光素子３６０の画素電極３６１に接続される。図１４に示すように，電界発光素子３６０の対向電極３６２は画素電極３６１と隔てて対向配置され，この画素電極３６１と対向電極３６２との間には，少なくとも発光層を含む中間層３８７が備えられる。
一方，第２ストレージキャパシタ４４０の第２キャパシタ電極４４２と第２トランジスタ４５０の第３電極４５２は第２電源配線４７０に接続され，第２トランジスタ４５０の第４電極４５３は電界発光素子４６０の画素電極４６１に接続される。電界発光素子４６０の概略的な構造は前述した第１実施形態と同様である。各副画素の駆動原理も前述した第１実施形態と同様である。
次に，図１４を参照して上記副画素部の具体的な構成について簡略に説明する。Ｑ１〜Ｑ２及びＱ１２〜Ｑ１３には副画素部の電界発光素子３６０，４６０が示されており，Ｑ２〜Ｑ３及びＱ１１〜Ｑ１２にはそれぞれ第１トランジスタ３５０と第２トランジスタ４５０が示されており，Ｑ３〜Ｑ７及びＱ７〜Ｑ１１にはそれぞれ第１ストレージキャパシタ３４０と第２ストレージキャパシタ４４０が示されている。
本実施形態では，前述した第１実施形態とは異なり，隣接した２つの副画素が１本の電源配線を共有するのではなく，それぞれ異なる電源配線に接続されている。したがって，前述した第１実施形態に係るアクティブマトリックス型電界発光ディスプレイ装置の断面を示した図７とは異なり，第２実施形態に係るアクティブマトリックス型電界発光ディスプレイ装置の断面を示した図１４では，第１ストレージキャパシタ３４０の第２キャパシタ電極３４２と第２ストレージキャパシタ４４０の第２キャパシタ電極４４２とが一体になっておらず，お互い離隔して備えられている。それ以外の構造は，前述した第１実施形態に係るアクティブマトリックス型電界発光ディスプレイ装置と同様である。
上述したように２つの副画素に接続される電源配線３７０，４７０がお互い向かい合うように並んで備えられるようにすることで，電源配線３７０，４７０が各副画素を選択するために備えられた他の配線と隣接しなくなる。よって，電源配線３７０，４７０と他の配線との短絡を防止して副画素の誤作動を防止することができる。一方，このような構造において，電源配線３７０，４７０には常時一定の電圧が印加されているので，電源配線３７０，４７０間の短絡による誤作動のおそれはない。
一方，第１トランジスタ３５０，第３トランジスタ３１０，及び第１トランジスタ３５０に電気的に接続された電界発光素子３６０からなる第１副画素は，第１電源配線３７０と第１配線３２０との間に備えられ，第２トランジスタ４５０，第４トランジスタ４１０，及び第２トランジスタ４５０に電気的に接続された電界発光素子４６０からなる第２副画素も，第２電源配線４７０と第２配線４２０との間に備えられている。この場合，第１副画素と第２副画素は，その構造が第１電源配線３７０及び第２電源配線４７０を基準として線対称となるようにすることができる。勿論，第１副画素及び第２副画素は，これと異なる配置とすることもでき，線対称とならないようにしてもよい。
以上，添付図面を参照しながら本発明の好適な実施形態について説明したが，本発明は係る例に限定されないことはいうまでもない。当業者であれば，特許請求の範囲に記載された範疇内において，各種の変更例または修正例に想到しうることは明らかであり，それらについても当然に本発明の技術的範囲に属するものと了解される。
一方，図４乃至図１４は電界発光素子に電気的に接続されているトランジスタはｐ形トランジスタの場合を示しているが，本発明はこれに限定されることはない。即ち，図１５〜図１８に示されたようにｎ形トランジスタが使用される場合にも適用されるし，勿論ｐ形トランジスタとｎ形トランジスタが同時に使用される場合にも適用されるなど，変形が可能である。
本発明は，アクティブマトリックス型電界発光ディスプレイ装置に適用可能であり，より詳しくは，隣接した副画素における電源配線とデータ配線間の短絡発生を防止することが可能なアクティブマトリックス型電界発光ディスプレイ装置に適用可能である。
従来の技術に係るアクティブマトリックス型電界発光ディスプレイ装置の回路を概略的に示す回路図である。 図１のＡ部分を示す回路図である。 図１のＡ部分を概略的に示すアクティブマトリックス型電界発光ディスプレイ装置の平面図である。 第１実施形態に係るアクティブマトリックス型電界発光ディスプレイ装置の回路を概略的に示す回路図である。 図４のＢ１部分を示す回路図である。 図４のＢ１部分を概略的に示すアクティブマトリックス型電界発光ディスプレイ装置の平面図である。 図６のＰ１〜Ｐ１２に沿って切り取って示したアクティブマトリックス型電界発光ディスプレイ装置の断面図である。 図５に示した回路の変形例を概略的に示す回路図である。 図８に示したアクティブマトリックス型電界発光ディスプレイ装置の断面図である。 図７に示したアクティブマトリックス型電界発光ディスプレイ装置の断面図の変形例を概略的に示した図である。 第２実施形態に係るアクティブマトリックス型電界発光ディスプレイ装置の回路を概略的に示す回路図である。 図１１のＢ２部分を示す回路図である。 図１１のＢ２部分を概略的に示すアクティブマトリックス型電界発光ディスプレイ装置の平面図である。 図１３のＱ１〜Ｑ３に沿って切り取って示すアクティブマトリックス型電界発光ディスプレイ装置の断面図である。 図４に示したアクティブマトリックス型電界発光ディスプレイ装置の回路図の変形例を概略的に示す図である。 図１５のＢ３部分を示す回路図である。 図１１に示したアクティブマトリックス型電界発光ディスプレイ装置の回路図の変形例を概略的に示す図である。 図１７のＢ４部分を示す回路図である。
符号の説明
１１０ …第３トランジスタ
１１１ …第３ゲート電極
１１２ …第５電極
１１３ …第６電極
１２０ …第１配線
１３０ …第３配線
１４０ …第１ストレージキャパシタ
１４１ …第１キャパシタ電極
１４２ …第２キャパシタ電極
１５０ …第１トランジスタ
１５１ …第１ゲート電極
１５２ …第１電極
１５３ …第２電極
１６０ …電界発光素子
１６１ …画素電極
１６２ …対向電極
１７０ …電源配線
１８０ …半導体層
１８１ …基板
１８２ …バッファ層
１８３ …ゲート絶縁膜
１８４ …層間絶縁膜
１８５ …第１保護膜
１８６ …画素定義膜
１８７ …中間層
１８９ …第２保護膜
２１０ …第４トランジスタ
２１１ …第４ゲート電極
２１２ …第７電極
２１３ …第８電極
２２０ …第２配線
２４０ …第２ストレージキャパシタ
２４１ …第１キャパシタ電極
２４２ …第２キャパシタ電極
２５０ …第２トランジスタ
２５１ …第２ゲート電極
２５２ …第３電極
２５３ …第４電極
２６０ …電界発光素子
２６１ …画素電極
２６２ …対向電極
２８０ …半導体層
２８７ …中間層

Claims (16)

  1. 電源配線と；
    前記電源配線の一方側に配置され，前記電源配線に電気的に接続される第１トランジスタと；
    前記電源配線の他方側に配置され，前記電源配線に電気的に接続される第２トランジスタと；
    前記第１トランジスタ及び前記第２トランジスタにそれぞれ電気的に接続される電界発光素子とを備えることを特徴とする，アクティブマトリックス型電界発光ディスプレイ装置。
  2. さらに，
    前記第１トランジスタに電気的に接続される第３トランジスタと；
    前記第２トランジスタに電気的に接続される第４トランジスタと；を備えたことを特徴とする，請求項１に記載のアクティブマトリックス型電界発光ディスプレイ装置。
  3. さらに，
    前記第３トランジスタに電気的に接続した第１配線と；
    前記第４トランジスタに電気的に接続した第２配線と；を備えたことを特徴とする請求項２に記載のアクティブマトリックス型電界発光ディスプレイ装置。
  4. 前記第１トランジスタ，前記第１トランジスタに電気的に接続された電界発光素子，及び前記第３トランジスタからなる第１副画素は前記電源配線と前記第１配線との間に配置し，
    前記第２トランジスタ，前記第２トランジスタに電気的に接続された電界発光素子，及び前記第４トランジスタからなる第２副画素は前記電源配線と前記第２配線との間に配置したことを特徴とする請求項３に記載のアクティブマトリックス型電界発光ディスプレイ装置。
  5. 前記第１副画素と前記第２副画素はその構造が前記電源配線を基準として略線対称であることを特徴とする，請求項４に記載のアクティブマトリックス型電界発光ディスプレイ装置。
  6. 前記第１トランジスタと前記第２トランジスタは互いに異なるサイズの半導体層を具備することを特徴とする請求項１〜請求項５のいずれか１項記載の能動駆動形電界発光ディスプレイ装置。
  7. 前記第１トランジスタに電気的に接続されている電界発光素子のサイズと前記第２トランジスタに電気的に接続されている電界発光素子のサイズが異なることを特徴とする請求項１乃至５のいずれか一つの請求項に記載の能動形電界発光ディスプレイ装置。
  8. 第１電源配線と；
    前記第１電源配線と平行な第２電源配線と；
    前記第１電源配線の前記第２電源配線に対する反対側に配置され，前記第１電源配線に電気的に接続される第１トランジスタと；
    前記第２電源配線の前記第１電源配線に対する反対側に配置され，前記第２電源配線に電気的に接続される第２トランジスタと；
    前記第１トランジスタ及び第２トランジスタにそれぞれ電気的に接続される電界発光素子と；を備えることを特徴とする，アクティブマトリックス型電界発光ディスプレイ装置。
  9. さらに，
    前記第１トランジスタに電気的に接続される第３トランジスタと；
    前記第２トランジスタに電気的に接続される第４トランジスタと；を備えることを特徴とする，請求項８に記載のアクティブマトリックス型電界発光ディスプレイ装置。
  10. さらに，
    前記第３トランジスタに電気的に接続された第１配線と；
    前記第４トランジスタに電気的に接続された第２配線と；を備えたことを特徴とする請求項９に記載のアクティブマトリックス型電界発光ディスプレイ装置。
  11. 前記第１トランジスタ，前記第１トランジスタに電気的に接続された電界発光素子，及び前記第３トランジスタからなる第１副画素は前記第１電源配線と前記第１配線との間に配置し，
    前記第２トランジスタ，前記第２トランジスタに電気的に接続された電界発光素子，及び前記第４トランジスタからなる第２副画素は前記第２電源配線と前記第２配線との間に配置したことを特徴とする，請求項１０に記載のアクティブマトリックス型電界発光ディスプレイ装置。
  12. 前記第１副画素と前記第２副画素はその構造が前記第１電源配線及び前記第２電源配線を基準として略線対称であることを特徴とする，請求項１１に記載のアクティブマトリックス型電界発光ディスプレイ装置。
  13. 前記第１トランジスタと前記第２トランジスタは互いに異なるサイズの半導体層を具備することを特徴とする請求項８〜請求項１２のいずれか１項記載の能動駆動形電界発光ディスプレイ装置。
  14. 前記第１トランジスタに電気的に接続されている電界発光素子のサイズと前記第２トランジスタに電気的に接続せれている電界発光素子のサイズは互いに異なることを特徴とする請求項８乃至１２のいずれか一つの請求項に記載の能動駆動形電界発光ディスプレイ装置。
  15. 複数のトランジスタを備えた副画素をマトリクス状に多数備えるアクティブマトリックス型電界発光ディスプレイ装置において：
    前記副画素の境界につき一つおきに電源配線を配置し；
    前記電源配線の両側に配置された前記副画素に１つの電源配線から電源を供給し；
    前記電源配線のない前記副画素の境界に，該境界の両側の副画素に信号を送るための第１配線及び第２配線を配置したことを特徴とするアクティブマトリックス型電界発光ディスプレイ装置。
  16. 複数のトランジスタを備えた副画素をマトリクス状に多数備えるアクティブマトリックス型電界発光ディスプレイ装置において：
    前記副画素の境界につき１つおきに２つの平行な第１電源配線および第２電源配線を配置し；
    前記第１及び第２電源配線の両側に配置された前記副画素にそれぞれの電源配線から電源を供給し；
    前記第１及び第２電源配線のない前記副画素の境界に，該境界の両側の副画素に信号を送るための第１配線及び第２配線を配置したことを特徴とするアクティブマトリックス型電界発光ディスプレイ装置。
JP2005173683A 2004-06-26 2005-06-14 アクティブマトリックス型電界発光ディスプレイ装置 Pending JP2006011429A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040048648A KR100637164B1 (ko) 2004-06-26 2004-06-26 능동 구동형 전계발광 디스플레이 장치

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2009296305A Division JP5474529B2 (ja) 2004-06-26 2009-12-25 アクティブマトリックス型電界発光ディスプレイ装置

Publications (1)

Publication Number Publication Date
JP2006011429A true JP2006011429A (ja) 2006-01-12

Family

ID=34979917

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2005173683A Pending JP2006011429A (ja) 2004-06-26 2005-06-14 アクティブマトリックス型電界発光ディスプレイ装置
JP2009296305A Active JP5474529B2 (ja) 2004-06-26 2009-12-25 アクティブマトリックス型電界発光ディスプレイ装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2009296305A Active JP5474529B2 (ja) 2004-06-26 2009-12-25 アクティブマトリックス型電界発光ディスプレイ装置

Country Status (7)

Country Link
US (1) US8441416B2 (ja)
EP (1) EP1612765B1 (ja)
JP (2) JP2006011429A (ja)
KR (1) KR100637164B1 (ja)
CN (1) CN100531488C (ja)
AT (1) ATE385022T1 (ja)
DE (1) DE602005004449T2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008033091A (ja) * 2006-07-31 2008-02-14 Sony Corp 表示装置および画素回路のレイアウト方法
JP2010217326A (ja) * 2009-03-13 2010-09-30 Sony Corp 表示装置
JP2011112728A (ja) * 2009-11-24 2011-06-09 Hitachi Displays Ltd 表示装置
JP2015232719A (ja) * 2006-10-26 2015-12-24 株式会社半導体エネルギー研究所 半導体装置及び表示装置
JP2017198809A (ja) * 2016-04-26 2017-11-02 株式会社Ｊｏｌｅｄ アクティブマトリクス表示装置
JP2019501488A (ja) * 2016-03-16 2019-01-17 クンシャン ニュー フラット パネル ディスプレイ テクノロジー センター カンパニー リミテッド Ｏｌｅｄディスプレイパネル及びその製造方法

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010122355A (ja) * 2008-11-18 2010-06-03 Canon Inc 表示装置及びカメラ
TWI404447B (zh) * 2009-12-28 2013-08-01 Au Optronics Corp 電激發光顯示面板之畫素結構
DE102010009442A1 (de) * 2010-02-23 2011-08-25 Siemens Aktiengesellschaft, 80333 Symbolanzeiger
JP2011221070A (ja) * 2010-04-05 2011-11-04 Seiko Epson Corp 発光装置および電子機器、発光装置の駆動方法
KR101762344B1 (ko) * 2010-07-27 2017-07-31 삼성디스플레이 주식회사 유기 전계 발광 표시 장치
JP5853614B2 (ja) * 2011-11-10 2016-02-09 セイコーエプソン株式会社 電気光学装置および電子機器
KR101528148B1 (ko) * 2012-07-19 2015-06-12 엘지디스플레이 주식회사 화소 전류 측정을 위한 유기 발광 다이오드 표시 장치 및 그의 화소 전류 측정 방법
JP6225511B2 (ja) 2013-07-02 2017-11-08 セイコーエプソン株式会社 表示装置及び電子機器
KR102100261B1 (ko) * 2013-11-13 2020-04-13 엘지디스플레이 주식회사 유기발광다이오드 표시장치의 제조방법
KR102066139B1 (ko) * 2013-11-21 2020-01-14 엘지디스플레이 주식회사 유기 발광 표시 패널 및 이를 포함하는 유기 발광 표시 장치
KR102218944B1 (ko) * 2013-11-21 2021-02-23 엘지디스플레이 주식회사 유기 발광 다이오드 표시 장치 및 이의 제조 방법
KR20150096022A (ko) * 2014-02-13 2015-08-24 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102484383B1 (ko) * 2014-09-30 2023-01-03 엘지디스플레이 주식회사 유기발광다이오드 표시패널 및 이의 표시장치
WO2016098317A1 (ja) * 2014-12-18 2016-06-23 株式会社Ｊｏｌｅｄ 表示装置
KR102471113B1 (ko) * 2015-11-18 2022-11-28 삼성디스플레이 주식회사 표시장치
KR20170125160A (ko) * 2016-05-03 2017-11-14 삼성디스플레이 주식회사 유기 발광 표시 장치
CN109755279B (zh) * 2019-01-09 2020-11-17 昆山国显光电有限公司 Oled显示面板及oled显示装置
US11049457B1 (en) * 2019-06-18 2021-06-29 Apple Inc. Mirrored pixel arrangement to mitigate column crosstalk
JP7321049B2 (ja) * 2019-10-11 2023-08-04 キヤノン株式会社 発光装置、表示装置、光電変換装置、電子機器、照明装置および移動体

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998036407A1 (en) * 1997-02-17 1998-08-20 Seiko Epson Corporation Display device
JPH1124606A (ja) * 1997-07-02 1999-01-29 Seiko Epson Corp 表示装置
JPH1124604A (ja) * 1997-07-02 1999-01-29 Seiko Epson Corp 表示装置
JPH11272233A (ja) * 1998-03-18 1999-10-08 Seiko Epson Corp トランジスタ回路、表示パネル及び電子機器
JP2002040990A (ja) * 2000-05-18 2002-02-08 Semiconductor Energy Lab Co Ltd 電子装置およびその駆動方法
JP2002149112A (ja) * 1999-11-30 2002-05-24 Semiconductor Energy Lab Co Ltd 電子装置
JP2002221917A (ja) * 2000-11-22 2002-08-09 Sony Corp アクティブマトリクス型表示装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4775861A (en) * 1984-11-02 1988-10-04 Nec Corporation Driving circuit of a liquid crystal display panel which equivalently reduces picture defects
JP2001109405A (ja) * 1999-10-01 2001-04-20 Sanyo Electric Co Ltd Ｅｌ表示装置
US6392617B1 (en) * 1999-10-27 2002-05-21 Agilent Technologies, Inc. Active matrix light emitting diode display
US7129918B2 (en) * 2000-03-10 2006-10-31 Semiconductor Energy Laboratory Co., Ltd. Electronic device and method of driving electronic device
TW521256B (en) * 2000-05-18 2003-02-21 Semiconductor Energy Lab Electronic device and method of driving the same
JP3593982B2 (ja) * 2001-01-15 2004-11-24 ソニー株式会社 アクティブマトリクス型表示装置およびアクティブマトリクス型有機エレクトロルミネッセンス表示装置、並びにそれらの駆動方法
JP4815727B2 (ja) * 2001-09-14 2011-11-16 セイコーエプソン株式会社 Ｅｌ表示装置および電子機器
JP2003092183A (ja) * 2001-09-17 2003-03-28 Pioneer Electronic Corp エレクトロルミネセンス表示ユニット
KR100460281B1 (ko) * 2002-03-08 2004-12-04 박병주 액티브 매트릭스형 유기 발광 표시 장치
US7218298B2 (en) * 2002-04-03 2007-05-15 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
KR20030086166A (ko) * 2002-05-03 2003-11-07 엘지.필립스 엘시디 주식회사 유기전계 발광소자와 그 제조방법
KR100432651B1 (ko) * 2002-06-18 2004-05-22 삼성에스디아이 주식회사 화상 표시 장치
JP3922374B2 (ja) * 2002-09-25 2007-05-30 セイコーエプソン株式会社 電気光学装置、マトリクス基板、及び電子機器
JP4000515B2 (ja) * 2002-10-07 2007-10-31 セイコーエプソン株式会社 電気光学装置、マトリクス基板、及び電子機器
US7230594B2 (en) * 2002-12-16 2007-06-12 Eastman Kodak Company Color OLED display with improved power efficiency
JP4131838B2 (ja) * 2003-05-16 2008-08-13 株式会社半導体エネルギー研究所 表示装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998036407A1 (en) * 1997-02-17 1998-08-20 Seiko Epson Corporation Display device
JPH1124606A (ja) * 1997-07-02 1999-01-29 Seiko Epson Corp 表示装置
JPH1124604A (ja) * 1997-07-02 1999-01-29 Seiko Epson Corp 表示装置
JPH11272233A (ja) * 1998-03-18 1999-10-08 Seiko Epson Corp トランジスタ回路、表示パネル及び電子機器
JP2002149112A (ja) * 1999-11-30 2002-05-24 Semiconductor Energy Lab Co Ltd 電子装置
JP2002040990A (ja) * 2000-05-18 2002-02-08 Semiconductor Energy Lab Co Ltd 電子装置およびその駆動方法
JP2002221917A (ja) * 2000-11-22 2002-08-09 Sony Corp アクティブマトリクス型表示装置

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008033091A (ja) * 2006-07-31 2008-02-14 Sony Corp 表示装置および画素回路のレイアウト方法
USRE44914E1 (en) 2006-07-31 2014-05-27 Sony Corporation Display device and pixel circuit layout method
KR101425380B1 (ko) * 2006-07-31 2014-08-01 소니 주식회사 표시장치 및 화소 회로의 레이아웃 방법
JP2015232719A (ja) * 2006-10-26 2015-12-24 株式会社半導体エネルギー研究所 半導体装置及び表示装置
US10546529B2 (en) 2006-10-26 2020-01-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, display device, and semiconductor device and method for driving the same
US11887535B2 (en) 2006-10-26 2024-01-30 Semiconductor Energy Laboratory Co., Ltd. Electronic device, display device, and semiconductor device and method for driving the same
JP2010217326A (ja) * 2009-03-13 2010-09-30 Sony Corp 表示装置
JP2011112728A (ja) * 2009-11-24 2011-06-09 Hitachi Displays Ltd 表示装置
US9024978B2 (en) 2009-11-24 2015-05-05 Japan Display Inc. Display device
JP2019501488A (ja) * 2016-03-16 2019-01-17 クンシャン ニュー フラット パネル ディスプレイ テクノロジー センター カンパニー リミテッド Ｏｌｅｄディスプレイパネル及びその製造方法
US10446445B2 (en) 2016-03-16 2019-10-15 Kunshan New Flat Panel Display Technology Center Co., Ltd. OLED display panel with a plurality of pixel groups arranged in a matrix with each pixel group having two sub-pixels and manufacturing method for same
JP2017198809A (ja) * 2016-04-26 2017-11-02 株式会社Ｊｏｌｅｄ アクティブマトリクス表示装置

Also Published As

Publication number Publication date
CN100531488C (zh) 2009-08-19
JP2010117724A (ja) 2010-05-27
CN1728895A (zh) 2006-02-01
US20060017393A1 (en) 2006-01-26
EP1612765A1 (en) 2006-01-04
US8441416B2 (en) 2013-05-14
ATE385022T1 (de) 2008-02-15
EP1612765B1 (en) 2008-01-23
KR20050122956A (ko) 2005-12-29
KR100637164B1 (ko) 2006-10-20
JP5474529B2 (ja) 2014-04-16
DE602005004449T2 (de) 2009-01-22
DE602005004449D1 (de) 2008-03-13

Similar Documents

Publication Publication Date Title
JP5474529B2 (ja) アクティブマトリックス型電界発光ディスプレイ装置
US10861918B2 (en) Organic light emitting diode display device
JP6254218B2 (ja) 有機発光表示装置
KR100544123B1 (ko) 평판표시장치
KR102381288B1 (ko) 유기 발광 표시 장치
US8436376B2 (en) Organic light emitting diode display
US6864638B2 (en) Organic light-emitting display device
JP4206388B2 (ja) 平板ディスプレイ装置
JP4101824B2 (ja) 平板ディスプレイ装置
KR101895616B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
JP2004281399A (ja) Ｅｌ表示素子
KR20150018031A (ko) 유기 발광 표시 장치
KR100739065B1 (ko) 유기 발광 표시장치 및 이의 제조 방법
KR100669720B1 (ko) 평판 디스플레이 장치
CN101847649A (zh) 有机发光显示装置及其制造方法
US8354787B2 (en) Organic electroluminescent display device
KR20190122073A (ko) 전계발광 표시장치 및 그 제조방법
KR101577832B1 (ko) 유기전계발광표시장치와 섀도마스크
KR102324765B1 (ko) 유기 발광 표시 장치 및 이의 제조 방법
JP4198916B2 (ja) 画像表示装置
KR20090057709A (ko) 유기전계발광표시장치
KR100787454B1 (ko) 유기 발광 디스플레이 장치
US20080211392A1 (en) Method of manufacturing organic el element
JP2018120726A (ja) 有機ｅｌディスプレイ
JP2020017335A (ja) 有機ｅｌディスプレイ

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080527

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080826

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20081209

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090407

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20090707

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20090710

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090728

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090825

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091225

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20091225

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100216

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20100222

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20100402