JP2019501488A - Ｏｌｅｄディスプレイパネル及びその製造方法 - Google Patents

Abstract

ＯＬＥＤディスプレイパネル及びその製造方法を提供する。ＯＬＥＤディスプレイパネルは、走査ライン（Ｓｎ）、データライン（Ｄ１、Ｄ２）、及び電源ライン（ＶＤＤ）を含む。走査ライン（Ｓｎ）及びデータライン（Ｄ１、Ｄ２）は、マトリクス状に配置された複数のピクセルグループを画定する。各ピクセルグループは、２つのサブピクセルを含み、同じピクセルグループ内の２つのサブピクセルは、同じ電源ライン（ＶＤＤ）に接続され、電源ライン（ＶＤＤ）を挟んで対向するように配置されている。同じピクセルグループ内の２つのサブピクセルにそれぞれ接続されたデータライン（Ｄ１、Ｄ２）は、異なる構造層上に配置されている。本発明により、データライン（Ｄ１、Ｄ２）間の短絡の可能性を効果的に低減でき、データライン（Ｄ１、Ｄ２）間のクロストークを大幅に低減できる。更に、既存の設備及びプロセス条件に基づいて、ピクセル面積を縮小でき、ＯＬＥＤディスプレイパネルのＰＰＩ及び解像度を高めることができる。【選択図】 図１１ａ

Description

本発明は、ディスプレイの技術分野に関し、詳しくは、有機発光ダイオード（organic light-emitting diode：ＯＬＥＤ）ディスプレイパネル及びその製造方法に関する。

情報化社会の進展により、ディスプレイ装置に対する要求が高まっている。この要求を満たすために、様々なフラットパネルディスプレイデバイス、例えば、薄膜トランジスタ−液晶ディスプレイ（film transistor-liquid crystal display：ＴＦＴ−ＬＣＤ）、プラズマディスプレイパネル（plasma display panel：ＰＤＰ）、及びＯＬＥＤディスプレイの全てが急速に進化している。これらのフラットパネルディスプレイデバイスのうち、ＯＬＥＤディスプレイは、能動的な光放射、高いコントラスト、速い応答速度、及び軽量といった利点のために、徐々に、フラットパネルディスプレイの主要な地位を占めるようになっている。現在、ＯＬＥＤディスプレイは、携帯電話、テレビ、コンピュータ、インテリジェント腕時計等の様々な高性能ディスプレイ分野に広く適用されている。

図１は、従来のＯＬＥＤディスプレイパネルのピクセル回路図である。図１に示すように、既存のＯＬＥＤディスプレイパネルでは、基本的なピクセル回路は、スイッチトランジスタＴ１と、駆動トランジスタＴ２と、蓄積コンデンサＣｓとを含む。スイッチトランジスタＴ１のゲートは、走査ラインＳｎに接続され、スイッチトランジスタＴ１のソースは、データラインＤｍに接続され、スイッチトランジスタＴ１のドレインと、駆動トランジスタＴ２のゲートと、蓄積コンデンサＣｓの第１のプレートとは、全てノードＮ１に接続され、駆動トランジスタＴ２のソースと、蓄積コンデンサＣｓの第２のプレートとは、共に第１の電源ＶＤＤに接続され、駆動トランジスタＴ２のドレインは、ＯＬＥＤのアノードに接続され、ＯＬＥＤのカソードは、第２の電源ＶＳＳに接続されている。走査ラインＳｎを介してスイッチトランジスタＴ１がオンになると、データラインＤｍから供給されるデータ電圧が、スイッチトランジスタＴ１を介して、蓄積コンデンサＣｓに保存される。これにより、駆動トランジスタＴ２が制御され、電流が生成され、ＯＬＥＤを発光させる。

生活水準が上昇し、生産性のレベルがますます向上しているなか、市場では、高精細度及び高解像度の製品への要求が益々高まっている。しかしながら、従来のＯＬＥＤディスプレイパネルの解像度は、通常、２５０ＰＰＩを下回り（ＰＰＩは、１インチあたりのピクセル数を示す。ＰＰＩ値が大きくなると、ディスプレイは、画像を表示するためにより高いピクセル密度を使用できる）、高解像度ディスプレイへの要求を満たすことができていない。分解能の向上には、例えば、同じ層上の隣接するデータラインの間のピッチの縮小が必要である。ここで、従来のＯＬＥＤにおける隣接するピクセルユニットのデータラインは、通常、同じ構造層上に配置されている。既存のプロセス条件（例えば、リソグラフィ装置の露光制限）に基づいて隣接するデータライン間のピッチを更に小さくすることは困難であり、このため、ＯＬＥＤディスプレイパネルの解像度を向上させることが困難であった。リソグラフィ装置の露光制限に加えて、クロストーク及びデータライン間の短絡も、高解像度ＯＬＥＤの製造において解決するべき技術的課題である。データライン間のクロストークは、２本のデータライン間のカップリングを意味する。２つのデータライン間の相互インダクタンス及び相互キャパシタンスがデータラインにノイズを生じさせることがある。研究によれば、電流強度が２本のデータラインで同じである場合、２本のデータライン間のピッチが小さいほど、２つのデータライン間のクロストークが顕著になることが明らかになっている。データライン間の短絡とは、２本のデータラインが相互に接続されてしまうため、ピクセル電極が正常な信号を受信することができないことを意味し、したがって、障害が発生する。同じプロセス条件下では、２本のデータライン間のピッチが小さいほど短絡が発生する確率が高くなる。

本発明の目的は、従来のＯＬＥＤディスプレイの低解像度の問題を解決することである。

本発明の他の目的は、ＯＬＥＤディスプレイのデータラインの間のクロストーク及び短絡をなくすことである。

上記の技術的課題を解決するために、本発明は、有機発光ダイオード（organic light-emitting diode：ＯＬＥＤ）ディスプレイパネルを提供し、このＯＬＥＤディスプレイパネルは、基板上に形成された走査ライン、データライン及び電源ラインを備え、走査ライン及びデータラインは、マトリクス状に配置された複数のピクセルグループを画定し、各ピクセルグループは、２つのサブピクセルを有し、同じピクセルグループ内の２つのサブピクセルは、同じ電源ラインに接続され、電源ラインに関して鏡面対称に配置され、同じピクセルグループ内の２つのサブピクセルに接続されたデータラインは、異なる構造層上に配置されている。

このＯＬＥＤディスプレイパネルにおいて、同じピクセルグループ内の２つのサブピクセルは、第１のサブピクセル及び第２のサブピクセルを含み、第１のサブピクセルは、第１の蓄積コンデンサを含み、第２のサブピクセルは、第２の蓄積コンデンサを含んでいてもよい。

このＯＬＥＤディスプレイパネルにおいて、第１の蓄積コンデンサの上側プレートと第２の蓄積コンデンサの上側プレートとは、異なる構造層上に配置してもよい。

このＯＬＥＤディスプレイパネルにおいて、第１のサブピクセルは、第１のスイッチトランジスタ及び第１の駆動トランジスタを更に含み、第２のサブピクセルは、第２のスイッチトランジスタ及び第２の駆動トランジスタを更に含み、第１のスイッチトランジスタのソースは、第１のデータラインに接続され、第２のスイッチトランジスタのソースは、第２のデータラインに接続され、第１のデータラインと第２のデータラインと電源ラインとは互いに平行であり、走査ラインは、電源ラインに垂直であり、第１のデータライン及び第２のデータライン、第１の蓄積コンデンサ及び第２の蓄積コンデンサ、第１のスイッチトランジスタ及び第２のスイッチトランジスタ、並びに第１の駆動トランジスタ及び第２の駆動トランジスタは、それぞれ電源ラインに関して鏡面対称に配置してもよい。

このＯＬＥＤディスプレイパネルは、特に、
基板上に形成され、第１のスイッチトランジスタ、第１の駆動トランジスタ、第２のスイッチトランジスタ及び第２の駆動トランジスタのアクティブ層として機能するシリコンアイランドと、
ゲート絶縁層及び複数の第１のスルーホールであって、ゲート絶縁層は、基板及びシリコンアイランド上に形成され、第１のスルーホールは、第１のスイッチトランジスタのドレインと第１の蓄積コンデンサの下側プレートとの間、及び第２のスイッチトランジスタのドレインと第２の蓄積コンデンサの下側プレートとの間の電気的接続のために使用される、ゲート絶縁層及び複数の第１のスルーホールと、
ゲート絶縁層上に形成され、走査ライン、第１の蓄積コンデンサの下側プレート、第２の蓄積コンデンサの下側プレート、第１のスイッチトランジスタのゲート、第１の駆動トランジスタのゲート、第２のスイッチトランジスタのゲート、及び第２の駆動トランジスタのゲートとして機能するパターン化された第１の金属層と、
第１の層間絶縁層及び第２のスルーホールであって、第１の層間絶縁層は、ゲート絶縁層及びパターン化された第１の金属層上に形成され、第２のスルーホールは、第１のデータラインと第１のスイッチトランジスタのソースとを電気的に接続するために使用される、第１の層間絶縁層及び第２のスルーホールと、
第１の層間絶縁層上に形成され、第１のデータライン、第１のスイッチトランジスタのソース、及び第２の蓄積コンデンサの上側プレートとして機能するパターン化された第２の金属層と、
第２の層間絶縁層及び第３のスルーホールであって、第２の層間絶縁層は、第１の層間絶縁層及びパターン化された第２の金属層上に形成され、第３のスルーホールは、第２のデータラインと第２のスイッチトランジスタのソースとを電気的に接続するために使用される、第２の層間絶縁層及び第３のスルーホールと、
第２の層間絶縁層上に形成され、第２のデータライン、第２のスイッチトランジスタのソース、及び第１の蓄積コンデンサの上側プレートとして機能するパターン化された第３の金属層と、
第３の層間絶縁層及び第４のスルーホールであって、第３の層間絶縁層は、第２の層間絶縁層及びパターン化された第３の金属層上に形成され、第４のスルーホールは、第１の駆動トランジスタのソース及びドレイン、第２の駆動トランジスタのソース及びドレイン、電源ライン、第１の蓄積コンデンサの上側プレート及び第２の蓄積コンデンサの上側プレートを電気的に接続するために使用される、第３の層間絶縁層及び第４のスルーホールと、
第３の層間絶縁層上に形成され、第１の駆動トランジスタのソース及びドレイン、第２の駆動トランジスタのソース及びドレイン、並びに電源ラインとして機能するパターン化された第４の金属層と、
パッシベーション絶縁層及びコンタクトホールであって、パッシベーション絶縁層は、第３の層間絶縁層及びパターン化された第４の金属層上に形成され、コンタクトホールは、第１の駆動トランジスタのドレインと第１のＯＬＥＤのアノードとの間、並びに第２の駆動トランジスタのドレインと第２のＯＬＥＤのアノードとの間を電気的に接続するために使用される、パッシベーション絶縁層及びコンタクトホールとを備えていてもよい。

また、このＯＬＥＤディスプレイパネルは、第２の層間絶縁層を貫通し、第１の蓄積コンデンサの下側プレートと対向する開口部を更に備えていてもよい。

また、このＯＬＥＤディスプレイパネルにおいて、第１の蓄積コンデンサの上側プレートと第２の蓄積コンデンサの上側プレートは、同じ構造層上に配置してもよい。

また、このＯＬＥＤディスプレイパネルは、特に、
基板上に形成され、第１のスイッチトランジスタ、第１の駆動トランジスタ、第２のスイッチトランジスタ及び第２の駆動トランジスタのアクティブ層として機能するシリコンアイランドと、
ゲート絶縁層及び複数の第１のスルーホールであって、ゲート絶縁層は、基板及びシリコンアイランド上に形成され、第１のスルーホールは、第１のスイッチトランジスタのドレインと第１の蓄積コンデンサの下側プレートとの間、及び第２のスイッチトランジスタのドレインと第２の蓄積コンデンサの下側プレートとの間を電気的に接続するために使用される、ゲート絶縁層及び複数の第１のスルーホールと、
ゲート絶縁層上に形成され、走査ライン、第１の蓄積コンデンサの下側プレート、第２の蓄積コンデンサの下側プレート、第１のスイッチトランジスタのゲート、第１の駆動トランジスタのゲート、第２のスイッチトランジスタのゲート、及び第２の駆動トランジスタのゲートとして機能するパターン化された第１の金属層と、
第１の層間絶縁層及び第２のスルーホールであって、第１の層間絶縁層は、ゲート絶縁層及びパターン化された第１の金属層上に形成され、第２のスルーホールは、第１のデータラインと第１のスイッチトランジスタのソースとを電気的に接続するために使用される、第１の層間絶縁層及び第２のスルーホールと、
第１の層間絶縁層上に形成され、第１のデータライン、第１のスイッチトランジスタのソース、及び第２の蓄積コンデンサの上側プレートとして機能するパターン化された第２の金属層と、
第２の層間絶縁層及び第３のスルーホールであって、第２の層間絶縁層は、第１の層間絶縁層及びパターン化された第２の金属層上に形成され、第３のスルーホールは、第２のデータラインと第２のスイッチトランジスタのソースとを電気的に接続するために使用される、第２の層間絶縁層及び第３のスルーホールと、
第２の層間絶縁層上に形成され、第２のデータライン、及び第２のスイッチトランジスタのソースとして機能するパターン化された第３の金属層と、
第３の層間絶縁層及び第４のスルーホールであって、第３の層間絶縁層は、第２の層間絶縁層及びパターン化された第３の金属層上に形成され、第４のスルーホールは、第１の駆動トランジスタのソース及びドレイン、第２の駆動トランジスタのソース及びドレイン、電源ライン、第１の蓄積コンデンサの上側プレート及び第２の蓄積コンデンサの上側プレートを電気的に接続するために使用される、第３の層間絶縁層及び第４のスルーホールと、
第３の層間絶縁層上に形成され、第１の駆動トランジスタのソース及びドレイン、第２の駆動トランジスタのソース及びドレイン、並びに電源ラインとして機能するパターン化された第４の金属層と、
パッシベーション絶縁層及び複数のコンタクトホールであって、パッシベーション絶縁層は、第３の層間絶縁層及びパターン化された第４の金属層上に形成され、コンタクトホールは、第１の駆動トランジスタのドレインと第１のＯＬＥＤのアノードとの間、並びに第２の駆動トランジスタのドレインと第２のＯＬＥＤのアノードとの間を電気的に接続するために使用される、パッシベーション絶縁層及び複数のコンタクトホールとを備えていてもよい。

また、本発明は、ＯＬＥＤディスプレイパネルの製造方法を提供し、この方法は、
基板上に、走査ライン、データライン及び電源ラインを形成することを含み、走査ライン及びデータラインは、マトリクス状に配置された複数のピクセルグループを画定し、
各ピクセルグループは、２つのサブピクセルを有し、同じピクセルグループ内の２つのサブピクセルは、同じ電源ラインに接続され、電源ラインに関して鏡面対称に配置され、同じピクセルグループ内の２つのサブピクセルに接続されたデータラインは、異なる構造層上に配置される。

このＯＬＥＤディスプレイパネルの製造方法において、同じピクセルグループ内の２つのサブピクセルは、第１のサブピクセルと第２のサブピクセルを含み、第１のサブピクセルは、第１の蓄積コンデンサを含み、第２のサブピクセルは、第２の蓄積コンデンサを含み、第１の蓄積コンデンサの上側プレートと第２の蓄積コンデンサの上側プレートは、異なる構造層上に配置され、２回のプロセスを実行することによって形成してもよい。

また、このＯＬＥＤディスプレイパネルの製造方法において、第１のサブピクセルは、第１のスイッチトランジスタ及び第１の駆動トランジスタを更に含み、第２のサブピクセルは、第２のスイッチトランジスタ及び第２の駆動トランジスタを更に含み、第１のスイッチトランジスタのソースは、第１のデータラインに接続され、第２のスイッチトランジスタのソースは、第２のデータラインに接続され、第１のデータライン、第２のデータライン、及び電源ラインとは互いに平行であり、走査ラインは、電源ラインに垂直であり、第１のデータライン及び第２のデータライン、第１の蓄積コンデンサ及び第２の蓄積コンデンサ、第１のスイッチトランジスタ及び第２のスイッチトランジスタ、第１の駆動トランジスタ及び第２の駆動トランジスタは、それぞれ電源ラインに関して鏡面対称に配置してもよい。

また、このＯＬＥＤディスプレイパネルの製造方法において、ＯＬＥＤディスプレイパネルは、
第１のスイッチトランジスタ、第１の駆動トランジスタ、第２のスイッチトランジスタ及び第２の駆動トランジスタのアクティブ層として機能するシリコンアイランドを形成する工程と、
ゲート絶縁層及び複数の第１のスルーホールを形成する工程であって、ゲート絶縁層は、基板及びシリコンアイランド上に形成され、第１のスルーホールは、第１のスイッチトランジスタのドレインと第１の蓄積コンデンサの下側プレートとの間、及び第２のスイッチトランジスタのドレインと第２の蓄積コンデンサの下側プレートとの間を電気的に接続するために使用される工程と、
パターン化された第１の金属層を形成する工程であって、パターン化された第１の金属層は、ゲート絶縁層上に形成され、走査ライン、第１の蓄積コンデンサの下側プレート、第２の蓄積コンデンサの下側プレート、第１のスイッチトランジスタのゲート、第１の駆動トランジスタのゲート、第２のスイッチトランジスタのゲート、及び第２の駆動トランジスタのゲートとして機能する工程と、
第１の層間絶縁層及び第２のスルーホールを形成する工程であって、第１の層間絶縁層は、ゲート絶縁層及びパターン化された第１の金属層上に形成され、第２のスルーホールは、第１のデータラインと第１のスイッチトランジスタのソースとの間を電気的に接続するために使用される工程と、
パターン化された第２の金属層を形成する工程であって、パターン化された第２の金属層は、第１の層間絶縁層上に形成され、第１のデータライン、第１のスイッチトランジスタのソース、及び第２の蓄積コンデンサの上側プレートとして機能する工程と、
第２の層間絶縁層及び第３のスルーホールを形成する工程であって、第２の層間絶縁層は、第１の層間絶縁層及びパターン化された第２の金属層上に形成され、第３のスルーホールは、第２のデータラインと第２のスイッチトランジスタのソースとを電気的に接続するために使用される工程と、
パターン化された第３の金属層を形成する工程であって、パターン化された第３の金属層は、第２の層間絶縁層上に形成され、第２のデータライン、第２のスイッチトランジスタのソース及び第１の蓄積コンデンサの上側プレートとして機能する工程と、
第３の層間絶縁層及び第４のスルーホールを形成する工程であって、第３の層間絶縁層は、第２の層間絶縁層及びパターン化された第３の金属層上に形成され、第４のスルーホールは、第１の駆動トランジスタのソース及びドレイン、第２の駆動トランジスタのソース及びドレイン、電源ライン、第１の蓄積コンデンサの上側プレート及び第２の蓄積コンデンサの上側プレートを電気的に接続するために使用される工程と、
パターン化された第４の金属層を形成する工程であって、パターン化された第４の金属層は、第３の層間絶縁層上に形成され、第１の駆動トランジスタのソース及びドレイン、第２の駆動トランジスタのソース及びドレイン、並びに電源ラインとして機能する工程と、
パッシベーション絶縁層及び複数のコンタクトホールを形成する工程であって、パッシベーション絶縁層は、第３の層間絶縁層及びパターン化された第４の金属層上に形成され、コンタクトホールは、第１の駆動トランジスタのドレインと第１のＯＬＥＤのアノードとの間、並びに第２の駆動トランジスタのドレインと第２のＯＬＥＤのアノードとの間を電気的に接続するために使用される工程とによって形成してもよい。

また、このＯＬＥＤディスプレイパネルの製造方法において、第２の層間絶縁層を形成した後、第２の層間絶縁層を貫通し、第１の蓄積コンデンサの下側プレートと対向する開口部を更に形成してもよい。

また、このＯＬＥＤディスプレイパネルの製造方法において、第１の蓄積コンデンサの上側プレートと第２の蓄積コンデンサの上側プレートは、同じ構造層上に配置され、一回のプロセスによって形成してもよい。

また、このＯＬＥＤディスプレイパネルの製造方法において、ＯＬＥＤディスプレイパネルは、特に、
シリコンアイランドを形成する工程であって、シリコンアイランドは、基板上に形成され、第１のスイッチトランジスタ、第１の駆動トランジスタ、第２のスイッチトランジスタ及び第２の駆動トランジスタのアクティブ層として機能する工程と、
ゲート絶縁層及び第１のスルーホールを形成する工程であって、ゲート絶縁層は、基板及びシリコンアイランド上に形成され、第１のスルーホールは、第１のスイッチトランジスタのドレインと第１の蓄積コンデンサの下側プレートとの間、及び第２のスイッチトランジスタのドレインと第２の蓄積コンデンサの下側プレートとの間を電気的に接続するために使用される工程と、
パターン化された第１の金属層を形成する工程であって、パターン化された第１の金属層は、ゲート絶縁層上に形成され、走査ライン、第１の蓄積コンデンサの下側プレート、第２の蓄積コンデンサの下側プレート、第１のスイッチトランジスタのゲート、第１の駆動トランジスタのゲート、第２のスイッチトランジスタのゲート、及び第２の駆動トランジスタのゲートとして機能する工程と、
第１の層間絶縁層及び第２のスルーホールを形成する工程であって、第１の層間絶縁層は、ゲート絶縁層及びパターン化された第１の金属層上に形成され、第２のスルーホールは、第１のデータラインと第１のスイッチトランジスタのソースとを電気的に接続するために使用される工程と、
パターン化された第２の金属層を形成する工程であって、パターン化された第２の金属層は、第１の層間絶縁層上に形成され、第１のデータライン、第１のスイッチトランジスタのソース、第２の蓄積コンデンサの上側プレート、及び第２の蓄積コンデンサの上側プレートとして機能する工程と、
第２の層間絶縁層及び第３のスルーホールを形成する工程であって、第２の層間絶縁層は、第１の層間絶縁層及びパターン化された第２の金属層上に形成され、第３のスルーホールは、第２のデータラインと第２のスイッチトランジスタのソースとを電気的に接続するために使用される工程と、
パターン化された第３の金属層を形成する工程であって、パターン化された第３の金属層は、第２の層間絶縁層上に形成され、第２のデータライン、及び第２のスイッチトランジスタのソースとして機能する工程と、
第３の層間絶縁層及び第４のスルーホールを形成する工程であって、第３の層間絶縁層は、第２の層間絶縁層及びパターン化された第３の金属層上に形成され、第４のスルーホールは、第１の駆動トランジスタのソース及びドレイン、第２の駆動トランジスタのソース及びドレイン、電源ライン、第１の蓄積コンデンサの上側プレート及び第２の蓄積コンデンサの上側プレートを電気的に接続するために使用される工程と、
パターン化された第４の金属層を形成する工程であって、パターン化された第４の金属層は、第３の層間絶縁層上に形成され、第１の駆動トランジスタのソース及びドレイン、第２の駆動トランジスタのソース及びドレイン、並びに電源ラインとして機能する工程と、
パッシベーション絶縁層及び複数のコンタクトホールを形成する工程であって、パッシベーション絶縁層は、第３の層間絶縁層及びパターン化された第４の金属層上に形成され、コンタクトホールは、第１の駆動トランジスタのドレインと第１のＯＬＥＤのアノードとの間、並びに第２の駆動トランジスタのドレインと第２のＯＬＥＤのアノードとの間を電気的に接続するために使用される工程とによって形成してもよい。

本発明が提供するＯＬＥＤディスプレイパネルは、走査ライン、データライン及び電源ラインＶＤＤを含む。走査ライン及びデータラインは、マトリクス状に配置された複数のピクセルグループを画定し、各ピクセルグループは、２つのサブピクセルを有し、同じピクセルグループ内の２つのサブピクセルは、同じ電源ラインに接続され、電源ラインに関して鏡面対称に配置され、同じピクセルグループ内の２つのサブピクセルに接続されたデータラインは、異なる構造層上に配置されている（すなわち、２つのサブピクセルに接続されたデータラインは、同じ層上にない）。一側面として、同じピクセルグループ内の２つのサブピクセルに接続されたデータラインが異なる構造層上に配置されるため、ピクセル面積を縮小することなく、同じ層上の隣接するデータライン間の距離が２倍になり、異なる層間の隣接するデータラインが層間絶縁層によって分離されるので、データライン間の短絡の発生確率を効果的に低減できる。更に、使用時のデータライン間のクロストークも大幅に低減され、製品歩留まりが向上するのみではなく、製品の画質が改善される。他の側面として、同じピクセルグループ内の２つのサブピクセルに対応して接続されたデータラインは、異なる構造層に配置されるため、既存の装置及び／又はプロセス条件に基づいてピクセル面積を縮小でき、ＯＬＥＤディスプレイパネルのＰＰＩを改善し、ＯＬＥＤディスプレイパネルの解像度を向上させることができる。

また、第１の蓄積コンデンサの上側プレートと第２の蓄積コンデンサの上側プレートは、異なる構造層上に位置し、プロセスを２回行うことで形成される。例えば、第１のデータラインと第２の蓄積コンデンサの上側プレートとが共に形成され、第２のデータラインと第１の蓄積コンデンサの上側プレートとが共に形成される。すなわち、第１のデータラインと第１の蓄積コンデンサの上側プレートとは同じ層上になく、第２のデータラインと第２の蓄積コンデンサの上側プレートとは同じ層上にない。このため、同じ層のデータラインと蓄積コンデンサの上側プレートとの間の距離を短くでき、ピクセル面積を更に減少させ、ＯＬＥＤディスプレイパネルのＰＰＩを改善できる。

従来のＯＬＥＤディスプレイパネルのピクセル回路図である。 本発明の実施形態１におけるシリコンアイランドを形成した後のＯＬＥＤディスプレイパネルのピクセルグループの概略的平面図である。 本発明の実施形態１においてシリコンアイランドを形成した後のＯＬＥＤディスプレイパネルの第１のサブピクセルの概略的断面図である。 本発明の実施形態１においてシリコンアイランドを形成した後のＯＬＥＤディスプレイパネルの第２のサブピクセルの概略的断面図である。 本発明の実施形態１において第１のスルーホールを形成した後の、ＯＬＥＤディスプレイパネルのピクセルグループの概略的平面図である。 本発明の実施形態１において第１のスルーホールを形成した後の、ＯＬＥＤディスプレイパネルの第１のサブピクセルの概略的断面図である。 本発明の実施形態１において第１のスルーホールを形成した後の、ＯＬＥＤディスプレイパネルの第２のサブピクセルの概略的断面図である。 本発明の実施形態１において第１の金属層を形成した後のＯＬＥＤディスプレイパネルのピクセルグループの概略的平面図である。 本発明の実施形態１において第１の金属層を形成した後のＯＬＥＤディスプレイパネルの第１のサブピクセルの概略的断面図である。 本発明の実施形態１において第１の金属層を形成した後のＯＬＥＤディスプレイパネルの第２のサブピクセルの概略的断面図である。 本発明の実施形態１において第２のスルーホールを形成した後のＯＬＥＤディスプレイパネルのピクセルグループの概略的平面図である。 本発明の実施形態１において第２のスルーホールを形成した後のＯＬＥＤディスプレイパネルの第１のサブピクセルの概略的断面図である。 本発明の実施形態１において第２のスルーホールを形成した後のＯＬＥＤディスプレイパネルの第２のサブピクセルの概略的断面図である。 本発明の実施形態１において第２の金属層を形成した後のＯＬＥＤディスプレイパネルのピクセルグループの概略的平面図である。 本発明の実施形態１において第２の金属層を形成した後のＯＬＥＤディスプレイパネルの第１のサブピクセルの概略的断面図である。 本発明の実施形態１において第２の金属層を形成した後のＯＬＥＤディスプレイパネルの第２のサブピクセルの概略的断面図である。 本発明の実施形態１において第３のスルーホールを形成した後のＯＬＥＤディスプレイパネルのピクセルグループの概略的平面図である。 本発明の実施形態１において第３のスルーホールを形成した後のＯＬＥＤディスプレイパネルの第１のサブピクセルの概略的断面図である。 本発明の実施形態１において第３のスルーホールを形成した後のＯＬＥＤディスプレイパネルの第２のサブピクセルの概略的断面図である。 本発明の実施形態１において第３の金属層を形成した後のＯＬＥＤディスプレイパネルのピクセルグループの概略的平面図である。 本発明の実施形態１において第３の金属層を形成した後のＯＬＥＤディスプレイパネルの第１のサブピクセルの概略的断面図である。 本発明の実施形態１において第３の金属層を形成した後のＯＬＥＤディスプレイパネルの第２のサブピクセルの概略的断面図である。 本発明の実施形態１において第４のスルーホールを形成した後のＯＬＥＤディスプレイパネルのピクセルグループの概略的平面図である。 本発明の実施形態１において第４のスルーホールを形成した後のＯＬＥＤディスプレイパネルの第１のサブピクセルの概略的断面図である。 本発明の実施形態１において第４のスルーホールを形成した後のＯＬＥＤディスプレイパネルの第２のサブピクセルの概略的断面図である。 本発明の実施形態１において第４の金属層を形成した後のＯＬＥＤディスプレイパネルのピクセルグループの概略的平面図である。 本発明の実施形態１において第４の金属層を形成した後のＯＬＥＤディスプレイパネルの第１のサブピクセルの概略的断面図である。 本発明の実施形態１において第４の金属層を形成した後のＯＬＥＤディスプレイパネルの第２のサブピクセルの概略的断面図である。 本発明の実施形態１においてコンタクトホールを形成した後のＯＬＥＤディスプレイパネルのピクセルグループの概略的平面図である。 本発明の実施形態１においてコンタクトホールを形成した後のＯＬＥＤディスプレイパネルの第１のサブピクセルの概略的断面図である。 本発明の実施形態１においてコンタクトホールを形成した後のＯＬＥＤディスプレイパネルの第２のサブピクセルの概略的断面図である。 本発明の実施形態１においてアノードを形成した後のＯＬＥＤディスプレイパネルのピクセルグループの概略的平面図である。 本発明の実施形態１においてアノードを形成した後のＯＬＥＤディスプレイパネルの第１のサブピクセルの概略的断面図である。 本発明の実施形態１においてアノードを形成した後のＯＬＥＤディスプレイパネルの第２のサブピクセルの概略的断面図である。 本発明の実施形態２においてシリコンアイランドを形成した後のＯＬＥＤディスプレイパネルのピクセルグループの概略的平面図である。 本発明の実施形態２においてシリコンアイランドを形成した後のＯＬＥＤディスプレイパネルの第１のサブピクセルの概略的断面図である。 本発明の実施形態２においてシリコンアイランドを形成した後のＯＬＥＤディスプレイパネルの第２のサブピクセルの概略的断面図である。 本発明の実施形態２において第１のスルーホールを形成した後のＯＬＥＤディスプレイパネルのピクセルグループの概略的平面図である。 本発明の実施形態２において第１のスルーホールを形成した後のＯＬＥＤディスプレイパネルの第１のサブピクセルの概略的断面図である。 本発明の実施形態２において第１のスルーホールを形成した後のＯＬＥＤディスプレイパネルの第２のサブピクセルの概略的断面図である。 本発明の実施形態２において第１の金属層を形成した後のＯＬＥＤディスプレイパネルのピクセルグループの概略的平面図である。 本発明の実施形態２において第１の金属層を形成した後のＯＬＥＤディスプレイパネルの第１のサブピクセルの概略的断面図である。 本発明の実施形態２において第１の金属層を形成した後のＯＬＥＤディスプレイパネルの第２のサブピクセルの概略的断面図である。 本発明の実施形態２において第２のスルーホールを形成した後のＯＬＥＤディスプレイパネルのピクセルグループの概略的平面図である。 本発明の実施形態２において第２のスルーホールを形成した後のＯＬＥＤディスプレイパネルの第１のサブピクセルの概略的断面図である。 本発明の実施形態２において第２のスルーホールを形成した後のＯＬＥＤディスプレイパネルの第２のサブピクセルの概略的断面図である。 本発明の実施形態２において第２の金属層を形成した後のＯＬＥＤディスプレイパネルのピクセルグループの概略的平面図である。 本発明の実施形態２において第２の金属層を形成した後のＯＬＥＤディスプレイパネルの第１のサブピクセルの概略的断面図である。 本発明の実施形態２において第２の金属層を形成した後のＯＬＥＤディスプレイパネルの第２のサブピクセルの概略的断面図である。 本発明の実施形態２において第３のスルーホールを形成した後のＯＬＥＤディスプレイパネルのピクセルグループの概略的平面図である。 本発明の実施形態２において第３のスルーホールを形成した後のＯＬＥＤディスプレイパネルの第１のサブピクセルの概略的断面図である。 本発明の実施形態２において第３のスルーホールを形成した後のＯＬＥＤディスプレイパネルの第２のサブピクセルの概略的断面図である。 本発明の実施形態２において第３の金属層を形成した後のＯＬＥＤディスプレイパネルのピクセルグループの概略的平面図である。 本発明の実施形態２において第３の金属層を形成した後のＯＬＥＤディスプレイパネルの第１のサブピクセルの概略的断面図である。 本発明の実施形態２において第３の金属層を形成した後のＯＬＥＤディスプレイパネルの第２のサブピクセルの概略的断面図である。 本発明の実施形態２において第４のスルーホールを形成した後のＯＬＥＤディスプレイパネルのピクセルグループの概略的平面図である。 本発明の実施形態２において第４のスルーホールを形成した後のＯＬＥＤディスプレイパネルの第１のサブピクセルの概略的断面図である。 本発明の実施形態２において第４のスルーホールを形成した後のＯＬＥＤディスプレイパネルの第２のサブピクセルの概略的断面図である。 本発明の実施形態２において第４の金属層を形成した後のＯＬＥＤディスプレイパネルのピクセルグループの概略的平面図である。 本発明の実施形態２において第４の金属層を形成した後のＯＬＥＤディスプレイパネルの第１のサブピクセルの概略的断面図である。 本発明の実施形態２において第４の金属層を形成した後のＯＬＥＤディスプレイパネルの第２のサブピクセルの概略的断面図である。 本発明の実施形態２においてコンタクトホールを形成した後のＯＬＥＤディスプレイパネルのピクセルグループの概略的平面図である。 本発明の実施形態２においてコンタクトホールを形成した後のＯＬＥＤディスプレイパネルの第１のサブピクセルの概略的断面図である。 本発明の実施形態２においてコンタクトホールを形成した後のＯＬＥＤディスプレイパネルの第２のサブピクセルの概略的断面図である。 本発明の実施形態２において、アノードを形成した後のＯＬＥＤディスプレイパネルのピクセルグループの概略的平面図である。 本発明の実施形態２において、アノードを形成した後のＯＬＥＤディスプレイパネルの第１のサブピクセルの概略的断面図である。 本発明の実施形態２においてアノードを形成した後のＯＬＥＤディスプレイパネルの第２のサブピクセルの概略的断面図である。

本発明の主な概念は、有機発光ダイオード（Organic Light-Emitting Diode：ＯＬＥＤ）ディスプレイパネル及びその製造方法を提供することであり、ＯＬＥＤディスプレイパネルは、走査ライン、データライン及び電源ラインＶＤＤを備え、走査ライン及びデータラインは、マトリクス状に配置された複数のピクセルグループを画定し、各ピクセルグループは、２つのサブピクセルを有し、同じピクセルグループ内の２つのサブピクセルは、同じ電源ラインＶＤＤに接続され、電源ラインＶＤＤに関して鏡面対称に配置され、同じピクセルグループ内の２つのサブピクセルに別々に接続されたデータラインは、異なる構造層上に配置される。これにより、ピクセル領域を縮小することなく、同じ層上の隣接するデータライン間の距離を２倍にでき、異なる層間の隣接するデータラインは、層間絶縁層によって分離されるため、データライン間の短絡の発生確率を効果的に低減でき、データライン間のクロストークを大幅に解消できる。更に、同じピクセルグループ内の２つのサブピクセルに対応して接続されたデータラインは、異なる構造層上に配置されるため、既存の装置及び／又はプロセス条件に基づいてピクセル面積を縮小でき、ＯＬＥＤディスプレイパネルのＰＰＩを改善し、ＯＬＥＤディスプレイパネルの解像度を向上させることができる。

以下、添付の図面及び特定の実施形態を参照して、本発明のＯＬＥＤディスプレイパネル及びＯＬＥＤディスプレイパネルの製造方法について更に詳細に説明する。本発明の利点及び特徴は、以下の説明及び特許請求の範囲によってより明らかになる。なお、図面において、膜厚、並びに各層の領域の大きさ及び形状は、ＯＬＥＤディスプレイパネルの真のスケールを反映しておらず、本発明の内容を概略的に説明することのみを目的として示している。

実施形態１
図１２ａは、本発明の実施形態１におけるＯＬＥＤディスプレイパネルのピクセルグループの概略的平面図であり、２つのサブピクセルを含む構造を示している。図１２ｂは、図１２ａの第１のサブピクセルの概略的断面図である。図１２ｃは、図１２ａの第２のサブピクセルの概略的断面図である。

図１２ａ、図１２ｂ及び図１２ｃに示すように、この実施形態のＯＬＥＤディスプレイパネルの主要な構造は、基板１００上に形成された走査ライン、データライン及び電源ラインを含み、走査ライン及びデータラインは、マトリックス状に配置された複数のピクセルグループを画定している。各ピクセルグループは、２つのサブピクセルを有する。同じピクセルグループ内の２つのサブピクセルは、同じ電源ラインＶＤＤに接続され、電源ラインＶＤＤに関して鏡面対称に配置されている。同じピクセルグループ内の２つのサブピクセルに別々に接続されたデータラインは、異なる構造層上に配置されている。この実施形態における技術的解決策の説明を容易にするために、図１２ａにおいて、図の平面方向に上下に配列された２つのサブピクセルを第１のサブピクセル及び第２のサブピクセルとし、下側のサブピクセルを第１のサブピクセルと呼び、上側のサブピクセルを第２のサブピクセルと呼ぶ。第１のサブピクセルのスイッチトランジスタのソースに接続されたデータラインを第１のデータラインＤ１と呼び、第２のサブピクセルのスイッチトランジスタのソースに接続されたデータラインを第２のデータラインＤ２と呼ぶ。

図２〜図１１ｃと共に、図１２ａ、図１２ｂ、及び図１２ｃを参照して説明を続けると、第１のデータラインＤ１は、第２の層間絶縁層１６０の下（具体的には、第１の層間絶縁層１４０と第２の層間絶縁層１６０との間）に配置されている。第１のデータラインＤ１は、第１の層間絶縁層１４０を貫通するスルーホール（ここでは、第２のスルーホール１４０ａ−１と呼ぶ。）によって、第１のスイッチトランジスタのソースＳ１１に接続されている。第２のデータラインＤ２は、第２の層間絶縁層１６０の上（具体的には、第２の層間絶縁層１６０と第３の層間絶縁層１８０との間）に配置されている。第２のデータラインＤ２は、第１の層間絶縁層１４０及び第２の層間絶縁層１６０を貫通するスルーホール（ここでは、第３のスルーホール１６０ａ−２と呼ぶ。）によって、第２のスイッチトランジスタのソースＳ２１に接続されている。すなわち、第１のデータラインＤ１及び第２のデータラインＤ２は、第２の層間絶縁層１６０の両側に位置する。第２の層間絶縁層１６０は、第１のデータラインＤ１と第２のデータラインＤ２とを分離するように配置されている。第１のデータラインＤ１及び第２のデータラインＤ２は、深さが異なるスルーホールを介してスイッチトランジスタのソースに接続されている。これにより、ピクセル面積を縮小することなく、同じ層上の隣接するデータライン間のピッチが２倍になり、異なる層間の隣接するデータラインは、層間絶縁層（ここでは、具体的には、第２の層間絶縁層１６０と呼ぶ。）によって分離されるので、生産時のデータライン間の短絡の発生確率を効果的に低減できる。更に、使用時のデータライン間のクロストークも大幅に低減され、製品歩留まりが向上するのみではなく、製品の画質が改善される。このように、同じピクセルグループ内の２つのサブピクセルに対応して接続されたデータラインは、異なる構造層に配置されるため（同じ層上の隣接するデータライン間のピッチが大きくなるため）、既存の装置及び／又はプロセス条件によって必ずしも制約されることなく、ピクセル面積を縮小でき、ＯＬＥＤディスプレイパネルのＰＰＩを改善することができる。

具体的には、図１２ａ及び図１２ｂに示すように、第１のサブピクセルは、第１のスイッチトランジスタＴ１１、第１の駆動トランジスタＴ１２及び第１の蓄積コンデンサＣ１を含む。第１のスイッチトランジスタＴ１１は、ゲートＧ１１と、ソースＳ１１と、ドレインＤ１１と、アクティブ層１１１−１（すなわち、シリコンアイランドの第１のセグメント）とを含む。第１の駆動トランジスタＴ１２は、ゲートＧ１２と、ソースＳ１２と、ドレインＤ１２と、アクティブ層１１１−２（すなわち、シリコンアイランドの第２のセグメント）とを含む。第１の蓄積コンデンサＣ１は、第１のプレート（すなわち、下側プレートＣ１−１）と、第２のプレート（すなわち、上側プレートＣ１−２）と、下側プレートＣ１−１及び上側プレートＣ１−２の間に形成されている第１の層間絶縁層１４０とを含む。第１のスイッチトランジスタＴ１１のゲートＧ１１は、走査ラインＳｎに接続されている（実際には、一体構造を形成している）。第１のスイッチトランジスタＴ１１のソースＳ１１は、第１のデータラインＤ１に接続されている（実際には一体構造を形成している）。第１のスイッチトランジスタＴ１１のドレインＤ１１、第１の蓄積コンデンサＣ１の第１のプレート（すなわち、下側プレートＣ１−１）、及び第１の駆動トランジスタＴ１２のゲートＧ１２は、接続されている。第１の駆動トランジスタＴ１２のソースＳ１２及び第１の蓄積コンデンサＣ１の第２のプレート（すなわち上側プレートＣ１−２）は、共に電源ラインＶＤＤに接続されている。第１の駆動トランジスタＴ１２のドレインＤ１２は、第１のＯＬＥＤのアノード２２１に接続されている。走査ラインＳｎは、第１のスイッチトランジスタＴ１１のオン／オフ電圧を供給するために使用される。第１の駆動トランジスタＴ１２は、第１のデータラインＤ１を制御して第１のＯＬＥＤにデータ電圧を供給するために使用される。

具体的には、図１２ａ及び図１２ｃに示すように、第２のサブピクセルは、第２のスイッチトランジスタＴ２１、第２の駆動トランジスタＴ２２及び第２の蓄積コンデンサＣ２を含む。第２のスイッチトランジスタＴ２１は、ゲートＧ２１、ソースＳ２１、ドレインＤ２１、及びアクティブ層１１２−１（すなわち、シリコンアイランドの第３のセグメント）を含む。第２の駆動トランジスタＴ２２は、ゲートＧ２２、ソースＳ２２、ドレインＤ２２、及びアクティブ層１１２−２（すなわち、シリコンアイランドの第４のセグメント）を含む。第２の蓄積コンデンサＣ２は、第１のプレート（すなわち、下側プレートＣ２−１）、第２のプレート（すなわち、上側プレートＣ２−２）、及び下側プレートＣ２−１と上側プレートＣ２−２との間に形成されている第１の層間絶縁層１４０を含む。第２のスイッチトランジスタＴ２１のゲートＧ２１は、走査ラインＳｎに接続されている（実際には一体構造を形成している）。第２のスイッチトランジスタＴ２１のソースＳ２１は、第２のデータラインＤ２に接続されている（実際には一体構造を形成している）。第２のスイッチトランジスタＴ２１のドレインＤ２１、第２の蓄積コンデンサＣ２の第１のプレート（すなわち、下側プレートＣ２−１）、及び第２の駆動トランジスタＴ２２のゲートＧ２２は、接続されている。第２の駆動トランジスタＴ２２のソースＳ２２及び第２の蓄積コンデンサＣ２の第２のプレート（すなわち上側プレートＣ２−２）は、共に電源ラインＶＤＤに接続されている。第２の駆動トランジスタＴ２２のドレインＤ２２は、第２のＯＬＥＤのアノード２２２に接続されている。走査ラインＳｎは、第２のスイッチトランジスタＴ２１のオン／オフ電圧を供給するために使用される。第２の駆動トランジスタＴ２２は、第２のデータラインＤ２を制御して第２のＯＬＥＤにデータ電圧を供給するために使用される。

更に図１０ａ、図１１ａ及び図１２ａに示すように、第１のデータラインＤ１、第２のデータラインＤ２及び電源ラインＶＤＤは、互いに平行である。走査ラインＳｎは、電源ラインＶＤＤに対して垂直である。第１のデータラインＤ１及び第２のデータラインＤ２は、電源ラインＶＤＤに関して鏡面対称に配置されている。また、第１の蓄積コンデンサＣ１及び第２の蓄積コンデンサＣ２は、電源ラインＶＤＤに関して鏡面対称に配置されている。第１のスイッチトランジスタＴ１１及び第２のスイッチトランジスタＴ２１は、電源ラインＶＤＤに関して鏡面対称に配置されている。第１の駆動トランジスタＴ１２及び第２の駆動トランジスタＴ２２は、電源ラインＶＤＤに関して鏡面対称に配置されている。具体的には、この実施形態では、第１の蓄積コンデンサＣ１の下側プレートＣ１−１と第２の蓄積コンデンサＣ２の下側プレートＣ２−１は、共に矩形の形状を有し、面積が同じであり、電源ラインＶＤＤに関して鏡面対称に配置されている。第１の蓄積コンデンサＣ１の上側プレートＣ１−２と第２の蓄積コンデンサＣ２の上側プレートＣ２−２は、共に矩形の形状を有し、面積が同じであり、電源ラインＶＤＤに関して鏡面対称に配置されている。

主に図２ａ、図２ｂ及び図２ｃに示すように、ＯＬＥＤディスプレイパネルは、更に、シリコンアイランドを含む。シリコンアイランドは、基板１００上に形成され、第１のスイッチトランジスタＴ１１、第１の駆動トランジスタＴ１２、第２のスイッチトランジスタＴ２１及び第２の駆動トランジスタＴ２２のアクティブ層として機能する。

主に図３ａ、図３ｂ及び図３ｃに示すように、ＯＬＥＤディスプレイパネルは、更に、ゲート絶縁層１２０及び第１のスルーホール１２０ａ−１、１２０ａ−２を含む。ゲート絶縁層１２０は、基板１００及びシリコンアイランド上に形成されている。第１のスルーホール１２０ａ−１、１２０ａ−２は、ゲート絶縁層１２０を貫通している。第１のスルーホール１２０ａ−１は、第１のスイッチトランジスタＴ１１のドレインＤ１１と第１の蓄積コンデンサＣ１の下側プレートＣ１−１とを電気的に接続するために使用される。第１のスルーホール１２０ａ−２は、第２のスイッチトランジスタＴ２１のドレインＤ２１と第２の蓄積コンデンサＣ２の下側プレートＣ２−１とを電気的に接続するために使用される。

主に図４ａ、図４ｂ及び図４ｃに示すように、ＯＬＥＤディスプレイパネルは、更に、パターン化された第１の金属層を含む。パターン化された第１の金属層は、ゲート絶縁層１２０上に形成され、第１のスイッチトランジスタＴ１１のゲートＧ１１、第１の駆動トランジスタＴ１２のゲートＧ１２、第２のスイッチトランジスタＴ２１のゲートＧ２１、第２の駆動トランジスタＴ２２のゲートＧ２２、走査ラインＳｎ、及び第１の蓄積コンデンサＣ１の第１の電極（すなわち、下側プレートＣ１−１）、第２の蓄積コンデンサＣ２の第１の電極（すなわち、下側プレートＣ２−１）として機能する。

主に図５ａ、図５ｂ及び図５ｃに示すように、ＯＬＥＤディスプレイパネルは、更に、第１の層間絶縁層１４０及び第２のスルーホール１４０ａ−１を含む。第１の層間絶縁層１４０は、ゲート絶縁層１２０及びパターン化された第１の金属層上に形成されている。第２のスルーホール１４０ａ−１は、第１のデータラインＤ１と第１のスイッチトランジスタＴ１１のソースＳ１１とを電気的に接続するために使用される。

主に図６ａ、図６ｂ及び図６ｃに示すように、ＯＬＥＤディスプレイパネルは、更に、パターン化された第２の金属層を含む。パターン化された第２の金属層は、第１の層間絶縁層１４０上に形成され、第１のデータラインＤ１、第１のスイッチトランジスタＴ１１のソースＳ１１、及び第２の蓄積コンデンサＣ２の第２の電極（すなわち、上側プレートＣ２−２）とを含む。

主に図７ａ、図７ｂ及び図７ｃに示すように、ＯＬＥＤディスプレイパネルは、更に、第２の層間絶縁層１６０及び第３のスルーホール１６０ａ−２を含む。第２の層間絶縁層１６０は、第１の層間絶縁層１４０及びパターン化された第２の金属層上に形成されている。第３のスルーホール１６０ａ−２は、第２のデータラインＤ２と第２のスイッチトランジスタＴ２１のソースＳ２１とを電気的に接続するために使用される。ＯＬＥＤディスプレイパネルは、更に、開口部１６０ｂを含む。開口部１６０ｂは、第２の層間絶縁層１６０を貫通し、第１の蓄積コンデンサＣ１の下側プレートＣ１−１と正確に対向する。

主に図８ａ、図８ｂ及び図８ｃに示すように、ＯＬＥＤディスプレイパネルは、更に、パターン化された第３の金属層を含む。パターン化された第３の金属層は、第２の層間絶縁層１６０及び開口部１６０ｂ上に形成され、第２のデータラインＤ２、第２のスイッチトランジスタＴ２１のソースＳ２１、及び第１の蓄積コンデンサＣ１の第２の電極（すなわち、上側プレートＣ１−２）として機能する。

主に図９ａ、図９ｂ及び図９ｃに示すように、ＯＬＥＤディスプレイパネルは、第３の層間絶縁層１８０、及び第４のスルーホール１８０ａ、１８０ａ−１、１８０ａ−２、１８０ａ−３、１８０ａ−４を含む。第３の層間絶縁層１８０は、第２の層間絶縁層１６０及びパターン化された第３の金属層上に形成され、第４のスルーホール１８０ａ、１８０ａ−１、１８０ａ−２、１８０ａ−３、１８０ａ−４は、第１の駆動トランジスタＴ１２のソース及びドレイン、第２の駆動トランジスタＴ２２のソース及びドレイン、電源ラインＶＤＤ、第１の蓄積コンデンサＣ１の上側プレートＣ１−２及び第２の蓄積コンデンサＣ２の上側プレートＣ２−２の間の電気的接続のために使用される。

主に図１０ａ、図１０ｂ及び図１０ｃに示すように、ＯＬＥＤディスプレイパネルは、更に、パターン化された第４の金属層を含む。パターン化された第４の金属層は、第３の層間絶縁層１８０上に形成され、第１の駆動トランジスタＴ１２のソースＳ１２及びドレインＤ１２、第２の駆動トランジスタＴ２２のソースＳ２２及びドレインＤ２２、及び電源ラインＶＤＤとして機能する。

主に図１１ａ、図１１ｂ及び図１１ｃに示すように、ＯＬＥＤディスプレイパネルは、更に、パッシベーション絶縁層２００及びコンタクトホール２００ａ−１、２００ａ−２を含む。パッシベーション絶縁層２００は、第３の層間絶縁層１８０及びパターン形成された第４の金属層上に形成されている。コンタクトホール２００ａ−１は、第１の駆動トランジスタＴ１２のドレインを第１のＯＬＥＤのアノード２２１に電気的に接続するために使用され、コンタクトホール２００ａ−２は、第２の駆動トランジスタＴ２２のドレインを第２のＯＬＥＤのアノード２２２に電気的に接続するために使用される。

以下、本発明の実施形態１に基づくＯＬＥＤディスプレイパネルの製造プロセスの平面図及び概略的断面図を参照して、この実施形態の技術的解決策を更に説明する。本発明の以下の説明で言及するリソグラフィプロセスは、フォトレジストコーティング、マスキング、露光、エッチング、フォトレジストストリッピング等を含む。フォトレジストの一例として、ポジ型フォトレジストを用いる。

図２ａは、本発明の実施形態１におけるシリコンアイランドを形成した後のＯＬＥＤディスプレイパネルのピクセルグループの概略的平面図である。図２ｂは、本発明の実施形態１においてシリコンアイランドを形成した後のＯＬＥＤディスプレイパネルの第１のサブピクセルの概略的断面図である。図２ｃは、本発明の実施形態１においてシリコンアイランドを形成した後のＯＬＥＤディスプレイパネルの第２のサブピクセルの概略的断面図である。

まず、図２ａ、図２ｂ及び図２ｃに示すように、基板１００を準備する。基板１００は、通常、透明基板である。具体的には、透明基板は、硬質基板であってもよく、例えば、透明ガラス基板又は透明プラスチック基板であってもよい。透明基板は、平面形状、湾曲形状、又は他の不規則形状を有していてもよい。なお、透明基板の材質及び／又は形状は、これに限定されるものではない。

次に、図２ａ、図２ｂ及び図２ｃに示すように、基板１００上にシリコンアイランドを形成する。シリコンアイランドを形成する具体的なプロセスは、以下の通りである。化学気相成長（ＣＶＤ）プロセスを使用して、基板１００上にアモルファスシリコン層（ａ−Ｓｉ）を形成し、エキシマレーザーアニール（excimer laser annealing：ＥＬＡ）、固相結晶化（solid phase crystallization：ＳＰＣ）又は金属誘導結晶化（metal induced crystallization：ＭＩＣ）等のプロセスを適用することによって、アモルファスシリコン層を多結晶シリコン層（Ｐ−Ｓｉ）とし、そして、第１のフォトリソグラフィプロセスを行い、多結晶シリコン層をパターン化してシリコンアイランドを形成する。シリコンアイランドは、第１のスイッチトランジスタＴ１１のアクティブ層、第１の駆動トランジスタＴ１２のアクティブ層、第２のスイッチトランジスタＴ２１のアクティブ層、及び第２の駆動トランジスタＴ２２用のアクティブ層として使用される。具体的には、シリコンアイランドは、第１のスイッチトランジスタＴ１１、第１の駆動トランジスタＴ１２、第２のスイッチトランジスタＴ２１、及び第２の駆動トランジスタＴ２２のそれぞれのソース及びドレインの位置に対応する。

主に図２ａに示すように、この実施形態では、シリコンアイランドは、第１のセグメント１１１−１と、第２のセグメント１１１−２と、第３のセグメント１１２−１と、第４のセグメント１１２−２と、第５のセグメント１１３と、第６のセグメント１１４とを含む。６つのセグメントのそれぞれは、実質的にストリップ状の形状を有する。第１のセグメント１１１−１、第２のセグメント１１１−２、第３のセグメント１１２−１、第４のセグメント１１２−２、及び第５のセグメント１１３は、Ｘ方向に延び、第６のセグメント１１４は、Ｙ方向に延びている。第１のセグメント１１１−１及び第３のセグメント１１２−１は、分離されたストリップ構造である。第１のセグメント１１１−１は、第１のサブピクセルの第１のスイッチトランジスタＴ１１のアクティブ層として使用され、第３のセグメント１１２−１は、第２のサブピクセルの第２のスイッチトランジスタＴ２１のアクティブ層として使用される。また、第１のセグメント１１１−１と第３のセグメント１１２−１とは鏡面対称に配置されている。第５のセグメント１１３は、第２のセグメント１１１−２と第４のセグメント１１２−２との間に位置する。第２のセグメント１１１−２と第４のセグメント１１２−２とは、鏡面対称に配置されている。第６のセグメント１１４は、第２のセグメント１１１−２、第４のセグメント１１２−２及び第５のセグメント１１３の端部に連結されてＥ字型構造を形成する。第２のセグメント１１１−２、第４のセグメント１１２−２、第５のセグメント１１３及び第６のセグメント１１４は、共に第１の駆動トランジスタＴ１２及び第２の駆動トランジスタＴ２２のアクティブ層として機能する（すなわち、第５のセグメント１１３は、２つの駆動トランジスタによって共有される）。なお、本発明の他の実施形態では、シリコンアイランドの形状を適切に変形してもよい。例えば、第１の駆動トランジスタＴ１２及び第２の駆動トランジスタＴ２２のアクティブ層は、２つのＵ字型構造を有していてもよい（すなわち、第１の駆動トランジスタＴ１２と第２の駆動トランジスタＴ２２とは、アクティブ層を共有しなくてもよい）。本発明は、シリコンアイランドの特定の形状を限定するものではない。

好ましくは、図２ｂ及び図２ｃに示すように、シリコンアイランドを基板１００上に形成する前に、基板１００上にバッファ層１０１を形成してもよく、バッファ層１０１の材料は、例えば、窒化シリコン又は酸化シリコンであってもよい。シリコンアイランドを基板１００上に形成した後、第２のフォトリソグラフィプロセスを行い、シリコンアイランドの所定の領域にイオン注入を行えるようにする。図２ａの箱状の点線で示すように、この実施形態では、第１のスイッチトランジスタＴ１１のドレイン領域と第２のスイッチトランジスタＴ２１のドレイン領域にイオン注入を行い、これにより、導電性を向上させる。

図３ａは、本発明の実施形態１において第１のスルーホールを形成した後の、ＯＬＥＤディスプレイパネルのピクセルグループの概略的平面図である。図３ｂは、本発明の実施形態１において第１のスルーホールを形成した後の、ＯＬＥＤディスプレイパネルの第１のサブピクセルの概略的断面図である。図３ｃは、本発明の実施形態１において第１のスルーホールを形成した後の、ＯＬＥＤディスプレイパネルの第２のサブピクセルの概略的断面図である。

図３ａ、図３ｂ及び図３ｃに示すように、ＣＶＤプロセスを用いてシリコンアイランド及び覆われていないバッファ層１０１上にゲート絶縁層１２０を形成し、第３のフォトリソグラフィプロセスを行って、ゲート絶縁層１２０に第１のスルーホール１２０ａ−１、１２０ａ−２を開口する。第１のスルーホール１２０ａ−１は、シリコンアイランドの第１のセグメント１１１−１の一端に位置し、後に形成される第１のスイッチトランジスタＴ１１のドレインＤ１１と第１の蓄積コンデンサＣ１の下側プレートＣ１−１とを接続するために使用される。第１のスルーホール１２０ａ−２は、シリコンアイランドの第３のセグメント１１２−１の一端に位置し、後に形成される第２のスイッチトランジスタＴ２１のドレインＤ２１と第２の蓄積コンデンサＣ２の下側プレートＣ２−１とを接続するために使用される。この実施形態では、ゲート絶縁層１２０の材料は、例えば、酸化物、窒化物又は酸窒化物である。本発明は、これに限定されず、他の絶縁材料を用いてゲート絶縁層１２０を堆積してもよいことは明らかである。

図４ａは、本発明の実施形態１において（第４のフォトリソグラフィプロセスで）第１の金属層を形成した後のＯＬＥＤディスプレイパネルのピクセルグループの概略的平面図である。図４ｂは、本発明の実施形態１において第１の金属層を形成した後のＯＬＥＤディスプレイパネルの第１のサブピクセルの概略的断面図である。図４ｃは、本発明の実施形態１において第１の金属層を形成した後のＯＬＥＤディスプレイパネルの第２のサブピクセルの概略的断面図である。

図４ａ、図４ｂ及び図４ｃに示すように、スパッタリング又は蒸着プロセスを用いて、ゲート絶縁層１２０上に第１の金属層を形成する。第４のフォトリソグラフィプロセスは、第１の金属層をパターン化するために実行され、これにより、第１のスイッチトランジスタＴ１１のゲートＧ１１、第１の駆動トランジスタＴ１２のゲートＧ１２、第２のスイッチトランジスタＴ２１のゲートＧ２１、第２の駆動トランジスタＴ２２のゲートＧ２２、走査ラインＳｎ、第１の蓄積コンデンサＣ１の第１の電極（すなわち、下側プレートＣ１−１）、及び第２の蓄積コンデンサ（Ｃ２）の第１の電極（すなわち、下側プレート（Ｃ２−１））のそれぞれが形成される。第１の金属層としては、Ｃｒ、Ｗ、Ｔｉ、Ｔａ、Ｍｏ、Ａｌ、Ｃｕ等の金属、合金等の単層膜を用いてもよく、多層の金属膜からなる複合膜を用いてもよい。

主に図４ａに示すように、この実施形態では、第１の蓄積コンデンサＣ１の第１の電極（すなわち、下側プレートＣ１−１）及び第２の蓄積コンデンサＣ２の第１の電極（すなわち、下側プレートＣ２−１）は、対称的に配置される。これらは、好ましくは、矩形の形状を有し、同じ面積を有する。図４ｂ及び図４ｃに示すように、第１のスイッチトランジスタＴ１１のドレインＤ１１は、第１のスルーホール１２０ａ−１を介して第１の蓄積コンデンサＣ１の下側プレートＣ１−１に接続され、第２のスイッチトランジスタＴ２１のドレインＤ２１は、第１のスルーホール１２０ａ−２を介して第２の蓄積コンデンサＣ２の下側プレートＣ２−１に接続されている。なお、（図４ａに示すように）第１の駆動トランジスタＴ１２のゲートＧ１２と第１の蓄積コンデンサＣ１の下側プレートＣ１−１とは実際には一体構造を形成している。但し、第１の駆動トランジスタＴ１２及び第１の蓄積コンデンサＣ１の構造的特徴に関する以下の説明を容易にするために、図４ｂでは、ゲートＧ１２と下側プレートＣ１−１とが一体的に接続されていることを図示していない。同様に、（図４ａに示すように）第２の駆動トランジスタＴ２２のゲートＧ２２と第２の蓄積コンデンサＣ２の下側プレートＣ２−１は、実際には一体構造を形成している。しかしながら、第２の駆動トランジスタＴ２２及び第２の蓄積コンデンサＣ２の構造的特徴に関する以下の説明を容易にするために、図４ｃでは、ゲートＧ２２と下側プレートＣ２−１とが一体的に接続されていることを図示していない。

図５ａは、本発明の実施形態１において（第５のフォトリソグラフィプロセスで）第２のスルーホールを形成した後のＯＬＥＤディスプレイパネルのピクセルグループの概略的平面図である。図５ｂは、本発明の実施形態１において第２のスルーホールを形成した後のＯＬＥＤディスプレイパネルの第１のサブピクセルの概略的断面図である。図５ｃは、本発明の実施形態１において第２のスルーホールを形成した後のＯＬＥＤディスプレイパネルの第２のサブピクセルの概略的断面図である。

図５ａ、図５ｂ及び図５ｃに示すように、ＣＶＤプロセスを用いて第１の層間絶縁層１４０を形成し、第５のフォトリソグラフィプロセスを行って、第１の層間絶縁層１４０及びゲート絶縁層１２０に第２のスルーホール１４０ａ−１を開口する。第２のスルーホール１４０ａ−１は、第１のスイッチトランジスタＴ１１のソースの位置に対応し、後に形成される第１のデータラインＤ１と第１のスイッチトランジスタＴ１１のソースＳ１１とを電気的に接続するために使用される。具体的には、第２のスルーホール１４０ａ−１は、シリコンアイランドの第１のセグメント１１１−１の他端に位置し、第１のセグメント１１１−１上の第１の層間絶縁層１４０及びゲート絶縁層１２０を貫通する。この実施形態では、第１の層間絶縁層１４０の材料は、例えば、酸化物、窒化物、酸窒化物等である。本発明は、これに限定されず、他の絶縁材料を用いて第１の層間絶縁層１４０を堆積してもよい。

図６ａは、本発明の実施形態１において（第６のフォトリソグラフィプロセスで）第２の金属層を形成した後のＯＬＥＤディスプレイパネルのピクセルグループの概略的平面図である。図６ｂは、本発明の実施形態１において第２の金属層を形成した後のＯＬＥＤディスプレイパネルの第１のサブピクセルの概略的断面図である。図６ｃは、本発明の実施形態１において第２の金属層を形成した後のＯＬＥＤディスプレイパネルの第２のサブピクセルの概略的断面図である。

図６ａ、図６ｂ及び図６ｃに示すように、スパッタリング又は蒸着プロセスを用いて、第１の層間絶縁層１４０上に第２の金属層を形成する。第６のフォトリソグラフィプロセスにより、第２の金属層をパターン化し、第１のデータラインＤ１、第１のスイッチトランジスタＴ１１のソースＳ１１、及び第２の蓄積コンデンサＣ２の第２の電極（すなわち、上側プレートＣ２−２）のそれぞれを形成する。第２の金属層としては、Ｃｒ、Ｗ、Ｔｉ、Ｔａ、Ｍｏ、Ａｌ、Ｃｕ等の金属又は合金の単層膜を用いてもよく、多層の金属膜からなる複合膜を用いてもよい。主に図６ａに示すように、この実施形態では、第１のデータラインＤ１は、第２の蓄積コンデンサＣ２の上側プレートＣ２−２と平行である。第１のデータラインＤ１と第１のスイッチトランジスタＴ１１のソースＳ１１は、一体構造を形成している。第２の蓄積コンデンサＣ２の上側プレートＣ２−２は、矩形の形状を有し、第２の蓄積コンデンサＣ２の下側プレートＣ２−１の真上に位置している。そして、第２の蓄積コンデンサＣ２を形成し、これは、下側プレートＣ２−１と、上側プレートＣ２−２と、これらの間に形成された第１の層間絶縁層１４０とを含む。

図７ａは、本発明の実施形態１において（第７のフォトリソグラフィプロセスで）第３のスルーホールを形成した後のＯＬＥＤディスプレイパネルのピクセルグループの概略的平面図である。図７ｂは、本発明の実施形態１において第３のスルーホールを形成した後のＯＬＥＤディスプレイパネルの第１のサブピクセルの概略的断面図である。図７ｃは、本発明の実施形態１において第３のスルーホールを形成した後のＯＬＥＤディスプレイパネルの第２のサブピクセルの概略的断面図である。

図７ａ、図７ｂ及び図７ｃに示すように、ＣＶＤプロセスを用いて第２の層間絶縁層１６０を形成し、第７のフォトリソグラフィプロセスを行って、第２の層間絶縁層１６０、第１の層間絶縁層１４０及びゲート絶縁層１２０に第３のスルーホール１６０ａ−２を開口する。第３のスルーホール１６０ａ−２は、第２のスイッチトランジスタＴ２１のソースの位置に対応し、後に形成される第２のデータラインＤ２と第２のスイッチトランジスタＴ２１のソースＳ２１とを電気的に接続するために使用される。具体的には、第３のスルーホール１６０ａ−２は、シリコンアイランドの第３のセグメント１１２−１の他端に位置し、シリコンアイランドの第３のセグメント１１２−１上にある第２の層間絶縁層１６０、第１の層間絶縁層１４０及びゲート絶縁層１２０を貫通する。この実施形態では、第２の層間絶縁層１６０の材料は、例えば、酸化物、窒化物又は酸窒化物である。本発明は、これに限定されず、他の絶縁材料を用いて第２の層間絶縁層１６０を堆積してもよい。

好ましいソリューションでは、第１の蓄積コンデンサＣ１と第２の蓄積コンデンサＣ２とを同じ容量値にするために、第３のスルーホール１６０ａ−２を形成した後に第８のフォトリソグラフィプロセスを行い、第２の層間絶縁層１６０に、第１の蓄積コンデンサＣ１の下側プレートＣ１−１と正確に対向する開口部１６０ｂを形成する。すなわち、第１の蓄積コンデンサＣ１の下側プレートＣ１−１上の第２の層間絶縁層１６０を除去し、第１の蓄積コンデンサＣ１と第２の蓄積コンデンサＣ２の誘電体層を同じ厚さにする。すなわち、第１の蓄積コンデンサＣ１と第２の蓄積コンデンサＣ２は、共に第１の層間絶縁層１４０を誘電体層として使用する。なお、本発明は、第３のスルーホール１６０ａ−２及び開口部１６０ｂの形成順序を限定するものではない。本発明の他の実施形態では、第３のスルーホール１６０ａ−２を形成する前に開口部１６０ｂを形成してもよい。また、開口部１６０ｂの形成を省略してもよい。第１の蓄積コンデンサＣ１と第２の蓄積コンデンサＣ２との容量値を等しくするために、第１の蓄積コンデンサのプレートの面積を増大させる等の他の手法を用いてもよい。

図８ａは、本発明の実施形態１において（第９のフォトリソグラフィプロセスで）第３の金属層を形成した後のＯＬＥＤディスプレイパネルのピクセルグループの概略的平面図である。図８ｂは、本発明の実施形態１において第３の金属層を形成した後のＯＬＥＤディスプレイパネルの第１のサブピクセルの概略的断面図である。図８ｃは、本発明の実施形態１において第３の金属層を形成した後のＯＬＥＤディスプレイパネルの第２のサブピクセルの概略的断面図である。

図８ａ、図８ｂ及び図８ｃに示すように、スパッタリング又は蒸着プロセスを用いて、第２の層間絶縁層１６０上に第３の金属層を形成する。第９のフォトリソグラフィプロセスにより、第３の金属層をパターン化し、第２のデータラインＤ２、第２のスイッチトランジスタＴ２１のソースＳ２１、及び第１の蓄積コンデンサＣ１の第２の電極（すなわち、上側プレートＣ１−２）のそれぞれを形成する。この実施形態では、第１の蓄積コンデンサＣ１の第１のデータラインＤ１と上側プレートＣ１−２は、同じ層に位置せず（すなわち、これらは異なる構造層に配置され）、第２のデータラインＤ２と第２の蓄積コンデンサＣ２の上側プレートＣ２−２は、同じ層に位置せず（すなわち、これらは異なる構造層に配置され）、これにより、同層内距離（ここでは、同じ層上にあるデータラインと蓄積コンデンサの上側プレートとの間の距離を指す）が縮小される。これにより、ピクセル面積が縮小され、ＯＬＥＤディスプレイパネルのＰＰＩが改善され、ＯＬＥＤディスプレイパネルの解像度が向上する。第３の金属層としては、Ｃｒ、Ｗ、Ｔｉ、Ｔａ、Ｍｏ、Ａｌ、Ｃｕ等の金属又は合金の単層膜を用いてもよく、多層の金属膜からなる複合膜を用いてもよい。主に図８ａに示すように、第１の蓄積コンデンサＣ１の第２の電極（すなわち上側プレートＣ１−２）と、第２の蓄積コンデンサＣ２の第２の電極（すなわち上側プレートＣ２−２）とは、対称的に配置される。これらは、好ましくは、矩形の形状を有する。主に図８ｂ及び図８ｃに示すように、第２のデータラインＤ２は、第１の蓄積コンデンサＣ１の上側プレートＣ１−２と平行である。第２のデータラインＤ２と第２のスイッチトランジスタＴ２１のソースＳ２１とは実際には一体構造を形成し、第１の蓄積コンデンサＣ１の上側プレートＣ１−２は、第１の蓄積コンデンサＣ１の下側プレートＣ１−１の真上に位置する。また、第１の蓄積コンデンサＣ１の下側プレートＣ１−１と第２の蓄積コンデンサＣ２の下側プレートＣ２−１とは同じ面積を有し、第１の蓄積コンデンサＣ１の上側プレートＣ１−２と第２の蓄積コンデンサＣ２の上側プレートＣ２−２とは同じ面積を有する。

図９ａは、本発明の実施形態１において（第１０のフォトリソグラフィプロセスで）第４のスルーホールを形成した後のＯＬＥＤディスプレイパネルのピクセルグループの概略的平面図である。図９ｂは、本発明の実施形態１において第４のスルーホールを形成した後のＯＬＥＤディスプレイパネルの第１のサブピクセルの概略的断面図である。図９ｃは、本発明の実施形態１において第４のスルーホールを形成した後のＯＬＥＤディスプレイパネルの第２のサブピクセルの概略的断面図である。

図９ａ、図９ｂ及び図９ｃに示すように、ＣＶＤプロセスを用いて第３の層間絶縁層１８０を形成し、第９のフォトリソグラフィプロセスを行って、第３の層間絶縁層１８０に第４のスルーホール１８０ａ、１８０ａ−１、１８０ａ−２、１８０ａ−３、１８０ａ−４を開口する。第４のスルーホールは、第１の駆動トランジスタＴ１２のソース及びドレイン、第２の駆動トランジスタＴ２２のソース及びドレイン、電源ラインＶＤＤ、第１の蓄積コンデンサＣ１の上側プレートＣ１−２、並びに第２の蓄積コンデンサＣ２の上側プレートＣ２−２を電気的に接続するために使用される。

具体的には、第４のスルーホール第１８０ａは、第１の駆動トランジスタＴ１２のソースと第２の駆動トランジスタＴ２２のソースの位置に対応し、シリコンアイランドの第５のセグメント１１３（すなわち、アクティブ層１１３）の上方に位置するゲート絶縁層１２０、第１の層間絶縁層１４０、第２の層間絶縁層１６０、及び第３の層間絶縁層１８０を貫通する。第４のスルーホール第１８０ａ−１は、第１の駆動トランジスタＴ１２のドレインの位置に対応し、シリコンアイランドの第２のセグメント１１１−２（すなわち、アクティブ層１１１−２）の上方に位置するゲート絶縁層１２０、第１の層間絶縁層１４０、第２の層間絶縁層１６０、及び第３の層間絶縁層１８０を貫通する。第４のスルーホール第１８０ａ−２は、第２の駆動トランジスタＴ２２のドレインの位置に対応し、シリコンアイランドの第４のセグメント１１２−２（すなわち、アクティブ層１１２−２）の上方に位置するゲート絶縁層１２０、第１の層間絶縁層１４０、第２の層間絶縁層１６０、及び第３の層間絶縁層１８０を貫通する。第４のスルーホール１８０ａ−３は、第１の蓄積コンデンサＣ１の上方に位置し、第１の蓄積コンデンサＣ１の上側プレートＣ１−２の上方にある第３の層間絶縁層１８０を貫通する。第４のスルーホール１８０ａ−４は、第２の蓄積コンデンサＣ２の上方に位置し、第２の蓄積コンデンサＣ２の上側プレートＣ２−２の上方にある第２の層間絶縁層１６０及び第３の層間絶縁層１８０を貫通する。この実施形態では、第３の層間絶縁層１８０の材料は、例えば、酸化物、窒化物又は酸窒化物である。本発明は、これに限定されず、他の絶縁材料を用いて第３の層間絶縁層１８０を堆積してもよい。

図１０ａは、本発明の実施形態１において第４の金属層を形成した後のＯＬＥＤディスプレイパネルのピクセルグループの概略的平面図である。図１０ｂは、本発明の実施形態１において第４の金属層を形成した後のＯＬＥＤディスプレイパネルの第１のサブピクセルの概略的断面図である。図１０ｃは、本発明の実施形態１において第４の金属層を形成した後のＯＬＥＤディスプレイパネルの第２のサブピクセルの概略的断面図である。

図１０ａ、図１０ｂ及び図１０ｃに示すように、スパッタリング又は蒸着プロセスを用いて、第３の層間絶縁層１８０上に第４の金属層を形成する。第１１のフォトリソグラフィプロセスにより、第４の金属層をパターン化し、第１の駆動トランジスタＴ１２のソースＳ１２及びドレインＤ１２、第２の駆動トランジスタＴ２２のソースＳ２２及びドレインＤ２２、及び電源ラインＶＤＤのそれぞれを形成する。第４の金属層としては、Ｃｒ、Ｗ、Ｔｉ、Ｔａ、Ｍｏ、Ａｌ、Ｃｕ等の金属又は合金の単層膜を用いてもよく、多層の金属膜からなる複合膜を用いてもよい。主に図１０ａに示すように、第４の金属層は、第１の蓄積コンデンサＣ１及び第２の蓄積コンデンサＣ２の上方に位置する。電源ラインＶＤＤ、第１の駆動トランジスタＴ１２のソースＳ１２及び第２の駆動トランジスタＴ２２のソースＳ２２は、実際には一体構造を形成している。具体的には、第１の駆動トランジスタＴ１２と第２の駆動トランジスタＴ２２とは、ソースを共有している。第１の駆動トランジスタＴ１２のドレインＤ１２及び第２の駆動トランジスタＴ２２のドレインＤ２２は、電源ラインＶＤＤに関して鏡面対称に配置されている。同様に、第１の蓄積コンデンサＣ１及び第２の蓄積コンデンサＣ２は、電源ラインＶＤＤに関して鏡面対称に配置されている。

図１１ａは、本発明の実施形態１においてコンタクトホールを形成した後のＯＬＥＤディスプレイパネルのピクセルグループの概略的平面図である。図１１ｂは、本発明の実施形態１においてコンタクトホールを形成した後のＯＬＥＤディスプレイパネルの第１のサブピクセルの概略的断面図である。図１１ｃは、本発明の実施形態１においてコンタクトホールを形成した後のＯＬＥＤディスプレイパネルの第２のサブピクセルの概略的断面図である。

図１１ａ、図１１ｂ及び図１１ｃに示すように、ＣＶＤプロセスを用いて、電源ラインＶＤＤ、及び電源ラインＶＤＤによって覆われていない第３の層間絶縁層１８０上にパッシベーション絶縁層２００を形成し、第１２のフォトリソグラフィプロセスを行って、パッシベーション絶縁層２００にコンタクトホール２００ａ−１、２００ａ−２を形成する。コンタクトホール２００ａ−１、２００ａ−２は、第１の駆動トランジスタＴ１２及び第２の駆動トランジスタＴ２２のドレインの位置に対応する。具体的には、コンタクトホールは、第１の駆動トランジスタＴ１２及び第２の駆動トランジスタＴ２２のドレイン上のパッシベーション絶縁層２００を貫通する。この実施形態では、パッシベーション絶縁層２００の材料は、例えば、酸化物、窒化物又は酸窒化物である。本発明は、これに限定されず、他の絶縁材料を用いてパッシベーション絶縁層２００を堆積してもよい。

そして、図１２ａ、図１２ｂ及び図１２ｃに示すように、スパッタリング又は蒸着プロセスを用いて、パッシベーション絶縁層２００上に電極層を形成する。第１３のフォトリソグラフィプロセスを行って、電極層をパターン化し、第１のＯＬＥＤのアノード２２１及び第２のＯＬＥＤのアノード２２２を形成する。第１のＯＬＥＤのアノード２２１は、コンタクトホール２００ａ−１を介して第１の駆動トランジスタＴ１２のドレインＤ１２に電気的に接続されている。第２のＯＬＥＤのアノード２２２は、コンタクトホール２００ａ−２を介して第２の駆動トランジスタＴ２２のドレインＤ２２に電気的に接続されている。電極層は、インジウム錫酸化物、酸化亜鉛、インジウム亜鉛酸化物、銀、金、アルミニウム等の材料の１つ以上を使用することによって形成してもよい。

図１２ｂに示すように、第１の駆動トランジスタＴ１２のソースＳ１２は、第４のスルーホール１８０ａを介して第１の駆動トランジスタＴ１２のアクティブ層１１２−１に電気的に接続されている。更に、第１の駆動トランジスタＴ１２のソースＳ１２は、第４のスルーホール１８０ａ−３を介して、電源ラインＶＤＤ及び第１の蓄積コンデンサＣ１の第２の電極（すなわち上側プレートＣ１−２）に電気的に接続されている。

図１２ｃに示すように、第２の駆動トランジスタＴ２２のソースＳ２２は、第４のスルーホール１８０ａを介して、第２の駆動トランジスタＴ２２のアクティブ層１１２−２に電気的に接続されている。また、第２の駆動トランジスタＴ２２のソースＳ２２は、第４のスルーホール１８０ａ−４を介して、電源ラインＶＤＤ、及び第２の蓄積コンデンサＣ２の第２の電極（すなわち、上側プレートＣ２−２）に電気的に接続されている。

また、第１のＯＬＥＤのアノード２２１と第２のＯＬＥＤのアノード２２２を形成した後、従来のプロセスを用いてピクセル限定層（pixel restriction layer）を更に形成してもよい。また、引き続き従来のプロセスを用いて、発光層及びカソードを形成し、ＯＬＥＤデバイスの製造を完了してもよい。これらのプロセスの詳細については省略する。

要約すれば、この実施形態のＯＬＥＤディスプレイパネルでは、２つのサブピクセルがグループを形成し、電源ラインＶＤＤに関して鏡面対称に配置されている。同じピクセルグループ内の２つのサブピクセルにそれぞれ接続されたデータラインは、異なる構造層上に配置されている。したがって、ピクセル面積を縮小することなく、同じ層上の隣接するデータライン間の距離を２倍にでき、異なる層間の隣接するデータラインは、層間絶縁層によって分離されるため、データライン間の短絡の発生確率を効果的に低減できる。更に、使用時のデータライン間のクロストークも大幅に低減され、製品歩留まりが向上するのみではなく、製品の画質が改善される。更に、同じピクセルグループ内の２つのサブピクセルに対応して接続されたデータラインは、異なる構造層に配置されるため、既存の装置及び／又はプロセス条件に基づいてピクセル面積を縮小でき、ＯＬＥＤディスプレイパネルのＰＰＩを改善し、ＯＬＥＤディスプレイパネルの解像度を向上させることができる。また、第１のデータラインＤ１と第１の蓄積コンデンサＣ１の上側プレートＣ１−２とは異なる層に位置し、第２のデータラインＤ２と第２の蓄積コンデンサＣ２の上側プレートＣ２−２とは異なる層に位置する。例えば、第１のデータライン（Ｄ１）と第２の蓄積コンデンサ（Ｃ２）の上側プレート（Ｃ２−２）が共に形成され、第２のデータラインＤ２と第１の蓄積コンデンサＣ１の上側プレートＣ１−２が共に形成される。このため、同じ層のデータラインと蓄積コンデンサの上側プレートとの距離を短くでき、ピクセル領域を更に縮小でき、ＯＬＥＤディスプレイパネルのＰＰＩを改善し、ＯＬＥＤディスプレイパネルの解像度を向上させることができる。

実施形態２
この実施形態では、第１の蓄積コンデンサＣ１の上側プレートＣ１−２と第２の蓄積コンデンサＣ２の上側プレートＣ２−２とを一回のプロセスによって一体構造として形成する。

図１９ａ、図２０ａ及び図２１ａに示すように、第１のデータラインＤ１、第２のデータラインＤ２及び電源ラインＶＤＤは、互いに平行である。走査ラインＳｎは、電源ラインＶＤＤに対して垂直である。また、第１のデータラインＤ１及び第２のデータラインＤ２は、電源ラインＶＤＤに関して鏡面対称に配置されている。また、第１の蓄積コンデンサＣ１と第２の蓄積コンデンサＣ２とは、電源ラインＶＤＤに関して鏡面対称に配置されており、第１のスイッチトランジスタＴ１１及び第２のスイッチトランジスタＴ２１は、電源ラインＶＤＤに関して鏡面対称に配置さており、第１の駆動トランジスタＴ１２及び第２の駆動トランジスタＴ２２は、電源ラインＶＤＤに関して鏡面対称に配置されている。

具体的には、この実施形態では、第１の蓄積コンデンサＣ１の上側プレートＣ１−２と第２の蓄積コンデンサＣ２の上側プレートＣ２−２とは、一体構造を形成し、共に矩形の形状を有する。第１の蓄積コンデンサＣ１の下側プレートＣ１−１と第２の蓄積コンデンサＣ２の下側プレートＣ２−１も矩形の形状を有する。

以下、本発明の実施形態１に基づくＴＦＴ−ＬＣＤアレイ基板の製造プロセスの平面図及び概略的断面図を参照して、この実施形態の技術的解決策を更に説明する。

図１３ａは、本発明の実施形態２においてシリコンアイランドを形成した後のＯＬＥＤディスプレイパネルのピクセルグループの概略的平面図である。図１３ｂは、本発明の実施形態２においてシリコンアイランドを形成した後のＯＬＥＤディスプレイパネルの第１のサブピクセルの概略的断面図である。図１３ｃは、本発明の実施形態２においてシリコンアイランドを形成した後のＯＬＥＤディスプレイパネルの第２のサブピクセルの概略的断面図である。

図１３ａ、図１３ｂ及び図１３ｃに示すように、まず、基板１００を準備する。次に、基板１００上にシリコンアイランドを形成する。シリコンアイランドは、第１のスイッチトランジスタＴ１１、第１の駆動トランジスタＴ１２、第２のスイッチトランジスタＴ２１、及び第２の駆動トランジスタＴ２２のアクティブ層として用いられる。この実施形態では、基板１００上にシリコンアイランドを形成する前に、基板１００上にバッファ層１０１を形成する。好ましくは、基板１００上にシリコンアイランドを形成した後、第２のフォトリソグラフィプロセスを実行し、シリコンアイランドの所定の領域にイオン注入を行う。

図１４ａは、本発明の実施形態２において第１のスルーホールを形成した後のＯＬＥＤディスプレイパネルのピクセルグループの概略的平面図である。図１４ｂは、本発明の実施形態２において第１のスルーホールを形成した後のＯＬＥＤディスプレイパネルの第１のサブピクセルの概略的断面図である。図１４ｃは、本発明の実施形態２において第１のスルーホールを形成した後のＯＬＥＤディスプレイパネルの第２のサブピクセルの概略的断面図である。

図１４ａ、図１４ｂ及び図１４ｃに示すように、ＣＶＤプロセスを用いてシリコンアイランド及び被覆されていないバッファ層１０１上にゲート絶縁層１２０を形成し、第３のフォトリソグラフィプロセスを行って、ゲート絶縁層１２０に第１のスルーホール１２０ａ−１、１２０ａ−２を開口する。

図１５ａは、本発明の実施形態２において第１の金属層を形成した後のＯＬＥＤディスプレイパネルのピクセルグループの概略的平面図である。図１５ｂは、本発明の実施形態２において第１の金属層を形成した後のＯＬＥＤディスプレイパネルの第１のサブピクセルの概略的断面図である。図１５ｃは、本発明の実施形態２において第１の金属層を形成した後のＯＬＥＤディスプレイパネルの第２のサブピクセルの概略的断面図である。

図１５ａ、図１５ｂ及び図１５ｃに示すように、スパッタリング又は蒸着プロセスを用いて、ゲート絶縁層１２０上に第１の金属層を形成する。第４のフォトリソグラフィプロセスによって第１の金属層をパターン化し、第１のスイッチトランジスタＴ１１のゲートＧ１１、第１の駆動トランジスタＴ１２のゲートＧ１２、第２のスイッチトランジスタＴ２１のゲートＧ２１、第２の駆動トランジスタＴ２２のゲートＧ２２、走査ラインＳｎ、第１の蓄積コンデンサＣ１の第１の電極（すなわち、下側プレートＣ１−１）、及び第２の蓄積コンデンサＣ２の第１の電極（すなわち、下側プレートＣ２−１）のそれぞれを形成する。

図１６ａは、本発明の実施形態２において第２のスルーホールを形成した後のＯＬＥＤディスプレイパネルのピクセルグループの概略的平面図である。図１６ｂは、本発明の実施形態２において第２のスルーホールを形成した後のＯＬＥＤディスプレイパネルの第１のサブピクセルの概略的断面図である。図１６ｃは、本発明の実施形態２において第２のスルーホールを形成した後のＯＬＥＤディスプレイパネルの第２のサブピクセルの概略的断面図である。

図１６ａ、図１６ｂ及び図１６ｃに示すように、ＣＶＤプロセスを用いて第１の層間絶縁層１４０を形成し、第５のフォトリソグラフィプロセスを行って第１の層間絶縁層１４０及びゲート絶縁層１２０に第２のスルーホール１４０ａ−１を開口する。第２のスルーホール１４０ａ−１は、第１のスイッチトランジスタＴ１１のソースの位置に対応し、後に形成される第１のデータラインＤ１と第１のスイッチトランジスタＴ１１のソースＳ１１とを電気的に接続するために使用される。

図１７ａは、本発明の実施形態２において第２の金属層を形成した後のＯＬＥＤディスプレイパネルのピクセルグループの概略的平面図である。図１７ｂは、本発明の実施形態２において第２の金属層を形成した後のＯＬＥＤディスプレイパネルの第１のサブピクセルの概略的断面図である。図１７ｃは、本発明の実施形態２において第２の金属層を形成した後のＯＬＥＤディスプレイパネルの第２のサブピクセルの概略的断面図である。

図１７ａ、図１７ｂ及び図１７ｃに示すように、スパッタリング又は蒸着プロセスを用いて、第１の層間絶縁層１４０上に第２の金属層を形成する。第６のフォトリソグラフィプロセスによって第２の金属層をパターン化し、第１のデータラインＤ１、第１のスイッチトランジスタＴ１１のソースＳ１１、第１の蓄積コンデンサＣ１の第２の電極（すなわち、上側プレートＣ１−２）、及び第２の蓄積コンデンサＣ２の第２の電極（すなわち、上側プレートＣ２−２）のそれぞれを形成する。

主に図１７ａに示すように、この実施形態と実施形態１との相違点は、第１の蓄積コンデンサＣ１の上側プレートＣ１−２と第２の蓄積コンデンサＣ２の上側プレートＣ２−２とが一回のプロセスによって一体構造として形成される点である。第１の蓄積コンデンサＣ１と第２の蓄積コンデンサＣ２の上側プレートが同時に形成されるため、第１の蓄積コンデンサＣ１と第２の蓄積コンデンサＣ２との容量値を等しくするために追加の開口を形成する必要がない。したがって、この解決策は、実施形態１の場合と比較して、処理が簡単で低コストである。

図１８ａは、本発明の実施形態２において第３のスルーホールを形成した後のＯＬＥＤディスプレイパネルのピクセルグループの概略的平面図である。図１８ｂは、本発明の実施形態２において第３のスルーホールを形成した後のＯＬＥＤディスプレイパネルの第１のサブピクセルの概略的断面図である。図１８ｃは、本発明の実施形態２において第３のスルーホールを形成した後のＯＬＥＤディスプレイパネルの第２のサブピクセルの概略的断面図である。

図１８、図１８ｂ及び図１８ｃに示すように、ＣＶＤプロセスを用いて第２の層間絶縁層１６０を形成し、第７のフォトリソグラフィプロセスを行って、第２の層間絶縁層１６０、第１の層間絶縁層１４０及びゲート絶縁層１２０に第３のスルーホール１６０ａ−２を開口する。第３のスルーホール１６０ａ−２は、第２のスイッチトランジスタＴ２１のソースの位置に対応し、後に形成される第２のデータラインＤ２と第２のスイッチトランジスタＴ２１のソースＳ２１とを電気的に接続するために使用される。

図１９ａは、本発明の実施形態２において第３の金属層を形成した後のＯＬＥＤディスプレイパネルのピクセルグループの概略的平面図である。図１９ｂは、本発明の実施形態２において第３の金属層を形成した後のＯＬＥＤディスプレイパネルの第１のサブピクセルの概略的断面図である。図１９ｃは、本発明の実施形態２において第３の金属層を形成した後のＯＬＥＤディスプレイパネルの第２のサブピクセルの概略的断面図である。

図１９ａ、図１９ｂ及び図１９ｃに示すように、スパッタリング又は蒸着プロセスを用いて、第２の層間絶縁層１６０上に第３の金属層を形成する。第８のフォトリソグラフィプロセスによって第３の金属層をパターン化し、第２のデータラインＤ２及び第２のスイッチトランジスタＴ２１のソースＳ２１を形成する。この実施形態では、第２のデータラインＤ２と第２のスイッチトランジスタＴ２１のソースＳ２１は、一体構造を形成している。

図２０ａは、本発明の実施形態２において第４のスルーホールを形成した後のＯＬＥＤディスプレイパネルのピクセルグループの概略的平面図である。図２０ｂは、本発明の実施形態２において第４のスルーホールを形成した後のＯＬＥＤディスプレイパネルの第１のサブピクセルの概略的断面図である。図２０ｃは、本発明の実施形態２において第４のスルーホールを形成した後のＯＬＥＤディスプレイパネルの第２のサブピクセルの概略的断面図である。

図２０ａ、図２０ｂ及び図２０ｃに示すように、ＣＶＤプロセスを用いて第３の層間絶縁層１８０を形成し、第８のフォトリソグラフィプロセスを行って、第３の層間絶縁層１８０に第４のスルーホール１８０ａ、１８０ａ−１、１８０ａ−２、１８０ａ−３、１８０ａ−４を開口する。第４のスルーホールは、第１の駆動トランジスタＴ１２のソース及びドレイン、第２の駆動トランジスタＴ２２のソース及びドレイン、電源ラインＶＤＤ、第１の蓄積コンデンサＣ１の上側プレートＣ１−２、並びに第２の蓄積コンデンサＣ２の上側プレートＣ２−２を電気的に接続するために使用される。

図２１ａは、本発明の実施形態２において第４の金属層を形成した後のＯＬＥＤディスプレイパネルのピクセルグループの概略的平面図である。図２１ｂは、本発明の実施形態２において第４の金属層を形成した後のＯＬＥＤディスプレイパネルの第１のサブピクセルの概略的断面図である。図２１ｃは、本発明の実施形態２において第４の金属層を形成した後のＯＬＥＤディスプレイパネルの第２のサブピクセルの概略的断面図である。

図２１ａ、図２１ｂ及び図２１ｃに示すように、スパッタリング又は蒸着プロセスを用いて第３の層間絶縁層１８０上に第４の金属層を形成する。第１０のフォトリソグラフィプロセスによって第４の金属層をパターン化し、第１の駆動トランジスタＴ１２のソースＳ１２及びドレインＤ１２、第２の駆動トランジスタＴ２２のソースＳ２２及びドレインＤ２２、並びに電源ラインＶＤＤを形成する。

図２２ａは、本発明の実施形態２においてコンタクトホールを形成した後のＯＬＥＤディスプレイパネルのピクセルグループの概略的平面図である。図２２ｂは、本発明の実施形態２においてコンタクトホールを形成した後のＯＬＥＤディスプレイパネルの第１のサブピクセルの概略的断面図である。図２２ｃは、本発明の実施形態２においてコンタクトホールを形成した後のＯＬＥＤディスプレイパネルの第２のサブピクセルの概略的断面図である。

図２２ａ、図２２ｂ及び図２２ｃに示すように、電源ラインＶＤＤ、及び電源ラインＶＤＤによって覆われていない第３の層間絶縁層１８０上にＣＶＤプロセスを用いてパッシベーション絶縁層２００を形成し、第１１のフォトリソグラフィプロセスによってパッシベーション絶縁層２００にコンタクトホール２００ａを形成する。コンタクトホール２００ａは、第１の駆動トランジスタＴ１２及び第２の駆動トランジスタＴ２２のドレインの位置に対応する。具体的には、コンタクトホールは、第１の駆動トランジスタＴ１２及び第２の駆動トランジスタＴ２２のドレイン上のパッシベーション絶縁層２００を貫通する。

図２３ａは、本発明の実施形態２において、アノードを形成した後のＯＬＥＤディスプレイパネルのピクセルグループの概略的平面図である。図２３ｂは、本発明の実施形態２において、アノードを形成した後のＯＬＥＤディスプレイパネルの第１のサブピクセルの概略的断面図である。図２３ｃは、本発明の実施形態２においてアノードを形成した後のＯＬＥＤディスプレイパネルの第２のサブピクセルの概略的断面図である。

図２３ａ、図２３ｂ及び図２３ｃに示すように、スパッタリング又は蒸着プロセスを用いて、パッシベーション絶縁層２００上に電極層を形成する。第１２のフォトリソグラフィプロセスにより電極層をパターン化し、第１のＯＬＥＤのアノード２２１及び第２のＯＬＥＤのアノード２２２を形成する。第１のＯＬＥＤのアノード２２１は、コンタクトホール２００ａを介して第１の駆動トランジスタＴ１２のドレインＤ１２に電気的に接続されている。第２のＯＬＥＤのアノード２２２は、コンタクトホール２００ａを介して第２の駆動トランジスタＴ２２のドレインＤ２２に電気的に接続されている。

また、第１のＯＬＥＤのアノード２２１と第２のＯＬＥＤのアノード２２２を形成した後、従来のプロセスを用いてピクセル限定層（pixel restriction layer）を更に形成してもよい。また、引き続き従来のプロセスを用いて、発光層及びカソードを形成し、ＯＬＥＤデバイスの製造を完了してもよい。これらのプロセスの詳細については省略する。

要約すれば、実施形態２のＯＬＥＤディスプレイパネルでは、２つのサブピクセルがグループを形成し、電源ラインＶＤＤに関して鏡面対称に配置されている。同じピクセルグループ内の２つのサブピクセルにそれぞれ接続されたデータラインは、異なる構造層上に配置されている。ピクセル面積を縮小することなく、したがって、隣接するデータライン間の同層内距離が２倍になり、異なる層間の隣接するデータラインが層間絶縁層によって分離され、データライン間の短絡の発生確率を効果的に低減できる。更に、使用時のデータライン間のクロストークも大幅に低減され、製品歩留まりが向上するのみではなく、製品の画質が改善される。更に、同じピクセルグループ内の２つのサブピクセルに対応して接続されたデータラインは、異なる構造層に配置されるため、既存の装置及び／又はプロセス条件に基づいてピクセル面積を縮小でき、ＯＬＥＤディスプレイパネルのＰＰＩを改善し、ＯＬＥＤディスプレイパネルの解像度を向上させることができる。また、第１の蓄積コンデンサＣ１の上側プレートＣ１−２と第２の蓄積コンデンサＣ２の上側プレートＣ２−２とが一回のプロセスで同時に形成されるため、製造プロセスが単純化され、コストが削減される。

なお、本明細書の実施形態を段階的に説明し、各実施形態では、他の実施形態と異なる部分を強調しているが、実施形態の同一又は類似の部分は、これらの説明を相互に参照することによって理解できる。なお、実施形態に開示されている構造は、実施形態に開示されている方法に対応し、したがって、簡潔に説明しており、関連する部分については、方法の実施形態における部分の説明を参照することで作製できる。

以上は、単に本発明の好ましい実施形態を説明するものであり、本発明を限定するものではない。開示された内容に従って当業者が行う任意の置換及び改変は、全て本発明の請求項の保護範囲に含まれる。

Ｔ１１：第１のスイッチトランジスタ、Ｇ１１：第１のスイッチトランジスタのゲート、Ｓ１１：第１のスイッチトランジスタのソース、Ｄ１１：第１のスイッチトランジスタのドレイン
Ｔ１２：第１の駆動トランジスタ、Ｇ１２：第１の駆動トランジスタのゲート、Ｓ１２：第１の駆動トランジスタのソース、Ｄ１２：第１の駆動トランジスタのドレイン
Ｔ２１：第２のスイッチトランジスタ、Ｇ２１：第２のスイッチトランジスタのゲート、Ｓ２１：第２のスイッチトランジスタのソース、Ｄ２１：第２のスイッチトランジスタのドレイン
Ｔ２２：第２の駆動トランジスタ、Ｇ２２：第２の駆動トランジスタのゲート、Ｓ２２：第２の駆動トランジスタのソース、Ｄ２２：第２の駆動トランジスタのドレイン
Ｃ１：第１の蓄積コンデンサ、Ｃ１−１：第１の蓄積コンデンサの下側プレート、Ｃ１−２：第１の蓄積コンデンサの上側プレート
Ｃ２：第２の蓄積コンデンサ、Ｃ２−１：第２の蓄積コンデンサの下側プレート、Ｃ２−２：第２の蓄積コンデンサの上側プレート
Ｄ１：第１のデータライン、Ｄ２：第２のデータライン、Ｓｎ：走査ライン、ＶＤＤ：電源ライン
１００：基材、１０１：バッファ層。

１１１−１：シリコンアイランドの第１のセグメント、１１１−２：シリコンアイランドの第２のセグメント、１１２−１：シリコンアイランドの第３のセグメント、１１２−２：シリコンアイランドの第４のセグメント、１１３：シリコンアイランドの第５のセグメント、１１４：シリコンアイランドの第６のセグメント
１２０：ゲート絶縁層、１２０ａ−１、１２０ａ−２：第１のスルーホール、
１４０：第１の層間絶縁層、１４０ａ−１：第２のスルーホール
１６０：第２の層間絶縁層、１６０ａ−２：第３のスルーホール、１６０ｂ：開口部
１８０：第３の層間絶縁層、１８０ａ、１８０ａ−１、１８０ａ−２、１８０ａ−３、１８０ａ−４：第４のスルーホール
２００：パッシベーション絶縁層、２００ａ−１、２００ａ−２：コンタクトホール
２２１：第１のＯＬＥＤのアノード、２２２：第２のＯＬＥＤのアノード

Claims (16)

1. 基板上に形成された複数の走査ライン、データライン及び電源ラインを備え、前記走査ライン及び前記データラインは、マトリクス状に配置された複数のピクセルグループを画定し、各ピクセルグループは、２つのサブピクセルを有し、同じピクセルグループ内の２つのサブピクセルは、同じ電源ラインに接続され、前記電源ラインに関して鏡面対称に配置され、前記同じピクセルグループ内の２つのサブピクセルに接続された前記データラインは、異なる構造層上に配置されていることを特徴とするＯＬＥＤディスプレイパネル。
2. 前記同じピクセルグループ内の２つのサブピクセルは、第１のサブピクセル及び第２のサブピクセルを含み、前記第１のサブピクセルが、第１の蓄積コンデンサを含み、前記第２のサブピクセルが、第２の蓄積コンデンサを含み、前記第１の蓄積コンデンサの上側プレートと前記第２の蓄積コンデンサの上側プレートとは、異なる構造層上に配置されていることを特徴とする請求項1に記載のＯＬＥＤディスプレイパネル。
3. 前記第１のサブピクセルは、第１のスイッチトランジスタ及び第１の駆動トランジスタを更に含み、前記第２のサブピクセルは、第２のスイッチトランジスタ及び第２の駆動トランジスタを更に含み、前記第１のスイッチトランジスタのソースが、第１のデータラインに接続され、前記第２のスイッチトランジスタのソースが、第２のデータラインに接続され、前記第１のデータラインと前記第２のデータラインと前記電源ラインとは互いに平行であり、前記走査ラインが、前記電源ラインと直交し、前記第１のデータライン及び前記第２のデータライン、前記第１の蓄積コンデンサ及び前記第２の蓄積コンデンサ、前記第１のスイッチトランジスタ及び前記第２のスイッチトランジスタ、並びに前記第１の駆動トランジスタ及び前記第２の駆動トランジスタは、それぞれ前記電源ラインに関して鏡面対称に配置されていることを特徴とする請求項２に記載のＯＬＥＤディスプレイパネル。
4. 
   前記基板上に形成され、前記第１のスイッチトランジスタ、前記第１の駆動トランジスタ、前記第２のスイッチトランジスタ及び前記第２の駆動トランジスタのアクティブ層として機能するシリコンアイランドと、
   ゲート絶縁層及び複数の第１のスルーホールであって、前記ゲート絶縁層は、前記基板及び前記シリコンアイランド上に形成され、前記第１のスルーホールは、前記第１のスイッチトランジスタのドレインと前記第１の蓄積コンデンサの下側プレートとの間、及び前記第２のスイッチトランジスタのドレインと前記第２の蓄積コンデンサの下側プレートとの間の電気的接続のために使用される、ゲート絶縁層及び複数の第１のスルーホールと、
   ゲート絶縁層上に形成され、前記走査ライン、前記第１の蓄積コンデンサの下側プレート、前記第２の蓄積コンデンサの下側プレート、前記第１のスイッチトランジスタのゲート、前記第１の駆動トランジスタのゲート、前記第２のスイッチトランジスタのゲート、及び前記第２の駆動トランジスタのゲートとして機能するパターン化された第１の金属層と、
   第１の層間絶縁層及び第２のスルーホールであって、前記第１の層間絶縁層は、前記ゲート絶縁層及び前記パターン化された第１の金属層上に形成され、前記第２のスルーホールは、前記第１のデータラインと前記第１のスイッチトランジスタのソースとを電気的に接続するために使用される、第１の層間絶縁層及び第２のスルーホールと、
   前記第１の層間絶縁層上に形成され、前記第１のデータライン、前記第１のスイッチトランジスタのソース、及び前記第２の蓄積コンデンサの上側プレートとして機能するパターン化された第２の金属層と、
   第２の層間絶縁層及び第３のスルーホールであって、前記第２の層間絶縁層は、前記第１の層間絶縁層及び前記パターン化された第２の金属層上に形成され、前記第３のスルーホールは、前記第２のデータラインと前記第２のスイッチトランジスタのソースとを電気的に接続するために使用される、第２の層間絶縁層及び第３のスルーホールと、
   前記第２の層間絶縁層上に形成され、前記第２のデータライン、前記第２のスイッチトランジスタのソース、及び前記第１の蓄積コンデンサの上側プレートとして機能するパターン化された第３の金属層と、
   第３の層間絶縁層及び第４のスルーホールであって、前記第３の層間絶縁層は、前記第２の層間絶縁層及び前記パターン化された第３の金属層上に形成され、前記第４のスルーホールは、前記第１の駆動トランジスタのソース及びドレイン、前記第２の駆動トランジスタのソース及びドレイン、前記電源ライン、前記第１の蓄積コンデンサの上側プレート及び前記第２の蓄積コンデンサの上側プレートを電気的に接続するために使用される、第３の層間絶縁層及び第４のスルーホールと、
   前記第３の層間絶縁層上に形成され、前記第１の駆動トランジスタのソース及びドレイン、前記第２の駆動トランジスタのソース及びドレイン、並びに前記電源ラインとして機能するパターン化された第４の金属層と、
   パッシベーション絶縁層及び複数のコンタクトホールであって、前記パッシベーション絶縁層は、前記第３の層間絶縁層及び前記パターン化された第４の金属層上に形成され、前記コンタクトホールは、前記第１の駆動トランジスタのドレインと第１のＯＬＥＤのアノードとの間、並びに前記第２の駆動トランジスタのドレインと第２のＯＬＥＤのアノードとの間を電気的に接続するために使用される、パッシベーション絶縁層及びコンタクトホールとを備えることを特徴とする請求項３に記載のＯＬＥＤディスプレイパネル。
5. 前記第２の層間絶縁層を貫通し、前記第１の蓄積コンデンサの下側プレートと対向する開口部を備えることを特徴とする請求項４に記載のＯＬＥＤディスプレイパネル。
6. 請求項１において、前記同じピクセルグループ内の２つのサブピクセルは、第１のサブピクセルと第２のサブピクセルを含み、前記第１のサブピクセルは、第１の蓄積コンデンサを含み、前記第２のサブピクセルは、第２の蓄積コンデンサを含み、前記第１の蓄積コンデンサの上側プレートと前記第２の蓄積コンデンサの上側プレートは、同じ構造層上に配置されているＯＬＥＤディスプレイパネル。
7. 請求項６において、前記第１のサブピクセルは、第１のスイッチトランジスタ及び第１の駆動トランジスタを更に含み、前記第２のサブピクセルは、第２のスイッチトランジスタ及び第２の駆動トランジスタを更に含み、前記第１のスイッチトランジスタのソースは、第１のデータラインに接続され、前記第２のスイッチトランジスタのソースは、第２のデータラインに接続され、前記第１のデータライン、前記第２のデータライン、及び前記電源ラインとは互いに平行であり、前記走査ラインは、前記電源ラインに垂直であり、前記第１のデータライン及び前記第２のデータライン、前記第１の蓄積コンデンサ及び前記第２の蓄積コンデンサ、前記第１のスイッチトランジスタ及び前記第２のスイッチトランジスタ、前記第１の駆動トランジスタ及び前記第２の駆動トランジスタは、それぞれ前記電源ラインに関して鏡面対称に配置されているＯＬＥＤディスプレイパネル。
8. 請求項７において、
   前記基板上に形成され、前記第１のスイッチトランジスタ、前記第１の駆動トランジスタ、前記第２のスイッチトランジスタ及び前記第２の駆動トランジスタのアクティブ層として機能するシリコンアイランドと、
   ゲート絶縁層及び複数の第１のスルーホールであって、前記ゲート絶縁層は、前記基板及び前記シリコンアイランド上に形成され、前記第１のスルーホールは、前記第１のスイッチトランジスタのドレインと前記第１の蓄積コンデンサの下側プレートとの間、及び前記第２のスイッチトランジスタのドレインと前記第２の蓄積コンデンサの下側プレートとの間を電気的に接続するために使用される、ゲート絶縁層及び複数の第１のスルーホールと、
   前記ゲート絶縁層上に形成され、前記走査ライン、前記第１の蓄積コンデンサの下側プレート、前記第２の蓄積コンデンサの下側プレート、前記第１のスイッチトランジスタのゲート、前記第１の駆動トランジスタのゲート、前記第２のスイッチトランジスタのゲート、及び前記第２の駆動トランジスタのゲートとして機能するパターン化された第１の金属層と、
   第１の層間絶縁層及び第２のスルーホールであって、前記第１の層間絶縁層は、前記ゲート絶縁層及び前記パターン化された第１の金属層上に形成され、前記第２のスルーホールは、前記第１のデータラインと前記第１のスイッチトランジスタのソースとを電気的に接続するために使用される、第１の層間絶縁層及び第２のスルーホールと、
   前記第１の層間絶縁層上に形成され、前記第１のデータライン、前記第１のスイッチトランジスタのソース、前記第１の蓄積コンデンサの上側プレート、及び前記第２の蓄積コンデンサの上側プレートとして機能するパターン化された第２の金属層と、
   第２の層間絶縁層及び第３のスルーホールであって、前記第２の層間絶縁層は、前記第１の層間絶縁層及び前記パターン化された第２の金属層上に形成され、前記第３のスルーホールは、前記第２のデータラインと前記第２のスイッチトランジスタのソースとを電気的に接続するために使用される、第２の層間絶縁層及び第３のスルーホールと、
   前記第２の層間絶縁層上に形成され、前記第２のデータライン、及び前記第２のスイッチトランジスタのソースとして機能するパターン化された第３の金属層と、
   第３の層間絶縁層及び第４のスルーホールであって、前記第３の層間絶縁層は、前記第２の層間絶縁層及び前記パターン化された第３の金属層上に形成され、前記第４のスルーホールは、前記第１の駆動トランジスタのソース及びドレイン、前記第２の駆動トランジスタのソース及びドレイン、前記電源ライン、前記第１の蓄積コンデンサの上側プレート及び前記第２の蓄積コンデンサの上側プレートを電気的に接続するために使用される、第３の層間絶縁層及び第４のスルーホールと、
   前記第３の層間絶縁層上に形成され、前記第１の駆動トランジスタのソース及びドレイン、前記第２の駆動トランジスタのソース及びドレイン、並びに前記電源ラインとして機能するパターン化された第４の金属層と、
   パッシベーション絶縁層及び複数のコンタクトホールであって、前記パッシベーション絶縁層は、前記第３の層間絶縁層及び前記パターン化された第４の金属層上に形成され、前記コンタクトホールは、前記第１の駆動トランジスタのドレインと第１のＯＬＥＤのアノードとの間、並びに前記第２の駆動トランジスタのドレインと第２のＯＬＥＤのアノードとの間を電気的に接続するために使用される、パッシベーション絶縁層及び複数のコンタクトホールとを備えるＯＬＥＤディスプレイパネル。
9. 基板上に、複数の走査ライン、データライン及び電源ラインを形成することを含み、前記走査ライン及び前記データラインは、マトリクス状に配置された複数のピクセルグループを画定し、
   各ピクセルグループは、２つのサブピクセルを有し、同じピクセルグループ内の２つのサブピクセルは、同じ電源ラインに接続され、前記電源ラインに関して鏡面対称に配置され、前記同じピクセルグループ内の２つのサブピクセルに接続された前記データラインは、異なる構造層上に配置されることを特徴とするＯＬＥＤディスプレイパネルの製造方法。
10. 前記同じピクセルグループ内の２つのサブピクセルは、第１のサブピクセルと第２のサブピクセルを含み、前記第１のサブピクセルは、第１の蓄積コンデンサを含み、前記第２のサブピクセルは、第２の蓄積コンデンサを含み、前記第１の蓄積コンデンサの上側プレートと前記第２の蓄積コンデンサの上側プレートは、異なる構造層上に配置されることを特徴とする請求項９に記載のＯＬＥＤディスプレイパネルの製造方法。
11. 前記第１のサブピクセルは、第１のスイッチトランジスタ及び第１の駆動トランジスタを更に含み、前記第２のサブピクセルは、第２のスイッチトランジスタ及び第２の駆動トランジスタを更に含み、前記第１のスイッチトランジスタのソースは、第１のデータラインに接続され、前記第２のスイッチトランジスタのソースは、第２のデータラインに接続され、前記第１のデータライン、前記第２のデータライン、及び前記電源ラインとは互いに平行であり、前記走査ラインは、前記電源ラインに垂直であり、前記第１のデータライン及び前記第２のデータライン、前記第１の蓄積コンデンサ及び前記第２の蓄積コンデンサ、前記第１のスイッチトランジスタ及び前記第２のスイッチトランジスタ、前記第１の駆動トランジスタ及び前記第２の駆動トランジスタは、それぞれ前記電源ラインに関して鏡面対称に配置されることを特徴とする請求項１０に記載のＯＬＥＤディスプレイパネルの製造方法。
12. 前記第１のスイッチトランジスタ、前記第１の駆動トランジスタ、前記第２のスイッチトランジスタ及び前記第２の駆動トランジスタのアクティブ層として機能するシリコンアイランドを形成する工程と、
    ゲート絶縁層及び複数の第１のスルーホールを形成する工程であって、前記ゲート絶縁層は、前記基板及び前記シリコンアイランド上に形成され、前記第１のスルーホールは、前記第１のスイッチトランジスタのドレインと前記第１の蓄積コンデンサの下側プレートとの間、及び前記第２のスイッチトランジスタのドレインと前記第２の蓄積コンデンサの下側プレートとの間を電気的に接続するために使用される工程と、
    パターン化された第１の金属層を形成する工程であって、前記パターン化された第１の金属層は、前記ゲート絶縁層上に形成され、前記走査ライン、前記第１の蓄積コンデンサの下側プレート、前記第２の蓄積コンデンサの下側プレート、前記第１のスイッチトランジスタのゲート、前記第１の駆動トランジスタのゲート、前記第２のスイッチトランジスタのゲート、及び前記第２の駆動トランジスタのゲートとして機能する工程と、
    第１の層間絶縁層及び第２のスルーホールを形成する工程であって、前記第１の層間絶縁層は、前記ゲート絶縁層及び前記パターン化された第１の金属層上に形成され、前記第２のスルーホールは、前記第１のデータラインと前記第１のスイッチトランジスタのソースとの間を電気的に接続するために使用される工程と、
    パターン化された第２の金属層を形成する工程であって、前記パターン化された第２の金属層は、前記第１の層間絶縁層上に形成され、前記第１のデータライン、前記第１のスイッチトランジスタのソース、及び前記第２の蓄積コンデンサの上側プレートとして機能する工程と、
    第２の層間絶縁層及び第３のスルーホールを形成する工程であって、前記第２の層間絶縁層は、前記第１の層間絶縁層及び前記パターン化された第２の金属層上に形成され、前記第３のスルーホールは、前記第２のデータラインと前記第２のスイッチトランジスタのソースとを電気的に接続するために使用される工程と、
    パターン化された第３の金属層を形成する工程であって、前記パターン化された第３の金属層は、前記第２の層間絶縁層上に形成され、前記第２のデータライン、前記第２のスイッチトランジスタのソース及び前記第１の蓄積コンデンサの上側プレートとして機能する工程と、
    第３の層間絶縁層及び第４のスルーホールを形成する工程であって、前記第３の層間絶縁層は、前記第２の層間絶縁層及び前記パターン化された第３の金属層上に形成され、前記第４のスルーホールは、前記第１の駆動トランジスタのソース及びドレイン、前記第２の駆動トランジスタのソース及びドレイン、前記電源ライン、前記第１の蓄積コンデンサの上側プレート及び前記第２の蓄積コンデンサの上側プレートを電気的に接続するために使用される工程と、
    パターン化された第４の金属層を形成する工程であって、前記パターン化された第４の金属層は、前記第３の層間絶縁層上に形成され、前記第１の駆動トランジスタのソース及びドレイン、前記第２の駆動トランジスタのソース及びドレイン、並びに前記電源ラインとして機能する工程と、
    パッシベーション絶縁層及び複数のコンタクトホールを形成する工程であって、前記パッシベーション絶縁層は、前記第３の層間絶縁層及び前記パターン化された第４の金属層上に形成され、前記コンタクトホールは、前記第１の駆動トランジスタのドレインと第１のＯＬＥＤのアノードとの間、並びに前記第２の駆動トランジスタのドレインと第２のＯＬＥＤのアノードとの間を電気的に接続するために使用される工程とによって形成されることを特徴とする請求項１１に記載のＯＬＥＤディスプレイパネルの製造方法。
13. 前記第２の層間絶縁層を形成した後、前記第２の層間絶縁層を貫通し、前記第１の蓄積コンデンサの下側プレートと対向する開口部を更に形成することを特徴とする請求項１２に記載のＯＬＥＤディスプレイパネルの製造方法。
14. 請求項９において、前記同じピクセルグループ内の２つのサブピクセルは、第１のサブピクセルと第２のサブピクセルを含み、前記第１のサブピクセルは、第１の蓄積コンデンサを含み、前記第２のサブピクセルは、第２の蓄積コンデンサを含み、前記第１の蓄積コンデンサの上側プレートと前記第２の蓄積コンデンサの上側プレートは、同じ構造層上に配置されるＯＬＥＤディスプレイパネルの製造方法。
15. 請求項１４において、前記第１のサブピクセルは、第１のスイッチトランジスタ及び第１の駆動トランジスタを更に含み、前記第２のサブピクセルは、第２のスイッチトランジスタ及び第２の駆動トランジスタを更に含み、前記第１のスイッチトランジスタのソースは、第１のデータラインに接続され、前記第２のスイッチトランジスタのソースは、第２のデータラインに接続され、前記第１のデータライン、前記第２のデータライン、及び前記電源ラインとは互いに平行であり、前記走査ラインは、前記電源ラインに垂直であり、前記第１のデータライン及び前記第２のデータライン、前記第１の蓄積コンデンサ及び前記第２の蓄積コンデンサ、前記第１のスイッチトランジスタ及び前記第２のスイッチトランジスタ、前記第１の駆動トランジスタ及び前記第２の駆動トランジスタは、それぞれ前記電源ラインに関して鏡面対称に配置されるＯＬＥＤディスプレイパネルの製造方法。
16. 請求項１５において、前記ＯＬＥＤディスプレイパネルは、
    シリコンアイランドを形成する工程であって、前記シリコンアイランドは、前記基板上に形成され、前記第１のスイッチトランジスタ、前記第１の駆動トランジスタ、前記第２のスイッチトランジスタ及び前記第２の駆動トランジスタのアクティブ層として機能する工程と、
    ゲート絶縁層及び複数の第１のスルーホールを形成する工程であって、前記ゲート絶縁層は、前記基板及び前記シリコンアイランド上に形成され、前記第１のスルーホールは、前記第１のスイッチトランジスタのドレインと前記第１の蓄積コンデンサの下側プレートとの間、及び前記第２のスイッチトランジスタのドレインと前記第２の蓄積コンデンサの下側プレートとの間を電気的に接続するために使用される工程と、
    パターン化された第１の金属層を形成する工程であって、前記パターン化された第１の金属層は、前記ゲート絶縁層上に形成され、前記走査ライン、前記第１の蓄積コンデンサの下側プレート、前記第２の蓄積コンデンサの下側プレート、前記第１のスイッチトランジスタのゲート、前記第１の駆動トランジスタのゲート、前記第２のスイッチトランジスタのゲート、及び前記第２の駆動トランジスタのゲートとして機能する工程と、
    第１の層間絶縁層及び第２のスルーホールを形成する工程であって、前記第１の層間絶縁層は、前記ゲート絶縁層及び前記パターン化された第１の金属層上に形成され、前記第２のスルーホールは、前記第１のデータラインと前記第１のスイッチトランジスタのソースとを電気的に接続するために使用される工程と、
    パターン化された第２の金属層を形成する工程であって、前記パターン化された第２の金属層は、前記第１の層間絶縁層上に形成され、前記第１のデータライン、前記第１のスイッチトランジスタのソース、前記第１の蓄積コンデンサの上側プレート、及び前記第２の蓄積コンデンサの上側プレートとして機能する工程と、
    第２の層間絶縁層及び第３のスルーホールを形成する工程であって、前記第２の層間絶縁層は、前記第１の層間絶縁層及び前記パターン化された第２の金属層上に形成され、前記第３のスルーホールは、前記第２のデータラインと前記第２のスイッチトランジスタのソースとを電気的に接続するために使用される工程と、
    パターン化された第３の金属層を形成する工程であって、前記パターン化された第３の金属層は、前記第２の層間絶縁層上に形成され、前記第２のデータライン、及び前記第２のスイッチトランジスタのソースとして機能する工程と、
    第３の層間絶縁層及び第４のスルーホールを形成する工程であって、前記第３の層間絶縁層は、前記第２の層間絶縁層及び前記パターン化された第３の金属層上に形成され、前記第４のスルーホールは、前記第１の駆動トランジスタのソース及びドレイン、前記第２の駆動トランジスタのソース及びドレイン、前記電源ライン、前記第１の蓄積コンデンサの上側プレート及び前記第２の蓄積コンデンサの上側プレートを電気的に接続するために使用される工程と、
    パターン化された第４の金属層を形成する工程であって、前記パターン化された第４の金属層は、前記第３の層間絶縁層上に形成され、前記第１の駆動トランジスタのソース及びドレイン、前記第２の駆動トランジスタのソース及びドレイン、並びに前記電源ラインとして機能する工程と、
    パッシベーション絶縁層及び複数のコンタクトホールを形成する工程であって、前記パッシベーション絶縁層は、前記第３の層間絶縁層及び前記パターン化された第４の金属層上に形成され、前記コンタクトホールは、前記第１の駆動トランジスタのドレインと第１のＯＬＥＤのアノードとの間、並びに前記第２の駆動トランジスタのドレインと第２のＯＬＥＤのアノードとの間を電気的に接続するために使用される工程とによって形成されるＯＬＥＤディスプレイパネルの製造方法。