JP4101824B2 - 平板ディスプレイ装置 - Google Patents
平板ディスプレイ装置 Download PDFInfo
- Publication number
- JP4101824B2 JP4101824B2 JP2005187003A JP2005187003A JP4101824B2 JP 4101824 B2 JP4101824 B2 JP 4101824B2 JP 2005187003 A JP2005187003 A JP 2005187003A JP 2005187003 A JP2005187003 A JP 2005187003A JP 4101824 B2 JP4101824 B2 JP 4101824B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- gate
- semiconductor layer
- capacitor
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000003990 capacitor Substances 0.000 claims description 68
- 239000004065 semiconductor Substances 0.000 claims description 64
- 239000010408 film Substances 0.000 claims description 32
- 239000000758 substrate Substances 0.000 claims description 20
- 230000001681 protective effect Effects 0.000 claims description 9
- 239000000463 material Substances 0.000 claims description 4
- 239000010409 thin film Substances 0.000 claims description 4
- 239000010410 layer Substances 0.000 description 84
- 239000004020 conductor Substances 0.000 description 6
- 229910052782 aluminium Inorganic materials 0.000 description 5
- 229920000642 polymer Polymers 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 150000001875 compounds Chemical class 0.000 description 3
- 229910052749 magnesium Inorganic materials 0.000 description 3
- 229910052709 silver Inorganic materials 0.000 description 3
- 239000003513 alkali Substances 0.000 description 2
- 235000012489 doughnuts Nutrition 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 238000007641 inkjet printing Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- -1 poly (1,4-phenylene vinylene) Polymers 0.000 description 2
- 229920000767 polyaniline Polymers 0.000 description 2
- 229910052761 rare earth metal Inorganic materials 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- MBPCKEZNJVJYTC-UHFFFAOYSA-N 4-[4-(n-phenylanilino)phenyl]aniline Chemical compound C1=CC(N)=CC=C1C1=CC=C(N(C=2C=CC=CC=2)C=2C=CC=CC=2)C=C1 MBPCKEZNJVJYTC-UHFFFAOYSA-N 0.000 description 1
- 229910052684 Cerium Inorganic materials 0.000 description 1
- 229910052693 Europium Inorganic materials 0.000 description 1
- 101100476480 Mus musculus S100a8 gene Proteins 0.000 description 1
- 229910052779 Neodymium Inorganic materials 0.000 description 1
- 229910052771 Terbium Inorganic materials 0.000 description 1
- 229910052775 Thulium Inorganic materials 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 229920001940 conductive polymer Polymers 0.000 description 1
- XCJYREBRNVKWGJ-UHFFFAOYSA-N copper(II) phthalocyanine Chemical compound [Cu+2].C12=CC=CC=C2C(N=C2[N-]C(C3=CC=CC=C32)=N2)=NC1=NC([C]1C=CC=CC1=1)=NC=1N=C1[C]3C=CC=CC3=C2[N-]1 XCJYREBRNVKWGJ-UHFFFAOYSA-N 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- RBTKNAXYKSUFRK-UHFFFAOYSA-N heliogen blue Chemical compound [Cu].[N-]1C2=C(C=CC=C3)C3=C1N=C([N-]1)C3=CC=CC=C3C1=NC([N-]1)=C(C=CC=C3)C3=C1N=C([N-]1)C3=CC=CC=C3C1=N2 RBTKNAXYKSUFRK-UHFFFAOYSA-N 0.000 description 1
- 230000005525 hole transport Effects 0.000 description 1
- 229910052741 iridium Inorganic materials 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 229910052745 lead Inorganic materials 0.000 description 1
- 229910052748 manganese Inorganic materials 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 229910052976 metal sulfide Inorganic materials 0.000 description 1
- IBHBKWKFFTZAHE-UHFFFAOYSA-N n-[4-[4-(n-naphthalen-1-ylanilino)phenyl]phenyl]-n-phenylnaphthalen-1-amine Chemical compound C1=CC=CC=C1N(C=1C2=CC=CC=C2C=CC=1)C1=CC=C(C=2C=CC(=CC=2)N(C=2C=CC=CC=2)C=2C3=CC=CC=C3C=CC=2)C=C1 IBHBKWKFFTZAHE-UHFFFAOYSA-N 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 239000012044 organic layer Substances 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229920002098 polyfluorene Polymers 0.000 description 1
- 150000002910 rare earth metals Chemical class 0.000 description 1
- 229910052723 transition metal Inorganic materials 0.000 description 1
- 150000003624 transition metals Chemical class 0.000 description 1
- TVIVIEFSHFOWTE-UHFFFAOYSA-K tri(quinolin-8-yloxy)alumane Chemical compound [Al+3].C1=CN=C2C([O-])=CC=CC2=C1.C1=CN=C2C([O-])=CC=CC2=C1.C1=CN=C2C([O-])=CC=CC2=C1 TVIVIEFSHFOWTE-UHFFFAOYSA-K 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/13624—Active matrix addressed cells having more than one switching element per pixel
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Electroluminescent Light Sources (AREA)
Description
本発明は、平板ディスプレイ装置に関わり、さらに詳細には、クロストークが最小化されたトランジスタを備えた平板ディスプレイ装置に関する。
図１は、従来のインバーティドコプレーナ型の薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）を概略的に示す断面図である。
図１を参照すれば、基板８１上にゲート電極１１、５１が備えられており、その上部にソース電極１２、５２及びドレイン電極１３、５３が備えられており、前記ソース電極１２、５２及びドレイン電極１３、５３を前記ゲート電極１１、５１から絶縁させるために、その間にゲート絶縁膜８３が介在されている。そして、前記ソース電極１２、５２及びドレイン電極１３、５３のそれぞれに接する半導体層８０が備えられている。もちろん、前記ソース電極１２、５２とドレイン電極１３、５３は、互いに入れ替わることもある。
図１を参照すれば、基板８１上にゲート電極１１、５１が備えられており、その上部にソース電極１２、５２及びドレイン電極１３、５３が備えられており、前記ソース電極１２、５２及びドレイン電極１３、５３を前記ゲート電極１１、５１から絶縁させるために、その間にゲート絶縁膜８３が介在されている。そして、前記ソース電極１２、５２及びドレイン電極１３、５３のそれぞれに接する半導体層８０が備えられている。もちろん、前記ソース電極１２、５２とドレイン電極１３、５３は、互いに入れ替わることもある。
前記のような構造において、前記半導体層８０がパターニングされておらず、隣接した二つのＴＦＴ １０，５０において、一体として形成されている。このような場合、漏れ電流によって隣接したＴＦＴが互いに影響を与えるなど、いわば、クロストークが発生しうるので、これを防止するために、前記半導体層を各ＴＦＴ単位でパターニングすることが良い。しかし、前記半導体層８０として有機半導体層を利用した有機ＴＦＴの場合、前記有機半導体層をパターニングすることは非常に難しく、例え前記有機半導体層がパターニングされても、前記有機半導体層の電気的特性が非常に悪くなるという問題点がある。
本発明は、前記問題点を含んで色々な問題点を解決するためのものであって、クロストークが最小化されたトランジスタを備えた平板ディスプレイ装置を提供することを目的とする。
前記目的及びその外の色々な目的を達成するために、本発明は、背面基板と、前記背面基板の上部に備えられた第１ゲート電極、前記第１ゲート電極と絶縁される第１電極、前記第１ゲート電極と絶縁され、前記第１電極を同一平面上で一部分が開放されるように取り囲む第２電極、そして前記第１ゲート電極と絶縁され、前記第１電極及び前記第２電極に接する第１半導体層を備える第１ＴＦＴと、前記背面基板の上部に備えられ、前記第１電極及び前記第２電極のうち、何れか一つの電極に電気的に連結された第２ゲート電極、前記第２ゲート電極と絶縁される第３電極、前記第２ゲート電極と絶縁され、前記第３電極を同一平面上で取り囲む第４電極、そして前記第２ゲート電極と絶縁され、前記第３電極及び前記第４電極に接する第２半導体層を備える第２ＴＦＴと、前記第３電極及び前記第４電極のうち、何れか一つの電極に電気的に連結された画素電極を備えるディスプレイ素子と、を備えることを特徴とする平板ディスプレイ装置を提供する。
このような本発明の他の特徴によれば、前記第１半導体層と前記第２半導体層は、同一物質で同一平面上に備えられうる。
本発明のさらに他の特徴によれば、前記第１電極ないし前記第４電極は、前記第１ゲート電極及び前記第２ゲート電極の上部に備えられうる。
本発明のさらに他の特徴によれば、前記第１ゲート電極は、前記第１電極及び前記第２電極の間の領域に対応するように備えられ、前記第２ゲート電極は、前記第３電極及び前記第４電極の間の領域に対応するように備えられうる。
本発明のさらに他の特徴によれば、前記第３電極は、第２ドレイン電極であり、前記第４電極は、第２ソース電極であり、前記画素電極に連結された電極は、前記第３電極でありうる。
本発明のさらに他の特徴によれば、前記第２ゲート電極に連結される第１キャパシタ電極及び前記第４電極に連結される第２キャパシタ電極をさらに備えることができる。
本発明のさらに他の特徴によれば、前記第２ゲート電極と前記第１キャパシタ電極は、一体に備えられ、前記第４電極と前記第２キャパシタ電極は、一体に備えられうる。
本発明のさらに他の特徴によれば、前記第１電極ないし第４電極は、前記第１ゲート電極及び前記第２ゲート電極の上部に備えられ、前記第１ゲート電極、前記第２ゲート電極及び前記第１キャパシタ電極を覆うように、前記背面基板の全面にゲート絶縁膜がさらに備えられうる。
本発明のさらに他の特徴によれば、前記第１電極は、第１ドレイン電極であり、前記第２電極は、第１ソース電極でありうる。
本発明のさらに他の特徴によれば、前記半導体層は、前記第１電極ないし前記第４電極の上部に備えられ、前記ゲート絶縁膜には、前記第１キャパシタ電極の一部が露出されるようにコンタクトホールが備えられ、前記第１電極には、前記第１電極を同一平面上で一部分が開放されるように取り囲む前記第２電極の開口部を通じて外部に突出した突出部が備えられ、前記突出部と前記第１キャパシタ電極は、前記コンタクトホールを通じて連結されうる。
本発明のさらに他の特徴によれば、前記半導体層は、前記第１電極ないし前記第４電極の上部に備えられ、前記ゲート絶縁膜には、前記第１キャパシタ電極の一部が露出されるようにコンタクトホールが備えられ、前記第１電極には、前記第１電極を同一平面上で一部分が開放されるように取り囲む前記第２電極の開口部を通じて外部に突出した突出部が備えられ、前記突出部と前記第１キャパシタ電極は、前記コンタクトホールを通じて連結されうる。
本発明のさらに他の特徴によれば、前記第１電極ないし前記第４電極は、前記半導体層の上部に備えられ、前記ゲート絶縁膜及び前記半導体層には、前記第１キャパシタ電極の一部が露出されるようにコンタクトホールが備えられ、前記第１電極には、前記第１電極を同一平面上で一部分が開放されるように取り囲む前記第２電極の開口部を通じて外部に突出した突出部が備えられ、前記突出部と前記第１キャパシタ電極は、前記コンタクトホールを通じて連結されうる。
本発明のさらに他の特徴によれば、前記第１電極は、第１ソース電極であり、前記第２電極は、第１ドレイン電極でありうる。
本発明のさらに他の特徴によれば、前記半導体層は、前記第１電極ないし前記第４電極の上部に備えられ、前記ゲート絶縁膜には、前記第１キャパシタ電極の一部が露出されるようにコンタクトホールが備えられ、前記第２電極と前記第１キャパシタ電極は、前記コンタクトホールを通じて連結されうる。
本発明のさらに他の特徴によれば、前記第１電極ないし前記第４電極は、前記半導体層の上部に備えられ、前記ゲート絶縁膜及び前記半導体層には、前記第１キャパシタ電極の一部が露出されるようにコンタクトホールが備えられ、前記第２電極と前記第１キャパシタ電極は、前記コンタクトホールを通じて連結されうる。
本発明のさらに他の特徴によれば、前記第１ゲート電極、前記第２ゲート電極、前記第１電極ないし前記第４電極、前記第１キャパシタ電極、前記第２キャパシタ電極及び前記半導体層を覆うように、前記背面基板の全面に保護膜をさらに備え、前記画素電極は、前記保護膜の上部に備えられうる。
本発明のさらに他の特徴によれば、前記半導体層は、有機半導体層でありうる。
本発明のさらに他の特徴によれば、前記ディスプレイ素子から放出される光は、前記背面基板の逆方向に出射されうる。
本発明のさらに他の特徴によれば、前記ディスプレイ素子から放出される光は、前記背面基板の逆方向に出射されうる。
本発明のさらに他の特徴によれば、前記ディスプレイ素子は、電界発光（ＥＬ）素子でありうる。
本発明の平板ディスプレイ装置によれば、次のような効果が得られる。
第一に、ソース電極及びドレイン電極のうち、一電極が他の電極を同一平面上で取り囲む構造のＴＦＴを備えた平板ディスプレイ装置を通じて、半導体層がパターニングされていないＴＦＴ間のクロストークを防止できる。
第一に、ソース電極及びドレイン電極のうち、一電極が他の電極を同一平面上で取り囲む構造のＴＦＴを備えた平板ディスプレイ装置を通じて、半導体層がパターニングされていないＴＦＴ間のクロストークを防止できる。
第二に、ソース電極がドレイン電極を同一平面上で一部分が開放されるように取り囲む構造のＴＦＴを利用することによって、前記ドレイン電極を前記ソース電極の開口部を通じて他の素子に連結させて、前記連結構造を簡単かつ確実にできる。
以下、添付された図面を参照して、本発明の望ましい実施形態を詳細に説明すれば、次の通りである。
前述したように、隣接した二つ以上のＴＦＴ(Thin Film Transistor）において、半導体層、特に、有機半導体層がパターニングされておらず、一体として形成される場合、漏れ電流によって隣接したＴＦＴが互いに影響を受けるなど、いわば、クロストークが発生しうる。本発明では、これを防止するために、それぞれのＴＦＴのソース電極及びドレイン電極のうち１つの電極がもう一方の電極を同一平面上で取り囲む構造のＴＦＴを備えた平板ディスプレイ装置を提案する。
図２は、本発明の望ましい第１実施形態による能動駆動(active matrix)型のＥＬ(Electroluminescence)ディスプレイ装置の回路を概略的に示す回路図であり、図３は、図２のＡ部分を示す回路図であり、図４は、図２及び図３のＡ部分を概略的に示す能動駆動型のＥＬディスプレイ装置の平面図であり、図５は、前記実施形態による能動駆動型のＥＬディスプレイ装置の副画素部を図４の点Ｐ１ないしＰ８に沿って概略的に示す断面図である。
前記図２〜図５を参照すれば、能動駆動型ＥＬディスプレイ装置は、背面基板１８１の上部に第１ＴＦＴ １１０を備える。すなわち、第１ゲート電極１１１を備え、前記第１ゲート電極１１１と絶縁される第１電極１１３と、前記第１ゲート電極１１１と絶縁され、前記第１電極１１３を同一平面上で一部分が開放されるように取り囲む第２電極１１２を備え、前記第１ゲート電極１１１と絶縁され、前記第１電極１１３及び前記第２電極１１２に接する第１半導体層１８０を備える。特に、前記半導体層１８０は、有機半導体層で備えられ、これは、後述する実施形態においても同様に適用されうる。
そして、前記背面基板１８１の上部に、前記第１ＴＦＴ １１０に電気的に連結された第２ＴＦＴ １５０が備えられる。すなわち、能動駆動型ＥＬディスプレイ装置は、前記背面基板１８１の上部の前記第１電極１１３及び前記第２電極１１２のうち、何れか一つの電極に電気的に連結された第２ゲート電極１５１を備え、前記第２ゲート電極１５１と絶縁される第３電極１５３と、前記第２ゲート電極１５１と絶縁され、前記第３電極１５３を同一平面上で取り囲む第４電極１５２を備え、前記第２ゲート電極１５１と絶縁され、前記第３電極１５３及び前記第４電極１５２に接する第２半導体層１８０を備える。このとき、前記第１半導体層と前記第２半導体層は、図５に示されたように、同一物質で同一平面上に備えさせることができる。
そして、前記第３電極１５３及び前記第４電極１５２のうち、何れか一つの電極に電気的に連結された画素電極１６１を備えるディスプレイ素子が備えられている。前記画素電極１６１は、前記第２ＴＦＴ １５０の第３電極１５３及び前記第４電極１５２のうち、何れか一つの電極に電気的に連結される。図４及び図５には、前記第３電極１５３に連結された場合の平板ディスプレイ装置を示している。すなわち、前記第３電極１５３は、第２ドレイン電極であり、前記第４電極１５２は、第２ソース電極であり、前記第３電極１５３に前記画素電極１６１が連結された場合の平板ディスプレイ装置である。以下、後述する実施形態においては、前記第３電極１５３がドレイン電極である場合について説明する。
前記画素電極１６１を備えるディスプレイ素子は、さまざまな種類が存在する。本実施形態による平板ディスプレイ装置では、前記ディスプレイ素子としてＥＬ素子が利用された場合のものである。
図４を参照すれば、前記画素電極１６１は、前記第１ＴＦＴ １１０と、前記第２ＴＦＴ １５０と、後述するストレージキャパシタ１４０とが配置されていない領域に備えられている、すなわち、前記画素電極１６１に連結されるディスプレイ素子から発生した光が前記背面基板１８１の方向に取り出される、いわば、背面発光型のディスプレイ装置に該当する構造になっているが、この構造は、便宜上、示したものである。すなわち、前記画素電極１６１は、図４に示されたものと異なり、前記第１ＴＦＴ １１０と、前記ストレージキャパシタ１４０と、前記第２ＴＦＴ １５０との上部にまで配置されても良い。このような変形は、後述する実施形態においても適用されうる。
前記のような構造において、前記第２ＴＦＴ １５０は、前記第４電極１５２が前記第３電極１５３を同一平面上で取り囲むような構造を持つ。このことによって、前記各電極に接している半導体層１８０に形成されるチャンネルは、前記２つの電極１５２，１５３の間にのみ形成され、さらに、前記第３電極１５３と、この第３電極１５３を同一平面上で取り囲んでいる前記第４電極１５２との間にのみ電流が流れるため、前記半導体層１８０がパターニングされておらずとも、隣接したＴＦＴとのクロストークを防止できる。
一方、前記第２ＴＦＴ １５０の場合には、前記第４電極１５２によって同一平面上で取り囲まれている前記第３電極１５３が、前記第２ＴＦＴ １５０の上部に備えられた画素電極１６１と連結されている。このように、保護膜１８５に形成されている一つのコンタクトホール１８５ａのみで簡単に連結されうる。しかし、前記第１ＴＦＴ １１０の場合には、前記第１ＴＦＴ １１０に連結される他の素子が前記第１ＴＦＴ １１０の上部に備えられておらず、同一平面上またはその下部平面上に備えられている。そのため、前記第１ＴＦＴ １１０を他の素子に簡単に連結させるために、前記第２ＴＦＴ １５０とは異なる構造にすることが良い。
言い換えると、図６に示されたように、第１ＴＦＴの第２電極１１２ｅが第１電極１１３ｅを同一平面上で取り囲む場合において、前記第１電極１１３ｅを、前記第２電極１１２ｅに接触させずに、前記ＴＦＴの上部ではない同一平面上またはその下部平面上に備えられた他の素子１４１ｅに連結させるためには、前記第１電極１１３ｅの一部が露出されるように備えられたコンタクトホール１８５ｅａと、前記第１電極１１３ｅと絶縁された上部平面、そして前記他の素子１４１ｅの一部が露出されるように備えられたコンタクトホール１８５ｅｂとの間にブリッジ状の配線を配置し、前記第１電極１１３ｅが、同一平面上に備えられた前記第２電極１１２ｅに接続しないように連結するしかない。したがって、これにより、構造が複雑になるという問題点がある。
したがって、図４及び図５に示されたように、前記第２電極１１２を、前記第１電極１１３を同一平面上で一部分が開放されるように取り囲む構造にすることによって、前記第１電極１１３の上部ではない同一平面上またはその下部平面上に備えられた他の素子との連結構造を単純化させることができる。すなわち、前記第２電極１１２を、前記第１電極１１３を同一平面上で一部分が開放されるように取り囲む構造にし、前記第１電極１１３には、前記第２電極１１２の開口部を通じて外部に突出した突出部１１３ａを備えさせることによって、前記突出部１１３ａを利用して、前記第１電極１１３と同一平面上またはその下部平面上に備えられた他の素子に、前記第１電極１１３を簡単に連結させる構造にできる。
この場合、前記第１電極１１３と前記第２電極１１２のうち何れか一つの電極はソース電極となり、他の電極はドレイン電極となる。そのため、図４及び図５には、前記第１電極１１３は、第１ドレイン電極となり、前記第２電極１１２は、第１ソース電極となる構造を示している。これと異なり、前記第１電極１１３は、第１ソース電極となり、前記第２電極１１２は、第１ドレイン電極となる構造は、別途の実施形態として後述する。
前述したように、前記第１電極１１３を、前記第２電極１１２が同一平面上で一部分が開放されるように取り囲む構造にすることによって、前記各電極に接した半導体層１８０に形成されるチャンネルが前記両電極１１２，１１３の間にのみ形成され、前記第１電極１１３と、前記第１電極１１３を同一平面上で一部分が開放されるように覆い包んでいる前記第２電極１１２との間にのみ電流が流れるため、前記半導体層１８０がパターニングされておらずとも、隣接したＴＦＴとのクロストークを防止できる。また、前記第２電極１１２は、前記第１電極１１３を同一平面上で一部分が開放されるように取り囲む構造にすることによって、前記第１電極１１３と外部の素子との連結を前記第２電極１１２の開口部を通じて簡単に連結させて、前記平板ディスプレイ装置の構造をさらに単純化させることができる。
一方、前記のような構造のＴＦＴ １１０，１５０は、前記第１電極１１３ないし前記第４電極１５２の上部に前記半導体層１８０が形成されたインバーティドコプレーナ型ＴＦＴとなることもあり、これと違って、前記第１電極１１３ないし前記第４電極１５２の下部に前記半導体層１８０が形成されたインバーティドスタガード型ＴＦＴとなることもあり、前記第１ゲート電極１１１及び前記第２ゲート電極１５１が前記第１電極１１３ないし第４電極１５２の上部に位置するスタガード型ＴＦＴの構造となることもある。すなわち、ＴＦＴのソース電極及びドレイン電極のうち、一電極が他の電極を同一平面上で一部分が開放されるように、または完全に取り囲む構造にすれば、いかなる構造のＴＦＴともなりうる。これは、後述する実施形態においても同様である。
本実施形態及び後述する実施形態においては、便宜上、前記第１電極１１３ないし第４電極１５２が前記第１ゲート電極１１１及び前記第２ゲート電極１５１の上部に備えられるインバーティドコプレーナ型またはインバーティドスタガード型ＴＦＴである場合について説明する。特に、本実施形態では、インバーティドコプラナ型ＴＦＴを備えた場合について説明し、インバーティドスタガード型ＴＦＴを備えた場合については、別途の実施形態として後述する。
一方、前記第１ゲート電極１１１は、前記第１電極１１３及び前記第２電極１１２の間の領域に対応するように備えられ、前記第２ゲート電極１５１は、前記第３電極１５３及び前記第４電極１５２の間の領域に対応するように備えられることができる。すなわち、前記第１ゲート電極１１１及び前記第２ゲート電極１５１の中間部分が空いているドーナッツ状に備えられても良い。
これは、前記第１ゲート電極１１１がドーナッツ状ではなく、前記第１電極１１３と、前記第１電極１１３と同一平面上で前記第１電極１１３を取り囲む前記第２電極１１２の間でキャパシタ構造をもつように備えられると、前記第１電極１１３と前記第１ゲート電極１１１との間に寄生キャパシタンスが発生しうるためである。これは、前記第２ゲート電極１５１と前記第３電極１５３とにおいても同様である。
したがって、前記第１ゲート電極１１１は、前記第１電極１１３及び前記第２電極１１２の間の領域に対応するように備えられ、前記第２ゲート電極１５１は、前記第３電極１５３及び前記第４電極１５２の間の領域に対応するように備えられるように、すなわち、前記第１ゲート電極１１１及び前記第２ゲート電極１５１の中間部分が空いているドーナッツ状に備えられることが良い。
前述したように、本実施形態による平板ディスプレイ装置には、ストレージキャパシタ１４０がさらに備えられうるため、前記ストレージキャパシタ１４０に備えられた第１キャパシタ電極１４１は、前記第２ゲート電極１５１に連結され、第２キャパシタ電極１４２は、前記第４電極１５２に連結されている。このとき、図４及び図５に示されたように、前記第２ゲート電極１５１と前記第１キャパシタ電極１４１とを一体に備えさせ、前記第４電極１５２と前記第２キャパシタ電極１４２とを一体に備えさせることができる。
前記のような構造において、前記第１ゲート電極１１１、前記第２ゲート電極１５１及び前記第１キャパシタ電極１４１を覆うように、前記背面基板１８１の全面にゲート絶縁膜１８３をさらに備えさせることができる。前記ゲート絶縁膜１８３には、前記第１キャパシタ電極１４１の一部が露出されるようにコンタクトホール１８５ｂが備えられうる。
このとき、前述したように、前記ストレージキャパシタ１４０の第１キャパシタ電極１４１が前記第１ＴＦＴ １１０に連結される。このため、本実施形態のように、前記第１ＴＦＴ １１０の前記第１電極１１３が第１ドレイン電極である場合には、前記第１キャパシタ電極１４１が前記第１電極１１３に連結される。このとき、前記第１キャパシタ電極１４１と前記第１電極１１３との連結は、前述したように、前記第２電極１１２は、前記第１電極１１３を同一平面上で一部分が開放されるように取り囲む構造にし、前記第１電極１１３には、前記第２電極１１２の開口部を通じて外部に突出した突出部１１３ａを備えさせることによって、前記突出部１１３ａ及び前記ゲート絶縁膜１８３に備えられたコンタクトホール１８５ｂを利用して、前記第１電極１１３と前記第１キャパシタ電極１４１とを連結させる。
一方、前記半導体層１８０を覆うように、前記背面基板１８１の全面に保護膜１８６をさらに備えさせることができ、前記画素電極１６１は、前記保護膜１８６の上部に備えさせることができる。このとき、前記保護膜１８６を利用して、画素定義膜を備えさせても良い。
前記のような構造のＴＦＴ及びそれに連結されたディスプレイ素子を備えた平板ディスプレイ装置において、前記ディスプレイ素子は、ＴＦＴに連結されて駆動されるものであれば、いかなるディスプレイ素子ともなりうる。例えば、図５に示されたようなＥＬ素子１６０が挙げられる。ＥＬ素子１６０が備えられた平板ディスプレイ装置を簡略に説明すれば、次の通りである。
ＥＬディスプレイ装置は、発光層での発光色相によって複数の副画素を備えるが、例えば、赤色、緑色及び青色の副画素を備える。前記赤色、緑色及び青色で形成される各副画素は、自発光素子であるＥＬ素子及び前記ＥＬ素子に連結される少なくとも一つ以上のＴＦＴを備えるが、前記ＴＦＴは、前述したように、ソース電極及びドレイン電極のうち、一電極が他の電極を同一平面上で取り囲む構造のＴＦＴとなり、その場合、前述したような構造で前記ＥＬ素子に連結される。
前記ＥＬ素子は、電流駆動方式の発光素子であって、前記素子を構成する両電極間の電流の流れによって、赤色、緑色または青色の光を発光して所定の画像を形成する。前記ＥＬ素子の構成を簡略に説明すれば、前記ＥＬ素子は、前述したように、ＴＦＴの第３電極１５３に連結された画素電極１６１と、全体画素を覆うようにまたは各画素に対応するように備えられた対向電極１６２及びこれら画素電極１６１と対向電極１６２との間に配置される少なくとも発光層を含む中間層１８７で構成される。本発明は、必ずしも前記のような構造に限定されず、多様なＥＬディスプレイ装置の構造がそのまま適用されうる。
前記画素電極１６１は、アノード電極の機能を行い、前記対向電極１６２は、カソード電極の機能を行うが、もちろん、これら画素電極１６１と対向電極１６２の極性は、逆になっても良い。
前記画素電極１６１は、透明電極または反射型電極で備えられうる。透明電極として使われる時には、ＩＴＯ、ＩＺＯ、ＺｎＯまたは Ｉｎ２Ｏ３で備えられうる。反射型電極として使われる時には、Ａｇ、Ｍｇ、Ａｌ、Ｐｔ、Ｐｄ、Ａｕ、Ｎｉ、Ｎｄ、Ｉｒ、Ｃｒまたはこれらの化合物で反射膜を形成した後、その上にＩＴＯ、ＩＺＯ、ＺｎＯまたは Ｉｎ２Ｏ３で備えられうる。
前記対向電極１６２も透明電極または反射型電極で備えられうるが、透明電極として使われる時には、Ｌｉ、Ｃａ、ＬｉＦ／Ｃａ、ＬｉＦ／Ａｌ、Ａｌ、Ａｇ、Ｍｇまたはこれらの化合物が前記中間層に向かうように蒸着した後、その上にＩＴＯ、ＩＺＯ、ＺｎＯまたは Ｉｎ２Ｏ３のような透明電極形成用物質で補助電極層やバス電極ラインを備えさせることができる。そして、反射型電極として使われる時には、前記Ｌｉ、Ｃａ、ＬｉＦ／Ｃａ、ＬｉＦ／Ａｌ、Ａｌ、Ａｇ、Ｍｇまたはこれらの化合物を全面蒸着して形成する。しかし、必ずしもこれに限定されず、画素電極及び対向電極に導電性ポリマーなどの有機物を使用することもある。
一方、前記中間層１８７が無機膜で形成されているか有機膜で形成されているかによって、無機ＥＬ素子と有機ＥＬ素子とに分けられる。後者の場合、有機膜で備えられた中間層としては、低分子有機膜または高分子有機膜で備えられうる。
低分子有機膜を使用する場合、前記中間層はホール注入層（ＨＩＬ：Ｈｏｌｅ Ｉｎｊｅｃｔｉｏｎ Ｌａｙｅｒ）、ホール輸送層（ＨＴＬ：Ｈｏｌｅ Ｔｒａｎｓｐｏｒｔ Ｌａｙｅｒ）、発光層（ＥＭＬ：ＥＭｉｓｓｉｏｎ Ｌａｙｅｒ）、電子輸送層（ＥＴＬ：Ｅｌｅｃｔｒｏｎ Ｔｒａｎｓｐｏｒｔ Ｌａｙｅｒ）及び電子注入層（ＥＩＬ：Ｅｌｅｃｔｒｏｎ Ｉｎｊｅｃｔｉｏｎ Ｌａｙｅｒ）が単一あるいは複合の構造で積層されて形成され、使用可能な有機材料も銅フタロシアニン（ＣｕＰｃ）、Ｎ、Ｎ´−ジ（ナフタレン−１−イル）−Ｎ,Ｎ´−ジフェニル−ベンジジン（ＮＰＢ）、トリス−８−ヒドロキシキノリンアルミニウム（Ａｌｑ３）をはじめとして、多様に適用可能である。このような低分子有機膜は、真空中で有機物を加熱して蒸着する方式で形成されうる。もちろん、前記中間層の構造は、必ずしもこれに限定されず、必要に応じて多様な層として構成できる。
高分子有機膜を使用する場合には、前記中間層は、一般に、ＨＴＬ及びＥＭＬで備えられうる。前記高分子ＨＴＬは、ポリエチレン−（２，４）−ジヒドロキシチオフェン（ＰＥＤＯＴ）や、ポリアニリン（ＰＡＮＩ）を使用して、インクジェットプリンティングやスピンコーティング法によって形成されうる。前記高分子有機ＥＭＬは、ポリ（１,４−フェニレンビニレン）（ＰＰＶ）、溶解性ＰＰＶ、Ｃｙａｎｏ−ＰＰＶ、ポリフルオレン、または同様のもので備えられ、インクジェットプリンティングやスピンコーティングまたはレーザを利用した熱転写方式などの通常の方法でカラーパターンを形成できる。もちろん、このような高分子有機層の場合にも、前記中間層の構造は、必ずしもこれに限定されず、必要に応じて多様な層として構成できる。
無機ＥＬ素子の場合には、前記中間層は、無機膜で備えられ、これは、ＥＭＬ及び前記ＥＭＬと電極との間に介在された絶縁層で備えられうる。もちろん、前記中間層の構造は、必ずしもこれに限定されず、必要に応じて多様な層として構成できる。
前記ＥＭＬは、ＺｎＳ、ＳｒＳ、ＣａＳのような金属硫化物またはＣａＧａ２Ｓ４、ＳｒＧａ２Ｓ４ようなアルカリ希土類カリウム硫化物、及びＭｎ、Ｃｅ、Ｔｂ、Ｅｕ、Ｔｍ、Ｅｒ、Ｐｒ、Ｐｂを含む遷移金属またはアルカリ希土類金属のような発光中心原子で備えられうる。
前述したような構造で形成されたＥＬディスプレイ装置は、前記ＥＬ素子の画素電極１６１に、前述したように、ソース電極及びドレイン電極のうち、一電極が他の電極を同一平面上で取り囲む構造のＴＦＴのドレイン電極が連結されて、前記画素電極に流入される電流の流れを制御することによって、各画素の発光を制御する。
前記のような構造において、図２ないし図５を参照して、各構造の相互関係を有機的に説明する。前記第１ＴＦＴ １１０の第２電極１１２は、第１導線１２０によって駆動回路に連結され、前記第１ＴＦＴ １１０の第１ゲート電極１１１は、第２導線１３０によって駆動回路に連結され、前記第１ＴＦＴ １１０の第１電極１１３は、ストレージキャパシタ１４０の第１キャパシタ電極１４１及び第２ＴＦＴ １５０の第２ゲート電極１５１に連結される。前記のような構造において、前記第２電極１１２は、前記第１ＴＦＴ １１０の第１ソース電極となり、前記第１電極１１３は、前記第１ＴＦＴ １１０の第１ドレイン電極となる。また、前記第１導線１２０は、データを伝送するデータラインであり、第２導線１３０はスキャンラインであっても良い。この場合、前記第１トランジスタ１１０はスイッチングトランジスタの役割を、前記第２トランジスタ１５０はドライビングトランジスタの役割を行う。もちろん、前記選択駆動回路において、二つ以上のトランジスタを使用することもある。本実施形態及び後述する実施形態においては、スイッチングトランジスタとドライビングトランジスタの二つのトランジスタが使われた場合について説明する。
前記ストレージキャパシタ１４０の第２キャパシタ電極１４２と前記第２ＴＦＴ １５０の第４電極１５２とは、第３導線１７０に連結され、前記第２ＴＦＴ １５０の第３電極１５３は、ＥＬ素子１６０の画素電極１６１に連結される。前記のような構造において、前記第４電極１５２は、前記第２ＴＦＴ １５０の第２ソース電極となり、前記第３電極１５３は、前記第２ＴＦＴ １５０の第２ドレイン電極となる。
前記のような能動駆動型のＥＬディスプレイ装置の動作原理を簡略に説明すれば、次の通りである。
駆動回路によって、第１ゲート電極１１１に電圧が印加されれば、第２電極、すなわち、第１ソース電極１１２と第１電極、すなわち、第１ドレイン電極１１３を連結する半導体層１８０に導電チャンネルが形成される。このとき、第１導線１２０によって、発光層を含む中間層１８７から発生する光量を決定するデータを有する電荷が前記第１ソース電極１１２に供給されれば、前記電荷が前記第１ドレイン電極１１３に移動する。そして、前記電荷は、前記第１ドレイン電極１１３を経て第１キャパシタ電極１４１に蓄積され、また、第３導線１７０を通じて供給された所定の電荷が第１キャパシタ電極１４２に蓄積され、前記第１キャパシタ電極１４１と前記第２キャパシタ電極１４２の両端に、発光層を含む中間層１８７から発生する光量を決定するデータを有する電圧が形成される。そして、前記電圧が第２ゲート電極１５１と第４電極、すなわち第２ソース電極１５２の間の電圧となって、前記第３導線１７０を通じて前記第２ソース電極１５２に供給された電荷のうち、第２ドレイン電極１５３を経てＥＬ素子１６０の画素電極１６１に移動する電荷量、すなわち、発光層を含む中間層１８７から発生する光量を決定する電荷量を調節する。
駆動回路によって、第１ゲート電極１１１に電圧が印加されれば、第２電極、すなわち、第１ソース電極１１２と第１電極、すなわち、第１ドレイン電極１１３を連結する半導体層１８０に導電チャンネルが形成される。このとき、第１導線１２０によって、発光層を含む中間層１８７から発生する光量を決定するデータを有する電荷が前記第１ソース電極１１２に供給されれば、前記電荷が前記第１ドレイン電極１１３に移動する。そして、前記電荷は、前記第１ドレイン電極１１３を経て第１キャパシタ電極１４１に蓄積され、また、第３導線１７０を通じて供給された所定の電荷が第１キャパシタ電極１４２に蓄積され、前記第１キャパシタ電極１４１と前記第２キャパシタ電極１４２の両端に、発光層を含む中間層１８７から発生する光量を決定するデータを有する電圧が形成される。そして、前記電圧が第２ゲート電極１５１と第４電極、すなわち第２ソース電極１５２の間の電圧となって、前記第３導線１７０を通じて前記第２ソース電極１５２に供給された電荷のうち、第２ドレイン電極１５３を経てＥＬ素子１６０の画素電極１６１に移動する電荷量、すなわち、発光層を含む中間層１８７から発生する光量を決定する電荷量を調節する。
前述したような構造の能動駆動型ＥＬ素子においては、各副画素別にドライビングトランジスタ及びスイッチングトランジスタなどの複数個のＴＦＴが使われる。従って、前記のようなＴＦＴにおいて、クロストークが発生すれば、ＥＬ素子１６０での光量調節が正しくなされず、その結果、正しい映像を表現できなくなる。
したがって、前述したようなソース電極及びドレイン電極のうち、一電極が他の電極を同一平面上で取り囲む構造のＴＦＴを使用すれば、半導体層をパターニングせずとも、そのようなクロストークを防止することによって、さらに鮮明かつ正確な像を表せる。また、前記のような構造のＴＦＴにおいて、必要に応じて、前記一電極が他の電極を同一平面上で取り囲むが、完全に取り囲むものではなく、一部分が開放されるように取り囲むことによって、前記ＴＦＴの電極と他の素子との連結構造を単純化できる。
図７は、本発明の望ましい第２実施形態による能動駆動型のＥＬディスプレイ装置の副画素部を概略的に示す断面図である。
本実施形態による能動駆動型のＥＬディスプレイ装置が、前述した第１実施形態による能動駆動型のＥＬディスプレイ装置と異なる点は、第１ＴＦＴ ２１０及び第２ＴＦＴ ２５０がインバーティドコプレーナ型ではなく、インバーティドスタガード型であるという点である。すなわち、第１電極２１３ないし第４電極２５２が半導体層２８０の上部に備えられている。
前記のように、半導体層２８０が各ＴＦＴ別にパターニングされていないインバーティドスタガード型のＴＦＴを使用しても、ソース電極及びドレイン電極のうち、一電極が他の電極を同一平面上で取り囲む構造のＴＦＴを使用して、図７に示されたような構造を有させることによって、クロストークを防止してさらに鮮明かつ正確な映像を表せる。
また、前記のような構造のＴＦＴにおいて、必要に応じて、前記一電極が他の電極を同一平面上で取り囲むが、完全に取り囲むものではなく、一部分が開放されるように取り囲むことによって、前記ＴＦＴの電極と他の素子との連結構造を単純化できる。すなわち、ゲート絶縁膜２８３及び前記半導体層２８０に、第１キャパシタ電極２４１の一部が露出されるように、コンタクトホール２８５ｂを備えさせ、第１電極２１３には、前記第１電極２１３を同一平面上で一部分が開放されるように取り囲む第２電極２１２の開口部を通じて外部に突出した突出部２１３ａを備えさせ、前記突出部２１３ａと前記第１キャパシタ電極２４１とが前記コンタクトホール２８５ｂを通じて連結されるように、すなわち、前記第１電極２１３と前記第１キャパシタ電極２４１とを、前記突出部２１３ａ及び前記コンタクトホール２８５ｂを通じて簡単に連結させることができる。
図８は、本発明の望ましい第３実施形態による能動駆動型のＥＬディスプレイ装置の副画素部を概略的に示す平面図であり、図９は、前記実施形態による能動駆動型のＥＬディスプレイ装置の副画素部を図８のＰ１ないしＰ８に沿って概略的に示す断面図である。
本実施形態による能動駆動型のＥＬディスプレイ装置が前述した第１実施形態による能動駆動型のＥＬディスプレイ装置と異なる点は、第１ＴＦＴ ３１０のソース電極及びドレイン電極の位置が異なるという点である。
すなわち、前述した第１実施形態においては、第２電極１１２は、第１電極１１３の一部分が開放されるように第１電極１１３を覆い包んでおり、前記第１電極１１３はドレイン電極、前記第２電極１１２はソース電極となって、前記第１電極１１３は、前記第２電極１１２の開口部を通じてストレージキャパシタ１４０の第１キャパシタ電極１４１に連結されていた。しかし、本実施形態においては、第１電極３１３を第２電極３１２が覆い包んでいることは同一であるが、前記第１実施形態とは違って、前記第１電極３１３がソース電極となり、前記第２電極３１２がドレイン電極となり、前記第２電極３１２は、ストレージキャパシタ３４０の第１キャパシタ電極３４１に連結されて、第１ゲート電極３５１に電気的に連結されており、前記第１電極３１３は、第２配線３２０に連結されている。
一方、本実施形態の他の能動駆動型のＥＬディスプレイ装置では、半導体層３８０が第１電極３１３及び第４電極３５２の上部に備えられたインバーティドコプラナ型ＴＦＴを備えたディスプレイ装置や、もちろん、図１０に示された本発明の望ましい第４実施形態による能動駆動型のＥＬディスプレイ装置のように、半導体層４８０が第１電極４１３及び第４電極４５２の下部に備えられたインバーティドスタガード型ＴＦＴを備えたディスプレイ装置にも本発明が適用されうる。
図１１は、本発明の望ましい第５実施形態による能動駆動型のＥＬディスプレイ装置の副画素部を概略的に示す平面図である。
前述したように、半導体層がパターニングされておらず、ＴＦＴにおいて、一体に備えられている場合、漏れ電流によって、隣接したＴＦＴが互いに影響を与えるなど、いわば、クロストークが発生しうるので、これを防止するために、前記半導体層を各ＴＦＴ単位にパターニングすることが良い。しかし、前記半導体層として有機半導体層を利用した有機ＴＦＴの場合、前記有機半導体層をパターニングすることは非常に難しく、前記有機半導体層がパターニングされても、前記有機半導体層の電気的特性が非常に悪くなるという問題点がある。
したがって、本発明では、前記ような問題点を解決するために、クロストークを防止できるソース電極及びドレイン電極のうち、一電極が他の電極を同一平面上で一部分が開放されるように、または完全に取り囲む構造のＴＦＴを導入した平板ディスプレイ装置を開示しているところ、このような構造のＴＦＴ間のクロストーク発生可能性をさらに最小化するために、図１１に示されたように、第１ＴＦＴ ５１０と第２ＴＦＴ ５５０とをさらに遠く離隔して配置させることができる。前記のような構造にすることによって、隣接したＴＦＴ間のクロストーク発生可能性をさらに最小化でき、これを通じて、さらに正確かつ鮮明な映像を表現できる。
本実施形態では、図１１に示されたように、前記第１ＴＦＴは、第１電極５１３を第２電極５１２の一部分が開放されるように覆い包んでおり、前記第１電極５１３は、ドレイン電極となり、前記第２電極５１２は、ソース電極となり、前記第１電極５１３は、前記第２電極５１２の開口部を通じてストレージキャパシタ５４０の第１キャパシタ電極１４１に連結されている。しかし、図１２に示された第６実施形態のように、第１ＴＦＴ ６１０と第２ＴＦＴ ６５０とをさらに離隔して配置させつつも、前記第１電極６１３がソース電極となり、前記第２電極６１２がドレイン電極となり、前記第２電極６１２は、ストレージキャパシタ６４０の第１キャパシタ電極６４１に連結されて、第１ゲート電極６５１に電気的に連結されており、前記第１電極６１３は、第２配線６２０に連結させることができる。
一方、図４ないし図１２を参照すれば、ソース電極及びドレイン電極のうち、一電極が他の電極を同一平面上で一部分が開放される、または完全に取り囲む構造のＴＦＴは、従来のＴＦＴに比べて占める面積が大きい。そのため、前記のような構造のＴＦＴに連結されたディスプレイ素子から発生した光が、前記ＴＦＴが備えられた背面基板の逆方向に取り出される前面発光型である場合に、その効用性が大きいと言える。しかし、本発明は、必ずしもこれに限定されず、背面発光型または両面発光型にも適用されうる。
また、前記実施形態において、ディスプレイ素子としてＥＬ素子が備えられ、前記ＥＬ素子に電気的に連結されて前記ＥＬ素子を駆動させるものとして、二つのＴＦＴ及びキャパシタが備えられた構造を例として説明したが、本発明は、これに限定されるものではない。
本発明は、図面に示された実施形態を参考として説明されたが、これは、例示的なものに過ぎず、当業者ならば、これから多様な変形及び均等な他の実施形態が可能であることが分かるであろう。したがって、本発明の真の技術的保護範囲は、特許請求の範囲の技術的思想によって決定されねばならない。
本発明は、ソース電極がドレイン電極を同一平面上で一部分が開放されるように取り囲む構造のＴＦＴを利用することによって、前記ドレイン電極を前記ソース電極の開口部を通じて他の素子に連結させて、前記連結構造が簡単かつ明確な平板ディスプレイ装置に関わり、該平板表示装置関連の技術分野に利用可能である。
１１０ 第１ＴＦＴ
１１１ 第１ゲート電極
１１２ 第２電極
１１３ 第１電極
１１３ａ 突出部
１２０ 第１導線
１３０ 第２導線
１４０ ストレージキャパシタ
１４１ 第１キャパシタ電極
１４２ 第２キャパシタ電極
１５０ 第２ＴＦＴ
１５１ 第２ゲート電極
１５２ 第４電極
１５３ 第３電極
１６１ 画素電極
１７０ 第３導線
１８５ 保護膜
１８５ａ，１８５ｂ コンタクトホール
１１１ 第１ゲート電極
１１２ 第２電極
１１３ 第１電極
１１３ａ 突出部
１２０ 第１導線
１３０ 第２導線
１４０ ストレージキャパシタ
１４１ 第１キャパシタ電極
１４２ 第２キャパシタ電極
１５０ 第２ＴＦＴ
１５１ 第２ゲート電極
１５２ 第４電極
１５３ 第３電極
１６１ 画素電極
１７０ 第３導線
１８５ 保護膜
１８５ａ，１８５ｂ コンタクトホール
Claims (17)
- 背面基板と、
前記背面基板の上部に備えられた第１ゲート電極と、前記第１ゲート電極と絶縁される第１電極と、前記第１ゲート電極と絶縁され、前記第１電極を同一平面上で一部分が開放されるように取り囲む第２電極と、前記第１ゲート電極と絶縁され、前記第１電極及び前記第２電極に接する第１有機半導体層と、を備える第１薄膜トランジスタと、
前記背面基板の上部に備えられ、前記第１電極及び前記第２電極のうち、何れか一つの電極に電気的に連結された第２ゲート電極と、前記第２ゲート電極と絶縁される第３電極と、前記第２ゲート電極と絶縁され、前記第３電極を同一平面上で取り囲む第４電極と、前記第２ゲート電極と絶縁され、前記第３電極及び前記第４電極に接する第２有機半導体層と、を備える第２薄膜トランジスタと、
前記第３電極及び前記第４電極のうち、何れか一つの電極に電気的に連結された画素電極を備えるディスプレイ素子と、
を備え、前記第１有機半導体層と前記第２有機半導体層は一体で形成されたことを特徴とする平板ディスプレイ装置。 - 前記第１半導体層と前記第２半導体層は、同一物質で同一平面上に備えられることを特徴とする請求項１に記載の平板ディスプレイ装置。
- 前記第１電極ないし前記第４電極は、前記第１ゲート電極及び前記第２ゲート電極の上部に備えられることを特徴とする請求項１に記載の平板ディスプレイ装置。
- 前記第１ゲート電極は、前記第１電極及び前記第２電極の間の領域に対応するように備えられ、前記第２ゲート電極は、前記第３電極及び前記第４電極の間の領域に対応するように備えられることを特徴とする請求項１に記載の平板ディスプレイ装置。
- 前記第３電極は、第２ドレイン電極であり、前記第４電極は、第２ソース電極であり、前記画素電極に連結された電極は、前記第３電極であることを特徴とする請求項１に記載の平板ディスプレイ装置。
- 前記第２ゲート電極に連結される第１キャパシタ電極と、
前記第４電極に連結される第２キャパシタ電極と、
をさらに備えることを特徴とする請求項５に記載の平板ディスプレイ装置。 - 前記第２ゲート電極と前記第１キャパシタ電極とが一体に備えられ、前記第４電極と前記第２キャパシタ電極とが、一体に備えられることを特徴とする請求項６に記載の平板ディスプレイ装置。
- 前記第１電極ないし第４電極は、前記第１ゲート電極及び前記第２ゲート電極の上部に備えられ、前記第１ゲート電極、前記第２ゲート電極及び前記第１キャパシタ電極を覆うように、前記背面基板の全面にゲート絶縁膜がさらに備えられることを特徴とする請求項６に記載の平板ディスプレイ装置。
- 前記第１電極は、第１ドレイン電極であり、前記第２電極は、第１ソース電極であることを特徴とする請求項８に記載の平板ディスプレイ装置。
- 前記半導体層は、前記第１電極ないし前記第４電極の上部に備えられ、前記ゲート絶縁膜には、前記第１キャパシタ電極の一部が露出されるようにコンタクトホールが備えられ、前記第１電極には、前記第１電極を同一平面上で一部分が開放されるように取り囲む前記第２電極の開口部を通じて外部に突出した突出部が備えられ、前記突出部と前記第１キャパシタ電極は、前記コンタクトホールを通じて連結されることを特徴とする請求項９に記載の平板ディスプレイ装置。
- 前記第１電極ないし前記第４電極は、前記半導体層の上部に備えられ、前記ゲート絶縁膜及び前記半導体層には、前記第１キャパシタ電極の一部が露出されるようにコンタクトホールが備えられ、前記第１電極には、前記第１電極を同一平面上で一部分が開放されるように取り囲む前記第２電極の開口部を通じて外部に突出した突出部が備えられ、前記突出部と前記第１キャパシタ電極は、前記コンタクトホールを通じて連結されることを特徴とする請求項９に記載の平板ディスプレイ装置。
- 前記第１電極は、第１ソース電極であり、前記第２電極は、第１ドレイン電極であることを特徴とする請求項８に記載の平板ディスプレイ装置。
- 前記半導体層は、前記第１電極ないし前記第４電極の上部に備えられ、前記ゲート絶縁膜には、前記第１キャパシタ電極の一部が露出されるようにコンタクトホールが備えられ、前記第２電極と前記第１キャパシタ電極は、前記コンタクトホールを通じて連結されることを特徴とする請求項１２に記載の平板ディスプレイ装置。
- 前記第１電極ないし前記第４電極は、前記半導体層の上部に備えられ、前記ゲート絶縁膜及び前記半導体層には、前記第１キャパシタ電極の一部が露出されるようにコンタクトホールが備えられ、前記第２電極と前記第１キャパシタ電極は、前記コンタクトホールを通じて連結されることを特徴とする請求項１２に記載の平板ディスプレイ装置。
- 前記第１ゲート電極、前記第２ゲート電極、前記第１電極ないし前記第４電極、前記第１キャパシタ電極、前記第２キャパシタ電極及び前記半導体層を覆うように、前記背面基板の全面に保護膜をさらに備え、前記画素電極は、前記保護膜の上部に備えられることを特徴とする請求項６に記載の平板ディスプレイ装置。
- 前記ディスプレイ素子から放出される光は、前記背面基板の逆方向に出射されることを特徴とする請求項１に記載の平板ディスプレイ装置。
- 前記ディスプレイ素子は、電界発光素子であることを特徴とする請求項１に記載の平板ディスプレイ装置。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040061671A KR100603361B1 (ko) | 2004-08-05 | 2004-08-05 | 평판 디스플레이 장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2006048008A JP2006048008A (ja) | 2006-02-16 |
| JP4101824B2 true JP4101824B2 (ja) | 2008-06-18 |
Family
ID=35756558
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005187003A Active JP4101824B2 (ja) | 2004-08-05 | 2005-06-27 | 平板ディスプレイ装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7692245B2 (ja) |
| JP (1) | JP4101824B2 (ja) |
| KR (1) | KR100603361B1 (ja) |
| CN (1) | CN1731904B (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20070033144A (ko) * | 2005-09-21 | 2007-03-26 | 삼성전자주식회사 | 표시장치와 표시장치의 제조방법 |
| US8138075B1 (en) | 2006-02-06 | 2012-03-20 | Eberlein Dietmar C | Systems and methods for the manufacture of flat panel devices |
| EP2012561A4 (en) * | 2006-04-27 | 2010-11-10 | Ulvac Inc | SCREEN AND COMPOSITE SCREEN |
| US8035107B2 (en) * | 2008-02-26 | 2011-10-11 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing display device |
| KR100932939B1 (ko) * | 2008-04-24 | 2009-12-21 | 삼성모바일디스플레이주식회사 | 싸인 보드 |
| KR20090129805A (ko) * | 2008-06-13 | 2009-12-17 | 엘지디스플레이 주식회사 | 횡전계형 액정표시장치용 어레이 기판 |
| TWI574423B (zh) * | 2008-11-07 | 2017-03-11 | 半導體能源研究所股份有限公司 | 半導體裝置和其製造方法 |
| KR101056429B1 (ko) | 2010-03-16 | 2011-08-11 | 삼성모바일디스플레이주식회사 | 표시 장치 및 이의 제조 방법 |
| GB2489939A (en) * | 2011-04-11 | 2012-10-17 | Plastic Logic Ltd | Control of capacitive coupling in pixel circuitry |
| US9761211B2 (en) * | 2013-08-09 | 2017-09-12 | Viditar, Inc. | Detachable controller device for musical instruments |
| KR102124025B1 (ko) | 2013-12-23 | 2020-06-17 | 엘지디스플레이 주식회사 | 유기발광다이오드 표시장치 및 그 제조방법 |
| CN103794633B (zh) * | 2014-01-27 | 2016-06-15 | 京东方科技集团股份有限公司 | 一种阵列基板及其制作方法、显示装置 |
| US9484396B2 (en) | 2014-01-27 | 2016-11-01 | Boe Technology Group Co., Ltd. | Array substrate, method for manufacturing the same, display device and electronic product |
| KR102580063B1 (ko) * | 2016-07-21 | 2023-09-19 | 삼성디스플레이 주식회사 | 표시 장치 및 이의 제조 방법 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR940003061A (ko) * | 1992-07-15 | 1994-02-19 | 이헌조 | 박막 적층형 축적 캐패시터 |
| JP4293434B2 (ja) | 1994-08-31 | 2009-07-08 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
| KR19990050745A (ko) * | 1997-12-17 | 1999-07-05 | 윤종용 | 액정 표시 장치용 기판 및 그 제조 방법 |
| JPH11231805A (ja) * | 1998-02-10 | 1999-08-27 | Sanyo Electric Co Ltd | 表示装置 |
| KR100543037B1 (ko) * | 1998-07-21 | 2006-05-23 | 삼성전자주식회사 | 평면 구동 방식의 액정 표시 장치 및 그 제조방법 |
| JP4593019B2 (ja) | 2001-06-25 | 2010-12-08 | 株式会社半導体エネルギー研究所 | 発光装置の作製方法 |
| JP4246949B2 (ja) | 2002-03-25 | 2009-04-02 | 株式会社半導体エネルギー研究所 | 有機薄膜発光トランジスタ |
| JP2004087682A (ja) * | 2002-08-26 | 2004-03-18 | Chi Mei Electronics Corp | 薄膜トランジスタ、画像表示素子および画像表示装置 |
| JP4434563B2 (ja) | 2002-09-12 | 2010-03-17 | パイオニア株式会社 | 有機ｅｌ表示装置の製造方法 |
| KR100895313B1 (ko) * | 2002-12-11 | 2009-05-07 | 삼성전자주식회사 | 유기 발광 표시판 |
-
2004
- 2004-08-05 KR KR1020040061671A patent/KR100603361B1/ko active IP Right Grant
-
2005
- 2005-06-27 JP JP2005187003A patent/JP4101824B2/ja active Active
- 2005-08-03 US US11/195,859 patent/US7692245B2/en active Active
- 2005-08-05 CN CN200510091069.0A patent/CN1731904B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| KR20060012942A (ko) | 2006-02-09 |
| JP2006048008A (ja) | 2006-02-16 |
| US7692245B2 (en) | 2010-04-06 |
| US20060027806A1 (en) | 2006-02-09 |
| KR100603361B1 (ko) | 2006-07-20 |
| CN1731904B (zh) | 2010-06-02 |
| CN1731904A (zh) | 2006-02-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4101824B2 (ja) | 平板ディスプレイ装置 | |
| JP4198131B2 (ja) | 平板ディスプレイ装置 | |
| JP5474529B2 (ja) | アクティブマトリックス型電界発光ディスプレイ装置 | |
| US8008656B2 (en) | Organic light-emitting transistor and display device | |
| JP4308168B2 (ja) | 薄膜トランジスタ及びこれを備えた平板ディスプレイ装置 | |
| US7456811B2 (en) | Organic electro-luminescent display device and method of manufacturing the same | |
| US8436376B2 (en) | Organic light emitting diode display | |
| KR102166341B1 (ko) | 고 개구율 유기발광 다이오드 표시장치 및 그 제조 방법 | |
| US8063553B2 (en) | Organic electroluminescence display device and method of manufacturing the same | |
| CN1681365B (zh) | 有机电致发光显示器件及其制造方法 | |
| US20090140955A1 (en) | Light-emitting element and display device | |
| KR20050098596A (ko) | 유기 전계 발광 표시장치 및 그 제조 방법 | |
| US7538480B2 (en) | Organic thin film transistor and flat panel display device including the same | |
| KR101156444B1 (ko) | 유기 발광 표시 장치 및 이의 제조 방법 | |
| US20210126081A1 (en) | Organic light-emitting display apparatus | |
| JP6779839B2 (ja) | 有機ｅｌ表示パネル及び有機ｅｌ表示パネルの製造方法 | |
| KR20050087284A (ko) | 전계 발광 표시장치 | |
| KR100719599B1 (ko) | 평판 디스플레이 장치 | |
| KR100708647B1 (ko) | 전계발광 디스플레이 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071018 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071023 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080123 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080226 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080319 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110328 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4101824 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110328 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110328 Year of fee payment: 3 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110328 Year of fee payment: 3 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110328 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110328 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120328 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130328 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130328 Year of fee payment: 5 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130328 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130328 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140328 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |