KR100708647B1 - 전계발광 디스플레이 장치 - Google Patents

전계발광 디스플레이 장치 Download PDF

Info

Publication number
KR100708647B1
KR100708647B1 KR1020040050451A KR20040050451A KR100708647B1 KR 100708647 B1 KR100708647 B1 KR 100708647B1 KR 1020040050451 A KR1020040050451 A KR 1020040050451A KR 20040050451 A KR20040050451 A KR 20040050451A KR 100708647 B1 KR100708647 B1 KR 100708647B1
Authority
KR
South Korea
Prior art keywords
electrode
layer
front substrate
substrate
conductive layer
Prior art date
Application number
KR1020040050451A
Other languages
English (en)
Other versions
KR20060001348A (ko
Inventor
강태욱
김명섭
이원필
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020040050451A priority Critical patent/KR100708647B1/ko
Publication of KR20060001348A publication Critical patent/KR20060001348A/ko
Application granted granted Critical
Publication of KR100708647B1 publication Critical patent/KR100708647B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]

Abstract

본 발명은 전계발광 소자의 상부 전극이 두꺼워짐에 따라 발생하는 스트레스에 의한 불량을 방지함과 동시에 상기 상부 전극의 저항이 작은 전계발광 디스플레이 장치를 위하여, 서로 대향된 배면 기판과 전면 기판과, 상기 배면 기판의 상기 전면 기판을 향한 면에 구비된 제 1 전극과, 상기 제 1 전극의 상부에 구비되고 적어도 발광층을 포함하는 중간층과, 상기 중간층의 상부에 구비된 제 2 전극, 그리고 상기 전면 기판의 상기 배면 기판을 향한 면에 구비된 도전층을 구비하고, 상기 제 2 전극과 상기 도전층이 접해있는 것을 특징으로 하는 전계발광 디스플레이 장치를 제공한다.

Description

전계발광 디스플레이 장치{Electroluminescence display device}
도 1은 종래의 능동 구동형 전계발광 디스플레이 장치를 개략적으로 도시하는 단면도.
도 2는 본 발명의 바람직한 일 실시예에 따른 전계발광 디스플레이 장치를 개략적으로 도시하는 단면도.
도 3은 본 발명의 바람직한 또 다른 일 실시예에 따른 능동 구동형 전계발광 디스플레이 장치의 회로를 개략적으로 도시하는 회로도.
도 4는 도 3의 A 부분을 도시하는 회로도.
도 5는 도 3 및 도 4의 A 부분을 개략적으로 도시한 액티브 매트릭스형 전계발광 디스플레이 장치의 평면도.
도 6은 상기 실시예에 따른 능동 구동형 전계발광 디스플레이 장치의 부화소부를 도 5의 P1 내지 P7 을 따라 취하여 도시한 단면도.
도 7는 본 발명의 바람직한 또 다른 일 실시예에 따른 능동 구동형 전계발광 디스플레이 장치를 개략적으로 도시한 단면도.
도 8은 본 발명의 바람직한 또 다른 일 실시예에 따른 능동 구동형 전계발광 디스플레이 장치를 개략적으로 도시한 단면도.
<도면의 주요부분에 대한 부호의 설명>
301 : 콘트롤러 302 : 데이터 드라이버
303 : 스캔 드라이버 310 : 제 1 박막 트랜지스터
311 : 제 1 게이트 전극 312 : 제 1 소스 전극
313 : 제 1 드레인 전극 320 : 제 1 도선
330 : 제 2 도선 340 : 스토리지 커패시터
150, 350, 550, 650 : 제 2 박막 트랜지스터
151, 351, 551, 651 : 제 2 게이트 전극
152, 352, 552, 652 : 제 2 소스 전극
153, 353, 553, 653 : 제 2 드레인 전극
160, 360, 560, 660 : 전계발광 소자
161, 261, 361, 561, 661 : 제 1 전극
162, 262, 362, 562, 662 : 제 2 전극
370: 제 3 도선
180, 380, 580, 680 : 반도체층
181, 281, 381, 581, 681 : 배면 기판
182, 382, 582, 682 : 버퍼층 183, 383, 583, 683 : 게이트 절연막
184, 384, 584, 684 : 층간 절연막 185, 385, 585, 685 : 보호막
186, 386, 586, 686 : 화소 정의막
187, 287, 387, 587, 687 : 중간층
288, 388, 588, 688 : 도전층
189, 289, 389, 589, 689 : 전면 기판
본 발명은 전계발광 디스플레이 장치에 관한 것으로서, 더 상세하게는 전계발광 소자의 상부 전극이 두꺼워짐에 따라 발생하는 스트레스에 의한 불량을 방지함과 동시에, 상기 상부 전극의 저항이 작은 전계발광 디스플레이 장치에 관한 것이다.
도 1은 종래의 능동 구동형 전계발광 디스플레이 장치를 개략적으로 도시하는 단면도이다.
도 1을 참조하면, 전계발광 소자(160)는 서로 대향된 제 1 전극(161) 및 제 2 전극(162), 그리고 상기 제 1 전극(161) 및 제 2 전극(162) 사이에 개재된 적어도 발광층을 포함하는 중간층(187)을 구비하고 있다. 상기와 같은 구조에 있어서 상기 제 2 전극(162)의 재질 및 두께 등은 상기 중간층(187)에서 발생된 광이 배면 기판(181)과 전면 기판(189) 중 어느 기판을 통해 외부로 출사되는가, 즉 배면 발광형인가 전면 발광형인가에 따라 달라지게 된다.
상기 중간층(187)에서 발생된 광이 상기 배면 기판(181)을 통해 외부로 출사될 경우, 즉 상기 전계발광 소자(160)가 배면 발광형일 경우, 상기 제 2 전극(162)은 상기 중간층(187)에서 발생된 광이 상기 제 2 전극(162)에서 반사되어 상기 배 면 기판(181) 방향으로 출사되도록 하기 위해 반사형 전극이 된다. 이러한 경우 Li, Ca, LiF/Ca, LiF/Al, Al, Ag, Mg 또는 이들의 화합물을 두껍게 형성되도록 하여 상기 제 2 전극이 형성된다.
그러나 상기와 같은 구조에 있어서, 상기 제 2 전극(162)의 두께가 두꺼워짐에 따라 스트레스에 의한 불량 등을 야기할 수 있다는 문제점이 있다.
한편, 상기 중간층(187)에서 발생된 광이 상기 전면 기판(189)을 통해 외부로 출사될 경우, 즉 상기 전계발광 소자(160)가 전면 발광형일 경우, 상기 제 2 전극(162)은 상기 중간층(187)에서 발생된 광이 상기 제 2 전극(162)을 통해 상기 전면 기판(189) 방향으로 출사되도록 하기 위해 투과형 전극이 된다. 이러한 경우, 일함수가 작은 금속, 즉 Li, Ca, LiF/Ca, LiF/Al, Al, Ag, Mg 또는 이들의 화합물을 상기 중간층(187)을 향하도록 증착하여 반투과형의 금속막을 증착한 후, 그 위에 ITO, IZO, ZnO 또는 In2O3 등의 투명 전극 형성용 물질로 보조 전극이나 버스 전극 라인이 구비되도록 한 이중 구조를 갖도록 할 수 있다.
상기와 같은 구조에 있어서, 상기 제 2 전극(162)이 투과형 전극이 되도록 하기 위해, 상기 제 2 전극(162)의 두께가 대략 수백 Å 이하가 되도록 얇게 형성된다. 그러나 상기 제 2 전극(162)의 두께가 얇아짐에 따라, 즉 상기 제 2 전극(162)의 단면적의 크기가 작아짐에 따라, 상대적으로 상기 제 2 전극(162)의 저항이 증가하게 되고, 따라서 대면적의 경우 심각한 전압 강하가 발생한다는 문제점이 있다.
본 발명은 상기와 같은 문제점을 포함하여 여러 문제점들을 해결하기 위한 것으로서, 전계발광 소자의 상부 전극이 두꺼워짐에 따라 발생하는 스트레스에 의한 불량을 방지함과 동시에, 상기 상부 전극의 저항이 작은 전계발광 디스플레이 장치를 제공하는 것을 목적으로 한다.
상기와 같은 목적 및 그 밖의 여러 목적을 달성하기 위하여, 본 발명은, 서로 대향된 배면 기판과 전면 기판과, 상기 배면 기판의 상기 전면 기판을 향한 면에 구비된 제 1 전극과, 상기 제 1 전극의 상부에 구비되고 적어도 발광층을 포함하는 중간층과, 상기 중간층의 상부에 구비된 제 2 전극, 그리고 상기 전면 기판의 상기 배면 기판을 향한 면에 구비된 도전층을 구비하고, 상기 제 2 전극과 상기 도전층이 접해있는 것을 특징으로 하는 전계발광 디스플레이 장치를 제공한다.
이러한 본 발명의 다른 특징에 의하면, 상기 제 1 전극에는 적어도 하나 이상의 박막 트랜지스터가 더 구비되고, 상기 제 1 전극의 단부를 덮도록 화소 정의막이 더 구비되며, 상기 제 2 전극은 상기 중간층의 상부 및 상기 화소 정의막의 상부를 덮도록 구비된 제 2 전극인 것으로 할 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 화소 정의막은 2 이상의 단들로 구비된 것으로 할 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 화소 정의막은 2 이상의 층들로 구비된 것으로 할 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 제 2 전극의 영역 중 상기 도전층과 접하는 영역은 상기 화소 정의막의 상부를 덮는 영역인 것으로 할 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 발광층에서 발생되는 광이 상기 배면 기판을 통해 취출되고, 상기 도전층은 금속층인 것으로 할 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 발광층에서 발생되는 광이 상기 전면 기판을 통해 취출되고, 상기 도전층은 투명 도전층인 것으로 할 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 배면 기판과 상기 전면 기판 사이의 공간의 압력이 대기압보다 작은 것으로 할 수 있다.
이하, 첨부된 도면들을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하면 다음과 같다.
도 2는 본 발명의 바람직한 일 실시예에 따른 전계발광 디스플레이 장치를 개략적으로 도시하는 단면도이다.
도 2를 참조하면, 배면 기판(281)과 전면 기판(289)이 서로 대향 배치되어 있고, 상기 배면 기판(281)의 상기 전면 기판(289)을 향한 면에 제 1 전극(261)이 구비되어 있으며, 상기 제 1 전극(261)의 상부에 적어도 발광층을 포함하는 중간층(287)이 구비되어 있다. 그리고 상기 중간층(287)의 상부에 제 2 전극(262)이 구비되어 있다. 한편, 상기 전면 기판(289)의 상기 배면 기판(281)을 향한 면에는 도전층(288)이 구비되어 있으며, 상기 제 2 전극(262)과 상기 도전층(288)은 서로 접해있다.
상기와 같은 구조에 있어서, 상기 중간층(287)에서 발생된 광이 상기 배면 기판(281)을 통해 외부로 출사될 경우, 즉 배면 발광형일 경우, 상기 제 2 전극(262)은 상기 중간층(287)에서 발생된 광이 상기 제 2 전극(262)에서 반사되어 상기 배면 기판(281) 방향으로 출사되도록 하기 위해 반사형 전극이 된다. 이러한 경우 상기 제 2 전극(262)은 Li, Ca, LiF/Ca, LiF/Al, Al, Ag, Mg 또는 이들의 화합물을 증착하여 형성하는데, 이 경우 상기 제 2 전극(262)에 접하는 도전층(288)을 상기 전면 기판(289)의 상기 배면 기판(281) 방향의 면에 구비함으로써, 상기 제 2 전극(262)의 두께를 더 얇게 형성해도 두께가 더 두꺼운 경우와 동일한 효과를 나타낼 수 있다. 상기와 같은 구조를 취함으로써, 상기 제 2 전극(262)의 두께가 두꺼워짐에 따라 발생할 수 있는 스트레스에 의한 불량을 방지할 수 있다. 이와 같은 경우 상기 도전층(288)은 금속층으로 구비될 수 있다.
한편, 상기 중간층(287)에서 발생된 광이 상기 전면 기판(289)을 통해 외부로 출사될 경우, 즉 전면 발광형일 경우, 상기 제 2 전극(262)은 상기 중간층(287)에서 발생된 광이 상기 제 2 전극(262)을 통해 상기 전면 기판(289) 방향으로 출사되도록 하기 위해 투과형 전극이 된다. 이러한 경우, 일함수가 작은 금속, 즉 Li, Ca, LiF/Ca, LiF/Al, Al, Ag, Mg 또는 이들의 화합물을 상기 중간층(287)을 향하도록 증착하여 반투과형의 금속막을 증착한 후, 그 위에 ITO, IZO, ZnO 또는 In2O3 등의 투명 전극 형성용 물질로 보조 전극이나 버스 전극 라인이 구비되도록 한 이중 구조를 갖도록 할 수 있는데, 이 때 상기 제 2 전극(262)에 접하는 도전층(288)을 상기 전면 기판(289)의 상기 배면 기판(281) 방향의 면에 구비함으로써, 상기 제 2 전극(262)이 투과형 전극이 되도록 그 두께를 수백 Å 이하로 얇게 함에 따라 필연적으로 증가하는 저항에 의한 전압강하를 방지할 수 있다. 이와 같은 경우 상기 도전층(288)은 투명 도전층으로 구비될 수 있다.
도 3은 본 발명의 바람직한 제 2 실시예에 따른 능동 구동형 전계발광 디스플레이 장치의 회로를 개략적으로 도시하는 회로도이고, 도 4는 도 3의 A 부분을 도시하는 회로도이며, 도 5는 도 3 및 도 4의 A 부분을 개략적으로 도시한 액티브 매트릭스형 전계발광 디스플레이 장치의 평면도이고, 도 6은 상기 실시예에 따른 능동 구동형 전계발광 디스플레이 장치의 부화소부를 도 5의 P1 내지 P7 을 따라 취하여 도시한 단면도이다.
도 3 및 도 4를 참조하면, 각 부화소부는 구동회로에 의하여 구동되는 제 1 박막 트랜지스터(310), 상기 제 1 박막 트랜지스터(310)에 의해 구동되는 제 2 박막 트랜지스터(350), 및 상기 제 2 박막 트랜지스터(350)에 의해 구동되는 전계발광 소자(360)를 구비한다.
상기 제 1 박막 트랜지스터(310)의 제 1 소스 전극(312)은 제 1 도선(320)에 의하여 구동 회로에 연결되고, 상기 제 1 박막 트랜지스터의 상기 제 1 게이트 전극(311)은 제 2 도선(330)에 의하여 구동 회로에 연결되며, 상기 제 1 박막 트랜지스터의 제 1 드레인 전극(313)은 스토리지 커패시터(340)의 제 1 커패시터 전극(341) 및 제 2 박막 트랜지스터(350)의 제 2 게이트 전극(351)과 연결된다.
상기와 같은 구성에 있어서, 상기 제 1 도선(320)이 데이터를 전송하는 데이 터 라인(data line), 제 2 도선(330)이 스캔 라인(scan line)에 해당하는 것으로 할 수 있으며, 이 경우 상기 제 1 트랜지스터(310)가 스위칭 트랜지스터(switching TR) 역할을, 상기 제 2 트랜지스터(350)가 드라이빙 트랜지스터(driving TR) 역할을 하게 된다. 물론 상기 선택 구동 회로에 있어서 두개 이상의 트랜지스터를 사용할 수도 있다. 이하에서는 스위칭 트랜지스터와 드라이빙 트랜지스터 두개의 트랜지스터가 사용된 경우에 대해 설명하겠다.
상기 스토리지 커패시터(340)의 제 2 커패시터 전극(342)과 상기 제 2 박막 트랜지스터(350)의 제 2 소스 전극(352)은 제 3 도선(370)과 연결되고, 상기 제 2 박막 트랜지스터(350)의 제 2 드레인 전극(353)은 표시부, 즉 전계발광 소자(360)의 제 1 전극(361)과 연결된다. 도 6으로부터 알 수 있는 바와 같이, 전계발광 소자의 제 2 전극(362)은 상기 제 1 전극(361)과 소정의 간극을 두고 대향 배치되고, 상기 제 1 전극(361)과 상기 제 2 전극(362) 사이에는 적어도 발광층을 포함하는 중간층(387)이 구비된다.
도 5 및 도 6에는 도 3 및 도 4의 A부분의 물리적인 구조가 개략적으로 도시되어 있다. 참고적으로, 도 5에는 도 6에 도시되지 않은 제 1 도선(320), 제 1 소스 전극(312), 제 1 게이트 전극(311), 제 1 드레인 전극(313) 및 제 2 도선(330)이 도시되어 있고, 도 6에는 도 5에 도시되지 않은 구성요소, 즉 기판(381), 버퍼층(382), 게이트 절연막(383), 층간 절연막(384), 보호막(385), 제 2 전극(362) 및 전면 기판(389)이 도시되어 있다.
구동회로에 의하여 제 1 게이트 전극(311)에 전압이 인가되면 제 1 소스 전 극(312)과 제 1 드레인 전극(313)을 연결하는 반도체층(380)에 도전 채널이 형성되는데, 이 때 제 1 도선(320)에 의하여, 발광층을 포함하는 중간층(387)에서 발생하는 광량을 결정하는 데이터를 가진 전하가 상기 제 1 소스 전극(312)에 공급되면, 상기 전하가 상기 제 1 드레인 전극(313)으로 이동된다. 그리고 상기 전하는 상기 제 1 드레인 전극(313)을 거쳐 제 1 커패시터 전극(341)에 축적되게 되고, 또한 제 3 도선(370)을 통해 공급된 소정의 전하가 제 2 커패시터 전극(342)에 축적되게 되어, 상기 제 1 커패시터 전극(341)과 상기 제 2 커패시터 전극(342) 양단에, 발광층을 포함하는 중간층(387)에서 발생하는 광량을 결정하는 데이터를 가진 전압이 형성된다. 그리고 상기 전압이 제 2 게이트 전극(351)과 제 2 소스 전극(352) 간의 전압이 되어, 상기 제 3 도선(370)을 통해 상기 제 2 소스 전극(352)에 공급된 전하 중 제 2 드레인 전극(353)을 거쳐 표시부, 즉 전계발광 소자(360)의 제 1 전극(361)으로 이동하는 전하량, 즉 발광층을 포함하는 중간층(387)에서 발생하는 광량을 결정하는 전하량을 조절하게 된다.
도 6을 참조하여 상기 부화소부의 구체적인 구성에 대하여 설명한다. P1 내지 P2 에는 부화소부의 표시부, 즉 전계발광 소자(360)가 도시되어 있고, P2 내지 P3 에는 제 2 박막 트랜지스터(350)가 도시되어 있으며, P3 내지 P7 에는 스토리지 커패시터(340)가 도시되어 있다.
도 6에 도시된 기판(381) 상에는 상기 기판(381)으로부터 반도체층(380)으로 불순물이 침투하는 것을 방지하고 상기 기판(381)의 평활성을 위해 전면적으로 버퍼층(382)이 형성될 수 있으며, 상기 버퍼층(382) 상에 제 2 박막 트랜지스터(350) 가 구비되어 있다. 그리고 상기 제 2 박막 트랜지스터(350)를 전면적으로 덮도록 보호막(385)이 구비되고, 상기 보호막(385)의 제 2 드레인 전극(353)에 대응하는 부분에는 컨택홀이 구비되며, 상기 컨택홀이 형성된 영역을 포함하는 소정의 영역에 제 1 전극(361)이 구비된다. 상기 제 1 전극(361)은 상기 보호막(385)에 구비된 컨택홀을 통하여 상기 제 2 박막 트랜지스터(350)의 제 2 드레인 전극(353)과 연결된다.
상기 제 1 전극(361) 상에는, 상기 제 1 전극(361)의 단부를 덮도록 화소 정의막(386)이 형성되고, 상기 제 1 전극(361) 상에는 적어도 발광층을 포함하는 중간층(387)이 형성되며, 상기 중간층(387)의 상부 및 상기 화소 정의막(386)의 상부를 덮도록 제 2 전극(362)이 전면적으로 형성된다.
상기 화소 정의막(386)은 상기 제 1 전극(361)의 단부를 덮도록, 즉 상기 제 1 전극(361)들 사이에 구비되는 것으로서, 발광 영역을 정의해주는 역할 외에, 상기 제 1 전극(361)의 에지 부분에서 상기 발광층을 포함하는 중간층(387)이 끊어지거나 전계가 집중되는 현상을 방지함으로써 상기 제 1 전극(361)과 제 2 전극(362)의 단락을 방지하는 역할을 한다.
전계발광 소자가 배면 발광형인 경우에는 상기 기판(381), 버퍼층(382), 게이트 절연막(383), 층간 절연막(384), 보호막(385) 및 제 1 전극(361)이 투명한 소재로 형성되고, 제 2 전극(362)은 광반사율이 좋은 금속 소재로 형성된다. 전계발광 소자가 전면 발광형인 경우에는 상기 제 1 전극(361)이 광반사율이 좋은 금속 소재로 형성되고, 제 2 전극(362) 및 보호막(189)이 투명한 소재로 형성될 수 있 다. 본 발명에 따른 전계발광 소자는 배면 발광형일 수도 있고 전면 발광형 또는 양면 발광형일 수도 있는 등, 전계발광 소자에서 생성된 빛은 제 1 전극(361) 및 제 2 전극(362) 중 적어도 어느 하나 이상의 방향을 통하여 출사될 수 있다.
상기 제 1 전극(361)이 투명한 소재로 형성될 때에는 ITO, IZO, ZnO 또는 In2O3로 구비될 수 있다. 반사형 전극으로 사용될 때에는 Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr 또는 이들의 화합물 등으로 반사막을 형성한 후, 그 위에 ITO, IZO, ZnO 또는 In2O3로 구비될 수 있다. 상기 제 1 전극의 패턴은 도 5 및 도 6에 도시된 바와 같은 액티브 매트릭스형의 경우에는 화소에 대응되는 형태로 형성될 수 있다.
상기 제 2 전극(362)이 투명 소재로 형성될 때에는, 일함수가 작은 금속, 즉 Li, Ca, LiF/Ca, LiF/Al, Al, Ag, Mg 또는 이들의 화합물을 후술하는 중간층을 향하도록 증착한 후, 그 위에 ITO, IZO, ZnO 또는 In2O3 등의 투명 전극 형성용 물질로 보조 전극이나 버스 전극 라인이 구비되도록 할 수 있다. 그리고 반사형 전극으로 사용될 때에는 상기 Li, Ca, LiF/Ca, LiF/Al, Al, Ag, Mg 또는 이들의 화합물을 전면 증착하여 형성한다. 그러나, 반드시 이에 한정되는 것은 아니며, 제 1 전극 및 제 2 전극으로 전도성 폴리머 등 유기물을 사용할 수도 있다.
상기 제 2 전극(362)은 본 실시예에서와 같은 능동 구동형의 경우에는 전체 화소들을 덮도록 또는 각 화소에 대응되도록 구비될 수 있다.
한편, 상기 표시부, 즉 전계발광 소자(360)는 상기 제 2 박막 트랜지스터(350)의 제 2 드레인 전극(353)으로부터 전하를 공급받는 제 1 전극(361), 제2전극(362), 그리고 상기 제 1 전극(361)과 제 2 전극(362) 사이에 개재된, 적어도 발광층을 포함하는 중간층(387)을 가지며, 상기 중간층의 종류에 따라서 전계발광 소자가 유기 전계발광 소자 또는 무기 전계발광 소자로 구분될 수 있다.
유기 전계발광소자의 경우에는 저분자 유기막 또는 고분자 유기막으로 구비될 수 있다.
저분자 유기막을 사용할 경우, 상기 중간층은 홀 주입층(HIL: hole injection layer), 홀 수송층(HTL: hole transport layer), 발광층(EML: emission layer), 전자 수송층(ETL: electron transport layer) 및 전자 주입층(EIL: electron injection layer) 등이 단일 혹은 복합의 구조로 적층되어 형성될 수 있으며, 사용 가능한 유기 재료도 구리 프탈로시아닌(CuPc: copper phthalocyanine), N,N-디(나프탈렌-1-일)-N,N'-디페닐-벤지딘 (N,N'-Di(naphthalene-1-yl)-N,N'-diphenyl-benzidine: NPB) , 트리스-8-하이드록시퀴놀린 알루미늄(tris-8-hydroxyquinoline aluminum)(Alq3) 등을 비롯해 다양하게 적용 가능한데, 상기 제 1 전극 및 제 2 전극에 전하를 공급하면 홀(hole)과 전자가 결합함으로써 여기자(exiton)가 생성되고, 이 여기자가 여기상태에서 기저상태로 변화됨에 따라서 상기 발광층이 발광한다.
이러한 저분자 유기막은 진공 중에서 유기물을 가열하여 증착하는 방식으로 형성될 수 있다. 물론 상기 중간층의 구조는 반드시 위에 한정되는 것은 아니고, 필요에 따라 다양한 층으로서 구성할 수 있다.
고분자 유기막을 사용할 경우에는 상기 중간층은 대개 홀 수송층(HTL) 및 발광층(EML)으로 구비될 수 있다. 상기 고분자 홀 수송층은 폴리에틸렌 디히드록시티오펜(PEDOT : poly-(2,4)-ethylene-dihydroxy thiophene)이나, 폴리아닐린(PANI : polyaniline) 등을 사용하여 잉크젯 프린팅이나 스핀 코팅의 방법에 의해 형성될 수 있다. 상기 고분자 유기 발광층은 PPV, Soluble PPV's, Cyano-PPV, 폴리플루오렌(Polyfluorene) 등으로 구비될 수 있으며, 잉크젯 프린팅이나 스핀 코팅 또는 레이저를 이용한 열전사방식 등의 통상의 방법으로 컬러 패턴을 형성할 수 있다. 물론 이러한 고분자 유기층의 경우에도 상기 중간층의 구조는 반드시 위에 한정되는 것은 아니고, 필요에 따라 다양한 층으로서 구성할 수 있다.
무기 전계발광 소자의 경우에는 상기 중간층은 무기막으로 구비되며, 이는 발광층 및 상기 발광층과 전극 사이에 개재된 절연층으로 구비될 수 있다. 물론 상기 중간층의 구조는 반드시 위에 한정되는 것은 아니고, 필요에 따라 다양한 층으로서 구성할 수 있다.
무기 전계발광 소자의 경우, 상기 발광층은 ZnS, SrS, CaS 등과 같은 금속황화물 또는 CaGa2S4, SrGa2S4 등과 같은 알카리 토류 칼륨 황화물, 및 Mn, Ce, Tb, Eu, Tm, Er, Pr, Pb 등을 포함하는 천이 금속 또는 알카리 희토류 금속들과 같은 발광중심원자들로 구비될 수 있다.
한편, 스토리지 커패시터(340)는 제 1 커패시터 전극(341)과 제 2 커패시터 전극(342)을 구비하는데, 제 1 커패시터 전극(341)은 제 2 게이트 전극(351)과 일체로 형성될 수 있고, 제 2 커패시터 전극(342)은 제 2 소스 전극(352)과 일체로 형성될 수 있다. 스토리지 커패시터(340)는 제 1 전극(361)에의 전류를 유지하거나 또는 구동속도를 향상시키는 기능을 한다.
그리고, 도 6에 도시된 바와 같이, 상기 배면 기판(381) 상에 구비된 박막 트랜지스터(350), 전계발광 소자(360) 등은 전면 기판(389)에 의해 봉지되며, 상기 전면 기판(389)의 상기 배면 기판(381)을 향한 면에는 도전층(388)이 구비되어 있다. 그리고 상기 제 2 전극(362)과 상기 도전층(388)은 서로 접해있으며, 특히 상기 제 2 전극(362)의 영역 중 상기 화소 정의막(386)의 상부를 덮고 있는 영역이 상기 도전층(388)과 접해있다.
상기와 같은 구조에 있어서, 상기 중간층(387)에서 발생된 광이 상기 배면 기판(381)을 통해 외부로 출사될 경우, 즉 배면 발광형일 경우, 상기 제 2 전극(362)은 상기 중간층(387)에서 발생된 광이 상기 제 2 전극(362)에서 반사되어 상기 배면 기판(381) 방향으로 출사되도록 하기 위해 반사형 전극이 되며, 이 경우 상기 제 2 전극(362)에 접하는 도전층(388)을 상기 전면 기판(389)의 상기 배면 기판(381) 방향의 면에 구비함으로써, 상기 제 2 전극(362)의 두께를 더 얇게 형성해도 두께가 더 두꺼운 경우와 동일한 효과를 나타낼 수 있다. 상기와 같은 구조를 취함으로써, 상기 제 2 전극(362)의 두께가 두꺼워짐에 따라 발생할 수 있는 스트레스에 의한 불량을 방지할 수 있다. 이와 같은 경우 상기 도전층(388)은 금속층으로 구비될 수 있다.
한편, 상기 중간층(387)에서 발생된 광이 상기 전면 기판(389)을 통해 외부로 출사될 경우, 즉 전면 발광형일 경우, 상기 제 2 전극(362)은 상기 중간층(387)에서 발생된 광이 상기 제 2 전극(362)을 통해 상기 전면 기판(389) 방향으로 출사되도록 하기 위해 투과형 전극이 된다. 이 때 상기 제 2 전극(362)에 접하는 도전층(388)을 상기 전면 기판(389)의 상기 배면 기판(381) 방향의 면에 구비함으로써, 상기 제 2 전극(362)이 투과형 전극이 되도록 그 두께를 수백 Å 이하로 얇게 함에 따라 필연적으로 증가하는 저항에 의한 전압강하를 방지할 수 있다. 이와 같은 경우 상기 도전층(388)은 투명 도전층으로 구비될 수 있다.
한편, 상기와 같은 전계발광 디스플레이 장치에 있어서, 상기 배면 기판(381)과 상기 전면 기판(389) 사이의 공간(390)의 압력이 대기압보다 작게 할 수도 있다. 즉, 상기와 같은 구조에 있어서, 전면 기판(389)의 배면 기판(381)을 향한 면에 구비된 도전층(388)과 제 2 전극(362)이 서로 접해있으며, 특히 상기 제 2 전극(362)의 영역 중 상기 화소 정의막(386)의 상부를 덮고 있는 영역이 상기 도전층(388)과 접해있는 바, 상기 제 2 전극(362)과 상기 도전층(388)이 접합이 잘 되도록 상기 배면 기판(381)과 상기 전면 기판(389) 사이의 공간(390)의 압력이 대기압보다 작게 되도록, 즉 외부의 압력보다 작게 되도록 할 수 있다. 이는 후술할 실시예들에 있어서도 동일하게 적용될 수 있음은 물론이다.
도 7은 본 발명의 바람직한 제 3 실시예에 따른 능동 구동형 전계발광 디스플레이 장치를 개략적으로 도시한 단면도이다.
도 7을 참조하면, 본 실시예에 따른 능동 구동형 전계발광 디스플레이 장치 가 전술한 제 2 실시예에 따른 능동 구동형 전계발광 디스플레이 장치와 다른 점은 화소 정의막(586)의 형태이다.
전계발광 디스플레이 장치는 배면 기판(581) 및 전면 기판(589)을 포함한 두께가 대략 수 ㎜ 이내이며, 특히 발광층을 포함한 중간층(587)의 두께는 ㎛ 수준의 두께이므로, 외부의 충격 등에 의해 손쉽게 손상될 수 있다. 따라서 이를 방지하기 위해 상기 중간층(587)으로부터 상기 전면 기판(589) 사이에 공간(590)을 두는 것이 좋은 바, 이를 효과적으로 확보하기 위해 도 7에 도시된 바와 같이 상기 화소 정의막(586)이 2 이상의 단들로 형성되도록 할 수 있다. 화소 정의막(586)을 2 이상의 단들로 형성하는 것은 반투과 마스크 등을 사용하여 형성할 수 있다.
또한, 전술한 바와 같이, 상기 배면 기판(581)과 상기 전면 기판(589) 사이의 공간(590)의 압력이 대기압보다 작게 되도록 하여, 상기 도전층(588)과 상기 제 2 전극(562)의 접합성을 향상시킬 수 있음은 물론이다.
도 8은 본 발명의 바람직한 제 4 실시예에 따른 능동 구동형 전계발광 디스플레이 장치를 개략적으로 도시한 단면도이다.
도 8을 참조하면, 본 실시예에 따른 능동 구동형 전계발광 디스플레이 장치가 전술한 제 3 실시예에 따른 능동 구동형 전계발광 디스플레이 장치와 다른 점은 화소 정의막(686)의 형태이다.
전술한 바와 같이, 발광층을 포함한 중간층(687)이 외부의 충격 등에 의해 손쉽게 손상될 수 있기 때문에, 이를 방지하기 위해 상기 중간층(687)으로부터 상기 전면 기판(689) 사이에 공간(690)을 두는 것이 좋은 바, 이를 효과적으로 확보하기 위해 도 8에 도시된 바와 같이 상기 화소 정의막(686)이 2 이상의 층들로 형성되도록 할 수 있다.
또한, 전술한 바와 같이, 상기 배면 기판(681)과 상기 전면 기판(689) 사이의 공간(690)의 압력이 대기압보다 작게 되도록 하여, 상기 도전층(688)과 상기 제 2 전극(662)의 접합성을 향상시킬 수 있음은 물론이다.
상기한 바와 같이 이루어진 본 발명의 전계발광 디스플레이 장치에 따르면, 다음과 같은 효과를 얻을 수 있다.
첫째, 배면 발광형 전계발광 디스플레이 장치에 있어서, 반사형 전극의 두께가 두꺼워짐에 따라 발생하는 스트레스에 의한 불량을 방지할 수 있다.
둘째, 전면 발광형 전계발광 디스플레이 장치에 있어서, 투과형 전극의 두께가 얇아짐에 따라 커지는 투과형 전극의 저항에 의한 전압강하를 방지할 수 있으며, 이에 의해 대면적의 전계발광 디스플레이 장치를 구현할 수 있다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.

Claims (8)

  1. 서로 대향된 배면 기판과 전면 기판;
    상기 배면 기판의 상기 전면 기판을 향한 면에 구비되며, 적어도 하나 이상의 박막 트랜지스터에 전기적으로 연결된 제 1 전극;
    상기 제 1 전극의 단부를 덮도록 배치되며, 복수개의 단들로 구비된 화소 정의막;
    상기 제 1 전극의 상부에 구비되고, 적어도 발광층을 포함하는 중간층;
    상기 중간층의 상부 및 상기 화소 정의막의 상부를 덮도록 구비된 제 2 전극; 및
    상기 전면 기판의 상기 배면 기판을 향한 면에 구비된 도전층;을 구비하고,
    상기 제 2 전극과 상기 도전층이 접해있는 것을 특징으로 하는 전계발광 디스플레이 장치.
  2. 삭제
  3. 삭제
  4. 서로 대향된 배면 기판과 전면 기판;
    상기 배면 기판의 상기 전면 기판을 향한 면에 구비되며, 적어도 하나 이상의 박막 트랜지스터에 전기적으로 연결된 제 1 전극;
    상기 제 1 전극의 단부를 덮도록 배치되며, 복수개의 단들을 갖도록 복수개의 층들로 구비된 화소 정의막;
    상기 제 1 전극의 상부에 구비되고, 적어도 발광층을 포함하는 중간층;
    상기 중간층의 상부 및 상기 화소 정의막의 상부를 덮도록 구비된 제 2 전극; 및
    상기 전면 기판의 상기 배면 기판을 향한 면에 구비된 도전층;을 구비하고,
    상기 제 2 전극과 상기 도전층이 접해있는 것을 특징으로 하는 전계발광 디스플레이 장치.
  5. 제 1항 또는 제 4항에 있어서,
    상기 제 2 전극의 영역 중 상기 도전층과 접하는 영역은 상기 화소 정의막의 상부를 덮는 영역인 것을 특징으로 하는 전계발광 디스플레이 장치.
  6. 제 1항 또는 제 4항에 있어서,
    상기 발광층에서 발생되는 광이 상기 배면 기판을 통해 취출되고, 상기 도전층은 금속층인 것을 특징으로 하는 전계발광 디스플레이 장치.
  7. 제 1항 또는 제 4항에 있어서,
    상기 발광층에서 발생되는 광이 상기 전면 기판을 통해 취출되고, 상기 도전층은 투명 도전층인 것을 특징으로 하는 전계발광 디스플레이 장치.
  8. 제 1항 또는 제 4항에 있어서,
    상기 배면 기판과 상기 전면 기판 사이의 공간의 압력이 대기압보다 작은 것을 특징으로 하는 전계발광 디스플레이 장치.
KR1020040050451A 2004-06-30 2004-06-30 전계발광 디스플레이 장치 KR100708647B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040050451A KR100708647B1 (ko) 2004-06-30 2004-06-30 전계발광 디스플레이 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040050451A KR100708647B1 (ko) 2004-06-30 2004-06-30 전계발광 디스플레이 장치

Publications (2)

Publication Number Publication Date
KR20060001348A KR20060001348A (ko) 2006-01-06
KR100708647B1 true KR100708647B1 (ko) 2007-04-18

Family

ID=37104510

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040050451A KR100708647B1 (ko) 2004-06-30 2004-06-30 전계발광 디스플레이 장치

Country Status (1)

Country Link
KR (1) KR100708647B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100924144B1 (ko) 2008-06-05 2009-10-28 삼성모바일디스플레이주식회사 유기전계발광소자 및 그의 제조 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040013969A (ko) * 2002-08-09 2004-02-14 전자부품연구원 유기 이엘 소자의 전극 제작방법
KR20040040293A (ko) * 2002-11-06 2004-05-12 삼성에스디아이 주식회사 디스플레이용 유기 광-방출 소자 및 그 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040013969A (ko) * 2002-08-09 2004-02-14 전자부품연구원 유기 이엘 소자의 전극 제작방법
KR20040040293A (ko) * 2002-11-06 2004-05-12 삼성에스디아이 주식회사 디스플레이용 유기 광-방출 소자 및 그 제조방법

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
1020040013969
1020040040293

Also Published As

Publication number Publication date
KR20060001348A (ko) 2006-01-06

Similar Documents

Publication Publication Date Title
JP5969450B2 (ja) 有機発光ディスプレイ装置および有機発光ディスプレイ装置の製造方法
US9293515B2 (en) Organic light-emitting display device and method of manufacturing the same
EP1575090B1 (en) Electroluminescence display device
EP1612765B1 (en) Active matrix electroluminescent display device
JP4101824B2 (ja) 平板ディスプレイ装置
US7279714B2 (en) Flat panel display device
KR100592273B1 (ko) 평판 디스플레이 장치
US10727292B2 (en) OLED with buffer layer over emitting layer
JP2005258405A (ja) 平板表示装置
US7250629B2 (en) Semiconductor device and flat panel display device having the same
KR101084247B1 (ko) 유기 발광 표시 장치
US9269756B2 (en) Organic light emitting display apparatus
JP2006004910A (ja) 電界発光ディスプレイ装置及びその製造方法
KR100708647B1 (ko) 전계발광 디스플레이 장치
KR100603336B1 (ko) 전계 발광 디스플레이 장치 및 이의 제조 방법
KR100813841B1 (ko) 유기 발광 디스플레이 장치
KR100804539B1 (ko) 유기 발광 디스플레이 장치
KR100544122B1 (ko) 유기 전계 발광 표시 장치 및 그 제조방법
KR100787458B1 (ko) 유기 발광 디스플레이 장치
KR100719599B1 (ko) 평판 디스플레이 장치
KR100708750B1 (ko) 유기 발광 디스플레이 장치의 제조방법 및 유기 발광디스플레이 장치
KR100528914B1 (ko) 유기 전계 발광 표시 장치
KR100709196B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
KR100625996B1 (ko) 전계 발광 디스플레이 장치
KR100669474B1 (ko) 유기 발광 표시 장치 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130329

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140401

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160329

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180403

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190401

Year of fee payment: 13