JP2005539379A - 微細加工表面を選択的に覆うための方法 - Google Patents

微細加工表面を選択的に覆うための方法 Download PDF

Info

Publication number
JP2005539379A
JP2005539379A JP2004535827A JP2004535827A JP2005539379A JP 2005539379 A JP2005539379 A JP 2005539379A JP 2004535827 A JP2004535827 A JP 2004535827A JP 2004535827 A JP2004535827 A JP 2004535827A JP 2005539379 A JP2005539379 A JP 2005539379A
Authority
JP
Japan
Prior art keywords
layer
deposition layer
positive photoresist
photoresist
die
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004535827A
Other languages
English (en)
Other versions
JP4559859B2 (ja
Inventor
コンタ,レナート
ディセニャ,イルマ
Original Assignee
オリベッティ・アイ−ジェット・ソチエタ・ペル・アツィオーニ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by オリベッティ・アイ−ジェット・ソチエタ・ペル・アツィオーニ filed Critical オリベッティ・アイ−ジェット・ソチエタ・ペル・アツィオーニ
Publication of JP2005539379A publication Critical patent/JP2005539379A/ja
Application granted granted Critical
Publication of JP4559859B2 publication Critical patent/JP4559859B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0272Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers for lift-off processes
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00388Etch mask forming
    • B81C1/00412Mask characterised by its behaviour during the etching process, e.g. soluble masks
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0035Multiple processes, e.g. applying a further resist layer on an already in a previously step, processed pattern or textured surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Micromachines (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Application Of Or Painting With Fluid Materials (AREA)
  • Physical Vapour Deposition (AREA)
  • Superconductors And Manufacturing Methods Therefor (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【解決手段】
表面にエッチング部を有するダイ上に、最初に、ネガティブフォトレジストのシートが置かれ、該シートは、露光及び次の現像工程を経て、エッチング部の上方にのみ残される。次に、ネガティブフォトレジスト上に、ポジティブフォトレジストが適用され、薄い膜に形成された機能的形状を生成するため露光及び現像工程を受ける。続いて、ポジティブフォトレジストが、リフトオフ作業で除去され、ネガティブフォトレジストがプラズマの作用で取り除かれ、かくして、エッチング部が露呈される。

Description

本発明は、mems3D技術(mems:マイクロ電気機械システム)又はmoems3D技術(moems:マイクロ光学電気機械システム)に係り、より詳しくは、例えばエッチング部又は凹部のために不規則表面を有するダイ上に、フォトレジストを均一に配置する方法に関する。
moems技術の限定されない用途として図1に示されているものは、限定されない例として一般にはシリコン等の半導体材料から作られる、ダイ51上に集積された光電子デバイス10の軸測投影図である。ダイ51の上側面11には、例えば光ファイバーの収容のため必要とされるエッチング部12が形成されている。また、この上側面11には、光電子部品53が半田付けされた外側パッド52と、図面には示されていない外部回路に当該光電子デバイスを接続するため必要とされる内側パッド54と、が存在している。
なおも図1では、ダイ51の3次元的基準を与えるx、y、z軸が定義されている。
以下では、光電子デバイスを製造するためのプロセスを、この方面の技術の当業者に「リフトオフ」として知られた技術に従って説明する。この方面の技術を使うと、異なる層を有する形態を、非反応材料に直接形成することができる。この非反応材料は、例えばチタニウム、プラチナ、金でできており、又は、半田合金(例えば、金/スズ 80/20)が選択的に沈着されているか若しくは非金属材料が選択的に沈着されていてもよい。図2の流れ図を参照すると、本発明を理解するため必要となる工程だけが記載されている。
第1のステップ70では、ダイ51が作られるウェーハ66が利用可能にされている(図3)。
ステップ71では、図4を援用すると、ダイ51上に、層61がリフトオフレジストが形成される。このリフトオフレジストには、例えば、図4の詳細な断面でエッチング無しの領域として示されるように、0.5乃至6□mの厚さを有する、Micro−Chem社によるLOR(R)シリーズのものがある。リフトオフレジストは、例えば、通常、「スピナーコーティング」として知られたプロセスで遠心力を使って、流体状態で塗布される。
ステップ72では、リフトオフレジスト61上に、例えば図4に示されるように0.5乃至20□mの厚さを有する従来形式のポジティブレジストの層60が形成される。ポジティブフォトレジストも、通常、例えばスピナーコーティングを使って流体状態で塗布される。
番号14で指し示されているものは、面11と、x、y軸とに略平行である、フォトレジストの層60の上面である。
フォトレジストは、その現像溶媒で初期の溶解不可能な状態から出発して、例えば紫外線等の放射の効果に起因して解重合して溶解可能となる場合に、「ポジティブ」として定義される。
リフトオフレジストの層61と、従来のポジティブフォトレジストの層60とを使用する、前述した技術は、「二重層」と称される。
ステップ74(図5)では、フォトレジストは、窓122が設けられたマスク13を使って紫外(UV)放射への露出が実行される。ポジティブであるフォトレジストは、窓122に対応する領域26で解重合し、従って放射UVに照射される。他方では、それは、マスクの不透明な領域により影の中にある領域では不溶解性のままである。
次の工程75では、フォトレジストの層60は、既知の技術に従って現像される。この技術は、溶媒を使って、窓122を通る紫外線(UV)放射により解重合された領域26においてのみフォトレジストを除去する。かくして、エッジ25により境界付けされた空洞部64が作られる(図6)。
同じ溶媒は、フォトレジスト60よりも大きい程度に下層のリフトオフレジスト61を溶解させ、これによりサブエッチング部22を生成し、その深さは現像時間に依存している。
図7に示された第1の選択肢が存在しており、該選択肢によれば、フォトレジスト60のモノマー層のみが形成されている。この場合では、現像後に、空洞部64’は、壁15により境界付けられている。
UV放射における回折及び反射の現象の故に、フォトレジスト層60の解重合は、ダイの面11の近傍においてより大きい程度に、フォトレジストの表面14の近傍でより小さい程度に、x−y平面に平行に生じる。従って、壁15は、z軸に平行ではないが、その代わりに、図7に示された記号の約束に従って正であるアンダーカットβを持っている。この技術は、「単層」と称され、より安価であるが、二重層よりも遥かに低い精度でしか制御することができない。
再び、図7を援用して示される第2の単層の代替例が存在しており、これによれば、フォトレジスト60の層だけが生成され、次に、例えばトルエン等の表面修正剤で処理され、上側表面14が溶媒に対してより耐性を高められる。現像後には、同じフォトレジスト60において、サブエッチング部又はより顕著となった正のアンダーカットの角度βを備えた壁15が形成される。この第2の代替例のコスト及び制御可能性は、第1の単層の代替例と、二重層技術との間にある。
ステップ76では、完全に無傷のまま残っている表面14と、ステップ75に記載された現像の効果により露呈された面11とに、例えば金属の真空蒸着がなされる。蒸着は、例えば「スパッタリング」プロセス又は「電子ビーム」プロセスの形態を取る。両者とも既知のものであり、その結果は、図8に示されたサブアッセンブリ23である。該サブアッセンブリは、空洞部64の形状を呈して外側パッド52と内側パッド54とを有効に構成する、面11に接着された第1の蒸着層(52,54)と、表面14に接着された第2の蒸着層16と、を備える。サブエッチング部22には、層が蒸着されていない。
単層技術が採用されたときでさえ、層は、もしあるとすれば正のアンダーカットβ及びサブエッチング部のために、壁15には沈着されない。
2つの蒸着層の間のこの分離は、引き続く作業にとって本質的であり、ネガティブフォトレジストで二重層を形成する実際の可能性が存在しないとき、層60を形成するためポジティブフォトレジストを選択する第1の基本的な理由となっている。その一方で、ネガティブフォトレジストで単層が選択された場合には、アンダーカット角度βは、採用された記号の約束に従って負となり、空洞部の壁は、蒸着により、全体的に覆われることになる。
蒸着層52、54及び16は、金属であっても、例えば、酸化物、窒化物及び炭素化物等の非金属材料から作られてもよい。
沈着層52、54及び16が金属から作られた場合、例えば、外側パッド52又は内側パッド54に関しては、チタニウム、金又はプラチナ等の非反応性であってもよく、半田付に関しては、金/スズの80/20合金であってもよい。これらの合金は、一般に、既知の技術に従って、構成金属の層毎に交互に蒸着される。様々な層は、略共晶で正しい組成の合金を与えるための厚さの間の適切な比率で形成され、例えば5μmまでの全体厚を有することができる。
ステップ77では、図9を援用して示されるように、ポジティブフォトレジストの層60と、リフトオフレジストの層61とが、当業者に「リフトオフ」として知られているプロセスを用いて除去される。サブアッセンブリ23は、例えばアセトン等の溶媒26へと投げ込まれる。該溶媒は、蒸着層が存在しないエッジ25及びサブエッチング部22を介して、層60及び61を通り抜け、矢印21により示されるように、それらを溶解し、それらを完全に消滅させて、鋳造側にある第2の蒸着層16を遊離させる。
この作業は、例えば超音波洗浄等の機械的作用により、容易にされ、ポジティブフォトレジストのみで実施することができる。これは、ポジティブフォトレジストが層60に対して何故選択されるかの第2の基本的理由である。他方、ネガティブフォトレジストが選択されるべき場合には、今日の技術を用いてリフトオフ作業を実行するのが可能ではなかったであろう。
単層技術が選択された場合、このステップ77は、同じ仕方で実施される。溶媒が、蒸着層が存在しない、壁15を通って貫通することができるからである。
ステップ77の終わりでは、サブアッセンブリ23が、図10に示されるように、ダイ51、外側パッド52及び内側パッド54を備えるように仕上げられる。
しかし、このプロセスは、幾つかの技術的問題が存在し、以下、これについて説明する。
エッチング部12が、図11の断面図に示されるように、ダイ51の面に形成されるとき、典型的には光ファイバーを置くためのmoems用途で必要とされる例えば数十又は数百μm厚の層60及び61は、エッチング部12のために不均一に分布される。
この処理は、露出及び現像の間に除去されるべき形状の不十分な形成を引き起こし、当該プロセスを使用するのを実用的に不可能にさせる。
特に、エッチング部12は、数百μmの深さDに到達することができる。更には、ダイ51がシリコンから作られている場合、エッチング部12は、しばしば化学反応を経て得られる。この化学反応は、シリコンの結晶軸に従って前進し、x軸に関してα=54.7°をなす2つの壁20を形成する。従って、エッチング部の幅Wは、
W=2D/tanα
となる。
例えば、エッチング部がウェーハの厚さの約半分の625μmの厚さに関わる場合、それは、約300μmの深さDに到達する。この場合には、W=425μmとなり、上述された不均一さを極めて深刻にさせる幅となる。
その上、ポジティブフォトレジストの選択は、既に示された第1及び第2の理由により対で決定され、フォトレジストの層は、通常、液体状態で塗布される。これは、エッチング部に限定された蒸着の不均一さをもたらす。
第2の技術的な問題点は、moems技術で作られたような幾つかのサブアッセンブリにおいて、エッチング部12は、他の膜を含む面と同じ面上で作られなければならないという点にある。エッチング部が、膜が蒸着された後に作られる場合、この方面の技術分野の当業者に知られているように約80℃の温度で数時間に亘ってKOH又はTMAHを使用するとき非常に侵略的であるシリコン上の化学反応の間に、膜を保護する必要がある。
従って、当該プロセスの開始時には例えばSiOのマスクを用いた既知のプロセスを通してシリコンにエッチング部を作り、後工程で膜を蒸着して形成することが有利となる。しかし、このようにして、第1の問題点として掲げられた問題が再燃する。
本発明の目的は、特に、所定の形状に従って、エッチングのために不規則表面を有するダイ上に層を選択的に蒸着することである。
本発明の別の目的は、交互層に半田合金の構成要素を選択的に蒸着することである。
本発明の更に別の目的は、ダイ製造プロセスの全体を通してエッチング部をクリア且つクリーンに維持することである。
本発明のなお更に別の目的は、特にエッチングのために不規則な表面を有するダイにポジティブフォトレジストを均一な厚さの層に蒸着させることである。
上記課題は、主要な請求項に定義されたことを特徴とする、微細加工された表面を選択的に覆う方法を用いて達成される。
本発明の上記及び他の目的、並びに、特徴及び利点は、添付図面を参照して、これに限定されない好ましい実施例についての以下の説明から明らかとなる。
以下、本発明に係る光電子デバイスの製造プロセスを、本発明の理解のため必要とされる工程に限定された、図12の流れ図を参照して、説明する。
ステップ170では、ダイ55を乗せたウェーハ66’が利用可能にされる(図13)。ダイ55は、同じ図13の拡大部分に示されるようにエッチング部12を有する。この説明では、これに限定されない例として、ダイ55がシリコンから作られることが想定されている。これと同じダイは、他の材料、例えば、ガラス、セラミック若しくは他の材料、又は、GaAs若しくは他の半導体材料、又は、金属等から作られていてもよい。
ステップ140では、ネガティブフォトレジストの膜30が、図14の断面図に示されるようにダイ55上に形成される。膜30の厚さは、例えば、5μmと30μmとの間にあり、エッチング部12に固定すること無しにエッチング部12を覆うのに十分な剛性を持っている。エッチング部12は、このようにして保護され、これと同時に、それはフォトレジストと接触しないのでクリーンな状態に維持される。膜30の上側表面は、番号35を使って指し示されている。
フォトレジストは、その現像溶媒の一つに溶解可能な状態から出発して、例えば紫外線等の放射の効果を通して重合し、不溶解性となる場合に「ネガティブ」と称される。
ステップ141(図15)では、窓32が嵌められた第1のマスク31を使ってネガティブフォトレジストの膜30に紫外(UV)線を放射する露光工程が実行される。窓32は、エッチング部12と、この回りのマージン領域、例えば数十μm幅との上方に延在する。ネガティブであるフォトレジストは、窓32に対応し、従ってUV放射により照射される領域27で重合する。その一方で、それは、マスク31の不透明部分により隠された領域では解重合されたままとなっている。
次のステップ142では、既知の技術に係るネガティブフォトレジストの膜30の現像工程が実行される。この技術は、溶媒を使って、解重合された領域のみの膜を除去する(図16)。領域27に対応して、カバー部33は、エッチング部12を覆うフランク部34により境界付けられたままとなっている。UV放射の回折及び反射の現象のために、膜30の重合は、x−y平面に平行に、ダイの面11の近傍ではより大きい程度で、膜の表面35の近傍ではより小さい程度で発生する。従って、フランク部34は、z軸には平行ではなく、図16に示された記号の約束に従って負であるテーパー角度γを有する。
ステップ171では、従来技術に関連して既に説明されたステップ71に類似して、図17の断面図に示されるように、例えば0.5乃至6□mの厚さを有するMicro−Chem社によるLOR(R)シリーズのリフトオフレジストの層161がダイ55上に塗布される。リフトオフレジストは、例えばスピナーコーティングとして知られたプロセスを使って、流体状態で塗布される。
カバー33のテーパー角度γは、リフトオフレジストのより良好な塗布を促進し、それのより良好な平坦化も促進する。
ステップ172では、従来技術に関連して既に説明されたステップ72に類似して、図17の断面図に示されるように、例えば0.5乃至20□mの厚さを有する従来のポジティブフォトレジストの層160がリフトオフレジスト161上に塗布される。ポジティブフォトレジストも、例えばスピナーコーティングとして知られたプロセスを使って、通常、流体状態で塗布される。
番号114で指し示されているものは、面11及びx−y平面に略平行である、フォトレジストの層160の上側表面である。
この方法によれば、カバー33の存在のために、上側表面114は、既知の技術における表面14よりも規則的であり、従って、エッチング部の近傍においてさえも、制御された寸法の空洞部を作ることを可能にしている。
ステップ174では、従来技術に関連して既に説明されたステップ74に類似して、ポジティブフォトレジストの紫外線(UV)放射による露光工程が、窓122が設けられたマスク13を用いて実行される(図18)。ポジティブであるフォトレジストは、窓122に対応し、従ってUV放射により照射される領域26で解重合される。その一方で、それは、マスク31の不透明部分により隠された領域では不溶性のままとなっている。
次の工程175(図19)では、従来技術に関連して既に説明されたステップ74に類似して、フォトレジストの層160は、既知の技術に従って現像される。この技術は、溶媒を使って、窓122を通る紫外線(UV)放射により解重合された領域26においてのみフォトレジストを除去する。かくして、エッジ25により境界付けされた空洞部64が作られる(図6)。
同じ溶媒は、フォトレジスト160よりも大きい程度に下層のリフトオフレジスト161を侵食し、これによりサブエッチング部22を生成する。
この場合には再び、図20に示された第1の単層の代替例が存在する。図20によれば、フォトレジスト160の単層が生成される。空洞部64’は、この場合には壁15により境界付けられ、既に言及されたUV放射の回折及び反射のために、図20で示された記号の約束に従って正であるアンダーカットβを与える。
図20を援用して再び示された、第2の単層の代替例も存在している。この例によれば、フォトレジストの層160のみが生成され、この層は、例えばトルエン等の表面改質剤で処理され、上側表面114の溶媒に対する耐性をより向上させている。現像に続き、同じフォトレジスト160において、サブエッチング部が形成され又はより強められた正のアンダーカットの角度βを備えた壁15が、このようにして生成される。
図21を援用して示された、ステップ176では、従来技術に関連して既に説明されたステップ76に類似して、例えば金属の真空蒸着が、無傷のまま残っている表面114と、該表面がステップ175に記載された現像の効果を通して露呈された面11と、に実行される。蒸着は、例えば両者とも既知のものである「スパッタリング」プロセス又は「電子ビーム」プロセスを使って実行され、その結果は、サブアッセンブリ24である。該サブアッセンブリは、空洞部64と同じ形状を呈して外側パッド52と内側パッド54とを有効に構成する第1の蒸着層(52,54)と、表面114に接着された更なる蒸着層116と、を備える。他方、サブエッチング部22には、層が蒸着されていない。
単層技術が採用されたときでさえ、層は、もしあるとすれば正のアンダーカットβ及びサブエッチング部のために、壁15には沈着されない。
蒸着層52,54及び116は、金属であってもよく、或いは、例えば酸化物、窒化物、炭化物等々の非金属材料から作られていてもよい。
蒸着層52、54及び116が金属から作られる場合、これらは、外側パッド52若しくは内側パッド54を生成するため非反応性のチタニウム、金又はプラチナを使用することができ、半田を生成するため金/スズ80/20合金を使用することができる。これらの合金は、構成要素の金属の代替層において、既知の技術に従って、通常、蒸着される。様々な層は、合金、一般には共晶の正しい組成を与えるため厚さ間で適切な比率を備えて作られ、例えば5μmまでの全体厚さを呈することができる。
ステップ177では、従来技術に関連して既に説明されたステップ77に類似して、図22を援用して示されるように、ポジティブフォトレジストの層160と、リフトオフレジストの層161とは、リフトオフプロセスを使って除去される。サブアッセンブリ24は、例えばアセトン、又は、より好ましくはMicro−Chem社による除去剤PGの溶媒36に浸漬される。該溶媒は、蒸着層が存在しないエッジ25及びサブエッチング部22を介して、層160及び161を通り抜け、矢印21により示される方向に進行しながら、それらを溶解し、それらを完全に消滅させて、鋳造側にある更なる蒸着層116を遊離させる。作業は、例えば超音波洗浄等の機械的作用により、容易にされる。
単層技術が選択された場合、このステップ177は、同じ仕方で実施される。溶媒が、蒸着層が存在しない、壁15を通って貫通することができるからである。
ステップ143では、ネガティブフォトレジストのカバー33が、例えば既知のプラズマの作用を用いて除去される。
ステップ143の終わりでは、サブアッセンブリ24が、図23に示されるように、ダイ55、エッチング部12、外側パッド52及び内側パッド54を備えるように仕上げられる。
図1は、光電子デバイスの等軸射影図を表す。 図2は、既知の技術に係る、図1の光電子デバイスの製造プロセスの一部の流れ図を示す。 図3は、ダイがまだ分離されていない半導体材料のウェーハを表す。 図4は、リフトオフレジストの層及びポジティブフォトレジストの層を載せているエッチング無しのダイの断面図である。 図5は、ダイ上のポジティブフォトレジストの層の露光工程を表す。 図6は、フォトレジストの同じ層の現像工程を表す。 図7は、単層技術におけるフォトレジストの層の現像工程を表す。 図8は、フォトレジスト上の空洞部内の蒸着層を表す。 図9は、フォトレジストの層のリフトオフを表す。 図10は、説明されたプロセスの終了時におけるサブアッセンブリを表す。 図11は、エッチング部が形成され、且つ、既知の技術に係るリフトオフレジストの層及びポジティブフォトレジストの層を載せているダイの断面図を表す。 図12は、本発明に係るエッチング部が形成された光電子デバイスの製造プロセスの流れ図を示す。 図13は、エッチング部が形成されたダイを備える半導体材料のウェーハを表す。 図14は、エッチング部が形成され、且つ、ネガティブフォトレジストの膜を載せたダイを表す。 図15は、ネガティブフォトレジストの膜の露光工程を表す。 図16は、ネガティブフォトレジストの膜の現像工程を表す。 図17は、リフトオフレジストの層及びポジティブレジストの層の塗布を表す。 図18は、ポジティブフォトレジストの層の露光工程を表す。 図19は、フォトレジストの同じ層の現像工程を表す。 図20は、単層技術におけるフォトレジスト層の現像工程を表す。 図21は、フォトレジストの層上で空洞部内の蒸着層を表す。 図22は、フォトレジストの層のリフトオフを表す。 図23は、本発明に係る、説明されたプロセスの終了時におけるサブアッセンブリを表す。

Claims (20)

  1. 少なくとも1つのエッチング部(12)が形成される上側面(11)を有するダイ(55)の微細加工表面を選択的に覆うための方法であって、
    ネガティブフォトレジストの膜(30)を、前記少なくとも1つのエッチング部(12)を覆うように前記上側面(11)に配置する工程(140)と、
    前記ネガティブフォトレジストの膜(30)を紫外放射(UV)にさらし、前記少なくとも1つのエッチング部(12)を覆う領域(27)の第1のマスク(31)を使って、前記膜(30)が前記領域(27)に対応したところで重合されるようにする、工程(141)と、
    前記領域(27)と対応したところで、カバー(33)が前記少なくとも1つのエッチング部(12)を覆ったままとなった状態で、前記ネガティブフォトレジストの膜(30)の重合されていない部分を除去する工程(142)と、
    前記ダイ(55)の前記上側面(11)と前記カバー(33)とにリフトオフレジストの層(161)を形成する工程(171)と、
    前記リフトオフレジストの層(161)にポジティブフォトレジストの層(160)を形成する工程(172)と、
    を備えることを特徴とする、方法。
  2. 少なくとも1つの窓(122)を備えるマスク(13)を使って、前記ポジティブフォトレジストの層(160)が前記窓(122)と対応したところで解重合するように、前記ポジティブフォトレジストの層(160)を紫外放射(UV)にさらす工程(174)と、
    少なくとも1つの空洞部(64)が得られるように、前記ポジティブフォトレジストの層(160)の解重合された部分を除去する工程(175)と、
    を更に備えることを特徴とする、請求項1に記載の方法。
  3. 前記少なくとも1つの空洞部(64)は、エッジ(24)と、サブエッチング(22)と、を備え、前記ポジティブフォトレジストの層(160)は、上側表面(114)を備え、
    前記上側面(11)に第1の蒸着層(52,54)を、前記上側表面(114)に更なる蒸着層(116)を適用する工程(176)と、
    前記ポジティブフォトレジストの層(160)と前記リフトオフレジストの層(161)とを、前記エッジ(24)及び前記サブエッチング(22)を介して作用する溶媒を使って除去し、前記更なる蒸着層(116)の側で鋳造する、工程(177)と、
    前記ネガティブフォトレジストの膜(30)を除去する工程(143)と、
    を備えることを特徴とする、請求項2に記載の方法。
  4. 前記第1の蒸着層(52、54)及び前記更なる蒸着層(116)は金属であることを特徴とする、請求項3に記載の方法。
  5. 前記第1の蒸着層(52、54)及び前記更なる蒸着層(116)は、金、チタニウム又はプラチナの少なくとも1つの層を備えることを特徴とする、請求項4に記載の方法。
  6. 前記第1の蒸着層(52、54)及び前記更なる蒸着層(116)は、金/スズ合金の少なくとも1つの層を備えることを特徴とする、請求項4に記載の方法。
  7. 前記蒸着層(116)及び前記更なる蒸着層(52,54)は、非金属材料を含むことを特徴とする、請求項3に記載の方法。
  8. 前記非金属材料は、酸化物を含むことを特徴とする、請求項7に記載の方法。
  9. 前記非金属材料は、炭化物を含むことを特徴とする、請求項7に記載の方法。
  10. 前記非金属材料は、窒化物を含むことを特徴とする、請求項7に記載の方法。
  11. 少なくとも1つのエッチング部(12)が形成される上側面(11)を有するダイ(55)の微細加工表面を選択的に覆うための方法であって、
    ネガティブフォトレジストの膜(30)を、前記少なくとも1つのエッチング部(12)を覆うように前記上側面(11)に配置する工程(140)と、
    前記ネガティブフォトレジストの膜(30)を紫外放射(UV)にさらし、前記少なくとも1つのエッチング部(12)を覆う領域(27)の第1のマスク(31)を使って、前記膜(30)が前記領域(27)に対応したところで重合されるようにする、工程(141)と、
    前記領域(27)と対応したところで、カバー(33)が前記少なくとも1つのエッチング部(12)を覆ったままとなった状態で、前記ネガティブフォトレジストの膜(30)の重合されていない部分を除去する工程(142)と、
    前記ダイ(55)の前記上側面(11)と前記カバー(33)とにポジティブフォトレジストの層(160)を形成する工程(172)と、
    を備えることを特徴とする、方法。
  12. 少なくとも1つの窓(122)を備えるマスク(13)を使って、前記ポジティブフォトレジストの層(160)が前記窓(122)と対応したところで解重合するように、前記ポジティブフォトレジストの層(160)を紫外放射(UV)にさらす工程(174)と、
    少なくとも1つの空洞部(64’)が得られるように、前記ポジティブフォトレジストの層(160)の解重合された部分を除去する工程(175)と、
    を更に備えることを特徴とする、請求項11に記載の方法。
  13. 前記少なくとも1つの空洞部(64’)は、壁(15)を備え、前記ポジティブフォトレジストの層(160)は、上側表面(114)を備え、
    前記上側面(11)に第1の蒸着層(52,54)を、前記上側表面(114)に更なる蒸着層(116)を適用する工程(176)と、
    前記ポジティブフォトレジストの層(160)を、前記壁(15)を介して作用する溶媒を使って除去し、前記更なる蒸着層(116)の側で鋳造する、工程(177)と、
    前記ネガティブフォトレジストの膜(30)を除去する工程(143)と、
    を備えることを特徴とする、請求項12に記載の方法。
  14. 前記第1の蒸着層(52、54)及び前記更なる蒸着層(116)は金属であることを特徴とする、請求項13に記載の方法。
  15. 前記第1の蒸着層(52、54)及び前記更なる蒸着層(116)は、金、チタニウム又はプラチナの少なくとも1つの層を備えることを特徴とする、請求項14に記載の方法。
  16. 前記第1の蒸着層(52、54)及び前記更なる蒸着層(116)は、金/スズ合金の少なくとも1つの層を備えることを特徴とする、請求項14に記載の方法。
  17. 前記蒸着層(116)及び前記更なる蒸着層(52,54)は、非金属材料を含むことを特徴とする、請求項13に記載の方法。
  18. 前記非金属材料は、酸化物を含むことを特徴とする、請求項17に記載の方法。
  19. 前記非金属材料は、炭化物を含むことを特徴とする、請求項17に記載の方法。
  20. 前記非金属材料は、窒化物を含むことを特徴とする、請求項17に記載の方法。
JP2004535827A 2002-09-12 2003-09-11 微細加工表面を選択的に覆うための方法 Expired - Lifetime JP4559859B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
IT000793A ITTO20020793A1 (it) 2002-09-12 2002-09-12 Metodo per ricoprire selettivamente una superficie microlavorata.
PCT/IT2003/000545 WO2004025726A2 (en) 2002-09-12 2003-09-11 Method for selectively covering a micro machined surface

Publications (2)

Publication Number Publication Date
JP2005539379A true JP2005539379A (ja) 2005-12-22
JP4559859B2 JP4559859B2 (ja) 2010-10-13

Family

ID=31986049

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004535827A Expired - Lifetime JP4559859B2 (ja) 2002-09-12 2003-09-11 微細加工表面を選択的に覆うための方法

Country Status (12)

Country Link
US (1) US7255799B2 (ja)
EP (1) EP1546028B8 (ja)
JP (1) JP4559859B2 (ja)
KR (1) KR100997940B1 (ja)
CN (1) CN100439233C (ja)
AT (1) ATE553063T1 (ja)
AU (1) AU2003265164B2 (ja)
BR (1) BR0314276A (ja)
CA (1) CA2498669C (ja)
IT (1) ITTO20020793A1 (ja)
RU (1) RU2334304C2 (ja)
WO (1) WO2004025726A2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015088678A (ja) * 2013-10-31 2015-05-07 日亜化学工業株式会社 半導体素子の製造方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100988437B1 (ko) * 2007-09-21 2010-10-18 주식회사 엘지화학 네가티브 포토레지스트를 이용한 유리 또는 금속 식각방법 및 이를 이용한 클리쉐의 제조방법
CN101654217B (zh) * 2008-08-21 2011-09-14 博奥生物有限公司 一种制作微元件的方法
JP5370330B2 (ja) * 2010-10-01 2013-12-18 住友金属鉱山株式会社 半導体素子搭載用基板の製造方法
CN103224866A (zh) * 2013-04-28 2013-07-31 王惠莹 一种马铃薯白酒的酿制方法
CN103560083B (zh) * 2013-11-18 2015-12-30 电子科技大学 一种用于非制冷红外焦平面探测器电极图形化的剥离工艺
WO2020214238A1 (en) * 2019-04-16 2020-10-22 Applied Materials, Inc. Method of thin film deposition in trenches
TWI792260B (zh) * 2021-04-09 2023-02-11 晶瑞光電股份有限公司 利用金屬掀離製程的半導體元件製造方法及其製成之半導體元件

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55154737A (en) * 1979-05-22 1980-12-02 Chiyou Lsi Gijutsu Kenkyu Kumiai Method of forming pattern
JPS616830A (ja) * 1984-06-21 1986-01-13 Matsushita Electric Ind Co Ltd パタ−ン形成方法
JPS61142761A (ja) * 1984-12-17 1986-06-30 Oki Electric Ind Co Ltd 半導体装置の製造方法
JPH10168557A (ja) * 1996-12-09 1998-06-23 Hitachi Ltd V溝付基板の蒸着方法
JPH11112045A (ja) * 1997-09-30 1999-04-23 Fujitsu Ltd 微細パターン形成方法及びそれを利用した電子装置の製造方法
JP2001127155A (ja) * 1999-10-29 2001-05-11 Hitachi Ltd ビルドアップ基板、及びその製法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62195146A (ja) * 1986-02-21 1987-08-27 Hitachi Ltd 半導体装置の製造方法
US5091288A (en) * 1989-10-27 1992-02-25 Rockwell International Corporation Method of forming detector array contact bumps for improved lift off of excess metal
US5888845A (en) * 1996-05-02 1999-03-30 National Semiconductor Corporation Method of making high sensitivity micro-machined pressure sensors and acoustic transducers
GB9819817D0 (en) * 1998-09-12 1998-11-04 Secr Defence Improvements relating to micro-machining

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55154737A (en) * 1979-05-22 1980-12-02 Chiyou Lsi Gijutsu Kenkyu Kumiai Method of forming pattern
JPS616830A (ja) * 1984-06-21 1986-01-13 Matsushita Electric Ind Co Ltd パタ−ン形成方法
JPS61142761A (ja) * 1984-12-17 1986-06-30 Oki Electric Ind Co Ltd 半導体装置の製造方法
JPH10168557A (ja) * 1996-12-09 1998-06-23 Hitachi Ltd V溝付基板の蒸着方法
JPH11112045A (ja) * 1997-09-30 1999-04-23 Fujitsu Ltd 微細パターン形成方法及びそれを利用した電子装置の製造方法
JP2001127155A (ja) * 1999-10-29 2001-05-11 Hitachi Ltd ビルドアップ基板、及びその製法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015088678A (ja) * 2013-10-31 2015-05-07 日亜化学工業株式会社 半導体素子の製造方法

Also Published As

Publication number Publication date
CA2498669A1 (en) 2004-03-25
KR100997940B1 (ko) 2010-12-02
ITTO20020793A1 (it) 2004-03-13
AU2003265164B2 (en) 2010-06-03
WO2004025726A2 (en) 2004-03-25
BR0314276A (pt) 2005-07-19
US7255799B2 (en) 2007-08-14
RU2334304C2 (ru) 2008-09-20
CN100439233C (zh) 2008-12-03
EP1546028B8 (en) 2012-05-23
EP1546028A2 (en) 2005-06-29
ATE553063T1 (de) 2012-04-15
CN1688504A (zh) 2005-10-26
CA2498669C (en) 2013-02-19
EP1546028B1 (en) 2012-04-11
US20050224453A1 (en) 2005-10-13
RU2005110686A (ru) 2005-09-10
JP4559859B2 (ja) 2010-10-13
AU2003265164A1 (en) 2004-04-30
KR20050047113A (ko) 2005-05-19
WO2004025726A3 (en) 2005-04-28

Similar Documents

Publication Publication Date Title
EP2177950B1 (en) Replication and transfer of microstructures and nanostructures
US5185055A (en) Method of forming a pattern on a surface
JP2004513504A (ja) 構造体に関連する基板及びその製造方法
US20030016116A1 (en) Method of depositing a thin metallic film and related apparatus
JP4559859B2 (ja) 微細加工表面を選択的に覆うための方法
US20200201173A1 (en) Method for manufacturing a horology component
US7124994B2 (en) Silicon micro-mold
US11960205B2 (en) Method for manufacturing a horology component
US11990344B2 (en) Low-cost method of making a hard mask for high resolution and low dimensional variations for the fabrication and manufacturing of micro- and nano-devices and -systems
US6477225B1 (en) X-ray mask and method for providing same
KR101033174B1 (ko) 다단계 습식 식각을 이용한 유리 미세 가공
KR19980017722A (ko) 엑스(x)-선 리소그래피용 마스크 및 그 제조방법
JP2684220B2 (ja) 微細部品の製造方法
JP3627486B2 (ja) 微小構造体の製造方法
JP4608890B2 (ja) 微小構造体の製造方法および装置
RU2079865C1 (ru) Способ получения рельефа в диэлектрической подложке
KR19990002309A (ko) 리가(liga) 공정을 이용한 금속구조물 제조방법
Prajapati et al. Engineering Science and Futuristic Technology
JP2002256474A (ja) 微細構造物の製造方法
JPH04260621A (ja) ガラス成形用金型の製作方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060815

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090722

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20091022

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20091029

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20091117

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20091125

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20091218

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20091228

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100121

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100705

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100723

R150 Certificate of patent or registration of utility model

Ref document number: 4559859

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130730

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term