KR100997940B1 - 마이크로 가공된 표면을 선택적으로 덮는 방법 - Google Patents

마이크로 가공된 표면을 선택적으로 덮는 방법 Download PDF

Info

Publication number
KR100997940B1
KR100997940B1 KR1020057004246A KR20057004246A KR100997940B1 KR 100997940 B1 KR100997940 B1 KR 100997940B1 KR 1020057004246 A KR1020057004246 A KR 1020057004246A KR 20057004246 A KR20057004246 A KR 20057004246A KR 100997940 B1 KR100997940 B1 KR 100997940B1
Authority
KR
South Korea
Prior art keywords
layer
deposited layer
photoresist
film
deposited
Prior art date
Application number
KR1020057004246A
Other languages
English (en)
Other versions
KR20050047113A (ko
Inventor
레나토 콘타
이르마 디세그나
Original Assignee
올리베티 아이-제트 에스.피.에이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 올리베티 아이-제트 에스.피.에이. filed Critical 올리베티 아이-제트 에스.피.에이.
Publication of KR20050047113A publication Critical patent/KR20050047113A/ko
Application granted granted Critical
Publication of KR100997940B1 publication Critical patent/KR100997940B1/ko

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00388—Etch mask forming
    • B81C1/00412—Mask characterised by its behaviour during the etching process, e.g. soluble masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0272—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers for lift-off processes
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0035—Multiple processes, e.g. applying a further resist layer on an already in a previously step, processed pattern or textured surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Micromachines (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Application Of Or Painting With Fluid Materials (AREA)
  • Physical Vapour Deposition (AREA)
  • Superconductors And Manufacturing Methods Therefor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

표면 위에 에칭부를 가지는 다이 위에, 처음에는 네거티브 포토레지스트의 시이트가 깔리는데, 노광과 차후의 현상에 의해서 단지 에칭부의 상부에만 남겨진다; 다음에, 네거티브 포토레지스트의 위에, 포지티브 포토레지스트가 적용되는데, 이것은 얇은 필름 안에 증착된 기능적인 기하 형상을 형성하도록 노광과 현상을 받는다; 차후에 포지티브 포토레지스트는 "리프트-오프" 작업에서 제거되며, 네거티브 포토레지스트는 플라즈마 작업에서 제거되어서, 에칭부를 드러내게 된다.

Description

마이크로 가공된 표면을 선택적으로 덮는 방법{Method for selectively covering a micro machined surface}
본 발명은 MEMS 3D 기술(MEMS:마이크로 전자-기계 시스템(Micro Electro-Mechanical system))에 관한 것이거나, 또는 moems 3D 기술 (moems:마이크로 광학 전자-기계 시스템(Micro Optical Electro-Mechanical System))에 관한 것이며, 보다 정확하게는, 예를 들면 에칭부나 또는 요부들 때문에 불규칙한 표면을 가지는 다이(die) 위에 포토레지스트를 균일하게 까는 방법에 관한 것이다.
도 1 에는 moems 기술이 적용된 비 제한적인 예로서 다이(51) 위에 집적된, 광전자 장치(10)의 축측 투상도(axonometric illustration)가 도시되어 있는데, 상기 다이는 비 제한적인 예로서 반도체 재료이고, 일반적으로 실리콘이다. 다이(51)의 상부면(11)상에는, 예를 들면 광섬유의 안착(seating)을 위해서 필요한 에칭(12)이 이루어진다. 또한 이러한 상부면(11)상에, 광전자 구성부(53)가 접합되었던 외측 패드(52)와, 광전자 소자를 도면에 도시되지 않은 외부 회로에 연결시키는데 필요한 내측 패드(54)가 있다.
또한 도 1 에는 다이(51)의 3 개 차원을 제공하는 x, y 및 z 축들이 한정되어 있다.
광전자 소자를 제조하는 공정은 당해 기술 분야의 업자들에게 "리프트-오프(lift-off)"로서 알려진 기술에 따라서 설명될 것인데, 이러한 기술에 의해서 상이한 층들을 가진 기하 형상들, 예를 들면, 티타늄, 플래티늄, 금과 같은 비 반응성의 재료상에 선택적으로 증착될 수 있거나, 또는 접합용 합금(예를 들면 금/주석 80/20)이 선택적으로 증착될 수 있거나, 또는 비금속 재료가 선택적으로 증착될 수 있다. 단지 본 발명의 이해를 위해 필요한 단계에 대해서만 도 2 에 도시된 흐름도를 참고하여야 한다.
제 1 의 단계(70)에서, 다이스(dice, 51)가 그 위에 제작된 웨이퍼(66)가 이용될 수 있다 (도 3).
단계(71)에서, 도 4 의 보조로 도시된 바와 같이, 다이스(51)위에 "리프트-오프 레지스트"(lift off resist)의 층(61)이 펼쳐져 있는데, 이것은 예를 들면 LOR (등록상표) 시리즈의 마이크로-켐(Micro-Chem)에 의한 것으로, 예를 들면 에칭이 없는 부위에 관련된 도 4 의 단면도에서 표시된 바와 같이, 0.5 와 6 mm 사이의 두께를 가진다. 리프트-오프 레지스트는 예를 들면 "스핀 코팅(spinner coating)"으로서 알려진 공정에서 항상 원심 분리기에 의해 유체 상태로 적용된다.
단계(72)에서, 리프트-오프 레지스트(61)상에, 종래 유형의 포지티브 포토레지스트의 층(60)이 깔리는데, 이것은 예를 들면 도 4 에 도시된 바와 같이 0.5 와 20 mm 사이의 두께를 가진다. 포지티브 포토레지스트는 또한 예를 들면 스핀 코팅에 의해서 항상 유체 상태로 적용된다.
도면 번호 14 로 표시된 것은 포토레지스트의 층(60)의 상부면인데, 이것은 실질적으로 면(11)과 x, y 축들에 평행하다.
포토레지스트는 처음에 그것의 현상 용매에서 용해되지 않은 상태로 출발하여, 예를 들면 자외선과 같은 조사의 효과에 기인하여 해중합화(depolymerize)됨으로써 용해될 수 있게 된다면, "포지티브"로서 정의된다.
리프트-오프 레지스트의 층(61) 및 종래의 포지티브 포토레지스트의 층(60)을 사용하는 위에 설명된 기술은 "이중층"(bilayer)으로 지칭된다.
단계(74)(도 5)에 있어서, 포토레지스트의 노광이 윈도우(122)가 제공된 마스크(13)에 의해서 자외선(UV)의 조사에 대하여 수행된다. 포지티브인 포토레지스트는 윈도우(122)에 대응하는 영역(26)들에서 해중합화되며, 따라서 UV 조사에 의해 분해되는 반면에, 마스크의 불투명 부위에 의해 차양 안에 유지된 영역들에서는 용해되지 않은 상태로 유지된다.
다음의 단계(75)에서 포토레지스트의 층(60)은 공지된 기술에 따라서 현상되는데, 이것은 윈도우(122)를 통한 자외선(UV) 조사에 의해 해중합화된 영역(26)들에서만 용매에 의해 포토레지스트를 제거하며; 따라서 가장자리(25)에 의해 둘러싸인 공동(64)이 만들어진다 (도 6).
동일한 용매가 아래에 놓인 리프트-오프 레지스트(61)를 포토레지스트(60) 보다 더 큰 범위로 분해시킴으로써 하위의 에칭부(22)를 만들게 되며, 그것의 깊이는 현상 시간에 달려있다.
제 1 의 대안이 도 7 에 도시되어 있는데, 그에 따라서 단지 단일층(monolayer)의 포토레지스트(60)의 층이 형성된다. 이러한 경우에는 현상 이후에, 공동(64')이 벽(15)에 의해서 둘러싸인다.
UV 조사에서의 회절 및 굴절 때문에, 포토레지스트(60) 층의 해중합화는 다이의 면(11)에 근접한 곳에서 보다 큰 정도로 x-y 평면에 평행하게 발생하고, 포토레지스트의 표면(14)에 근접한 곳에서 보다 작은 정도로 발생한다: 벽(15)은 따라서 z 축에 평행하지 않지만, 대신에 하부 절제각 β를 가지며, 이것은 도 7 에 표시된 바와 같이 양의 각도이다. 이러한 기술은 "단일층"으로 지칭되며, 저렴하기는 하지만 "이중층" 보다는 훨씬 적은 정확도로써 제어될 수 있는 것이다.
제 2 의 단일층 대안이 있는데, 이는 도 7 의 보조로 도시된 것으로서, 그에 따라서 포토레지스트(60)의 층만이 만들어지고, 다음에 그것이 예를 들면 톨루엔과 같이 상부 표면(14)을 용매에 대하여 보다 저항성이 있도록 하는 표면 개질제(modifier)로써 처리된다: 이러한 방식으로, 현상 이후에, 같은 포토레지스트(60) 안에, 하위 에칭 또는 보다 돌출된 포지티브의 하부 절제각(β)을 가진 벽(15)이 형성된다. 이러한 제 2 대안에 관련된 비용 및 제어성은 제 1 의 단일층에 대한 대안과 이중층 기술에 대한 대안들에 관련된 비용 및 제어성 사이에 놓여있다.
단계(76)에서, 예를 들면 표면(14)상에 금속의 진공 증착을, 그대로 유지되었던 표면(14) 및, 단계(75)에서 설명된 현상의 효과를 통하여 덮이지 않은 면(11)에 대하여 수행한다. 증착은 예를 들면 "스퍼터링" 또는 "전자 비임"의 형태를 취하는데, 이들은 모두 공지된 것이며, 그 결과는 도 8 에 도시된 부조립체(23)로서, 이것은 면(11)에 부착되어 공동(64)의 형상을 취하고 외측 패드(52)와 내측 패드(54)를 효과적으로 구성하는 제 1 의 증착층(52,54) 및, 표면(14)에 부착된 제 2 의 증착층(16)을 구비한다. 하위 에칭부(22)상에는 층이 증착되지 않는다.
단일층 기술이 채용되었을 때라도, 포지티브의 절제 각도(β)와 하위 에칭부가 만일 존재한다면 그 덕분에 벽(15)위에 층이 증착되지 않는다.
2 개의 증착된 층들 사이의 이러한 분리는 차후의 작업을 위해서 필수적이고, 네거티브 포토레지스트를 가지고 이중층을 형성하는 실제의 가능성이 없으므로, 층(60)을 만들기 위해서 포지티브 포토레지스트를 선택하는 제 1 의 근본적인 이유인 반면에, 네거티브 포토레지스트를 가진 단일층이 선택되었다면, 하부 절제각도(β)는 여기 적용되어 약속된 표시에 따라서 음의 값이 되며, 공동의 벽들은 단지 증착부에 의해서 덮혀진다.
증착된 층(52,54 및 16)들은 금속성일 수 있거나, 예를 들면 산화물, 질화물, 카바이드등과 같은 비금속 재료들로 제조될 수 있다.
증착된 층(52,54,16)들이 금속성으로 만들어졌다면, 이들은 외측 패드(52)들이나 또는 내측의 패드(54)들에 대하여 예를 들면 티타늄, 금 또는 플래티늄과 같은 비반응성의 유형일 수 있거나, 또는 접합을 위해서 금/주석이 80/20 인 합금일 수 있다. 이들 합금들은 전체적으로 공지의 기술에 따라서, 구성 성분 금속들의 교번되는 층들로 증착된다: 다양한 층들은 합금-일반적으로 공융 합금-에 올바른 조성을 제공하는 두께들 사이에서 적절한 비율로 제조되며, 예를 들면 최대 5㎛ 인 전체적인 두께를 가질 수 있다.
도 9 의 보조로써 도시되는 단계(77)에서, 포지티브 포토레지스트의 층(60)과 리프트-오프 레지스트의 층(61)은 당해 기술 분야의 업자들에게 "리프트-오프 (lift-off)"로서 알려진 공정에 의해 제거된다. 부조립체(23)는 예를 들면 아세톤과 같은 용매(26) 안으로 잠기는데, 이것은 증착된 층이 없는 가장자리(25)와 하위 에칭부(22)를 통하여 층(60,61)들로 침투하여, 화살표(21)로 표시된 바와 같이 그들을 용해시켜서, 상기 층들을 완전히 제거함으로써 제 2 의 증착된 층(16)을 해제시킴으로써 그것이 떨어져나가게 된다.
이러한 작업은 예를 들면 초음파 세척과 같은 기계적인 작용에 의해 용이하게 되며, 포지티브의 포토레지스트에 상에서만 수행될 수 있다: 이러한 점이 포지티브 포토레지스트가 층(60)을 위해서 선택된 제 2 의 근본적인 이유이다. 다른 한편으로, 만약 네거티브 포토레지스트가 선택되었다면, 오늘날의 기술을 가지고는 리프트-오프의 작업을 수행하는 것이 불가능할 것이다.
단일층 기술이 선택되는 경우에, 용매는 역시 증착된 층이 없이 벽(15)을 통하여 침투될 수 있기 때문에, 상기 단계(77)는 같은 방식으로 수행된다.
단계(77)의 끝에서는 도 10 에 도시된 바와 같이 부조립체(23)가 마무리되는데, 여기에서 다이(51), 외측 패드(52) 및 내측 패드(54)가 도시될 수 있다.
그러나 이러한 공정은 이제 설명될 다수의 기술적인 문제들을 가진다.
도 11 의 단면도에서 도시된 바와 같이, 에칭부(12)가 다이(51)의 면상에 이루어질 때, 예를 들면 ㎛의 십분의 몇이나 또는 백분의 몇인 두께이고 광섬유를 안착시키기 위한 moems 의 적용예에서 필요한 층(60,61)들은 에칭부(12) 때문에 불균일하게 분포된다.
이것은 노광과 현상 도중에 제거되어야 하는 형상의 불충분한 해상도를 발생 시켜서, 공정이 실제로 사용되는 것을 불가능하게 한다.
특히, 에칭부(12)는 ㎛ 의 백분의 몇의 깊이(D)에 도달할 수 있다. 더욱이, 다이(51)가 실리콘으로 제조된다면, 에칭부(21)는 실리콘의 결정학적인 축을 따라서 진전되는 화학 반응에 의해 얻어져서, x 축에 대하여 각도 α= 54.7°를 발생시키는 2 개의 벽(20)을 형성한다. 따라서 에칭부의 폭(W)은:
W = 2D /tan α 이다.
예를 들어서, 에칭부가 대략 625 ㎛ 인 웨이퍼 두께의 절반에 관련된다면, 이것은 약 300 ㎛ 의 깊이(D)에 도달할 것이며, 이러한 경우에 W=425 ㎛ 로서, 상기에 언급된 불균일성을 극단적으로 심각하게 만드는 폭이다.
더욱이, 포지티브 포토레지스트의 선택은 이미 예시된 제 1 및 제 2 의 이유에 의해서 지배되고, 포지티브 포토레지스트의 층은 액체 상태로 적용된다.: 이것은 에칭부에 국부적인 증착의 비평탄성에 유리하다.
제 2 의 기술적인 문제가 또한 존재한다: 예를 들어서 moems 기술에서 만들어진 것과 같은 일부 부조립체에 있어서, 에칭부(12)는 다른 필름들을 포함하는 면과 같은 면 위에 만들어져야 한다. 필름이 증착된 이후에 에칭이 이루어진다면, 실리콘 위에서 화학적인 반응 동안에 필름을 보호할 필요가 있는데, 상기 화학적인 반응은 당해 기술 분야의 업자들에게 알려진 바와 같이 수시간 동안에 대략 80℃ 의 온도에서 KOH 또는 TMAH를 사용하므로 매우 공격적인 것이다.
따라서 공정을 시작할 때 실리콘 안에서 예를 들면 SiO2 의 마스크를 이용하 는 공지의 공정을 통하여 에칭부를 만들고, 이후의 시간에 필름을 증착시켜서 한정하는 것이 바람직스럽지만, 이러한 경우에도 여기 개략된 문젬점들중 제 1 의 것은 다시 발생된다.
본 발명의 목적은 특히 에칭 때문에 불규칙한 표면을 가지는 다이 위에, 소정의 기하학적 형상에 따라서 층을 선택적으로 증착시키는 것이다.
본 발명의 다른 목적은 접합용 합금의 성분들을 교번하는 층들에 선택적으로 증착시키는 것이다.
본 발명의 다른 목적은 에칭부를 전체적인 다이 제조 공정 동안 명확하고 결함 없게 유지하는 것이다.
본 발명의 다른 목적은 특히 에칭 때문에 불규칙한 표면을 가지는 다이 위에 균일한 두께의 층으로 포지티브 포토레지스트의 층을 증착시키는 것이다.
상기의 목적들은 주된 청구 범위들에 한정된 바와 같은 특징을 가지는, 마이크로 가공된 표면을 선택적으로 덮는 방법에 의해 달성된다.
본 발명의 상기의 목적들과 다른 목적들, 특징들과 장점들은 첨부된 도면을 참고하여 비제한적인 예로서 제공되는 바람직한 구현예에 대한 다음의 설명으로부터 명백해질 것이다.
도 1 은 광전자 소자의 축측 투상도를 나타낸다.
도 2 는 공지된 기술에 따라서, 도 1 의 광전자 소자의 제조 공정의 일부에 대한 흐름을 도시한다.
도 3 은 아직 분리되지 않은 다이스(dice)를 포함하는 반도체 재료의 웨이퍼를 나타낸다.
도 4 는 포지티브 포토레지스트의 하나와 리프트-오프 레지스트의 일 층을 유지하는, 에칭부가 없는 다이의 단면도를 나타낸다.
도 5 는 다이 위의 포지티브 포토레지스트의 층의 노출을 나타낸다.
도 6 은 포토레지스트의 같은 층의 현상을 나타낸다.
도 7 은 단일층 기술에서 포토레지스트의 층의 현상을 나타낸다.
도 8 은 공동 안과 포트레지스트의 층 위에서 증착된 층을 나타낸다.
도 9 는 포토레지스트의 층의 리프트-오프를 나타낸다.
도 10 은 설명된 공정의 종료시의 부조립체를 나타낸다.
도 11 은 공지된 기술에 따라서, 에칭부가 제공되고, 그리고 포지티브 포토레지스트의 층과 리프트-오프 레지스트의 층을 유지하는 다이의 단면도이다.
도 12 는 본 발명에 따라서 에칭부를 가진 광전자 소자의 제조 공정의 흐름을 나타낸다.
도 13 은 에칭부를 가진 다이스(dice)를 구비하는, 반도체 재료의 웨이퍼를 나타낸다.
도 14 는 에칭부를 가지고, 네거티브 포토레지스트의 필름을 유지하는 다이의 단면도를 나타낸다.
도 15 는 네거티브 포토레지스트의 필름의 노광을 나타낸다.
도 16 은 네거티브 포토레지스트의 필름의 현상을 나타낸다.
도 17 은 포지티브 포토레지스트의 리프트-오프 레지스트의 층들의 적용을 나타낸다.
도 18 은 포지티브 포토레지스트의 층의 노출을 나타낸다.
도 19 는 포토레지스트의 같은 층의 현상을 나타낸다.
도 20 은 단일층 기술에서 포토레지스트의 층의 현상을 나타낸다.
도 21 은 포토레지스트의 층과 공동 안에서 증착된 층을 나타낸다.
도 22 는 포토레지스트의 층의 리프트-오프(lift off)를 나타낸다.
도 23 은 본 발명에 따라서, 설명된 공정의 끝에서의 부조립체를 나타낸다.
본 발명에 따른 광전자 소자의 제조 공정은 이제 본 발명의 이해를 위하여 필요한 단계들에 제한된, 도 12 의 순서도를 참고하여 설명될 것이다.
단계(170)에서, 웨이퍼(66')는 도 13 의 확대된 부분에 도시된 바와 같이, 에칭부(12)를 가진 다이스(55)(도 13)를 구비하여 이용 가능하게 만들어져 있다. 설명에 있어서, 비제한적인 예로서, 비록 동일한 다이가 다른 재료들, 예를 들면 유리, 세라믹, 또는 다른 절연 재료들 또는 GaAs 또는 다른 반도체 재료나 또는 금속으로 제조될 수 있을지라도, 다이(55)는 실리콘인 것으로 가정한다.
단계(140)에서, 네거티브 포토레지스트의 필름(30)은 도 14 의 단면으로 도시된 바와 같이 다이(55) 위에 펼쳐져 있다. 필름(30)의 두께는 예를 들면 5 와 30 ㎛ 사이이며, 에칭부(12) 위에 정착(settling)되지 않으면서 에칭부(12)를 덮을 수 있을 정도로 충분히 단단(rigid)하다. 에칭부(12)는 이런 방식으로 보호되며, 동시에 그것이 포토레지스트와 접촉할 때 청결하게 유지된다. 필름(30)의 상부 표면은 도면 번호 35 에 의해서 표시되어 있다.
포토레지스트는 그것의 현상 용액들중 하나에서 용해 가능한 상태로 시작하여, 예를 들어 자외선과 같은 조사의 효과를 통하여 중합화(polymerize)되어서 불용성이 된다면 "네거티브"로 불리운다.
단계(141)에서 (도 15), 윈도우(32)가 고정된 제 1 마스크(31)에 의해서 자외선(UV) 조사에 대하여 네거티브 포토레지스트 필름(30)의 노광이 수행된다. 윈도우(32)는 에칭부(12)의 위와 그 둘레의 가장자리에 연장되는데, 예를 들면 10 분의 수 ㎛ 의 폭이다. 네거티브인 포토레지스트는 윈도우(32)에 대응하는 영역(27)에서 중합화되며, 따라서 UV 조사에 의하여 가격되는 반면에, 마스크(31)의 불투명 부분에 의하여 차양에 유지된 영역에서는 해중합화된 상태로 유지된다.
이후의 단계(142)에서, 공지 기술에 따라서 네거티브 포토레지스트의 필름(30)에 대한 현상이 수행되는데, 이것은 용매에 의해서 해중합화되었던 영역에서만 필름을 제거하는 것이다 (도 16): 영역(27)에 대응하여, 측면부(34)에 의해 둘러싸인 덮개(33)가 유지되는데, 이것은 에칭부(12)를 덮는다. UV 조사의 회절과 굴절 현상 때문에, 필름(30)의 중합화는 x-y 평면에 대하여 평행하게, 다이의 면(11)에 근접한 곳에서 보다 큰 정도로 발생하며, 필름의 표면(35)에 근접한 곳에서 보다 작은 정도로 발생한다: 측면부(34)는 따라서 z 축에 평행하지 않지만, 도 16 에 표시된 부호의 약속에 따라서 음의 값인 테이퍼 각도(γ)를 가진다.
단계(171)에서, 공지 기술과 관련하여 이미 설명된 단계(71)와 유사하게, 다이스(55) 위에 리프트-오프 레지스트의 층(161)이 적용되는데, 이것은 도 17 의 단면도에서 표시된 바와 같이 0.5 와 6 mm 사이의 두께를 가진, 마이크로-켐에 의한 LOR(등록상표) 시리즈의 것이다. 리프트-오프 레지스트는 항상 유체 상태로 적용되는데, 예를 들면 스핀 코팅으로 알려진 공정에 의해서 적용된다.
덮개(33)의 테이퍼 각도(γ)는 리프트-오프 레지스트의 보다 우수한 적용 및, 그것의 보다 우수한 평탄화를 증진시킨다.
단계(172)에서, 공지 기술에 대하여 이미 설명된 단계(72)와 유사하게, 리프트-오프 레지스트(161) 위에 통상적인 포지티브 포토레지스트의 층(160)이 적용되는데, 이것은 예를 들면 도 17 에 도시된 바와 같이 0.5 내지 20 mm 의 두께를 가지는 것이다. 포지티브 포토레지스트는 예를 들면 스핀 코팅에 의해서 항상 유체 상태로 적용된다.
도면 번호 114 로 표시된 것은 포토레지스트의 층(160)의 상부 표면인데, 이것은 면(11)과 x-y 평면에 대하여 실질적으로 평행하다.
이러한 방법으로써, 덮개(33)의 존재 덕분에, 상부 표면(114)은 공지 기술에서의 표면(14) 보다 더욱 규칙적이고, 따라서 에칭부의 근접한 곳에서조차도 제어된 치수들을 가진 공동(cavity)이 만들어질 수 있게 한다.
단계(174)에 있어서, 공지된 기술에 대하여 이미 설명된 단계(74)와 유사하게, 윈도우(122)가 제공된 마스크(13)에 의해서 포지티브 포토레지스트를 자외선(UV) 조사에 대하여 노광시키는 것이 수행된다(도 18). 포지티브인 포토레지스트는 윈도우(122)에 대응하는 영역(26)에서 해중합되며, 따라서 UV 조사에 의해서 가격되는 반면에, 마스크의 불투명 부위에 의해 차양 안에 유지되는 영역에서는 불용성으로 유지된다.
다음의 단계(175)에서, 공지된 기술에 대하여 이미 설명된 단계(75)와 유사하게(도 19), 포토레지스트(160)의 층은 공지된 기술에 따라서 현상되는데, 이것은 윈도우(122)를 통하여 자외선(UV) 조사에 의해 해중합된 영역(26)에서만 포토레지스트를 용매로 제거하는 것이며, 따라서 이러한 방식으로 가장자리(25)에 의해 둘러싸인 공동(64)이 만들어진다.
동일한 용매가 아래에 놓인 리프트-오프 레지스트(161)를 포토레지스트(160) 보다 더 큰 정도로 공격함으로써, 하부 에칭부(22)를 형성한다.
다시 이러한 경우에 있어서, 도 20 에 도시된 제 1 단일층의 대안이 존재하는데, 그러한 대안에 따라서 단지 포토레지스트(160)의 단일층만이 형성된다. 이러한 경우에 공동(64')은 벽(15)에 의해 둘러싸이는데, 벽은 이미 언급된 UV 조사의 회절과 반사 현상 때문에 하부 절제 각도 (β)를 나타내며, 이는 도 20 에 표시된 부호의 약속에 따라서 양의 값이다.
다시 도 20 의 보조로 도시된 바와 같이 제 2 단일층의 대안이 존재하는데, 상기 대안에 따라서 포토레지스트(160)의 층만이 형성되며, 이것은 이후에 예를 들면 톨루엔과 같이 상부 표면(114)을 용매에 대하여 보다 저항성이 있게 하는 표면 개질제로 처리된다: 현상 이후에, 같은 포토레지스트(160) 안에서, 하위 에칭부 또는 보다 두드러진 양의 하부 절제 각도(β)를 가지는 벽(15)이 이러한 방식으로 형 성된다.
단계(176)에서, 도 21 의 보조로써 도시되고 공지된 기술에 대하여 이미 설명된 단계(76)와 유사하게, 예를 들면 금속의 진공 증착을, 그대로 유지되었던 표면(114) 및, 단계(175)에서 설명된 현상의 효과를 통하여 덮이지 않았던 표면(11)의 위에 수행한다. 증착은 예를 들면 스퍼터링 또는 전자 비임에 의해 수행되는데, 이들은 모두 공지된 것이고, 그것의 결과는 부조립체(24)로서, 상기 부조립체는 공동(64)과 같은 기하 형태를 취하고 외측 패드(52)와 내측 패드(54)를 효과적으로 구성하는 제 1 증착층(52,54) 및, 표면(114)에 부착된 다른 증착된 층(116)을 구비한다. 다른 한편으로, 하부 에칭부(22) 상에는 층이 증착되지 않는다.
단일층 기술이 선택되었을지라도, 양의 하부 절제 각도(β)와 하부 에칭부가 있다면 그 덕택으로 벽(15) 위에 층이 증착되지 않는다.
증착된 층(52,54)들은 금속성일 수 있거나, 또는 비금속성 재료로 제작될 수 있는데, 예를 들면, 산화물, 질화물, 카바이드등과 같은 것이다.
증착된 층(52,54,116)들이 금속으로 만들어진다면, 이들은 외측 패드(52)나 또는 내측 패드(54)를 만들기 위하여, 예를 들면 티타늄, 금 또는 플래티늄이거나, 또는 접합부를 만들도록 금/주석 80/20 과 같은 비반응성일 수 있다. 이러한 합금들은 항상 공지된 기술에 따라서 성분 금속들의 교번하는 층들로 증착된다: 다양한 층들은 합금-일반적으로 공융 결합-에 올바른 조성을 제공하는 두께들 사이의 적절한 비율로써 만들어지며, 예를 들면 최대 5 ㎛ 인 전체적인 두께를 취할 수 있다.
단계(177)에서, 도 22 의 보조로써 도시되고 공지된 기술에 대하여 이미 설 명되었던 단계(77)와 유사하게, 포지티브 포토레지스트의 층(160)과 리프트-오프 레지스트의 층(161)은 리프트-오프 공정에 의해 제거된다. 부조립체(24)는 용매(36) 안으로 잠겨지는데, 이것은 예를 들면 아세톤이나 또는 보다 우수한 것으로서 마이크로 켐(Micoro-Chem)의 리무버 PG(Remover PG)와 같은 것으로서, 용매는 증착된 층이 없는 하부 에칭부(22)와 가장자리(25)를 통하여 층(160,161)들로 침투되어 화살표(21)로 표시된 방향으로 진행되어 층들을 용해시키고, 그들을 완전히 제거하고 다른 증착된 층(116)을 제거하여, 그것을 벗겨낸다. 상기 작업은 예를 들면 초음파 세척과 같은 기계적인 작용에 의해 용이해진다.
단일층 기술이 채택되었다면, 증착된 층이 없는 벽(15)을 통하여 용매가 침투될 수 있기 때문에, 이러한 단계(177)는 유사한 방식으로 수행된다.
단계(143)에서, 네거티브 포토레지스트의 덮개(33)는 예를 들면 공지된 유형의 플라즈마 작업에 의해 제거된다.
단계(143)의 끝에서 부조립체(24)는 도 23 에 도시된 바와 같이 마무리되는데, 여기에는 다이(55), 에칭부(12), 외측 패드(52) 및 내측 패드(54)가 도시되어 있다.
본 발명은 마이크로 전자 기계 산업 분야에서 마이크로 가공된 표면을 선택적으로 덮을 수 있는 방법을 제공한다.

Claims (20)

  1. 적어도 하나의 에칭부(12)가 만들어지는 상부 표면(11)을 구비하는 다이(55) 위에 마이크로 가공된 표면을 선택적으로 덮는 방법으로서,
    - 네거티브 포토레지스트의 필름(30)을 상기 상부 표면(11)상에 까는 단계(140)로서, 상기 필름(30)은 상기 적어도 하나의 에칭부(12)상에 정착됨 없이 상기 적어도 하나의 에칭부(12)를 덮을 정도로 충분히 단단한, 단계(140);
    - 상기 적어도 하나의 에칭부(12)를 덮는 영역(27) 위의 제 1 의 마스크(31)에 의하여 네거티브 포토레지스트의 상기 필름(30)을 자외선 조사에 대하여 노광시킴으로써 상기 필름(30)이 상기 영역(27)에 대응하여 중합되는 단계(141);
    - 상기 영역(27)에 대응하여 덮개(33)가 상기 적어도 하나의 에칭부(12) 위에 유지되는 방식으로, 네거티브 포토레지스트의 상기 필름(30)의 중합되지 않은 부분을 제거하는 단계(142);
    - 상기 다이(55)의 상기 상부 표면(11)과 상기 덮개(33) 위에 리프트-오프 레지스트의 층(161)을 펼치는 단계(171);
    - 포지티브 포토레지스트의 층(160)을 리프트-오프 레지스트의 상기 층(161) 위에 펼치는 단계(172);를 구비하는 것을 특징으로 하는 마이크로 가공된 표면을 선택적으로 덮는 방법.
  2. 제 1 항에 있어서,
    - 상기 층(160)이 윈도우(122)에 대응하여 해중합(depolymerize)되는 방식으로, 적어도 하나의 윈도우(122)를 구비하는 마스크(13)에 의하여, 포지티브 포토레지스트의 상기 층(160)을 자외선(UV) 조사에 노광시키는 단계(174);
    - 적어도 하나의 공동(cavity, 64)이 획득되는 방식으로, 포지티브 포토레지스트의 상기 층(160)의 해중합된 부분을 제거하는 단계(175);를 구비하는 것을 특징으로 하는 마이크로 가공된 표면을 선택적으로 덮는 방법.
  3. 제 2 항에 있어서,
    상기 적어도 하나의 공동(64)은 가장자리(24)와 하부 에칭부(22)를 구비하고, 포지티브 포토레지스트의 상기 층(160)은 상부 표면(114)을 구비하고,
    - 상기 상부 표면(11) 위에 제 1 의 증착된 층(52,54)을 그리고 상기 상부 표면(114) 위에 다른 증착된 층(116)을 적용하는 단계(176);
    - 상기 가장자리(24)와 상기 하부 에칭부(22)를 통하여 작용하는 용매에 의하여 포지티브 포토레지스트의 상기 층(160)과 리프트-오프 레지스트의 상기 층(161)을 제거하여, 상기 다른 증착된 층(116)을 벗겨내는 단계(177);
    - 네거티브 포토레지스트의 상기 필름(30)을 제거하는 단계(143);를 더 구비하는 것을 특징으로 하는 마이크로 가공된 표면을 선택적으로 덮는 방법.
  4. 제 3 항에 있어서,
    상기 제 1 의 증착된 층(52,54)과 상기 다른 증착된 층(116)이 금속성인 것을 특징으로 하는 마이크로 가공된 표면을 선택적으로 덮는 방법.
  5. 제 4 항에 있어서,
    상기 제 1 의 증착된 층(52, 54)과 상기 다른 층(116)은 금 또는 티타늄 또는 플래티늄의 적어도 하나의 층을 구비하는 것을 특징으로 하는 마이크로 가공된 표면을 선택적으로 덮는 방법.
  6. 제 4 항에 있어서,
    상기 제 1 의 증착된 층(52,54)과 상기 다른 증착된 층(116)은 금/주석 합금의 적어도 하나의 층을 구비하는 것을 특징으로 하는 마이크로 가공된 표면을 선택적으로 덮는 방법.
  7. 제 3 항에 있어서,
    상기 증착된 층(116)과 상기 증착된 층(52,54)은 비금속 재료를 구비하는 것을 특징으로 하는 마이크로 가공된 표면을 선택적으로 덮는 방법.
  8. 제 7 항에 있어서,
    상기 비금속 재료는 산화물을 구비하는 것을 특징으로 하는 마이크로 가공된 표면을 선택적으로 덮는 방법.
  9. 제 7 항에 있어서,
    상기 비금속 재료는 카바이드를 구비하는 것을 특징으로 하는 마이크로 가공된 표면을 선택적으로 덮는 방법.
  10. 제 7 항에 있어서,
    상기 비금속 재료는 질화물을 구비하는 것을 특징으로 하는 마이크로 가공된 표면을 선택적으로 덮는 방법.
  11. 적어도 하나의 에칭부(12)가 만들어지는 상부 표면(11)을 구비하는 다이(55) 위에서 마이크로 가공된 표면을 선택적으로 덮는 방법으로서,
    - 네거티브 포토레지스트의 필름(30)을 상기 상부 표면(11) 위에 까는 단계로서, 상기 필름(30)은 상기 적어도 하나의 에칭부상에 정착됨 없이 상기 적어도 하나의 에칭부(12)를 덮을 정도로 충분히 단단한, 단계(140);
    - 상기 적어도 하나의 에칭부(12)를 덮는 영역(27) 위의 제 1 마스크(31)에 의하여, 네거티브 포토레지스트의 상기 필름(30)을 자외선 조사(UV)에 노광시킴으로써, 상기 필름(30)이 상기 영역(27)에 대응하여 중합되는 단계(141);
    - 상기 영역(27)에 대응하여 덮개(33)가 상기 적어도 하나의 에칭부(12) 위에 유지되는 방식으로, 네거티브 포토레지스트의 상기 필름(30)의 중합되지 않은 부분을 제거하는 단계(142);
    - 포지티브 포토레지스트의 층(160)을 상기 다이(55)의 상기 상부 표면(11)과 상기 덮개(33) 위에 펼치는 단계(172);를 구비하는 것을 특징으로 하는 마이크로 가공된 표면을 선택적으로 덮는 방법.
  12. 제 11 항에 있어서,
    - 상기 층(160)이 윈도우(122)와 대응하여 해중합되도록, 적어도 하나의 윈도우(122)를 구비하는 마스크(13)로, 포지티브 포토레지스트의 상기 층(160)을 자외선(UV) 조사에 노광시키는 단계(174);
    - 적어도 하나의 공동(64')이 획득되는 방식으로, 포지티브 포토레지스트의 상기 층(160)의 해중합된 부분을 제거하는 단계(175);를 구비하는 것을 특징으로 하는 마이크로 가공된 표면을 선택적으로 덮는 방법.
  13. 제 12 항에 있어서,
    상기 적어도 하나의 공동(64')은 벽(15)을 구비하고, 포지티브 포토레지스트의 상기 층(160)은 상부 표면(114)을 구비하며, 상기 방법은:
    - 상기 상부 표면(11) 위에 제 1 의 증착된 층(52,54)을, 그리고 상기 상부 표면(114) 위에 다른 증착된 층(116)을 적용하는 단계(176);
    - 상기 벽(15)을 통하여 작용하는 용매로써 포지티브 포토레지스트의 상기 층(160)을 제거하고, 상기 다른 증착된 층(116)을 벗겨내는 단계(177);
    - 네거티브 포토레지스트의 상기 필름(30)을 제거하는 단계(143);를 더 구비하는 것을 특징으로 하는 마이크로 가공된 표면을 선택적으로 덮는 방법.
  14. 제 13 항에 있어서,
    상기 제 1 의 증착된 층(52,54)과 상기 다른 증착된 층(116)은 금속성인 것을 특징으로 하는 마이크로 가공된 표면을 선택적으로 덮는 방법.
  15. 제 14 항에 있어서,
    상기 제 1 의 증착된 층(52,54)과 상기 다른 증착된 층(116)은 금 또는 티타늄 또는 플래티늄의 적어도 하나의 층을 구비하는 것을 특징으로 하는 마이크로 가공된 표면을 선택적으로 덮는 방법.
  16. 제 14 항에 있어서,
    상기 제 1 의 증착된 층(52,54)과 상기 다른 증착된 층(116)은 금/주석 합금의 적어도 하나의 층을 구비하는 것을 특징으로 하는 마이크로 가공된 표면을 선택적으로 덮는 방법.
  17. 제 13 항에 있어서,
    상기 제 1 의 증착된 층(52,54)과 상기 다른 증착된 층(116)은 비금속 재료로 제조된 것을 특징으로 하는 마이크로 가공된 표면을 선택적으로 덮는 방법.
  18. 제 17 항에 있어서,
    상기 비금속 재료들은 산화물을 구비하는 것을 특징으로 하는 마이크로 가공된 표면을 선택적으로 덮는 방법.
  19. 제 17 항에 있어서,
    상기 비금속 재료들은 카바이드를 구비하는 것을 특징으로 하는 마이크로 가공된 표면을 선택적으로 덮는 방법.
  20. 제 17 항에 있어서,
    상기 비금속 재료들은 질화물을 구비하는 것을 특징으로 하는 마이크로 가공된 표면을 선택적으로 덮는 방법.
KR1020057004246A 2002-09-12 2003-09-11 마이크로 가공된 표면을 선택적으로 덮는 방법 KR100997940B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
ITTO2002A00793 2002-09-12
ITTO2002A000793 2002-09-12
IT000793A ITTO20020793A1 (it) 2002-09-12 2002-09-12 Metodo per ricoprire selettivamente una superficie microlavorata.

Publications (2)

Publication Number Publication Date
KR20050047113A KR20050047113A (ko) 2005-05-19
KR100997940B1 true KR100997940B1 (ko) 2010-12-02

Family

ID=31986049

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020057004246A KR100997940B1 (ko) 2002-09-12 2003-09-11 마이크로 가공된 표면을 선택적으로 덮는 방법

Country Status (12)

Country Link
US (1) US7255799B2 (ko)
EP (1) EP1546028B8 (ko)
JP (1) JP4559859B2 (ko)
KR (1) KR100997940B1 (ko)
CN (1) CN100439233C (ko)
AT (1) ATE553063T1 (ko)
AU (1) AU2003265164B2 (ko)
BR (1) BR0314276A (ko)
CA (1) CA2498669C (ko)
IT (1) ITTO20020793A1 (ko)
RU (1) RU2334304C2 (ko)
WO (1) WO2004025726A2 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010530344A (ja) * 2007-09-21 2010-09-09 エルジー・ケム・リミテッド ネガティブフォトレジストを用いたガラスまたは金属エッチング方法およびこれを用いたクリシェの製造方法
CN101654217B (zh) * 2008-08-21 2011-09-14 博奥生物有限公司 一种制作微元件的方法
JP5370330B2 (ja) * 2010-10-01 2013-12-18 住友金属鉱山株式会社 半導体素子搭載用基板の製造方法
CN103224866A (zh) * 2013-04-28 2013-07-31 王惠莹 一种马铃薯白酒的酿制方法
JP6557447B2 (ja) * 2013-10-31 2019-08-07 日亜化学工業株式会社 半導体素子の製造方法
CN103560083B (zh) * 2013-11-18 2015-12-30 电子科技大学 一种用于非制冷红外焦平面探测器电极图形化的剥离工艺
KR102693845B1 (ko) * 2019-04-16 2024-08-08 어플라이드 머티어리얼스, 인코포레이티드 트렌치들에서의 박막 증착 방법
TWI792260B (zh) * 2021-04-09 2023-02-11 晶瑞光電股份有限公司 利用金屬掀離製程的半導體元件製造方法及其製成之半導體元件

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10168557A (ja) * 1996-12-09 1998-06-23 Hitachi Ltd Ｖ溝付基板の蒸着方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55154737A (en) * 1979-05-22 1980-12-02 Chiyou Lsi Gijutsu Kenkyu Kumiai Method of forming pattern
JPS616830A (ja) * 1984-06-21 1986-01-13 Matsushita Electric Ind Co Ltd パタ−ン形成方法
JPS61142761A (ja) 1984-12-17 1986-06-30 Oki Electric Ind Co Ltd 半導体装置の製造方法
JPS62195146A (ja) * 1986-02-21 1987-08-27 Hitachi Ltd 半導体装置の製造方法
US5091288A (en) 1989-10-27 1992-02-25 Rockwell International Corporation Method of forming detector array contact bumps for improved lift off of excess metal
US5888845A (en) * 1996-05-02 1999-03-30 National Semiconductor Corporation Method of making high sensitivity micro-machined pressure sensors and acoustic transducers
JPH11112045A (ja) * 1997-09-30 1999-04-23 Fujitsu Ltd 微細パターン形成方法及びそれを利用した電子装置の製造方法
GB9819817D0 (en) * 1998-09-12 1998-11-04 Secr Defence Improvements relating to micro-machining
JP2001127155A (ja) * 1999-10-29 2001-05-11 Hitachi Ltd ビルドアップ基板、及びその製法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10168557A (ja) * 1996-12-09 1998-06-23 Hitachi Ltd Ｖ溝付基板の蒸着方法

Also Published As

Publication number Publication date
WO2004025726A2 (en) 2004-03-25
EP1546028B8 (en) 2012-05-23
RU2005110686A (ru) 2005-09-10
KR20050047113A (ko) 2005-05-19
JP4559859B2 (ja) 2010-10-13
BR0314276A (pt) 2005-07-19
CN100439233C (zh) 2008-12-03
ATE553063T1 (de) 2012-04-15
AU2003265164B2 (en) 2010-06-03
RU2334304C2 (ru) 2008-09-20
AU2003265164A1 (en) 2004-04-30
EP1546028A2 (en) 2005-06-29
ITTO20020793A1 (it) 2004-03-13
CN1688504A (zh) 2005-10-26
JP2005539379A (ja) 2005-12-22
CA2498669A1 (en) 2004-03-25
CA2498669C (en) 2013-02-19
WO2004025726A3 (en) 2005-04-28
US20050224453A1 (en) 2005-10-13
EP1546028B1 (en) 2012-04-11
US7255799B2 (en) 2007-08-14

Similar Documents

Publication Publication Date Title
US7271022B2 (en) Process for forming microstructures
US7264984B2 (en) Process for forming MEMS
EP0487380A1 (fr) Procédé de gravure de couches de circuit intégré à profondeur fixée
KR20110028506A (ko) 다단형 기판의 제조 방법
KR100997940B1 (ko) 마이크로 가공된 표면을 선택적으로 덮는 방법
EP2828888B1 (fr) Procédé comprenant la fabrication d'au moins un plot d'assemblage sur un support et l'auto-assemblage d'une puce de circuit integré sur le support avec formation d'un matériau fluorocarboné entourant le plot et exposition du plot et du matériau fluorocarboné à un traitement ultraviolet en présence d'ozone
US11990344B2 (en) Low-cost method of making a hard mask for high resolution and low dimensional variations for the fabrication and manufacturing of micro- and nano-devices and -systems
US6841339B2 (en) Silicon micro-mold and method for fabrication
US6544863B1 (en) Method of fabricating semiconductor wafers having multiple height subsurface layers
CN110382161B (zh) 用于制造工程用掩膜的方法
US6477225B1 (en) X-ray mask and method for providing same
JP2001196351A (ja) Ｋｏｈエッチング液による半導体基板のエッチング中における基板上に形成された構造の表面の金属膜保護
JP2002118055A (ja) アライメントマーク、半導体装置および半導体装置の製造方法
JPS6283481A (ja) マイクロメカニクスにおけるパタ−ン作成方法
RU2803557C1 (ru) Способ формирования сквозных отверстий в стеклянных пластинах
JP2006501072A (ja) 単結晶基板から微細構造物を形成する方法
Chang et al. Lift-off methods for MEMS devices
Kawamura et al. Fabrication of fine metal microstructures packaged in the bonded glass substrates
KR19990002309A (ko) 리가(liga) 공정을 이용한 금속구조물 제조방법
JP2002256474A (ja) 微細構造物の製造方法
JPH0864558A (ja) マイクロ電子機械式デバイスを製造する方法
JP2720814B2 (ja) 電子ビーム描画装置用アパチャおよびその作製方法
JPH02230715A (ja) Ｘ線マスクの製造方法
JPH05832A (ja) ガラス系素材のエツチング加工方法
PL179817B1 (pl) Sposób wytwarzania mikrostruktur krzemowych

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20131108

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20181112

Year of fee payment: 9