JP2006501072A - 単結晶基板から微細構造物を形成する方法 - Google Patents

単結晶基板から微細構造物を形成する方法 Download PDF

Info

Publication number
JP2006501072A
JP2006501072A JP2004539974A JP2004539974A JP2006501072A JP 2006501072 A JP2006501072 A JP 2006501072A JP 2004539974 A JP2004539974 A JP 2004539974A JP 2004539974 A JP2004539974 A JP 2004539974A JP 2006501072 A JP2006501072 A JP 2006501072A
Authority
JP
Japan
Prior art keywords
substrate
hard mask
microstructure
single crystal
patterned hard
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004539974A
Other languages
English (en)
Inventor
マテス,マイケル・エフ
ダンズル,ラルフ・ビー
Original Assignee
メドトロニック・インコーポレーテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by メドトロニック・インコーポレーテッド filed Critical メドトロニック・インコーポレーテッド
Publication of JP2006501072A publication Critical patent/JP2006501072A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00436Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
    • B81C1/00444Surface micromachining, i.e. structuring layers on the substrate
    • B81C1/00468Releasing structures
    • B81C1/00484Processes for releasing structures not provided for in group B81C1/00476

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Recrystallisation Techniques (AREA)
  • Micromachines (AREA)

Abstract

基板から微細構造物を形成する方法が提供される。その方法は、(100)配向を有する単結晶基板を設ける段階、及びイオン注入を所望貫通深さまで行うように基板の第1部分をイオン衝撃に曝す段階を含む。基板の第2部分が、所望貫通深さと少なくとも同じ大きさの深さまで腐食される。次いで、基板が熱処理されて、基板の表面に微細構造物を形成し且つ微細構造物と基板との間の少なくとも部分的分離を行う。

Description

本発明は、一般的に基板から微細構造物を形成する方法に関し、特にイオン注入(ion implantation)を用いて基板から微細構造物を形成する方法に関する。
半導体素子は、機能が指数関数的に成長する間にサイズは収縮し続けている。小形半導体素子の一部類は、小形電子産業において常に成長するとの評価を得つつある小形電子機械体系(MEMS:microelectromechanical systems)である。MEMSは、1又はそれを超える微細構造物、即ち、サブミクロン(sub-μm)から数ミリメートル程度のサイズの構造を含む半導体素子体系である。MEMS機器は、限定はしないが、微細ヒンジ、微細歯車、微細加速度計、微細ビーム、微細弁、検査質量、スイッチング・セル、微細センサを含む。このような機器は、ほんの少数科学技術を挙げれば、光学系統、インクジェット・プリンタ、電気通信系統、医療機器、コンピュータ・ディスク機器、流体計測機器における用途に見出される。
MEMS体系は、通常は、非常に小さい顕微鏡的尺度で実施される多数の複雑で、しばしば費用のかかる処理及び製造工程を含む表面微細機械加工技術を用いて、製造される。表面微細機械加工技術は、微細構造物の結晶構造とは異なる結晶構造を有する材料を覆う微細構造物の形成にしばしば関与している。このような処理は、本質的に応力を掛けられると共にMEMS機器において望ましくなく曲げ又は撓まされる微細構造物を生じることがある。更に通常の表面微細機械加工技術は、長い処理時間中に横腐食の使用を要求し、これは低生産高及び高生産費を生じることになる。
このような腐食は、選択的な腐食液の必要性を要求し、フッ化水素酸等の危険な化学物質への露出を要求する。更に、表面微細機械加工技術は、スティクション、即ち微細構造物が最終水洗及び乾燥工程中に基板に取り付くようにさせる閉込液体によって誘導される現象、を受けやすい材料からつくられた微細構造物を生じる。
本発明の一目的は、基板から微細構造物を形成する改良方法を提供することにある。この目的は、請求項1の方法によって達成される。本発明の有益な実施例は、従属請求項において特徴付けられる。
本発明の典型的実施例に基づいて、基板から微細構造物を形成する方法が提供される。この方法は、(100)配向を有する単結晶基板を設ける段階、及びイオン注入を所望貫通深さまで行うように基板の第1部分をイオン衝撃に曝す段階を含む。基板の第2部分は、所望貫通深さと少なくとも同じ大きさの深さまで腐食される。基板は熱処理されて、基板の表面に微細構造物を形成し且つ微細構造物と基板との間に少なくとも部分的分離を行う。
本発明の別の実施例においては、基板の表面から単結晶構造物を微細機械加工する方法が提供される。本方法は、(100)配向を有する単結晶基板を設ける段階、及び基板の第1部分を露出するように基板上に第1パターン化硬質マスクを形成する段階を含む。基板の第1部分が所望の貫通深さまでイオン注入を行うようにイオン衝撃に曝され、そして、第1パターン化硬質マスクが除去される。基板の第2部分を露出するように、第2パターン化硬質マスクが基板上に形成される。基板の第2部分は、所望の貫通深さと少なくとも同じ大きさの深さまで腐食される。基板は熱処理されて、基板の第1表面に微細構造物を形成し且つ微細構造物と基板との間に少なくとも部分的分離を行う。
本発明は、添付図面に例として示されているが、限定するものではなく、添付図面においては同様な参照番号は類似の要素を表す。当業者は、図面の要素が単純化と簡明化のために図示され、必ずしも縮尺通りには描かれていないことを理解するであろう。例えば、図面中のいくつかの要素は、本発明の実施例の理解を深めるために他の要素に関して誇張されることもある。
下記の記載は、典型的実施例のみであり、本発明の範囲、適応性又は形態をいかなる点においても限定するように意図されてはいない。むしろ、下記の記載は、本発明の典型的実施例を実施するための便宜的な説明を与える。記載された実施例の様々な変更は、添付特許請求の範囲に記載された範囲から逸出せずに、記載された要素の機能及び構成においてなされてもよい。
図1−図7は、イオン注入を用いて解放(released)微細構造物を基板から形成するように、本発明の一典型的実施例に基づく方法を示す。図1において、方法は、(100)配向を有する単結晶半導体基板10を設けることによって開始する。この文脈において、用語「単結晶」は、半導体産業内において一般に用いられている意味を有し、且つ単結晶である材料又は珪素若しくはゲルマニウム、珪素とゲルマニウムとの混合物等の実質的に単結晶である材料を言う。基板10は、n型又はp型のいずれでもよい。第1硬質マスク20は、半導体産業においては公知の標準技術を用いて、基板を覆って付着される。第1硬質マスク20は、二酸化珪素フィルム、窒化珪素フィルム、金属フィルム、又はイオン注入に対して実質的に不浸透性であるその他の材料を含んでいてもよい。本発明の好適実施例においては、第1硬質マスク20は二酸化珪素を含む。図2A及び図2Bにおいて、第1硬質マスク20は、基板20の第1部分15を露出するように標準の半導体写真平版(photolithography)技術を用いて、パターン化される。
図3において、基板10は、所定の放射線量及びエネルギでH+イオン(プロトン)のイオン衝撃に曝されて、図4に示すように、所望の貫通深さ30までの注入を達成する。貫通深さ30は、イオン注入によってつくられつつある微細構造物の厚みを決定するか、代替として、イオン注入によってつくられつつある微細構造物の一部分の厚みを決定してもよい。本発明の一典型的実施例においては、H+イオンの注入は、約1×1016cm−2から約7×1016cm−2までの範囲の放射線量及び約40keVから約80keVまでの範囲のエネルギによって実施される。本発明の好適実施例においては、約4×1016cm−2の放射線量及び約80keVのエネルギによって行われる。図4に示すように、次いで、第1硬質マスク20は除去される。
図5A及び図5Bに示すように、第2硬質マスク40は、基板10を覆って付着され、イオン注入を受けた基板10の第2部分45を露出するように、標準の半導体写真平版技術を用いてパターン化される。本発明の一典型的実施例においては、第2硬質マスク40は、イオン注入に露出された基板10の第1部分15の縁周りに基板10を露出するように、パターン化されてもよい。代替として、第2硬質マスク40はパターン化されてイオン衝撃(ion bombardment)に曝された基板10の第1部分15付近で基板10の領域を露出して、続く腐食が側縁において基板10の残部からイオン衝撃に曝された基板10の第1部分15を分離するように働く。このようにして、第2硬質マスク40は、解放微細構造物が続いてつくられるように、適切にパターン化されてもよい。
図6において、基板10は次いで所望の貫通深さ30と少なくとも同じ大きさの基板深さまで腐食(etch)を受ける。腐食は、フッ化水素酸若しくはその他同類の流体等の湿式腐食、プラズマ等の乾式腐食、又は基板10を腐食させるのに適した半導体産業において公知の任意の他の腐食でもよい。第2硬質マスク40は基板10から除去される。
図7において、基板10は、次いで熱処理されて形成された微細構造物50が貫通深さ30において基板10から分離又は剥離するようにされる。本発明の一典型的実施例においては、基板は窒素ガス内で約400−600℃、約15分から1時間の焼鈍を受ける。理解されるように、水素イオンが基板から拡散及び飛散する温度及び時間以下に焼鈍温度及び時間を維持することが好ましい。本発明の好適実施例においては、基板10は、窒素ガス内で約500℃、約30分の焼鈍を受ける。本発明の選択的実施例においては、基板10は、周囲環境内で約200−300℃、約30分間の低温焼鈍を先ず受け、続いて窒素ガス内で約500℃、約30分間焼鈍を受ける。
任意の格別な理論に限定されずに、水素イオンが上に与えられた範囲内で放射線量及びエネルギにおいて、(100)格子を有する単結晶基板に埋め込まれたとき、水素イオンは、基板表面に平行な貫通深さにおける平面の周りに分布される泡を形成し始めると信じられる。熱処理のさいに、貫通深さにおける平面より上の基板層と基板残部との間に比較的欠陥のない剥離を含めて、泡が合体する。このような方法は、基板10の単結晶格子と同様な単結晶格子を有する微細構造物50をつくる。
上記実施例においては、硬質マスク40は熱処理以前に取り除かれるけれども、基板10は、硬質マスク40が除去される以前に熱処理されてもよいことは、解るであろう。図1−7に示すように、解放微細構造物50は、上述した方法において使用された硬質マスクのパターン化に基づいてつくられてもよい。このような解放微細構造物は、被微細構造ヒンジ、弁、歯車、ビーム、検査質量等の微細機器に用いられてもよい。
図8−図13は、イオン注入を用いて、開放(freed)微細構造物を基板から形成するために、本発明の別の典型的実施例に基づく方法を示す。この方法は、図1を参照して上述した基板10のような単結晶半導体基板を設けることによって開始する。第1硬質マスク60は、半導体産業において公知の標準技術を用いて、基板10を覆って付着される。第1硬質マスク60は、図1を参照して上述した硬質マスク20が構成される任意の材料を含んでいてもよい。図9A及び図9Bにおいて、第1硬質マスク60は、標準半導体写真平版技術を用いてパターン化されて、以下に詳述するように、開放微細構造物を続いて形成するのに適した基板10の第1部分65を露出する。
図10を参照すると、基板10は、次に所定の放射線量及びエネルギにおいてH+イオンのイオン衝撃に曝されて、図11に示すように、所望の貫通深さ70まで注入を行う。貫通深さは、基板10から解放される微細構造物の厚み、又は代替として熱処理により基板10から分離される微細構造物の表面を決定してもよい。H+イオンの注入は、図3及び図4を参照して上述した放射線量及びエネルギにおいて実行されてもよい。図11に示すように、第1硬質マスク60は次いで除去される。
図12A及び図12Bにおいて、第2硬質マスク80は基板10を覆って付着され、標準の半導体写真平版技術を用いてパターン化されて、イオン注入を受けた基板10の第2部分75を露出する。本発明の一典型的実施例においては、第2硬質マスク80はパターン化されて、イオン注入に露出された基板10の第1部分65の縁周りに基板10を露出する。代替として、第2硬質マスク80はパターン化されてイオン衝撃を受ける基板10の第1部分65付近の基板10領域を露出して、続く腐食がイオン衝撃を受けた基板10の第1部分65を側縁において基板10の残部から分離する働きをする。このようにして、第2硬質マスク80は適切にパターン化されて、開放微細構造物が、次に詳述するように、続いてつくられる。基板10は、所望の貫通深さ70と少なくとも同じ大きさの基板深さまで腐食を受ける。
図13において、基板10は次に熱処理されて、貫通深さ70において基板10から分離又は剥離するように開放微細構造物を誘導する。図7を参照して上述した熱処理は、開放微細構造物90をつくるように用いられてもよい。再び、基板10から形成された微細構造物90は、基板10の格子と同じ単結晶格子を有する。上記実施例においては、第2硬質マスク80は熱処理以前に除去されるけれども、基板10は、硬質マスク80が除去される以前に熱処理されてもよいことは、解るであろう。
本発明の更に別の典型的実施例においては、上述した方法が開放閉込微細構造物を形成するように使用されてもよい。このような微細構造物は、例えば、微細弁等の様々な機器をつくるように用いられてもよい。本発明のこの典型的実施例においては、図8から図12Bまでを参照して上述した手順が完成されてもよい。図12A及び図12Bを参照して述べたように、基板10の腐食に続いて、フォトレジスト100が基板に貼られ、半導体産業においては公知の標準の半導体写真平版技術を用いてパターン化されて、必要でない硬質マスクを露出する。露出された不要な硬質マスクは、図14に示すように、基板10から除去される。図15において、フォトレジストが次に基板10から除去される。
代替実施例(図示せず)においては、腐食以後に第2硬質マスク80が基板10から除去され、中間層が基板10を覆って形成されてもよい。イオン衝撃に曝されなかった基板10の領域は、次にマスクされ、又、イオン衝撃に曝された基板10の領域を覆う中間層が除去される。マスクが除去されて、第2硬質マスク80が示されている箇所に中間層が形成されることを除いて、図15に示す構造と類似の構造を形成する。中間層は、第2硬質マスク80が形成される任意の材料、又は開放閉込(feed, entrapped)微細構造物を形成するのに適した任意の他の材料を含んでいてもよい。
図16において、第2材料層110が第2硬質マスク80(又は上述したように、中間層)に接着される。第2材料層は、珪素若しくはゲルマニウム、又は珪素とゲルマニウムとの混合物から形成されたウエーハ、その他のエピタキシャル材料層、又は基板10に接着するのに適した任意の他の材料層を含んでいてもよい。本発明の好ましい実施例においては、第2材料層110は第2硬質マスク80に融解接着される。好適実施例においては、第2材料層110は、約600℃から1200℃までの範囲にある温度で、約1−5時間の熱処理によって第2硬質マスク80に融解接着される。更に好適な実施例においては、約1×10−3ミリバールの真空をつくり、窒素ガス中で約1000ニュートンの力を約30秒間加え、窒素ガス中で約800℃の温度、約3時間、焼鈍することによって、第2材料層110が第2硬質マスク80に融解接着される。
上述したような高温接着工程が第2材料層110を第2硬質マスク80に接着するために用いられるならば、高温接着は、図17に示すように、貫通深さ70において基板10から分離又は剥離する開放閉込微細構造物120を生じる。代替として、第2材料層110を基板10に接着した後に、基板10は熱処理されて、開放閉込微細構造物120を誘導して、貫通深さ70において基板10から分離又は剥離させてもよい。図7を参照して上述した熱処理は、開放閉込微細構造物120をつくるように用いられてもよい。
再び、基板10から形成された開放閉込微細構造物120は、基板10の格子と同じ単結晶格子を有している。従って、一例として、基板10は、比較的欠陥のない単結晶珪素から形成され、第2材料層110は比較的欠陥のない単結晶珪素から形成され、また、開放閉込微細構造物120は同様に比較的欠陥のない単結晶珪素から形成される。
上述した記載において、本発明は特定の実施例を参照して述べられた。しかし、当業者であれば種々の修正及び変更が特許請求の範囲に記載された本発明の範囲を逸出せずになされうることは、解るであろう。従って、明細書及び図面は、限定的意味と言うよりはむしろ事例として認識されるべきであり、全てのこのような修正は本発明の範囲内に含まれるように意図されている。
本発明の1実施例による解放微細構造物の形成の図解的断面図。 本発明の1実施例による解放微細構造物の形成の図解的断面図。 本発明の1実施例による解放微細構造物の形成の図解的断面図。 本発明の1実施例による解放微細構造物の形成の図解的断面図。 本発明の1実施例による解放微細構造物の形成の図解的断面図。 本発明の1実施例による解放微細構造物の形成の図解的断面図。 本発明の1実施例による解放微細構造物の形成の図解的断面図。 本発明の別の実施例による開放微細構造物の形成の図解的断面図。 本発明の別の実施例による開放微細構造物の形成の図解的断面図。 本発明の別の実施例による開放微細構造物の形成の図解的断面図。 本発明の別の実施例による開放微細構造物の形成の図解的断面図。 本発明の別の実施例による開放微細構造物の形成の図解的断面図。 本発明の別の実施例による開放微細構造物の形成の図解的断面図。 本発明の1実施例による開放閉込微細構造物の形成の図解的断面図。 本発明の1実施例による開放閉込微細構造物の形成の図解的断面図。 本発明の1実施例による開放閉込微細構造物の形成の図解的断面図。 本発明の1実施例による開放閉込微細構造物の形成の図解的断面図である。

Claims (11)

  1. 基板から微細構造物を形成する方法であって、(100)配向を有する単結晶基板を設ける段階、イオン注入を所望貫通深さまで行うように前記基板の第1部分をイオン衝撃に曝す段階、前記基板の第2部分を前記所望貫通深さと少なくとも同じ程度の深さまで腐食させる段階、及び前記基板を熱処理して前記基板の第1表面に微細構造物を形成し且つ該微細構造物と前記基板との間に少なくとも部分的分離を生じさせる段階を含む方法。
  2. 前記基板の前記第2部分は前記基板の前記第1部分の少なくとも一部を含む請求項1に記載の方法。
  3. 前記曝す段階の前に前記基板に第1パターン化硬質マスクを形成する段階を更に含む請求項1又は2に記載の方法。
  4. 前記曝す段階の後に前記第1パターン化硬質マスクを除去する段階を更に含む請求項3に記載の方法。
  5. 前記腐食させる段階の前に前記基板に第2パターン化硬質マスクを形成する段階を更に含む請求項4に記載の方法。
  6. 前記腐食させる段階の後に前記第2パターン化硬質マスクを除去する段階を更に含む請求項5に記載の方法。
  7. 前記基板は、単結晶珪素及び単結晶ゲルマニウムのうち少なくとも1つを含む請求項1に記載の方法。
  8. 前記第1パターン化硬質マスク及び/又は前記第2パターン化硬質マスクは、二酸化珪素、窒化珪素、及び金属のうちの1つを含む請求項3又は5に記載の方法。
  9. 前記基板の前記第1部分から前記第2パターン化硬質マスクを除去する段階を更に含む請求項5に記載の方法。
  10. 前記熱処理する段階の前に材料層を前記第2パターン化硬質マスクに接着する段階を更に含む請求項9に記載の方法。
  11. 前記腐食させる段階の後で且つ前記熱処理する段階の前に、前記第2パターン化硬質マスクを除去する段階、前記基板の前記第1部分を除いて該基板を覆う第1材料層を形成する段階、及び第2材料層を前記第1材料層に接着する段階を更に含む、請求項5に記載の方法。
JP2004539974A 2002-09-27 2003-09-25 単結晶基板から微細構造物を形成する方法 Pending JP2006501072A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/256,395 US6793830B2 (en) 2002-09-27 2002-09-27 Method for forming a microstructure from a monocrystalline substrate
PCT/US2003/030408 WO2004028960A2 (en) 2002-09-27 2003-09-25 Method for forming a microstructure from a monocrystalline substrate

Publications (1)

Publication Number Publication Date
JP2006501072A true JP2006501072A (ja) 2006-01-12

Family

ID=32029267

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004539974A Pending JP2006501072A (ja) 2002-09-27 2003-09-25 単結晶基板から微細構造物を形成する方法

Country Status (5)

Country Link
US (1) US6793830B2 (ja)
EP (1) EP1546030A2 (ja)
JP (1) JP2006501072A (ja)
CA (1) CA2500359A1 (ja)
WO (1) WO2004028960A2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030234815A1 (en) * 2002-06-21 2003-12-25 Delaney Paul J. Controlling a user interface
US7179719B2 (en) * 2004-09-28 2007-02-20 Sharp Laboratories Of America, Inc. System and method for hydrogen exfoliation
US7381343B2 (en) * 2005-07-08 2008-06-03 International Business Machines Corporation Hard mask structure for patterning of materials
WO2011109702A2 (en) * 2010-03-05 2011-09-09 Cornell University Monocrystalline epitaxially aligned nanostructures and related methods

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4996082A (en) 1985-04-26 1991-02-26 Wisconsin Alumni Research Foundation Sealed cavity semiconductor pressure transducers and method of producing the same
FR2681472B1 (fr) 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
US5397904A (en) * 1992-07-02 1995-03-14 Cornell Research Foundation, Inc. Transistor microstructure
US5332469A (en) * 1992-11-12 1994-07-26 Ford Motor Company Capacitive surface micromachined differential pressure sensor
US5441597A (en) 1992-12-01 1995-08-15 Honeywell Inc. Microstructure gas valve control forming method
FR2746919B1 (fr) * 1996-03-28 1998-04-24 Commissariat Energie Atomique Capteur a jauge de contrainte utilisant l'effet piezoresistif et son procede de fabrication
JP3697106B2 (ja) * 1998-05-15 2005-09-21 キヤノン株式会社 半導体基板の作製方法及び半導体薄膜の作製方法
US6433401B1 (en) * 1999-04-06 2002-08-13 Analog Devices Imi, Inc. Microfabricated structures with trench-isolation using bonded-substrates and cavities
KR100314622B1 (ko) * 1999-06-15 2001-11-17 이형도 마이크로 센서 및 그 패키지방법
US6344417B1 (en) * 2000-02-18 2002-02-05 Silicon Wafer Technologies Method for micro-mechanical structures
JP3701185B2 (ja) * 2000-09-06 2005-09-28 富士通日立プラズマディスプレイ株式会社 プラズマディスプレイパネルの製造方法

Also Published As

Publication number Publication date
WO2004028960A3 (en) 2004-08-19
CA2500359A1 (en) 2004-04-08
US6793830B2 (en) 2004-09-21
WO2004028960A2 (en) 2004-04-08
EP1546030A2 (en) 2005-06-29
US20040060897A1 (en) 2004-04-01

Similar Documents

Publication Publication Date Title
JP4425631B2 (ja) 超小型構成部品を含む薄膜層を製造するための方法
JP3970943B2 (ja) 薄膜の上に集積部品を製造する方法
JP6604740B2 (ja) 半導体基板および液体吐出ヘッド用基板の作製方法
US20060286767A1 (en) Novel thinning process for 3 - dimensional integration via wafer bonding
US9607854B2 (en) Methods to reduce debonding forces on flexible semiconductor films disposed on vapor-releasing adhesives
US6197697B1 (en) Method of patterning semiconductor materials and other brittle materials
JP2017034164A (ja) インプリント用テンプレートおよびその製造方法、および半導体装置の製造方法
US6544863B1 (en) Method of fabricating semiconductor wafers having multiple height subsurface layers
WO2013140094A1 (fr) Procédé de fabrication d'au moins un plot d'assemblage sur un support pour l'auto -assemblage d'une puce de circuit intégré sur le support par formation d'un matériau fluoré entourant le plot et exposition du plot et du matériau fluoré à un traitement ultraviolet en présence d ' ozone
JP2006501072A (ja) 単結晶基板から微細構造物を形成する方法
US6930051B1 (en) Method to fabricate multi-level silicon-based microstructures via use of an etching delay layer
US6821342B2 (en) Method for forming suspended microstructures
JPH0281426A (ja) 半導体装置の製造方法
US6156217A (en) Method for the purpose of producing a stencil mask
JP2004268206A (ja) 被加工基板の湿式エッチング方法
JP2007081258A (ja) パターン形成方法
US9588417B2 (en) Photomask pellicle
CN112786513B (zh) 一种薄膜器件的加工方法及薄膜器件
US10662058B1 (en) Wet etch patterning of an aluminum nitride film
RU2672033C1 (ru) Способ формирования областей кремния в объеме кремниевой пластины
JP2022185882A (ja) 微細構造体用モールドおよび微細構造体用モールドの製造方法
JP5368753B2 (ja) 加工基板の製造方法
JP2008244323A (ja) ステンシルマスク
KR101818592B1 (ko) 미세 세라믹 패턴 형성 방법
CN118083902A (zh) 一种硅晶片的刻蚀方法和半导体结构