JP3970943B2 - 薄膜の上に集積部品を製造する方法 - Google Patents
薄膜の上に集積部品を製造する方法 Download PDFInfo
- Publication number
- JP3970943B2 JP3970943B2 JP01097995A JP1097995A JP3970943B2 JP 3970943 B2 JP3970943 B2 JP 3970943B2 JP 01097995 A JP01097995 A JP 01097995A JP 1097995 A JP1097995 A JP 1097995A JP 3970943 B2 JP3970943 B2 JP 3970943B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- film
- channel
- intermediate film
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Weting (AREA)
Description
【０００１】
【産業上の利用分野】
本発明は、薄膜で構成される集積部品のための基板と、前記基板を作成する方法とに関する。
【０００２】
これらの集積部品は、（トランジスタ、メモリ、マイクロプロセッサのような）電子回路、または（ミラー、電子発光ダイオード、電気・光学変調器、電気・音響変調器のような）光学部品またはオプトエレクトロニクス部品、または（圧力センサ、温度センサのような）センサであることができる。
【０００３】
これらの集積部品は、さらに全体的にいえば、薄膜の上に作成することができるすべての素子であることができる。
【０００４】
本発明は、マイクロエレクトロニクスの分野に、および薄膜の上に集積回路を作成する分野に、特に応用することができる。
【０００５】
【従来の技術およびその問題点】
マイクロエレクトロニクスにおける基板の１つの役割は、それらの表面の上に作成される部品を機械的に支持することである。部品を実際に作成する時、この支持の役割は特に重要である。けれども、これらの部品が作成されてしまうと、場合によっては、基板は大きな空間を占めることがある。
【０００６】
また、一定の応用では、薄膜基板の上に部品を作成することが行われる。これらの薄膜基板の厚さは、部品が作成される時の機械的処理および機械的応力に耐えるのに十分な堅牢性を備えるには通常は不十分であるので、基板をさらに厚くすることが製造時に本質的に重要である。
【０００７】
薄膜の上に基板を最終的に得るために、後で、基板を研磨して処理することも可能である。また別の解決法は、部品を備えた薄い表面膜をそれから引き離すために、基板を分離することである。
【０００８】
この分離は、好ましくは１つの平面に沿って、基板を２つの部分に分離することである。
【０００９】
けれども、これらの分離操作または研磨操作は、部品に修復不可能な損傷を与える機械的応力および／または熱的応力を、多分、部品に加えるであろう。
【００１０】
【問題点を解決するための手段】
本発明の１つの目的は、部品の製造のために十分に堅牢でかつ耐性を有するという必要性と、薄膜基板を得るという要請とを満たし、特にさらに複雑な構造体の中にそれらを集積することができる、薄膜構造体を得ることである。
【００１１】
このことを実施するためにさらに詳細にいえば、、本発明は、支持構造体と、種々の部品が作成される非導電体の薄膜とを備えた、集積部品のための基板に関する。この基板は、化学的にエッチング可能な材料で作成された中間膜をさらに有する。この中間膜は、支持構造体を薄膜に連結する。この中間膜を、少なくとも１個の化学的エッチング・チヤンネルが横断している。
【００１２】
非導電体の薄膜は、半導体材料または非導電体材料で作成された１個の膜であることができる、または部分膜の集合体であることができる。部分膜の集合体である場合、部分膜の少なくとも１つは、半導体材料または非導電体材料で作成される。
【００１３】
支持構造体は、薄膜よりも十分に大きな厚さを有することが好ましい。
【００１４】
この構造体により、処理工程に対し機械的に耐える基板が得られ、およびその中またはその上に部品が作成される表層の薄膜が、湾曲するまたは分裂することのない基板が得られる。
【００１５】
中間膜の１つの役割は、集積部品の作成の期間中、薄膜を基板の上にしっかりと保持することであり、それにより薄膜にひび割れが起こることが防止される。
【００１６】
けれども、中間膜の主要な役割は、薄膜と基板とを分離することができることである。
【００１７】
中間膜は化学的にエッチング可能な材料で作成されるので、集積部品が作成された後、この中間膜を化学的に除去することができ、したがって薄膜が自由になることができる。この操作の期間中、中間膜に対し化学的エッチングが行われる。その結果、集積部品は、機械的応力または熱的応力を少しも受けない。
【００１８】
もし集積部品を作成するのに用いられる材料の性質が保護されることが要求されるならば、化学的エッチングの期間中、集積部品を保護するための保護膜を備えることができる。
【００１９】
本発明の１つの重要な特性に従い、１個または複数個のチヤンネルがこの中間膜を横断する。これらのチヤンネルにより、化学的処理液に浸されている期間中、中間膜の深さ方向に広範囲に灌流することができる。したがって、中間膜をエッチングするための化学物質がこの中間膜の中を循環することができ、それにより縁だけでなく、深さ方向にもできるだけ十分に除去を行うことができる。実際、薄膜を基板から分離する時、薄膜に損傷を与えないで薄膜を自由にすることは、極めて重要である。
【００２０】
中間膜の中にチヤンネルを作成することにより、中間膜を非常に急速にかつ均一にエッチングすることができる。これらのチヤンネルは中間膜の厚さの中の任意の位置に作成することができるが、作成を容易に行うことができるためには、中間膜の表面から作成が行われる。さらに、チヤンネルの深さは、中間膜の厚さに達することができる。
【００２１】
本発明の１つの特性に従い、中間膜と薄膜とを連結する表面全体にわたって、中間膜の化学的エッチングの改良された分布を得るために、直交するチヤンネルのネットワークが中間膜を横断して作成される。
【００２２】
本発明の１つの変更実施例では、チヤンネルが蛇形または螺旋形に巻かれて中間膜を横断する。
【００２３】
１個のチヤンネルの場合のチヤンネルのネットワークまたはチヤンネルのラインは、高速でかつ均一に分布した化学的エッチングが可能であるために十分に蜜であることが必要であるが、これらのチヤンネルは、中間膜を支持する機能に悪い影響を与えないように、その幅が大き過ぎたりまたは断面が大き過ぎることがあってはならない。
【００２４】
中間膜が集積部品を作成する際に必要な化学的処理を受けないことが確実に得られるために、１個または複数個のチヤンネルが膜の縁によって閉じられることが好ましい。チヤンネルの端部を横方向に封止している縁は十分に厚く作成され、それにより化学的処理に耐えることができる。チヤンネルが開放されていないので、中間膜はその周縁において、集積部品の作成処理工程により影響を受けることが多分ある。
【００２５】
化学的エッチングの前に、縁が除去され、チヤンネルが開放される。チヤンネルを外向きに開放することは、中間膜の周囲の少なくとも一部分をエッチングすることにより、そして縁を乾式エッチングの方法によりエッチングすることにより、集積部品に影響を与えることなく実行することができる。また別の解決方法は、集積部品の切断ラインに対応する領域の中の膜をエッチングすることである。
【００２６】
本発明に従い、基板を作成する方法は、下記の順次の段階を有する。
【００２７】
（イ） 化学的にエッチング可能な材料で作成され、かつほぼ平坦な１つの自由表面を有する中間膜を、支持構造体の上に作成する段階と、
（ロ） 前記膜を横断する少なくとも１つの化学的エッチング・チヤンネルを作成するために、自由表面を通して中間膜をエッチングする段階、およびそれにより１個または複数個のチヤンネルを閉じるために膜の中の１つの縁を維持する段階と、
（ハ） 集積部品の作成のために中間膜の自由表面の上に非導電体の薄膜を作成する段階、および前記表面の上のチヤンネルを封止する段階が行われる。前記薄膜は、中間膜の化学的エッチングにより、支持構造体から引き離すことができる。
【００２８】
薄い基板の上に集積部品を得るために、本発明の方法では、下記の段階が続けて行われる。
【００２９】
（ニ） 薄膜の上に集積部品を作成する段階と、
（ホ） １個または複数個の化学的エッチング・チヤンネルを開放する段階と、
（ヘ） 支持構造体から薄膜を引き離すために、１個または複数個のチヤンネルを通して化学的にエッチングすることにより、中間膜を除去する段階が行われる。
【００３０】
１個または複数個のチヤンネルのエッチングは、適切なマスクを通しての乾式エッチングまたは湿式エッチング、またはレーザ処理を行い次に異方的化学エッチングが行われるエッチング方法のような、従来の技術により利点を有して行うことができる。後者の方法は、「マイクロ装置技術９２（Ｍｉｃｒｏ Ｓｙｓｔｅｍ Ｔｅｃｈｎｏｌｏｇｉｅｓ ９２）」、マイクロ・エレクトロ・オプト・メカニック・システム・アンド・コンポーネンツに関する第３回国際会議、ベルリン、１９９２年１０月２１日〜２３日、ｖｄｅ−ｖｅｒｌａｇ ｇｍｂｈ−ヘルベリ・ライヒル、ベルリン、オッフェンバッハ、のＭ．アラビはか名の文献「マイクロ装置の応用における＜１１１＞シリコンのレーザ加工および異方的エッチング（Ｌａｓｅｒ Ｍａｃｈｉｎｉｎｇ ａｎｄ ＡｎｉｓｏｔｒｏｐｉｃＥｔｃｈｉｎｇ ｏｆ ＜１１１＞ Ｓｉｌｉｃｏｎ ｆｏｒ Ａｐｐｌｉｃａｔｉｏｎ ｉｎ Ｍｉｃｒｏｓｙｓｔｅｍ）」に開示されている。
【００３１】
この技術は、結晶面＜１１１＞のエッチング速度が、他の結晶面のエッチング速度と異なることに基づいている。
【００３２】
この技術により、レーザ・ビームによりエッチングされるべき膜の局所的溶融により、結晶面＜１１１＞が破壊される。第２に、化学的処理によりレーザ・ビームによりエッチングされた領域が除去され、その時、破壊されない＜１１１＞結晶面は「停止」膜としての役割を果たす。この技術により、その幅と位置が極めて精密に制御されたチヤンネルを得ることができる。
【００３３】
中間膜の自由表面の上に薄膜が作成される時、それは１個または複数個のチヤンネルを被覆するであろう。それにより、チヤンネルは外部から隔離される。
【００３４】
この応用例は、部品を作成するのに用いられる熱処理と両立する気体圧力をチヤンネルの上に閉じ込めるように、制御された雰囲気の中で好都合に実行することができる。
【００３５】
中間膜の上に薄膜を作成するために、またはさらに具体的にいえば、薄膜それ自身を得るために、いくつかの方法が可能である。
【００３６】
例えば、中間膜の上に第２基板または厚い膜を作成し、そしてその後、この膜を研磨して薄膜を得ることが可能である。
【００３７】
この研磨の際の機械的応力または熱的応力は、この段階では集積部品がまだ作成されていないので、全体的には損傷を与えることはない。
【００３８】
けれども、分離法は実施が容易であるので用いることが好ましく、本発明に対して最もよく適合している。
【００３９】
この方法により、中間膜の上の分離面の位置に、分離可能な構造体が作成される。この分離面は、平坦な表面からこの構造体の中に、希ガスまたは水素イオンを注入することにより得ることができる。このことにより、この面の位置に微小な気体の泡が発生し、それにより第１に、分離可能な構造体の中で質量の大きな部分との間に境界が定まり、そして第２に、将来薄膜となる部分との間の境界が定まる。分離可能な構造体の１つの実施例が、出願中特許第ＥＰ−Ａ−０，５３３，５５１号に開示されている。分離可能な構造体は、将来薄膜となる構造体部分と接触した分離可能な構造体を配置することにより、中間膜の上に取り付けられる。分離可能な構造体は、例えば原子間結合により、中間膜と一体化される。行われる操作が完了した時、熱処理により、微小な気泡により定められる面に沿って分離が起こる。
【００４０】
【実施例】
図１に示された基板は、通常、円柱形であり、かつシリコン板またはガラス板のような機械的支持構造体１と、化学的にエッチング可能な材料で作成された中間膜３と、薄膜５と、を有する。
【００４１】
薄膜５それ自身が集積部品を作成するための「基板」を構成する。薄膜５は、半導体材料または非導電体材料で作成された１個の膜で形成されることもできるし、また１組の部分膜で形成されることもできる。前記部分膜の中の少なくとも１つは、半導体材料または非導電体材料で作成される。ここで説明される実施例の場合、薄膜５は単結晶シリコンで作成される。薄膜５の厚さは、例えば、１μｍである。
【００４２】
膜３の中に、中央領域７を区別することができる。チヤンネル９が中央領域７を横断している。これらのチヤンネルは、膜３の上側表面と高さが揃っており、そして領域７の中に均一に分布している。
【００４３】
領域７は、円形の縁１３により取り囲まれている。縁１３は、チヤンネル９を横方向に閉じている。
【００４４】
図面には、チヤンネルの横断面と膜３の厚さが示されている。図面では、縁１３の幅が拡大されて示されている。
【００４５】
縁１３の幅は十分に大きく、薄膜５の中に集積部品を作成する際に行われる処理工程の影響を受けない。例えば、縁１３の幅は４ｍｍであり、一方膜３の厚さは約１０μｍである。チヤンネルは、２μｍと５０μｍとの間の範囲の幅を有する。
【００４６】
表面１１に関しては、薄膜５のこの表面に接してチヤンネル９を作成することにより、チヤンネル９が封止される。
【００４７】
図２は、表面１１に平行な面Ｂ−Ｂに沿っての横断面図である。チヤンネル９の分布と表面１１が、図２に明確に示されている。
【００４８】
この図面は、特に、チヤンネル９の端部が縁１３により封止されていることを示している。縁１３は、中央領域７との境界を定める。
【００４９】
チヤンネル９は、直交したネットワークを形成している。
【００５０】
例えば、このネットワークのピッチは、幅が１０μｍのチヤンネル９に対し、１００μｍである。
【００５１】
図３から図５までの図面により、本発明の１つの特徴に従う基板の製造の種々の段階を容易に理解することができる。
【００５２】
図３に対応する第１段階では、第１基板を構成する構造体１の上に、化学的にエッチング可能な膜３が作成される。例えば、厚さが１０μｍの酸化シリコンの膜が沈着により作成される。この沈着は、化学的蒸気相沈着により実行することができる。
【００５３】
次に、膜３の中央領域７にエッチングが行われて、チヤンネル９が作成される。このエッチングは、適切なマスクを通しての乾式エッチングまたは湿式エッチングのいずれかにより、またはレーザ・ビーム処理と化学的処理とを組み合わせたよく知られた技術により、行うことができる。
【００５４】
次の段階は、膜３の表面１１の上に、分離可能な構造体のような第２構造体１７を取り付ける段階である。例えばこのことは、ほぼ平坦な表面１９を有する単結晶シリコンのブロックに関係する。気体の微小な泡の膜２１が、構造体１７の中に注入されることにより前もって作成される。
【００５５】
表面１９にほぼ平行である膜２１は分離面を構成し、そして構造体１７の中で、後で薄膜となる表層部分２３との境界を定める。
【００５６】
膜３の上に構造体１７を、その表層部分２３を通して、一体化する操作が行われる。この一体化は、例えば原子間結合により行われる。このようにして、図５に示された装置が得られる。
【００５７】
構造体１７を分離する段階により、構造体１７から表層部分２３を引き離すことができる。引き離された表層部分が、図１に示されたように、本発明の基板の薄膜５になる。この薄膜の厚さは約１マイクロメートルである。
【００５８】
これで、この基板に集積部品を作成する用意ができた。
【００５９】
この薄膜の中にまたはこの薄膜の上に、従来の技術により部品が作成される。
【００６０】
これらの部品を保護するために、窒化シリコンのような材料で作成された保護膜（図示されていない）を備えることができる。
【００６１】
集積部品が作成されそして保護が行われた時、支持構造体１から薄膜５を分離することが可能である。
【００６２】
図６に示されているように、基板の中央領域７を取り囲んでいる縁１３が少なくとも除去される。したがって、チヤンネル９が外側に向かって開放される。
【００６３】
この実施例では、縁１３を除去するために、まず、薄膜にエッチングが行われる。このエッチングは、基板の周囲の上で、および集積部品の存在していない領域の中で、乾式法により行うことができる。したがって、このエッチングは部品に影響を与えることはない。
【００６４】
次に、膜５の被覆されていない領域において中間膜にエッチングが行われ、それにより縁の少なくとも一部分が除去され、そしてチヤンネルが開放される。
【００６５】
このエッチングの後、基板が化学的処理液に中に浸され、それによりチヤンネル９を通して膜３の体積部分にエッチングが行われる。膜３が酸化シリコンで作成されているいまの場合には、フッ化水素酸（ＦＨ）の処理液が用いられる。
【００６６】
化学的エッチングの速度は、処理液の温度により、およびこの処理液の可能な撹拌運動により、制御することができる。
【００６７】
このエッチングの期間中、集積部品は窒化シリコンの膜（図示されていない）により保護される。
【００６８】
膜３にエッチングが行われるとすぐに、この膜に平行な面に沿って少なくとも全体が、構造体１から薄膜５それ自身が引き離される。
【００６９】
このように本発明により、集積部品の作成のために十分に堅牢な基板が得られる。この十分に堅牢な基板により、部品に損傷を与えることなく、薄膜を得ることを可能にする。
【図面の簡単な説明】
【図１】本発明に従う円柱形基板のチヤンネルのＡ−Ａに沿っての横断面図。
【図２】中間膜の表面に沿っての基板のＢ−Ｂにおける横断面図。
【図３】本発明の基板を作成するための方法の最初の段階を示したＡ−Ａに沿っての横断面図。
【図４】本発明の基板を作成するための方法の次の段階を示したＡ−Ａに沿っての横断面図。
【図５】本発明の基板を作成するための方法のさらに次の段階を示したＡ−Ａに沿っての横断面図。
【図６】本発明に従いそして表層膜を分離して作成された、基板のＡ−Ａに沿っての横断面図。
【符号の説明】
１ 支持構造体
３ 中間膜
５ 薄膜
９ チヤンネル
【産業上の利用分野】
本発明は、薄膜で構成される集積部品のための基板と、前記基板を作成する方法とに関する。
【０００２】
これらの集積部品は、（トランジスタ、メモリ、マイクロプロセッサのような）電子回路、または（ミラー、電子発光ダイオード、電気・光学変調器、電気・音響変調器のような）光学部品またはオプトエレクトロニクス部品、または（圧力センサ、温度センサのような）センサであることができる。
【０００３】
これらの集積部品は、さらに全体的にいえば、薄膜の上に作成することができるすべての素子であることができる。
【０００４】
本発明は、マイクロエレクトロニクスの分野に、および薄膜の上に集積回路を作成する分野に、特に応用することができる。
【０００５】
【従来の技術およびその問題点】
マイクロエレクトロニクスにおける基板の１つの役割は、それらの表面の上に作成される部品を機械的に支持することである。部品を実際に作成する時、この支持の役割は特に重要である。けれども、これらの部品が作成されてしまうと、場合によっては、基板は大きな空間を占めることがある。
【０００６】
また、一定の応用では、薄膜基板の上に部品を作成することが行われる。これらの薄膜基板の厚さは、部品が作成される時の機械的処理および機械的応力に耐えるのに十分な堅牢性を備えるには通常は不十分であるので、基板をさらに厚くすることが製造時に本質的に重要である。
【０００７】
薄膜の上に基板を最終的に得るために、後で、基板を研磨して処理することも可能である。また別の解決法は、部品を備えた薄い表面膜をそれから引き離すために、基板を分離することである。
【０００８】
この分離は、好ましくは１つの平面に沿って、基板を２つの部分に分離することである。
【０００９】
けれども、これらの分離操作または研磨操作は、部品に修復不可能な損傷を与える機械的応力および／または熱的応力を、多分、部品に加えるであろう。
【００１０】
【問題点を解決するための手段】
本発明の１つの目的は、部品の製造のために十分に堅牢でかつ耐性を有するという必要性と、薄膜基板を得るという要請とを満たし、特にさらに複雑な構造体の中にそれらを集積することができる、薄膜構造体を得ることである。
【００１１】
このことを実施するためにさらに詳細にいえば、、本発明は、支持構造体と、種々の部品が作成される非導電体の薄膜とを備えた、集積部品のための基板に関する。この基板は、化学的にエッチング可能な材料で作成された中間膜をさらに有する。この中間膜は、支持構造体を薄膜に連結する。この中間膜を、少なくとも１個の化学的エッチング・チヤンネルが横断している。
【００１２】
非導電体の薄膜は、半導体材料または非導電体材料で作成された１個の膜であることができる、または部分膜の集合体であることができる。部分膜の集合体である場合、部分膜の少なくとも１つは、半導体材料または非導電体材料で作成される。
【００１３】
支持構造体は、薄膜よりも十分に大きな厚さを有することが好ましい。
【００１４】
この構造体により、処理工程に対し機械的に耐える基板が得られ、およびその中またはその上に部品が作成される表層の薄膜が、湾曲するまたは分裂することのない基板が得られる。
【００１５】
中間膜の１つの役割は、集積部品の作成の期間中、薄膜を基板の上にしっかりと保持することであり、それにより薄膜にひび割れが起こることが防止される。
【００１６】
けれども、中間膜の主要な役割は、薄膜と基板とを分離することができることである。
【００１７】
中間膜は化学的にエッチング可能な材料で作成されるので、集積部品が作成された後、この中間膜を化学的に除去することができ、したがって薄膜が自由になることができる。この操作の期間中、中間膜に対し化学的エッチングが行われる。その結果、集積部品は、機械的応力または熱的応力を少しも受けない。
【００１８】
もし集積部品を作成するのに用いられる材料の性質が保護されることが要求されるならば、化学的エッチングの期間中、集積部品を保護するための保護膜を備えることができる。
【００１９】
本発明の１つの重要な特性に従い、１個または複数個のチヤンネルがこの中間膜を横断する。これらのチヤンネルにより、化学的処理液に浸されている期間中、中間膜の深さ方向に広範囲に灌流することができる。したがって、中間膜をエッチングするための化学物質がこの中間膜の中を循環することができ、それにより縁だけでなく、深さ方向にもできるだけ十分に除去を行うことができる。実際、薄膜を基板から分離する時、薄膜に損傷を与えないで薄膜を自由にすることは、極めて重要である。
【００２０】
中間膜の中にチヤンネルを作成することにより、中間膜を非常に急速にかつ均一にエッチングすることができる。これらのチヤンネルは中間膜の厚さの中の任意の位置に作成することができるが、作成を容易に行うことができるためには、中間膜の表面から作成が行われる。さらに、チヤンネルの深さは、中間膜の厚さに達することができる。
【００２１】
本発明の１つの特性に従い、中間膜と薄膜とを連結する表面全体にわたって、中間膜の化学的エッチングの改良された分布を得るために、直交するチヤンネルのネットワークが中間膜を横断して作成される。
【００２２】
本発明の１つの変更実施例では、チヤンネルが蛇形または螺旋形に巻かれて中間膜を横断する。
【００２３】
１個のチヤンネルの場合のチヤンネルのネットワークまたはチヤンネルのラインは、高速でかつ均一に分布した化学的エッチングが可能であるために十分に蜜であることが必要であるが、これらのチヤンネルは、中間膜を支持する機能に悪い影響を与えないように、その幅が大き過ぎたりまたは断面が大き過ぎることがあってはならない。
【００２４】
中間膜が集積部品を作成する際に必要な化学的処理を受けないことが確実に得られるために、１個または複数個のチヤンネルが膜の縁によって閉じられることが好ましい。チヤンネルの端部を横方向に封止している縁は十分に厚く作成され、それにより化学的処理に耐えることができる。チヤンネルが開放されていないので、中間膜はその周縁において、集積部品の作成処理工程により影響を受けることが多分ある。
【００２５】
化学的エッチングの前に、縁が除去され、チヤンネルが開放される。チヤンネルを外向きに開放することは、中間膜の周囲の少なくとも一部分をエッチングすることにより、そして縁を乾式エッチングの方法によりエッチングすることにより、集積部品に影響を与えることなく実行することができる。また別の解決方法は、集積部品の切断ラインに対応する領域の中の膜をエッチングすることである。
【００２６】
本発明に従い、基板を作成する方法は、下記の順次の段階を有する。
【００２７】
（イ） 化学的にエッチング可能な材料で作成され、かつほぼ平坦な１つの自由表面を有する中間膜を、支持構造体の上に作成する段階と、
（ロ） 前記膜を横断する少なくとも１つの化学的エッチング・チヤンネルを作成するために、自由表面を通して中間膜をエッチングする段階、およびそれにより１個または複数個のチヤンネルを閉じるために膜の中の１つの縁を維持する段階と、
（ハ） 集積部品の作成のために中間膜の自由表面の上に非導電体の薄膜を作成する段階、および前記表面の上のチヤンネルを封止する段階が行われる。前記薄膜は、中間膜の化学的エッチングにより、支持構造体から引き離すことができる。
【００２８】
薄い基板の上に集積部品を得るために、本発明の方法では、下記の段階が続けて行われる。
【００２９】
（ニ） 薄膜の上に集積部品を作成する段階と、
（ホ） １個または複数個の化学的エッチング・チヤンネルを開放する段階と、
（ヘ） 支持構造体から薄膜を引き離すために、１個または複数個のチヤンネルを通して化学的にエッチングすることにより、中間膜を除去する段階が行われる。
【００３０】
１個または複数個のチヤンネルのエッチングは、適切なマスクを通しての乾式エッチングまたは湿式エッチング、またはレーザ処理を行い次に異方的化学エッチングが行われるエッチング方法のような、従来の技術により利点を有して行うことができる。後者の方法は、「マイクロ装置技術９２（Ｍｉｃｒｏ Ｓｙｓｔｅｍ Ｔｅｃｈｎｏｌｏｇｉｅｓ ９２）」、マイクロ・エレクトロ・オプト・メカニック・システム・アンド・コンポーネンツに関する第３回国際会議、ベルリン、１９９２年１０月２１日〜２３日、ｖｄｅ−ｖｅｒｌａｇ ｇｍｂｈ−ヘルベリ・ライヒル、ベルリン、オッフェンバッハ、のＭ．アラビはか名の文献「マイクロ装置の応用における＜１１１＞シリコンのレーザ加工および異方的エッチング（Ｌａｓｅｒ Ｍａｃｈｉｎｉｎｇ ａｎｄ ＡｎｉｓｏｔｒｏｐｉｃＥｔｃｈｉｎｇ ｏｆ ＜１１１＞ Ｓｉｌｉｃｏｎ ｆｏｒ Ａｐｐｌｉｃａｔｉｏｎ ｉｎ Ｍｉｃｒｏｓｙｓｔｅｍ）」に開示されている。
【００３１】
この技術は、結晶面＜１１１＞のエッチング速度が、他の結晶面のエッチング速度と異なることに基づいている。
【００３２】
この技術により、レーザ・ビームによりエッチングされるべき膜の局所的溶融により、結晶面＜１１１＞が破壊される。第２に、化学的処理によりレーザ・ビームによりエッチングされた領域が除去され、その時、破壊されない＜１１１＞結晶面は「停止」膜としての役割を果たす。この技術により、その幅と位置が極めて精密に制御されたチヤンネルを得ることができる。
【００３３】
中間膜の自由表面の上に薄膜が作成される時、それは１個または複数個のチヤンネルを被覆するであろう。それにより、チヤンネルは外部から隔離される。
【００３４】
この応用例は、部品を作成するのに用いられる熱処理と両立する気体圧力をチヤンネルの上に閉じ込めるように、制御された雰囲気の中で好都合に実行することができる。
【００３５】
中間膜の上に薄膜を作成するために、またはさらに具体的にいえば、薄膜それ自身を得るために、いくつかの方法が可能である。
【００３６】
例えば、中間膜の上に第２基板または厚い膜を作成し、そしてその後、この膜を研磨して薄膜を得ることが可能である。
【００３７】
この研磨の際の機械的応力または熱的応力は、この段階では集積部品がまだ作成されていないので、全体的には損傷を与えることはない。
【００３８】
けれども、分離法は実施が容易であるので用いることが好ましく、本発明に対して最もよく適合している。
【００３９】
この方法により、中間膜の上の分離面の位置に、分離可能な構造体が作成される。この分離面は、平坦な表面からこの構造体の中に、希ガスまたは水素イオンを注入することにより得ることができる。このことにより、この面の位置に微小な気体の泡が発生し、それにより第１に、分離可能な構造体の中で質量の大きな部分との間に境界が定まり、そして第２に、将来薄膜となる部分との間の境界が定まる。分離可能な構造体の１つの実施例が、出願中特許第ＥＰ−Ａ−０，５３３，５５１号に開示されている。分離可能な構造体は、将来薄膜となる構造体部分と接触した分離可能な構造体を配置することにより、中間膜の上に取り付けられる。分離可能な構造体は、例えば原子間結合により、中間膜と一体化される。行われる操作が完了した時、熱処理により、微小な気泡により定められる面に沿って分離が起こる。
【００４０】
【実施例】
図１に示された基板は、通常、円柱形であり、かつシリコン板またはガラス板のような機械的支持構造体１と、化学的にエッチング可能な材料で作成された中間膜３と、薄膜５と、を有する。
【００４１】
薄膜５それ自身が集積部品を作成するための「基板」を構成する。薄膜５は、半導体材料または非導電体材料で作成された１個の膜で形成されることもできるし、また１組の部分膜で形成されることもできる。前記部分膜の中の少なくとも１つは、半導体材料または非導電体材料で作成される。ここで説明される実施例の場合、薄膜５は単結晶シリコンで作成される。薄膜５の厚さは、例えば、１μｍである。
【００４２】
膜３の中に、中央領域７を区別することができる。チヤンネル９が中央領域７を横断している。これらのチヤンネルは、膜３の上側表面と高さが揃っており、そして領域７の中に均一に分布している。
【００４３】
領域７は、円形の縁１３により取り囲まれている。縁１３は、チヤンネル９を横方向に閉じている。
【００４４】
図面には、チヤンネルの横断面と膜３の厚さが示されている。図面では、縁１３の幅が拡大されて示されている。
【００４５】
縁１３の幅は十分に大きく、薄膜５の中に集積部品を作成する際に行われる処理工程の影響を受けない。例えば、縁１３の幅は４ｍｍであり、一方膜３の厚さは約１０μｍである。チヤンネルは、２μｍと５０μｍとの間の範囲の幅を有する。
【００４６】
表面１１に関しては、薄膜５のこの表面に接してチヤンネル９を作成することにより、チヤンネル９が封止される。
【００４７】
図２は、表面１１に平行な面Ｂ−Ｂに沿っての横断面図である。チヤンネル９の分布と表面１１が、図２に明確に示されている。
【００４８】
この図面は、特に、チヤンネル９の端部が縁１３により封止されていることを示している。縁１３は、中央領域７との境界を定める。
【００４９】
チヤンネル９は、直交したネットワークを形成している。
【００５０】
例えば、このネットワークのピッチは、幅が１０μｍのチヤンネル９に対し、１００μｍである。
【００５１】
図３から図５までの図面により、本発明の１つの特徴に従う基板の製造の種々の段階を容易に理解することができる。
【００５２】
図３に対応する第１段階では、第１基板を構成する構造体１の上に、化学的にエッチング可能な膜３が作成される。例えば、厚さが１０μｍの酸化シリコンの膜が沈着により作成される。この沈着は、化学的蒸気相沈着により実行することができる。
【００５３】
次に、膜３の中央領域７にエッチングが行われて、チヤンネル９が作成される。このエッチングは、適切なマスクを通しての乾式エッチングまたは湿式エッチングのいずれかにより、またはレーザ・ビーム処理と化学的処理とを組み合わせたよく知られた技術により、行うことができる。
【００５４】
次の段階は、膜３の表面１１の上に、分離可能な構造体のような第２構造体１７を取り付ける段階である。例えばこのことは、ほぼ平坦な表面１９を有する単結晶シリコンのブロックに関係する。気体の微小な泡の膜２１が、構造体１７の中に注入されることにより前もって作成される。
【００５５】
表面１９にほぼ平行である膜２１は分離面を構成し、そして構造体１７の中で、後で薄膜となる表層部分２３との境界を定める。
【００５６】
膜３の上に構造体１７を、その表層部分２３を通して、一体化する操作が行われる。この一体化は、例えば原子間結合により行われる。このようにして、図５に示された装置が得られる。
【００５７】
構造体１７を分離する段階により、構造体１７から表層部分２３を引き離すことができる。引き離された表層部分が、図１に示されたように、本発明の基板の薄膜５になる。この薄膜の厚さは約１マイクロメートルである。
【００５８】
これで、この基板に集積部品を作成する用意ができた。
【００５９】
この薄膜の中にまたはこの薄膜の上に、従来の技術により部品が作成される。
【００６０】
これらの部品を保護するために、窒化シリコンのような材料で作成された保護膜（図示されていない）を備えることができる。
【００６１】
集積部品が作成されそして保護が行われた時、支持構造体１から薄膜５を分離することが可能である。
【００６２】
図６に示されているように、基板の中央領域７を取り囲んでいる縁１３が少なくとも除去される。したがって、チヤンネル９が外側に向かって開放される。
【００６３】
この実施例では、縁１３を除去するために、まず、薄膜にエッチングが行われる。このエッチングは、基板の周囲の上で、および集積部品の存在していない領域の中で、乾式法により行うことができる。したがって、このエッチングは部品に影響を与えることはない。
【００６４】
次に、膜５の被覆されていない領域において中間膜にエッチングが行われ、それにより縁の少なくとも一部分が除去され、そしてチヤンネルが開放される。
【００６５】
このエッチングの後、基板が化学的処理液に中に浸され、それによりチヤンネル９を通して膜３の体積部分にエッチングが行われる。膜３が酸化シリコンで作成されているいまの場合には、フッ化水素酸（ＦＨ）の処理液が用いられる。
【００６６】
化学的エッチングの速度は、処理液の温度により、およびこの処理液の可能な撹拌運動により、制御することができる。
【００６７】
このエッチングの期間中、集積部品は窒化シリコンの膜（図示されていない）により保護される。
【００６８】
膜３にエッチングが行われるとすぐに、この膜に平行な面に沿って少なくとも全体が、構造体１から薄膜５それ自身が引き離される。
【００６９】
このように本発明により、集積部品の作成のために十分に堅牢な基板が得られる。この十分に堅牢な基板により、部品に損傷を与えることなく、薄膜を得ることを可能にする。
【図面の簡単な説明】
【図１】本発明に従う円柱形基板のチヤンネルのＡ−Ａに沿っての横断面図。
【図２】中間膜の表面に沿っての基板のＢ−Ｂにおける横断面図。
【図３】本発明の基板を作成するための方法の最初の段階を示したＡ−Ａに沿っての横断面図。
【図４】本発明の基板を作成するための方法の次の段階を示したＡ−Ａに沿っての横断面図。
【図５】本発明の基板を作成するための方法のさらに次の段階を示したＡ−Ａに沿っての横断面図。
【図６】本発明に従いそして表層膜を分離して作成された、基板のＡ−Ａに沿っての横断面図。
【符号の説明】
１ 支持構造体
３ 中間膜
５ 薄膜
９ チヤンネル
Claims (5)
- （イ） 支持構造体の上に、前記支持構造体と接する面と反対側に平坦な表面を有する中間膜を、化学的エッチングが可能である材料で作成する段階と、
（ロ） 前記中間膜を前記平坦な表面側からエッチングして前記中間膜を前記平坦な表面に沿って横断する少なくとも１つの化学的エッチング用チヤンネルを作成する段階であって、前記チヤンネルの両端部はエッチングされずに残された前記中間膜の縁で閉じられるように前記化学的エッチング用チヤンネルを作成する段階と、
（ハ） 前記中間膜の前記平坦な表面の上に、集積部品の作成のために半導体材料の薄膜を形成する段階と、
（ニ） 前記薄膜の上に前記集積部品を作成する段階と、
（ホ） 前記化学的エッチング用チヤンネルの両端部の少なくとも一方の前記中間膜の縁を除去して外向きに開放した開口部を作成する段階と、
（ヘ） 前記薄膜を前記支持構造体から引き離すために、前記開口部から前記チヤンネルを通しての化学的エッチングにより前記中間膜を除去する段階と、
を順次に有する、半導体材料で作成された前記薄膜の上に集積部品を製造する方法。 - 請求項１記載の方法において、前記段階（ハ）において、前記中間膜の前記平坦な表面の上に分離面に沿って分離可能な構造体を形成し、前記構造体を前記分離面に沿って分離して、前記構造体の前記中間膜の前記平坦な表面と接触している側を前記薄膜として残す、前記方法。
- 請求項２記載の方法において、前記分離可能な構造体を取り付ける前に、前記構造体の中に前記薄膜との境界を定める前記分離面を得るために微小な気泡の膜が前記構造体の中に注入され、かつ前記分離可能な構造体を取り付けた後に、前記分離面に沿って前記構造体を分離するために熱処理が行われる、前記方法。
- 請求項１記載の方法において、前記段階（へ）において、前記開口部から前記チヤンネルを通してエッチング用化学物質を前記中間膜の中で循環させて前記中間膜を除去する、前記方法。
- 請求項１記載の方法において、前記集積部品が載置されていない前記薄膜の部分に対応する前記中間膜の縁に、前記チヤンネルの前記開口部が設けられている、前記方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR9400834 | 1994-01-26 | ||
| FR9400834A FR2715503B1 (fr) | 1994-01-26 | 1994-01-26 | Substrat pour composants intégrés comportant une couche mince et son procédé de réalisation. |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07263291A JPH07263291A (ja) | 1995-10-13 |
| JP3970943B2 true JP3970943B2 (ja) | 2007-09-05 |
Family
ID=9459418
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP01097995A Expired - Lifetime JP3970943B2 (ja) | 1994-01-26 | 1995-01-26 | 薄膜の上に集積部品を製造する方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5661333A (ja) |
| EP (1) | EP0665587B1 (ja) |
| JP (1) | JP3970943B2 (ja) |
| DE (1) | DE69508816T2 (ja) |
| FR (1) | FR2715503B1 (ja) |
Families Citing this family (47)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5949132A (en) * | 1995-05-02 | 1999-09-07 | Texas Instruments Incorporated | Dambarless leadframe for molded component encapsulation |
| FR2744285B1 (fr) * | 1996-01-25 | 1998-03-06 | Commissariat Energie Atomique | Procede de transfert d'une couche mince d'un substrat initial sur un substrat final |
| FR2748851B1 (fr) * | 1996-05-15 | 1998-08-07 | Commissariat Energie Atomique | Procede de realisation d'une couche mince de materiau semiconducteur |
| DE19630932A1 (de) * | 1996-07-31 | 1998-02-05 | Wacker Siltronic Halbleitermat | Träger für eine Halbleiterscheibe und Verwendung des Trägers |
| US6033974A (en) | 1997-05-12 | 2000-03-07 | Silicon Genesis Corporation | Method for controlled cleaving process |
| US20070122997A1 (en) | 1998-02-19 | 2007-05-31 | Silicon Genesis Corporation | Controlled process and resulting device |
| US6291313B1 (en) | 1997-05-12 | 2001-09-18 | Silicon Genesis Corporation | Method and device for controlled cleaving process |
| WO1998052216A1 (en) * | 1997-05-12 | 1998-11-19 | Silicon Genesis Corporation | A controlled cleavage process |
| US5985742A (en) | 1997-05-12 | 1999-11-16 | Silicon Genesis Corporation | Controlled cleavage process and device for patterned films |
| US6027988A (en) * | 1997-05-28 | 2000-02-22 | The Regents Of The University Of California | Method of separating films from bulk substrates by plasma immersion ion implantation |
| US6548382B1 (en) | 1997-07-18 | 2003-04-15 | Silicon Genesis Corporation | Gettering technique for wafers made using a controlled cleaving process |
| FR2773261B1 (fr) | 1997-12-30 | 2000-01-28 | Commissariat Energie Atomique | Procede pour le transfert d'un film mince comportant une etape de creation d'inclusions |
| US5933750A (en) * | 1998-04-03 | 1999-08-03 | Motorola, Inc. | Method of fabricating a semiconductor device with a thinned substrate |
| US6180495B1 (en) * | 1998-04-03 | 2001-01-30 | Motorola, Inc. | Silicon carbide transistor and method therefor |
| US6291326B1 (en) | 1998-06-23 | 2001-09-18 | Silicon Genesis Corporation | Pre-semiconductor process implant and post-process film separation |
| US6263941B1 (en) | 1999-08-10 | 2001-07-24 | Silicon Genesis Corporation | Nozzle for cleaving substrates |
| US6500732B1 (en) | 1999-08-10 | 2002-12-31 | Silicon Genesis Corporation | Cleaving process to fabricate multilayered substrates using low implantation doses |
| FR2809867B1 (fr) * | 2000-05-30 | 2003-10-24 | Commissariat Energie Atomique | Substrat fragilise et procede de fabrication d'un tel substrat |
| FR2823599B1 (fr) | 2001-04-13 | 2004-12-17 | Commissariat Energie Atomique | Substrat demomtable a tenue mecanique controlee et procede de realisation |
| FR2823596B1 (fr) * | 2001-04-13 | 2004-08-20 | Commissariat Energie Atomique | Substrat ou structure demontable et procede de realisation |
| DE10131249A1 (de) * | 2001-06-28 | 2002-05-23 | Wacker Siltronic Halbleitermat | Verfahren zur Herstellung eines Films oder einer Schicht aus halbleitendem Material |
| FR2828579B1 (fr) * | 2001-08-13 | 2004-01-30 | St Microelectronics Sa | Procede de manipulation d'une plaquette de silicium mince |
| US8187377B2 (en) | 2002-10-04 | 2012-05-29 | Silicon Genesis Corporation | Non-contact etch annealing of strained layers |
| DE10330430A1 (de) * | 2003-07-04 | 2005-02-17 | Schott Ag | Dünnstsubstratträger |
| FR2848336B1 (fr) | 2002-12-09 | 2005-10-28 | Commissariat Energie Atomique | Procede de realisation d'une structure contrainte destinee a etre dissociee |
| US6836059B2 (en) * | 2003-03-25 | 2004-12-28 | Itt Manufacturing Enterprises, Inc. | Image intensifier and electron multiplier therefor |
| FR2856844B1 (fr) | 2003-06-24 | 2006-02-17 | Commissariat Energie Atomique | Circuit integre sur puce de hautes performances |
| FR2857953B1 (fr) | 2003-07-21 | 2006-01-13 | Commissariat Energie Atomique | Structure empilee, et procede pour la fabriquer |
| JP4809600B2 (ja) * | 2003-10-28 | 2011-11-09 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| FR2861497B1 (fr) | 2003-10-28 | 2006-02-10 | Soitec Silicon On Insulator | Procede de transfert catastrophique d'une couche fine apres co-implantation |
| EP1605502A1 (en) * | 2004-06-08 | 2005-12-14 | Interuniversitair Microelektronica Centrum Vzw | Transfer method for the manufacturing of electronic devices |
| EP1605503A3 (en) * | 2004-06-04 | 2008-02-27 | Interuniversitair Microelektronica Centrum ( Imec) | Transfer method for the manufacturing of electronic devices |
| JP4838504B2 (ja) * | 2004-09-08 | 2011-12-14 | キヤノン株式会社 | 半導体装置の製造方法 |
| FR2889887B1 (fr) | 2005-08-16 | 2007-11-09 | Commissariat Energie Atomique | Procede de report d'une couche mince sur un support |
| FR2891281B1 (fr) | 2005-09-28 | 2007-12-28 | Commissariat Energie Atomique | Procede de fabrication d'un element en couches minces. |
| US8993410B2 (en) | 2006-09-08 | 2015-03-31 | Silicon Genesis Corporation | Substrate cleaving under controlled stress conditions |
| US8293619B2 (en) | 2008-08-28 | 2012-10-23 | Silicon Genesis Corporation | Layer transfer of films utilizing controlled propagation |
| US9362439B2 (en) | 2008-05-07 | 2016-06-07 | Silicon Genesis Corporation | Layer transfer of films utilizing controlled shear region |
| US7811900B2 (en) | 2006-09-08 | 2010-10-12 | Silicon Genesis Corporation | Method and structure for fabricating solar cells using a thick layer transfer process |
| FR2910179B1 (fr) | 2006-12-19 | 2009-03-13 | Commissariat Energie Atomique | PROCEDE DE FABRICATION DE COUCHES MINCES DE GaN PAR IMPLANTATION ET RECYCLAGE D'UN SUBSTRAT DE DEPART |
| FR2925221B1 (fr) | 2007-12-17 | 2010-02-19 | Commissariat Energie Atomique | Procede de transfert d'une couche mince |
| US8330126B2 (en) | 2008-08-25 | 2012-12-11 | Silicon Genesis Corporation | Race track configuration and method for wafering silicon solar substrates |
| US8329557B2 (en) | 2009-05-13 | 2012-12-11 | Silicon Genesis Corporation | Techniques for forming thin films by implantation with reduced channeling |
| FR2947098A1 (fr) | 2009-06-18 | 2010-12-24 | Commissariat Energie Atomique | Procede de transfert d'une couche mince sur un substrat cible ayant un coefficient de dilatation thermique different de celui de la couche mince |
| FR2978600B1 (fr) | 2011-07-25 | 2014-02-07 | Soitec Silicon On Insulator | Procede et dispositif de fabrication de couche de materiau semi-conducteur |
| DE102012112989A1 (de) * | 2012-12-21 | 2014-06-26 | Ev Group E. Thallner Gmbh | Verfahren zum Aufbringen einer Temporärbondschicht |
| FR3019374A1 (fr) | 2014-03-28 | 2015-10-02 | Soitec Silicon On Insulator | Procede de separation et de transfert de couches |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR1348742A (fr) * | 1962-02-03 | 1964-01-10 | Siemens Ag | Dispositif semi-conducteur |
| NL7404364A (nl) * | 1974-04-01 | 1975-10-03 | Philips Nv | Werkwijze en inrichting voor het bewerken van vlakke voorwerpen. |
| GB1546758A (en) * | 1975-04-11 | 1979-05-31 | English Electric Valve Co Ltd | Electron-emissive semiconductor devices |
| JPS5466777A (en) * | 1977-11-07 | 1979-05-29 | Mitsubishi Electric Corp | Manufacture for semiconductor device |
| FR2681472B1 (fr) * | 1991-09-18 | 1993-10-29 | Commissariat Energie Atomique | Procede de fabrication de films minces de materiau semiconducteur. |
| FR2684801B1 (fr) * | 1991-12-06 | 1997-01-24 | Picogiga Sa | Procede de realisation de composants semiconducteurs, notamment sur gaas ou inp, avec recuperation du substrat par voie chimique. |
-
1994
- 1994-01-26 FR FR9400834A patent/FR2715503B1/fr not_active Expired - Lifetime
-
1995
- 1995-01-24 EP EP95400149A patent/EP0665587B1/fr not_active Expired - Lifetime
- 1995-01-24 DE DE69508816T patent/DE69508816T2/de not_active Expired - Lifetime
- 1995-01-25 US US08/377,835 patent/US5661333A/en not_active Expired - Lifetime
- 1995-01-26 JP JP01097995A patent/JP3970943B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07263291A (ja) | 1995-10-13 |
| FR2715503A1 (fr) | 1995-07-28 |
| US5661333A (en) | 1997-08-26 |
| DE69508816T2 (de) | 1999-10-07 |
| FR2715503B1 (fr) | 1996-04-05 |
| EP0665587A1 (fr) | 1995-08-02 |
| DE69508816D1 (de) | 1999-05-12 |
| EP0665587B1 (fr) | 1999-04-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3970943B2 (ja) | 薄膜の上に集積部品を製造する方法 | |
| US6417075B1 (en) | Method for producing thin substrate layers | |
| EP1253108B1 (en) | Method of fabricating suspended microstructures | |
| KR101291086B1 (ko) | 2개의 플레이트들의 어셈블리에 의해 얻어진 구조물을트리밍하는 방법 | |
| US6599436B1 (en) | Formation of interconnections to microfluidic devices | |
| US6096656A (en) | Formation of microchannels from low-temperature plasma-deposited silicon oxynitride | |
| US5091331A (en) | Ultra-thin circuit fabrication by controlled wafer debonding | |
| US7335527B2 (en) | Method for microfabricating structures using silicon-on-insulator material | |
| US6465158B1 (en) | Semiconductor wafer dividing method | |
| US5006202A (en) | Fabricating method for silicon devices using a two step silicon etching process | |
| US7404870B2 (en) | Methods for forming an assembly for transfer of a useful layer | |
| US6547973B2 (en) | Fabrication of suspended structures using a sacrificial layer | |
| US7595539B2 (en) | Method for release of surface micromachined structures in an epitaxial reactor | |
| JP3347203B2 (ja) | 微細空洞形成方法及び微細空洞を有する微小装置 | |
| US6544863B1 (en) | Method of fabricating semiconductor wafers having multiple height subsurface layers | |
| US6368885B1 (en) | Method for manufacturing a micromechanical component | |
| US20040082147A1 (en) | Layer transfer methods | |
| US7807548B2 (en) | Process of forming and controlling rough interfaces | |
| CN113228319A (zh) | 将表面层转移到腔的方法 | |
| JP2857456B2 (ja) | 半導体膜の製造方法 | |
| JP2005039078A (ja) | 薄板基板構造形成用ウエーハ基板、この製造方法およびｍｅｍｓ素子の製造方法 | |
| US6387851B1 (en) | Micro-fabrication method and equipment thereby | |
| JP2543891B2 (ja) | 微細パタ−ンの形成方法 | |
| KR940005704B1 (ko) | 규소기판 직접 접착방법을 이용한 규소박막 제조방법 | |
| KR100253586B1 (ko) | 반도체 소자의 셀 애퍼처 마스크 제작방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050719 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050909 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20051209 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20051214 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060309 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070123 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070423 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070601 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070607 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100615 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110615 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110615 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120615 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120615 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130615 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |