JP2001196351A - Ｋｏｈエッチング液による半導体基板のエッチング中における基板上に形成された構造の表面の金属膜保護 - Google Patents
Ｋｏｈエッチング液による半導体基板のエッチング中における基板上に形成された構造の表面の金属膜保護Info
- Publication number
- JP2001196351A JP2001196351A JP2000343244A JP2000343244A JP2001196351A JP 2001196351 A JP2001196351 A JP 2001196351A JP 2000343244 A JP2000343244 A JP 2000343244A JP 2000343244 A JP2000343244 A JP 2000343244A JP 2001196351 A JP2001196351 A JP 2001196351A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- gold layer
- substrate
- koh
- reactive agent
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 70
- 239000002184 metal Substances 0.000 title claims abstract description 70
- 239000000758 substrate Substances 0.000 title claims abstract description 47
- 239000004065 semiconductor Substances 0.000 title claims abstract description 20
- 238000005530 etching Methods 0.000 title claims description 37
- 230000004224 protection Effects 0.000 title claims description 18
- 239000007788 liquid Substances 0.000 title description 2
- 239000010931 gold Substances 0.000 claims abstract description 88
- 229910052737 gold Inorganic materials 0.000 claims abstract description 88
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims abstract description 87
- 238000000034 method Methods 0.000 claims abstract description 31
- 239000003795 chemical substances by application Substances 0.000 claims abstract description 29
- 238000000151 deposition Methods 0.000 claims abstract description 15
- 238000004544 sputter deposition Methods 0.000 claims description 26
- 239000000463 material Substances 0.000 claims description 22
- 238000009792 diffusion process Methods 0.000 claims description 17
- 230000004888 barrier function Effects 0.000 claims description 16
- 230000008021 deposition Effects 0.000 claims description 12
- 238000004519 manufacturing process Methods 0.000 claims description 12
- 238000004070 electrodeposition Methods 0.000 claims description 11
- 238000007747 plating Methods 0.000 claims description 5
- 230000001681 protective effect Effects 0.000 abstract description 10
- 230000008569 process Effects 0.000 abstract description 7
- 238000012545 processing Methods 0.000 abstract description 5
- 238000003631 wet chemical etching Methods 0.000 abstract description 3
- 239000010410 layer Substances 0.000 description 137
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 9
- 229910052710 silicon Inorganic materials 0.000 description 9
- 239000010703 silicon Substances 0.000 description 9
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 8
- 235000012431 wafers Nutrition 0.000 description 8
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 7
- 229910052782 aluminium Inorganic materials 0.000 description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 7
- 230000008859 change Effects 0.000 description 7
- 238000002161 passivation Methods 0.000 description 7
- 230000008901 benefit Effects 0.000 description 6
- 230000000873 masking effect Effects 0.000 description 6
- 239000012070 reactive reagent Substances 0.000 description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 239000007769 metal material Substances 0.000 description 4
- 239000002245 particle Substances 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 239000011241 protective layer Substances 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 239000012298 atmosphere Substances 0.000 description 2
- 238000003486 chemical etching Methods 0.000 description 2
- 230000032798 delamination Effects 0.000 description 2
- 238000005459 micromachining Methods 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 230000001737 promoting effect Effects 0.000 description 2
- 238000005478 sputtering type Methods 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 239000004809 Teflon Substances 0.000 description 1
- 229920006362 Teflon® Polymers 0.000 description 1
- MGQQZGJIMOVHRZ-UHFFFAOYSA-N [Si].O=O Chemical compound [Si].O=O MGQQZGJIMOVHRZ-UHFFFAOYSA-N 0.000 description 1
- 230000006978 adaptation Effects 0.000 description 1
- 238000005054 agglomeration Methods 0.000 description 1
- 230000002776 aggregation Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- ONRPGGOGHKMHDT-UHFFFAOYSA-N benzene-1,2-diol;ethane-1,2-diamine Chemical compound NCCN.OC1=CC=CC=C1O ONRPGGOGHKMHDT-UHFFFAOYSA-N 0.000 description 1
- 230000000711 cancerogenic effect Effects 0.000 description 1
- 231100000315 carcinogenic Toxicity 0.000 description 1
- 239000003153 chemical reaction reagent Substances 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000012459 cleaning agent Substances 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 description 1
- 150000002343 gold Chemical class 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 230000036961 partial effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000002829 reductive effect Effects 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 229910001220 stainless steel Inorganic materials 0.000 description 1
- 239000010935 stainless steel Substances 0.000 description 1
- 238000010561 standard procedure Methods 0.000 description 1
- 238000012345 traction test Methods 0.000 description 1
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00777—Preserve existing structures from alteration, e.g. temporary protection during manufacturing
- B81C1/00785—Avoid chemical alteration, e.g. contamination, oxidation or unwanted etching
- B81C1/00801—Avoid alteration of functional structures by etching, e.g. using a passivation layer or an etch stop layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C2201/00—Manufacture or treatment of microstructural devices or systems
- B81C2201/05—Temporary protection of devices or parts of the devices during manufacturing
- B81C2201/053—Depositing a protective layers
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C2203/00—Forming microstructural systems
- B81C2203/07—Integrating an electronic processing unit with a micromechanical structure
- B81C2203/0707—Monolithic integration, i.e. the electronic processing unit is formed on or in the same substrate as the micromechanical structure
- B81C2203/0735—Post-CMOS, i.e. forming the micromechanical structure after the CMOS circuit
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/13144—Gold [Au] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01022—Titanium [Ti]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01039—Yttrium [Y]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Pressure Sensors (AREA)
- Measuring Fluid Pressure (AREA)
- Weting (AREA)
Abstract
(57)【要約】
【課題】 本発明は超小型構造の分野に関し、詳細には
湿式化学エッチングによる微細加工、具体的にはＫＯＨ
による微細加工を受ける予定の半導体基板上にＣＭＯＳ
技術を介して形成された超小型構造に関する。 【解決手段】 本発明によれば、少なくとも１層の外側
金層（４３）を含む金属膜（４０、４１、４３）を構造
の表面に堆積させることによって、このような構造にＫ
ＯＨ反応性試剤に対する保護が提供される。有利にはこ
の金属膜（４０、４１、４３）によって、機械的な保護
装置の使用を省くことができ、したがってウェーハをバ
ッチ処理することが可能になる。本発明はさらに、標準
的な金バンプ・プロセスと完全に両立する。
湿式化学エッチングによる微細加工、具体的にはＫＯＨ
による微細加工を受ける予定の半導体基板上にＣＭＯＳ
技術を介して形成された超小型構造に関する。 【解決手段】 本発明によれば、少なくとも１層の外側
金層（４３）を含む金属膜（４０、４１、４３）を構造
の表面に堆積させることによって、このような構造にＫ
ＯＨ反応性試剤に対する保護が提供される。有利にはこ
の金属膜（４０、４１、４３）によって、機械的な保護
装置の使用を省くことができ、したがってウェーハをバ
ッチ処理することが可能になる。本発明はさらに、標準
的な金バンプ・プロセスと完全に両立する。
Description
【０００１】
【発明の属する技術分野】本発明は超小型構造の分野に
関し、詳細には湿式化学エッチングによる微細加工を受
ける予定の半導体基板上にＣＭＯＳ技術を介して形成さ
れた超小型構造に関する。
関し、詳細には湿式化学エッチングによる微細加工を受
ける予定の半導体基板上にＣＭＯＳ技術を介して形成さ
れた超小型構造に関する。
【０００２】
【従来の技術】ある特定の応用分野では一般に、集積回
路などのＣＭＯＳ素子を予め形成したシリコン基板など
の半導体基板を湿式化学エッチングすることによって微
細加工が実施されている。具体的には、例えば半導体基
板内に空洞を作ることによって形成された膜を含む圧力
センサなどの集積化センサはこの方法で製作される。こ
のセンサの集積回路は、半導体基板の第１の面すなわち
表（おもて）面に形成され、使用するエッチング液に対
して耐性であるマスキング層を予め堆積させた第２の面
すなわち裏面に適当なエッチング液による化学エッチン
グを施す。シリコン半導体基板はＫＯＨエッチング液に
よってエッチングすることができる。この場合、マスキ
ング層は例えば窒化シリコンから形成された膜である。
路などのＣＭＯＳ素子を予め形成したシリコン基板など
の半導体基板を湿式化学エッチングすることによって微
細加工が実施されている。具体的には、例えば半導体基
板内に空洞を作ることによって形成された膜を含む圧力
センサなどの集積化センサはこの方法で製作される。こ
のセンサの集積回路は、半導体基板の第１の面すなわち
表（おもて）面に形成され、使用するエッチング液に対
して耐性であるマスキング層を予め堆積させた第２の面
すなわち裏面に適当なエッチング液による化学エッチン
グを施す。シリコン半導体基板はＫＯＨエッチング液に
よってエッチングすることができる。この場合、マスキ
ング層は例えば窒化シリコンから形成された膜である。
【０００３】このような応用では、集積回路が形成され
た半導体基板面が、エッチング液の反応性試剤によって
エッチングされ得る領域を含む。具体的には基板が、Ｋ
ＯＨ反応性試剤によってエッチングされ得るアルミニウ
ムから形成された接続パッドを含むことがある。そのた
め、このような領域を保護することが必要となる。一般
には、ステンレス鋼またはＴｅｆｌｏｎ（ＴＭ）装置な
どの機械的な保護装置が一般に使用され、ＫＯＨ反応性
試剤によってエッチングされ得るこれらの領域を含む基
板の表面に配置される。
た半導体基板面が、エッチング液の反応性試剤によって
エッチングされ得る領域を含む。具体的には基板が、Ｋ
ＯＨ反応性試剤によってエッチングされ得るアルミニウ
ムから形成された接続パッドを含むことがある。そのた
め、このような領域を保護することが必要となる。一般
には、ステンレス鋼またはＴｅｆｌｏｎ（ＴＭ）装置な
どの機械的な保護装置が一般に使用され、ＫＯＨ反応性
試剤によってエッチングされ得るこれらの領域を含む基
板の表面に配置される。
【０００４】ＫＯＨ化学エッチングによる微細加工の一
般的な欠点は、このような機械的装置を使用して目的の
領域を保護すること、およびこのような使用がウェーハ
ごと処理を伴うことにあり、このことは、半導体産業に
おけるコストおよび歩留りに関する通常の関心に反す
る。
般的な欠点は、このような機械的装置を使用して目的の
領域を保護すること、およびこのような使用がウェーハ
ごと処理を伴うことにあり、このことは、半導体産業に
おけるコストおよび歩留りに関する通常の関心に反す
る。
【０００５】ＫＯＨの代わりにＴＭＡＨ（テトラメチル
アンモニウムヒドロキシド）、ＥＤＰ（エチレンジアミ
ンピロカテコール）などのその他のエッチング液を使用
することも当業者には可能であることに留意されたい。
これらのエッチング液は、アルミニウム接続パッドをエ
ッチングする欠点を持たず、したがって機械的保護装置
の使用を必要としない。しかしこれらの試剤には無視で
きない欠点がある。
アンモニウムヒドロキシド）、ＥＤＰ（エチレンジアミ
ンピロカテコール）などのその他のエッチング液を使用
することも当業者には可能であることに留意されたい。
これらのエッチング液は、アルミニウム接続パッドをエ
ッチングする欠点を持たず、したがって機械的保護装置
の使用を必要としない。しかしこれらの試剤には無視で
きない欠点がある。
【０００６】事実、ＫＯＨエッチング液と比較すると、
ＥＤＰおよびＴＭＡＨエッチング液は高価で安定性も低
い。ＫＯＨの安定度は数か月程度であり、ＴＭＡＨおよ
びＥＤＰエッチング液のそれは、それぞれ数時間程度お
よび数分程度である。ＥＤＰエッチング液には発がん性
があるのではないかと疑われていることにも留意された
い。
ＥＤＰおよびＴＭＡＨエッチング液は高価で安定性も低
い。ＫＯＨの安定度は数か月程度であり、ＴＭＡＨおよ
びＥＤＰエッチング液のそれは、それぞれ数時間程度お
よび数分程度である。ＥＤＰエッチング液には発がん性
があるのではないかと疑われていることにも留意された
い。
【０００７】最近、基板の表面に堆積させた薄い保護膜
によってＫＯＨエッチング液によるエッチングから基板
の表面を保護する手法が開発された。例えば、ＴＲＡＮ
ＳＤＵＣＥＲＳ９７と題されたシカゴでの会議に由来す
るＹ．Ｍａｔｓｕｍｏｔｏの「Ｆｌｕｏｒｏｃａｒｂｏ
ｎ ｆｉｌｍ ｆｏｒ ｐｒｏｔｅｃｔｉｏｎ ｆｒｏ
ｍ ａｌｋａｌｉｎｅ ｅｔｃｈａｎｔ」という題名の
論文には、フルオロカーボンから形成された追加保護層
の使用が記載されている。
によってＫＯＨエッチング液によるエッチングから基板
の表面を保護する手法が開発された。例えば、ＴＲＡＮ
ＳＤＵＣＥＲＳ９７と題されたシカゴでの会議に由来す
るＹ．Ｍａｔｓｕｍｏｔｏの「Ｆｌｕｏｒｏｃａｒｂｏ
ｎ ｆｉｌｍ ｆｏｒ ｐｒｏｔｅｃｔｉｏｎ ｆｒｏ
ｍ ａｌｋａｌｉｎｅ ｅｔｃｈａｎｔ」という題名の
論文には、フルオロカーボンから形成された追加保護層
の使用が記載されている。
【０００８】フルオロカーボンなどの成分を使用する１
つの欠点は、その成分を一般に使用しない工業環境でこ
れを実施するため、追加の装置の使用が必要なことにあ
る。
つの欠点は、その成分を一般に使用しない工業環境でこ
れを実施するため、追加の装置の使用が必要なことにあ
る。
【０００９】このような成分を使用する他の欠点は、こ
の成分が特定のレジストの使用を必要とするため、従来
のフォトリソグラフィ段階と両立しないことにある。さ
らに、このレジストは容易に剥がれやすいことが観察さ
れており、そのためこれをフォトリソグラフィック・マ
スクとして使用することができない。
の成分が特定のレジストの使用を必要とするため、従来
のフォトリソグラフィ段階と両立しないことにある。さ
らに、このレジストは容易に剥がれやすいことが観察さ
れており、そのためこれをフォトリソグラフィック・マ
スクとして使用することができない。
【００１０】基板の表面に堆積させた保護膜に依存し
た、ＫＯＨエッチング液によるエッチングに対する周知
の保護手法の他の欠点は、これらの手法が一般に、電気
接続バンプを形成する標準プロセス、特に、金で作られ
た電気接続バンプを形成する一般に「金バンプ」と呼ば
れる標準プロセスと両立しないことにある。
た、ＫＯＨエッチング液によるエッチングに対する周知
の保護手法の他の欠点は、これらの手法が一般に、電気
接続バンプを形成する標準プロセス、特に、金で作られ
た電気接続バンプを形成する一般に「金バンプ」と呼ば
れる標準プロセスと両立しないことにある。
【００１１】
【発明が解決しようとする課題】したがって本発明の一
目的は、半導体基板上に形成された構造の表面の保護を
提案することにある。この保護は、ＫＯＨエッチング液
によるエッチングに対する耐性を構造の表面に与え、前
述の欠点を克服する。
目的は、半導体基板上に形成された構造の表面の保護を
提案することにある。この保護は、ＫＯＨエッチング液
によるエッチングに対する耐性を構造の表面に与え、前
述の欠点を克服する。
【００１２】本発明の他の目的は、電気接続バンプを形
成する標準方法、特に金バンプと両立するこの種の保護
を提案することにある。
成する標準方法、特に金バンプと両立するこの種の保護
を提案することにある。
【００１３】本発明の他の目的は、この層を形成するの
に使用する材料に関するコスト、歩留りおよび環境に関
連した半導体産業の従来の基準に合致するこの種の保護
を提案することにある。
に使用する材料に関するコスト、歩留りおよび環境に関
連した半導体産業の従来の基準に合致するこの種の保護
を提案することにある。
【００１４】
【課題を解決するための手段】したがって本発明は、Ｋ
ＯＨエッチング液によってエッチングする予定の半導体
基板上に形成された一構造に関する。その特徴は、少な
くとも基板の表面の一領域を覆うように表面に形成され
た金属膜を含み、この金属膜が反応性試剤に対して耐性
である少なくとも１層の外側金層を含むことを特徴とす
る構造。
ＯＨエッチング液によってエッチングする予定の半導体
基板上に形成された一構造に関する。その特徴は、少な
くとも基板の表面の一領域を覆うように表面に形成され
た金属膜を含み、この金属膜が反応性試剤に対して耐性
である少なくとも１層の外側金層を含むことを特徴とす
る構造。
【００１５】本発明はさらにこのような構造を製造する
一方法に関する。その特徴は、第１の面すなわち表面と
第２の面すなわち裏面を有する基板上に構造を製造する
方法であって、この基板が、ＫＯＨ反応性試剤によって
エッチングする予定の半導体ベース材料から形成され、
この方法が、前記ＫＯＨ反応性試剤によってエッチング
され得る材料から形成された少なくとも１つの領域を前
記表面に形成する第１の段階および前記ＫＯＨ反応性試
剤によって前記基板をエッチングする第２の段階を含む
方法であって、前記第２の段階の前に、少なくとも前記
領域を覆い、前記第２の段階中の前記ＫＯＨ反応性試剤
によるエッチングから前記少なくとも１つの領域を保護
するよう、少なくとも１層の外側金層を含む金属膜を構
造の前記表面に形成することを特徴とする方法。
一方法に関する。その特徴は、第１の面すなわち表面と
第２の面すなわち裏面を有する基板上に構造を製造する
方法であって、この基板が、ＫＯＨ反応性試剤によって
エッチングする予定の半導体ベース材料から形成され、
この方法が、前記ＫＯＨ反応性試剤によってエッチング
され得る材料から形成された少なくとも１つの領域を前
記表面に形成する第１の段階および前記ＫＯＨ反応性試
剤によって前記基板をエッチングする第２の段階を含む
方法であって、前記第２の段階の前に、少なくとも前記
領域を覆い、前記第２の段階中の前記ＫＯＨ反応性試剤
によるエッチングから前記少なくとも１つの領域を保護
するよう、少なくとも１層の外側金層を含む金属膜を構
造の前記表面に形成することを特徴とする方法。
【００１６】本発明さらに、誘電体膜を有する集積化セ
ンサを製造する一方法に関する。その特徴は、集積化セ
ンサが、第１の面すなわち表面および第２の面すなわち
裏面を有する基板に作られ、この基板が、ＫＯＨ反応性
試剤によってエッチングする予定の半導体ベース材料か
ら形成され、この方法が少なくとも基板の前記表面に誘
電体層を形成し、前記ＫＯＨ反応性試剤によってエッチ
ングされ得る材料から形成された少なくとも１つの接続
パッドを前記誘電体層上に形成することから成る第１の
段階と、前記接続パッドの上方に少なくとも１つの電気
バンプを形成することから成る第２の段階と、前記集積
化センサの膜を形成するために前記反応性試剤によって
基板の裏面をエッチングすることから成る第３の段階を
含む方法であって、前記第２の段階中に、前記少なくと
も１つの電気バンプを前記第２の段階中に形成するため
のめっきベースとして使用する少なくとも１層の外側金
層を含む金属膜を、少なくとも前記接続パッドを覆うよ
うに、かつ前記第３の段階中の前記反応性試剤によるエ
ッチングに対する保護として前記表面上に形成すること
を特徴とする。
ンサを製造する一方法に関する。その特徴は、集積化セ
ンサが、第１の面すなわち表面および第２の面すなわち
裏面を有する基板に作られ、この基板が、ＫＯＨ反応性
試剤によってエッチングする予定の半導体ベース材料か
ら形成され、この方法が少なくとも基板の前記表面に誘
電体層を形成し、前記ＫＯＨ反応性試剤によってエッチ
ングされ得る材料から形成された少なくとも１つの接続
パッドを前記誘電体層上に形成することから成る第１の
段階と、前記接続パッドの上方に少なくとも１つの電気
バンプを形成することから成る第２の段階と、前記集積
化センサの膜を形成するために前記反応性試剤によって
基板の裏面をエッチングすることから成る第３の段階を
含む方法であって、前記第２の段階中に、前記少なくと
も１つの電気バンプを前記第２の段階中に形成するため
のめっきベースとして使用する少なくとも１層の外側金
層を含む金属膜を、少なくとも前記接続パッドを覆うよ
うに、かつ前記第３の段階中の前記反応性試剤によるエ
ッチングに対する保護として前記表面上に形成すること
を特徴とする。
【００１７】本発明の有利な実施形態が従属請求項の主
題を構成する。
題を構成する。
【００１８】本発明の一利点は、ＫＯＨエッチング液に
よってエッチングされ得る異なる領域、具体的にはアル
ミニウム接続パッドを保護膜が覆い、これによってこの
エッチング液に対する保護が構造に与えられることにあ
る。その結果、高い製造歩留りが達成される。
よってエッチングされ得る異なる領域、具体的にはアル
ミニウム接続パッドを保護膜が覆い、これによってこの
エッチング液に対する保護が構造に与えられることにあ
る。その結果、高い製造歩留りが達成される。
【００１９】本発明の他の利点は、保護膜が反応性エッ
チング液に対する耐性を与え、そのためウェーハのバッ
チ単位で構造を処理することができ、すなわち、追加の
機械的装置を使用してウェーハごとにこの構造を保護す
る必要がないことにある。
チング液に対する耐性を与え、そのためウェーハのバッ
チ単位で構造を処理することができ、すなわち、追加の
機械的装置を使用してウェーハごとにこの構造を保護す
る必要がないことにある。
【００２０】本発明の他の利点は、保護膜が金バンプと
完全に両立することにある。
完全に両立することにある。
【００２１】本発明のこれらおよびその他の目的、特徴
および利点は、非限定的な例によって示す添付図面に関
して書かれた以下の詳細な説明を読むことでより明らか
となろう。
および利点は、非限定的な例によって示す添付図面に関
して書かれた以下の詳細な説明を読むことでより明らか
となろう。
【００２２】
【発明の実施の形態】図１に、第１の面すなわち表面２
５および第２の面すなわち裏面２７を有する半導体基板
２３上に形成された全体的に符号１０で指示する構造を
示す。この基板２３は、ＫＯＨ反応性試剤によってエッ
チングされる半導体ベースから形成されている。このベ
ース材料がシリコンであることが好ましい。
５および第２の面すなわち裏面２７を有する半導体基板
２３上に形成された全体的に符号１０で指示する構造を
示す。この基板２３は、ＫＯＨ反応性試剤によってエッ
チングされる半導体ベースから形成されている。このベ
ース材料がシリコンであることが好ましい。
【００２３】以下の説明では、この表面および裏面の概
念を基板２３上に形成するそれぞれの層に対して定義す
ることができることに留意されたい。したがって表面は
全て面２５と同じ側に位置し、裏面は全て面２７と同じ
側に位置する。
念を基板２３上に形成するそれぞれの層に対して定義す
ることができることに留意されたい。したがって表面は
全て面２５と同じ側に位置し、裏面は全て面２７と同じ
側に位置する。
【００２４】誘電体膜を有する集積化センサを形成する
代表的なケースでは、酸化シリコンの誘電体層２８が表
面２５に形成される。構造１０はさらに窒化シリコン層
などのパッシベーション層２９を含む。パッシベーショ
ン層２９は、少なくとも反応性試剤によってエッチング
される材料で形成された領域３１全体を覆ってしまわな
いように形成される。その領域３１はアルミニウム接続
パッドとすることができる。
代表的なケースでは、酸化シリコンの誘電体層２８が表
面２５に形成される。構造１０はさらに窒化シリコン層
などのパッシベーション層２９を含む。パッシベーショ
ン層２９は、少なくとも反応性試剤によってエッチング
される材料で形成された領域３１全体を覆ってしまわな
いように形成される。その領域３１はアルミニウム接続
パッドとすることができる。
【００２５】本発明によれば、少なくとも１層の外側の
金層４３を含む図１の符号４０で示す金属膜を基板２３
の表面に堆積させる。この例では外側金層４３が、構造
１０の表面に金をスパッタリングすることによって形成
される。
金層４３を含む図１の符号４０で示す金属膜を基板２３
の表面に堆積させる。この例では外側金層４３が、構造
１０の表面に金をスパッタリングすることによって形成
される。
【００２６】したがって金属膜４０は、ＫＯＨ反応性試
剤によるエッチングに対して特に耐性であるという利点
を有する少なくとも１層の外側金層４３から形成され
る。したがってこの金層は、ＫＯＨ反応性試剤によるエ
ッチング中に接続パッド３１を効率的に保護するのに適
する。
剤によるエッチングに対して特に耐性であるという利点
を有する少なくとも１層の外側金層４３から形成され
る。したがってこの金層は、ＫＯＨ反応性試剤によるエ
ッチング中に接続パッド３１を効率的に保護するのに適
する。
【００２７】外側金層４３の堆積前に構造の表面に中間
金属層４１を堆積させることが好ましい。この中間金属
層４１は、構造１０の表面に形成されたこの層よりも下
位の諸層、特に酸化シリコン層２８中への金の拡散に対
するバリヤとして機能する。したがってこの中間金属層
を「拡散バリヤ」とも呼ぶ。
金属層４１を堆積させることが好ましい。この中間金属
層４１は、構造１０の表面に形成されたこの層よりも下
位の諸層、特に酸化シリコン層２８中への金の拡散に対
するバリヤとして機能する。したがってこの中間金属層
を「拡散バリヤ」とも呼ぶ。
【００２８】金はシリコンにあまりよく堆積しないこと
にも留意されたい。したがって中間金属層４１は堆積促
進材としても機能する。後に示すようにこの中間金属層
４１は、Ｔｉ、ＴｉＷ、ＴｉＮ、ＴｉＷ：Ｎの中から選
択した金属材料または金属材料の組合せから形成される
ことが好ましい。
にも留意されたい。したがって中間金属層４１は堆積促
進材としても機能する。後に示すようにこの中間金属層
４１は、Ｔｉ、ＴｉＷ、ＴｉＮ、ＴｉＷ：Ｎの中から選
択した金属材料または金属材料の組合せから形成される
ことが好ましい。
【００２９】後に詳細に示すとおり、電気接続「バン
プ」を形成する操作を構造に実施する予定である場合に
本発明は特に有利である。具体的には本発明は、構造が
金バンプ処理を受けなければならない場合に特に有利で
ある。このような場合には外側金層を「めっきベース」
または「電着ベース」とも呼ぶ。
プ」を形成する操作を構造に実施する予定である場合に
本発明は特に有利である。具体的には本発明は、構造が
金バンプ処理を受けなければならない場合に特に有利で
ある。このような場合には外側金層を「めっきベース」
または「電着ベース」とも呼ぶ。
【００３０】図２に、図１の構造の代替実施形態を示
す。図２に示す構造１００は図１の構造１０とほぼ同様
であることに留意されたい。したがって単純にするため
に、図２中に示すこの第２の構造と図１の構造に共通す
る層は同じ符号で表す。
す。図２に示す構造１００は図１の構造１０とほぼ同様
であることに留意されたい。したがって単純にするため
に、図２中に示すこの第２の構造と図１の構造に共通す
る層は同じ符号で表す。
【００３１】したがって、図２に示す構造１００は、半
導体基板２３、基板２３の表面に形成された誘電体層２
８、接続パッド３１、および接続パッド３１を不完全に
覆うパッシベーション層２９を含む。
導体基板２３、基板２３の表面に形成された誘電体層２
８、接続パッド３１、および接続パッド３１を不完全に
覆うパッシベーション層２９を含む。
【００３２】図１の構造１０とは異なり、構造１００
は、薄い第１の金層４３ａおよびこれよりも厚い第２の
金層４３ｂから形成された少なくとも１層の外側金層４
３を含む金属膜４０を含む。金属膜４０は、図１の中間
金属層と同様でかつ同じ機能を果たす中間金属層４１を
含むことが好ましい。
は、薄い第１の金層４３ａおよびこれよりも厚い第２の
金層４３ｂから形成された少なくとも１層の外側金層４
３を含む金属膜４０を含む。金属膜４０は、図１の中間
金属層と同様でかつ同じ機能を果たす中間金属層４１を
含むことが好ましい。
【００３３】薄い第１の金層４３ａは、より厚い第２の
金層４３ｂの電着のための電気接点として機能するスパ
ッタリングした細かな金層である。以下の説明の中で明
らかにするが、金属保護膜４０のこの異なった実施形態
は後に詳細に提示する利点を含む。
金層４３ｂの電着のための電気接点として機能するスパ
ッタリングした細かな金層である。以下の説明の中で明
らかにするが、金属保護膜４０のこの異なった実施形態
は後に詳細に提示する利点を含む。
【００３４】図３ａないし３ｇに、誘電体膜を有する集
積化センサを製造する方法であって、本発明に基づく金
属保護膜を有利に使用して、ＫＯＨ反応性試剤によるエ
ッチング操作中のセンサの接続パッドの保護を保証する
方法の中間段階を示す。共通の要素は、図１で使用した
符号と同一の符号を使用して指示する。
積化センサを製造する方法であって、本発明に基づく金
属保護膜を有利に使用して、ＫＯＨ反応性試剤によるエ
ッチング操作中のセンサの接続パッドの保護を保証する
方法の中間段階を示す。共通の要素は、図１で使用した
符号と同一の符号を使用して指示する。
【００３５】図３ａないし３ｇでは金属膜４０が、中間
金属層４１ならびに図１および２に関して説明したいず
れかの形態に基づいて形成した外側金層４３を含むこと
に留意されたい。
金属層４１ならびに図１および２に関して説明したいず
れかの形態に基づいて形成した外側金層４３を含むこと
に留意されたい。
【００３６】図３ａに、膜を有する集積化センサを製造
する方法の一中間段階を示す。この段階では、符号１０
で全体的に指示するセンサの中間構造が、基板２３の面
２５に形成された酸化シリコン層などの誘電体層２８を
有する。さらに、接続パッド３１および接続パッド３１
の一部分を露出させたパッシベーション層２９が構造１
０の表面に形成されている。パッシベーション層２９は
一般に窒化シリコンまたはオキシ窒化シリコン層であ
り、接続パッド３１は一般にアルミニウムから作られ
る。
する方法の一中間段階を示す。この段階では、符号１０
で全体的に指示するセンサの中間構造が、基板２３の面
２５に形成された酸化シリコン層などの誘電体層２８を
有する。さらに、接続パッド３１および接続パッド３１
の一部分を露出させたパッシベーション層２９が構造１
０の表面に形成されている。パッシベーション層２９は
一般に窒化シリコンまたはオキシ窒化シリコン層であ
り、接続パッド３１は一般にアルミニウムから作られ
る。
【００３７】集積化センサ製造のこの段階でバンプを開
始することができる。このバンプ・プロセスは、図３ｂ
に示すように、金から形成された少なくとも１層の外側
層４３を含む符号４０で指示された金属膜の堆積によっ
て開始される。金属膜４０はさらに、外側金層４３の形
成の前に堆積させた４１で示す中間金属層を含む。
始することができる。このバンプ・プロセスは、図３ｂ
に示すように、金から形成された少なくとも１層の外側
層４３を含む符号４０で指示された金属膜の堆積によっ
て開始される。金属膜４０はさらに、外側金層４３の形
成の前に堆積させた４１で示す中間金属層を含む。
【００３８】外側金層４３および中間金属層４１を含む
金属膜４０は構造１０の表面を完全に覆っていることに
留意されたい。
金属膜４０は構造１０の表面を完全に覆っていることに
留意されたい。
【００３９】中間金属層４１は例えばＴｉＷまたはＴｉ
Ｎの層であり、この層はスパッタリング・プロセスによ
って構造１０の表面全体に最初に堆積され、次いで外側
金層４３が中間金属層４１の上に堆積される。
Ｎの層であり、この層はスパッタリング・プロセスによ
って構造１０の表面全体に最初に堆積され、次いで外側
金層４３が中間金属層４１の上に堆積される。
【００４０】既に述べたように中間金属層４１は実質
上、構造１０の下位層中への金の拡散を防ぐ拡散バリヤ
の機能を果たす。この中間金属層４１はさらに、構造１
０の表面への上位の金層４３の堆積を改善する堆積促進
材としての機能を果たす。金はシリコンにあまりよく堆
積しないことに留意されたい。
上、構造１０の下位層中への金の拡散を防ぐ拡散バリヤ
の機能を果たす。この中間金属層４１はさらに、構造１
０の表面への上位の金層４３の堆積を改善する堆積促進
材としての機能を果たす。金はシリコンにあまりよく堆
積しないことに留意されたい。
【００４１】図１および２に関して説明した異なった形
態によれば、外側金層４３はスパッタリング段階で堆積
される（図１の異形形態）か、または薄い金層の第１の
スパッタリング段階とそれに続く別の金層の第２の電着
段階で堆積される（図２の異形形態）。
態によれば、外側金層４３はスパッタリング段階で堆積
される（図１の異形形態）か、または薄い金層の第１の
スパッタリング段階とそれに続く別の金層の第２の電着
段階で堆積される（図２の異形形態）。
【００４２】金属膜４０を形成する金属層４１および４
３の堆積の終わりに、従来のフォトリソグラフィ段階を
実施する。このフォトリソグラフィ段階は図３ｃに示す
ように、パッシベーション層２９によって覆われていな
い接続パッド３１の部分の上方に所定の大きさの領域７
１を露出させるための厚いフォトレジスト層７０の堆
積、ならびにこれに続くレジスト層７０の露光および処
理を含む。
３の堆積の終わりに、従来のフォトリソグラフィ段階を
実施する。このフォトリソグラフィ段階は図３ｃに示す
ように、パッシベーション層２９によって覆われていな
い接続パッド３１の部分の上方に所定の大きさの領域７
１を露出させるための厚いフォトレジスト層７０の堆
積、ならびにこれに続くレジスト層７０の露光および処
理を含む。
【００４３】図３ｃのフォトリソグラフィ段階に続いて
金バンプ５０を形成する。図３ｄに示すようにこれらの
バンプ５０は電着によって、すなわち金層４３を電気接
点、構造化したレジスト７０を型として使用した電気め
っきによって形成する。
金バンプ５０を形成する。図３ｄに示すようにこれらの
バンプ５０は電着によって、すなわち金層４３を電気接
点、構造化したレジスト７０を型として使用した電気め
っきによって形成する。
【００４４】次いで図３ｅで構造化レジスト７０を除去
する。この段階では、電気バンプ５０および構造１０の
表面にある全ての接続パッド３１が金属層４１および４
３によって接続されていることに留意されたい。
する。この段階では、電気バンプ５０および構造１０の
表面にある全ての接続パッド３１が金属層４１および４
３によって接続されていることに留意されたい。
【００４５】図３ｆに示すエッチング操作の前に、例え
ば窒化シリコンのマスキング層７５を基板２３の裏面２
７に形成し、基板２３の裏面２７の一部の領域が露出す
るようにこのマスキング層７５を処理する。
ば窒化シリコンのマスキング層７５を基板２３の裏面２
７に形成し、基板２３の裏面２７の一部の領域が露出す
るようにこのマスキング層７５を処理する。
【００４６】本発明によれば、構造１０の表面に堆積さ
せた金属膜４０をＫＯＨ反応性試剤によるエッチングに
対する特定の接続パッド３１の保護として使用して、Ｋ
ＯＨ反応性試剤による基板２３のエッチング操作を図３
ｆに従って実施する。金層４３は、ＫＯＨ反応性試剤に
よるエッチングに対して完全に耐性であり、したがって
構造１０の表面のＫＯＨ反応性試剤によってエッチング
され得る領域を保護する理想的な保護層を構成する。
せた金属膜４０をＫＯＨ反応性試剤によるエッチングに
対する特定の接続パッド３１の保護として使用して、Ｋ
ＯＨ反応性試剤による基板２３のエッチング操作を図３
ｆに従って実施する。金層４３は、ＫＯＨ反応性試剤に
よるエッチングに対して完全に耐性であり、したがって
構造１０の表面のＫＯＨ反応性試剤によってエッチング
され得る領域を保護する理想的な保護層を構成する。
【００４７】したがって本発明によれば、ＫＯＨ反応性
試剤によるエッチングに対して構造１０の表面を保護す
るための機械的な保護装置は必要ない。有利には、この
ことによってＣＭＯＳウェーハのバッチ処理が可能とな
り、したがって製造コストを大幅に削減することができ
る。
試剤によるエッチングに対して構造１０の表面を保護す
るための機械的な保護装置は必要ない。有利には、この
ことによってＣＭＯＳウェーハのバッチ処理が可能とな
り、したがって製造コストを大幅に削減することができ
る。
【００４８】このエッチング操作の終わり、一般にはＫ
ＯＨエッチング液中に数時間放置した後に、図３ｆに示
すような誘電体層２８に達する空洞２４が基板２３中に
形成される。こうして誘電体層２８の露出した領域から
なる膜が形成される。
ＯＨエッチング液中に数時間放置した後に、図３ｆに示
すような誘電体層２８に達する空洞２４が基板２３中に
形成される。こうして誘電体層２８の露出した領域から
なる膜が形成される。
【００４９】次いで図３ｇに示す最終段階の間に、基板
２３の裏面に形成されたマスキング層７５を除去し、次
いで外側金層４３を除去できる第１のエッチング液に構
造１０をさらし、次いで中間金属層４１を除去できる第
２のエッチング液にさらす。こうしてこれらの操作の終
わりに、異なる電気バンプ５０は互いから電気的に分離
されている。
２３の裏面に形成されたマスキング層７５を除去し、次
いで外側金層４３を除去できる第１のエッチング液に構
造１０をさらし、次いで中間金属層４１を除去できる第
２のエッチング液にさらす。こうしてこれらの操作の終
わりに、異なる電気バンプ５０は互いから電気的に分離
されている。
【００５０】以上に説明してきたことの補完として、出
願人は、ＫＯＨ反応性試剤によるエッチング操作の終了
時における集積化センサ構造の品質に対する異なる材料
の効果を観察することができた。
願人は、ＫＯＨ反応性試剤によるエッチング操作の終了
時における集積化センサ構造の品質に対する異なる材料
の効果を観察することができた。
【００５１】第１に、出願人は、中間拡散バリヤ層４１
を形成する材料の選択に関する以下の観察を実施するこ
とができた。既に先に述べたように中間金属層４１は一
方で、構造の表面の下位層への金の拡散に対するバリヤ
として機能しなければならず、他方で、構造の表面への
金層の堆積の促進材として機能しなければならない。
を形成する材料の選択に関する以下の観察を実施するこ
とができた。既に先に述べたように中間金属層４１は一
方で、構造の表面の下位層への金の拡散に対するバリヤ
として機能しなければならず、他方で、構造の表面への
金層の堆積の促進材として機能しなければならない。
【００５２】したがってＴｉ、ＴｉＷ、ＴｉＮ、Ｔｉ
Ｗ：Ｎなどの金属材料を選択した。ＴｉＷ：Ｎの金属層
は一般に、窒素を充填した雰囲気中でのＴｉＷ層のスパ
ッタリングによって得られ、ＴｉＷの自由原子がこの雰
囲気中の窒素と反応してＴｉＮが形成される。
Ｗ：Ｎなどの金属材料を選択した。ＴｉＷ：Ｎの金属層
は一般に、窒素を充填した雰囲気中でのＴｉＷ層のスパ
ッタリングによって得られ、ＴｉＷの自由原子がこの雰
囲気中の窒素と反応してＴｉＮが形成される。
【００５３】下表（１）に、出願人が測定した前述の材
料のエッチング速度値を示す。これらのエッチング速度
は、９５℃のＫＯＨエッチング液中での抵抗率測定によ
って測定した。この表および以降の表の括弧の中のイン
デックス「Ａ」および「Ｂ」は、対応する層が、２つの
異なるスパッタリング装置「Ａ」および「Ｂ」に基づい
て形成されたことを指示する。
料のエッチング速度値を示す。これらのエッチング速度
は、９５℃のＫＯＨエッチング液中での抵抗率測定によ
って測定した。この表および以降の表の括弧の中のイン
デックス「Ａ」および「Ｂ」は、対応する層が、２つの
異なるスパッタリング装置「Ａ」および「Ｂ」に基づい
て形成されたことを指示する。
【表１】
【００５４】エッチング速度から見ると、Ｔｉについて
は時間あたり１μｍ程度と、唯一の拡散バリヤとして使
用する材料としては高すぎるエッチング速度が観察され
た。それでも、その良好な堆積性および表面被覆特性の
ため、Ｔｉを追加の堆積層として続けて使用した。
は時間あたり１μｍ程度と、唯一の拡散バリヤとして使
用する材料としては高すぎるエッチング速度が観察され
た。それでも、その良好な堆積性および表面被覆特性の
ため、Ｔｉを追加の堆積層として続けて使用した。
【００５５】しかし、拡散バリヤとして使用することが
できるその他の試験金属材料、すなわちＴｉＷ、ＴｉＮ
およびＴｉＷ：Ｎは、時間あたり数十ナノメートル程度
のエッチング速度を示し、したがって中間金属層４１を
形成するのにより適していると思われる。
できるその他の試験金属材料、すなわちＴｉＷ、ＴｉＮ
およびＴｉＷ：Ｎは、時間あたり数十ナノメートル程度
のエッチング速度を示し、したがって中間金属層４１を
形成するのにより適していると思われる。
【００５６】さらにＴｉＷに関して出願人は、使用する
スパッタリング装置の種類に基づくＫＯＨエッチング速
度の違いを観察することができたことに留意されたい。
事実、ＴｉＷ層を形成するのに使用した２つのスパッタ
リング装置「Ａ」と「Ｂ」では、ＴｉＷ層のエッチング
速度の違いが２倍程度になった。したがって材料の選択
だけでなく、中間金属層を形成するのに使用する堆積方
法も考慮に入れなければならないようである。実際、中
間金属層のスパッタリングによって、エッチング液が潜
在的に浸透することができる穴を有する層が形成される
ことに留意されたい。
スパッタリング装置の種類に基づくＫＯＨエッチング速
度の違いを観察することができたことに留意されたい。
事実、ＴｉＷ層を形成するのに使用した２つのスパッタ
リング装置「Ａ」と「Ｂ」では、ＴｉＷ層のエッチング
速度の違いが２倍程度になった。したがって材料の選択
だけでなく、中間金属層を形成するのに使用する堆積方
法も考慮に入れなければならないようである。実際、中
間金属層のスパッタリングによって、エッチング液が潜
在的に浸透することができる穴を有する層が形成される
ことに留意されたい。
【００５７】出願人はさらに、前述の異なる材料間の堆
積力の違いを観察することができた。下表（２）に、シ
リコン（Ｓｉ）、オキシ窒化シリコン（ＳｉＯＮ）およ
びアルミニウム（Ａｌ）上に装置「Ａ」および「Ｂ」に
基づいて堆積させたＴｉＷ層ならびにＴｉＮ層の堆積力
を示す。これらの値は、負荷を徐々に増大させたトラク
ション試験によって求めた。シリコンおよびアルミニウ
ムから完全にはがれたときの力およびオキシ酸化シリコ
ンの破損に至った力を表（２）に指示する。
積力の違いを観察することができた。下表（２）に、シ
リコン（Ｓｉ）、オキシ窒化シリコン（ＳｉＯＮ）およ
びアルミニウム（Ａｌ）上に装置「Ａ」および「Ｂ」に
基づいて堆積させたＴｉＷ層ならびにＴｉＮ層の堆積力
を示す。これらの値は、負荷を徐々に増大させたトラク
ション試験によって求めた。シリコンおよびアルミニウ
ムから完全にはがれたときの力およびオキシ酸化シリコ
ンの破損に至った力を表（２）に指示する。
【表２】
【００５８】このように出願人は、堆積に対するＴｉＮ
の振舞いがＴｉＷに優ることを観察することができた。
の振舞いがＴｉＷに優ることを観察することができた。
【００５９】出願人はさらに、さまざまな組成および厚
さの中間金属層４１ならびに組成および厚さが一定の外
側金層４３を含む構造のＫＯＨエッチング終了時におけ
る金属膜４０の表面の完全性に関する違いを観察するこ
とができた。下表３に、出願人が実施した、９５℃のＫ
ＯＨエッチング液中での２時間のエッチング段階の終了
時における金属膜４０の表面完全性試験の結果を示す。
金属膜は、さまざまな厚さおよび組成の中間金属膜４１
で形成し、外側金層４３は、スパッタリングした厚さ
０．１μｍの第１の金層およびその上に形成した電気め
っきした０．７μｍの金コーティングから形成した。こ
れらの層の表面の完全性は光学的に決定した。
さの中間金属層４１ならびに組成および厚さが一定の外
側金層４３を含む構造のＫＯＨエッチング終了時におけ
る金属膜４０の表面の完全性に関する違いを観察するこ
とができた。下表３に、出願人が実施した、９５℃のＫ
ＯＨエッチング液中での２時間のエッチング段階の終了
時における金属膜４０の表面完全性試験の結果を示す。
金属膜は、さまざまな厚さおよび組成の中間金属膜４１
で形成し、外側金層４３は、スパッタリングした厚さ
０．１μｍの第１の金層およびその上に形成した電気め
っきした０．７μｍの金コーティングから形成した。こ
れらの層の表面の完全性は光学的に決定した。
【表３】
【００６０】具体的にはこの表（３）は、追加のＴｉ層
を含む中間金属層がむしろ平均的な結果を与えることを
示している。このことは、ＫＯＨ中でのＴｉの高いエッ
チング速度がこれらの層を剥離させることに起因するこ
とは疑いない。上表（３）はさらに、拡散バリヤ４１を
形成するのに使用するスパッタリング装置の選択が重要
であることを示している。
を含む中間金属層がむしろ平均的な結果を与えることを
示している。このことは、ＫＯＨ中でのＴｉの高いエッ
チング速度がこれらの層を剥離させることに起因するこ
とは疑いない。上表（３）はさらに、拡散バリヤ４１を
形成するのに使用するスパッタリング装置の選択が重要
であることを示している。
【００６１】まとめると、出願人によってなされた観察
から、構造の中間金属層４１を形成するための候補とし
てはＴｉＷ、ＴｉＮ、またはＴｉＷ：Ｎが好ましいよう
である。
から、構造の中間金属層４１を形成するための候補とし
てはＴｉＷ、ＴｉＮ、またはＴｉＷ：Ｎが好ましいよう
である。
【００６２】第２に、出願人はさらに、外側金層４３を
形成するのに使用する方法の種類に関する以下の観察を
行うことができた。出願人は、スパッタリングによって
形成した第１の外側金層（図１の構造１０）と、スパッ
タリングした厚さ０．１μｍの金層およびその上に形成
した電気めっきした金コーティングから成る第２の外側
金層（図２の構造１００）とを比較した。全厚を０．５
μｍ程度に統一すると、出願人は前述の第２の外側金層
で、ＫＯＨエッチング液によるエッチングに対してより
良好な保護を観察することができた。９５℃のＫＯＨエ
ッチング液で１時間エッチングした後もこの第２の外側
金層では抵抗率の変化は検出されなかった。外側金層の
電着は、ＫＯＨエッチング液によるエッチングに対して
より良好な耐性を与えるより高い密度の膜を形成すると
推定される。
形成するのに使用する方法の種類に関する以下の観察を
行うことができた。出願人は、スパッタリングによって
形成した第１の外側金層（図１の構造１０）と、スパッ
タリングした厚さ０．１μｍの金層およびその上に形成
した電気めっきした金コーティングから成る第２の外側
金層（図２の構造１００）とを比較した。全厚を０．５
μｍ程度に統一すると、出願人は前述の第２の外側金層
で、ＫＯＨエッチング液によるエッチングに対してより
良好な保護を観察することができた。９５℃のＫＯＨエ
ッチング液で１時間エッチングした後もこの第２の外側
金層では抵抗率の変化は検出されなかった。外側金層の
電着は、ＫＯＨエッチング液によるエッチングに対して
より良好な耐性を与えるより高い密度の膜を形成すると
推定される。
【００６３】出願人はさらに、３００℃の熱処理が外側
金層によってもたらされる保護の質をドラスティックに
低下させることを観察することができた。高温段階は実
際に金の結晶粒の大きさを増大させ、これによってＫＯ
Ｈエッチング液がその中をチャネリングすることができ
るチャネルが形成され、エッチング液が構造の下位層に
達する。
金層によってもたらされる保護の質をドラスティックに
低下させることを観察することができた。高温段階は実
際に金の結晶粒の大きさを増大させ、これによってＫＯ
Ｈエッチング液がその中をチャネリングすることができ
るチャネルが形成され、エッチング液が構造の下位層に
達する。
【００６４】出願人はさらに、２種類のスパッタリング
装置「Ａ」および「Ｂ」に基づいて堆積させた中間Ｔｉ
Ｗ金属層、ならびにスパッタリングした０．１μｍの第
１の金層および電着によって形成したさまざまな厚さの
第２の金層から形成された金層（図２の構造１００）か
ら成る金属膜４０によってもたらされる保護の効率を分
析した。金属膜は、ＣＭＯＳ製造段階を経た６インチの
ウェーハ上に堆積させた。これらのウェーハは、９５℃
のＫＯＨエッチング液中に４時間浸した。この条件は、
厚さ６００μｍのウェーハ中に誘電体膜を形成するのに
十分である。
装置「Ａ」および「Ｂ」に基づいて堆積させた中間Ｔｉ
Ｗ金属層、ならびにスパッタリングした０．１μｍの第
１の金層および電着によって形成したさまざまな厚さの
第２の金層から形成された金層（図２の構造１００）か
ら成る金属膜４０によってもたらされる保護の効率を分
析した。金属膜は、ＣＭＯＳ製造段階を経た６インチの
ウェーハ上に堆積させた。これらのウェーハは、９５℃
のＫＯＨエッチング液中に４時間浸した。この条件は、
厚さ６００μｍのウェーハ中に誘電体膜を形成するのに
十分である。
【００６５】図４に、電着によって形成した外側金層の
厚さに対する構造の歩留りの変化を示す。本明細書では
歩留りを、所与の基板上に形成した接続パッドの総数に
対するＫＯＨエッチング液によるエッチング操作の終了
時に損傷を受けていない接続パッドのパーセンテージと
して定義することに留意されたい。
厚さに対する構造の歩留りの変化を示す。本明細書では
歩留りを、所与の基板上に形成した接続パッドの総数に
対するＫＯＨエッチング液によるエッチング操作の終了
時に損傷を受けていない接続パッドのパーセンテージと
して定義することに留意されたい。
【００６６】図４には、厚さ０．３μｍの３種類のＴｉ
ＷおよびＴｉＷ：Ｎ拡散バリヤに電着した金層の厚さに
対するウェーハの歩留りの変化を示す３本の曲線「ａ」
「ｂ」および「ｃ」が示されている。曲線「ａ」は、装
置「Ａ」に基づくスパッタリングによって堆積させた拡
散バリヤでの歩留りの変化を示し、曲線「ｂ」は、装置
「Ａ」に基づく窒素雰囲気中でのスパッタリングによっ
て堆積させた拡散バリヤでの歩留りの変化を示し、曲線
「ｃ」は、装置「Ｂ」に基づくスパッタリングによって
堆積させた拡散バリヤでの歩留りの変化を示す。最初
に、０．１μｍの第１の金層をスパッタリングして第２
の金層の電着のためのめっきベースを形成した。歩留り
は、５．６４×４．３５ｍｍ2の構造について評価し
た。
ＷおよびＴｉＷ：Ｎ拡散バリヤに電着した金層の厚さに
対するウェーハの歩留りの変化を示す３本の曲線「ａ」
「ｂ」および「ｃ」が示されている。曲線「ａ」は、装
置「Ａ」に基づくスパッタリングによって堆積させた拡
散バリヤでの歩留りの変化を示し、曲線「ｂ」は、装置
「Ａ」に基づく窒素雰囲気中でのスパッタリングによっ
て堆積させた拡散バリヤでの歩留りの変化を示し、曲線
「ｃ」は、装置「Ｂ」に基づくスパッタリングによって
堆積させた拡散バリヤでの歩留りの変化を示す。最初
に、０．１μｍの第１の金層をスパッタリングして第２
の金層の電着のためのめっきベースを形成した。歩留り
は、５．６４×４．３５ｍｍ2の構造について評価し
た。
【００６７】図４では全般的に、電着した金層の厚さの
増大とともに歩留りが向上していることに留意された
い。しかし歩留りは、拡散バリヤを形成するのに使用す
るスパッタリング装置に左右される。最もよい結果は、
スパッタリング装置「Ａ」によって堆積させたＴｉＷ層
で得られる。
増大とともに歩留りが向上していることに留意された
い。しかし歩留りは、拡散バリヤを形成するのに使用す
るスパッタリング装置に左右される。最もよい結果は、
スパッタリング装置「Ａ」によって堆積させたＴｉＷ層
で得られる。
【００６８】スパッタリング装置「Ａ」と「Ｂ」の間の
歩留りの違いは、金属層の剥離につながる構造の表面で
の粒子の形成に起因する。使用するスパッタリング装置
「Ｂ」はクラス１００のクリーン・ルーム内に設置さ
れ、一方、スパッタリング装置Ａはクラス１のクリーン
・ルーム内に設置されることに、実際留意されたい。さ
らに、スパッタリング装置「Ａ」では横向きスパッタリ
ング手法が使用されるが、スパッタリング装置「Ｂ」で
は標的の上方でスパッタリング手法が使用され、そのた
めこの装置では、小粒子の集塊化による大粒子がより多
く形成されることにも留意されたい。「Ａ」装置では横
向きスパッタリング手法が使用されるため、理論上、集
塊化したこれらの粒子は標的の表面には到達せず、スパ
ッタリング・ポイントと標的の間で落下してしまう。
歩留りの違いは、金属層の剥離につながる構造の表面で
の粒子の形成に起因する。使用するスパッタリング装置
「Ｂ」はクラス１００のクリーン・ルーム内に設置さ
れ、一方、スパッタリング装置Ａはクラス１のクリーン
・ルーム内に設置されることに、実際留意されたい。さ
らに、スパッタリング装置「Ａ」では横向きスパッタリ
ング手法が使用されるが、スパッタリング装置「Ｂ」で
は標的の上方でスパッタリング手法が使用され、そのた
めこの装置では、小粒子の集塊化による大粒子がより多
く形成されることにも留意されたい。「Ａ」装置では横
向きスパッタリング手法が使用されるため、理論上、集
塊化したこれらの粒子は標的の表面には到達せず、スパ
ッタリング・ポイントと標的の間で落下してしまう。
【００６９】出願人が観察した電気めっきした外側金層
を含む金属膜がもたらす保護の改良に加え、この層の電
着は、ウェーハの縁を有利にコーティングすることを可
能にし、したがってＫＯＨエッチング液によるウェーハ
の側面のエッチングを防ぐことができる。
を含む金属膜がもたらす保護の改良に加え、この層の電
着は、ウェーハの縁を有利にコーティングすることを可
能にし、したがってＫＯＨエッチング液によるウェーハ
の側面のエッチングを防ぐことができる。
【００７０】出願人は最後に、ＫＯＨエッチング終了時
に形成された誘電体膜の歩留り、すなわちエッチング操
作終了時に無損傷である膜のパーセンテージを調べた。
この膜の歩留りは、構造の表面に電気めっきした１．２
μｍの金層を含む金属保護膜を用いて評価した。出願人
は、３５０×５５０μｍ2〜８７５×１５５０μｍ2の大
きさを有する合計１５００の膜について１００％に近い
膜歩留りを観察することができた。
に形成された誘電体膜の歩留り、すなわちエッチング操
作終了時に無損傷である膜のパーセンテージを調べた。
この膜の歩留りは、構造の表面に電気めっきした１．２
μｍの金層を含む金属保護膜を用いて評価した。出願人
は、３５０×５５０μｍ2〜８７５×１５５０μｍ2の大
きさを有する合計１５００の膜について１００％に近い
膜歩留りを観察することができた。
【００７１】金属保護膜は、厚さ０．３μｍのＴｉＷ：
Ｎ拡散バリヤ、スパッタリングした厚さ０．１μｍの金
層、および電着によって形成した厚さ１．２μｍの金層
を重ね合わせることによって形成した。
Ｎ拡散バリヤ、スパッタリングした厚さ０．１μｍの金
層、および電着によって形成した厚さ１．２μｍの金層
を重ね合わせることによって形成した。
【００７２】接続パッドを電気的に分離するためにこれ
らの連続した金属保護膜層を除去した後（図３ｇ）の膜
歩留りは８９．３％に低下した。この歩留り低下の理由
は実質上、膜のある種の脆さを生む誘電体層内の残留圧
縮応力、ならびにエッチング液および洗浄剤の噴霧に依
存した装置によって金属保護層を除去したことにある。
この場合、エッチング液および洗浄液は膜に直接に噴射
され、これによっておそらくは膜が破壊される。
らの連続した金属保護膜層を除去した後（図３ｇ）の膜
歩留りは８９．３％に低下した。この歩留り低下の理由
は実質上、膜のある種の脆さを生む誘電体層内の残留圧
縮応力、ならびにエッチング液および洗浄剤の噴霧に依
存した装置によって金属保護層を除去したことにある。
この場合、エッチング液および洗浄液は膜に直接に噴射
され、これによっておそらくは膜が破壊される。
【００７３】以上の説明の中に記載した構造および方法
には、添付の請求項が定義する本発明の範囲から逸脱す
ることなしにさまざまな修正および／あるいは適合を実
施することができることを理解されたい。具体的には、
当業者なら、本発明に基づく構造の各種層の堆積および
形成を保証するのにさまざまな手法を使用することがで
きること、およびいくつかの段階を異なる順序で実行す
ることができることに留意されたい。
には、添付の請求項が定義する本発明の範囲から逸脱す
ることなしにさまざまな修正および／あるいは適合を実
施することができることを理解されたい。具体的には、
当業者なら、本発明に基づく構造の各種層の堆積および
形成を保証するのにさまざまな手法を使用することがで
きること、およびいくつかの段階を異なる順序で実行す
ることができることに留意されたい。
【図１】本発明に基づく保護金属膜を含む構造の第１の
異形形態を示す図である。
異形形態を示す図である。
【図２】本発明に基づく保護金属膜を含む構造の第２の
異形形態を示す図である。
異形形態を示す図である。
【図３ａ】〜
【図３ｇ】本発明に基づく金属保護膜に依存した、誘電
体膜を有する集積化センサの一製造段階を示す図であ
る。
体膜を有する集積化センサの一製造段階を示す図であ
る。
【図４】本発明に基づく金属膜を使用した構造のエッチ
ング操作の終了時の歩留りの変化を示す図である。
ング操作の終了時の歩留りの変化を示す図である。
１０ 構造 ２４ 空洞 ２５ 第１の面（表面） ２７ 第２の面（裏面） ２８ 誘電体層 ２９ パッシベーション層 ３１ 接続パッド ４０ 金属膜 ４１ 中間金属層 ４３ 外側金層 ４３ａ スパッタリングした第１の金層 ４３ｂ 電着した第２の金層 ５０ 電気接続バンプ ７０ フォトレジスト層 ７５ マスキング層 １００ 構造
Claims (12)
- 【請求項１】 第１の面すなわち表面（２５）および第
２の面すなわち裏面（２７）を有する基板（２３）上に
形成された構造であって、この基板（２３）が、ＫＯＨ
反応性試剤によってエッチングされる半導体ベース材料
から形成されており、この構造が、前記反応性試剤によ
ってエッチングされる材料から形成され前記表面（２
５）に配置された少なくとも１つの領域（３１）を含む
構造であって、 少なくとも前記領域（３１）を覆うように前記表面（２
５）に形成された金属膜（４０）を含み、この金属膜
（４０）が前記反応性試剤に対して耐性である少なくと
も１層の外側金層（４３）を含むことを特徴とする構
造。 - 【請求項２】 前記少なくとも１層の金層（４３）が、
拡散バリヤおよび堆積促進材として機能する中間金属層
（４１）上に配置されることを特徴とする請求項１に記
載の構造。 - 【請求項３】 前記中間金属層（４１）がＴｉＷ、Ｔｉ
ＮまたはＴｉＷ：Ｎから形成されることを特徴とする請
求項２に記載の構造。 - 【請求項４】 前記少なくとも１層の金層（４３）がス
パッタリングした金層であることを特徴とする請求項１
ないし３のいずれか一項に記載の構造。 - 【請求項５】 前記少なくとも１層の金層（４３）が、
スパッタリングした第１の金層（４３ａ）および前記第
１の金層（４３ａ）上に電着した第２の金層（４３ｂ）
から形成されることを特徴とする請求項１ないし３のい
ずれか一項に記載の構造。 - 【請求項６】 前記少なくとも１層の金層（４３）が、
電気バンプ（５０）の電着のためのめっきベースとして
機能することを特徴とする請求項１ないし５のいずれか
一項に記載の構造。 - 【請求項７】 第１の面すなわち表面（２５）および第
２の面すなわち裏面（２７）を有する基板（２３）上に
構造を製造する方法であって、この基板（２３）が、Ｋ
ＯＨ反応性試剤によってエッチングされる半導体ベース
材料から形成され、この方法が、前記ＫＯＨ反応性試剤
によってエッチングされ得る材料から形成された少なく
とも１つの領域（３１）を前記表面（２５）に形成する
第１の段階および前記ＫＯＨ反応性試剤によって前記基
板をエッチングする第２の段階を含む方法であり、 前記第２の段階の前に、少なくとも前記領域（３１）を
覆い、前記第２の段階中の前記ＫＯＨ反応性試剤による
エッチングから前記少なくとも１つの領域（３１）を保
護するよう、少なくとも１層の外側金層（４３）を含む
金属膜（４０）を構造の前記表面（２５）に形成するこ
とを特徴とする方法。 - 【請求項８】 膜を有する集積化センサを製造する方法
において、この集積化センサが、第１の面すなわち表面
（２５）および第２の面すなわち裏面（２７）を有する
基板（２３）上に作られ、この基板（２３）が、ＫＯＨ
反応性試剤によってエッチングされる半導体ベース材料
から形成され、この方法が少なくとも基板（２３）の前
記表面（２５）に誘電体層（２８）を形成し、前記ＫＯ
Ｈ反応性試剤によってエッチングされる材料から形成さ
れた少なくとも１つの接続パッド（３１）を前記誘電体
層（２８）上に形成することから成る第１の段階と、 前記接続パッド（３１）の上方に少なくとも１つの電気
バンプ（５０）を形成することから成る第２の段階と、 前記集積化センサの膜を形成するために前記反応性試剤
によって基板（２３）の裏面（２７）をエッチングする
ことから成る第３の段階を含む方法であって、 前記第２の段階中に、前記少なくとも１つの電気バンプ
（５０）を前記第２の段階中に形成するためのめっきベ
ースとして使用する少なくとも１層の外側金層（４３）
を含む金属膜（４０）を、少なくとも前記接続パッド
（３１）を覆うように、かつ前記第３の段階中の前記反
応性試剤によるエッチングに対する保護として前記表面
（２５）上に形成することを特徴とする方法。 - 【請求項９】 前記外側金層（４３）を形成する前に、
拡散バリヤおよび堆積促進材として機能する中間金属層
（４１）を前記表面（２５）に形成することを特徴とす
る請求項７または８に記載の製造方法。 - 【請求項１０】 前記中間金属層（４１）がＴｉＷ、Ｔ
ｉＮまたはＴｉＷ：Ｎから形成されることを特徴とする
請求項９に記載の構造。 - 【請求項１１】 前記外側金層（４３）がスパッタリン
グによって形成されることを特徴とする請求項７ないし
１０のいずれか一項に記載の構造。 - 【請求項１２】 前記外側金層（４３）を形成するた
め、第１の金層（４３ａ）をスパッタリングによって形
成し、前記第１の金層の上方に第２の金層（４３ｂ）を
電着によって形成することを特徴とする請求項７ないし
１０のいずれか一項に記載の構造。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CH2057/99 | 1999-11-10 | ||
| CH205799 | 1999-11-10 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001196351A true JP2001196351A (ja) | 2001-07-19 |
Family
ID=4224917
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000343244A Pending JP2001196351A (ja) | 1999-11-10 | 2000-11-10 | Ｋｏｈエッチング液による半導体基板のエッチング中における基板上に形成された構造の表面の金属膜保護 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US6538328B1 (ja) |
| JP (1) | JP2001196351A (ja) |
| KR (1) | KR20010051524A (ja) |
| TW (1) | TW476116B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012521646A (ja) * | 2009-03-26 | 2012-09-13 | インターナショナル・ビジネス・マシーンズ・コーポレーション | スルーウェハ・ビアのラッチアップ・ガードリングを用いるラッチアップ改善のための構造体及び方法 |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6743653B2 (en) * | 2002-05-08 | 2004-06-01 | Nippon Telegraph And Telephone Corporation | Micromachine manufacturing method |
| US20050215054A1 (en) * | 2002-06-07 | 2005-09-29 | Rasmussen Frank E | Feed-through process and amplifier with feed-through |
| US8305131B2 (en) | 2006-03-21 | 2012-11-06 | Maxim Integrated, Inc. | Passive offset and overshoot cancellation for sampled-data circuits |
| US8269345B2 (en) * | 2007-10-11 | 2012-09-18 | Maxim Integrated Products, Inc. | Bump I/O contact for semiconductor device |
| TW201105569A (en) * | 2009-08-05 | 2011-02-16 | Premtek Int Inc | Method of forming a metal micro-structure |
| US8709893B2 (en) * | 2011-08-23 | 2014-04-29 | Alpha & Omega Semiconductor, Inc. | Method of making a low-Rdson vertical power MOSFET device |
| CN112670382B (zh) * | 2020-12-23 | 2023-03-24 | 天津三安光电有限公司 | 一种led芯片及led芯片的制备方法 |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4585209A (en) * | 1983-10-27 | 1986-04-29 | Harry E. Aine | Miniature valve and method of making same |
| US5182631A (en) * | 1988-04-15 | 1993-01-26 | Nippon Telegraph And Telephone Corporation | Film carrier for RF IC |
| US4880708A (en) * | 1988-07-05 | 1989-11-14 | Motorola, Inc. | Metallization scheme providing adhesion and barrier properties |
| US5130275A (en) | 1990-07-02 | 1992-07-14 | Digital Equipment Corp. | Post fabrication processing of semiconductor chips |
| US5231877A (en) | 1990-12-12 | 1993-08-03 | University Of Cincinnati | Solid state microanemometer |
| JP2798583B2 (ja) * | 1993-06-08 | 1998-09-17 | 日本電気株式会社 | 光デバイスの製造方法 |
| ATE225985T1 (de) * | 1994-07-26 | 2002-10-15 | Koninkl Philips Electronics Nv | Herstellungsmethode eines oberflächen- montierbaren bauteils und dieser selbst |
| US5596222A (en) | 1994-08-12 | 1997-01-21 | The Charles Stark Draper Laboratory, Inc. | Wafer of transducer chips |
| US5608264A (en) * | 1995-06-05 | 1997-03-04 | Harris Corporation | Surface mountable integrated circuit with conductive vias |
| US5618752A (en) * | 1995-06-05 | 1997-04-08 | Harris Corporation | Method of fabrication of surface mountable integrated circuits |
| US5804462A (en) * | 1995-11-30 | 1998-09-08 | Motorola, Inc. | Method for forming a multiple-sensor semiconductor chip |
| US6379990B1 (en) * | 1997-01-03 | 2002-04-30 | Infineon Technologies Ag | Method of fabricating a micromechanical semiconductor configuration |
| US5821596A (en) * | 1997-03-24 | 1998-10-13 | Integrated Micromachines, Inc. | Batch fabricated semiconductor micro-switch |
| EP0905495A1 (fr) | 1997-09-29 | 1999-03-31 | EM Microelectronic-Marin SA | Couche de protection de circuits intégrés, et son procédé de fabrication |
| US6290388B1 (en) * | 1998-03-06 | 2001-09-18 | The Trustees Of The University Of Pennsylvania | Multi-purpose integrated intensive variable sensor |
| US6109113A (en) * | 1998-06-11 | 2000-08-29 | Delco Electronics Corp. | Silicon micromachined capacitive pressure sensor and method of manufacture |
| US5929497A (en) * | 1998-06-11 | 1999-07-27 | Delco Electronics Corporation | Batch processed multi-lead vacuum packaging for integrated sensors and circuits |
| US6032536A (en) * | 1998-09-28 | 2000-03-07 | Xerox Corporation | Pressure sensor and method for detecting pressure |
-
2000
- 2000-10-16 US US09/688,850 patent/US6538328B1/en not_active Expired - Lifetime
- 2000-11-06 TW TW089123338A patent/TW476116B/zh not_active IP Right Cessation
- 2000-11-08 KR KR1020000066090A patent/KR20010051524A/ko not_active Application Discontinuation
- 2000-11-10 JP JP2000343244A patent/JP2001196351A/ja active Pending
-
2002
- 2002-02-08 US US10/071,576 patent/US6649498B2/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012521646A (ja) * | 2009-03-26 | 2012-09-13 | インターナショナル・ビジネス・マシーンズ・コーポレーション | スルーウェハ・ビアのラッチアップ・ガードリングを用いるラッチアップ改善のための構造体及び方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20020142508A1 (en) | 2002-10-03 |
| US6649498B2 (en) | 2003-11-18 |
| US6538328B1 (en) | 2003-03-25 |
| KR20010051524A (ko) | 2001-06-25 |
| TW476116B (en) | 2002-02-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8723322B2 (en) | Method of metal sputtering for integrated circuit metal routing | |
| TW426980B (en) | Wire bonding to copper | |
| CN105699875B (zh) | 多层铜互连布线结构的检测方法 | |
| JPH06204280A (ja) | 絶縁層により覆われている複数の接合パッドが形成される半導体基板の表面を保護する方法 | |
| JPH0745616A (ja) | 半導体装置の製造方法 | |
| EP0318954A2 (en) | Semiconductor device having a composite insulating interlayer | |
| WO2007140049A2 (en) | Contact surrounded by passivation and polymide and method therefor | |
| JP2001196351A (ja) | Ｋｏｈエッチング液による半導体基板のエッチング中における基板上に形成された構造の表面の金属膜保護 | |
| US3689332A (en) | Method of producing semiconductor circuits with conductance paths | |
| US8236703B2 (en) | Methods for removing contaminants from aluminum-comprising bond pads and integrated circuits therefrom | |
| US6331449B1 (en) | Method of forming a dicing area of a semicondutor substrate | |
| KR100997940B1 (ko) | 마이크로 가공된 표면을 선택적으로 덮는 방법 | |
| US6228753B1 (en) | Method of fabricating a bonding pad structure for improving the bonding pad surface quality | |
| US10297497B2 (en) | Sacrificial layer for platinum patterning | |
| US10615137B2 (en) | Corrosion resistant aluminum bond pad structure | |
| US20020180052A1 (en) | Polish or etch stop layer | |
| JP3077666B2 (ja) | 半導体装置の製造方法 | |
| JPS5816545A (ja) | 半導体装置の製造方法 | |
| CN113314404B (zh) | 键合方法 | |
| JP2002231748A (ja) | バンプ電極の形成方法 | |
| US8252363B2 (en) | Method of thinning a block transferred to a substrate | |
| JPS6113375B2 (ja) | ||
| CN113130333A (zh) | 提高底部金属与焊垫辨识度的方法 | |
| JP3438197B2 (ja) | 金属配線膜およびその製造方法 | |
| JPH1187331A (ja) | 半導体装置の製造方法 |