JP2005524243A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2005524243A5 JP2005524243A5 JP2004502363A JP2004502363A JP2005524243A5 JP 2005524243 A5 JP2005524243 A5 JP 2005524243A5 JP 2004502363 A JP2004502363 A JP 2004502363A JP 2004502363 A JP2004502363 A JP 2004502363A JP 2005524243 A5 JP2005524243 A5 JP 2005524243A5
- Authority
- JP
- Japan
- Prior art keywords
- polysilicon body
- providing
- insulator
- dopant species
- polysilicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims 29
- 229920005591 polysilicon Polymers 0.000 claims 29
- 239000002019 doping agent Substances 0.000 claims 23
- 241000894007 species Species 0.000 claims 17
- 239000012212 insulator Substances 0.000 claims 15
- 229910052751 metal Inorganic materials 0.000 claims 8
- 239000002184 metal Substances 0.000 claims 8
- 239000000758 substrate Substances 0.000 claims 8
- 238000000034 method Methods 0.000 claims 6
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims 6
- 229910021332 silicide Inorganic materials 0.000 claims 6
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims 6
- 239000004065 semiconductor Substances 0.000 claims 5
- 239000004020 conductor Substances 0.000 claims 4
- 238000004519 manufacturing process Methods 0.000 claims 3
- 229910052759 nickel Inorganic materials 0.000 claims 3
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims 2
- 229910052785 arsenic Inorganic materials 0.000 claims 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims 2
- 229910052796 boron Inorganic materials 0.000 claims 2
Claims (25)
- 基板を提供するステップと、
前記基板上に絶縁体を提供するステップと、
前記絶縁体上にポリシリコン本体を提供するステップと、
前記ポリシリコン本体上に金属層を提供するステップと、
前記ポリシリコン本体全体を実質的にシリサイド化すべく、シリサイド化プロセスを実行するステップと、
を含む、半導体構造を製造する方法。 - 前記ポリシリコン本体上に提供される前記金属層は、前記ポリシリコン本体の厚みの半分以上の厚みのニッケル金属層である、請求項1記載の方法。
- 前記ポリシリコン本体全体を実質的にシリサイド化すべく、シリサイド化プロセスを実行するステップは、前記絶縁体上にゲートを形成するステップを含む、請求項1記載の方法。
- 基板を提供するステップと、
前記基板上に絶縁体を提供するステップと、
前記絶縁体上にドーパント種を含むポリシリコン本体を提供するステップと、
前記ポリシリコン本体上に金属層を提供するステップと、
シリサイド化プロセスを実行し、前記ポリシリコン本体全体を実質的にシリサイド化するとともに、前記絶縁体上に導電体を提供するステップと、
を含む、半導体構造を製造する方法。 - 前記シリサイド化プロセスを実行するステップは、前記ドーパント種の大部分を前記絶縁体に隣接するように移動させる、請求項4記載の方法。
- 前記ポリシリコン本体中のドーパント種を、前記導電体の所望の仕事関数に応じて選択するステップをさらに含む、請求項4記載の方法。
- さらに、前記導電体を提供するステップで提供される前記導電体はゲートである、請求項6記載の方法。
- 前記金属層は、前記ポリシリコン本体の厚みの半分以上の厚みのニッケル金属層である、請求項4記載の方法。
- 前記ドーパント種は、N型ドーパントである、請求項6記載の方法。
- 前記ドーパント種は、ヒ素である、請求項9記載の方法。
- 前記ドーパント種は、P型ドーパントである、請求項6記載の方法。
- 前記ドーパント種は、ホウ素である、請求項11記載の方法。
- 前記ドーパント種は、N型でもP型でもない、請求項6記載の方法。
- 基板を提供するステップと、
前記基板上に絶縁体を提供するステップと、
前記絶縁体上にポリシリコン本体を提供するステップと、
前記ポリシリコン本体上にキャップ本体を提供するステップと、
前記キャップ本体と前記ポリシリコン本体をマスクとして使用して、前記基板中にドーパントを導くステップと、
前記ポリシリコン本体から前記キャップ本体を除去するステップと、
前記ポリシリコン本体上に金属層を提供するステップと、
前記ポリシリコン本体全体を実質的にシリサイド化するようにシリサイドプロセスを実行するステップと、
を含む、半導体構造を製造する方法。 - 前記キャップ本体および前記ポリシリコン本体の両側に、これらの前記キャップ本体および前記ポリシリコン本体に沿っており、前記基板中にドーパントを導く際にマスクとして働くスペーサを提供するステップをさらに含む、請求項14記載の方法。
- 前記ポリシリコン本体上に提供される前記金属層は、前記ポリシリコン本体の厚みの半分以上の厚みのニッケル層である、請求項14記載の方法。
- 前記ポリシリコン本体全体を実質的にシリサイド化するようにシリサイドプロセスを実行するステップは、前記絶縁体上にゲートを形成するステップを含む、請求項14記載の方法。
- 前記絶縁体上にポリシリコン本体を提供するステップは、ドーパント種を含むポリシリコン本体を提供するステップを含む、請求項14記載の方法。
- 前記ポリシリコン本体中の前記ドーパント種は、N型ドーパントである、請求項18記載の方法。
- 前記ポリシリコン本体中の前記ドーパント種は、ヒ素である、請求項19記載の方法。
- 前記ポリシリコン本体中の前記ドーパント種は、P型ドーパントである、請求項18記載の方法。
- 前記ポリシリコン本体中の前記ドーパント種は、ホウ素である、請求項21記載の方法。
- 前記ポリシリコン本体中の前記ドーパント種は、N型でもP型でもない、請求項18記載の方法。
- 基板と、
前記基板上にある絶縁体と、
前記絶縁体上にあり、ドーパント種を含むゲートであって、前記絶縁体に隣接する前記ゲート部分のドーパント種の濃度は、前記絶縁体から離れた位置にある前記ゲート部分のドーパント種の濃度よりも高いゲートと、を有する、
半導体構造。 - 前記ゲートは、シリサイドを含む、請求項24記載の半導体構造。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/135,227 US6599831B1 (en) | 2002-04-30 | 2002-04-30 | Metal gate electrode using silicidation and method of formation thereof |
PCT/US2003/012958 WO2003094243A1 (en) | 2002-04-30 | 2003-04-28 | Metal gate electrode using silicidation and method of formation thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005524243A JP2005524243A (ja) | 2005-08-11 |
JP2005524243A5 true JP2005524243A5 (ja) | 2006-06-15 |
Family
ID=27610948
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004502363A Pending JP2005524243A (ja) | 2002-04-30 | 2003-04-28 | シリサイドを使用する金属ゲート電極およびこれを形成する方法 |
Country Status (8)
Country | Link |
---|---|
US (2) | US6599831B1 (ja) |
EP (1) | EP1502305A1 (ja) |
JP (1) | JP2005524243A (ja) |
KR (1) | KR20040102187A (ja) |
CN (2) | CN1729576A (ja) |
AU (1) | AU2003231119A1 (ja) |
TW (1) | TWI270935B (ja) |
WO (1) | WO2003094243A1 (ja) |
Families Citing this family (35)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6599831B1 (en) * | 2002-04-30 | 2003-07-29 | Advanced Micro Devices, Inc. | Metal gate electrode using silicidation and method of formation thereof |
US7183182B2 (en) * | 2003-09-24 | 2007-02-27 | International Business Machines Corporation | Method and apparatus for fabricating CMOS field effect transistors |
JP4011024B2 (ja) * | 2004-01-30 | 2007-11-21 | 株式会社ルネサステクノロジ | 半導体装置およびその製造方法 |
JP4521597B2 (ja) * | 2004-02-10 | 2010-08-11 | ルネサスエレクトロニクス株式会社 | 半導体記憶装置およびその製造方法 |
US7056782B2 (en) * | 2004-02-25 | 2006-06-06 | International Business Machines Corporation | CMOS silicide metal gate integration |
JP3998665B2 (ja) * | 2004-06-16 | 2007-10-31 | 株式会社ルネサステクノロジ | 半導体装置およびその製造方法 |
JP2006013270A (ja) * | 2004-06-29 | 2006-01-12 | Renesas Technology Corp | 半導体装置およびその製造方法 |
KR100558011B1 (ko) * | 2004-07-12 | 2006-03-06 | 삼성전자주식회사 | 전체실리사이드 금속게이트전극을 갖는 모스 트랜지스터의제조방법 |
JP2006108355A (ja) * | 2004-10-05 | 2006-04-20 | Renesas Technology Corp | 半導体装置およびその製造方法 |
KR100593452B1 (ko) * | 2005-02-01 | 2006-06-28 | 삼성전자주식회사 | 전체실리사이드 금속게이트전극을 갖는 모스 트랜지스터의제조방법 |
JP2006245417A (ja) * | 2005-03-04 | 2006-09-14 | Toshiba Corp | 半導体装置およびその製造方法 |
WO2006098369A1 (ja) * | 2005-03-15 | 2006-09-21 | Nec Corporation | 半導体装置の製造方法及び半導体装置 |
US20060258074A1 (en) * | 2005-05-12 | 2006-11-16 | Texas Instruments Incorporated | Methods that mitigate excessive source/drain silicidation in full gate silicidation metal gate flows |
JP2006339324A (ja) * | 2005-06-01 | 2006-12-14 | Fujitsu Ltd | 半導体装置の製造方法 |
JP2006339441A (ja) * | 2005-06-02 | 2006-12-14 | Fujitsu Ltd | 半導体装置の製造方法 |
JP2007027727A (ja) * | 2005-07-11 | 2007-02-01 | Interuniv Micro Electronica Centrum Vzw | フルシリサイド化ゲートmosfetの形成方法及び該方法により得られるデバイス |
EP1744351A3 (en) * | 2005-07-11 | 2008-11-26 | Interuniversitair Microelektronica Centrum ( Imec) | Method for forming a fully silicided gate MOSFET and devices obtained thereof |
KR100646937B1 (ko) | 2005-08-22 | 2006-11-23 | 삼성에스디아이 주식회사 | 다결정 실리콘 박막트랜지스터 및 그 제조방법 |
JP2007173347A (ja) * | 2005-12-20 | 2007-07-05 | Renesas Technology Corp | 半導体装置及びその製造方法 |
JPWO2007077814A1 (ja) * | 2006-01-06 | 2009-06-11 | 日本電気株式会社 | 半導体装置及びその製造方法 |
JP2007251030A (ja) * | 2006-03-17 | 2007-09-27 | Renesas Technology Corp | 半導体装置の製造方法および半導体装置 |
US7491643B2 (en) * | 2006-05-24 | 2009-02-17 | International Business Machines Corporation | Method and structure for reducing contact resistance between silicide contact and overlying metallization |
US7297618B1 (en) | 2006-07-28 | 2007-11-20 | International Business Machines Corporation | Fully silicided gate electrodes and method of making the same |
CN101517732B (zh) * | 2006-09-20 | 2011-04-06 | 日本电气株式会社 | 半导体器件及其制造方法 |
WO2008065908A1 (fr) * | 2006-11-29 | 2008-06-05 | Phyzchemix Corporation | Procédé de formation d'un film de composé d'élément métallique du groupe iv et procédé de fabrication d'un dispositif semi-conducteur |
US7727842B2 (en) * | 2007-04-27 | 2010-06-01 | Texas Instruments Incorporated | Method of simultaneously siliciding a polysilicon gate and source/drain of a semiconductor device, and related device |
US8183137B2 (en) * | 2007-05-23 | 2012-05-22 | Texas Instruments Incorporated | Use of dopants to provide low defect gate full silicidation |
JP2009026997A (ja) * | 2007-07-20 | 2009-02-05 | Renesas Technology Corp | 半導体装置およびその製造方法 |
US7642153B2 (en) * | 2007-10-23 | 2010-01-05 | Texas Instruments Incorporated | Methods for forming gate electrodes for integrated circuits |
WO2009122345A1 (en) * | 2008-04-02 | 2009-10-08 | Nxp B.V. | Method of manufacturing a semiconductor device and semiconductor device |
CN101562131B (zh) * | 2008-04-15 | 2012-04-18 | 和舰科技(苏州)有限公司 | 栅极结构的制造方法 |
US8012817B2 (en) * | 2008-09-26 | 2011-09-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Transistor performance improving method with metal gate |
US9871035B2 (en) * | 2013-12-31 | 2018-01-16 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device with metal silicide blocking region and method of manufacturing the same |
US9972694B2 (en) * | 2015-10-20 | 2018-05-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Atomic layer deposition methods and structures thereof |
KR102612404B1 (ko) | 2019-03-08 | 2023-12-13 | 삼성전자주식회사 | 반도체 소자 및 그의 제조 방법 |
Family Cites Families (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
NL7510903A (nl) * | 1975-09-17 | 1977-03-21 | Philips Nv | Werkwijze voor het vervaardigen van een halfgelei- derinrichting, en inrichting vervaardigd volgens de werkwijze. |
JPS59125650A (ja) * | 1983-01-07 | 1984-07-20 | Toshiba Corp | 半導体装置の製造方法 |
US4450620A (en) * | 1983-02-18 | 1984-05-29 | Bell Telephone Laboratories, Incorporated | Fabrication of MOS integrated circuit devices |
JPS616867A (ja) * | 1984-06-20 | 1986-01-13 | Nippon Telegr & Teleph Corp <Ntt> | 半導体装置の製造方法 |
US4755865A (en) * | 1986-01-21 | 1988-07-05 | Motorola Inc. | Means for stabilizing polycrystalline semiconductor layers |
US4746964A (en) * | 1986-08-28 | 1988-05-24 | Fairchild Semiconductor Corporation | Modification of properties of p-type dopants with other p-type dopants |
US5237196A (en) * | 1987-04-14 | 1993-08-17 | Kabushiki Kaisha Toshiba | Semiconductor device and method for manufacturing the same |
JPH01243549A (ja) * | 1988-03-25 | 1989-09-28 | Seiko Epson Corp | 半導体装置 |
US5168072A (en) * | 1990-10-12 | 1992-12-01 | Texas Instruments Incorporated | Method of fabricating an high-performance insulated-gate field-effect transistor |
US5767558A (en) * | 1996-05-10 | 1998-06-16 | Integrated Device Technology, Inc. | Structures for preventing gate oxide degradation |
US6335280B1 (en) * | 1997-01-13 | 2002-01-01 | Asm America, Inc. | Tungsten silicide deposition process |
US5851891A (en) * | 1997-04-21 | 1998-12-22 | Advanced Micro Devices, Inc. | IGFET method of forming with silicide contact on ultra-thin gate |
US6117761A (en) * | 1997-08-23 | 2000-09-12 | Micron Technology, Inc. | Self-aligned silicide strap connection of polysilicon layers |
US5937319A (en) * | 1997-10-31 | 1999-08-10 | Advanced Micro Devices, Inc. | Method of making a metal oxide semiconductor (MOS) transistor polysilicon gate with a size beyond photolithography limitation by using polysilicidation and selective etching |
JPH11284179A (ja) * | 1998-03-30 | 1999-10-15 | Sony Corp | 半導体装置およびその製造方法 |
US6091123A (en) * | 1998-06-08 | 2000-07-18 | Advanced Micro Devices | Self-aligned SOI device with body contact and NiSi2 gate |
US6100173A (en) * | 1998-07-15 | 2000-08-08 | Advanced Micro Devices, Inc. | Forming a self-aligned silicide gate conductor to a greater thickness than junction silicide structures using a dual-salicidation process |
US6451644B1 (en) * | 1998-11-06 | 2002-09-17 | Advanced Micro Devices, Inc. | Method of providing a gate conductor with high dopant activation |
US6228724B1 (en) * | 1999-01-28 | 2001-05-08 | Advanced Mirco Devices | Method of making high performance MOSFET with enhanced gate oxide integration and device formed thereby |
JP2000252462A (ja) * | 1999-03-01 | 2000-09-14 | Toshiba Corp | Mis型半導体装置及びその製造方法 |
US6281559B1 (en) * | 1999-03-03 | 2001-08-28 | Advanced Micro Devices, Inc. | Gate stack structure for variable threshold voltage |
US6245692B1 (en) * | 1999-11-23 | 2001-06-12 | Agere Systems Guardian Corp. | Method to selectively heat semiconductor wafers |
US6365481B1 (en) * | 2000-09-13 | 2002-04-02 | Advanced Micro Devices, Inc. | Isotropic resistor protect etch to aid in residue removal |
US6562718B1 (en) * | 2000-12-06 | 2003-05-13 | Advanced Micro Devices, Inc. | Process for forming fully silicided gates |
US6479383B1 (en) * | 2002-02-05 | 2002-11-12 | Chartered Semiconductor Manufacturing Ltd | Method for selective removal of unreacted metal after silicidation |
US6599831B1 (en) * | 2002-04-30 | 2003-07-29 | Advanced Micro Devices, Inc. | Metal gate electrode using silicidation and method of formation thereof |
US6544829B1 (en) * | 2002-09-20 | 2003-04-08 | Lsi Logic Corporation | Polysilicon gate salicidation |
-
2002
- 2002-04-30 US US10/135,227 patent/US6599831B1/en not_active Expired - Lifetime
-
2003
- 2003-04-28 JP JP2004502363A patent/JP2005524243A/ja active Pending
- 2003-04-28 AU AU2003231119A patent/AU2003231119A1/en not_active Abandoned
- 2003-04-28 EP EP03724248A patent/EP1502305A1/en not_active Withdrawn
- 2003-04-28 CN CNA038097842A patent/CN1729576A/zh active Pending
- 2003-04-28 CN CN2011100472901A patent/CN102157362B/zh not_active Expired - Lifetime
- 2003-04-28 KR KR10-2004-7017334A patent/KR20040102187A/ko active Search and Examination
- 2003-04-28 WO PCT/US2003/012958 patent/WO2003094243A1/en active Application Filing
- 2003-04-30 TW TW092110111A patent/TWI270935B/zh not_active IP Right Cessation
- 2003-05-07 US US10/431,008 patent/US6873030B2/en not_active Expired - Lifetime
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2005524243A5 (ja) | ||
US8658507B2 (en) | MOSFET structure and method of fabricating the same using replacement channel layer | |
SG143280A1 (en) | Fully salicided (fusa) mosfet structure | |
JP2009521113A5 (ja) | ||
CN101069282A (zh) | 用于在cmos器件中形成自对准双重全硅化栅极的方法 | |
JP2008522443A5 (ja) | ||
JP2008511171A5 (ja) | ||
CN1649112A (zh) | 镍-自对准硅化物工艺和利用该工艺制造半导体器件的方法 | |
JP2006513572A5 (ja) | ||
US10361270B2 (en) | Nanowire MOSFET with different silicides on source and drain | |
CN108257916B (zh) | 半导体结构及其形成方法 | |
JP2006516174A5 (ja) | ||
WO2001088991A3 (en) | Polysilicon sidewall with silicide formation to produce high performance mosfets | |
JP2004134687A5 (ja) | ||
JP2004111479A5 (ja) | ||
JP2005109389A5 (ja) | ||
JP2006332603A5 (ja) | ||
JP2005150267A5 (ja) | ||
JP2007035666A (ja) | 半導体装置の製造方法 | |
TW200629557A (en) | Semiconductor device and fabricating method for thereof | |
US6737324B2 (en) | Method for fabricating raised source/drain of semiconductor device | |
US6278160B1 (en) | Semiconductor device having a reliably-formed narrow active region | |
US6939770B1 (en) | Method of fabricating semiconductor device having triple LDD structure and lower gate resistance formed with a single implant process | |
JP2010040710A5 (ja) | ||
CN104037224B (zh) | 设计的用于n型MOSFET的源极/漏极区 |