JP2010040710A5

JP2010040710A5 -

Info

Publication number: JP2010040710A5
Application number: JP2008200860A
Authority: JP
Filing date: 2008-08-04
Publication date: 2011-08-11

Claims

半導体基板上にＮ型ＭＩＳトランジスタとＰ型ＭＩＳトランジスタとを備えた半導体装置であって、
前記Ｎ型ＭＩＳトランジスタは、
前記半導体基板の第１の領域上に形成された第１の高誘電率ゲート絶縁膜と、
前記第１の高誘電率ゲート絶縁膜上に形成された第１のゲート電極とを備え、
前記Ｐ型ＭＩＳトランジスタは、
前記半導体基板の第２の領域上に形成された第２の高誘電率ゲート絶縁膜と、
前記第２の高誘電率ゲート絶縁膜上に形成された第２のゲート電極とを備え、
前記第１の高誘電率ゲート絶縁膜及び前記第２の高誘電率ゲート絶縁膜は共にランタノイドを含み、前記第２の高誘電率ゲート絶縁膜のみがさらに III族元素を含むことを特徴とする半導体装置。
請求項１に記載の半導体装置において、
前記第１のゲート電極は、前記第１の高誘電率ゲート絶縁膜上に形成された第１の金属含有膜と、前記第１の金属含有膜上に形成された第１のシリコン膜とを有し、
前記第２のゲート電極は、前記第２の高誘電率ゲート絶縁膜上に形成された第２の金属含有膜と、前記第２の金属含有膜上に形成された第２のシリコン膜とを有していることを特徴とする半導体装置。
請求項２に記載の半導体装置において、
前記第２の金属含有膜は前記 III族元素を含む一方、前記第１の金属含有膜は前記 III族元素を含んでいないことを特徴とする半導体装置。
請求項２又は３に記載の半導体装置において、
前記第１の金属含有膜及び前記第２の金属含有膜は、同じ厚さを持つＴｉＮ膜、ＴｉＮＯ膜、ＴａＮ膜、ＴａＣＮ膜又はＴａＣＮＯ膜からなることを特徴とする半導体装置。
請求項１〜４のいずれか１項に記載の半導体装置において、
前記ランタノイドは、ランタン、セリウム又はプラセオジムであることを特徴とする半導体装置。
請求項１〜５のいずれか１項に記載の半導体装置において、
前記 III族元素は、アルミニウム、ボロン又はガリウムであることを特徴とする半導体装置。
半導体基板上に第１導電型ＭＩＳトランジスタと第２導電型ＭＩＳトランジスタとを備えた半導体装置であって、
前記第１導電型ＭＩＳトランジスタは、
前記半導体基板上に形成された第１の高誘電率ゲート絶縁膜と、
前記第１の高誘電率ゲート絶縁膜上に形成された第１のゲート電極とを備え、
前記第２導電型ＭＩＳトランジスタは、
前記半導体基板上に形成された第２の高誘電率ゲート絶縁膜と、
前記第２の高誘電率ゲート絶縁膜上に形成された第２のゲート電極とを備え、
前記第１の高誘電率ゲート絶縁膜及び前記第２の高誘電率ゲート絶縁膜は同じ高誘電率膜からなり、
前記第１のゲート電極及び前記第２のゲート電極は、実質的に同じ厚さを持つ異なる組成の金属含有膜を有することを特徴とする半導体装置。
第１導電型ＭＩＳトランジスタ領域及び第２導電型ＭＩＳトランジスタ領域を含む半導体基板の上に高誘電率絶縁膜を形成する工程（ａ）と、
前記高誘電率絶縁膜上に第１導電型ＭＩＳトランジスタ用キャップ膜を形成する工程（ｂ）と、
前記第１導電型ＭＩＳトランジスタ用キャップ膜上に金属含有膜を堆積する工程（ｃ）と、
前記工程（ｃ）の後に、前記第１導電型ＭＩＳトランジスタ領域を覆うマスクパターンを用いて、前記第２導電型ＭＩＳトランジスタ領域に位置する前記第１導電型ＭＩＳトランジスタ用キャップ膜にイオンを導入して第２導電型ＭＩＳトランジスタ用キャップ膜に改質した後、前記マスクパターンを除去する工程（ｄ）と、
前記工程（ｄ）の後に、前記金属含有膜上にシリコン膜を堆積する工程（ｅ）と、
前記金属含有膜及び前記シリコン膜をパターニングすることにより、第１導電型ＭＩＳトランジスタ用ゲート電極及び第２導電型ＭＩＳトランジスタ用ゲート電極を形成する工程（ｆ）とを備えていることを特徴とする半導体装置の製造方法。
請求項８に記載の半導体装置の製造方法において、
前記工程（ｄ）の後に、熱処理を行って、前記高誘電率絶縁膜と前記第１導電型ＭＩＳトランジスタ用キャップ膜とを反応させることにより第１導電型ＭＩＳトランジスタ用ゲート絶縁膜を形成すると共に前記高誘電率絶縁膜と前記第２導電型ＭＩＳトランジスタ用キャップ膜とを反応させることにより第２導電型ＭＩＳトランジスタ用ゲート絶縁膜を形成する工程をさらに備えていることを特徴とする半導体装置の製造方法。
請求項８又は９に記載の半導体装置の製造方法において、
前記第１導電型ＭＩＳトランジスタはＮ型ＭＩＳトランジスタであり、
前記第２導電型ＭＩＳトランジスタはＰ型ＭＩＳトランジスタであり、
前記第１導電型ＭＩＳトランジスタ用キャップ膜はランタノイド含有酸化膜であり、
前記イオンは III族元素含有イオンであることを特徴とする半導体装置の製造方法。
請求項８〜１０のいずれか１項に記載の半導体装置の製造方法において、
前記工程（ｄ）において、イオン注入法又はプラズマドーピング法を用いて前記第１導電型ＭＩＳトランジスタ用キャップ膜に前記イオンを導入することを特徴とする半導体装置の製造方法。
第１導電型ＭＩＳトランジスタ領域及び第２導電型ＭＩＳトランジスタ領域を含む半導体基板の上に高誘電率絶縁膜を形成する工程（ａ）と、
前記高誘電率絶縁膜上に金属含有膜を堆積する工程（ｂ）と、
前記工程（ｂ）よりも後に、前記第１導電型ＭＩＳトランジスタ領域を覆う第１のマスクパターンを用いて、前記第２導電型ＭＩＳトランジスタ領域に位置する前記高誘電率絶縁膜に第１のイオンを導入して第２導電型ＭＩＳトランジスタ用高誘電率絶縁膜に改質した後、前記第１のマスクパターンを除去する工程（ｃ）と、
前記工程（ｃ）の後に、前記金属含有膜上にシリコン含有膜を堆積する工程（ｄ）と、
前記金属含有膜及び前記シリコン含有膜をパターニングすることにより、第１導電型ＭＩＳトランジスタ用ゲート電極及び第２導電型ＭＩＳトランジスタ用ゲート電極を形成する工程（ｅ）とを備えていることを特徴とする半導体装置の製造方法。
第１導電型ＭＩＳトランジスタ領域及び第２導電型ＭＩＳトランジスタ領域を含む半導体基板の上に高誘電率絶縁膜を形成する工程（ａ）と、
前記高誘電率絶縁膜上に第１導電型ＭＩＳトランジスタ用金属含有膜を堆積する工程（ｂ）と、
前記工程（ｂ）の後に、前記第１導電型ＭＩＳトランジスタ領域を覆うマスクパターンを用いて、前記第２導電型ＭＩＳトランジスタ領域に位置する前記第１導電型ＭＩＳトランジスタ用金属含有膜にイオンを導入して第２導電型ＭＩＳトランジスタ用金属含有膜に改質した後、前記マスクパターンを除去する工程（ｃ）と、
前記工程（ｃ）の後に、前記第１導電型ＭＩＳトランジスタ用金属含有膜上及び前記第２導電型ＭＩＳトランジスタ用金属含有膜上にシリコン含有膜を堆積する工程（ｄ）と、
前記第１導電型ＭＩＳトランジスタ用金属含有膜及び前記シリコン含有膜をパターニングすることにより第１導電型ＭＩＳトランジスタ用ゲート電極を形成すると共に前記第２導電型ＭＩＳトランジスタ用金属含有膜及び前記シリコン含有膜をパターニングすることにより第２導電型ＭＩＳトランジスタ用ゲート電極を形成する工程（ｅ）とを備えていることを特徴とする半導体装置の製造方法。