JP2005303256A - 半導体装置及び半導体装置の製造方法 - Google Patents
半導体装置及び半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2005303256A JP2005303256A JP2004282180A JP2004282180A JP2005303256A JP 2005303256 A JP2005303256 A JP 2005303256A JP 2004282180 A JP2004282180 A JP 2004282180A JP 2004282180 A JP2004282180 A JP 2004282180A JP 2005303256 A JP2005303256 A JP 2005303256A
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- gate electrode
- forming
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 86
- 238000000034 method Methods 0.000 title claims abstract description 39
- 238000004519 manufacturing process Methods 0.000 title claims description 49
- 239000000463 material Substances 0.000 claims abstract description 43
- 239000010410 layer Substances 0.000 claims description 42
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 42
- 239000011229 interlayer Substances 0.000 claims description 30
- 239000000758 substrate Substances 0.000 claims description 24
- 239000012535 impurity Substances 0.000 claims description 22
- 238000009792 diffusion process Methods 0.000 claims description 15
- 238000005530 etching Methods 0.000 claims description 14
- 229910021332 silicide Inorganic materials 0.000 claims description 7
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 7
- 229910052735 hafnium Inorganic materials 0.000 claims description 3
- 229910052710 silicon Inorganic materials 0.000 claims description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 2
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 claims description 2
- 238000009413 insulation Methods 0.000 claims description 2
- 229910052760 oxygen Inorganic materials 0.000 claims description 2
- 239000001301 oxygen Substances 0.000 claims description 2
- 239000010703 silicon Substances 0.000 claims description 2
- 229910052751 metal Inorganic materials 0.000 abstract description 14
- 239000002184 metal Substances 0.000 abstract description 14
- 229910004298 SiO 2 Inorganic materials 0.000 description 95
- 125000006850 spacer group Chemical group 0.000 description 38
- 229910004129 HfSiO Inorganic materials 0.000 description 36
- 238000010586 diagram Methods 0.000 description 28
- 229910005883 NiSi Inorganic materials 0.000 description 17
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 10
- 230000009977 dual effect Effects 0.000 description 8
- 238000005229 chemical vapour deposition Methods 0.000 description 7
- 150000002500 ions Chemical class 0.000 description 7
- 238000001459 lithography Methods 0.000 description 4
- 238000001039 wet etching Methods 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 238000002513 implantation Methods 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 230000004913 activation Effects 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910003855 HfAlO Inorganic materials 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823857—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
- H01L21/823842—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823864—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
【解決手段】 第1のトランジスタと第2のトランジスタとを備える半導体装置において、第1のトランジスタは、第1の仕事関数を有する第1の材料からなる第1のゲート電極と、第1のゲート絶縁膜とを含む。また、第2のトランジスタは、第2の仕事関数を有する第2の材料からなる第2のゲート電極と、第2のゲート絶縁膜とを含む。ここで、第1のゲート絶縁膜は、高誘電率膜と、第1の高誘電率膜上に形成された第1の絶縁膜とを含むものとする。第2のゲート絶縁膜においては、高誘電率膜上部に形成した第1の絶縁膜を、第1のゲート電極を除去した後に除去する。
【選択図】 図1
Description
あるいは、この発明の半導体装置において、第1の材料は、多結晶シリコンであり、第2の材料は、その仕事関数が、シリコンの電子親和力より、0.55V以上大きいものであるものであってもよい。
あるいは、この発明の半導体装置において、高誘電率膜は、少なくとも、ハフニウムと酸素とを含有するものであってもよい。
また、以下の実施の形態において各要素の個数、数量、量、範囲等の数に言及する場合、特に明示した場合や原理的に明らかにその数に特定される場合を除いて、その言及した数に限定されるものではない。また、実施の形態において説明する構造や、方法におけるステップ等は、特に明示した場合や明らかに原理的にそれに特定される場合を除いて、この発明に必ずしも必須のものではない。
図1は、この発明の実施の形態1における半導体装置を説明するための断面模式図である。
図1に示すように、実施の形態1における半導体装置100は、nMISとpMISとを有するCMISであり、デュアルメタルゲート構造を有する。以下、具体的に半導体装置100の構造について説明する。尚、以下この明細書において、簡略化のため、nMISを形成する領域をnMIS領域と称し、pMISを形成する領域をpMIS領域と称するものとする。
以下、図1〜図11を参照して、この発明の実施の形態1における半導体装置の製造方法について、具体的に説明する。
次に、SiN膜118上に、Poly−Si膜120を形成する(ステップS110)。Poly−Si膜120は、CVD法により、膜厚120nm程度に形成する。
図12は、この発明の実施の形態2における半導体装置200を説明するための断面模式図である。
図12に示すように、実施の形態2における半導体装置200は、実施の形態1において説明した半導体装置100と類似するものである。但し、実施の形態2における半導体装置200は、ダマシンゲート構造を有するものであり、実施の形態1における半導体装置100の製造方法をダマシンゲート構造に適用して製造したものである。
また、基板202の上には、SiN膜220、SiO2膜222が形成されている。nMIS領域、pMIS領域のそれぞれに、ゲート電極を形成するためのゲート溝224a、224bが、SiN膜220、SiO2膜222を貫通して開口されている。
以下、図12〜図21を用いて、実施の形態2における半導体装置200の製造方法について具体的に説明する。
その他は、実施の形態1と同様であるから説明を省略する。
図22は、この発明の実施の形態3における半導体装置300を説明するための断面模式図である。
半導体装置300は、実施の形態2における半導体装置200と類似するものであり、ダマシンゲート構造を有するものである。
また、基板302の上には、SiN膜320、SiO2膜322が形成されている。nMIS領域、pMIS領域のそれぞれに、ゲート電極を形成するためのゲート溝324a、324bが、SiN膜320、SiO2膜322を貫通して形成されている。
以下、図23〜図31を用いて、実施の形態3における半導体装置300の製造方法について具体的に説明する。
更に、続けて、ハードマスク360をマスクとして、図25に示すように、SiN膜332、HfSiO膜330、SiO2膜328のエッチングも行う。
その他は、実施の形態1、2と同様であるから説明を省略する。
102、202、302 基板
104、204、304 STI
106a、106b、206a、206b、306a、306b エクステンション
108、208、308 ポケット
110a、110b、210a、210b、310a、310b ソース/ドレイン
112a、112b ゲート絶縁膜
114、114a、114b SiO2膜
116、116a、116b HfSiO膜
118、118a、118b SiN膜
120 Poly−Si膜
120a、120b ゲート電極
122b ゲート電極
124 NiSi層
126 NiSi層
128 スペーサ
130 SiO2膜
132 SiN膜
134 スペーサ
136 SiO2膜
138 SiN膜
140 SiO2膜
142 SiN膜
144、248、348 SiO2膜
146、250、350 コンタクトプラグ
148、252、352 層間絶縁膜
150、254、354 Cu配線
152a、256a、356a pWELL
152b、256b、356b nWELL
156 ハードマスク
158 ハードマスク
212、312 NiSi層
220、320、 SiN膜
222、322 SiO2膜
224a、224b、324a、324b ゲート溝
226a、226b、326a、326b ゲート絶縁膜
228a、228b、328a、328b SiO2膜
230、230a、230b、330a、330b HfSiO膜
232a、232b、332a、332b SiN膜
234a、334a ゲート電極
236b、336b ゲート電極
238、338、342 スペーサ
240 SiN膜
242 SiO2膜
244 SiN膜
246 SiO2膜
264、360 ハードマスク
Claims (7)
- 第1の仕事関数を有する第1の材料からなる第1のゲート電極と、第1のゲート絶縁膜と、を含む第1のトランジスタと、
第2の仕事関数を有する第2の材料からなる第2のゲート電極と、第2のゲート絶縁膜と、
を含む第2のトランジスタと、
を備え、
前記第1のゲート絶縁膜は、
高誘電率膜と、
前記第1の高誘電率膜上に形成された第1の絶縁膜と、
を含み、
前記第2のゲート絶縁膜は、
少なくとも前記高誘電率膜を含むことを特徴とする半導体装置。 - 前記第2のゲート絶縁膜は、前記高誘電率膜の上に形成された第2の絶縁膜を含み、
前記第2の絶縁膜の膜厚は、前記第1の絶縁膜より薄いことを特徴とする請求項1に記載の半導体装置。 - 前記第1の材料は、多結晶シリコンであり、
前記第2の材料は、その仕事関数が、シリコンの電子親和力より、0.55V以上大きいものであることを特徴とする請求項1又は2に記載の半導体装置。 - 前記高誘電率膜は、少なくとも、ハフニウムと酸素とを含有することを特徴とする請求項1から3のいずれかに記載の半導体装置。
- 基板上の第1の活性領域と、第2の活性領域とのそれぞれに、高誘電率膜を形成する高誘電率膜形成工程と、
前記高誘電率膜上に、第1の絶縁膜を形成する第1絶縁膜形成工程と、
前記第1、第2の活性領域の、前記第1の絶縁膜上に、それぞれ、第1の仕事関数を有する第1の材料からなる第1のゲート電極を形成する第1ゲート電極形成工程と、
前記第2の活性領域に形成された前記第1のゲート電極を除去する第1ゲート電極除去工程と、
前記第1のゲート電極をマスクとして、前記第1の絶縁膜のエッチングを行い、前記第1の絶縁膜を除去する第1絶縁膜除去工程と、
前記第2の領域に、第2の仕事関数を有する第2の材料からなる第2のゲート電極を形成する第2ゲート電極形成工程と、
を備えることを特徴とする半導体装置の製造方法。 - 基板上の第1の活性領域と,第2の活性領域とのそれぞれに、ダミーゲート絶縁膜とダミーゲート電極を形成するダミーゲート形成工程と、
前記ダミーゲート電極をマスクとして、前記第1の活性領域と、前記第2の活性領域とに、それぞれ、不純物拡散層を形成する不純物拡散層形成工程と、
前記ダミーゲート絶縁膜と前記ダミーゲート電極とを埋め込んで、層間絶縁膜を形成する層間絶縁膜形成工程と、
前記層間絶縁膜から、前記ダミーゲート絶縁膜と前記ダミーゲート電極とを除去して、前記層間絶縁膜に、開口を形成する開口形成工程と、
少なくとも前記開口内部に、高誘電率膜を形成する高誘電率膜形成工程と、
前記高誘電率膜上に、第1の絶縁膜を形成する第1絶縁膜形成工程と、
前記開口内部に、第1の仕事関数を有する第1の材料を埋め込む第1材料埋め込み工程と、
前記第2の活性領域の開口内部に埋め込まれた、前記第1の材料を除去する第1材料除去工程と、
前記第1の活性領域開口内部の第1絶縁膜を残し、他の部分に形成された前記第1の絶縁膜を除去する第1絶縁膜除去工程と、
前記第2の活性領域の開口内部に、第2の仕事関数を有する第2の材料を埋め込む第2材料埋め込み工程と、
を備えることを特徴とする半導体装置の製造方法。 - 基板上の第1の活性領域と、第2の活性領域とのそれぞれに、少なくとも高誘電率膜と、前記高誘電率膜上の第1の絶縁膜とを含むゲート絶縁膜を形成するゲート絶縁膜形成工程と、
前記ゲート絶縁膜上に、第1の仕事関数を有する材料からなる第1のゲート電極を形成する第1ゲート電極形成工程と、
前記第1のゲート電極をマスクとして、前記第1の活性領域と、前記第2の活性領域とに、それぞれ、不純物拡散層を形成する不純物拡散層形成工程と、
前記不純物拡散層の表面に、シリサイド層を形成するシリサイド層形成工程と、
前記ゲート絶縁膜と前記第1のゲート電極とを埋め込んで、層間絶縁膜を形成する層間絶縁膜形成工程と、
前記第2の活性領域の前記層間絶縁膜に形成された前記第1のゲート電極を除去して、前記層間絶縁膜に開口を形成する開口形成工程と、
少なくとも前記開口底部に露呈する前記第1の絶縁膜を除去する第1絶縁膜除去工程と、
前記開口内部に、第2の仕事関数を有する材料からなる第2のゲート電極を埋め込む第2ゲート電極形成工程と、
を備えることを特徴とする半導体装置の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004282180A JP4546201B2 (ja) | 2004-03-17 | 2004-09-28 | 半導体装置の製造方法 |
US11/003,484 US20050205940A1 (en) | 2004-03-17 | 2004-12-06 | Semiconductor device and method for manufacturing the same |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004076978 | 2004-03-17 | ||
JP2004282180A JP4546201B2 (ja) | 2004-03-17 | 2004-09-28 | 半導体装置の製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010020027A Division JP2010135823A (ja) | 2004-03-17 | 2010-02-01 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005303256A true JP2005303256A (ja) | 2005-10-27 |
JP4546201B2 JP4546201B2 (ja) | 2010-09-15 |
Family
ID=34985337
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004282180A Expired - Fee Related JP4546201B2 (ja) | 2004-03-17 | 2004-09-28 | 半導体装置の製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20050205940A1 (ja) |
JP (1) | JP4546201B2 (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008288560A (ja) * | 2007-04-18 | 2008-11-27 | Sony Corp | 半導体装置及びその製造方法 |
US7592232B2 (en) | 2007-07-20 | 2009-09-22 | Sony Corporation | Method for manufacturing semiconductor device |
JP2011515840A (ja) * | 2008-03-14 | 2011-05-19 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | 長短チャネル金属ゲートデバイスを有する集積回路及び製造方法 |
US8350335B2 (en) | 2007-04-18 | 2013-01-08 | Sony Corporation | Semiconductor device including off-set spacers formed as a portion of the sidewall |
US8486789B2 (en) | 2007-02-15 | 2013-07-16 | Sony Corporation | Method for manufacturing insulated gate field effect transistor |
TWI420659B (zh) * | 2006-12-01 | 2013-12-21 | Omnivision Tech Inc | 成像器轉移閘極裝置中之矽化物帶 |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4501965B2 (ja) * | 2006-10-16 | 2010-07-14 | ソニー株式会社 | 半導体装置の製造方法 |
JP5288789B2 (ja) * | 2007-12-28 | 2013-09-11 | 株式会社東芝 | 半導体装置及びその製造方法 |
JP4744576B2 (ja) * | 2008-09-10 | 2011-08-10 | パナソニック株式会社 | 半導体装置の製造方法 |
US9190326B2 (en) * | 2011-06-14 | 2015-11-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device having a post feature and method of manufacturing the same |
KR101850409B1 (ko) | 2012-03-15 | 2018-06-01 | 삼성전자주식회사 | 듀얼 게이트 절연막을 갖는 반도체 장치의 제조 방법 |
KR102214096B1 (ko) | 2015-08-06 | 2021-02-09 | 삼성전자주식회사 | 반도체 장치 제조 방법 |
CN106558547B (zh) * | 2015-09-24 | 2019-12-24 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制造方法 |
US20190103474A1 (en) * | 2017-10-03 | 2019-04-04 | Globalfoundries Singapore Pte. Ltd. | Sidewall engineering for enhanced device performance in advanced devices |
KR20220085117A (ko) * | 2020-12-14 | 2022-06-22 | 삼성전자주식회사 | 반도체 소자 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10223779A (ja) * | 1997-01-30 | 1998-08-21 | Lsi Logic Corp | 異なるゲートキャパシタンスを有する絶縁ゲート電界効果トランジスタを備えた集積回路及びその形成方法 |
JP2000315789A (ja) * | 1999-04-30 | 2000-11-14 | Toshiba Corp | 半導体装置及びその製造方法 |
JP2001308318A (ja) * | 2000-04-19 | 2001-11-02 | Mitsubishi Electric Corp | 半導体装置の製造方法及び半導体装置 |
JP2002094058A (ja) * | 2000-07-11 | 2002-03-29 | Toshiba Corp | 半導体装置及びその製造方法 |
JP2003243531A (ja) * | 2002-02-13 | 2003-08-29 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
JP2003273348A (ja) * | 2002-03-08 | 2003-09-26 | Promos Technologies Inc | 半導体装置における拡散障壁層の形成方法、半導体装置 |
JP2003309188A (ja) * | 2002-04-15 | 2003-10-31 | Nec Corp | 半導体装置およびその製造方法 |
JP2004289061A (ja) * | 2003-03-25 | 2004-10-14 | Renesas Technology Corp | 半導体装置およびその製造方法 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6048769A (en) * | 1997-02-28 | 2000-04-11 | Intel Corporation | CMOS integrated circuit having PMOS and NMOS devices with different gate dielectric layers |
US6291282B1 (en) * | 1999-02-26 | 2001-09-18 | Texas Instruments Incorporated | Method of forming dual metal gate structures or CMOS devices |
US6171910B1 (en) * | 1999-07-21 | 2001-01-09 | Motorola Inc. | Method for forming a semiconductor device |
KR100500013B1 (ko) * | 2001-04-02 | 2005-07-12 | 마츠시타 덴끼 산교 가부시키가이샤 | 반도체장치 및 그 제조방법 |
US6867101B1 (en) * | 2001-04-04 | 2005-03-15 | Advanced Micro Devices, Inc. | Method of fabricating a semiconductor device having a nitride/high-k/nitride gate dielectric stack by atomic layer deposition (ALD) and a device thereby formed |
US6653698B2 (en) * | 2001-12-20 | 2003-11-25 | International Business Machines Corporation | Integration of dual workfunction metal gate CMOS devices |
JP3974507B2 (ja) * | 2001-12-27 | 2007-09-12 | 株式会社東芝 | 半導体装置の製造方法 |
US7030024B2 (en) * | 2002-08-23 | 2006-04-18 | Taiwan Semiconductor Manufacturing Co., Ltd. | Dual-gate structure and method of fabricating integrated circuits having dual-gate structures |
JP3773475B2 (ja) * | 2002-09-06 | 2006-05-10 | 株式会社日立製作所 | 半導体装置 |
US7160767B2 (en) * | 2003-12-18 | 2007-01-09 | Intel Corporation | Method for making a semiconductor device that includes a metal gate electrode |
US7183184B2 (en) * | 2003-12-29 | 2007-02-27 | Intel Corporation | Method for making a semiconductor device that includes a metal gate electrode |
-
2004
- 2004-09-28 JP JP2004282180A patent/JP4546201B2/ja not_active Expired - Fee Related
- 2004-12-06 US US11/003,484 patent/US20050205940A1/en not_active Abandoned
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10223779A (ja) * | 1997-01-30 | 1998-08-21 | Lsi Logic Corp | 異なるゲートキャパシタンスを有する絶縁ゲート電界効果トランジスタを備えた集積回路及びその形成方法 |
JP2000315789A (ja) * | 1999-04-30 | 2000-11-14 | Toshiba Corp | 半導体装置及びその製造方法 |
JP2001308318A (ja) * | 2000-04-19 | 2001-11-02 | Mitsubishi Electric Corp | 半導体装置の製造方法及び半導体装置 |
JP2002094058A (ja) * | 2000-07-11 | 2002-03-29 | Toshiba Corp | 半導体装置及びその製造方法 |
JP2003243531A (ja) * | 2002-02-13 | 2003-08-29 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
JP2003273348A (ja) * | 2002-03-08 | 2003-09-26 | Promos Technologies Inc | 半導体装置における拡散障壁層の形成方法、半導体装置 |
JP2003309188A (ja) * | 2002-04-15 | 2003-10-31 | Nec Corp | 半導体装置およびその製造方法 |
JP2004289061A (ja) * | 2003-03-25 | 2004-10-14 | Renesas Technology Corp | 半導体装置およびその製造方法 |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI420659B (zh) * | 2006-12-01 | 2013-12-21 | Omnivision Tech Inc | 成像器轉移閘極裝置中之矽化物帶 |
US8486789B2 (en) | 2007-02-15 | 2013-07-16 | Sony Corporation | Method for manufacturing insulated gate field effect transistor |
US10014384B2 (en) | 2007-02-15 | 2018-07-03 | Sony Corporation | Method for manufacturing insulated gate field effect transistor |
US10505008B2 (en) | 2007-02-15 | 2019-12-10 | Sony Corporation | Method for manufacturing insulated gate field effect transistor |
US11289581B2 (en) | 2007-02-15 | 2022-03-29 | Sony Corporation | Method for manufacturing insulated gate field effect transistor |
JP2008288560A (ja) * | 2007-04-18 | 2008-11-27 | Sony Corp | 半導体装置及びその製造方法 |
US8350335B2 (en) | 2007-04-18 | 2013-01-08 | Sony Corporation | Semiconductor device including off-set spacers formed as a portion of the sidewall |
US7592232B2 (en) | 2007-07-20 | 2009-09-22 | Sony Corporation | Method for manufacturing semiconductor device |
JP2011515840A (ja) * | 2008-03-14 | 2011-05-19 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | 長短チャネル金属ゲートデバイスを有する集積回路及び製造方法 |
JP2014116623A (ja) * | 2008-03-14 | 2014-06-26 | Advanced Micro Devices Inc | 長短チャネル金属ゲートデバイスを有する集積回路及び製造方法 |
Also Published As
Publication number | Publication date |
---|---|
US20050205940A1 (en) | 2005-09-22 |
JP4546201B2 (ja) | 2010-09-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7732839B2 (en) | Semiconductor device and method for fabricating the same | |
US9330978B2 (en) | Semiconductor device | |
JP4546201B2 (ja) | 半導体装置の製造方法 | |
JP2000252370A (ja) | 相補型集積回路とその製造方法 | |
US8395197B2 (en) | Semiconductor device and method of forming the same | |
JP4546371B2 (ja) | 半導体装置およびその製造方法 | |
US6958520B2 (en) | Semiconductor apparatus which comprises at least two kinds of semiconductor devices operable by voltages of different values | |
JP5627165B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
US7714364B2 (en) | Semiconductor device comprising gate electrode having arsenic and phosphorus | |
JP2007067048A (ja) | 半導体装置の製造方法 | |
JP3538108B2 (ja) | 半導体装置及びその製造方法 | |
JP2008053274A (ja) | 半導体装置及びその製造方法 | |
KR100983514B1 (ko) | 반도체소자 제조 방법 | |
JP2008066715A (ja) | 半導体装置及びその製造方法 | |
JP2007123850A (ja) | 半導体装置およびその製造方法 | |
JP2005259945A (ja) | 半導体装置の製造方法及び半導体装置 | |
JP2007141889A (ja) | 半導体装置およびその製造方法 | |
JP4887662B2 (ja) | 半導体装置およびその製造方法 | |
JP2010135823A (ja) | 半導体装置の製造方法 | |
JP2006086467A (ja) | 半導体装置及びその製造方法 | |
JP5280121B2 (ja) | 半導体装置およびその製造方法 | |
JP4984697B2 (ja) | 半導体装置の製造方法 | |
JP5096055B2 (ja) | Cmos型半導体集積回路の製造方法 | |
JP2010010507A (ja) | 半導体装置およびその製造方法 | |
KR100762895B1 (ko) | 리세스 게이트를 갖는 반도체 소자의 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070524 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091126 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091201 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100201 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100323 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100517 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100521 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100629 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100701 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130709 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |