JP2005268494A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2005268494A JP2005268494A JP2004078229A JP2004078229A JP2005268494A JP 2005268494 A JP2005268494 A JP 2005268494A JP 2004078229 A JP2004078229 A JP 2004078229A JP 2004078229 A JP2004078229 A JP 2004078229A JP 2005268494 A JP2005268494 A JP 2005268494A
- Authority
- JP
- Japan
- Prior art keywords
- opening
- film
- insulating film
- plug
- conductive layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
- H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/09—Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
- H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/48—Data lines or contacts therefor
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
Abstract
【解決手段】 半導体装置は、半導体基板100上に互いに間隔をおいて形成された第1の不純物拡散層102及び第2の不純物拡散層103と、第1の層間絶縁膜104と、第1のコンタクトプラグ106と、第2の層間絶縁膜110と、第1の開口部110aと、第1の開口部110aの壁部及び底部に第1のコンタクトプラグ106の上端と電気的に接続する第1の金属膜(下部電極)111、強誘電体膜(容量絶縁膜)112、第2の金属膜(上部電極)113からなる容量素子とを備えている。そして、第2の不純物拡散層103と上部電極113とは、第2のコンタクトプラグ107及び第2の開口部110bの壁部及び底部に形成されている第2の金属膜113を介して電気的に接続されている。
【選択図】 図1
Description
以下に、本発明の第1の実施形態に係る半導体装置について、図1〜図7を参照しながら説明する。
図2は、本発明の第1の実施形態における第1の変形例に係る半導体装置の断面図を示している。なお、図2においては、前述の図1に示した半導体装置の構成要素と対応する同様部分には同一の符号を付している。
以下に、本発明の第1の実施形態における第2の変形例に係る半導体装置について、図3を参照しながら説明する。
図4は、本発明の第1の実施形態における第3の変形例に係る半導体装置の断面図を示している。なお、図4においては、前述の図1に示した半導体装置の構成要素と対応する同様部分には同一の符号を付している。
図5は、本発明の第1の実施形態における第4の変形例に係る半導体装置の断面図を示している。なお、図5においては、前述の図1に示した半導体装置の構成要素と対応する同様部分には同一の符号を付している。
図6及び図7は、本発明の第1の実施形態における第5の変形例に係る半導体装置の断面図を示している。なお、図6及び図7においては、前述の図1に示した半導体装置の構成要素と対応する同様部分には同一の符号を付している。
以下に、本発明の第2の実施形態に係る半導体装置の製造方法について、図8(a)〜(c)、図9(a)及び(b)、図10(a)及び(b)、並びに図11(a)及び(b)を参照しながら説明する。なお、これらの図面は、前述の第1の実施形態における図2に示した半導体装置を製造する場合の工程断面図を示しているので、これらの図面においては、図2に示す半導体装置の構成要素と対応する部分については同一の符号を付している。
図12(a)及び(b)、図13(a)及び(b)、並びに図14(a)及び(b)は、本発明の第2の実施形態における第1の変形例に係る半導体装置の製造方法を示す工程断面図を示している。なお、これらの図面は、前述の第1の実施形態における図3に示した半導体装置を製造する場合の工程断面図を示しているので、これらの図面においては、図3に示す半導体装置の構成要素と対応する部分については同一の符号を付している。
図15(a)及び(b)、図16(a)及び(b)、並びに図17(a)及び(b)は、本発明の第2の実施形態における第2の変形例に係る半導体装置の製造方法を示す工程断面図を示している。なお、これらの図面は、前述の第1の実施形態における図4に示した半導体装置を製造する場合の工程断面図を示しているので、これらの図面においては、図4に示す半導体装置の構成要素と対応する部分については同一の符号を付している。
図18(a)及び(b)、図19(a)及び(b)、図20(a)及び(b)、並びに図20(a)及び(b)は、本発明の第2の実施形態における第3の変形例に係る半導体装置の製造方法を示す工程断面図を示している。なお、これらの図面は、前述の第1の実施形態における図5に示した半導体装置を製造する場合の工程断面図を示しているので、これらの図面においては、図5に示す半導体装置の構成要素と対応する部分については同一の符号を付している。
図22(a)及び(b)並びに図23(a)及び(b)は、本発明の第2の実施形態における第4変形例に係る半導体装置の製造方法を示す工程断面図を示している。なお、これらの図面は、前述の第1の実施形態における図6及び図7に示した半導体装置を製造する場合の工程断面図を示しているので、これらの図面においては、図6及び図7に示す半導体装置の構成要素と対応する部分については同一の符号を付している。
101 素子分離領域
102 第1の不純物拡散層(第1の導電層)
103 第2の不純物拡散層(第2の導電層)
104 第1の絶縁膜
105 第1の水素バリア膜
106 第1のコンタクトプラグ(第1のプラグ)
107 第2のコンタクトプラグ(第2のプラグ)
108 第1の酸素バリア膜
109 第2の酸素バリア膜
110 第2の絶縁膜
111 第1の金属膜(下部電極)
112 強誘電体膜(容量絶縁膜)
113 第2の金属膜(上部電極)
114 第3の絶縁膜
115 第2の水素バリア膜
116 第4の絶縁膜
110a 第1の開口部
110b 第2の開口部
111a 第3の開口部
111b 第8の開口部
112a 第4の開口部
112b 第9の開口部
112c 第7の開口部
113a 第5の開口部
113b 第6の開口部
Claims (15)
- 半導体基板上に互いに間隔をおいて形成された第1の導電層及び第2の導電層と、
前記半導体基板、前記第1の導電層及び前記第2の導電層の上に形成された第1の絶縁膜と、
前記第1の絶縁膜を貫通すると共に下端が前記第1の導電層と接続する第1のプラグと、
前記第1の絶縁膜の上に形成された第2の絶縁膜と、
前記第2の絶縁膜における前記第1のプラグの上方に形成された第1の開口部と、
前記第1の開口部の壁部及び底部に前記第1のプラグの上端と電気的に接続するように形成された第1の金属膜よりなる下部電極、前記下部電極の上に形成された強誘電体膜よりなる容量絶縁膜、及び前記容量絶縁膜の上に形成された第2の金属膜よりなる上部電極からなる容量素子とを備え、
前記第2の導電層と前記上部電極とは、前記第1の絶縁膜及び前記第2の絶縁膜の内部で、電気的に接続されていることを特徴とする半導体装置。 - 前記第1の絶縁膜を貫通すると共に下端が前記第2の導電層と接続する第2のプラグと、
前記第2の絶縁膜における前記第2のプラグの上方に形成された第2の開口部とをさらに備え、
前記第2の金属膜は、前記容量絶縁膜の上から前記第2の開口部の壁部及び底部にかけて延びるように形成されており、
前記第2の導電層と前記上部電極とは、前記第2のプラグと、該第2のプラグと電気的に接続し且つ前記第2の開口部の壁部及び底部に位置している前記第2の金属膜とを介して、電気的に接続されていることを特徴とする請求項1に記載の半導体装置。 - 前記第1の絶縁膜を貫通すると共に下端が前記第2の導電層と接続する第2のプラグと、
前記第2の絶縁膜における前記第2のプラグの上方に形成された第2の開口部とをさらに備え、
前記強誘電体膜は、前記第2の開口部と連通する第3の開口部を有するように、前記下部電極の上から前記第2の絶縁膜の上面にかけて延びるように形成されており、
前記第2の金属膜は、前記容量絶縁膜の上から前記第2の開口部の壁部及び底部にかけて延びるように形成されており、
前記第2の導電層と前記上部電極とは、前記第2のプラグと、該第2のプラグと電気的に接続し且つ前記第2の開口部の壁部及び底部に位置している前記第2の金属膜とを介して、電気的に接続されていることを特徴とする請求項1に記載の半導体装置。 - 前記第2の開口部の開口径は、前記第3の開口径よりも小さいことを特徴とする請求項3に記載の半導体装置。
- 前記第2の開口部と前記第3の開口部とは、同じ開口径を有していることを特徴とする請求項3に記載の半導体装置。
- 前記第1の絶縁膜を貫通すると共に下端が前記第2の導電層と接続する第2のプラグと、
前記第2の絶縁膜における前記第2のプラグの上方に形成された第2の開口部とをさらに備え、
前記第1の金属膜は、前記第2の開口部の壁部及び底部にさらに形成されており、
前記第2の金属膜は、前記容量絶縁膜の上から前記第2の開口部の壁部及び底部に位置する前記第1の金属膜の上にかけて延びるように形成されており、
前記第2の導電層と前記上部電極とは、前記第2のプラグと、該第2のプラグと電気的に接続し且つ前記第2の開口部の壁部及び底部に位置している前記第1の金属膜と、該第1の金属膜の上に位置している前記第2の金属膜とを介して、電気的に接続されていることを特徴とする請求項1に記載の半導体装置。 - 前記第1の絶縁膜を貫通すると共に下端が前記第2の導電層と接続する第2のプラグと、
前記第2の絶縁膜における前記第2のプラグの上方に形成された第2の開口部とをさらに備え、
前記第1の金属膜は、前記第2の開口部の壁部及び底部にさらに形成されており、
前記強誘電体膜は、前記第2の開口部の壁部及び底部に位置する前記第1の金属膜の上にさらに形成されており、
前記第2の金属膜は、前記容量絶縁膜の上から延びるようにして前記第2の開口部の壁部及び底部に位置している前記第1の金属膜及び前記強誘電体膜を覆うと共に、該第1の金属膜の少なくとも一部と接触するように形成されており、
前記第2の導電層と前記上部電極とは、前記第2のプラグと、該第2のプラグと電気的に接続し且つ前記第2の開口部の壁部及び底部に位置している前記第1の金属膜と、前記第1の金属膜の一部と接触している前記第2の金属膜とを介して、電気的に接続されていることを特徴とする請求項1に記載の半導体装置。 - 前記第1のプラグと前記下部電極との間には、酸素バリア膜が形成されていることを特徴とする請求項1に記載の半導体装置。
- 前記第1の金属膜は、金属酸化物よりなることを特徴とする請求項1に記載の半導体装置。
- 前記容量素子は、水素バリア膜によって被覆されていることを特徴とする請求項1に記載の半導体装置。
- 半導体基板上に、互いが離間するように第1の導電層及び第2の導電層を形成する工程と、
前記半導体基板、前記第1の導電層、及び前記第2の導電層の上に、第1の絶縁膜を形成する工程と、
前記第1の絶縁膜を貫通すると共に下端が前記第1の導電層と接続する第1のプラグと、前記第1の絶縁膜を貫通すると共に下端が前記第2の導電層と接続する第2のプラグとを形成する工程と、
前記第1の絶縁膜の上に第2の絶縁膜を形成する工程と、
前記第2の絶縁膜における前記第1のプラグの上方に第1の開口部を形成する工程と、
前記第1の開口部の壁部及び底部に第1の金属膜を形成する工程と、
前記第2の絶縁膜及び前記第1の金属膜の上に強誘電体膜を形成する工程と、
前記第2の絶縁膜及び前記強誘電体膜における前記第2のプラグの上方に第2の開口部を形成する工程と、
前記強誘電体膜の上並びに前記第2の開口部の壁部及び底部に、前記第2のプラグと電気的に接続する第2の金属膜を形成する工程とを備えることを特徴とする半導体装置の製造方法。 - 半導体基板上に、互いが離間するように第1の導電層及び第2の導電層を形成する工程と、
前記半導体基板、前記第1の導電層、及び前記第2の導電層の上に、第1の絶縁膜を形成する工程と、
前記第1の絶縁膜を貫通すると共に下端が前記第1の導電層と接続する第1のプラグと、前記第1の絶縁膜を貫通すると共に下端が前記第2の導電層と接続する第2のプラグとを形成する工程と、
前記第1の絶縁膜の上に第2の絶縁膜を形成する工程と、
前記第2の絶縁膜における前記第1のプラグの上方に第1の開口部を形成する工程と、
前記第1の開口部の壁部及び底部に第1の金属膜を形成する工程と、
前記第2の絶縁膜及び前記第1の金属膜の上に、強誘電体膜を形成する工程と、
前記強誘電体膜をパターニングして、前記第2の絶縁膜における前記第2のプラグの上方に形成されている部分を露出させる工程と、
前記第2の絶縁膜における露出させた部分に第2の開口部を形成する工程と、
前記強誘電体膜の上並びに少なくとも前記第2の開口部の壁部及び底部に、前記第2のプラグと電気的に接続する第2の金属膜を形成する工程とを備えることを特徴とする半導体装置の製造方法。 - 半導体基板上に、互いが離間するように第1の導電層及び第2の導電層を形成する工程と、
前記半導体基板、前記第1の導電層、及び前記第2の導電層の上に、第1の絶縁膜を形成する工程と、
前記第1の絶縁膜を貫通すると共に下端が前記第1の導電層と接続する第1のプラグと、前記第1の絶縁膜を貫通すると共に下端が前記第2の導電層と接続する第2のプラグとを形成する工程と、
前記第1の絶縁膜の上に第2の絶縁膜を形成する工程と、
前記第2の絶縁膜における前記第1のプラグの上方に第1の開口部を形成すると共に、前記第2の絶縁膜における前記第2のプラグの上方に第2の開口部を形成する工程と、
前記第1の開口部の壁部及び底部並びに前記第2の開口部の壁部及び底部に、第1の金属膜を形成する工程と、
前記第2の絶縁膜及び前記第1の金属膜の上に強誘電体膜を形成する工程と、
前記強誘電体膜をパターニングして、前記第1の金属膜における前記第2の開口部の壁部及び底部に位置している少なくとも一部を露出させる工程と、
前記強誘電体膜を覆うと共に前記第1の金属膜における前記一部と接触するように第2の金属膜を形成する工程とを備えることを特徴とする半導体装置の製造方法。 - 前記第1のプラグの上端と前記第1の開口部の底部との間には第1の酸素バリア膜が形成されていると共に、前記第2のプラグの上端と前記第2の開口部の底部との間には第2の酸素バリア膜が形成されていることを特徴とする請求項11〜13に記載の半導体装置の製造方法。
- 前記第1の開口部の下側には第1の水素バリア膜が形成されていると共に、前記第2の金属膜の上側には第2の水素バリア膜が形成されていることを特徴とする請求項11〜13に記載の半導体装置の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004078229A JP3935475B2 (ja) | 2004-03-18 | 2004-03-18 | 半導体装置及びその製造方法 |
US11/101,645 US7598556B2 (en) | 2004-03-18 | 2005-04-08 | Ferroelectric memory device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004078229A JP3935475B2 (ja) | 2004-03-18 | 2004-03-18 | 半導体装置及びその製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006034398A Division JP4557903B2 (ja) | 2006-02-10 | 2006-02-10 | 半導体装置及びその製造方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2005268494A true JP2005268494A (ja) | 2005-09-29 |
JP2005268494A5 JP2005268494A5 (ja) | 2006-01-12 |
JP3935475B2 JP3935475B2 (ja) | 2007-06-20 |
Family
ID=35092730
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004078229A Expired - Fee Related JP3935475B2 (ja) | 2004-03-18 | 2004-03-18 | 半導体装置及びその製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7598556B2 (ja) |
JP (1) | JP3935475B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007329314A (ja) * | 2006-06-08 | 2007-12-20 | Matsushita Electric Ind Co Ltd | 半導体記憶装置及びその製造方法 |
JP2013089712A (ja) * | 2011-10-17 | 2013-05-13 | Renesas Electronics Corp | 半導体装置及び半導体装置の製造方法 |
US8624214B2 (en) | 2008-06-10 | 2014-01-07 | Panasonic Corporation | Semiconductor device having a resistance variable element and a manufacturing method thereof |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102004004584A1 (de) * | 2004-01-29 | 2005-08-25 | Infineon Technologies Ag | Halbleiterspeicherzelle sowie zugehöriges Herstellungsverfahren |
US8395196B2 (en) | 2010-11-16 | 2013-03-12 | International Business Machines Corporation | Hydrogen barrier liner for ferro-electric random access memory (FRAM) chip |
US9530833B2 (en) * | 2014-06-17 | 2016-12-27 | Globalfoundaries Inc. | Semiconductor structure including capacitors having different capacitor dielectrics and method for the formation thereof |
US9420693B2 (en) * | 2014-09-18 | 2016-08-16 | Intel Corporation | Integration of embedded thin film capacitors in package substrates |
JP6543727B2 (ja) * | 2015-01-24 | 2019-07-10 | ▲復▼旦大学Fundan University | 非破壊読み出し強誘電体メモリ及びその製造方法並びに操作方法 |
CN116133436A (zh) * | 2021-11-12 | 2023-05-16 | 联华电子股份有限公司 | 半导体元件及其制作方法 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5567636A (en) | 1995-02-27 | 1996-10-22 | Motorola Inc. | Process for forming a nonvolatile random access memory array |
JP3346994B2 (ja) | 1996-09-13 | 2002-11-18 | 株式会社東芝 | キャパシタ及びその製造方法 |
JPH118355A (ja) | 1997-06-16 | 1999-01-12 | Nec Corp | 強誘電体メモリ |
JP2000150810A (ja) | 1998-11-17 | 2000-05-30 | Toshiba Microelectronics Corp | 半導体装置及びその製造方法 |
TW454330B (en) | 1999-05-26 | 2001-09-11 | Matsushita Electronics Corp | Semiconductor apparatus and its manufacturing method |
JP2002083880A (ja) | 2000-06-30 | 2002-03-22 | Toshiba Corp | 半導体装置及びその製造方法 |
US6958508B2 (en) * | 2000-10-17 | 2005-10-25 | Matsushita Electric Industrial Co., Ltd. | Ferroelectric memory having ferroelectric capacitor insulative film |
JP2002198494A (ja) | 2000-10-17 | 2002-07-12 | Matsushita Electric Ind Co Ltd | 強誘電体メモリ及びその製造方法 |
JP3833887B2 (ja) * | 2000-10-30 | 2006-10-18 | 株式会社東芝 | 強誘電体メモリ及びその製造方法 |
US6762445B2 (en) * | 2001-07-19 | 2004-07-13 | Matsushita Electric Industrial Co., Ltd. | DRAM memory cell with dummy lower electrode for connection between upper electrode and upper layer interconnect |
CN1264220C (zh) | 2001-09-27 | 2006-07-12 | 松下电器产业株式会社 | 强电介质存储装置及其制造方法 |
JP3962296B2 (ja) | 2001-09-27 | 2007-08-22 | 松下電器産業株式会社 | 強誘電体メモリ装置及びその製造方法 |
JP2003289134A (ja) | 2002-03-28 | 2003-10-10 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
JP2003332261A (ja) | 2002-05-13 | 2003-11-21 | Toshiba Corp | 半導体装置の製造方法 |
CN1284242C (zh) * | 2002-11-13 | 2006-11-08 | 松下电器产业株式会社 | 半导体器件及其制造方法 |
-
2004
- 2004-03-18 JP JP2004078229A patent/JP3935475B2/ja not_active Expired - Fee Related
-
2005
- 2005-04-08 US US11/101,645 patent/US7598556B2/en not_active Expired - Fee Related
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007329314A (ja) * | 2006-06-08 | 2007-12-20 | Matsushita Electric Ind Co Ltd | 半導体記憶装置及びその製造方法 |
US7615814B2 (en) | 2006-06-08 | 2009-11-10 | Panasonic Corporation | Ferroelectric device having a contact for taking the potential of a metal film and a plurality of capacitors positioned periodically |
US8624214B2 (en) | 2008-06-10 | 2014-01-07 | Panasonic Corporation | Semiconductor device having a resistance variable element and a manufacturing method thereof |
JP2013089712A (ja) * | 2011-10-17 | 2013-05-13 | Renesas Electronics Corp | 半導体装置及び半導体装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
US7598556B2 (en) | 2009-10-06 |
US20050285170A1 (en) | 2005-12-29 |
JP3935475B2 (ja) | 2007-06-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6759720B2 (en) | Semiconductor device with transfer gate having gate insulating film and gate electrode layer | |
JP2003188281A (ja) | 半導体装置及びその製造方法 | |
JP2008251763A (ja) | 半導体装置及びその製造方法 | |
JP2002076307A (ja) | 半導体装置及びその製造方法 | |
US7598556B2 (en) | Ferroelectric memory device | |
JP2003007854A (ja) | 半導体記憶装置及びその製造方法 | |
JP2011049250A (ja) | 半導体装置およびその製造方法 | |
EP1280199A2 (en) | Semiconductor memory device and method for fabricating the same | |
US7781820B2 (en) | Semiconductor memory device and method of manufacturing the same | |
JP2022127610A (ja) | 半導体装置 | |
JPH09331038A (ja) | 半導体記憶装置およびその製造方法 | |
JP2008072132A (ja) | 半導体記憶装置及びその製造方法 | |
JP4557903B2 (ja) | 半導体装置及びその製造方法 | |
JP2002190580A (ja) | 半導体装置およびその製造方法 | |
JP2004207681A (ja) | 半導体装置及びその製造方法 | |
JP4890769B2 (ja) | 半導体装置およびその製造方法 | |
JP2004282041A (ja) | 半導体装置の製造方法 | |
JP2001053246A (ja) | 半導体装置及びその製造方法 | |
US20220344341A1 (en) | Semiconductor devices having air gaps | |
KR101109888B1 (ko) | 반도체장치 및 그 제조방법 | |
US11785763B2 (en) | Semiconductor devices having contact plugs | |
JP2000068471A (ja) | 半導体集積回路装置の製造方法および半導体集積回路装置 | |
US6853026B2 (en) | Semiconductor device | |
CN100563008C (zh) | 半导体装置及其制造方法 | |
CN114725097A (zh) | 半导体器件及其制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051116 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051116 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20051116 |
|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20051207 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051213 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060210 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20061128 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070126 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20070216 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070306 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070319 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110330 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110330 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120330 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130330 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130330 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140330 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |