CN100563008C - 半导体装置及其制造方法 - Google Patents

Abstract

本发明公开了一种半导体装置及其制造方法。半导体装置包括：相互留着间隔形成在半导体衬底上的第一杂质扩散层和第二杂质扩散层、第一层间绝缘膜、第一接触插塞、第二层间绝缘膜、第一开口部以及由形成在第一开口部的壁部、底部与第一接触插塞的上端电连接的第一金属膜(下电极)、铁电体膜(电容绝缘膜)及第二金属膜(上电极)构成的电容元件。第二杂质扩散层和上电极，通过第二接触插塞和形成在第二开口部的壁部、底部的第二金属膜电连接。因此，在具有立体层叠型结构的介电存储元件中，能实现把上电极的电位引出到扩散层的结构。

Description

半导体装置及其制造方法

技术领域

本发明涉及一种关于介电存储元件中的上电极的电位引出结构的半导体装置及其制造方法。

背景技术

开始批量生产使用了平面型及层叠型结构的1～64kbit的小容量铁电体存储元件，最近开始开发具有立体层叠型结构的铁电体存储元件，该具有立体层叠型结构的铁电体存储元件不仅在平面部利用铁电体膜，在侧面部也利用铁电体膜。具有立体层叠型结构的铁电体存储元件，通过在下电极的正下方配置与半导体衬底电连接的接触插塞，缩小单元尺寸使集成度提高；通过沿着台阶形成电容绝缘膜，把容量绝缘膜的表面积弄多一些，确保容量。在这个领域中，在于铁电体存储元件之前，提案过种种DRAM单元结构。

首先，参照图24，说明第一现有例所涉及的半导体装置(例如，参照专利文献1)。

图24显示具有采用了双面气缸型结构的电容器的半导体装置的剖面图。

如图24所示，在硅衬底10中的存储单元排列区域A1和周边区域A2中设有元件隔离区域11。在硅衬底10上设有栅极绝缘膜12，在该栅极绝缘膜12上设有栅电极13。选出成为源极区域或漏极区域的杂质扩散层(未示)，形成在硅衬底10的表面部。由此，形成有MOS晶体管。在硅衬底10上设有第一氮化硅膜14，该第一氮化硅膜14覆盖着MOS晶体管。在第一氮化硅膜14上依次设有第一层间绝缘膜15和第一氧化硅膜16。补充说明一下，在存储单元排列区域A1的第一层间绝缘膜15内的未示的区域，设有与单元晶体管的漏极区域连接的布线17。在周边区域A2中，也设有与MOS晶体管的漏极区域连接的布线17。

在第一氮化硅膜14、第一层间绝缘膜15以及第一氧化硅膜16中，形成有与MOS晶体管的源极区域连接的接触插塞18。在第一氧化硅膜16上设有由第二氮化硅膜19、第二氧化硅膜20以及第三氮化硅膜21构成的叠层层间绝缘膜。在叠层层间绝缘膜中设有使第一氧化硅膜16和接触插塞18露出来的圆筒形槽22。槽22设在每个接触插塞18上，在槽22内的侧壁及底部设有衬垫材料23。

在槽22内部设有从槽22底部开始具有一定高度的下电极24，呈着筒状的双面气缸型电容器由该下电极24构成，该下电极24通过衬垫材料23与接触插塞18电连接。在下电极24上设有电容绝缘膜25，在该电容绝缘膜25上设有上电极26。这样，形成有双面气缸型层叠电容器。

在上电极26上设有第二层间绝缘膜27。在第二层间绝缘膜27中设有达到上电极26的接触开口28，设有金属布线层29，该金属布线层29填塞着该接触开口28。在第二层间绝缘膜27上设有第三层间绝缘膜30。这样，形成了DRAM。

在以上所述的DRAM的立体结构中，通过把布线29和上电极26直接连接的接触插塞从上部引出上电极26的电位。

接着，参照图25，说明第二现有例所涉及的半导体装置(例如，参照专利文献2)。

图25显示第二现有例所涉及的半导体装置的剖面图。

如图25所示，在硅衬底50中，设有元件隔离区域51，形成有杂质扩散层52。在硅衬底50、元件隔离区域51以及杂质扩散层52上设有层间绝缘膜53，形成有穿过该层间绝缘膜53，其下端与杂质扩散层52连接的接触插塞54。在各个接触插塞54上依次形成有下电极55和铁电体膜56，在下电极55和铁电体膜56侧面形成有防止下电极55和后述上电极57短路的侧壁58。如图25所示，在一个铁电体膜55中设有使下电极55上面露出的开口59。在层间绝缘膜53上形成有上电极57，该上电极57覆盖着下电极55、电容绝缘膜56以及侧壁58。如此，图25所示的第二现有例所涉及的半导体装置不是将上电极57的电位直接引向上部，而是通过下电极55引出来。

《专利文献1》日本公开专利公报特开2002-83880号公报(图1)

《专利文献2》USP5567636(Fig.15)

然而，如上述第一现有例所示，若为了引出上电极的电位，在铁电体存储元件中采用使从布线那里延伸出来的接触插塞下端与上电极上面连接的结构，便发生如下所述的问题。

就是说，如SrBi₂Ta₂O₉系列铋层状结构型、PbZrO₃系列钙钛矿晶体型所代表的那样，成为构成铁电体存储元件的电容绝缘膜的铁电体膜都是金属氧化物。因为若接触还原性气体，这些金属氧化物便容易还原，所以具有铁电体膜特性恶化的问题。

为了防止铁电体膜特性恶化的方法，一般有两种：使形成铁电体膜后的半导体工序条件低氢化的方法、用氢阻挡膜覆盖铁电体电容器的方法。最近后者成为主流。这是因为随着半导体装置微细化要求的发展，在WCVD或恢复晶体管等半导体工序中，出现了不可避免使用氢的工序之故。

于是，若考虑用氢阻挡膜覆盖第一现有例中的铁电体电容器的结构，如上所述，因为具有从布线那里延伸出来的接触插塞与上电极连接的结构，所以则只好穿过配置在上电极上部的氢阻挡膜形成接触插塞。因此，不能避免氢通过接触插塞侵入铁电体膜中。即使使用氢阻挡材料作为填充为接触插塞的材料，形成接触开口时由氢(例如，作为蚀刻气体使用的CH₃等)造成的影响也不可避免。

在所述第二现有例中，公开了通过铁电体膜的开口将上电极的电位引出部分连接到扩散层的结构，但是没有认识到铁电体存储元件的结构是以凹型为代表的立体层叠型结构时的问题。

就是说，在铁电体存储元件的结构是立体层叠型结构的情况下，由于该结构，是沿着阶梯形状形成铁电体膜，所以上电极与下电极或上电极与存储节点接触插塞在纵方向上的距离相对变高。因此，发生例如下述问题：上电极的台阶覆盖性恶化、难以形成高纵横比的开口、在层叠膜中形成开口的情况下更困难等等。于是，在铁电体存储元件的结构是立体层叠型结构的情况下，实现通过铁电体膜的开口将上电极的电位引出部分连接到扩散层的结构有困难。特别是，随着立体层叠型结构的铁电体存储元件中明显的特色即高纵横比结构的发展，想出考虑了接触合格率、立体层叠型结构特有的接点结构成为紧急任务。

但是，在第二现有例中，未公开下述例子：把使上电极的电位引出部分通过铁电体膜的开口连接到扩散层的结构用到立体层叠型结构的铁电体存储元件中、用到用氢阻挡膜覆盖铁电体电容器的结构中。

发明内容

本发明正是为解决这些问题而研究开发出来的。其目的在于：在具有立体层叠型结构的介电存储元件中，实现把上电极的电位引出到扩散层的结构；还提供一种能微细化，不必担心上电极剥离而使接触合格率提高的半导体装置及其制造方法。

为了解决所述问题，本发明的一方面所涉及的半导体装置，包括：相互留着间隔形成在半导体衬底上的第一导电层、第二导电层；形成在半导体衬底、第一导电层及第二导电层上的第一绝缘膜；穿过第一绝缘膜且其下端与第一导电层连接的第一插塞；穿过第一绝缘膜且其下端与第二导电层连接的第二插塞；形成在第一绝缘膜上的第二绝缘膜；形成在第二绝缘膜中的第一插塞上方的第一开口部；形成在第二绝缘膜中的第二插塞上方的第二开口部；以及电容元件，该电容元件由形成为在第一开口部的壁部和底部上与第一插塞上端电连接的由第一金属膜构成的下电极、形成在下电极上由铁电体膜构成的电容绝缘膜以及形成在电容绝缘膜上由第二金属膜构成的上电极构成。第二导电层和上电极，通过第二插塞和与第二插塞电连接且位于第二开口部的壁部、底部的第二金属膜互相电连接。

根据本发明的一方面所涉及的半导体装置，因为在第一绝缘膜和第二绝缘膜的内部第二导电层和上电极互相电连接，所以在具有形成在第一开口部的立体型电容元件的半导体存储装置中，能够实现把上电极的电位引出到形成在电容元件下方的例如扩散层等导电层的结构。

在本发明的一方面所涉及的半导体装置中，最好是这样的，第二金属膜形成为从电容绝缘膜上延伸到第二开口部的壁部、底部；第二导电层和上电极，通过第二插塞和与该第二插塞电连接且位于第二开口部的壁部、底部的第二金属膜互相电连接。

这样一来，利用第二插塞和形成在第二开口部的第二金属膜的层叠接触结构，使第二导电层和上电极互相电连接，就能够实现控制在使上电极和第二导电层直接连接的情况下发生、高纵横比所造成的接触合格率的下降。因为利用与成为存储节点接触插塞的第一插塞同时形成的第二插塞，所以不需要在上电极上方重新形成接触插塞，从而能够防止制造工序数的增加。

在本发明的一方面所涉及的半导体装置中，最好是这样的，铁电体膜以具有与第二开口部连通的第三开口部的方式形成为从下电极上延伸到第二绝缘膜上面，第二金属膜形成为从电容绝缘膜上延伸到第二开口部的壁部、底部，第二导电层和上电极，通过第二插塞和与该第二插塞电连接且位于第二开口部的壁部、底部的第二金属膜互相电连接。

这样，因为具有与第二开口部连通的第三开口部，所以就能够考虑微细化的程度或者难以微细加工的材料的图案化等，对第二开口部和第三开口部的开口直径进行适当的设定，使设计自由度提高，实现半导体装置的微细化。

在本发明的一方面所涉及的半导体装置中，最好是第二开口部的开口直径小于第三开口部的开口直径。

这样，使难以微细加工、由例如金属氧化物等构成的铁电体膜的第三开口部的开口直径变大，使容易微细加工的第二绝缘膜的第二开口部的开口直径变小，就能将第二开口部设定得小于第一开口部，能够实现半导体装置的进一步微细化。

在本发明的一方面所涉及的半导体装置中，最好是第二开口部和第三开口部具有相等的开口直径。

这样，因为是不需要确保对准余量等的结构，所以就能够实现半导体装置的进一步微细化。

在本发明的一方面所涉及的半导体装置中，最好是这样的，还包括穿过第一绝缘膜且下端与第二导电层连接的第二插塞；第二绝缘膜还在第二插塞上方具有第二开口部；还在第二开口部的壁部、底部形成有第一金属膜；还在从电容绝缘膜上到位于第二开口部壁部、底部的第一金属膜上形成有第二金属膜，第二导电层和上电极，通过第二插塞、与该第二插塞电连接且位于第二开口部壁部、底部的第一金属膜以及位于该第一金属膜上的第二金属膜互相电连接。

这样，因为第一金属膜和第二金属膜在第二开口部内互相层叠，没有电容绝缘膜，所以在例如进行为了铁电材料结晶化的热处理的情况下，第一金属膜和第二金属膜的附着性也很好，从而不造成剥离，能够控制在第一金属膜中出现断线的现象。因此，能够实现控制接触合格率下降的结构。

在本发明的一方面所涉及的半导体装置中，最好是这样的，还包括穿过第一绝缘膜且下端与第二导电层连接的第二插塞；第二绝缘膜还在第二插塞上方具有第二开口部；还在第二开口部的壁部、底部形成有第一金属膜；还在位于第二开口部的壁部、底部的第一金属膜上形成有铁电体膜，第二金属膜，设定为从电容绝缘膜上延伸着覆盖位于第二开口部的壁部、底部的第一金属膜和铁电体膜，以与该第一金属膜的至少一部分接触，第二导电层和上电极，通过第二插塞、与该第二插塞电连接且位于第二开口部的壁部、底部的第一金属膜以及与第一金属膜的一部分接触的第二金属膜互相电连接。

这样，因为第二开口部内的结构与形成在第一开口部内的电容元件的结构同样，所以与在第二开口部采用与第一开口部不一样、特有的结构，把上电极的电位引出到第二导电层的情况相比，就更容易把上电极的电位引出到第二导电层。特别是，视第二金属膜的材料的选择方法，能够防止第二金属膜和第二绝缘膜之间的剥离。

在本发明的一方面所涉及的半导体装置中，最好是在第一插塞和下电极之间形成有氧阻挡膜。

这样，为了铁电材料的结晶化在氧气体环境下进行热处理的时候，就能够防止第一插塞氧化。

在本发明的一方面所涉及的半导体装置中，最好是第一金属膜由金属氧化物构成。

这样，若把一般使用的白金等贵金属材料用于第二金属膜，第二金属膜与氧化膜等之间便容易剥离，但是若使用金属氧化物作为第二金属膜，便不需要担心第二金属膜剥离，能够减少对把上电极的电位引出到第二导电层的结构的限制。

在本发明的一方面所涉及的半导体装置中，最好是电容元件被氢阻挡膜覆盖着。

这样，就能够防止由氢导致的还原，从而防止铁电特性恶化。

为了解决上述问题，本发明的一方面所涉及的第一半导体装置的制造方法的特征在于：包括：在半导体衬底上，形成第一导电层和第二导电层，使其互相留有间隔的工序，在半导体衬底、第一导电层及第二导电层上形成第一绝缘膜的工序，形成穿过第一绝缘膜且下端与第一导电层连接的第一插塞和穿过第一绝缘膜且下端与第二导电层连接的第二插塞的工序，在第一绝缘膜上形成第二绝缘膜的工序，在第二绝缘膜中第一插塞的上方形成第一开口部的工序，在第一开口部的壁部、底部形成第一金属膜的工序，在第二绝缘膜和第一金属膜上形成铁电体膜的工序，在第二绝缘膜和铁电体膜中第二插塞的上方形成第二开口部的工序，以及在铁电体膜上和第二开口部的壁部、底部形成与第二插塞电连接的第二金属膜的工序。

根据本发明的一方面所涉及的第一半导体装置的制造方法，利用第二插塞和形成在第二开口部的第二金属膜的层叠接触结构，使第二导电层和成为上电极的第二金属膜互相电连接，能够实现把上电极的电位引出到例如扩散层等第二导电层的结构。在这种情况下，能够控制在第二金属膜和第二导电层直接连接的情况下发生、高纵横比所造成的接触合格率的下降。因为利用能与成为存储节点接触插塞的第一插塞同时形成的第二插塞，所以也能够防止制造工序数的增加。还要补充说明一下，因为不同时形成构成为电容元件的第一开口部和第二开口部，所以能够把第二导电层和上电极的连接部分即第二开口部形成得很小，能够实现微细化。

为了解决上述问题，本发明的一方面所涉及的第二半导体装置的制造方法包括：在半导体衬底上形成第一导电层和第二导电层，使其互相留有间隔的工序，在半导体衬底、第一导电层以及第二导电层上形成第一绝缘膜的工序，形成穿过第一绝缘膜且下端与第一导电层连接的第一插塞和穿过第一绝缘膜且下端与第二导电层连接的第二插塞的工序，在第一绝缘膜上形成第二绝缘膜的工序，在第二绝缘膜中第一插塞的上方形成第一开口部的工序，在第一开口部的壁部、底部形成第一金属膜的工序，在第二绝缘膜和第一金属膜上形成铁电体膜的工序，对铁电体膜进行图案化，使第二绝缘膜中形成在第二插塞的上方的部分露出的工序，在第二绝缘膜中已露出的部分形成第二开口部的工序，以及在铁电体膜上和至少第二开口部的壁部、底部形成与第二插塞电连接的第二金属膜的工序。

根据本发明的一方面所涉及的第二半导体装置的制造方法，利用第二插塞和形成在第二开口部的第二金属膜的层叠接触结构，使第二导电层和成为上电极的第二金属膜互相电连接，能够实现把上电极的电位引出到例如扩散层等第二导电层的结构。在这种情况下，能够控制将第二金属膜和第二导电层直接连接起来的情况下发生的、高纵横比所造成的接触合格率的下降。因为利用能与成为存储节点接触插塞的第一插塞同时形成的第二插塞，所以也能够防止制造工序数的增加。还要补充说明一下，因为在形成第二开口部之前，先对难以微细加工、由例如金属氧化物等构成的铁电体膜进行图案化，使第二绝缘膜露出，所以第二开口部的微细加工变容易，能够实现半导体装置的进一步微细化。

为了解决上述问题，本发明的一方面所涉及的第三半导体装置的制造方法包括：在半导体衬底上形成第一导电层和第二导电层，使其互相留有间隔的工序，在半导体衬底、第一导电层以及第二导电层上形成第一绝缘膜的工序，形成穿过第一绝缘膜且下端与第一导电层连接的第一插塞和穿过第一绝缘膜且下端与第二导电层连接的第二插塞的工序，在第一绝缘膜上形成第二绝缘膜的工序，在第二绝缘膜中第一插塞的上方形成第一开口部，并且在第二绝缘膜中第二插塞的上方形成第二开口部的工序，在第一开口部的壁部、底部和第二开口部的壁部、底部形成第一金属膜的工序，在第二绝缘膜和第一金属膜上形成铁电体膜的工序，对铁电体膜进行图案化，使位于第一金属膜中第二开口部的壁部、底部的至少一部分露出的工序，以及形成第二金属膜，以覆盖铁电体膜且与第一金属膜中的一部分接触的工序。

根据本发明的一方面所涉及的第三半导体装置的制造方法，利用第二插塞与形成在第二开口部的第一金属膜及与该第一金属膜的一部分连接的第二金属膜的层叠接触结构，使第二导电层和成为上部电极的第二金属膜互相电连接，能够实现把上电极的电位引出到例如扩散层等第二导电层的结构。在这种情况下，能够控制在第二金属膜和第二导电层直接连接的情况下发生的、高纵横比所造成的接触合格率的下降。因为利用能与成为存储节点接触插塞的第一插塞同时形成的第二插塞，所以也能够防止制造工序数的增加。还要补充说明一下，因为第二开口部内的结构与形成在第一开口部内的电容元件的结构同样，所以与在第二开口部采用与第一开口部不一样、特有的结构，把上电极的电位引出到第二导电层的情况相比，就更容易把上电极的电位引出到第二导电层。特别是，视第二金属膜的材料的选择方法，能够防止第二金属膜和第二绝缘膜之间的剥离。

在本发明的一方面所涉及的第一到第三半导体装置的制造方法中，最好是这样的，在第一插塞的上端和第一开口部的底部之间形成有第一氧阻挡膜，并且在第二插塞的上端和第二开口部的底部之间形成有第二氧阻挡膜。

这样，为了铁电材料的结晶化在氧气体环境下进行的热处理的时候，就能够防止第一插塞及第二插塞氧化。

在本发明的一方面所涉及的第一到第三半导体装置的制造方法中，最好是在第一开口部下侧形成有第一氢阻挡膜，并且在第二金属膜上侧形成有第二氢阻挡膜。

这样，就能够防止铁电特性恶化。

-发明的效果-

如上说明，根据本发明的一方面所涉及的半导体装置及其制造方法，因为第二导电层和上电极，通过第一绝缘膜及第二绝缘膜的内部互相电连接，所以在具有形成在第一开口部的立体型电容元件的半导体存储装置中，能够实现把上电极的电位引出到例如扩散层等导电层的结构。

附图说明

图1是显示本发明的第一实施形态所涉及的半导体装置的结构的要部剖面图。

图2是显示本发明的第一实施形态中第一变形例所涉及的半导体装置的结构的要部剖面图。

图3是显示本发明的第一实施形态中第二变形例所涉及的半导体装置的结构的要部剖面图。

图4是显示本发明的第一实施形态中第三变形例所涉及的半导体装置的结构的要部剖面图。

图5是显示本发明的第一实施形态中第四变形例所涉及的半导体装置的结构的要部剖面图。

图6是显示本发明的第一实施形态中第五变形例所涉及的半导体装置的结构的要部剖面图。

图7是显示本发明的第一实施形态中第五变形例所涉及的半导体装置的结构的要部剖面图。

图8(a)～图8(c)是显示本发明的第二实施形态所涉及的半导体装置的制造方法的工序剖面图。

图9(a)及图9(b)是显示本发明的第二实施形态所涉及的半导体装置的制造方法的工序剖面图。

图10(a)及图10(b)是显示本发明的第二实施形态所涉及的半导体装置的制造方法的工序剖面图。

图11(a)及图11(b)是显示本发明的第二实施形态所涉及的半导体装置的制造方法的工序剖面图。

图12(a)及图12(b)是显示本发明的第二实施形态中第一变形例所涉及的半导体装置的制造方法的工序剖面图。

图13(a)及图13(b)是显示本发明的第二实施形态中第一变形例所涉及的半导体装置的制造方法的工序剖面图。

图14(a)及图14(b)是显示本发明的第二实施形态中第一变形例所涉及的半导体装置的制造方法的工序剖面图。

图15(a)及图15(b)是显示本发明的第二实施形态中第二变形例所涉及的半导体装置的制造方法的工序剖面图。

图16(a)及图16(b)是显示本发明的第二实施形态中第二变形例所涉及的半导体装置的制造方法的工序剖面图。

图17(a)及图17(b)是显示本发明的第二实施形态中第二变形例所涉及的半导体装置的制造方法的工序剖面图。

图18(a)～图18(c)是显示本发明的第二实施形态中第三变形例所涉及的半导体装置的制造方法的工序剖面图。

图19(a)及图19(b)是显示本发明的第二实施形态中第三变形例所涉及的半导体装置的制造方法的工序剖面图。

图20(a)及图20(b)是显示本发明的第二实施形态中第三变形例所涉及的半导体装置的制造方法的工序剖面图。

图21(a)及图21(b)是显示本发明的第二实施形态中第三变形例所涉及的半导体装置的制造方法的工序剖面图。

图22(a)及图22(b)是显示本发明的第二实施形态中第四变形例所涉及的半导体装置的制造方法的工序剖面图。

图23(a)及图23(b)是显示本发明的第二实施形态中第四变形例所涉及的半导体装置的制造方法的工序剖面图。

图24是显示第一现有例所涉及的半导体装置的结构的剖面图。

图25是显示第二现有例所涉及的半导体装置的结构的剖面图。

符号说明

100-半导体衬底；101-元件隔离区域；102-第一杂质扩散层(第一导电层)；103-第二杂质扩散层(第二导电层)；104-第一绝缘膜；105-第一氢阻挡膜；106-第一接触插塞(第一插塞)；107-第二接触插塞(第二插塞)；108-第一氧阻挡膜；109-第二氧阻挡膜；110-第二绝缘膜；111-第一金属膜(下电极)；112-铁电体膜(电容绝缘膜)；113-第二金属膜(上电极)；114-第三绝缘膜；115-第二氢阻挡膜；116-第四绝缘膜；110a-第一开口部；110b-第二开口部；111a-第三开口部；111b-第八开口部；112a-第四开口部；112b-第九开口部；112c-第七开口部；113a-第五开口部；113b-第六开口部。

具体实施方式

下面，参照附图说明本发明的各实施形态。

(第一实施形态)

下面，参照图1～图7，说明本发明的第一实施形态所涉及的半导体装置。

图1是本发明的第一实施形态所涉及的半导体装置的剖面图。

如图1所示，在半导体衬底100上形成有划分元件形成区域的元件隔离区域(STI)101。在由元件隔离区域101划分的元件形成区域设有第一杂质扩散层(第一导电层)102及第二杂质扩散层(第二导电层)103。补充说明一下，可以在第一杂质扩散层102及第二杂质扩散层103的表面上形成有硅化钴(CoSi₂)。在这种情况下，能够实现进一步的低电阻化而防止在电路工作上的延迟。在图1中说明的是第二导电层是配置在半导体衬底100上的第二杂质扩散层103的情况，也可以是包含在后述第一绝缘膜104中的导电层，例如用了多晶硅或钨的布线等。

形成有由例如膜厚500～800nm的SiO₂膜构成的第一绝缘膜104，该第一绝缘膜104覆盖着半导体衬底100、元件隔离区域101、第一杂质扩散层102以及第二杂质扩散层103，在该第一绝缘膜104上形成有由例如膜厚20～100nm的SiN膜构成的第一氢阻挡膜105。补充说明一下，在图1中示出的是已形成第一氢阻挡膜105的结构，也可以是视其需要不形成第一氢阻挡膜105的结构。

形成有穿过第一绝缘膜104和第一氢阻挡膜105、下端与第一杂质扩散层102连接的第一接触插塞(第一插塞)106及穿过第一绝缘膜104和第一氢阻挡膜105、下端与第二杂质扩散层103连接的第二接触插塞(第二插塞)107。第一接触插塞106和第二接触插塞107都是由钨或多晶硅构成的。补充说明一下，第一接触插塞106和第二接触插塞107也可以是具有由TiN和Ta构成的阻挡膜的结构。

在第一氢阻挡膜105上形成有由例如IrO₂/Ir/TiAlN的叠层结构构成的导电性第一氧阻挡膜108和第二氧阻挡膜109，覆盖着第一接触插塞106和第二接触插塞107上面。这样设有第一氧阻挡膜108和第二氧阻挡膜109，在为使后述铁电体膜112结晶化在氧气体环境中所实施的热处理中，就能够防止第一接触插塞106及第二接触插塞107氧化。不过，若铁电体膜112的结晶化温度十分低，就可以采用不配置第一氧阻挡膜108及第二氧阻挡膜109的结构。构成为第一氧阻挡膜108和第二氧阻挡膜109的、最下层的TiAlN还起到氢阻挡膜的作用。

在第一氢阻挡膜105上形成有由例如膜厚700～1000nm的SiO₂膜构成的第二绝缘膜110，该第二绝缘膜110覆盖着第一氧阻挡膜108和第二氧阻挡膜109。该第二绝缘膜110中形成有使第一氧阻挡膜108上面露出的第一开口部110a、使第二氧阻挡膜109上面露出的第二开口部110b。在此，如图1所示，第一开口部110a和第二开口部110b呈凹状，越往上，开口直径就越大。

第一开口部110a、第一氧阻挡膜108以及第一接触插塞106等是用于形成铁电体存储元件的电容的，在附图的右边还形成有多个呈一样形状的结构，省略图示。因为第二开口部110b是为把后述上电极的电位引出到第二杂质扩散层103而形成的，所以相对所述多个铁电体存储元件(相对例如存储单元的单元板)有一个就够了。

在第一开口部110a的壁部、底部以及第二绝缘膜110上形成有呈由以例如白金或铱为代表的贵金属或者其金属氧化物构成的筒状，并且具有第三开口部111a的第一金属膜111。如附图所示，第一金属膜111的端部形成在第二绝缘膜110上，延伸到第一开口部110a的开口边缘部分。这是为了确保通过图案化在第一开口部110a内形成第一金属膜111时的对准余量。补充说明一下，第一金属膜111成为下电极。

在除了第二开口部110b的壁部、底部以外的第二绝缘膜110上和第一金属膜111具有的第三开口部111a的壁部、底部形成有由例如SBT系列、PZT系列或BLT系列等构成，并且具有第四开口部112a的铁电体膜112。补充说明一下，铁电体膜112成为电容绝缘膜。在包括第四开口部112a的壁部、底部的铁电体膜112上和第二开口部110b的壁部、底部，形成有由以例如白金或铱为代表的贵金属或者其金属氧化物构成的，并且具有第五开口部113a和第六开口部113b的第二金属膜113。补充说明一下，第二金属膜113成为上电极。即使作为第二金属膜113利用例如氧化铱等金属氧化物，在例如结晶接合面、定向或受到含有杂质的层的影响等方面也能维持第二金属膜113和铁电体膜112非常合得来，在这种情况下，因为第二金属膜113和以SiO₂为代表的第二绝缘膜110的附着性提高，所以具有接触合格率稳定的好处。

在包括第五开口部113a、第六开口部113b的第二金属膜113上形成有例如膜厚50～300nm的第三绝缘膜114，在该第三绝缘膜114上形成有第二氢阻挡膜115。在使用由具有抗还原性的铁电材料构成的铁电体膜112的情况下，不形成第一氢阻挡膜105和第二氢阻挡膜115的结构也可以。但是，一般是根据氢阻挡膜的组合，比如在存储单元的端部使第一氢阻挡膜105和第二氢阻挡膜115连接起来，包括把上电极的电位引出到第二杂质扩散层103的区域在内，完全能用氢阻挡膜覆盖，从而能确实地防止由氢造成的铁电体电容器的特性恶化。

在第二氢阻挡膜115上形成有例如膜厚100～300nm的第四绝缘膜116。补充说明一下，在第四绝缘膜116上一般形成布线等，省略图示。

如上所述，本发明的第一实施形态所涉及的半导体装置，在至少第一开口部110a内部形成有由由第一金属膜111构成的下电极、由铁电体膜112构成的电容绝缘膜以及由第二金属膜113构成的上电极构成的铁电体电容器。在包括第四开口部112a的壁部、底部在内的铁电体膜112上形成有第二金属膜113，该第二金属膜113延伸到第二开口部110b的壁部、底部，从而能通过形成在第二开口部110b底部的下侧的第二氧阻挡膜109和第二接触插塞107使上电极和第二杂质扩散层103互相电连接。这样，就能在第一层间绝缘膜104及第二层间绝缘膜110内部使上电极的电位和第二杂质扩散层103互相电连接。由此，能够控制在使上电极和第二杂质扩散层103直接连接的情况下发生的、高纵横比所造成的接触合格率的下降。因为利用与成为存储节点接触插塞的第一接触插塞106同时形成的第二接触插塞107，所以能够防止半导体装置的制造工序数的增加。

下面，说明本发明第一实施形态中的各变形例。

<第一变形例>

图2是本发明的第一实施形态中的第一变形例所涉及的半导体装置的剖面图。补充说明一下，在图2中，用同一符号表示对应于图1所示的所述半导体装置的结构要素相同的部分。

如图2所示，第一变形例所涉及的半导体装置与图1所示的半导体装置不同的是第一金属膜111只形成在第一开口部110a的壁部、底部。这样构成的原因如下：形成第一开口部110a之后，在包括第一开口部110a的壁部、底部的整个第二绝缘膜110上形成第一金属膜111之后，实施CMP或回蚀，就能只在第一开口部110a的壁部、底部自对准性地形成第一金属膜111。

根据第一变形例所涉及的半导体装置，因为只在第一开口部110a的壁部、底部自对准性地形成有第一金属膜111，所以与图1所示的半导体装置相比，形成到第一开口部110a的开口边缘部分外侧的第一金属膜111的端部中没有台阶。因此，抗蚀膜厚无偏差，第二开口部110b的图案化精度提高。因为不需要第一金属膜111和第一开口部110a的对准余量，还能使单元尺寸缩小，从而能够实现微细化了的半导体装置。

<第二变形例>

下面，参照图3，说明本发明的第一实施形态中的第二变形例所涉及的半导体装置。

图3是第二变形例所涉及的半导体装置的剖面图。补充说明一下，在图3中，用同一符号表示对应于图1所示的所述半导体装置的结构要素相同的部分。

如图3所示，第二变形例所涉及的半导体装置与图1及图2所示的半导体装置不同的是，铁电体膜112未形成到第二开口部110b的开口边缘部分。就是说，是这样的结构，在形成第二开口部110b之际，与例如存储单元的单元板结构一样，先对铁电体膜112进行图案化，除掉难以微细化的铁电体膜112。这样构成，在开第二开口部110的时候，对第二绝缘膜110本身进行图案化就够了，不需要加工铁电体膜112，从而能不受到铁电体膜112的加工自由度(困难性)的限制，使第二开口部110b微细化。

<第三变形例>

图4是本发明的第一实施形态中的第三变形例所涉及的半导体装置的剖面图。补充说明一下，在图4中，用同一符号表示对应于图1所示的所述半导体装置的结构要素相同的部分。

如图4所示，第三变形例所涉及的半导体装置，与图1及图2所示的半导体装置不同的是铁电体膜112未形成到第二开口部110b的开口边缘部分；与图3所示的半导体装置不同的是，其开口直径与第二开口部110b的开口直径相比更大的第七开口部112c形成在铁电体膜112中。

为图案化铁电体膜112、第二金属膜113以及第二开口部110b所进行的掩蔽次数是三次，与所述第二变形例(加工铁电体膜112(第一次)→加工第二开口部110b(第二次)→加工第二金属膜113(第三次))一样，但是在第三变形例中，加工形成在铁电体膜112中的第七开口部112c(第一次)、加工第二开口部110b(第二次)之后，同时加工铁电体膜112和第二金属膜113(第三次)。因此，不需要预测铁电体膜112和第二金属膜113的对准余量，从而能够实现这么多的微细化。

<第四变形例>

图5是本发明的第一实施形态中的第四变形例所涉及的半导体装置的剖面图。补充说明一下，在图5中，用同一符号表示对应于图1所示的所述半导体装置的结构要素相同的部分。

如图5所示，第四变形例所涉及的半导体装置与图3所示的半导体装置不同的是，第一金属膜111不但形成在第一开口部110a的壁部、底部，而且形成在第二开口部110b的壁部、底部。就是说，在第二开口部110b的壁部、底部形成有具有第八开口部111b的第一金属膜111，第二金属膜113形成在包括第四开口部112a的壁部、底部在内的铁电体膜112上、第二绝缘膜110上以及第八开口部111b的壁部、底部。

因为在第二开口部110b的壁部、底部存在着成为第二金属膜113的底层的第一金属膜111，所以金属膜间的附着性很好。因此，使其为这样的构成，就能够防止在金属膜113直接形成在第二开口部110b的壁部、底部的情况下所担心的第二金属膜113和第二绝缘膜110的剥离。于是，能自由地选择起到上电极的作用的第二金属膜的材料，而不被绝缘材料所左右。

<第五变形例>

图6及图7是本发明的第一实施形态中的第五变形例所涉及的半导体装置的剖面图。补充说明一下，在图6及图7中，用同一符号表示对应于图1所示的所述半导体装置的结构要素相同的部分。

图6所示的半导体装置与图5所示的半导体装置不同的是，铁电体膜112不但至少形成在第三开口部111a的壁部、底部，而且还形成在形成在第二开口部110b的壁部、底部的第一金属膜111具有的第八开口部111b的壁部、底部。就是说，在第八开口部111b的壁部、底部形成有具有第九开口部112b的铁电体膜112，第二金属膜113形成在包括第四开口部112a的壁部、底部在内的铁电体膜112上、第二绝缘膜110上以及第九开口部112b的壁部、底部。在这种情况下，起到上电极的作用的第二金属膜113与形成在第一金属膜111中的第二开口部110b的壁部的端部接触。

图7所示的半导体装置与图5所示的半导体装置不同的是，铁电体膜112形成在形成在第二开口部110b的壁部、底部的第一金属膜111具有的第八开口部111b的壁部和第二绝缘膜110上。在这种情况下，起到上电极的作用的第二金属膜113与形成在第一金属膜111中的第二开口部110b的底部的部分接触。

这样，采用图6及图7所示的结构，因为依次配置在第一开口部110a内的材料和依次配置在第二开口部110b内的材料一样，所以就能够容易实现把上电极的电位引下第二杂质扩散层103中来的结构。因为在图6、图7中，第一金属膜111和第二金属膜113在第二开口部110b的开口区域内接触，所以与在越出第二开口部110b的开口区域形成有第一金属膜111时在该第一金属膜111中的越出来的部分接触的情况相比，能够实现微细化。因为接触部分都是金属膜，所以与金属膜和绝缘膜的接触相比，附着性更好。因此，在接触部分不发生剥离，能够防止断线。

(第二实施形态)

下面，参照图8(a)～图8(c)、图9(a)和图9(b)、图10(a)和图10(b)以及图11(a)和图11(b)，说明本发明的第二实施形态所涉及的半导体装置的制造方法。补充说明一下，因为这些附图都是在制造所述第一实施形态中的图2所示的半导体装置的情况下的工序剖面图，所以在这些附图中，对应于图2所示的半导体装置结构因素的部分用同一个符号表示。

首先，如图8(a)所示，在半导体衬底100上形成划分元件划分区域的元件隔离区域(STI)101，同时形成第一杂质扩散层(第一导电层)102和第二杂质扩散层(第二导电层)103。补充说明一下，也可以在第一杂质扩散层102和第二杂质扩散层103的表面形成硅化钴(CoSi₂)。在这种情况下，能够实现进一步的低电阻化，防止电路工作上的延迟。在图8(a)中说明的是第二导电层是配置在半导体衬底100上的第二杂质扩散层103的情况，也可以是包含在后述第一绝缘膜104中的导电层，例如用了多晶硅或钨的布线等。接着，形成由例如膜厚500～800nm的SiO₂膜构成的第一绝缘膜104，该第一绝缘膜104覆盖着半导体衬底100、元件隔离区域101、第一杂质扩散层102以及第二杂质扩散层103，之后，再在该第一绝缘膜104上形成由例如膜厚20～100nm的SiN膜构成的第一氢阻挡膜105。补充说明一下，在此示出的是形成第一氢阻挡膜105的情况，也可以是视其需要不形成第一氢阻挡膜105的结构。

接着，如图8(b)所示，形成穿过第一绝缘膜104和第一氢阻挡膜105、下端与第一杂质扩散层102连接的第一接触插塞(第一插塞)106和穿过第一绝缘膜104和第一氢阻挡膜105、下端与第二杂质扩散层103连接的第二接触插塞(第二插塞)107。补充说明一下，第一接触插塞106和第二接触插塞107都是由钨或多晶硅构成的。

接着，如图8(c)所示，在第一氢阻挡膜105上形成由例如IrO₂/Ir/TiAlN的层叠结构构成的导电性第一氧阻挡膜108和第二氧阻挡膜109，覆盖第一接触插塞106和第二接触插塞107上面。这样设有第一氧阻挡膜108和第二氧阻挡膜109，在为使后述铁电体膜112结晶化在氧气体环境中所实施的热处理中，就能够防止第一接触插塞106和第二接触插塞107氧化。不过，若铁电体膜112的结晶化温度十分低，就可以采用不配置第一氧阻挡膜108和第二氧阻挡膜109的结构。补充说明一下，构成为第一氧阻挡膜108和第二氧阻挡膜109的、最下层的TiAlN还起到氢阻挡膜的作用。

接着，如图9(a)所示，在第一氢阻挡膜105上形成由例如膜厚700～1000nm的SiO₂膜构成的第二绝缘膜110，以覆盖第一氧阻挡膜108和第二氧阻挡膜109。接着，利用光刻法及蚀刻法在第二绝缘膜110中形成使第一氧阻挡膜108上面露出的第一开口部110a。补充说明一下，如图9(a)所示，开口部的剖面呈凹状，从底部开始越往上，其开口直径就越大。第一开口部110a、第一氧阻挡膜108以及第一接触插塞106等是用于形成铁电体存储元件的容量的，在附图的右边还形成有多个呈一样形状的结构，省略图示。补充说明一下，在本实施形态中说明的是利用光刻法及蚀刻法形成第一开口部110a的情况，只要是能形成开口部的方法就都可以，例如沉积绝缘膜形成开口部的方法。

接着，如图9(b)所示，在第一开口部110a的壁部、底部形成呈由以例如白金或铱为代表的贵金属或者其金属氧化物构成的筒状，并且具有第三开口部111a的第一金属膜111。具体说，在包括第一开口部110a的壁部、底部的整个第二绝缘膜110上沉积第一金属膜111之后，利用CMP或回蚀法，只在第一开口部110a的壁部、底部形成第一金属膜111。补充说明一下，第一金属膜111成为下电极。这样，就能只在第一开口部110a的壁部、底部自对准性地形成第一金属膜111，能对半导体装置的微细化做出贡献。

在此只在第一开口部110a的壁部、底部形成第一金属膜111，也可以是这样的，在包括第一开口部110a的壁部、底部的整个第二绝缘膜110上同样沉积第一金属膜111之后，用所希望的掩模图案化，形成该第一金属膜111，使其端部延伸到第二绝缘膜110上的第一开口部110a的开口边缘部分的外侧，如所述图1所示的结构。这样，能确保通过图案化在第一开口部110a内形成第一金属膜111时的对准余量。

接着，如图10(a)所示，在具有第三开口部111a的整个第一金属膜111和整个第二绝缘膜110上形成由例如SBT系列、PZT系列或BLT系列等构成且具有第四开口部112a的铁电体膜112。补充说明一下，铁电体膜成为电容绝缘膜。

接着，如图10(b)所示，除掉位于铁电体膜112和第二绝缘膜110中的第二氧阻挡膜109上方的部分，形成使第二氧阻挡膜109上面露出的第二开口部110b。在此，第二开口部110b呈凹型，与第一开口部110a相比更小，如图10(b)所示。这样就能进一步微细化。因为第二开口部110b是为把后述上电极的电位引出到第二杂质扩散层103所形成的，所以相对所述多个铁电体存储元件(相对例如存储单元的单元板)有一个就够了。

接着，如图11(a)所示，在包括第4开口部112a的壁部、底部的铁电体膜112上和第二开口部110b的壁部、底部，形成由以例如白金或铱为代表的贵金属或者其金属氧化物构成的，并且具有第五开口部113a及第6开口部113b的第二金属膜113。补充说明一下，第二金属膜113成为上电极。

接着，如图11(b)所示，对铁电体膜112和第二金属膜113同时图案化。补充说明一下，在这种情况下，不言而喻，用不同的掩模，不同时形成铁电体膜112和第二金属膜113也是完全可以的。接着，在包括第五开口部113a和第6开口部113b在内的第二金属膜113上和第二绝缘膜110上形成例如膜厚50～300nm的第三绝缘膜114。接着，在第三绝缘膜114上形成第二氢阻挡膜115。在使用由具有抗还原性的铁电材料构成的铁电体膜112的情况下，采用不形成所述第一氢阻挡膜105和第二氢阻挡膜115的结构也可以。但是，一般是根据氢阻挡膜的组合，比如在存储单元的端部使第一氢阻挡膜105和第二氢阻挡膜115连接起来，包括把上电极的电位引出到第二杂质扩散层103的区域在内，完全能用氢阻挡膜覆盖，从而能确实地防止由氢造成的铁电体电容器的特性恶化。

在第二氢阻挡膜115上形成例如膜厚100～300nm的第四绝缘膜116。补充说明一下，在第四绝缘膜116上一般形成布线等，省略图示。

如上所述，根据本发明的第二实施形态所涉及的半导体装置的制造方法，在至少第一开口部110a内部形成由由第一金属膜111构成的下电极、由铁电体膜112构成的电容绝缘膜以及由第二金属膜113构成的上电极构成的铁电体电容器，在包括第四开口部112a的壁部、底部在内的铁电体膜112上形成有第二金属膜113，该第二金属膜113延伸到第二开口部110b的壁部、底部，通过形成在第二开口部110b底部下侧的第二氧阻挡膜109和第二接触插塞使上电极和第二杂质扩散层103互相电连接。如此，能在第一层间绝缘膜104及第二层间绝缘膜110内部使上电极的电位和第二杂质扩散层103互相电连接。由此，能够控制在使上电极和第二杂质扩散层103直接连接的情况下发生的、高纵横比所造成的接触合格率的下降。因为利用与成为存储节点接触插塞的第一接触插塞106同时形成的第二接触插塞107，所以能够防止半导体装置的制造工序数的增加。

下面，说明本发明第二实施形态中的各变形例。

<第一变形例>

图12(a)和图12(b)、图13(a)和图13(b)、图14(a)和图14(b)是本发明的第二实施形态中的第一变形例所涉及的半导体装置的制造方法的工序剖面图。补充说明一下，因为这些附图都是在制造所述第一实施形态中的图3所示的半导体装置的情况下的工序剖面图，所以在这些附图中，对应于图3所示的半导体装置结构因素的部分用同一个符号表示。

首先，因为制造到图12(a)的工序剖面图所示的半导体装置的工序与用所述图8(a)～图8(c)、图9(a)和图9(b)以及图10(a)所说明的一样，所以在此不重复说明了。

接着，如图12(b)所示，为了形成第三开口部112a的壁部、底部以及铁电体膜112的单元板，对铁电体膜112进行图案化。这时，除掉以后形成第二开口部110b的区域即第二接触插塞107上方的铁电体膜112。

接着，如图13(a)所示，除掉第二绝缘膜110中其上面没有铁电体膜112的部分，形成穿过第二绝缘膜110、使第二氧阻挡膜109上面露出的第二开口部110b。

接着，如图13(b)所示，在包括第二开口部110b在内的第二绝缘膜110和包括第四开口部112a的壁部、底部在内的铁电体膜112上，形成由以例如白金或铱为代表的贵金属或者其金属氧化物构成的，并且具有第五开口部113a和第6开口部113b的第二金属膜113。

接着，如图14(a)所示，用所希望的掩模对第二金属膜113进行图案化，原样覆盖着铁电体膜112并且位于第二开口部110b的壁部、底部的第二金属膜113残留下来。

接着，如图14(b)所示，在包括第五开口部113a、第六开口部113b的第二金属膜113和第二绝缘膜110上形成例如膜厚50～300nm的第三绝缘膜114之后，在该第三绝缘膜114上形成第二氢阻挡膜115。与上述一样，这是因为包括把上电极的电位引出到第二杂质扩散层的区域在内，完全能用氢阻挡膜覆盖，从而能确实地防止由氢造成的电容器的特性恶化之故。接着，在第二氢阻挡膜115上形成例如膜厚100～300nm的第四绝缘膜116。补充说明一下，在第四绝缘膜116上一般形成布线等，省略图示。

如此，根据第一变形例所涉及的半导体装置的制造方法，因为在形成第二开口部110b时，先对铁电体膜112进行图案化，所以将第二绝缘膜110本身图案化就够了，不需要加工铁电体膜，从而能不受到铁电体膜112的加工自由度(困难性)的限制，使第二开口部110b微细化。

<第二变形例>

图15(a)和图15(b)、图16(a)和图16(b)、图17(a)和图17(b)是本发明的第二实施形态中的第二变形例所涉及的半导体装置的制造方法的工序剖面图。补充说明一下，因为这些附图都是在制造所述第一实施形态中的图4所示的半导体装置的情况下的工序剖面图，所以对应于图4所示的半导体装置结构因素的部分用同一个符号表示。

首先，因为制造到图15(a)的工序剖面图所示的半导体装置的工序与用所述图8(a)～图8(c)、图9(a)和图9(b)以及图10(a)所说明的一样，所以在此就不重复说明了。

接着，如图15(b)所示，在铁电体膜112中形成其开口直径与以后的工序中形成的第二开口部110b的开口直径相比更大的第7开口部112c。补充说明一下，形成有第七开口部112c，使第二接触插塞107上方的第二绝缘膜110上面露出。

接着，如图16(a)所示，除掉从第七开口部112c露出的第二绝缘膜110，形成穿过第二绝缘膜110、使第二氧阻挡膜109上面露出的第二开口部110b。

接着，如图16(b)所示，在包括第二开口部110b、第七开口部112c在内的整个第二绝缘膜110和包括第四开口部112a的壁部、底部在内的整个铁电体膜112上形成由以例如白金或铱为代表的贵金属或者其金属氧化物构成的，并且具有第五开口部113a、第6开口部113b的第二金属膜113。

接着，如图17(a)所示，对第二金属膜113进行图案化(形成单元板)，以原样覆盖着铁电体膜112并且位于第二开口部110b的壁部、底部的第二金属膜113残留下来。

接着，如图17(b)所示，在包括第五开口部113a、第六开口部113b的第二金属膜113和第二绝缘膜110上形成例如膜厚50～300nm的第三绝缘膜114之后，再在该第三绝缘膜114上形成第二氢阻挡膜115。与上述一样，这是因为包括把上电极的电位引出到第二杂质扩散层的区域在内，完全能用氢阻挡膜覆盖，从而能确实地防止由氢造成的铁电体电容器的特性恶化之故。接着，在第二氢阻挡膜115上形成例如膜厚100～300nm的第四绝缘膜116。补充说明一下，在第四绝缘膜116上一般形成布线等，省略图示。

如此，根据第二变形例所涉及的半导体装置的制造方法，为图案化铁电体膜112、第二金属膜113以及第二开口部110b所进行的掩蔽次数是三次，与所述第一变形例(加工铁电体膜112(第一次)→加工第二开口部110b(第二次)→加工第二金属膜113(第三次))一样，但是在第二变形例中，加工形成在铁电体膜112中的第七开口部112c(第一次)、加工第二开口部110b(第二次)之后，同时加工铁电体膜112和第二金属膜113(第三次)。因此，不需要预测铁电体膜112和第二金属膜113的对准余量，从而能够实现这么多的微细化。

<第三变形例>

图18(a)～图18(c)、图19(a)和图19(b)、图20(a)和图20(b)以及图21(a)和图21(b)是本发明的第二实施形态中的第三变形例所涉及的半导体装置的制造方法的工序剖面图。补充说明一下，因为这些附图都是在制造所述第一实施形态中的图5所示的半导体装置的情况下的工序剖面图，所以在这些附图中，对应于图5所示的半导体装置结构因素的部分用同一个符号表示。

首先，因为图18(a)～图18(c)的工序剖面图所示的工序与用所述图8(a)～图8(c)所说明的一样，所以在此不反复该说明。

接着，如图19(a)所示，在第一氢阻挡膜105上形成例如膜厚700～1000nm的第二绝缘膜110，以覆盖第一氧阻挡膜108和第二氧阻挡膜109。接着，在第二绝缘膜110上同时形成使第一氧阻挡膜108的上面露出的第一开口部110a和使第二氧阻挡膜109的上面露出的第二开口部110b。补充说明一下，第一开口部110a、第一氧阻挡膜108以及第一接触插塞106等是用于形成铁电体存储元件的容量的，在附图的右边还形成有多个呈一样形状的结构，省略图示。因为第二开口部110b是为把后述上电极的电位引出到第二杂质扩散层103所形成的，所以相对所述多个铁电体存储元件(相对例如存储单元的单元板)有一个就够了。补充说明一下，第一开口部110a、第二开口部110b呈凹状，例如图19(a)所示，第二开口部110b与第一开口部110a相比尺寸可以更小，或相等。因为第二开口部110b中不形成电容元件，所以能形成得小，从而能够实现微细化。

接着，如图19(b)所示，在包括第一开口部110a、第二开口部110b在内的整个第二绝缘膜110上形成由以例如白金或铱为代表的贵金属或者其金属氧化物构成的第一金属膜111之后，再利用CMP或回蚀法只在第一开口部110a的壁部、底部和第二开口部110b的壁部、底部形成具有第三开口部111a和第八开口部111b且呈筒状的第一金属膜111。

接着，如图20(a)所示，在整个第一金属膜111和第二绝缘膜110上形成由例如SBT系列、PZT系列或BLT系列等构成的铁电体膜112。

接着，如图20(b)所示，对铁电体膜112进行图案化，以形成铁电体膜112的单元板。这时，除掉在第二开口部110b的壁部、底部和第二开口部110b的开口周围的铁电体膜112。

接着，如图21(a)所示，包括第八开口部111b在内的第一金属膜111上、包括第四开口部112a的壁部、底部在内的铁电体膜112上，以及第二绝缘膜110上的整个面上，形成由以例如白金或铱为代表的贵金属或者其金属氧化物构成、并且具有第五开口部113a、第六开口部113b的第二金属膜113。

接着，如图21(b)所示，用所希望的掩模对第二金属膜113进行图案化，原样覆盖着铁电体膜112并且位于第二开口部110b的壁部、底部的第二金属膜113残留下来。接着，在包括第五开口部113a、第六开口部113b的第二金属膜113和第二绝缘膜110上形成例如膜厚50～300nm的第三绝缘膜114之后，在该第三绝缘膜114上形成第二氢阻挡膜115。与上述一样，这是因为包括把上电极的电位引出到第二杂质扩散层的区域在内，完全能用氢阻挡膜覆盖，从而能确实地防止由氢造成的铁电体电容器的特性恶化。接着，在第二氢阻挡膜115上形成例如膜厚100～300nm的第四绝缘膜116。补充说明一下，在第四绝缘膜116上一般形成布线等，省略图示。

如此，根据第三变形例所涉及的半导体装置的制造方法，因为在第二开口部110b的壁部、底部存在着成为第二金属膜113的底层的第一金属膜111，所以第一金属膜111和第二金属膜113的附着性提高，能够防止在在第二开口部110b的壁部、底部直接形成第二金属膜113的情况下所担心的第二金属膜113和第二绝缘膜110的剥离，从而能够防止断线。于是，能自由地选择起到上电极的作用的第二金属膜的材料。

<第四变形例>

图22(a)和图22(b)、图23(a)和图23(b)是本发明的第二实施形态中的第四变形例所涉及的半导体装置的制造方法的工序剖面图。补充说明一下，因为这些附图都是在制造所述第一实施形态中的图6和图7所示的半导体装置的情况下的工序剖面图，所以在这些附图中，对应于图6和图7所示的半导体装置结构因素的部分用同一个符号表示。

首先，因为制造到图22(a)的剖面图所示的半导体装置的工序与用所述图18(a)～图18(c)、图19(a)和图19(b)以及图20(a)所说明的一样，所以在此不反复该说明。

接着，如图22(b)所示，对铁电体膜112进行图案化，以形成铁电体膜112的单元板。这时，除掉第二开口部110b的开口周围的铁电体膜112，使第一金属膜111中的第二开口部110b壁部的端部露出。补充说明一下，让铁电体膜112残留在第二开口部110b的壁部、底部。在图22(b)中，使第一金属膜111在第二开口部110b的端部露出，也可以使第一金属膜111的一部分在例如第二开口部110b底部等露出。

接着，如图23(a)所示，在包括第九开口部112b的铁电体膜112上、包括第四开口部112a的壁部、底部在内的铁电体膜112上以及第二绝缘膜110上的整个面上，形成由以例如白金或铱为代表的贵金属或者其金属氧化物构成并且具有第五开口部113a、第六开口部113b的第二金属膜113。

接着，如图23(b)所示，用所希望的掩模对第二金属膜113进行图案化，原样覆盖着铁电体膜112并且位于第二开口部110b的壁部、底部的第二金属膜113残留下来。接着，在包括第五开口部113a、第六开口部113b的第二金属膜113和第二绝缘膜110上形成例如膜厚50～300nm的第三绝缘膜114之后，再在该第三绝缘膜114上形成第二氢阻挡膜115。与上述一样，这是因为包括把上电极的电位引出到第二杂质扩散层的区域在内，完全能用氢阻挡膜覆盖，从而能确实地防止由氢造成的铁电体电容器的特性恶化之故。接着，在第二氢阻挡膜115上形成例如膜厚100～300nm的第四绝缘膜116。补充说明一下，在第四绝缘膜116上一般形成布线等，省略图示。

如此，根据第四变形例所涉及的半导体装置的制造方法，因为依次配置在第一开口部110a内的材料和依次配置在第二开口部110b内的材料一样，所以能够容易实现把上电极的电位引下第二杂质扩散层103中来的结构。因为第一金属膜111和第二金属膜113在第二开口部110b的开口区域内接触，所以与在越出第二开口部110b的开口区域形成有第一金属膜111时，在该第一金属膜111中的越出来的部分接触的情况相比，能够实现微细化。

补充说明一下，在上述各实施形态中图示、说明的是开口部呈凹型的情况，但是本发明不限定于图示的形状的情况。

-实用性-

综上所述，本发明是一种对形成立体层叠型铁电体存储元件很有用的技术。

Claims (19)

1.一种半导体装置，其特征在于，包括：

相互留着间隔形成在半导体衬底上的第一导电层及第二导电层；

形成在所述半导体衬底、所述第一导电层及所述第二导电层上的第一绝缘膜；

穿过所述第一绝缘膜且下端与所述第一导电层连接的第一插塞；

穿过所述第一绝缘膜且下端与所述第二导电层连接的第二插塞；

形成在所述第一绝缘膜上的第二绝缘膜；

形成在所述第二绝缘膜中的所述第一插塞上方的第一开口部；

形成在所述第二绝缘膜中的所述第二插塞上方的第二开口部；以及

电容元件，该电容元件由形成为在所述第一开口部的壁部和底部上与所述第一插塞上端电连接的由第一金属膜构成的下电极、形成在所述下电极上由铁电体膜构成的电容绝缘膜以及形成在所述电容绝缘膜上由第二金属膜构成的上电极构成，

所述第二导电层和所述上电极，通过所述第二插塞和与所述第二插塞电连接且位于所述第二开口部的壁部、底部的所述第二金属膜互相电连接。

2.根据权利要求1所述的半导体装置，其特征在于：

所述第二金属膜形成为从所述电容绝缘膜上延伸到所述第二开口部的壁部、底部；

所述第二导电层和所述上电极，通过所述第二插塞和与所述第二插塞电连接且位于所述第二开口部的壁部、底部的所述第二金属膜互相电连接。

3.根据权利要求1所述的半导体装置，其特征在于：

所述铁电体膜以具有与所述第二开口部连通的第三开口部的方式形成为从所述下电极上延伸到所述第二绝缘膜上面，

所述第二金属膜形成为从所述电容绝缘膜上延伸到所述第二开口部的壁部、底部，

所述第二导电层和所述上电极，通过所述第二插塞和与该第二插塞电连接且位于所述第二开口部的壁部、底部的所述第二金属膜互相电连接。

4.根据权利要求3所述的半导体装置，其特征在于：

所述第二开口部的开口直径小于所述第三开口部的开口直径。

5.根据权利要求3所述的半导体装置，其特征在于：

所述第二开口部和所述第三开口部具有相等的开口直径。

6.根据权利要求1所述的半导体装置，其特征在于：

还包括穿过所述第一绝缘膜且下端与所述第二导电层连接的第二插塞；

所述第二绝缘膜还在所述第二插塞上方具有第二开口部；

还在所述第二开口部的壁部、底部形成有所述第一金属膜；

还在从所述电容绝缘膜上到位于所述第二开口部的壁部、底部的所述第一金属膜上形成有所述第二金属膜，

所述第二导电层和所述上电极，通过所述第二插塞、与该第二插塞电连接且位于所述第二开口部的壁部、底部的所述第一金属膜以及位于该第一金属膜上的所述第二金属膜互相电连接。

7.根据权利要求1所述的半导体装置，其特征在于：

还包括穿过所述第一绝缘膜且下端与所述第二导电层连接的第二插塞；

所述第二绝缘膜还在所述第二插塞上方具有第二开口部；

还在所述第二开口部的壁部、底部形成有所述第一金属膜；

还在位于所述第二开口部的壁部、底部的所述第一金属膜上形成有所述铁电体膜，

所述第二金属膜，形成为从所述电容绝缘膜上延伸着覆盖位于所述第二开口部的壁部、底部的所述第一金属膜和所述铁电体膜，并且与该第一金属膜的至少一部分接触，

所述第二导电层和所述上电极，通过所述第二插塞、与该第二插塞电连接且位于所述第二开口部的壁部、底部的所述第一金属膜以及与所述第一金属膜的一部分接触的所述第二金属膜互相电连接。

8.根据权利要求1所述的半导体装置，其特征在于：

在所述第一插塞和所述下电极之间形成有氧阻挡膜。

9.根据权利要求1所述的半导体装置，其特征在于：

所述第一金属膜由金属氧化物构成。

10.根据权利要求1所述的半导体装置，其特征在于：

所述电容元件被氢阻挡膜覆盖着。

11.一种半导体装置的制造方法，其特征在于：

包括：在半导体衬底上形成第一导电层及第二导电层，使其互相留有间隔的工序，

在所述半导体衬底、所述第一导电层以及所述第二导电层上形成第一绝缘膜的工序，

形成穿过所述第一绝缘膜且下端与所述第一导电层连接的第一插塞和穿过所述第一绝缘膜且下端与所述第二导电层连接的第二插塞的工序，

在所述第一绝缘膜上形成第二绝缘膜的工序，

在所述第二绝缘膜中所述第一插塞的上方形成第一开口部的工序，

在所述第一开口部的壁部、底部形成第一金属膜的工序，

在所述第二绝缘膜和所述第一金属膜上形成铁电体膜的工序，

在所述第二绝缘膜和所述铁电体膜中所述第二插塞的上方形成第二开口部的工序，

以及在所述铁电体膜上和所述第二开口部的壁部、底部形成与所述第二插塞电连接的第二金属膜的工序。

12.根据权利要求11所述的半导体装置的制造方法，其特征在于：

在所述第一插塞的上端和所述第一开口部的底部之间形成有第一氧阻挡膜，并且在所述第二插塞的上端和所述第二开口部的底部之间形成有第二氧阻挡膜。

13.根据权利要求11所述的半导体装置的制造方法，其特征在于：

在所述第一开口部下侧形成有第一氢阻挡膜，并且在所述第二金属膜上侧形成有第二氢阻挡膜。

14.一种半导体装置的制造方法，其特征在于：

包括：在半导体衬底上形成第一导电层和第二导电层，使其互相留有间隔的工序，

在所述半导体衬底、所述第一导电层以及所述第二导电层上形成第一绝缘膜的工序，

形成穿过所述第一绝缘膜且下端与所述第一导电层连接的第一插塞和穿过所述第一绝缘膜且下端与所述第二导电层连接的第二插塞的工序，

在所述第一绝缘膜上形成第二绝缘膜的工序，

在所述第二绝缘膜中所述第一插塞的上方形成第一开口部的工序，

在所述第一开口部的壁部、底部形成第一金属膜的工序，

在所述第二绝缘膜和所述第一金属膜上形成铁电体膜的工序，

对所述铁电体膜进行图案化，使所述第二绝缘膜中形成在所述第二插塞上方的部分露出的工序，

在所述第二绝缘膜中已露出的部分形成第二开口部的工序，

以及在所述铁电体膜上和至少所述第二开口部的壁部、底部形成与所述第二插塞电连接的第二金属膜的工序。

15.根据权利要求14所述的半导体装置的制造方法，其特征在于：

在所述第一插塞的上端和所述第一开口部的底部之间形成有第一氧阻挡膜，并且在所述第二插塞的上端和所述第二开口部的底部之间形成有第二氧阻挡膜。

16.根据权利要求14所述的半导体装置的制造方法，其特征在于：

在所述第一开口部下侧形成有第一氢阻挡膜，并且在所述第二金属膜上侧形成有第二氢阻挡膜。

17.一种半导体装置的制造方法，其特征在于：

包括：在半导体衬底上形成第一导电层和第二导电层，使其互相留有间隔的工序，

在所述半导体衬底、所述第一导电层以及所述第二导电层上形成第一绝缘膜的工序，

形成穿过所述第一绝缘膜且下端与所述第一导电层连接的第一插塞和穿过所述第一绝缘膜且下端与所述第二导电层连接的第二插塞的工序，

在所述第一绝缘膜上形成第二绝缘膜的工序，

在所述第二绝缘膜中所述第一插塞的上方形成第一开口部，并且在所述第二绝缘膜中所述第二插塞的上方形成第二开口部的工序，

在所述第一开口部的壁部、底部和所述第二开口部的壁部、底部形成第一金属膜的工序，

在所述第二绝缘膜及所述第一金属膜上形成铁电体膜的工序，

对所述铁电体膜图案化，使位于所述第一金属膜中所述第二开口部的壁部、底部的至少一部分露出的工序，

以及形成第二金属膜，以覆盖所述铁电体膜且与所述第一金属膜中的所述一部分接触的工序。

18.根据权利要求17所述的半导体装置的制造方法，其特征在于：

在所述第一插塞的上端和所述第一开口部的底部之间形成有第一氧阻挡膜，并且在所述第二插塞的上端和所述第二开口部的底部之间形成有第二氧阻挡膜。

19.根据权利要求17所述的半导体装置的制造方法，其特征在于：

在所述第一开口部下侧形成有第一氢阻挡膜，并且在所述第二金属膜上侧形成有第二氢阻挡膜。

Images