JP2004536736A - 集積回路デバイスを有する印刷カートリッジ - Google Patents

集積回路デバイスを有する印刷カートリッジ Download PDF

Info

Publication number
JP2004536736A
JP2004536736A JP2003518836A JP2003518836A JP2004536736A JP 2004536736 A JP2004536736 A JP 2004536736A JP 2003518836 A JP2003518836 A JP 2003518836A JP 2003518836 A JP2003518836 A JP 2003518836A JP 2004536736 A JP2004536736 A JP 2004536736A
Authority
JP
Japan
Prior art keywords
data
media
image
print cartridge
pixel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003518836A
Other languages
English (en)
Inventor
カイア シルバーブルック，
Original Assignee
シルバーブルック リサーチ ピーティワイ リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by シルバーブルック リサーチ ピーティワイ リミテッド filed Critical シルバーブルック リサーチ ピーティワイ リミテッド
Publication of JP2004536736A publication Critical patent/JP2004536736A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01—Ink jet
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01—Ink jet
    • B41J2/135—Nozzles
    • B41J2/14—Structure thereof only for on-demand ink jet heads
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01—Ink jet
    • B41J2/17—Ink jet characterised by ink handling
    • B41J2/175—Ink supply systems ; Circuit parts therefor
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J11/00—Devices or arrangements  of selective printing mechanisms, e.g. ink-jet printers or thermal printers, for supporting or handling copy material in sheet or web form
    • B41J11/0005—Curl smoothing, i.e. smoothing down corrugated printing material, e.g. by pressing means acting on wrinkled printing material
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J15/00—Devices or arrangements of selective printing mechanisms, e.g. ink-jet printers or thermal printers, specially adapted for supporting or handling copy material in continuous form, e.g. webs
    • B41J15/04—Supporting, feeding, or guiding devices; Mountings for web rolls or spindles
    • B41J15/044—Cassettes or cartridges containing continuous copy material, tape, for setting into printing devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01—Ink jet
    • B41J2/135—Nozzles
    • B41J2/14—Structure thereof only for on-demand ink jet heads
    • B41J2/14427—Structure of ink jet print heads with thermal bend detached actuators
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01—Ink jet
    • B41J2/135—Nozzles
    • B41J2/16—Production of nozzles
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01—Ink jet
    • B41J2/135—Nozzles
    • B41J2/16—Production of nozzles
    • B41J2/1621—Manufacturing processes
    • B41J2/1623—Manufacturing processes bonding and adhesion
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01—Ink jet
    • B41J2/135—Nozzles
    • B41J2/16—Production of nozzles
    • B41J2/1621—Manufacturing processes
    • B41J2/1626—Manufacturing processes etching
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01—Ink jet
    • B41J2/135—Nozzles
    • B41J2/16—Production of nozzles
    • B41J2/1621—Manufacturing processes
    • B41J2/1626—Manufacturing processes etching
    • B41J2/1628—Manufacturing processes etching dry etching
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01—Ink jet
    • B41J2/135—Nozzles
    • B41J2/16—Production of nozzles
    • B41J2/1621—Manufacturing processes
    • B41J2/1626—Manufacturing processes etching
    • B41J2/1629—Manufacturing processes etching wet etching
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01—Ink jet
    • B41J2/135—Nozzles
    • B41J2/16—Production of nozzles
    • B41J2/1621—Manufacturing processes
    • B41J2/1631—Manufacturing processes photolithography
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01—Ink jet
    • B41J2/135—Nozzles
    • B41J2/16—Production of nozzles
    • B41J2/1621—Manufacturing processes
    • B41J2/1632—Manufacturing processes machining
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01—Ink jet
    • B41J2/135—Nozzles
    • B41J2/16—Production of nozzles
    • B41J2/1621—Manufacturing processes
    • B41J2/1635—Manufacturing processes dividing the wafer into individual chips
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01—Ink jet
    • B41J2/135—Nozzles
    • B41J2/16—Production of nozzles
    • B41J2/1621—Manufacturing processes
    • B41J2/1637—Manufacturing processes molding
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01—Ink jet
    • B41J2/135—Nozzles
    • B41J2/16—Production of nozzles
    • B41J2/1621—Manufacturing processes
    • B41J2/164—Manufacturing processes thin film formation
    • B41J2/1642—Manufacturing processes thin film formation thin film formation by CVD [chemical vapor deposition]
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01—Ink jet
    • B41J2/135—Nozzles
    • B41J2/16—Production of nozzles
    • B41J2/1621—Manufacturing processes
    • B41J2/164—Manufacturing processes thin film formation
    • B41J2/1645—Manufacturing processes thin film formation thin film formation by spincoating
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01—Ink jet
    • B41J2/135—Nozzles
    • B41J2/16—Production of nozzles
    • B41J2/1621—Manufacturing processes
    • B41J2/164—Manufacturing processes thin film formation
    • B41J2/1646—Manufacturing processes thin film formation thin film formation by sputtering
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01—Ink jet
    • B41J2/17—Ink jet characterised by ink handling
    • B41J2/175—Ink supply systems ; Circuit parts therefor
    • B41J2/17503—Ink cartridges
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01—Ink jet
    • B41J2/17—Ink jet characterised by ink handling
    • B41J2/175—Ink supply systems ; Circuit parts therefor
    • B41J2/17503—Ink cartridges
    • B41J2/17513—Inner structure
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01—Ink jet
    • B41J2/17—Ink jet characterised by ink handling
    • B41J2/175—Ink supply systems ; Circuit parts therefor
    • B41J2/17503—Ink cartridges
    • B41J2/17526—Electrical contacts to the cartridge
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01—Ink jet
    • B41J2/17—Ink jet characterised by ink handling
    • B41J2/175—Ink supply systems ; Circuit parts therefor
    • B41J2/17503—Ink cartridges
    • B41J2/17543—Cartridge presence detection or type identification
    • B41J2/17546—Cartridge presence detection or type identification electronically
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01—Ink jet
    • B41J2/17—Ink jet characterised by ink handling
    • B41J2/175—Ink supply systems ; Circuit parts therefor
    • B41J2/17503—Ink cartridges
    • B41J2/17553—Outer structure
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J29/00—Details of, or accessories for, typewriters or selective printing mechanisms not otherwise provided for
    • B41J29/38—Drives, motors, controls or automatic cut-off devices for the entire printing mechanism
    • B41J29/393—Devices for controlling or analysing the entire machine ; Controlling or analysing mechanical parameters involving printing of test patterns
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J3/00—Typewriters or selective printing or marking mechanisms characterised by the purpose for which they are constructed
    • B41J3/44—Typewriters or selective printing mechanisms having dual functions or combined with, or coupled to, apparatus performing other functions
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/78—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data
    • G06F21/79—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data in semiconductor storage media, e.g. directly-addressable memories
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/86—Secure or tamper-resistant housings
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K1/00—Methods or arrangements for marking the record carrier in digital fashion
    • G06K1/12—Methods or arrangements for marking the record carrier in digital fashion otherwise than by punching
    • G06K1/121—Methods or arrangements for marking the record carrier in digital fashion otherwise than by punching by printing code marks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/06009—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code with optically detectable marking
    • G06K19/06037—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code with optically detectable marking multi-dimensional coding
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/06009—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code with optically detectable marking
    • G06K19/06046—Constructional details
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/073—Special arrangements for circuits, e.g. for protecting identification code in memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K7/00—Methods or arrangements for sensing record carriers, e.g. for reading patterns
    • G06K7/10—Methods or arrangements for sensing record carriers, e.g. for reading patterns by electromagnetic radiation, e.g. optical sensing; by corpuscular radiation
    • G06K7/14—Methods or arrangements for sensing record carriers, e.g. for reading patterns by electromagnetic radiation, e.g. optical sensing; by corpuscular radiation using light without selection of wavelength, e.g. sensing reflected white light
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K7/00—Methods or arrangements for sensing record carriers, e.g. for reading patterns
    • G06K7/10—Methods or arrangements for sensing record carriers, e.g. for reading patterns by electromagnetic radiation, e.g. optical sensing; by corpuscular radiation
    • G06K7/14—Methods or arrangements for sensing record carriers, e.g. for reading patterns by electromagnetic radiation, e.g. optical sensing; by corpuscular radiation using light without selection of wavelength, e.g. sensing reflected white light
    • G06K7/1404—Methods for optical code recognition
    • G06K7/1408—Methods for optical code recognition the method being specifically adapted for the type of code
    • G06K7/1417—2D bar codes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/57—Protection from inspection, reverse engineering or tampering
    • H01L23/576—Protection from inspection, reverse engineering or tampering using active circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B29/00—Generation of noise currents and voltages
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
    • H04N1/00127—Connection or combination of a still picture apparatus with another apparatus, e.g. for storage, processing or transmission of still picture signals or of information associated with a still picture
    • H04N1/00326—Connection or combination of a still picture apparatus with another apparatus, e.g. for storage, processing or transmission of still picture signals or of information associated with a still picture with a data reading, recognizing or recording apparatus, e.g. with a bar-code apparatus
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
    • H04N1/0035—User-machine interface; Control console
    • H04N1/00405—Output means
    • H04N1/00408—Display of information to the user, e.g. menus
    • H04N1/0044—Display of information to the user, e.g. menus for image preview or review, e.g. to help the user position a sheet
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
    • H04N1/00962—Input arrangements for operating instructions or parameters, e.g. updating internal software
    • H04N1/00965—Input arrangements for operating instructions or parameters, e.g. updating internal software using a plug-in memory module, e.g. memory card, memory stick
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
    • H04N1/21—Intermediate information storage
    • H04N1/2104—Intermediate information storage for one or a few pictures
    • H04N1/2112—Intermediate information storage for one or a few pictures using still video cameras
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
    • H04N1/21—Intermediate information storage
    • H04N1/2104—Intermediate information storage for one or a few pictures
    • H04N1/2112—Intermediate information storage for one or a few pictures using still video cameras
    • H04N1/2154—Intermediate information storage for one or a few pictures using still video cameras the still video camera incorporating a hardcopy reproducing device, e.g. a printer
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
    • H04N1/32—Circuits or arrangements for control or supervision between transmitter and receiver or between image input and image output device, e.g. between a still-image camera and its memory or between a still-image camera and a printer device
    • H04N1/32101—Display, printing, storage or transmission of additional information, e.g. ID code, date and time or title
    • H04N1/32128—Display, printing, storage or transmission of additional information, e.g. ID code, date and time or title attached to the image data, e.g. file header, transmitted message header, information on the same page or in the same computer file as the image
    • H04N1/32133—Display, printing, storage or transmission of additional information, e.g. ID code, date and time or title attached to the image data, e.g. file header, transmitted message header, information on the same page or in the same computer file as the image on the same paper sheet, e.g. a facsimile page header
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/222—Studio circuitry; Studio devices; Studio equipment
    • H04N5/262—Studio circuits, e.g. for mixing, switching-over, change of character of image, other special effects ; Cameras specially adapted for the electronic generation of special effects
    • H04N5/2628—Alteration of picture size, shape, position or orientation, e.g. zooming, rotation, rolling, perspective, translation
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01—Ink jet
    • B41J2/135—Nozzles
    • B41J2/165—Prevention or detection of nozzle clogging, e.g. cleaning, capping or moistening for nozzles
    • B41J2/16585—Prevention or detection of nozzle clogging, e.g. cleaning, capping or moistening for nozzles for paper-width or non-reciprocating print heads
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01—Ink jet
    • B41J2/17—Ink jet characterised by ink handling
    • B41J2/175—Ink supply systems ; Circuit parts therefor
    • B41J2/17596—Ink pumps, ink valves
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01—Ink jet
    • B41J2/015—Ink jet characterised by the jet generation process
    • B41J2/04—Ink jet characterised by the jet generation process generating single droplets or particles on demand
    • B41J2002/041—Electromagnetic transducer
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2202/00—Embodiments of or processes related to ink-jet or thermal heads
    • B41J2202/01—Embodiments of or processes related to ink-jet heads
    • B41J2202/21—Line printing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2221/00—Indexing scheme relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F2221/21—Indexing scheme relating to G06F21/00 and subgroups addressing additional information or applications relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F2221/2129—Authenticate client device independently of the user
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
    • H04N1/00127—Connection or combination of a still picture apparatus with another apparatus, e.g. for storage, processing or transmission of still picture signals or of information associated with a still picture
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N2101/00—Still video cameras
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N2201/00—Indexing scheme relating to scanning, transmission or reproduction of documents or the like, and to details thereof
    • H04N2201/0008—Connection or combination of a still picture apparatus with another apparatus
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N2201/00—Indexing scheme relating to scanning, transmission or reproduction of documents or the like, and to details thereof
    • H04N2201/32—Circuits or arrangements for control or supervision between transmitter and receiver or between image input and image output device, e.g. between a still-image camera and its memory or between a still-image camera and a printer device
    • H04N2201/3201—Display, printing, storage or transmission of additional information, e.g. ID code, date and time or title
    • H04N2201/3212—Display, printing, storage or transmission of additional information, e.g. ID code, date and time or title of data relating to a job, e.g. communication, capture or filing of an image
    • H04N2201/3222—Display, printing, storage or transmission of additional information, e.g. ID code, date and time or title of data relating to a job, e.g. communication, capture or filing of an image of processing required or performed, e.g. forwarding, urgent or confidential handling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N2201/00—Indexing scheme relating to scanning, transmission or reproduction of documents or the like, and to details thereof
    • H04N2201/32—Circuits or arrangements for control or supervision between transmitter and receiver or between image input and image output device, e.g. between a still-image camera and its memory or between a still-image camera and a printer device
    • H04N2201/3201—Display, printing, storage or transmission of additional information, e.g. ID code, date and time or title
    • H04N2201/3261—Display, printing, storage or transmission of additional information, e.g. ID code, date and time or title of multimedia information, e.g. a sound signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N2201/00—Indexing scheme relating to scanning, transmission or reproduction of documents or the like, and to details thereof
    • H04N2201/32—Circuits or arrangements for control or supervision between transmitter and receiver or between image input and image output device, e.g. between a still-image camera and its memory or between a still-image camera and a printer device
    • H04N2201/3201—Display, printing, storage or transmission of additional information, e.g. ID code, date and time or title
    • H04N2201/3261—Display, printing, storage or transmission of additional information, e.g. ID code, date and time or title of multimedia information, e.g. a sound signal
    • H04N2201/3264—Display, printing, storage or transmission of additional information, e.g. ID code, date and time or title of multimedia information, e.g. a sound signal of sound signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N2201/00—Indexing scheme relating to scanning, transmission or reproduction of documents or the like, and to details thereof
    • H04N2201/32—Circuits or arrangements for control or supervision between transmitter and receiver or between image input and image output device, e.g. between a still-image camera and its memory or between a still-image camera and a printer device
    • H04N2201/3201—Display, printing, storage or transmission of additional information, e.g. ID code, date and time or title
    • H04N2201/3269—Display, printing, storage or transmission of additional information, e.g. ID code, date and time or title of machine readable codes or marks, e.g. bar codes or glyphs
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N2201/00—Indexing scheme relating to scanning, transmission or reproduction of documents or the like, and to details thereof
    • H04N2201/32—Circuits or arrangements for control or supervision between transmitter and receiver or between image input and image output device, e.g. between a still-image camera and its memory or between a still-image camera and a printer device
    • H04N2201/3201—Display, printing, storage or transmission of additional information, e.g. ID code, date and time or title
    • H04N2201/3274—Storage or retrieval of prestored additional information
    • H04N2201/3276—Storage or retrieval of prestored additional information of a customised additional information profile, e.g. a profile specific to a user ID
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N2201/00—Indexing scheme relating to scanning, transmission or reproduction of documents or the like, and to details thereof
    • H04N2201/32—Circuits or arrangements for control or supervision between transmitter and receiver or between image input and image output device, e.g. between a still-image camera and its memory or between a still-image camera and a printer device
    • H04N2201/3201—Display, printing, storage or transmission of additional information, e.g. ID code, date and time or title
    • H04N2201/328—Processing of the additional information

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Chemical & Material Sciences (AREA)
  • Artificial Intelligence (AREA)
  • Toxicology (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Software Systems (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Nanotechnology (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • General Health & Medical Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Composite Materials (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Human Computer Interaction (AREA)
  • Power Engineering (AREA)
  • Record Information Processing For Printing (AREA)
  • Studio Devices (AREA)
  • Ink Jet (AREA)
  • Accessory Devices And Overall Control Thereof (AREA)
  • Printers Characterized By Their Purpose (AREA)

Abstract

印刷カートリッジ（１００１）は、ハウジング（１００７）を含んでいる。集積回路デバイス（１０３３）は、ハウジング（１００７）に配置される。集積回路デバイス（１０３３）は、カートリッジのシリアルナンバー、媒体および媒体顔料のうちの少なくとも１つに関するデータを運ぶメモリ回路を有している。
【選択図】図２２８

Description

【発明の分野】
【０００１】
本発明は、プリンタ技術の分野に関しており、イメージプリンタなどに用いられる印刷カートリッジを開示している。特に、本発明は集積回路デバイスを含む印刷カートリッジを開示している。
【発明の背景】
【０００２】
近年、デジタル印刷技術は、従来のカメラ及び写真フィルム技術の適当な代替技術として提案されている。従来のフィルム及び写真技術は、多数の予めフォーマットされたネガを有するフィルムロールに依存し、ネガはレンズ系の傍に引き出され、そのネガにはレンズ系によって撮影された像のネガ像が形成される。フィルムロールの終了後、フィルムはその容器に巻き戻され、ネガを処理し現像する処理店へ回送され、対応した写真のポジセットが生成される。
【０００３】
残念ながら、このようなシステムには多数の重大な欠点がある。第一に、利用される化学薬品は、明らかに感光性が非常に高く、光がフィルムロールに衝突すると、フィルムは露光してしまう。したがって、これらの化学薬品は、光の影響が完全に制御された光に敏感な環境で作用することが要求される。この結果として、費用の増加を招く厄介なエンジニアリング要求が生じる。更に、フィルム処理技術は、「ネガ」を利用し、その後、処理化学薬品及び複雑なハロゲン化銀処理等の利用によって「ポジ」フィルム紙に処理を施すことが必要である。これは、一般的に、過度に煩わしく、複雑であり、且つ費用がかかる。更に、このようなシステムは普及しているので、ある種のサイズのフィルムフォーマットに標準化され、一般的に、上記の技術に関して考えられるフレキシビリティは極めて低い。
【０００４】
近年、完全なデジタルカメラが発表された。これらのカメラ装置は、通常、処理チップに接続された電荷結合素子（ＣＣＤ）又はその他の形態のフォトセンサを利用し、処理チップは、着脱可能な磁気カードの形態をとり得る媒体蓄積装置に接続され、メディア蓄積装置を制御する。このタイプの装置では、像はＣＣＤイメージセンサによって撮影され、磁気記憶装置に蓄積される。後の時点で、撮影された像は、コンピュータ装置へダウンロードされ、見るために印刷される。デジタルカメラは、像へのアクセスが即時的ではなく、コンピュータシステムにローディングする更なる後処理ステップが必要であるという欠点があり、この更なる後処理は、しばしば、迅速かつ臨機応変の用途に障害になる。
【０００５】
したがって、操作が便利、単純かつ効果的な改良形カメラ画像生成装置に対する全体的なニーズが依然としてある。さらに、画像を効果的に再現できる単純な形の携帯型即時印刷媒体に対するニーズもまた依然としてある。
【０００６】
親出願において、印刷媒体およびカートリッジによって供給される媒体顔料に関連した情報を提供する認証チップを使用することが開示されている。出願人は、少なくとも媒体顔料に関する情報をカートリッジと共に供給できる手段を提供することが非常に望ましいことを、確認していた。適切な暗号化技術を用いることで、この手段はアフターマーケット補給を禁止するのに使用することができた。印刷技術分野で周知のように、このようなアフターマーケット補給は印刷業界において相当な懸念を引き起こすことになっていた。
【発明の概要】
【０００７】
発明の第１の態様によれば、
ハウジングと、
ハウジングに配置されて、カートリッジのシリアルナンバー、媒体および媒体顔料のうちの少なくとも一つに関するデータを運ぶメモリ回路を有している集積回路デバイスと、を備える印刷カートリッジを提供する。
【０００８】
発明の第２の態様によれば、印刷カートリッジの媒体顔料を決める方法であって、前記方法は、印刷カートリッジのハウジングに配置されている集積回路デバイスのメモリ回路を読みとるステップを備えており、前記メモリ回路は媒体顔料に関するデータを運ぶ、方法を提供する。
【０００９】
発明の第３の態様によれば、
ハウジングと、
ハウジング内に配置され、媒体顔料の供給を含んでいる媒体顔料供給設備と、
ハウジングに配置されて、媒体顔料に関するデータを運ぶメモリ回路を有している集積回路デバイスと、を備える印刷カートリッジを提供する。
【００１０】
発明の第４の態様によると、印刷カートリッジの媒体を決める方法であって、前記方法は、印刷カートリッジのハウジングに配置される集積回路デバイスのメモリ回路を読みとるステップを備えており、前記メモリ回路は印刷カートリッジの媒体に関するデータを運ぶ、方法を提供する。
【００１１】
発明の第５の態様によれば、
ハウジングと、
ハウジング内に配置され、媒体の供給を含んでいる媒体供給設備と、
ハウジングに配置されて、媒体に関するデータを運ぶメモリ回路を有している集積回路デバイスと、を備える印刷カートリッジを提供する。
【００１２】
発明の第６の態様によると、印刷カートリッジの媒体および媒体顔料を決める方法であって、前記方法は、印刷カートリッジのハウジングに配置される集積回路デバイスのメモリ回路を読みとるステップを備えており、前記メモリ回路は印刷カートリッジの媒体顔料および媒体に関するデータを運ぶ、方法を提供する。
【００１３】
発明の第７の態様によれば、
ハウジングと、
ハウジング内に配置され、媒体の供給および媒体顔料の供給をそれぞれが含んでいる、媒体供給設備および媒体顔料供給設備と、
ハウジングに配置されて、媒体顔料および媒体に関するデータを運ぶメモリ回路を有している集積回路デバイスと、を備える印刷カートリッジを提供する。
【００１４】
発明の第８の態様によると、印刷カートリッジの認証チップを提供しており、前記印刷カートリッジは、ハウジングと、ハウジング内に配置され且つ媒体顔料の供給を含んでいる媒体顔料供給設備と、ハウジングに配置され媒体顔料を印字機構に送る送り機構とを有しており、前記認証チップは、
ハウジングに取り付け可能であって、媒体顔料に関するデータを取り入れるメモリ回路を有している集積回路デバイスを備えている。
【００１５】
発明の第９の態様によると、印刷カートリッジの認証チップを提供しており、前記印刷カートリッジは、ハウジングと、ハウジング内に配置され且つ媒体の供給を含んでいる媒体供給設備と、ハウジングに配置され媒体を印字機構に送る送り機構とを有しており、前記認証チップは、
ハウジングに取り付け可能であって、媒体に関するデータを取り入れるメモリ回路を有し
ている集積回路デバイスを備えている。
【００１６】
発明の第１０の態様によると、印刷カートリッジの認証チップを提供しており、前記印刷カートリッジは、ハウジングと、ハウジング内に配置され且つ媒体顔料の供給および媒体の供給を含んでいる媒体顔料供給設備および媒体供給設備と、ハウジングに配置され媒体顔料および媒体を印字機構に送る送り機構とを有しており、前記認証チップは、
ハウジングに取り付け可能であって、媒体顔料および媒体に関するデータを取り入れるメモリ回路を有している集積回路デバイスを備えている。
【００１７】
以下、本発明は一例として添付図面を参照して説明される。以下の説明の特定の性質は、本発明の概要の広範囲に亘る性質を何らかの形で限定するものとして構成されるべきではない。
【好適なその他の実施例の説明】
【００１８】
本発明の範囲には他のいかなる形態も含まれ得るが、以下では、本発明の好適な形態が、添付図面を参照して、例示だけのために説明される。
【００１９】
好適な実施例により構成されたデジタル画像処理カメラシステムは、図１に示されている。カメラユニット１は、一体的なプリントロール（図示しない）を挿入する手段を含む。カメラユニット１は、カメラによって撮影される像３を検出するエリアイメージセンサ２を含む。オプションとして、シーン３を映像化し、オプション的に立体画法の出力効果の生成物を得るため、第２のエリアイメージセンサを搭載してもよい。
【００２０】
カメラ１は、センサ２によって検出された像を表示するためのオプションのカラーディスプレイ５を含む。シンプルな像がディスプレイ５に表示されるとき、ボタン６を押下することが可能であり、その結果、印刷された画像８がカメラユニット１によって出力される。以下では、Ａｒｔｃａｒｄ（アートカード）９と呼ばれる一連のカードは、一方の面に符号化された情報を含み、もう一方の面に、Ａｒｔｃａｒｄ９により生成された特定の効果によって歪められた画像を含む。Ａｒｔｃａｒｄ９は、カメラ１の側面にあるＡｒｔｃａｒｄリーダー１０に挿入され、挿入されると、Ａｒｔｃａｒｄ９の面に現れた歪みと同じ方法で歪められた出力画像８が得られる。したがって、この簡単なユーザインタフェースを使用することにより、特定の効果を生じさせることを望むユーザは、多数のＡｒｔｃａｒｄ９のうちの一枚をＡｒｔｃａｒｄリーダー１０に挿入し、像３の写真を撮影するためボタン１９を利用することが可能であり、その結果、対応した歪んだ出力画像８が得られる。
【００２１】
カメラユニット１は、カメラユニットの内部プリントロールに残っているプリントアウトの数を含む説明情報を表示するための簡単なＬＣＤ出力ディスプレイ１５に加えて、多数の他の制御ボタン１３、１４を含み得る。更に、様々な出力フォーマットがＣＨＰスイッチ１７によって制御され得る。
【００２２】
次に図２を参照すると、カメラ１の内部ハードウェアの概略図が示されている。内部ハードウェアは、Ａｒｔｃａｍ（アートカム）中央プロセッサユニット（ＡＣＰ）３１を中心としている。
【００２３】
Ａｒｔｃａｍ中央プロセッサ３１
Ａｒｔｃａｍ中央プロセッサ３１は、システムの心臓部を形成する多数の機能を提供する。ＡＣＰ３１は、好ましくは、複雑な高速ＣＭＯＳシステムオンチップとして実現される。一部のフルカスタム領域を有する標準的なセル設計を利用することが推奨される。０．２５ミクロンＣＭＯＳプロセス上の製作は、合理的に小さいダイ面積と共に、要求され
る密度及び速度を実現する。
【００２４】
ＡＣＰ３１によって与えられる機能には次の機能が含まれる：
１． エリアイメージセンサ２の制御及びデジタル化。ＡＣＰの３次元立体視バージョンは、第２のオプションのイメージセンサ４が立体視効果のために設けられた二つのエリアイメージセンサインタフェースを必要とする；
２． エリアイメージセンサ補償、再フォーマッティング、及び画像強調；
３． 記憶装置３３に対するメモリインタフェース及び管理；
４． Ａｒｔｃａｒｄ９からのデータの読み出しのために設けられたＡｒｔｃａｒｄリーダーのリニアイメージセンサ３４のインタフェース、制御及びアナログ・デジタル変換；
５． デジタル化された符号化Ａｒｔｃａｒｄ画像からの未加工Ａｒｔｃａｒｄデータの抽出；
６． Ａｒｔｃａｒｄの符号化データのリード・ソロモン誤差検出及び訂正。Ａｒｔｃａｒｄ９の符号化された面は、Ａｒｔｃａｒｄ９の画像歪み面に表示された効果を生成するためどのように画像を処理するかに関する情報を含む。この情報は、以下では、「Ｖａｒｋスクリプト」と呼ばれるスクリプトの形式である。Ｖａｒｋスクリプトは、望ましい効果を生成するためＡＣＰ３１内で実行されるインタープリタによって利用される；
７． Ａｒｔｃａｒｄ９上のＶａｒｋスクリプトの解釈；
８． Ｖａｒｋスクリプトによって指定されたとおりの画像処理動作の実行；
９． 用紙輸送３６、ズームレンズ３８、自動焦点３９、及びＡｒｔｃａｒｄドライバ３７のための様々なモーターの制御；
１０． プリントロール４２からの写真８を裁断する裁断機４１の動作用の裁断機アクチュエータ４０の制御；
１１． 印刷用画像データの中間調化；
１２． 適当な時におけるプリントヘッド４４へのプリントデータの供給；
１３． プリントヘッド４４の制御；
１４． プリントヘッド４４へのインク圧送の制御；
１５． オプションのフラッシュユニット５６の制御；
１６． 方位センサ４６、自動焦点４７及びＡｒｔｃａｒｄ挿入センサ４９を含むカメラ内の様々なセンサの読み出し及びそれに基づく処置；
１７． ユーザインタフェースボタン６、１３、１４の読み出し及びそれに基づく処置。
１８． 状態ディスプレイ１５の制御；
１９． ビューファインダー及びプレビュー画像のカラーディスプレイ５への供給；
２０． 電力管理回路５１によるＡＣＰ電力消費を含むシステム電力消費の制御；
２１． 汎用コンピュータへの外部通信５２の提供（パートＵＳＢを使用）；
２２． プリントロール認証チップ５３の情報の読み出し及び保存；
２３． カメラ認証チップ５４の情報の読み出し及び保存；
２４． テキスト修正用のオプションのミニキーボード５７との通信。
【００２５】
水晶振動子５８
水晶振動子５８は、システムクロック用の周波数基準として使用される。システムクロックは非常に高いため、ＡＣＰ３１は水晶５８から得られた周波数を増大させるため位相ロックループクロック回路を含む。
【００２６】
イメージセンシング
エリアイメージセンサ２
エリアイメージセンサ２は、そのレンズを通る像を電気信号へ変換する。エリアイメージセンサは、電荷結合素子（ＣＣＤ）でもよく、アクティブ画素センサ（ＡＰＳ）ＣＭＯＳイメージセンサでもよい。現在のところ、利用可能なＣＣＤは、通常、かなり高い画質を有するが、ＣＭＯＳイメージャの開発は、現在、非常に盛んに行われている。ＣＭＯＳ
イメージャは、最終的には、画素数の少ないＣＣＤよりも実質的に安価になり、駆動回路及び信号処理を組み込み得ることが予想される。ＣＭＯＳイメージャは、１２インチウェハーに移行しているＣＭＯＳ製造技術で製作することが可能である。したがって、ＣＣＤとＣＭＯＳイメージャの間の製造コストの差は増加し、徐々にＣＭＯＳイメージャの方が支持される可能性が高い。しかし、現在のところ、ＣＣＤは、最良の選択肢である。
【００２７】
Ａｒｔｃａｍユニットは、１５００×１０００型のエリアイメージセンサで適切な結果を生じるであろう。しかし、例えば、７５０×７００型のような小型のセンサも、様々な市場で適切であろう。Ａｒｔｃａｍは、従来のデジタルカメラと比べると、イメージセンサの解像度に対する感度が低い。その理由は、Ａｒｔｃａｒｄ９に入っている殆どのスタイルは、解像度の不足をわかりにくくするように画像を処理するからである。例えば、画像が印象派の絵画へ変換される効果をシミュレートするため歪められる場合、原画像の低解像度は最小の影響で使用可能である。低解像度入力画像が典型的に気付かれない更なる例には、極めて歪んだ画像を生じる画像ワープ、画像の複数の縮写（例えば、パスポート写真）、ベースレリーフメタルルックのためのバンプマッピングのようなテクスチャ処理、及び構造化されたシーンへの写真合成が含まれる。
【００２８】
このように低解像度イメージセンサを許容することは、Ａｒｔｃａｍユニット１カメラの製造コストを低下させる重要なファクタである。低コストの７５０×５００型イメージセンサを用いるＡｒｔｃａｍは、しばしば、非常に高価な１５００×１０００型イメージセンサを用いる従来のデジタルカメラよりも優れた結果を生じる。
【００２９】
オプションの立体視３次元イメージセンサ４
Ａｒｔｃａｍユニット１の３次元バージョンは、立体視動作のため補助イメージセンサ４を備える。このイメージセンサは、主イメージセンサと同一である。オプションのイメージセンサを駆動する回路は、設計コストの増大を低減するため、ＡＣＰチップ３１の標準部品として収容してもよい。或いは、別個の３次元Ａｒｔｃａｍ ＡＣＰを設計してもよい。このオプションは、主流の単一センサ型のＡｒｔｃａｍの製造コストを削減する。
【００３０】
プリントロール認証チップ５３
小型チップ５３は、各プリントロール４２に収容される。このチップは、ＡＰＳ（新写真システム）フィルムカートリッジのような他の形態のカメラフィルムユニット上のバーコード、光学センサ及びホイール、並びに、ＩＳＯ／ＡＳＡセンサの機能を置き換える。
【００３１】
認証チップは、以下のその他の機能も提供する：
１． ＡＰＳロールから機械的及び光学的に検出されるデータではなく、データの保存；
２． 高解像度の正確さの媒体の残りの長さの表示；
３． 粗悪な模造プリントロールコピーを防止するための認証情報。
【００３２】
認証チップ５３は、１０２４ビットのフラッシュメモリを含み、１０２４ビットのうちの１２８ビットは認証鍵であり、５１２ビットは認証情報である。更に、認証鍵が直接アクセスされないことを保証するため、暗号化回路が収容される。
【００３３】
プリントヘッド４４
Ａｒｔｃａｍユニット１は、十分に小規模、十分に低電力、十分に高速、十分に高品質、及び十分に低コストであり、プリントロールに適合したどのようなカラー印刷技術でも利用可能である。以下、当該印刷ヘッドについて具体的に説明する。
【００３４】
インクジェットヘッドの仕様は以下の通りである。
【００３５】
【表１】
Figure 2004536736
オプションのインク圧コントローラ（図示せず）
インク圧コントローラの機能は、Ａｒｔｃａｍに組み込まれたインクジェットプリントヘッド４４のタイプに依存する。一部のタイプのインクジェットでは、インク圧は単純に大気圧であるため、インク圧コントローラを使用しなくても済む。他のタイプのプリントヘッドは、安定化した正のインク圧を必要とする。この場合、インプレッシャ・コントローラは、ポンプ及び圧力トランスデューサを含む。
【００３６】
その他のプリントヘッドは、インク圧力に、典型的に約１００ＫＨｚの規則的な振動を生じさせるため超音波トランスデューサが必要である。この場合、ＡＣＰ３１は、これらの振動の周波数位相及び振幅を制御する。
【００３７】
用紙輸送モーター３６
用紙輸送モーター３６は、プリントロール４２内からプリントヘッドの傍を通して、一定速度で用紙を移動させる。モーター３６は、用紙を移動させるローラーを駆動するため適切な速度までギアダウンされた小型モーターである。機械的なガタ又はその他の振動が印刷されたドット行間隔に影響を与えるので、高画質を実現するためには、高品質モーターと機械式ギアが必要である。
【００３８】
用紙輸送モータードライバ６０
モータードライバ６０は、ＡＰＣ３１からのデジタルモーター制御信号をモーター３６の駆動に適切なレベルまで増幅する小型回路である。
【００３９】
用紙プルセンサ
用紙プルセンサ５０は、印刷プロセス中にユーザによるカメラユニットからの写真の引っ張りを検出する。ＡＰＣ３１は、このセンサ５０を読み出し、この状況を検出した場合、裁断機４１を作動する。用紙プルセンサ５０は、動作中にカメラをより絶対確実にするために組み込まれる。ユーザが印刷中に強引に用紙を引き出そうとした場合、プリント機構４４又はプリントロール４２は、（極端なケースでは）破損するであろう。ポッドが完全に排出される前にポラロイド式カメラからポッドを引き出すことが許されるので、一般の人々はこのような動作を行うことに慣れている。したがって、一般の人々は、用紙を引き出してはならないという印刷された指示に留意しない可能性が高い。
【００４０】
Ａｒｔｃａｍは、好ましくは、引っ張り検出後に裁断機４１が用紙を裁断した後、写真印刷プロセスを再開する。
【００４１】
引っ張りセンサは、歪みゲージセンサとして実現してもよく、又は用紙が引っ張られたときに用紙ドライブローラーに発生するトルクによって偏向される小さいプラスチック製のフラグを検出する光学センサとして実現してもよい。後者の実現形態は、低コストのため推奨される。
【００４２】
用紙裁断機アクチュエータ４０
用紙裁断機アクチュエータ４０は、写真の終わりに、又は用紙引っ張りセンサ５０が作動されたときに、裁断機４１に用紙を裁断させる小型アクチュエータである。
【００４３】
用紙裁断機アクチュエータ４０は、ＡＰＣからの裁断機制御信号をアクチュエータ４１によって要求されるレベルまで増幅する小型回路である。
【００４４】
Ａｒｔｃａｒｄ９
Ａｒｔｃａｒｄ９はＡｒｔｃａｍユニット用のプログラム記憶媒体である。前述の通り、プログラムは、Ｖａｒｋスクリプトの形式である。Ｖａｒｋは、特に、Ａｒｔｃａｍユニットのため開発された強力な画像処理言語である。各Ａｒｔｃａｒｄ９は一つのＶａｒｋスクリプトを格納し、これによって、一つの画像処理スタイルを規定する。
【００４５】
好ましくは、ＶＡＲＫ言語は高度に画像処理専用である。高度に画像処理専用とすることにより、カード上に詳細を記憶するために要する記憶容量は実質的に減少する。更に、機能強化された効果を含む新しいプログラムを作成できる簡便さは、実質的に向上する。好ましくは、この言語は、ワープマップによる画像ワーピング、コンボリューション、カラールックアップテーブル、画像のポスタリゼーション、画像へのノイズ付加、画像強調フィルタ、ペインティングアルゴリズム、ブラシジッタリング及び操作エッジ検出フィルタ、タイリング、光源による照明、バンプマップ、テキスト、顔検出及び物体検出属性、３次元フォントを含むフォント、並びに、任意の複合予備レンダリングアイコンを含む多数の画像処理機能を取り扱う機能を含む。Ｖａｒｋ言語インタープリタの動作のより詳細な内容は以下に記載される。
【００４６】
したがって、作成された言語によって定義されるような言語構造を利用することにより、任意の画像に対する新しい影響を作成し、Ａｒｔｃａｒｄ上の安価な記憶装置のために構築し、その後、カメラの所有者に配布することが可能である。更に、カードの片面には、カードのもう一方の面に記憶された特定のＶＡＲＫスクリプトが任意の撮影像に与える影響を説明する例が設けられる。
【００４７】
このようなシステムを利用することにより、ＶＡＲＫインタープリタがカメラ装置に組み込まれているならば、装置に依存しないシナリオが与えられ、その結果として、根本的な技術が長期のうちに完全に変えられるという点で、カメラ技術は、著しく陳腐化する虞を伴わずに普及させることができる。更に、新しいフィルタが作成され、カード読み出し用の簡単なカードを用いるような、安価な方式で配布されたときに、Ｖａｒｋスクリプトを更新することが可能である。
【００４８】
Ａｒｔｃａｒｄ９は、クレジットカード（長さ８６ｍｍ、幅５４ｍｍ）と同一フォーマットの薄い白色プラスチック製の片である。Ａｒｔｃａｒｄは、高解像度インクジェットプリンタを使用して両面印刷されている。このインクジェットプリンタ技術は、１６００ｄｐｉ（６３ｄｐｍｍ）の解像度のＡｒｔｃａｍに使用される技術と同じ技術であると考えられる。Ａｒｔｃａｒｄ９の主要な特徴は、安価な製造コストである。Ａｒｔｃａｒｄは、プラスチックフィルムの幅広いウェブと同様に高速で製造可能である。プラスチックウェブは、親水性の染料固着層で両面を覆われる。ウェブは、ページ幅のカラーインクジェットプリンタを用いて両面同時に印刷される。次に、ウェブは、個別のカードに切断され打ち抜かれる。カードの一方の面は、Ａｒｔｃａｒｄ９が検出された像に与える影響を人が読める形で表現したものが印刷される。これは、カードの裏面に記憶されたＶａｒｋスクリプトを使用して処理された単純な標準画像でもよい。
【００４９】
カードの裏面には、画像処理シーケンスを定義するＶａｒｋスクリプトに復号化され得るドットの配列が印刷される。この印刷面積は８０ｍｍ×５０ｍｍであり、全部で１５８７６０００ドットがある。このドットの配列は、少なくとも１．８９ＭＢｙｔｅのデータを表現することができる。高信頼性を実現するため、広範な誤り検出及び訂正がドットの配列に組み込まれる。これにより、カードの実質的な部分が汚損され、損耗され、皺を付けられ、或いは、汚されても、データの完全性に影響が及ばないようにすることができる。使用されるデータ符号化方式はリード・ソロモン符号化であり、データの半分が誤り訂正のために用いられる。これにより、各Ａｒｔｃａｒｄ９には、誤り訂正された９６７Ｋｂｙｔｅのデータを記憶させることができる。
【００５０】
リニアイメージセンサ３４
Ａｒｔｃａｒｄリニアセンサ３４は、上記のＡｒｔｃａｒｄデータ画像を電気信号へ変換する。エリアイメージセンサ２、４の場合と同様に、リニアイメージセンサは、ＣＣＤ又はＡＰＳ ＣＭＯＳ技術を用いて製造可能である。イメージセンサ３４の有効長さは５０ｍｍであり、Ａｒｔｃａｒｄ９上のデータ配列の幅と一致する。ナイキストのサンプリング定理を充たすため、リニアイメージセンサ３４の解像度は、イメージセンサに到達するＡｒｔｃａｒｄ光学像の最高空間周波数の少なくとも２倍でなければならない。実際上、データ検出は、イメージセンサ解像度がこれよりも実質的に高くなった場合、より簡単になる。４９００ｄｐｉ（１８０ｄｐｍｍ）の解像度が選ばれた場合、全部で９４５０画素が与えられる。この解像度は、５．３μｍの画素センサピッチを必要とする。これは、千鳥状にされた４行の２０μｍ画素センサを使用することによって簡単に実現することができる。
【００５１】
リニアイメージセンサは、ライトパイプ（図示せず）によってＡｒｔｃａｒｄ９を照明するためのＬＥＤ６５を含む特殊なパッケージに装着される。
【００５２】
Ａｒｔｃａｒｄリーダーのライトパイプは、以下の数機能を備えた成形ライトパイプでもよい：
１． ライトパイプは、全ての内部反射ファセットを使用してカードの幅に亘ってＬＥＤからの光を拡散する。
２． ライトパイプは、集積化されたシリンドリカルレンズを使用してＡｒｔｃａｒｄ９の１６μｍ幅のストリップ上に光を集める。
３． ライトパイプは、成形されたマイクロレンズの配列を使用してＡｒｔｃａｒｄから反射された光をリニアイメージセンサの画素に集める。
【００５３】
次に、Ａｒｔｃａｒｄリーダーの動作を説明する。
【００５４】
Ａｒｔｃａｒｄリーダーモーター３７
Ａｒｔｃａｒｄリーダーモーターは、比較的一定の速度でＡｒｔｃａｒｄを進めてリニアイメージセンサ３４を通過させる。厳密な精度の機械コンポーネントをＡｒｔｃａｒｄリーダーに収容することは費用対効果がよくないので、モーター３７は、Ａｒｔｃａｒｄ９を動かすローラーのペアを駆動するため適切な速度までギアダウンされた標準的な小型モーターである。速度変動、ガタ、及びその他の振動は、未加工の画像データに影響を与えるので、ＡＰＣ３１内の回路は、Ａｒｔｃａｒｄデータを確実に読むためこれらの効果の広範な補償を行う。
【００５５】
モーター３７は、Ａｒｔｃａｒｄを取り出すとき、逆向きに駆動される。
【００５６】
Ａｒｔｃａｒｄモータードライバ６１
Ａｒｔｃａｒｄモータードライバ６１は、モーター３７を駆動するために適切なレベルまでＡＰＣ３１からのデジタルモーター制御信号を増幅する小型回路である。
【００５７】
カード挿入センサ４９
カード挿入センサ４９は、カードリーダー３４に挿入されているカードの有無を検出する光学センサである。このセンサ４９からの信号の後、ＡＰＣ３１はカード読み出しプロセスを開始し、そのプロセスには、Ａｒｔｃａｒｄリーダーモーター３７の作動が含まれる。
【００５８】
カードイジェクトボタン１６
カードイジェクトボタン１６（図１）は、現在のＡｒｔｃａｒｄを取り出すためユーザによって使用され、他のＡｒｔｃａｒｄを挿入できるようになる。ＡＰＣ３１は、ボタンの押下を検出し、カードを取り出すため、Ａｒｔｃａｒｄリーダーモーター３７を反転させる。
【００５９】
カード状態インジケータ６６
カード状態インジケータ６６は、Ａｒｔｃａｒｄ読み出しプロセスの状態をユーザへ報せるために設けられる。これは、標準的な２色（赤／緑）ＬＥＤでもよい。カードが正しく読み出され、データの完全性が検証されたとき、ＬＥＤは連続的に緑色で発光する。カードが不良である場合、ＬＥＤは赤色で発光する。
【００６０】
カメラが３Ｖのバッテリではなく１．５Ｖのバッテリから給電される場合、電源電圧は、緑色ＬＥＤの前向き電圧降下よりも小さく、ＬＥＤは発光しない。この場合、赤色ＬＥＤが使用されるか、又はそのＬＥＤは、より高い電圧を必要とするＡｒｔｃａｍ内の他の回路に給電する電圧ポンプから給電される。
【００６１】
６４ＭビットＤＲＡＭ３３
多種多様な画像処理効果を実行するため、カメラは８Ｍｂｙｔｅのメモリ３３を利用する。これは、単一の６４Ｍビットメモリチップによって設けることができる。勿論、メモリ技術の変化に伴って、より大容量のＤＲＡＭ記憶容量サイズで置き換えても構わない。
【００６２】
メモリチップへの高速アクセスが要求される。これは、Ｒａｍｂｕｓ ＤＲＡＭ（毎秒５００メガバイトのバーストアクセス速度）、又はダブルデータレート（ＤＤＲ）ＳＤＲＡＭ又はシンクリンク（ＳｙｎｃＬｉｎｋ）ＤＲＡＭチップを使用することによって達成できる。
【００６３】
カメラ認証チップ
カメラ認証チップ５４は、異なる情報を記憶している点を除くと、プリントロール認証チップ５３と同一のものである。カメラ認証チップ５４には、以下の三つの主要な目的がある：
１． 認証コードをプリントロール認証チップと比較するセキュア手段を設けること；
２． カメラの製造番号のような製造情報用の記憶装置を設けること；
３． ユーザ情報の記憶用の小容量の不揮発性メモリを設けること。
【００６４】
ディスプレイ
Ａｒｔｃａｍは、オプションのカラーディスプレイ５及び小型状態ディスプレイ１５を含む。最低コストの民生用カメラは、ある種のデジタルカメラ及びビデオカメラで見られるような小型ＴＦＴ ＬＣＤ５のようなカラー画像ディスプレイを含む。カラーディスプレイ５は、これらのバージョンのＡｒｔｃａｍの主要なコストのかかる要素であり、バックライトを加えたディスプレイ５は主要な電力消費元である。
【００６５】
状態ディスプレイ１５
状態ディスプレイ１５は、小型の受動セグメントに基づくＬＣＤであり、現在のハロゲ
ン化銀式カメラ及びデジタルカメラに設けられているＬＣＤと類似している。その主要な機能は、プリントロール４２に残っているプリントの数と、フラッシュ状態及びバッテリ状態のような様々な標準的なカメラ機能に対するアイコンと、を表示することである。
【００６６】
カラーディスプレイ５
カラーディスプレイは、完全動画像ディスプレイであり、ビューファインダーとして、印刷される画像の確認として、及びユーザインタフェースディスプレイとして動作する。ディスプレイ５のコストは、その面積にほぼ比例するので、大型ディスプレイ（例えば、４インチ対角）ユニットは、Ａｒｔｃａｍユニットの高価なバージョンに限定される。例えば、カラービデオカメラの約１インチのビューファインダーＴＦＴのようなより小さいディスプレイは、中程度のＡｒｔｃａｍに有効である。
【００６７】
ズームレンズ（図示せず）
Ａｒｔｃａｍはズームレンズを含むことができる。これは、標準的な電子カメラに使用されるズームレンズと同一であり、ポケットカメラのズームレンズに類似している標準的な電子制御ズームレンズでもよい。Ａｒｔｃａｍユニットの好適なバージョンは、標準的な交換可能な３５ｍｍＳＬＲレンズを含む。
【００６８】
自動焦点モーター３９
自動焦点モーター３９はズームレンズの焦点を変更する。モーターは、自動焦点機構を駆動するため適切な速度にギアダウンされた小型モーターである。
【００６９】
自動焦点モータードライバ６３
自動焦点モータードライバ６３は、モーター３９を駆動するため適切なレベルまでＡＰＣ３１からのデジタルモーター制御信号を増幅する小型回路である。
【００７０】
ズームモーター３８
ズームモーター３８は、ズームのフロントレンズを出入りするように動かす。モーターは、ズーム機構を駆動するため適切な速度にギアダウンされた小型モーターである。
【００７１】
ズームモータードライバ６２
ズームモータードライバ６２は、モーターを駆動するため適切なレベルまでＡＰＣ３１からのデジタルモーター制御信号を増幅する小型回路である。
【００７２】
通信
ＡＣＰ３１は、パーソナルコンピュータとの通信用のユニバーサルシリアルバス（ＵＳＢ）インタフェース５２を含む。必ずしも全てのＡｒｔｃａｍモデルがＵＳＢコネクタを組み込むことを予定されているわけではない。しかし、ＵＳＢ回路５２のために必要なシリコン面積は小さいので、インタフェースを標準的なＡＣＰに収容することが可能である。
【００７３】
オプションのキーボード５７
Ａｒｔｃａｍユニットは、Ａｒｔｃａｒｄによって指定されたテキストをカスタマイズするオプションの小型キーボード５７を含む。Ａｒｔｃａｒｄ画像に現れるあらゆるテキストは、複雑なメタリック３次元フォントの形である場合でも編集可能である。小型キーボードは、元のテキストと編集されたテキストを表示するため単一ラインの英数字ＬＣＤを含む。このキーボードは標準装備品でもよい。
【００７４】
ＡＣＰ３１は、小型キーボートとの間でデータを転送するシリアル通信回路を含む。
【００７５】
電源
Ａｒｔｃａｍユニットは、バッテリ４８を使用する。Ａｒｔｃａｍのオプションに依存して、このバッテリは、３Ｖのリチウム電池、１．５ＶのＡＡアルカリ電池、又はその他のバッテリ装置のいずれでもよい。
【００７６】
電源管理ユニット５１
電源消費は、Ａｒｔｃａｍにおける重要な設計制約条件である。標準的なカメラバッテリ（例えば、３Ｖのリチウムバッテリ）又は標準的なＡＡ若しくはＡＡＡアルカリ電池の何れかが使用可能であることが望ましい。Ａｒｔｃａｍユニットの電子回路の複雑さの程度は３５ｍｍ写真カメラよりも著しく高いが、電力消費量が相応に高いとは限らない。Ａｒｔｃａｍの電源は、全てのユニットが未使用時には電源をオフされるように慎重に管理される。
【００７７】
最も重大な電力浪費元は、ＡＰＣ３１、エリアイメージセンサ２及び４、プリンタ４４の様々なモーター、フラッシュユニット５６、並びに、オプションのカラーディスプレイ５である。次に各部品について別々に取り扱う：
１． ＡＣＰ：０．２５μｍのＣＭＯＳを使用して製造され、１．５Ｖで動作するならば、ＡＣＰ電力消費は非常に小さくすることができる。ＡＣＰチップの様々な部品へのクロックも非常に小さくすることができる。ＡＣＰチップの様々な部品へのクロックは、未使用時にオフにすることができ、スタンバイ電流消費を殆ど取り除く。ＡＣＰは、印刷される写真毎に約４秒間だけ完全に使用される；
２． エリアイメージセンサ：電力は、ユーザがボタンに指を置いたときに限りエリアイメージセンサに供給される；
３． プリンタ電力は、実際に印刷しているときに限りプリンタへ供給される。これは、１枚の写真につき約２秒間である。たとえそうであっても、適度に低い電力消費印刷が使用されるべきである；
４． Ａｒｔｃａｍで必要になるモーターは、全て低電力小型モーターであり、典型的に、１枚の写真について数秒間だけ作動される；
５． フラッシュユニット４５は、一部の写真だけに対して使用される。その電力消費は、妥当なバッテリ寿命の３Ｖのリチウムバッテリによって容易に供給される。
６． オプションのカラーディスプレイ５は、次の二つの理由から主要な電流浪費元である。カラーディスプレイは、カメラの使用中の全ての時間に亘ってオンにする必要があり、液晶ディスプレイが使用された場合には、バックライトが必要になる。カラーディスプレイを組み込むカメラは、許容可能なバッテリ寿命を達成するため、より大型のバッテリを要求する。
【００７８】
フラッシュユニット５６
フラッシュユニット５６は民生用カメラの標準的な小型電子フラッシュである。
【００７９】
ＡＣＰ３１の概要
図３は、Ａｒｔｃａｍ中央プロセッサ（ＡＣＰ）３１を詳細に示す図である。Ａｒｔｃａｍ中央プロセッサは、Ａｒｔｃａｍの処理能力の全てを提供する。ＡＣＰは、０．２５ミクロンＣＭＯＳプロセス用に設計され、約１５０万個のトランジスタと、約５０ｍｍ2の面積を有する。ＡＣＰ３１の設計は複雑であるが、設計の手間は、データパスコンパイレーション技術、マクロセル、及びＩＰコアを使用することによって軽減できる。ＡＣＰ３１は、
ＲＩＳＣ型ＣＰＵコア７２と、
４ウェイＶＬＩＷベクトルプロセッサ７４と、
ダイレクトＲＡＭｂｕｓ（ラムバス）インタフェース８１と、
ＣＭＯＳイメージセンサインタフェース８３と、
ＣＭＯＳリニアイメージセンサインタフェース８８と、
ＵＳＢシリアルインタフェース５２と、
赤外線キーボードインタフェース５５と、
数字ＬＣＤインタフェース８４と、
カラーＴＦＴ ＬＣＤインタフェース８８と、
プログラム記憶装置７０用４Ｍバイトフラッシュメモリ７０と、
を含む。ＲＩＳＣ型ＣＰＵ、ダイレクＲＡＭｂｕｓインタフェース８１、ＣＭＯＳセンサインタフェース８３、及びＵＳＢシリアルインタフェース５２は、ベンダーによって供給されるコアでもよい。ＡＣＰ３１は、電力消費を最小限に抑えるため、外部３Ｖ及び内部１．５Ｖに基づいて２００ＭＨｚのクロック速度で動作することが意図されている。ＣＰＵコアは１００ＭＨｚで動作すればよい。以下の二つのブロック図、即ち、
単独のＡＣＰ３１の説明図、及び
Ａｒｔｃａｍの残りのハードウェアに接続されたＡＣＰ３１の上位レベルの図を与える例示的なＡｒｔｃａｍ、
はＡＣＰ３１の２通りの見方を与える。
【００８０】
画像アクセス
前述の通り、ＤＲＡＭインタフェース８１は、ＡＣＰチップの他のクライアント部と、ラムバスＤＲＡＭとの間を接続する役割を担う。実際上、ＤＲＡＭインタフェース内の各モジュールはアドレス生成器である。
【００８１】
ＡＣＰによって操作される画像には三つの論理タイプがある。それらは、
−ＣＣＤから撮影された入力像であるＣＣＤ画像と、
−Ａｒｔｃａｍ装置によって内部的に利用される画像フォーマットである内部画像フォーマットと、
−Ａｒｔｃａｍによって印刷される出力画像フォーマットである印刷画像と、
である。
【００８２】
これらの画像は、典型的に、色空間、解像度、並びに、カメラ間で変動のあり得る出力及び入力色空間の点で相違する。例えば、低価格カメラのＣＣＤ画像は、高価格カメラで使用されるものとは異なる解像度、又は異なる色特性を揺する。しかし、あらゆる内部画像フォーマットは、全てのカメラを通じて色空間の点で同一フォーマットである。
【００８３】
その上、３種類の画像タイプは、どちらの方向が「上向き」であるかに関しても異なり得る。カメラの物理的な向きは、人物像であるか、又は風景像であるかについての観念を生じさせ、この観念は処理全体を通じて維持されるべきである。このため、内部画像は常に正しく向きを決められ、印刷動作中にＣＣＤから獲得された画像に対して回転が実行される。
【００８４】
ＣＰＵコア（ＣＰＵ）７２
ＡＣＰ３１は、Ｖａｒｋ画像処理言語インタープリタを動作させ、Ａｒｔｃａｍの汎用オペレーティングシステムの役割を実行するため３２ビットＲＩＳＣ型ＣＰＵ７２を内蔵する。多種多様なＣＰＵコアが適当であり、要求されたコア計算及び制御機能を消費者の期待を満足する十分な速さで実行するために足りる処理能力を備えていればどのようなプロセッサコアでも構わない。適当なコアの例には、ＬＳＩロジック社のＭＩＰＳ Ｒ４０００、Ｓｔｒｏｎｇ ＡＲＭコアが含まれる。異なるＡｒｔｃａｍモデルの間で命令セットの継続性を維持する必要はない。Ａｒｔｃａｒｄの互換性は、将来のプロセッサの進歩及び変更とは無関係に維持される。なぜならば、Ｖａｒｋインタープリタは、新しい命令セット毎に再コンパイルをするだけで済むからである。したがって、ＡＣＰ３１のアーキテクチャは、自由に進化させることができる。種々の製造者は、ＣＰＵコアの使用許諾や移植をすることなく、様々なＡＣＰ３１チップ設計を製造することができる。この装置非依存性によって、ＰＣ市場においてインテル社が行っているようなチップベンダーのロックインが避けられる。ＣＰＵは１００ＭＨｚで動作し、単一サイクルタイムは１０ｎｓである。このＣＰＵは、ＶＬＩＷベクトルプロセッサ７４が時間的に重大な演算を担うとしても、Ｖａｒｋインタープリタを実行するために十分な高速性が必要である。
【００８５】
プログラムキャッシュ７２
プログラムコードがオンチップフラッシュメモリ７０に保存されるとしても、ウェルパックされたフラッシュメモリ７０がＣＰＵによって要求される１０ｎｓのサイクルタイムで動作できる可能性は低い。したがって、優れた性能のために小規模のキャッシュが要求される。各々が３２バイトの１６個のキャッシュラインは、全部で５１２バイトになり、十分な大きさである。プログラムキャッシュ７２は、プログラムキャッシュ７２という名前の章に規定されている。
【００８６】
データキャッシュ７６
小規模のデータキャッシュ７６が優れた性能のために要求される。この要求は、概して、ラムバスＤＲＡＭを使用しているために生じる。ラムバスＤＲＡＭは、高速データをバーストで提供することができるが、単一バイトのアクセスには不十分である。ＣＰＵは、ＣＰＵデータキャッシュ７６のサイズをフレキシブルに操作することを可能にさせるメモリキャッシングシステムにアクセスする。最小限で１６個のキャッシュライン（５１２バイト）が優れた性能のために推奨される。
【００８７】
ＣＰＵメモリモデル
ＡｒｔｃａｍのＣＰＵメモリモデルは、３２ＭＢのエリアにより構成される。Ａｒｔｃａｍの基本モデルでは、ＣＰＵメモリモデルは、８ＭＢの物理的ＲＤＲＡＭオフチップにより構成され、最大で１６ＭＢのオフチップメモリが設けられる。ＡＣＰ３１にはプログラム記憶用に４ＭＢのフラッシュメモリ７０が存在し、最終的に、４ＭＢのアドレス空間がＡＣＰ３１の様々なレジスタ及びコントロールに割り当てられる。したがって、Ａｒｔｃａｍ用のメモリマップは以下の通りである。
【００８８】
【表２】
Figure 2004536736
アドレスをデコードする簡単な方法は、アドレスビット２３−２４を使用することである。即ち、
ビット２４がクリアされている場合、アドレスは下位側１６ＭＢのレンジに含まれるので、ＤＲＡＭ及びデータキャッシュ７６から充たされる。殆どの場合に、ＤＲＡＭは８ＭＢに過ぎないが、より上位のメモリモデルＡｒｔｃａｍを考慮に入れるため１６ＭＢが割り当てられる。
ビット２４がセットされ、ビット２３がクリアされている場合、アドレスは、フラッシュ
メモリ７０の４Ｍバイトレンジを表現し、プログラムキャッシュ７２によって充たされる。
ビット２４＝１及びビット２３＝１である場合、アドレスは、ＣＰＵメモリデコーダ６８によって、低速バス経由によるＡＣ内の要求されたコンポーネントへのアクセスに変換される。
【００８９】
フラッシュメモリ７０
ＡＣＰ３１は、Ａｒｔｃａｍプログラムを記憶する４Ｍバイトのフラッシュメモリ７０を含む。フラッシュメモリ７０はマスクＲＯＭよりも高い充填率を有し、カメラプログラムコードを試験するためより高いフレキシビリティを許容することが想定される。フラッシュメモリ７０の弱点はアクセス時間であり、このアクセス時間はＣＰＵの１００ＭＨｚの動作速度（１０ｎｓのサイクルタイム）に対して十分に高速であるとはいえない。したがって、高速プログラム命令キャッシュ７７が、ＣＰＵと低速のフラッシュメモリ７０との間のインタフェースとして作用する。
【００９０】
プログラムキャッシュ７２
優れたＣＰＵ性能のために小型キャッシュが要求される。この要求は、プログラムコードを記憶するフラッシュメモリ７０が低速であることに起因する。各々が３２バイトの１６個のキャッシュラインは、全部で５１２バイトになり、十分な大きさである。プログラムキャッシュ７２は読み出し専用キャッシュである。ＣＰＵプログラムによって使用されるデータは、ＣＰＵメモリデコーダ６８を通過し、アドレスがＤＲＡＭ内にある場合、汎用データキャッシュ７６を通る。分離によって、ＣＰＵをＶＬＩＷベクトルプロセッサ７４とは独立して動作させることができる。所定のプロセスに対するデータ要求量が少ない場合、結果的に、そのプロセスは完全にキャッシュによって動作し得る。
【００９１】
最後に、プログラムキャッシュ７２は、ＣＰＵによって純粋にプログラム命令としてではなく、データとして読み出すことが可能である。これにより、テーブル、即ち、ＶＬＩＷのためのマイクロコード等をフラッシュメモリ７０からロードすることが可能になる。ビット２４がセットされ、ビット２３がクリアされているアドレスは、プログラムキャッシュ７２から充足される。
【００９２】
ＣＰＵメモリデコーダ６８
ＣＰＵメモリデコーダ６８は、ＣＰＵデータアクセスに沿う簡単なデコーダである。デコーダは、データアドレスを、内部低速バスによる内部ＡＣＰレジスタアクセスに変換し、これにより、ＡＣＰレジスタのメモリマップドＩ／Ｏを可能にさせる。ＣＰＵメモリデコーダ６８は、ビット２４がセットされ、ビット２３がクリアされているアドレスだけを解釈する。ＣＰＵメモリデコーダ６８内ではキャッシングは行われない。
【００９３】
ＤＲＡＭインタフェース８１
Ａｒｔｃａｍによって使用されるＤＲＡＭは、１．６ＧＢ／秒で動作する単一チャンネルの６４Ｍビット（８Ｍバイト）ＲＡＭｂｕｓ（ラムバス）ＲＤＲＡＭである。ＲＤＲＡＭアクセスは、単一チャンネル（１６ビットデータパス）コントローラによる。ＲＤＲＡＭは、低電力動作用の数種の有効な動作モードを有する。ラムバス仕様書には、９５％以上の効率を達成可能であるようなランダムな３２バイト転送のあるシステムが記載されているが、これは、３２バイトのうちの一部しか使用されない場合には成り立たない。同一のデバイスに対する２回の読み出しに続いて２回の書き込みを行うことによって８６％以上の効率が得られる。基礎的なレイテンシーは、書き込みから読み出しへ変化するバスのターンアラウンドのために必要であり、遅延書き込み機構が存在するので、効率を更に改善することが可能である。書き込みに関して、書き込みマスクは、特定のバイトのサブセットへの書き込みを可能にさせる。これらの書き込みマスクは、内部キャッシュの「ダーティビット」によってセットされるであろう。ラムバスダイレクトＲＤＲＡＭは、要するに、１ＧＢ／秒を超えるスループットを簡単に達成可能であり、３２バイトの転送知識を十分に利用する知的アルゴリズムと組み合わされ（殆どのプロセスで）書き込み毎に複数回の読み出しを伴い、１．３ＧＢ／秒を超える転送レートが期待されるということである。１０ｎｓ毎に、コアとの間で１６バイトを転送することができる。
【００９４】
ＤＲＡＭ構成
基本モデル（８ＭＢ ＲＤＲＡＭ）のＡｒｔｃａｍ用のＤＲＡＭ構成を次に示す。
【００９５】
【表３】
Figure 2004536736
注：非圧縮形式の印刷画像は４．５ＭＢ（１チャンネル当たり１．５ＭＢ）を必要とする。他の対象を８ＭＢモデルに収容するため、印刷画像は圧縮されるべきである。クロミナンスチャンネルが４：１に圧縮された場合、各クロミナンスチャンネルは０．３７５ＭＢしか必要としない。
【００９６】
ここで説明されるメモリモデルは、単一の８ＭＢのＲＤＲＡＭを想定している。Ａｒｔｃａｍのその他のモデルの中にはより多くのメモリを具備し、印刷画像を圧縮しなくてもよいものがある。その上、メモリ量が増加すると、最終画像の大部分を同時に操作できるようになり、速度が向上する可能性がある。
【００９７】
Ａｒｔｃａｒｄの取り出し又は挿入は、印刷画像、拡大された写真画像の１チャンネル、及び画像ピラミッドを保持する５．５ＭＢエリアを無効にすることに注意すべきである。この空間は、Ａｒｔｃａｒｄデータを復号化するためＡｒｔｃａｒｄインタフェースによって安全に使用される。
【００９８】
データキャッシュ７６
ＡＣＰ３１は、専用ＣＰＵ命令キャッシュ７７及び汎用データキャッシュ７６を含む。データキャッシュ７６は、ＣＰＵ、ＶＬＩＷベクトルプロセッサ７４及びディスプレイコントローラ８８からの全てのＤＲＡＭ要求（データの読み出し及び書き込み）を取り扱う。これらの要求は、メモリ使用量及びアルゴリズム的タイミング必要条件の点で非常に異なる側面を有する。例えば、ＶＬＩＷプロセスは、リニアメモリ内の画像を処理し、画像内の値毎にテーブルの値をルックアップする。画像の大半をキャッシュする必要な殆ど無いが、実際のメモリアクセスが必要ではないように、ルックアップテーブル全体をキャッシュすることが望ましい。このように必要条件が相違しているため、データキャッシュ７６は、キャッシングを知的に定義することが可能である。
【００９９】
ラムバスＤＲＡＭインタフェース８１は、非常に高速のメモリアクセス能力を備えているが（平均スループットは２５ｎｓで３２バイト）、単一バイトの要求を処理するためには不十分である。実効的なメモリレイテンシーを低下させるため、ＡＣＰ３１は、１２８個のキャッシュラインを含む。各キャッシュラインは３２バイト幅である。このようにして、データキャッシュ７６の総容量は４０９６バイト（４ＫＢ）である。１２８個のキャッシュラインは、１６個のプログラム可能なサイズのグループに構成される。１６個のグループの各々は、連続したキャッシュラインのセットでなければならない。ＣＰＵは、各グループに割り付けるキャッシュラインの個数を決定する役割を担う。各グループ内で、キャッシュラインは、簡単なＬＲＵ（最低使用頻度）アルゴリズムに従って詰められる。ＣＰＵデータ要求に関して、データキャッシュ７６は、アドレスビット２４がクリアされたメモリアクセス要求を取り扱う。ビット２４がクリアされている場合、アドレスは下位側１６ＭＢのレンジに収まるので、ＤＲＡＭ及びデータキャッシュ７６から応じることができる。殆どの場合に、ＤＲＡＭは、８ＭＢしかないが、よりメモリ量の多いモデルのＡｒｔｃａｍを考慮に入れて１６ＭＢが割り付けられる。ビット２４がセットされている場合、アドレスはデータキャッシュ７６によって無視される。
【０１００】
全てのＣＰＵデータ要求はキャッシュグループ０から応じられる。優れたＣＰＵ性能のためには１６個の最小のキャッシュラインが推奨されるが、ＣＰＵは、（０個以外の）任意の個数のキャッシュラインをキャッシュグループ０に割り当てることができる。残りのキャッシュグループ（１から１５）は、現在の必要条件に従って割り付けられる。これは、ＶＬＩＷベクトルプロセッサ７４プログラム又はディスプレイコントローラ８８への割付を意味することもある。例えば、常時利用可能であることが要求される２５６バイトのルックアップテーブルは、８個のキャッシュラインが必要であろう。順次画像を書き出すためには、（生成されたレコードのサイズと、書き込み要求が多数のサイクルに亘って書き込み遅延されているかどうかと、に応じて）２から４個のキャッシュラインだけが必要であろう。各キャッシュラインのバイトには、メモリをＤＲＡＭへ書き込む際に書き込みマスクを作成するため使用されるダーティビットが関連付けられる。各キャッシュラインには別のダーティビットが関連付けられ、このダーティビットは、キャッシュラインのバイトの何れかに書き込みがされたかどうか（したがって、ＤＲＡＭを再使用する前に、キャッシュラインをＤＲＡＭへ書き戻さなければならないかどうか）を示す。二つの異なるキャッシュグループがメモリの同じアドレスをアクセスし、同期が外れる可能性があることに注意する必要がある。ＶＬＩＷプログラムライターは、これが問題にならないことを保証する役割を担う。例えば、あるキャッシュグループには画像を読み出す役割を与え、別のキャッシュグループには変更された画像をメモリに書き戻す役割を与えることは完全に合理的である。画像が順番に読み出し又は書き込みされる場合、キャッシュラインをこのようにして割り付けることは有利である。全部で８本のバス１８２は、ＶＬＩＷベクトルプロセッサ７４をデータキャッシュ７６へ接続する。各バスは、Ｉ／Ｏアドレス生成器に接続される。（１個の処理ユニット１７８当たりに２個のＩ／Ｏアドレス生成器１８９及び１９０が存在し、ＶＬＩＷベクトルプロセッサ７４には４個の処理ユニットが存在する。したがって、バスの総数は８本である。） 所与のサイクルにおいて、ＣＰＵのキャッシュグループ（グループ０）への単一の３２ビット（４バイト）アクセスの他に、残りのキャッシュグループへの１６ビット（２バイト）の四つ同時のアクセスが８本のＶＬＩＷプロセッサ７４のバス上で許容される。データキャッシュ７６は要求を公平に処理する役割がある。ある所与のサイクルで、特定のキャッシュグループへのたった一つの要求が処理される。ＶＬＩＷベクトルプロセッサ７４に８個のアドレス生成器１８９、１９０が存在する場合、アドレス生成器の各々は個別のキャッシュグループを参照する可能性がある。しかし、２個以上のアドレス生成器１８９、１９０が同じキャッシュグループにアクセスする可能性があり、場合によっては、その方が合理的である。ＣＰＵは、キャッシュグループに正確なキャッシュラインの個数が割り付けられることを保証し、ＶＬＩＷベクトルプロセッサ７４の様々なアドレス生成器１８９、１９０が特定のキャッシュグループを正確に参照することを保証する役割を担う。上述のようにデータキャッシュ７６は、ディスプレイコントローラ８８及びＶＬＩＷベクトルプロセッサ７４が同時に動作状態になることを許容する。これらの二つのコンポーネントの動作が決して同時に出現しないと考えられるならば、全部で９個のキャッシュグループがあれば足りる。ＣＰＵはキャッシュグループ０を使用し、ＶＬＩＷベクトルプロセッサ７４及びディスプレイコントローラ８８は残りの８個のキャッシュグループを共用し、（４ビットではなく）３ビットだけで特定の要求に応じるキャッシュグループを定めることができる。
【０１０１】
ＪＴＡＧインタフェース８５
標準的なＪＴＡＧ（ジョイントテスト部会）インタフェースはテスト目的用にＡＣＰ３１に収容される。チップの複雑さのため、ＢＩＳＴ（ビルトインセルフテスト）及び機能的ブロック分離等を含む様々なテスト技術が必要である。チップ面積の１０％のオーバーヘッドが全チップテスト回路のため想定される。テスト回路は本文書の範囲外の事項である。
【０１０２】
シリアルインタフェース
ＵＳＢシリアルポートインタフェース５２
これは標準的なＵＳＢシリアルポートであり、内部チップの低速バスに接続されるので、ＣＰＵがそれを制御することができる。
【０１０３】
キーボードインタフェース６５
これは標準的な低速シリアルポートであり、内部チップ低速バスに接続されるので、ＣＰＵがそれを制御することができる。キーボードインタフェースは、プリントをカスタマイズするための簡単なデータ入力を許容するためオプション的にキーボードへ接続できるように設計される。
【０１０４】
認証チップシリアルインタフェース６４
これらは、二つの標準的な低速シリアルポートであり、内部チップ低速バスに接続されるので、ＣＰＵがこれらを制御できる。二つのポートを具備する理由は、別個のラインを使用して、オンカメラ認証チップとプリントロール認証チップの両方に接続するためである。１個のラインしか使用しない場合、模造プリントロールの製造者は、認証コードを生成するのではなく、カメラの認証チップによって生成されたコードを使用するようにカメラを誤動作させるチップを設計することができる。
【０１０５】
パラレルインタフェース６７
パラレルインタフェースはＡＣＰ３１を個別の静的な電気信号に接続する。ＣＰＵは、低速バスを介して、メモリマップドＩ／Ｏとしてこれらの配線の各々を制御することができる。以下の表は、パラレルインタフェースへの配線の一覧である。
【０１０６】
【表４】
Figure 2004536736
ＶＬＩＷ入力及び出力ＦＩＦＯ７８、７９
ＶＬＩＷ入出力ＦＩＦＯは、プロセスとＶＬＩＷベクトルプロセッサ７４との間を接続するため使用される８ビット幅のＦＩＦＯである。両方のＦＩＦＯはＶＬＩＷベクトルプロセッサ７４によって制御されるが、ＣＰＵによってクリアしたり、（例えば、状態について）問い合わせをしたりすることができる。
【０１０７】
ＶＬＩＷ入力ＦＩＦＯ７８
クライアントは、ＶＬＩＷベクトルプロセッサ７４にデータを処理させるため、８ビットデータをＶＬＩＷ入力ＦＩＦＯ７８に書き込む。クライアントには、イメージセンサインタフェース、Ａｒｔｃａｒｄインタフェース、及びＣＰＵが含まれる。これらのプロセスの各々は、単にデータをＦＩＦＯに書き込み、ＶＬＩＷベクトルプロセッサ７４に重い仕事の全ての実行を任せることによって、処理から解放される。クライアントによるＶＬＩＷ入力ＦＩＦＯ７８の使用を用いる一例は、イメージセンサインタフェース（ＩＳＩ８３）である。イメージセンサインタフェース８３は、イメージセンサからデータを取得し、そのデータをＦＩＦＯに書き込む。ＶＬＩＷプロセスは、ＦＩＦＯからデータを取得し、データを正しい画像データフォーマットへ変換し、それをＤＲＡＭへ書き出す。イメージセンサインタフェース８３は、その結果として、非常に簡単化される。
【０１０８】
ＶＬＩＷ出力ＦＩＦＯ７９
ＶＬＩＷベクトルプロセッサ７４は、８ビットデータをＶＬＩＷ出力ＦＩＦＯ７９に書き込み、クライアントはＶＬＩＷ出力ＦＩＦＯでデータを読み出すことができる。クライアントには、プリントヘッドインタフェース及びＣＰＵが含まれる。これらのクライアントの両方は、単にＦＩＦＯから処理済みのデータを読み出し、ＶＬＩＷベクトルプロセッサ７４に重い仕事の全ての実行を任せることにより、処理から解放される。ＣＰＵは、データがＶＬＩＷ出力ＦＩＦＯ７９に収容されたときはいつでも中断させることができ、ＦＩＦＯを絶えずポーリングするのではなく、データが利用可能になったときに限りそのデータを処理できるようになる。クライアントによるＶＬＩＷ出力ＦＩＦＯ７９の使用を用いる一例は、プリントヘッドインタフェース（ＰＨＩ６２）である。ＶＬＩＷプロセスは、画像を取得し、画像を正しい向きへ回転し、色変換を行い、プリントヘッド必要条件に応じて得られた画像をディザリングする。プリントヘッドインタフェース６２は、ＶＬＩＷ出力ＦＩＦＯ７９からディザリングされたフォーマット後の８ビットデータを読み出し、その８ビットデータをＡＣＰ３１の外部にあるプリントヘッドに渡すだけでよい。プリントヘッドインタフェース６２はその結果として非常に簡単化される。
【０１０９】
ＶＬＩＷベクトルプロセッサ７４
Ａｒｔｃａｍの高い処理要求を実現するため、ＡＣＰ３１は、ＶＬＩＷ（超長命令語）ベクトルプロセッサを含む。ＶＬＩＷプロセッサは、クロスバースイッチ１８３によって接続され並列に動作する４個の同一処理ユニット（例えば、ＰＵ１７８）の組である。各処理ユニット、例えば、ＰＵ１７８は、各サイクルに、４回の８ビット乗算、８回の８ビット加算、３回の３２ビット加算、Ｉ／Ｏ処理、及び様々な論理演算を実行することができる。処理ユニット、例えば、ＰＵ１７８はマイクロコード化され、各々は、２個のアドレス生成器１８９、１９０を具備し、データ処理のため利用可能なサイクルを完全に使用できる。４個の処理ユニット、例えば、ＰＵ１７８は、通常、密接に相互作用するＶＬＩＷプロセッサを実現するため同期させられる。２００ＭＨｚのクロックにより、ＶＬＩＷベクトルプロセッサ７４は、１２Ｇｏｐ（毎秒１２０億回の演算速度）で動作する。命令は、ワーピング、芸術的なブラッシング、複雑な合成照明、色変換、画像フィルタリング、及び合成のような画像処理機能のために調整される。これらは、デスクトップコンピュータよりも２桁加速されている。
【０１１０】
図３（ａ）に詳細に示されるように、ＶＬＩＷベクトルプロセッサ７４は、クロスバースイッチ１８３によって接続された４個の処理ユニット、例えば、ＰＵ１７８であり、各処理ユニット、例えば、ＰＵ１７８は、クロスバースイッチ１８３へ２入力を供給し、クロスバースイッチ１８３からの２出力を取得する。２個の共通レジスタは、処理ユニット、例えば、ＰＵ１７８のための制御及び同期機構を形成する。８本のキャッシュバス１８２は、データキャッシュ７６を介してＤＲＡＭへの接続を可能にさせ、２本のバスは各処理ユニット、例えば、ＰＵ１７８へ至る（Ｉ／Ｏアドレス生成器毎に１本のバス）。各処理ユニット、例えば、ＰＵ１７８は、（データを処理するための多数のレジスタ及びある種の算術論理を格納する）ＡＬＵ（算術論理ユニット）１８８と、ある種のマイクロコードＲＡＭ１９６と、外界（他のＡＬＵを含む）への配線と、を具備する。ローカルＰＵ状態機械は、マイクロコードで動き、この手段によって処理ユニット、例えば、ＰＵ１７８が制御される。各処理ユニット、例えば、ＰＵ１７８は、ＤＲＡＭ（データキャッシュ７６経由）とＡＬＵ１８８（入力ＦＩＦＯ及び出力ＦＩＦＯ経由）の間のデータフローを制御する二つのＩ／Ｏアドレス生成器１８９、１９０を含む。アドレス生成器は、データ（特に、様々なフォーマットの画像）、並びに、ＤＲＡＭ内のテーブル及びシミュレーティッドＦＩＦＯを読み書きすることが可能である。フォーマットはソフトウェア制御の下でカスタマイズ可能であるが、マイクロコード化されない。データキャッシュ７６から取得されたデータは、１６ビット幅の入力ＦＩＦＯを介してＡＬＵ１８８へ転送される。出力データは、１６ビット幅の出力ＦＩＦＯに書き込まれ、そこからデータキャッシュ７６へ書き込まれる。最後に、全ての処理ユニット、例えば、ＰＵ１７８は、単一の８ビット幅ＶＬＩＷ入力ＦＩＦＯ７８と、単一の８ビット幅ＶＬＩＷ出力ＦＩＦＯ７９を共用する。低速データバス接続によって、ＣＰＵは、処理ユニット、例えば、ＰＵ１７８のレジスタを読み書きし、マイクロコードを更新し、ＶＬＩＷベクトルプロセッサ７４の全ての処理ユニット、例えば、ＰＵ１７８によって共用される共通レジスタを読み書きすることが可能になる。次に、図４を参照すると、単独の処理ユニット、例えば、ＰＵ１７８の内部のより詳細が示され、以下では、コンポーネント及び制御信号を詳述する。
【０１１１】
マイクロコード
各処理ユニット、例えば、ＰＵ１７８は、その特定の処理ユニット、例えば、ＰＵ１７８用のプログラムを保持するマイクロコードＲＡＭ１９６を含む。マイクロコードをＲＯＭに収容するのではなく、マイクロコードはＲＡＭに収容され、ＣＰＵはマイクロコードをアップロードする役割を担う。チップ上の同じ空間であるため、このトレードオフは、ある一つの機能の最大サイズをＲＡＭ１９６のサイズまで縮小するが、マイクロコードに書き込まれる機能の数は無制限である。マイクロコードを用いて実現された機能は、Ｖａｒｋアクセラレーション、Ａｒｔｃａｒｄ読み取り、及び印刷を含む。ＶＬＩＷベクトルプロセッサ７４の方式は、ＡＣＰ３１のケースでは、以下の幾つかの利点がある：
ハードウェア設計の複雑さが低減される；
ハードウェアのリスクは複雑さの低減によって低減する；
ハードウェア設計時間は、専用シリコンに組み込まれる全てのＶａｒｋ機能に依存しない；
チップ上の空間が全体的に縮小される（多数のプロセスをマイクロコードとして組み込むことができるため）；
ハードウェア設計時間に影響を与えることなく、（マイクロコードによって）Ｖａｒｋに機能を加えることができる。
【０１１２】
サイズ及び内容
各処理ユニット、例えば、ＰＵ１７８を制御するＣＰＵによってロードされたマイクロコードＲＡＭ１９６は１２８ワードであり、各ワードは９６ビット幅である。処理ユニット、例えば、ＰＵ１７８の様々なユニットを制御するためのマイクロコードサイズの概要は以下の表に掲載されている。
【０１１３】
【表５】
Figure 2004536736
１２８個の命令ワードによって、処理ユニット、例えば、ＰＵ１７８毎の全マイクロコードＲＡＭ１９６は、１２２８８ビット、即ち、正確に１．５ＫＢである。ＶＬＩＷベクトルプロセッサ７４は、４個の同一の処理ユニット、例えば、ＰＵ１７８により構成されるので、これは、６１４４バイト、即ち、正確に６ＫＢと一致する。マイクロコードワード内の一部のビットは、制御ビットとしてそのまま使用され、一方、他のビットはデコードされる。マイクロコードワードのビットの各々の解釈を詳細に記述する種々のユニット説明を参照せよ。
【０１１４】
処理ユニット、例えば、ＰＵ１７８の間の同期
各処理ユニット、例えば、ＰＵ１７８は、４ビット同期レジスタ１９７を含む。それは、一体的に動作する処理ユニット、例えば、ＰＵ１７８を決定するため使用されるマスクであり、単一プロセスとして機能する対応した処理ユニット、例えば、ＰＵ１７８の各々に対して１ビットがセットされる。例えば、全ての処理ユニット、例えば、ＰＵ１７８が単一プロセスとして機能する場合、４個の同期レジスタ１９７の各々は、全て４ビットがセットされるであろう。２個の処理ユニット、例えば、ＰＵ１７８毎に二つの同期プロセスが存在するならば、２個の処理ユニット、例えば、ＰＵ１７８は、（そのＰＵ自体に対応した）同期レジスタ内の２ビットがセットされ、他の２個の処理ユニットは、（そのＰＵ自体に対応した）同期レジスタ内の別の２ビットがセットされる：
同期レジスタ１９７は、以下の二つの基本的な方式で使用される；
同期した所定のプロセスを停止及び開始する；
プロセス内で実行を一時停止する。
【０１１５】
停止及び開始プロセス
ＣＰＵは、マイクロコードＲＡＭ１９６にロードし、第１の命令の実行アドレス（通常は０）をロードする役割を担う。ＣＰＵがマイクロコードを実行し始めるとき、マイクロコードは指定されたアドレスから始まる。
【０１１６】
マイクロコードが実行されるのは、同期レジスタ１９７の全てのビットが共通同期レジスタ１９７にもセットされたときに限られる。したがって、ＣＰＵは、全ての処理ユニット、例えば、ＰＵ１７８をセットアップし、次に、共通同期レジスタ１９７への１回の書き込みでプロセスを開始又は停止する。
【０１１７】
この同期方式は、複数のプロセスが処理ユニット、例えば、ＰＵ１７８上で非同期的に実行されることを可能にさせ、同時に１個の処理ユニット、例えば、ＰＵ１７８としてではなく、プロセスとして停止及び開始される、
プロセス内の実行の一時停止
所与のサイクルにおいて、処理ユニット、例えば、ＰＵ１７８は、（現在のマイクロコード命令のオペレーションコードに基づいて）ＦＩＦＯからの読み出し、又はＦＩＦＯへの書き込みのために必要である。ＦＩＦＯが読み出し要求時にエンプティであるか、又は書き込み要求時にフルである場合、ＦＩＦＯ要求は完了し得ない。処理ユニット、例えば、ＰＵ１７８は、したがって、プロセス一時停止制御信号１９８をアサートする。全ての処理ユニット、例えば、ＰＵ１７８からのプロセス一時停止信号は、全ての処理ユニット、例えば、ＰＵ１７８へフィードバックされる。同期レジスタ１９７は、４個のプロセス一時停止ビットと論理積演算され、結果が非零であるならば、処理ユニット、例えば、ＰＵ１７８のレジスタのライトイネーブル、又はＦＩＦＯストローブはセットされない。したがって、そのタスクを終了できなかった処理ユニット、例えば、ＰＵ１７８と同じプロセスグループを形成する処理ユニット、例えば、ＰＵ１７８の中に、自分のレジスタ又はＦＩＦＯがそのサイクル中に更新された処理ユニットは存在しない。この簡単な技術は、所定のプロセスグループを同期状態に保つ。後の各サイクルで、処理ユニット、例えば、ＰＵ１７８の状態機械は、同じアドレスのこのマイクロコード命令を再実行することを試み、成功するまでそのようにし続ける。勿論、共通同期レジスタ１９７は、必要に応じてプロセス全体を停止させるため、ＣＰＵによって書き込むことができる。この同期方式は、任意の処理ユニット、例えば、ＰＵ１７８の組み合わせが一体となって動作することを可能にさせ、各グループは、データを読み書きする準備ができていないことを原因とする一時停止に関しては、協働して動作する処理ユニットだけに影響を与える。
【０１１８】
制御及び分岐
各サイクル中、処理ユニット、例えば、ＰＵ１７８のＡＬＵ１８８内の４個の基本入力及び計算ユニットの各々（読み出し、アダー／ロジック、乗算／補間、及びバレルシフタ）は、そのサイクル中の演算結果が０であるか又は負であるかを示す零フラグ及び負フラグの二つの状態ビットを生成する。各サイクルに、これらの４個の状態ビットのうちの一つが、処理ユニット、例えば、ＰＵ１７８から出力されるマイクロコード命令によって選択される。４個の状態ビット（一つの処理ユニット、例えば、ＰＵ１７８のＡＬＵ１８８について１個）が４ビット共通状態レジスタ２００に組み合わされる。次のサイクル中に、各処理ユニット、例えば、ＰＵ１７８のマイクロコードプログラムは、共通状態レジスタ２００からのビットのうちの１ビットを選択し、状態ビットの値に依存して別のマイクロコードアドレスへ分岐することが可能である。
【０１１９】
状態ビット
各処理ユニット、例えば、ＰＵ１７８のＡＬＵ１８８は、多数の入力及び計算ユニットを含む。各ユニットは、負フラグと零フラグの二つの状態ビットを生成する。これらの状態ビットのうちの一つは、特別なユニットが１ビット３状態の状態ビットバス上の値をアサートするときに、処理ユニット、例えば、ＰＵ１７８から出力される。一つの状態ビットが処理ユニット、例えば、ＰＵ１７８から出力され、次に、共通状態レジスタ２００を更新するため、他の処理ユニット、例えば、ＰＵ１７８の状態ビットと組み合わされる。出力状態ビットを決定するマイクロコードは以下の形式をとる。
【０１２０】
【表６】
Figure 2004536736
ＡＬＵ１８８内で、２ビット選択プロセッサブロック値は、４個の１ビットイネーブルビットにデコードされ、異なるイネーブルビットが各プロセッサユニットブロックへ送信される。状態選択ビット（零又は負を選択する）は、状態ビットバスへ出力されるべきビットを決定するため全てのユニットへ渡される。
【０１２１】
マイクロコード内の分岐
各処理ユニット、例えば、ＰＵ１７８は、実行中の現在のマイクロコードアドレスを保持する７ビットプログラムカウンタ（ＰＣ）を含む。普通のプログラム実行はリニアであり、即ち、あるサイクルのアドレスＮから次のサイクルのアドレスＮ＋１へ進む。しかし、サイクル毎に、マイクロコードプログラムは、異なる場所へ分岐する能力、又は共通状態レジスタ２００からの状態ビットをテストして分岐する能力を備えている。次の実行アドレスを決定するマイクロコードは以下の形式をとる。
【０１２２】
【表７】
Figure 2004536736
ＡＬＵ１８８
図５はＡＬＵ１８８を詳細に示す図である。ＡＬＵ１８８内部には、多数の専用処理ブロックが存在し、マイクロコードプログラムによって制御される。専用処理ブロックには、
入力ＦＩＦＯからのデータを受け取る読み出しブロック２０２と、
出力ＦＩＦＯを介してデータを送り出す書き込みブロック２０３と、
加算及び減算と、比較及び論理演算のためのアダー／ロジックブロック２０４と、
乗算タイプの補間及び乗算／累算のための乗算／補間ブロック２０５と、
要求に応じてデータをシフトするバレルシフトブロック２０６と、
外部クロスバースイッチ１８３からのデータを受け取る入力ブロック２０７と、
外部クロスバースイッチ１８３へデータを送り出す出力ブロック２０８と、
一次記憶装置にデータを保持するレジスタブロック２１５と、
が含まれる。
【０１２３】
４個の専用３２ビットレジスタは、４個の主要な処理ブロックの結果を保持する：
Ｍレジスタ２０９は、乗算／補間ブロックの結果を保持する；
Ｌレジスタ２０９は、アダー／ロジックブロックの結果を保持する；
Ｓレジスタ２０９は、バレルシフタブロックの結果を保持する；
Ｒレジスタ２０９は、読み出しブロック２０２の結果を保持する。
【０１２４】
更に、データ転送用の二つの内部クロスバースイッチ２１３及び２１４が存在する。多様な処理ブロックは、各ブロックに属するマイクロコード定義と共に後続のセクションで更に展開される。尚、マイクロコードは、内部の様々なユニットへ制御信号を供給するためブロック内でデコードされる。
【０１２５】
処理ユニット、例えば、ＰＵ１７８間のデータ転送
各処理ユニット、例えば、ＰＵ１７８は、外部クロスバーを介してデータを交換することができる。処理ユニット、例えば、ＰＵ１７８は、二つの入力を取得し、２個の値を外部クロスバーへ出力する。このようにして、処理用の２個のオペランドが単一サイクルで獲得できるが、実際には、次のサイクルまで演算に使用されない。
【０１２６】
入力２０７
このブロックは図６に示され、外部クロスバーからのデータを受け取る２個のレジスタＩｎ1及びＩｎ2を含む。レジスタはサイクル毎にロードすることが可能であり、又はそのままの状態を保つことが可能である。８入力から選択するための選択ビットは、外部クロスバースイッチ１８３へ出力される。マイクロコードは以下の形式をとる。
【０１２７】
【表８】
Figure 2004536736
出力２０８
入力は出力２０８によって補完される。出力ブロックは図７に詳細に示されている。出力は、Ｏｕｔ1及びＯｕｔ2の２個のレジスタを含み、両方のレジスタは、他の処理ユニット、例えば、ＰＵ１７８によって使用するためサイクル毎に外部クロスバーへ出力される。また、書き込みユニットは、Ｏｕｔ1とＯｕｔ2のうちの一方を、ＡＬＵ１８８に取り付けられた出力ＦＩＦＯの一つに書き込むことが可能である。最終的に、両方のレジスタは、第１クロスバー２１３への入力として利用可能であり、第１クロスバー２１３は、そのレジスタ値がＡＬＵ１８８内の他のユニットへの入力として利用できるようにする。各サイクルで、２個のレジスタのうち何れか一方は、マイクロコード選択に応じて更新することができる。指定されたレジスタにロードされたデータは、（第１クロスバー２１３から選択された）Ｄ0−Ｄ3のうちの一つ、（第２クロスバー２１４から選択された）Ｍ、Ｌ、Ｓ及びＲのうちの一つ、２個のプログラマブル定数のうちの一つ、又は固定値０若しくは１である。出力用のマイクロコードは以下の形式をとる。
【０１２８】
【表９】
Figure 2004536736
ＡＬＵ１８８内のローカルレジスタ及びデータ転送
前述の通り、ＡＬＵ１８８は、以下の４個のブロックの結果を保持するため、４個の専用３２ビットレジスタを含む：
Ｍレジスタ２０９は乗算／補間ブロックの結果を保持する；
Ｌレジスタ２０９はアダー／ロジックブロックの結果を保持する；
Ｓレジスタ２０９はバレルシフタブロックの結果を保持する；
Ｒレジスタ２０９は読み出しブロック２０２の結果を保持する。
【０１２９】
ＣＰＵはこれらのレジスタに直接アクセスを行い、他のユニットは、第２クロスバー２１４経由の入力としてそれらを選択することができる。場合によっては、演算を１サイクル以上遅延させる必要がある。レジスタブロックは、４個の３２ビットレジスタＤ0−Ｄ3を含み、処理中の一時変数を保持する。各サイクルに、レジスタのうちの一つを更新可能であり、一方、全てのレジスタは、他のユニットが（同様に、Ｉｎ１、Ｉｎ2、Ｏｕｔ1及びＯｕｔ2を含む）第１クロスバー２１３を介して使用するために出力される。ＣＰＵはこれらのレジスタへ直接アクセスを行う。指定されたレジスタにロードされたデータは、（第１クロスバー２１３から選択された）Ｄ0−Ｄ3のうちの一つ、（第２クロスバー２１４から選択された）Ｍ、Ｌ、Ｓ及びＲのうちの一つ、２個のプログラマブル定数のうちの一つ、又は固定値０若しくは１である。レジスタブロック２１５は図８に詳細に示されている。レジスタ用のマイクロコードは以下の形式をとる。
【０１３０】
【表１０】
Figure 2004536736
第１クロスバー２１３
第１クロスバー２１３は図９に詳細に示されている。第１クロスバー２１３は、入力Ｉｎ１、Ｉｎ2、Ｏｕｔ1、Ｏｕｔ2、Ｄ0−Ｄ3から選択するため使用される。７個の出力が第１クロスバー２１３から発生され、３個が乗算／補間ユニットへ、２個がアダーユニットへ、１個がレジスタユニットへ、１個が出力ユニットへ向けられる。第１クロスバー２１３用の制御信号は、クロスバー入力を使用する様々なユニットから到来する。第１クロスバー２１３のため分離された特定のマイクロコードは存在しない。
【０１３１】
第２クロスバー２１４
第２クロスバー２１４は図１０に詳細に示されている。第２クロスバー２１４は、汎用ＡＬＵ１８８レジスタＭ、Ｌ、Ｓ及びＲから選択するため使用される。６個の出力が第１クロスバー２１３から発生され、２個が乗算／補間ユニットへ、２個がアダーユニットへ、１個がレジスタユニットへ、１個が出力ユニットへ向けられる。第２クロスバー２１４用の制御信号は、クロスバー入力を使用する様々なユニットから到来する。第２クロスバー２１４のため分離された特定のマイクロコードは存在しない。
【０１３２】
処理ユニット、例えば、ＰＵ１７８とＤＲＡＭ又は外部プロセスとの間のデータ転送
図４を参照すると、処理ユニット、例えば、ＰＵ１７８は、外部クロスバーを介して、直接的に相互にデータを共有する。また、処理ユニットは、外部プロセス並びにＤＲＡＭとの間でデータを転送する。各処理ユニット、例えば、ＰＵ１７８は、２個のＩ／Ｏアドレス生成器１８９及び１９０を含み、ＤＲＡＭとの間でデータを転送する。処理ユニット、例えば、ＰＵ１７８は、Ｉ／Ｏアドレス生成器の出力ＦＩＦＯ、例えば、１８６を介してＤＲＡＭへデータを送出し、又はＩ／Ｏアドレス生成器の入力ＦＩＦＯ１８７を介して、ＤＲＡＭからデータを受け取る。これらのＦＩＦＯは、処理ユニット、例えば、ＰＵ１７８に局在する。また、外部プロセスとの間で、全てのＡＬＵによって共有される共通ＶＬＩＷ入力ＦＩＦＯ７８及び共通ＶＬＩＷ出力ＦＩＦＯ７９の形でデータを送受する機構が存在する。ＶＬＩＷ入力及び出力ＦＩＦＯは、８ビット幅しかなく、印刷、Ａｒｔｃａｒｄ読み出し、ＣＰＵ等へのデータ転送に使用される。ローカル入力及び出力ＦＩＦＯは１６ビット幅である。
【０１３３】
読み出し
図５の読み出しプロセスブロック２０２は、ＡＬＵ１８８のＲレジスタ２０９を更新する役割を担い、Ｒレジスタは、ＶＬＩＷマイクロコード化プロセスへの外部入力データを表現する。サイクル毎に、読み出しユニットは、共通ＶＬＩＷ入力ＦＩＦＯ７８（８ビット）、又は２個のローカル入力ＦＩＦＯ（１６ビット）のうちの何れかから読み出すことが可能である。３２ビット値が生成され、そのデータの全部又は一部がＲレジスタ２０９へ転送される。プロセスは図１１に示されている。読み出し用のマイクロコードは以下の表に掲載されている。一部のビットパターンの解釈はデコーディングを補助するため意図的に選択される。
【０１３４】
【表１１】
Figure 2004536736
書き込み
書き込みプロセスブロックは、各サイクルに、共通ＶＬＩＷ出力ＦＩＦＯ７９、又は２個のローカル出力ＦＩＦＯの一方の何れかへの書き込みを行うことができる。所与のサイクル中に書き込まれるＦＩＦＯは１個しかないので、１個の１６ビット値が全てのＦＩＦＯへ出力され、下位８ビットがＶＬＩＷ出力ＦＩＦＯ７９へ達することに注意する必要がある。マイクロコードは、どのＦＩＦＯがその値を受け付けるかを制御する。データ選択のプロセスは図１２により詳細に示されている。ソース値Ｏｕｔ1及びＯｕｔ2は出力ブロックから到来する。それらは、単に２個のレジスタである。書き込み用のマイクロコードは以下の形式をとる。
【０１３５】
【表１２】
Figure 2004536736
計算ブロック
各ＡＬＵ１８８は、２個の計算プロセスブロック、即ち、アダー／ロジックプロセスブロック２０４と、乗算／補間プロセスブロック２０５と、を含む。更に、これらの計算ブロックを補助するためバレルシフタブロックが設けられる。レジスタブロック２１５からのレジスタは、パイプライン演算中に一時記憶装置として使用することも可能である。
【０１３６】
バレルシフタ
バレルシフタプロセスブロック２０６は図１３に詳細に示され、その入力は、アダー／ロジック、若しくは、乗算／補間プロセスブロックの出力、又はそれらのブロック（ＡＬＵレジスタＬ及びＭ）の前のサイクルの結果から得られる。選択された３２ビットは、（必要に応じて符号を拡張して）何れかの向きに任意のビット数だけバレルシフトされ、ＡＬＵ１８８のＳレジスタ２０９へ出力される。バレルシフトプロセスブロック用のマイクロコードは以下の表に記載されている。一部のビットパターンの解釈はデコーディングを助けるため意図的に選択されることに注意する必要がある。
【０１３７】
【表１３】
Figure 2004536736
アダー／ロジック２０４
アダー／ロジックプロセスブロックは、図１４により詳細に示され、簡単な３２ビット加算／減算、比較、及び論理演算用に設計されている。単一サイクルで、１回の加算、比較、又は論理演算を実行することができ、その結果はＡＬＵ１８８のＬレジスタ２０９に保存される。二つの主オペランドＡ及びＢが存在し、これらは、二つのクロスバーの何れか、又は４個の定数レジスタから選択される。一方のクロスバーの選択によって、前のサイクルの算術演算の結果を使用することが可能になり、もう一方は、このＡＬＵ又は他のＡＬＵ１８８によって前に計算されたオペランドへアクセスする。ＣＰＵは、４個の定数（Ｋ1−Ｋ4）にアクセスする唯一のユニットである。例えば、（Ａ＋Ｂ）×４のような演算が要求される場合、アダーからの直接出力は、バレルシフタへの入力として使用可能であり、先にＬレジスタ２０９にラッチしなくても２個分だけ左シフトさせることができる。アダーからの出力は、乗算−累算演算のため乗算ユニットで利用することができる。アダー／ロジックプロセスブロック用のマイクロコードは以下の表に掲載されている。一部のビットパターンの解釈はデコーディングを補助するため意図的に選択される。
アダー／ロジックユニット用のマイクロコードビット解釈
【０１３８】
【表１４】
Figure 2004536736
乗算／補間２０５
乗算／補間プロセスブロックは、図１５に詳細に示され、４個の８×８形補間ユニットのセットであり、４個の８×８形補間ユニットは、１サイクル毎に４回の別個の８×８形補間を実行する能力を備えているか、又は１回の１６×１６形乗算を実行するため組み合わせることができる。これは、単一サイクル中に最大で４回のリニア補間、１回のバイリニア補間、又はトライリニア補間の半分を実行可能であることを示す。補間又は乗算の結果はＡＬＵ１８８のＭレジスタ２０９に保存される。二つの主オペランドＡ及びＢは、ＡＬＵ１８８の汎用レジスタの何れかから選択されるか、又は乗算／補間プロセスブロックの内部にある４個のプログラマブル定数から選択される。各補間ブロックは、簡単な８ビット補間器［結果＝Ａ＋（Ｂ−Ａ）ｆ］として機能するか、又は簡単な８×８形乗算［結果＝Ａ＊Ｂ］として機能する。演算が補間である場合、Ａ及びＢは、４個の８ビット数値Ａ0からＡ3（Ａ0は下位バイトである）、及びＢ0からＢ3として取り扱われる。ＡＧＥＮ、ＢＧＥＮ及びＦＧＥＮは、実行される演算に適合するように補間ユニットへの入力を並べる役目を果たす。例えば、バイリニア補間を実行するため、４個の値の各々は、異なる係数によって乗算され、その結果が加算され、一方、１６×１６形の乗算は、係数を０にする必要がある。アダー／ロジックプロセスブロック用のマイクロコードは、以下の表に掲載されている。尚、一部のビットパターンの解釈はデコーディングを補助するため意図的に選択される。
【０１３９】
【表１５】
Figure 2004536736
同じ４ビットがＶ及びｆの選択のために使用されるが、Ｖの直前の４個の選択肢は、一般的にｆ値として意味をなさない。１又は０の係数を用いる補間は無意味であり、前の乗算若しくは現在の結果がｆに対する有意な値である可能性は少ない。
【０１４０】
Ｉ／Ｏアドレス生成器１８９と１９０
Ｉ／Ｏアドレス生成器は図１６に詳細に示されている。ＶＬＩＷプロセスはＤＲＡＭに直接アクセスしない。アクセスは２個のＩ／Ｏアドレス生成器１８９、１９０を介して行われ、各々のＩ／Ｏアドレス生成器は固有の入力ＦＩＦＯ及び出力ＦＩＦＯを含む。処理ユニット、例えば、ＰＵ１７８は、２個のローカル入力ＦＩＦＯの一方からデータを読み出し、２個のローカル出力ＦＩＦＯの一方にデータを書き込む。各Ｉ／Ｏアドレス生成器は、ＤＲＡＭからデータを読み出し、そのデータを入力ＦＩＦＯに入れる責任があり、その入力ＦＩＦＯにおいて、データは処理ユニット、例えば、ＰＵ１７８によって読み出すことができる。各Ｉ／Ｏアドレス生成器は、その出力ＦＩＦＯから（処理ユニット、たとえば、ＰＵ１７８によって入れられた）データを取り出し、それをＤＲＡＭに書き込む役割を担う。Ｉ／Ｏアドレス生成器は、データキャッシュ７６を介してＤＲＡＭのデータを取得及び記憶するためのアドレスを生成し制御を行う状態機械である。それは、ＣＰＵソフトウェア制御の下でカスタマイズ可能であるが、マイクロコード化できない。アドレス生成器は、
多種多様な方式で画像の画素の最初から最後までを繰り返すため（読み、書き、もしくはその両方）使用される画像イタレータと、
画像の画素、テーブルのデータをランダムにアクセスし、ＤＲＡＭのＦＩＦＯをシミュレートするため使用されるテーブルＩ／Ｏと、
の二つに大別されるアドレスを生成する。
【０１４１】
Ｉ／Ｏアドレス生成器１８９と１９０の各々は、データキャッシュ７６への固有のバス配線を具備し、１個の処理ユニット、例えば、ＰＵ１７８について２本のバス配線があり、ＶＬＩＷベクトルプロセッサ７４全体で合計８本のバスがある。データキャッシュ７６は、サイクル毎に、４個の処理ユニット、例えば、ＰＵ１７８からの最大で８個の要求のうちの４個のために作用することが可能である。入力ＦＩＦＯ及び出力ＦＩＦＯは、深さが８エントリーで、幅が１６ビットのＦＩＦＯである。多種多様のアドレス生成（画像イタレータ及びテーブルＩ／Ｏ）が後のセクションで説明される。
【０１４２】
レジスタ
Ｉ／Ｏアドレス生成器は、アドレス生成を制御するため使用されるレジスタの組を有する。また、アドレッシングモードは、データがどのようにフォーマットされ、ローカル入力ＦＩＦＯへ送られるか、並びに、データが出力ＦＩＦＯからどのように解釈されるかを決定する。ＣＰＵは、低速バスを介して、Ｉ／Ｏアドレス生成器のレジスタにアクセス可能である。第１のレジスタの組は、Ｉ／Ｏ生成器のためのハウスキーピングパラメータを定義する。
【０１４３】
【表１６】
Figure 2004536736
状態レジスタは以下の値をとる。
【０１４４】
【表１７】
Figure 2004536736
キャッシュ処理
複数のレジスタがキャッシュ処理機構を制御するため使用され、入力、出力等に使用するキャッシュグループを指定する。キャッシュグループのより詳細な情報についてはデータキャッシュ７６に関するセクションを参照のこと。
【０１４５】
【表１８】
Figure 2004536736
画像イタレータ＝順次自動画素アクセス
ソフトウェア及びハードウェアアルゴリズム用の主な画像絵素アクセス方法は画像イタレータによる。画像イタレータは、画像チャンネル内の画素のキャッシュのアドレッシング及びアクセスの全てを実行し、それらのクライアントのため画素を読み出し、書き込み、或いは、読み書きする。読み出しイタレータは、そのクライアントのための特定の順序で画素を読み出し、書き込みイタレータはそのクライアントのための特定の順序で画素を書き込む。イタレータのクライアントは、ローカル入力ＦＩＦＯから画素を読み出し、又はローカル出力ＦＩＦＯを介して画素を書き込む。
【０１４６】
読み出し画像イタレータは、特定の順序で画像の中を読み、画素データをローカル入力ＦＩＦＯに入れる。クライアントが入力ＦＩＦＯから画素を読み出す毎に、読み出しイタレータは（データキャッシュ７６経由で）画像からの次の画素をＦＩＦＯに入れる。
【０１４７】
書き込み画像イタレータは、画像全体を書き出すため、特定の順序で画素を書き込む。クライアントは画素を出力バッファに書き込み、この出力バッファが次に書き込み画像イタレータによって読み出され、データキャッシュ７６を介してＤＲＡＭに書き込まれる。
【０１４８】
典型的に、ＶＬＩＷプロセッサは、読み出しイタレータに結合された入力と、対応した書き込みイタレータに結合された出力と、を有する。処理ユニット、例えば、ＰＵ１７８のマイクロプログラムの観点では、ＦＩＦＯは、ＤＲＡＭへの効率的なインタフェースである。記憶を（データの論理的な順序ではなく）実際に実行する方法は無関係である。ＦＩＦＯは、長さが実質的に制限されていると考えられるが、実際上、ＦＩＦＯは長さが有限であり、特に、複数のメモリアクセスが競合する場合、データをソートし、取り出す遅延が生じる。画像処理アルゴリズムの最も一般的なアドレッシング必要条件に対処する様々な画像イタレータが存在する。殆どの場合に、各読み出しイタレータには、対応した書き込みイタレータが存在する。種々のイタレータが以下の表に掲載されている。
【０１４９】
【表１９】
Figure 2004536736
４ビットアドレスモードレジスタがイタレータタイプを決定するため使用される。
【０１５０】
【表２０】
Figure 2004536736
アクセス専用レジスタは以下のように使用される。
【０１５１】
【表２１】
Figure 2004536736
フラグレジスタ（アクセス専用１）は、データの読み出し及び書き込みに影響を与える要因を決定する多数のフラグを含む。フラグレジスタは以下のように構成される。
【０１５２】
【表２２】
Figure 2004536736
読み出しイネーブル及び書き込みイネーブルに関する注意：
読み出しイネーブルがセットされたとき、Ｉ／Ｏアドレス生成器は読み出しイタレータとして動作するので、特定の順序で画像を読み出し、画素を入力ＦＩＦＯに収容する。
【０１５３】
書き込みイネーブルがセットされたとき、Ｉ／Ｏアドレス生成器は書き込みイタレータとして動作するので、特定の順序で画像を書き込み、出力ＦＩＦＯから画素を取り出す。
【０１５４】
読み出しイネーブルと書き込みイネーブルの両方がセットされたとき、Ｉ／Ｏアドレス生成器は、読み出しイタレータ及び書き込みイタレータとして動作し、入力ＦＩＦＯ内の画素を読み出し、出力ＦＩＦＯからの画素を書き込む。画素は読み出された後に限り書き込まれる。即ち、書き込みイタレータは読み出しイタレータよりも先に進むことはない。このモードが使用されるときには、ＶＬＩＷマイクロコードによる入力処理と出力処理の間のバランスを確保するように注意すべきである。尚、CasheGroup1とキャッシュグループ２に異なる値をロードすることによって、別々のキャッシュグループを読み出しと書き込みに関して指定することも可能である。
【０１５５】
PassX 及び PassY に関する注意：
PassXとPassYの両方がセットされた場合、Ｙ縦座標はＸ縦座標よりも前に入力ＦＩＦＯに収容される。
【０１５６】
PassX及びPassYは、読み出しイネーブルビットがクリアされたときに限りセットされる。縦座標をアドレス生成器に渡すのではなく、縦座標は入力ＦＩＦＯに直接収容される。縦座標はＦＩＦＯから取り出されるときに前進する。
【０１５７】
書き込みイネーブルビットがセットされた場合、ＶＬＩＷプログラムは、入力ＦＩＦＯからの縦座標の読み出しを、出力ＦＩＦＯへの書き込みと確実にバランスさせる必要がある。なぜならば、書き込みは、縦座標までしか発生しないからである（読み出しイネーブル及び書き込みイネーブルに関する上記の注意を参照せよ。）
ループに関する注意：
ループビットがセットされた場合、読み出しは、一旦［最終画素、最終行］に達すると、［開始画素、開始行］で再開する。これは、データを繰り返し読み出す必要があるコンボリューションカーネルやディザセルマトリックスのような構造体を処理する場合に理想的である。
【０１５８】
読み出しイネーブル及び書き込みイネーブルがセットされた状態のループ処理は、単一ラインの履歴を維持する環境で役に立ち得るが、書き込みの前に読み出しが行われる場合に限り有効である。（長さに制約のある形式で書き込みが読み出しの前に行われる）ＦＩＦＯの効果がある場合、画像イタレータではなく、適切なテーブルＩ／Ｏアドレッシングモードが使用される。
【０１５９】
書き込みイネーブルだけがセットされたループ処理は、直前のＮ画素の書き込み窓を作成する。これは、窓からデータを読み出す非同期的プロセスを用いて使用される。Ａｒｔｃａｒｄ読み出しアルゴリズムは、このモードを利用する。
【０１６０】
順次読み出し及び書き込みイタレータ
図１７は、画素データフォーマットの説明図である。最も簡単な画像イタレータは、順次読み出しイタレータ、及び対応した順次書き込みイタレータである。順次読み出しイタレータは、チャンネルからの画素を、同時に１行ずつ、上から下に示し、同じ行内では、画素は左から右へ示される。パディングバイトはクライアントに示されない。これは、画像からの各画素にある種のプロセスを実行する必要があるが、処理される画素の順序を問題にしないか、又はデータが特にこの順序であることを要求するアルゴリズムにとって最も有益な点である。順次読み出しイタレータを補完するのは、順次書き込みイタレータである。クライアントは出力ＦＩＦＯに画素を書き込む。順次書き込みイタレータは、適切なキャッシュ処理及び適切なパディングバイトを使用して、有効画像を書き出す。各順次イタレータは、２本のキャッシュラインへのアクセスを必要とする。読み出し時に、３２画素が１本のキャッシュラインから示されるが、他のキャッシュラインはメモリからロードされ得る。書き込み時、３２画素は１本のキャッシュラインに書き込まれるが、他の画素はメモリに書き込まれる。画像の各画素に独立に演算を実行するプロセスは、典型的に、画素を得るために順次読み出しイタレータを使用し、新しい画素値を目的画像内の対応した場所に書き込むため順次書き込みイタレータを使用するであろう。このような処理は図１８に示されている。
【０１６１】
殆どの場合に、原画像及び目的画像は異なり、２個のＩ／Ｏアドレス生成器１８９と１９０によって表現される。しかし、原画像と目的画像を一致させることも有効である。なぜならば、ある種の入力画像は１回しか読み出されないからである。その場合、同じイタレータを入力と出力の両方に使用することが可能であり、読み出しイネーブルレジスタ及び書き込みイネーブルレジスタの両方が適切にセットされる。最大効率の場合、読み出し用と書き込み用の２個の異なるキャッシュグループを使用することが必要である。データがＶＬＩＷプロセスによって作成され、順次書き込みイタレータによって書き込まれるべき場合、PassXフラグ及びPassYフラグは座標を生成するため使用され、その座標は、次に、入力ＦＩＦＯへ伝えられる。ＶＬＩＷプロセスは、これらの座標を使用し、出力データを適切に作成することができる。
【０１６２】
ボックス読み出しイタレータ
ボックス読み出しイタレータは、汎用フィルタ及びコンボルブのような演算を実行するため最も便利な順序で画素を提示するため使用される。このイタレータは、順次に読み出された画素の周りの正方形のボックス内の画素値を提示する。このボックスは、Ｘ及びＹの方向の幅が１、３、５又は７画素になるように制限される（Ｘボックスサイズ及びＹボックスサイズは同じ値であるか、一方の次元の値が１であり、他方の次元の値が３、５又は７である）。この処理は図１９に示されている。
【０１６３】
ボックスオフセット：この専用レジスタは、どの入力画素がボックスの中心として使用されるかに関してサブサンプリングを決定するため使用される。通常値は１であり、これは、各画素がボックスの中心として使用されることを意味する。”２”という値は、画像ピラミッドを構築する場合のように画像を４：１に縮小する際に便利である。上記の図からの画素アドレスを使用すると、ボックスは、画素０、２、８及び１０の順に中心が置かれる。ボックス読み出しイタレータは、最大で１４（２×７）本のキャッシュラインにアクセスする必要がある。画素が７本のラインの中の１組から提示される間に、他のキャッシュラインはメモリからロードすることが可能である。
【０１６４】
ボックス書き込みイタレータ
対応するボックス書き込みイタレータは存在しない。なぜならば、画素の複製は入力時だけに要求されるからである。入力用のボックス読み出しイタレータを使用するプロセスは、殆ど確実に、同期しているので出力用の順次書き込みイタレータを使用するであろう。その良い例はコンボルバである。コンボルバでは、Ｎ個の入力画素が１個の出力画素を計算するため読み出される。そのプロセスフローは、図２０に示されているようなフローである。ボックス読み出しイタレータを使用するとき、原画像及び目的画像は同じメモリを使ってはならない。なぜならば、後続の画像のラインが（新たに計算されたものではなく）元の値を必要とするからである。
【０１６５】
垂直ストリップ読み出し及び書き込みイタレータ
ある種の例では、画像を出力画素の順序で書き込む必要があるが、出力画素に対する入力画素のコヒーレンスの方向がわからない。その一例は回転である。画像が９０度回転され、出力画像を水平方向に処理する場合、キャッシュコヒーレンスの完全に失われる。これに対して、出力画像を処理する同時に１本のキャッシュラインの幅の画素に基づいて出力画像を処理し、（同じライン上の次のキャッシュラインに相当する画素へ進むのではなく）次のラインへ進む場合、入力画像の画素に対するキャッシュコヒーレンスが得られる。入力画素に（色コヒーレンスのような）既知の「ブロック」コヒーレンスが存在する場合も同様であり、この場合、読み出しが処理順序を支配し、同期させられるべき書き込みは、同じ画素順序に従わなければならない。入力として提示された画素の順序（垂直ストリップ読み出し）、又は出力に予想される順序（垂直ストリップ書き込み）は同一である。順序は、ライン０の画素０から画素３１、次に、ライン１の画素９から画素３１、以下、画像の全てのラインに対して同様であり、次に、ライン０の画素３２から６３というように続く。最後の垂直ストリップでは、正確に３２画素が存在しないかもしれない。この場合、画像の実際の画素だけが入力として、提示されるか、又は予定される。この処理は図２１に示されている。
【０１６６】
垂直ストリップ書き込みイタレータだけを必要とするプロセスは、典型的に、出力画素座標が与えられた場合に入力画素座標をマッピングする方法を備えている。そのプロセスは、このマッピングに従って入力画像の画素にアクセスし、コヒーレンスは、入力画像用の「ランダムアクセス」リーダー上に十分なキャッシュラインを設けることによって決定される。図２２のプロセス概要に示されるように、座標は、典型的に、垂直ストリップ書き込みイタレータのPassXフラグ及びPassYフラグをセットすることによって生成される。
【０１６７】
書き込みイタレータを順次読み出しイタレータ又はボックス読み出しイタレータとペアにすることは重要ではないが、垂直ストリップ書き込みイタレータは、入力座標と出力座標の間に重要なマッピングが存在するとき、性能に著しい改良を加える。
【０１６８】
垂直ストリップ読み取りイタレータと垂直ストリップ書き込みイタレータをペアにすることは重要である。この場合、入力画像と出力画像が同じであるならば、垂直ストリップ読み取りイタレータと垂直ストリップ書き込みイタレータを一つのＡＬＵ１８８に割り当てることが可能である。座標が必要であるならば、更なるイタレータをセットされたPassXフラグ及びPassYフラグと共に使用しなければならない。垂直ストリップ読み取り／書き込みイタレータは、入力ＦＩＦＯに画素を提示し、出力ＦＩＦＯからの出力画素を受け取る。適切なパディングバイトが書き込み時に挿入される。入力及び出力の各々は、優れた性能のために少なくとも２本のキャッシュラインを必要とする。
【０１６９】
テーブルＩ／Ｏアドレッシングモード
（画像のような）テーブル内の値を調べることはしばしば必要になる。テーブルＩ／Ｏアドレッシングモードは、この機能を提供し、クライアントがインデックスを出力ＦＩＦＯに入れることを要求する。Ｉ／Ｏアドレス生成器は、インデックスを保有し、適切にデータを調べ、ＶＬＩＷクライアントによる後の処理のため、調べた値を入力ＦＩＦＯに返す。
【０１７０】
１次元、２次元及び３次元のテーブルがサポートされ、特定のモードは補間を対象としている。ＶＬＩＷのクライアント側の複雑さを軽減するため、インデックス値は、固定小数点の数値として取り扱われ、アクセス専用レジスタは、固定小数点を定め、インデックスの整数部として取り扱われるべきビットを定める。データフォーマットは、画素オフセットレジスタが無視される点で、汎用画像特徴の制限された形式であり、データは行内で連続していると仮定され、データ要素毎に、８ビット又は１６ビット（１バイト又は２バイト）だけが許容される。４ビットのアドレスモードレジスタはＩ／Ｏタイプを決定するため使用される。
【０１７１】
【表２３】
Figure 2004536736
アクセス専用レジスタは次の通りである。
【０１７２】
【表２４】
Figure 2004536736
FractX、FractY及びFractZは、インデックスに基づいてアドレスを生成し、有意ビット及び整数／小数コンポーネントに関するインデックスのフォーマットを解釈するため使用される。種々のパラメータは、索引付けされたテーブルの次元数によって必要に応じて定められる。１次元テーブルは、FractXだけが必要であり、２次元テーブルは、FractX及びFractYを必要とする。各Fract値は、対応したインデックスの小数ビットの個数により構成される。例えば、Ｘインデックスは、５：３のフォーマットである。これは、整数が５ビットで、小数が３ビットであることを示す。したがって、FractXは３にセットされる。簡単な１次元ルックアップは、８：０のフォーマットであり、即ち、小数コンポーネントが全く無い。FractXは０になる。零オフセットは、３次元ルックアップの場合に限り必要になり、２種類の解釈を採用する。これは３次元テーブルルックアップのセクションに詳述されている。フラグレジスタ（アクセス専用１）は、データの読み取り（あるケースでは、書き込み）に影響を与える要因を決定するため使用される多数のフラグを含む。フラグレジスタは以下のように構成される。
【０１７３】
【表２５】
Figure 2004536736
１次元直接ルックアップとＤＲＡＭのＦＩＦＯを除くと、全てのテーブルＩ／Ｏモードは、読み出しだけをサポートし、書き込みをサポートしていない。したがって、上記の二つのモードを除く全てのＩ／Ｏモードでは、読み出しイネーブルビットはセットされ、書き込みイネーブルビットはクリアされる。１次元直接ルックアップは、
読み出しイネーブルビットがセットされ、書き込みイネーブルビットがクリアされている読み出し専用と、
読み出しイネーブルビットがクリアされ、書き込みイネーブルビットがクリアされている書き込み専用と、
読み出しイネーブルビットと書き込みイネーブルビットの両方がセットされているリード・モディファイ・ライトと、
の３モードをサポートする。
【０１７４】
異なるモードは、以下の１次元ルックアップのセクションに記載されている。ＤＲＡＭ ＦＩＦＯモードは、
読み出しイネーブルビットと書き込みイネーブルビットの両方がセットされているライト・リード・モード
という一つのモードだけをサポートする。
【０１７５】
このモードは、以下のＤＲＡＭ ＦＩＦＯのセクションに記載されている。DataSizeフラグは、テーブルの各データ要素のサイズが８ビットであるか、１６ビットであるかを決定する。２種類のデータサイズだけがサポートされる。３２ビットの要素は、プロセスの必要条件に依存して、以下の２種類の方法の何れかで作成することができる：
二つの１６ビットテーブルから同時に読み出し、その結果を合成する。これは、タイミングが問題となるときに都合が良いが、二つのＩ／Ｏアドレス生成器１８９と１９０を無駄に使用する点で欠点があり、各３２ビット要素はＣＰＵによって３２ビットのエンティティとして読むことができない；
１６ビットテーブから２回に亘って読み出し、その結果を合成する。これは、一つのルックアップだけが使用されるので都合が良いが、異なるインデックスを生成し、ルックアップへ伝えなければならない。
【０１７６】
１次元構造
直接ルックアップ
直接ルックアップは、１次元ルックアップテーブルへの簡単なインデキシングである。クライアントは、フラグレジスタに適切なビットをセットすることにより、三つのアクセスモード、即ち、
読み出し専用
書き込み専用
リード・モディファイ・ライト
の間で選択可能である。
【０１７７】
読み出し専用
クライアントは、固定小数点インデックスＸを出力ＦＩＦＯに送り、テーブル[Int(X)]の８又は１６ビット値が入力ＦＩＦＯに返される。インデックスＸの小数コンポーネントは完全に無視される。インデックスが範囲外である場合、エッジ繰り返しフラグは、エッジ画素が返されるか、一定画素が返されるかを決定する。アドレス生成は、次のように簡単である：
データサイズが８ビットを示す場合、Ｘは右へバレルシフトされたFractXのビットであり、結果はテーブルのベースアドレスImageStartに加算される；
データサイズが１６ビットを示す場合、Ｘは右へバレルシフトされたFractXのビットであり、左へ１ビットシフトされた（ビット０が０になる）結果は、テーブルのベースアドレスImageStartに加算される。
【０１７８】
結果として得られたアドレスにおける８又は１６ビットデータ値は入力ＦＩＦＯに入れられる。アドレス生成には１サイクルを要し、要求されたデータをキャッシュから出力ＦＩＦＯへ転送するためにも（キャッシュヒットを仮定したとき）１サイクルを要する。例えば、各エントリーが１６ビットであり、インデックスが１２ビットの８：４の固定小数点フォーマットである２５６エントリーのテーブルの値を引く場合を想定すると、FractXは４であり、データサイズは１である。インデックスがルックアップへ渡されたとき、４ビットだけ右へシフトし、その結果を１ビットだけ左へシフトし、ImageStartに加算する。
【０１７９】
書き込み専用
クライアントは、固定小数点インデックスＸを出力ＦＩＦＯへ渡し、その後、テーブルの指定された場所へ書き込まれるべき８又は１６ビット値を渡す。完全な転送には最低でも２サイクル、即ち、アドレス生成のための１サイクルと、ＦＩＦＯからＤＲＡＭへのデータ転送のための１サイクルを要する。ＶＬＩＷプロセスがインデックスをＦＩＦＯに収容してから書き込まれるべき値をＦＩＦＯに収容するまでの間に任意の数のサイクル数を設けることができる。アドレス生成は、読み出し専用モードと同様に行われるが、データがそのアドレスから読み出されるのではなく、出力ＦＩＦＯからのデータがそのアドレスに書き込まれる。アドレスがテーブルの範囲外である場合、そのデータはＦＩＦＯから削除され、ＤＲＡＭには書き込まれない。
【０１８０】
リード・モディファイ・ライト
クライアントは、固定小数点インデックスＸを出力ＦＩＦＯに送り、テーブル[Int(X)]の８又は１６ビット値が入力ＦＩＦＯへ返される。出力ＦＩＦＯに収容された次の値は、テーブル[Int(X)]に書き込まれ、前に返された値を置き換える。汎用処理ループは、ある場所から値を読み出し、値を変更し、その値を書き戻すプロセスである。全体的な時間は、
インデックスからアドレスを生成するサイクルと、
テーブルからの値を返却するサイクルと、
ある種の方法で値を変更するサイクルと、
変更した値をテーブルへ書き戻すサイクルと、
の４サイクルである。
【０１８１】
クライアントが「Ｘからの読み出し」又は「Ｘへの書き込み」を表すフラグを提示する特定の読み出し／書き込みモードは存在しない。クライアントは、元の値を書き込むことにより「Ｘからの読み出し」のシミュレーションを行い、返された値をただ無視することによって「Ｘへの書き込み」のシミュレーションを行うことができる。しかし、このようなモードの使用が促進されることはない。なぜならば、各動作は、最低でも３サイクル（モディファイは必要ではない）を使用し、特定の読み出し及び書き込みモードによって行われるような１回のアクセスではなく２回のデータアクセスを使用するからである。
【０１８２】
補間テーブル
これは、所定の固定小数点インデックスＸに対して、１個の値ではなく２個の値が返される点を除くと、読み出しモードにおける直接ルックアップと同じである。返される値は、テーブル[Int(X)]とテーブル[Int(X)+1]である。いずれかのインデックスが範囲外である場合、エッジ繰り返しフラグは、エッジ画素が返されるか、一定画素が返されるかを決定する。アドレス生成は、８ビットデータであるか１６ビットデータであるかに応じて、２番目のアドレスが単に（１番目のアドレス＋１）又は（１番目のアドレス＋２）である点を除くと、直接ルックアップと同じである。要求されたデータを出力ＦＩＦＯへ転送するためには２サイクルを要するが（キャッシュヒットを想定）、１回の１６ビットフェッチによって２個の８ビット値がキャッシュからアドレス生成器へ実際に返される。
【０１８３】
ＤＲＡＭ ＦＩＦＯ
読み出し／書き込み１次元テーブルの特殊なケースは、ＤＲＡＭ ＦＩＦＯである。ＤＲＡＭ及び付随したキャッシュを使用して所定の長さのＦＩＦＯをシミュレーションすることがしばしば必要である。ＤＲＡＭのＦＩＦＯによって、クライアントは、テーブルに明示的に索引付けをせずに、あたかもＦＩＦＯの一方の端であるかのようにして出力ＦＩＦＯへ書き込み、同じ論理的ＦＩＦＯのもう一方の端であるかのようにして入力ＦＩＦＯから読み出す。２個のカウンタがシミュレーティッドＦＩＦＯの入力位置と出力位置を追跡し、必要に応じてＤＲＡＭへキャッシュする。クライアントは、フラグレジスタの読み出しイネーブルビットと書き込みイネーブルビットの両方を見る必要がある。
【０１８４】
ＤＲＡＭ ＦＩＦＯの用法の一例は、ある値のシングルライン履歴を保持することである。初期履歴は処理が始まる前に書き込まれる。一般的なプロセスがラインを完了するとき、前のラインの値がＦＩＦＯから獲得され、このラインの値はＦＩＦＯに入れられる（このラインは、次のラインを処理するときには前のラインになる）。入力と出力が平均的に相互に一致する限り、出力ＦＩＦＯは常に一杯である。その結果として、この種のＦＩＦＯの場合、アクセス遅延が無く効率的である（但し、ＦＩＦＯ全長が非常に短い場合、例えば、３又は４バイトの場合を除くが、その場合にはＦＩＦＯの目的を損なうであろう）。
【０１８５】
２次元テーブル
直接ルックアップ
２次元直接ルックアップはサポートされていない。２次元ルックアップの全てのケースはバイリニア補間のためアクセスされることが予定されているので、特別なバイリニアルックアップが実現された。
【０１８６】
バイリニアルックアップ
この種のルックアップは、２次元テーブルからのデータのバイリニア補間のために必要である。固定小数点Ｘ座標及びＹ座標が与えられた場合（Ｙ、Ｘの順に出力ＦＩＦＯに入れられた場合）、４個の値がルックアップ後に返される。それらの値は（順番に）：
Table[Int(X), Int(Y)]
Table[Int(X)+1, Int(Y)]
Table[Int(X), Int(Y)+1]
Table[Int(X)+1, Int(Y)+1]
である。
【０１８７】
返される値の順序は、最良のキャッシュコヒーレンスを与える。データが８ビットである場合、２個の値が２サイクルの間のサイクル毎に返され、下位バイトは第１のデータ要素である。データが１６ビットである場合、１サイクル毎に１エントリーずつで、４個の値が４サイクルに返される。アドレス生成には２サイクルを要する。第１サイクルでは、FractYビットだけ右へバレルシフトされたインデックス（Ｙ）がRowOffsetによって乗算され、その結果がImageStartに加えられる。第２サイクルは、ＸインデックスをFractXビットだけ右へシフトし、（８ビットデータの場合）その結果、又は（１６ビットデータの場合）その結果を１ビットだけ左へシフトしたものの何れかが第１サイクルからの結果に加算される。これにより、アドレスAdrは、Table[Int(X), Int(Y)]のアドレスである：
Adr = ImageStart
+ ShiftRight(Y, FractY)*RowOffset
+ ShiftRight(X, FractX)
Adrのコピーは後続のエントリーをフェッチするためAdrOldに保持される：
データが８ビットであるならば、タイミングは、アドレス生成の２サイクルであり、その後、データが返却される２サイクルが続く（１サイクル毎に２個のテーブルエントリー）；
データが１６ビットであるならば、タイミングはアドレス生成の２サイクルであり、その後、データが返却される４サイクルが続く（１サイクル毎に１エントリー）。
【０１８８】
以下の二つの表は、８ビットデータサイズ及び１６ビットデータサイズ用のアドレス計算方法を示している。
【０１８９】
【表２６】
Figure 2004536736
【０１９０】
【表２７】
Figure 2004536736
両方のケースにおいて、アドレス生成の第１サイクルは、ＸインデックスのＦＩＦＯへの挿入と重なってもよく、実効タイミングは、アドレス生成のための１サイクル、及び返却データの４サイクルと同程度に低い。インデックスの生成がその結果よりも２ステップ進んでいる場合、実効アドレス生成時間は無く、データは単に適切なレート（１セット毎に２サイクル又は４サイクル）で生成される。
【０１９１】
３次元ルックアップ
直接ルックアップ
２次元ルックアップの全てのケースはトライリニア補間のためアクセスされることが予想されるので、二つの特別なトライリニアルックアップが実現される。１番目は単純なルックアップテーブルであり、２番目は画像ピラミッドからのトライリニア補間用である。
【０１９２】
トライリニアルックアップ
このタイプのルックアップは、色変換テーブルのような３次元データテーブルに有効である。標準的な画像パラメータは、データの単一のＸＹ平面を定義し、即ち、各平面は、ImageHight個の行により構成され、各行は、RowOffset個のバイトを含む。殆どの環境において、連続した平面を想定すると、一つのＸＹ平面は、ImageHight×RowOffsetバイトの連なりである。このオフセットを仮定又は計算するのではなく、ＣＰＵによるソフトウェアは、そのオフセットを１２ビットZOffsetレジスタの形で提供しなければならない。この形式のルックアップの場合、Ｚ、Ｙ、Ｘの順の３個の固定小数点インデックスが与えらると、ルックアップテーブルから８個の値：
Table[Int(X), Int(Y), Int(Z)]
Table[Int(X)+1, Int(Y), Int(Z)]
Table[Int(X), Int(Y)+1, Int(Z)]
Table[Int(X)+1, Int(Y)+1, Int(Z)]
Table[Int(X), Int(Y), Int(Z)+1]
Table[Int(X)+1, Int(Y), Int(Z)+1]
Table[Int(X), Int(Y)+1, Int(Z)+1]
Table[Int(X)+1, Int(Y)+1, Int(Z)+1]
が順番に返される。
【０１９３】
返される値の順序は、最良のキャッシュコヒーレンスを与える。データが８ビットである場合、２個の値が４サイクルの間のサイクル毎に返され、下位バイトは第１のデータ要素である。データが１６ビットである場合、１サイクル毎に１エントリーずつで、４個の値が８サイクルに返される。アドレス生成には３サイクルを要する。第１サイクルでは、FractZビットだけ右へバレルシフトされたインデックス（Ｚ）が１２ビットのZOffsetによって乗算され、ImageStartに加えられる。第２サイクルでは、FractYビットだけ右へバレルシフトされたインデックス（Ｙ）がRowOffsetによって乗算され、その結果が前のサイクルの結果に加算される。第２サイクルは、ＸインデックスをFractXビットだけ右へシフトし、（８ビットデータの場合）その結果、又は（１６ビットデータの場合）その結果を１ビットだけ左へシフトしたものの何れかが第２サイクルからの結果に加算される。これにより、アドレスAdrは、Table[Int(X), Int(Y), Int(Z)]のアドレスである：
Adr = ImageStart
+ (ShiftRight(Z, FractZ)*ZOffset)
+ (ShiftRight(Y, FractY)*RowOffset)
+ ShiftRight(X, FractX)
Adrのコピーは後続のエントリーをフェッチするためAdrOldに保持される：
データが８ビットであるならば、タイミングは、アドレス生成の２サイクルであり、その後、データが返却される２サイクルが続く（１サイクル毎に２個のテーブルエントリー）；
データが１６ビットであるならば、タイミングはアドレス生成の２サイクルであり、その後、データが返却される４サイクルが続く（１サイクル毎に１エントリー）。
【０１９４】
以下の二つの表は８ビットデータサイズ及び１６ビットデータサイズ用のアドレス計算方法を示している。
【０１９５】
【表２８】
Figure 2004536736
【０１９６】
【表２９】
Figure 2004536736
両方のケースにおいて、アドレス生成のサイクルは、ＸインデックスのＦＩＦＯへの挿入と重なってもよく、単一の１回限りのルックアップの実効タイミングは、アドレス生成のための１サイクル、及び返却データの４サイクルと同程度に低い。インデックスの生成がその結果よりも２ステップ進んでいる場合、実効アドレス生成時間は無く、データは単に適切なレート（１セット毎に４サイクル又は８サイクル）で生成される。
【０１９７】
画像ピラミッドルックアップ
ブラッシング、タイリング及びワーピングの間に、画像の特定エリアの平均カラーを計
算することが必要である。所与のエリア毎に値を計算するのではなく、これらの機能は画像ピラミッドを利用する。画像ピラミッドの説明及び構造は、この文書のＤＲＡＭインタフェース８１の章の内部画像フォーマットに関するセクションに詳述される。このセクションは、順序付きの３個の固定小数点インデックス：レベル（Ｚ）、Ｙ、及びＸに関して、ピラミッド内の所与の画素をアドレッシングする方法に関連する。画像ピラミッドルックアップは８ビットのデータエントリーを想定するので、DataSizeフラグは完全に無視される。Ｚ、Ｙ、及びＸの指定後、以下の８画素：
[Int(X), Int(Y)]のレベルInt(Z)の画素
[Int(X)+1, Int(Y)]のレベルInt(Z)の画素
[Int(X), Int(Y)+1]のレベルInt(Z)の画素
[Int(X)+1, Int(Y)+1]のレベルInt(Z)の画素
[Int(X), Int(Y)]のレベルInt(Z)+1の画素
[Int(X)+1, Int(Y)]のレベルInt(Z)+1の画素
[Int(X), Int(Y)+1]のレベルInt(Z)+1の画素
[Int(X)+1, Int(Y)+1]のレベルInt(Z)+1の画素
が入力ＦＩＦＯを介して返される。
【０１９８】
８個の画素は４×１６ビットのエントリーとして返却され、ＸエントリーとＸ＋１エントリーはハイ／ローに合成される。例えば、拡大縮小された（Ｘ，Ｙ）座標が（１０．４，１２．７）であるならば、最初に返される４個の画素は、（１０，１２）、（１１，１２）、（１０，１３）及び（１１，１３）であろう。座標が有効レンジ外であるとき、クライアントは、エッジ画素繰り返し及び定数画素レジスタ（下位８ビットだけが使用される）によって、エッジ画素繰り返し、又は定数カラー値の返却を選択することができる。画像ビラミッドが構築されたとき、レベル０の座標からレベルＺの座標までの簡単なマッピングが存在する。この方法は、単に、Ｘ又はＹ座標をＺビットだけ右へシフトさせる。これは、座標の整数部を獲得するため既にシフトされたビット数（即ち、Ｘ座標に対するFractXビットの右シフト及びＹ座標に対するFractYの右シフト）に加えて行う必要がある。画像ピラミッドの所与のレベルに対するImageStart及びRowOffsetを見つけるため、２４ビットのZOffsetレジスタがレベル情報テーブルへのポインタとして使用される。このテーブルは、レコードの配列であり、各レコードは、レベル数によって順序付けられた所与のピラミッドのレベルを表現する。各レコードは、ImageStartからそのピラミッドのレベルまでの１６ビットのオフセットZOffset（オフセットの下位６ビットのような６４バイトの整列したアドレスは存在しない）と、そのレベルのための１２ビットのZRowOffsetと、により構成される。テーブルの要素０は、ZOffsetが０であり、単にフルサイズ画像を指示するとき、ZRowOffsetが汎用レジスタRowOffsetと一致する。テーブルの要素ＮにおけるZoffset値は、画像ピラミッドのレベルNの実効ImageStartを得るため、ImageStartに加算されるであろう。テーブルの要素ＮのRowOffset値は、レベルＮに対するRowOffset値を格納する。ＣＰＵ上で動かされるソフトウェアは、このアドレッシングモードを使用する前にテーブルを適切にセットアップしなければならない。実際のアドレス生成の概要は、以下で１サイクル毎に説明される。
【０１９９】
【表３０】
Figure 2004536736
上述のアドレス生成は、単一のバレルシフタ、２個のアダー、及び２４ビットを生じる単一の１６×１６乗算／加算ユニットを使用して実現できる。一部のサイクルには２回のシフトが含まれるが、それらは、シフト値が同じであるか（即ち、バレルシフタの出力が２回使用されるか）、又はシフトが１ビットであるかのどちらかであり、ハードワイヤード可能である。次の内部レジスタ：ZAdr, Adr, ZInt, YInt, XInt, ZRowOffset, ZImageStartが必要である。_Int形のレジスタは最大で８ビットだけが必要であるが、他のレジスタは最大２４ビットになり得る。このアクセス方法は、画像ピラミッドから読み出すだけであり、画像ピラミッドへ書き込まないので、キャッシュグループ２(CacheGroup2)が（Zadrを用いて）画像ピラミッドアドレステーブルをルックアップするため使用される。CacheGroup1は、（Adrを用いて）画像ピラミッド自体をルックアップするため使用される。アドレステーブルは、（原画像サイズに応じて）約２２エントリーがあり、各エントリーは４バイトである。したがって、３又は４本のキャッシュラインをキャッシュグループ２に割り付けるべきであり、できるだけ多数のキャッシュラインをCasheGroup1に割り付けるべきである。データのセットを返すためのタイミングは８サイクルであり、サイクル８とサイクル０は動作が重なり合うと考えられ、即ち、次の要求のサイクル０はサイクル８の間に生じる。これが許される理由は、サイクル０がメモリにアクセスせず、サイクル８が特定の演算を含まないからである。
【０２００】
ＶＬＩＷベクトルプロセッサ７４を用いる座標の生成
書き込みイタレータにリンクされた一部の関数は、処理パイプラインの一部で処理されている現在画素のＸ及び／又はＹ座標を必要とする。特定の処理は、処理されている各行又は列の最後に行われる必要がある。殆どの場合に、PassX及びPassYフラグは全ての座標を完全に生成するために十分である。しかし、特別な必要条件が存在する場合、以下の関数を使用することができる。この計算は、単一サイクル生成のため多数のＡＬＵに展開することが可能であり、或いは、多数サイクル生成のため単一のＡＬＵ１８８内で行ってもよい。
【０２０１】
シーケンシャル［Ｘ，Ｙ］生成
プロセスが順次読み出しイタレータに従って順次に画素を処理するとき（又は、画素を生成し、順次書き込みイタレータへその画素を書き出すとき）、以下のプロセスは、図２３に示されるように、PassXフラグ／PassYフラグの代わりに、Ｘ、Ｙ座標を生成するため使用可能である。
【０２０２】
座標生成器は、Ｘ座標に関して画像幅ImageWidthまでカウントアップし、ImageWidth個の画素毎に１回ずつＹ座標をインクリメントする。実際のプロセスは図２４に示され、以下の定数がソフトウェアによってセットされる。
【０２０３】
【表３１】
Figure 2004536736
以下のレジスタは一時変数を保持するため使用される。
【０２０４】
【表３２】
Figure 2004536736
必要条件は以下のように要約される。
【０２０５】
【表３３】
Figure 2004536736
垂直ストリップ［Ｘ，Ｙ］生成
プロセスが、画素を垂直ストリップ書き込みイタレータへ書くために画素を処理し、ある種の理由からPassXフラグ／PassYフラグを使用できないとき、図２５に示されるようなプロセスがＸ、Ｙ座標を生成するため使用できる。この座標生成器は、Ｘ座標に関して画像幅ImageWidthまでカウントアップし、ImageWidth個の画素毎に１回ずつＹ座標をインクリメントするだけである。実際のプロセスは図２６に示され、以下の定数がソフトウェアによってセットされる。
【０２０６】
【表３４】
Figure 2004536736
以下のレジスタは一時変数を保持するため使用される。
【０２０７】
【表３５】
Figure 2004536736
必要条件は以下のように要約される。
【０２０８】
【表３６】
Figure 2004536736
垂直ストリップ毎に１回ずつ出現する計算（２回の加算、そのうち一つはＭＩＮ演算と関連付けられている）は、一般的なタイミング統計量に含まれない。なぜならば、それらは、画素タイミング毎の実際の一部ではないからである。しかし、それらは、特定の関数用のマイクロコードのプログラミングに考慮しなければならない。
【０２０９】
イメージセンサインタフェース（ＩＳＩ８３）
イメージセンサインタフェース（ＩＳＩ８３）は、ＣＭＯＳイメージセンサからデータを取得し、データをＤＲＡＭに蓄積するため利用できるようにする。イメージセンサは、３：２のアスペクト比をもち、典型的な解像度は７５０×５００サンプルであり、３７５Ｋ（１画素当たり８ビット）を生ずる。２×２画素ブロックの各々は、図２７に示されるような構造を有する。ＩＳＩ８３は、画像を読み出すため、フレーム同期パルス及びPixelClockパルスを含む制御情報をイメージセンサへ送信する状態機械である。画素は、イメージセンサから読み出され、ＶＬＩＷ入力ＦＩＦＯ７８に入れられる。ＶＬＩＷは、次に、画素を処理及び／又は蓄積することが可能である。これは図２８に示されている。ＩＳＩ８３は、検出された写真画像をＤＲＡＭに蓄積するＶＬＩＷプログラムと組み合わせて使用される。処理は次の２ステップで行われる：
小規模ＶＬＩＷプログラムはＦＩＦＯから画素を読み出し、順次書き込みイタレータを介して画素をＤＲＡＭへ書き込む；
ＤＲＡＭ内の写真画像は、写真が撮影されたときのカメラの向きに応じて９０、１８０又は２７０度回転させられる。
【０２１０】
回転が０度である場合、ステップ１は、写真画像を最終的な写真画像格納場所へ書き出すだけであり、ステップ２は実行されない。回転が０度以外である場合、画像は一時エリア（例えば、プリント画像記憶エリア）に書き込まれ、次に、ステップ２の間に、回転させられ最終的な写真画像格納場所へ入れられる。ステップ１は、非常に簡単なマイクロコードであり、ＶＬＩＷ入力ＦＩＦＯ７８からデータを取り出し、そのデータを順次書き込みイタレータに書き込む。ステップ２の回転は、加速Ｖａｒｋアフィン変換関数を用いて実行される。処理は、設計の複雑さを軽減し、画像のために既に必要とされたＶａｒｋアフィン変換回転ロジックを再使用するため、２ステップで行われる。これが許容できる理由は、両方のステップが、Ａｒｔｃａｍのオペレータにとってごくわずかな時間である約０．０３秒内に終了するからである。たとえそうであったとしても、読み出しプロセスは、センサ速度による制限を受け、フレーム全体を読み出すために０．０２秒を要し、画像を回転するため約０．０１秒を要する。
【０２１１】
検出された写真画像と内部フォーマット画像との間で変換を行うために向きは重要である。なぜならば、Ｒ画素、Ｇ画素及びＢ画素の相対位置は向きと共に変化するからである。処理された画像は、印刷のため正しい向きにするために、印刷プロセス中に回転させる必要がある。Ａｒｔｃａｍの３次元モデルは、２個のイメージセンサを具備し、それらの入力は単一のＩＳＩ８３（マイクロコードは異なるが、ＡＣＰ３１は同一）に多重化される。各センサはフレーム蓄積型であるため、両方の画像を同時に取得し、同時にメモリへ転送することができる。
【０２１２】
ディスプレイコントローラ８８
Ａｒｔｃａｍ上の「撮影」ボタンが半押しされたとき、ＴＦＴはイメージセンサからの（簡単なＶＬＩＷプロセスによって変換された）現在の像を表示する。撮影ボタンが完全に押下されたとき、撮影像が表示される。ユーザが印刷ボタンを押下し、画像処理が始まると、ＴＦＴはターンオフされる。画像が印刷されると、ＴＦＴは再度ターンオンされる。ディスプレイコントローラ８８は、フラットパネルディスプレイを内蔵するＡｒｔｃａｍモデルで使用される。例示的なディスプレイは、２４０×１６０画素の解像度を有するＴＦＴ型ＬＣＤである。ディスプレイコントローラ８８の構成は図２９に示されている。ディスプレイコントローラ８８の状態機械はレジスタを含み、レジスタは同期生成のタイミングを制御し、表示画像はそこから（特定のキャッシュグループによるデータキャッシュ７６を介してＤＲＡＭに）取得され、レジスタは、ＴＦＴをその時点で（ＴＦＴイネーブルを用いて）動作可能状態にすべきであるかどうかを制御する。ＣＰＵは、低速バスを介してこれらのレジスタへ書き込むことが可能である。２４０×１６０画素の画像をＲＧＢ方式ＴＦＴに表示するためには、１画素当たりに３個のコンポーネントが必要になる。ＤＲＡＭから取得された画像は３個のＤＡＣを介して表示され、ＤＡＣは、Ｒ、Ｇ及びＢの出力信号の各々に対して１個ずつ設けられる。毎秒３０フレーム（毎秒６０フィールド）の画像リフレッシュレートで、ディスプレイコントローラ８８は、
２４０×１６０×３×３０＝３．５ＭＢ／秒
のデータ転送速度を必要とする。
【０２１３】
このデータ速度は、システムの他の部分よりも低速である。しかし、集約的な画像処理中にＶＬＩＷプログラムを減速させるためには十分に高い。ＴＦＴ動作の一般的な原理はこれを反映している。
【０２１４】
画像データフォーマット
上述の通り、ＤＲＡＭインタフェース８１は、ＡＣＰチップの他のクライアント部と、ＲＡＭＢＵＳ ＤＲＡＭとの間を接続する。事実上、ＤＲＡＭインタフェース内の各モジュールはアドレス生成器である：
ＡＣＰによって操作される画像には３種類の論理的タイプがある。それらは、
−ＣＣＤから捕捉された入力像であるＣＣＤ像
−Ａｒｔｃａｍ装置によって内部的に利用される内部画像フォーマット
−Ａｒｔｃａｍによって印刷される出力画像フォーマットである印刷画像
である。
【０２１５】
これらの画像は、典型的に、色空間、解像度、並びに、カメラ間で変動し得る出力及び入力色空間が相違する。例えば、低価格カメラのＣＣＤ像は、高価格カメラで使用されるＣＣＤとは、解像度やカラー特性が異なる。しかし、全ての内部画像フォーマットは、あらゆるカメラの中で色空間に関して同一フォーマットである。
【０２１６】
その上、３種類の画像タイプは、どちらの方向が「上向き」であるかに関して異なる可能性がある。カメラの物理的な向きは、人物像であるか、又は風景像であるかについての観念を生じさせ、この観念は処理全体を通じて維持されるべきである。このため、内部画像は常に正しく向きを決められ、印刷動作中にＣＣＤから獲得された画像に対して回転が実行される。
【０２１７】
ＣＣＤ像編成
多種多様なＣＣＤイメージセンサを利用可能であるが、ＣＣＤ自体は７５０×５００形イメージセンサであり、３７５０００バイト（１画素当たり８ビット）を生成する場合を想定する。２×２画素ブロックの各々は図３０に示されるような構造を有する。
【０２１８】
ＤＲＡＭに蓄積されたときのＣＣＤ像は、メモリ内で隣接している所定のラインと連続した画素を有する。各ラインは、次々に蓄積される。イメージセンサインタフェース８３は、ＣＣＤからデータを取得し、そのデータを正しい向きでＤＲＡＭに格納する役割を担う。このようにして、回転０度のＣＣＤ像は、Ｇ、Ｒ、Ｇ、Ｒ、Ｇ、Ｒ．．．のような第１ラインを含み、Ｂ、Ｇ、Ｂ、Ｇ、Ｂ、Ｇ．．．のような第２ラインを含む。ＣＣＤ像が人物像であり、９０度回転されているならば、第１ラインはＲ、Ｇ、Ｒ、Ｇ、Ｒ、Ｇであり、第２ラインはＧ、Ｂ、Ｇ、Ｂ、Ｇ、Ｂ、．．．（以下同様に続く）となるであろう。
【０２１９】
画素は、インターリーブ形式で蓄積される。なぜならば、全てのカラーコンポーネントが内部画像フォーマットを変換するために必要になるからである。
【０２２０】
ＡＣＰ３１はＣＣＤ画素フォーマットに関して仮説を立てないことに注意する必要がある。なぜならば、イメージング用の実際のＣＣＤは、Ａｒｔｃａｍの間で経時的に変化し得るからである。ハードウェアによって行われる全ての処理は、ＡＣＰ３１の有用性を拡大するために主要なマイクロコードによって制御される。
【０２２１】
内部画像編成
内部画像は、典型的に、多数のチャンネルにより構成される。Ｖａｒｋ画像には、
Ｌａｂ
Ｌａｂα
ＬａｂΔ
αΔ
Ｌ
が含まれるが、これらに限定されるものではない。
【０２２２】
Ｌ、ａ及びｂは、Ｌａｂ色空間のコンポーネントに対応し、αは（コンポジットのため使用される）マットチャンネルであり、Δは（ブラッシング、タイリング、及びイルミネーティングの間に使用される）バンプマップチャンネルである。
【０２２３】
ＶＬＩＷプロセッサ７４は、画像が平面的な構造で編成されることを要求する。そのため、Ｌａｂ画像は、三つの別個のメモリブロック、即ち、
Ｌチャンネル用の１ブロック
ａチャンネル用の１ブロック
ｂチャンネル用の１ブロック
として記憶される。
【０２２４】
各チャンネルのブロック内において、画素は（幾つかのオプションのパディングバイトと共に）所定の行に対し隣接して記憶され、行は次々に記憶される。
【０２２５】
図３１には、論理的画像１００の記憶形式の一例が示されている。論理的画像１００は、逐次記憶されたカラーコンポーネントＬ１０１、ａ１０２及びｂ１０３を有する平面形式で記憶される。或いは、論理的画像１００は、非圧縮Ｌコンポーネント１０１と、圧縮Ａコンポーネント１０５及び圧縮Ｂコンポーネント１０６を有する圧縮フォーマットで記憶してもよい。
【０２２６】
図３２を参照すると、ラインｎ（１１０）の画素は、ラインｎ＋１（１１１）の画素の前に一緒に格納されている。画像は単一チャンネル内の隣接したメモリに記憶されている。
【０２２７】
８ＭＢメモリモデルの場合、全処理の終了後の最終的な印刷画像は、クロミナンスチャンネルにおいて圧縮する必要がある。クロミナンスチャンネルの圧縮は、４：１にすることができ、全体的な圧縮は１２：６又は２：１になる。
【０２２８】
最終的な印刷画像を除くと、Ａｒｔｃａｍの画像は典型的に圧縮されない。メモリ制約のため、ソフトウェアは、クロミナンスチャンネルの最終的な印刷画像を、これらのチャンネルの各々を２：１でスケーリングすることによって圧縮することを選択してもよい。これが行われた後、画像を印刷するために利用されるプリントＶａｒｋ関数は、圧縮されたものとして指定されたクロミナンスチャンネルを取り扱うように指示されるべきである。プリント関数は、圧縮されたクロミナンスを取り扱う方法を知っている唯一の関数であるが、たとえそうであるとしても、プリント関数は、固定の２：１圧縮比で処理するだけである。
【０２２９】
画像を圧縮し、次に、最終印刷画像を作成するため圧縮画像に基づいて動作することは可能であるが、これは、解像度の損失を生ずるので推奨できない。その上、画像は、プリントアウト前の最終段階として一回だけ圧縮されるべきである。１回の圧縮は実質的には気付かれないのに対し、多数回の圧縮はかなりの画像劣化を生じさせる。
【０２３０】
クリップ画像編成
Ａｒｔｃａｒｄに記憶されたクリップ画像はＡＣＰ３１によって明示的にはサポートされない。ソフトウェアは、現在のＡｒｔｃａｒｄから画像を取り出し、ＡＣＰで認識できる形式にデータを編成する役割を担う。画像がＡｒｔｃａｒｄ上に圧縮形式で記憶されているならば、ソフトウェアは、それらを伸長する役割を担う。なぜならば、Ａｒｔｃａｒｄ画像の伸長をサポートする特定のハードウェアは存在しないからである。
【０２３１】
画像ピラミッド編成
画像を操作するため利用されるブラッシング、タイリング、及びワーピングプロセス中に、しばしば、画像の特定のエリアの平均カラーを計算することが必要である。所与の各エリアの値を計算するのではなく、これらの関数は、画像ピラミッドを利用する。図３３に示されるように、画像ピラミッドは、事実上の多重解像度画素マップである。原画像１１５は１：１表現である。各次元におけるローパスフィルタリング及び２：１のサブサンプリングによって、元のサイズの１／４の画像１１６が得られる。このプロセスは、画像全体が単一画素によって表現されるまで続けられる。画像ピラミッドは、原始的な内部フォーマット画像から構築され、原画像が占めていたサイズの１／３（１／４＋１／１６＋１／６４＋．．．）を使用する。１５００×１０００の原画像の場合、対応した画像ピラミッドは約１／２ＭＢである。画像ピラミッドは特定のＶａｒｋ関数によって構築され、他のＶａｒｋ関数のパラメータとして使用される。
【０２３２】
印刷画像編成
処理画像全体は、それを印刷するため同時に必要になる。しかし、印刷画像出力は、ＣＭＹディザ画像を含み、唯一の一時的な画像フォーマットであり、印刷画像機能内で使用される。しかし、内部色空間から印刷色空間への色変換が必要であることに注意しなければならない。その上、色変換は、インク特性の異なるカメラのプリントロールの種類毎に別々に調整することができる。例えば、セピア出力は特定のセピア調色Ａｒｔｃａｒｄを使用して実行され、又はセピア色調プリントロールを使用して実行される（したがって、全てのＡｒｔｃａｒｄはセピア色調で機能する）。
【０２３３】
色空間
上述の通り、Ａｒｔｃａｍでは、画像タイプの種類に対応して三つの色空間が使用される。
【０２３４】
ＡＣＰは、特定の色空間についての直接的な知識を持たない。その代わりに、ＡＣＰは、ＣＣＤ色空間、内部色空間、及びプリンタ色空間、即ち、
ＣＣＤ色空間：ＲＧＢと、
内部色空間：Ｌａｂと、
プリンタ色空間：ＣＭＹと、
の間の変換のためクライアントの色空間変換テーブルに依存する；
ＡＣＰ３１から色空間変換を取り除くことによって、
−様々なカメラで様々なＣＣＤを使用すること
−同じカメラで（長期間に異なるプリントロールの）異なるインクを使用すること
−ＡＣＰ設計パスからＣＣＤ選定を分離すること
−正確なカラー処理のため内部色空間を巧く定義すること
が可能になる。
【０２３５】
Ａｒｔｃａｒｄインタフェース８７
Ａｒｔｃａｒｄインタフェース（ＡＩ）は、Ａｒｔｃａｒｄがリニアイメージセンサの下を通過するときに、リニアイメージセンサからデータを取得し、どのデータをＤＲＡＭに記憶するため利用する。イメージセンサは、１走査線当たりに１１０００個の８ビットサンプルを生成し、Ａｒｔｃａｒｄを４８００ｄｐｉでサンプリングする。ＡＩは、画像を読み出すため、LineSyncパルス及びPixelClockパルスを含む制御情報をリニアセンサへ送る状態機械である。画素は、リニアセンサから読み出され、ＶＬＩＷ入力ＦＩＦＯ７８に収容される。ＶＬＩＷは、次に、画素を処理する、及び／又は、画素を蓄積することが可能である。ＡＩは以下の数個のレジスタを含む。
【０２３６】
【表３７】
Figure 2004536736
尚、ＣＰＵは、走査を始動する前にＶＬＩＷ入力ＦＩＦＯ７８をクリアしなければならない。状態レジスタは以下のように解釈されるビットを有する。
【０２３７】
【表３８】
Figure 2004536736
Ａｒｔｃａｒｄインタフェース（ＡＩ）８７
Ａｒｔｃａｒｄインタフェース（ＡＩ）８７は、Ａｒｄｃａｒｄリーダー３４からＡｒｔｃａｒｄ画像を取得し、それをオリジナルデータ（通常は、Ｖａｒｋスクリプト）に復号化する役割を担う。特に、ＡＩ８７は、ＡｒｔｃａｒｄスキャナリニアＣＣＤ３４から信号を受け取り、カードに印刷されたビットパターンを検出し、ビットパターンをオリジナルデータに変換し、読み出しエラーを訂正する。
【０２３８】
Ａｒｔｃａｒｄ９が挿入されていない場合、Ａｒｔｃａｍから印刷された画像は、任意の標準的な画像処理ルーチンによって整理された検出写真画像に過ぎない。Ａｒｔｃａｒｄ９は、ユーザがプリントアウトする前に写真を修正するための手段である。特定のＡｒｔｃａｒｄ９をＡｒｔｃａｍに挿入するという簡単なタスクによって、ユーザは、写真画像に対して実行される複雑な画像処理を定義することができる。
【０２３９】
Ａｒｔｃａｒｄが挿入されていない場合、写真画像は、印刷画像を作成するため通常の方法で処理される。１枚のＡｒｔｃａｒｄ９がＡｒｔｃａｍに挿入されているとき、そのＡｒｔｃａｒｄの効果は、印刷画像を生成するため写真画像に適用される。Ａｒｔｃａｒｄ９が取り外されたとき（取り出されたとき）、印刷された画像は標準的な方法で処理された写真画像に戻る。ユーザがＡｒｔｃａｒｄを取り出すためボタンを押下したとき、Ａｒｔｃａｍ中央プロセッサ３１で実行されるオペレーティングシステムによって維持されるイベントキューにイベントが収容される。イベントが処理されるとき（例えば、現在のプリントが行われた後）、以下の状況が発生する。
【０２４０】
現在のＡｒｔｃａｒｄが有効であるならば、印刷画像は無効としてマークされ、「プロセス標準」イベントがイベントキューに入れられる。イベントが最終的に処理されたとき、印刷画像を生成するため、写真画像に標準的な画像処理演算が加えられる。
【０２４１】
モーターはＡｒｔｃａｒｄを取り出すため始動され、時間的に規定された「モーター停止」イベントがイベントキューに追加される。
【０２４２】
アートカードの挿入
ユーザがＡｒｔｃａｒｄ９を挿入したとき、Ａｒｔｃａｒｄセンサ４９はそれを検知し、ＡＣＰ７２へ報せる。これにより、ソフトウェアは、「Ａｒｔｃａｒｄ挿入済み」イベントをイベントキューに挿入する。このイベントが処理されると、以下の数個の状況が発生する：
現在のＡｒｔｃａｒｄは無効としてマークされる（「無し」ではない）；
印刷画像は無効としてマークされる；
Ａｒｔｃａｒｄモーター３７はＡｒｔｃａｒｄを取り込むため始動される；
Ａｒｔｃａｒｄインタフェース８７はＡｒｔｃａｒｄを読み取るように命令される；
Ａｒｔｃａｒｄインタフェース８７は、ＡｒｔｃａｒｄスキャナリニアＣＣＤ３４から信号を受け取り、カードに印刷されたビットパターンを検出し、検出されたビットパターンの誤りを訂正し、有効ＡｒｔｃａｒｄデータブロックをＤＲＡＭに生成する。
【０２４３】
ＡｒｔｃａｒｄＣＣＤからのデータ読み出し−一般的考察
図３４に示されるように、データカード読み出しプロセスは、画素データがカードから読み出される間に４フェーズを有する。フェーズは以下の通りである：
フェーズ１ Ａｒｔｃａｒｄ上のデータエリア検出
フェーズ２ ＣＣＤ画素に基づくＡｒｔｃａｒｄからのビットパターン検出と、バイトとしての書き込み
フェーズ３ バイトパターンのスクランブル解除及びＸＯＲ演算
フェーズ４ データ復号化（リード・ソロモン復号）。
【０２４４】
図３５に示されるように、Ａｒｔｃａｒｄ９は、ナイキストの定理を充足するため、少なくとも印刷された解像度の２倍でサンプリングされなければならない。実際には、これよりも高いレートでサンプリングする方がよい。好ましくは、画素は、各次元で印刷されたドットの解像度の３倍でサンプリングされ（２３７）、１個のドットを定義するために９個の画素が必要になる。したがって、Ａｒｔｃａｒｄ９の解像度が１６００ｄｐｉであり、センサ３４の解像度が４８００ｄｐｉである場合、５０ｍｍのＣＣＤイメージセンサを使用することにより、１列毎に９４５０画素が得られる。即ち、２ＭＢのドットデータ（１ドット当たり９画素の場合）が必要であるならば、２ＭＢ＊８＊９／９４５０＝１５９７８列＝約１６０００列が必要になる。勿論、ドットがサンプリングＣＣＤと厳密に揃えられていないならば、考えられる最悪のケースでは、ドットは１６（４×４）画素エリア（２３１）で検出されるであろう。
【０２４５】
Ａｒｔｃａｒｄ９は、熱損傷のため多少歪みが生じ、Ａｒｔｃａｒｄリーダーへの挿入のばらつきによって僅かに（最大で、例えば、１度）回転し、リーダーモーター３７の速度の変動を原因として真のデータレートに僅かな偏差が現れる可能性がある。これらの変化のために、カードからのデータの列は、対応した画素データの列として読み出せなくなる。図３６に示されるように、Ａｒｔｃａｒｄ９の１度の回転によって、カード上のある列からの画素は、１６６列に亘る画素として読み出されることになる。
【０２４６】
最後に、Ａｒｔｃａｒｄ９は、人間のオペレータにとって合理的な時間内に読み取られなければならない。Ａｒｔｃａｒｄ上のデータはＡｒｔｃａｒｄ表面の大部分を覆っているので、タイミングの問題はＡｒｔｃａｒｄデータ自体に制限され得る。１．５秒の読み出し時間は、Ａｒｔｃａｒｄ読み出しとして適切である。
【０２４７】
Ａｒｔｃａｒｄは１．５秒内に取り込まれなければならない。したがって、１６０００列の全ての画素データがＣＣＤ３４から１．５秒以内に、即ち、１秒当たり１０６６７列で読み出される必要がある。したがって、１列を読み取るために利用できる時間は１／１０６６７秒、即ち、９３７４７ナノ秒である。画素データは画素データを読み出すプロセスとは完全に独立に、同時に１列ずつＤＲＡＭへ書き込むことが可能である。
【０２４８】
１列のデータ（１画素当たり４ビット、したがって、１バイト当たりに２×４ビット画素の読み出しが可能であるので、９４５０／２バイト）をＤＲＡＭへ書き込むための時間は、８個のキャッシュラインを使用することによって短縮される。４ラインが同時に書き込まれるならば、４バンクを独立にかきこむことが可能であり、オーバーラップレイテンシーが短縮される。この場合、４７２５バイトは１１８４０ｎｓ（４７２５／１２８＊３２０ｎｓ）で書き込み可能である。このようにして、所定の列データをＤＲＡＭへ書き込むために要する時間は、利用可能な帯域幅の１３％未満しか使用しない。
【０２４９】
Ａｒｔｃａｒｄの復号化
単純にデータサイズを見ると、リニアＣＣＤ３４によって読み取られるようなＡｒｔｃａｒｄ画素データ全体（各ビットが３×３配列として読まれるならば１４０ＭＢ）が維持される場合、プロセスを８ＭＢのメモリ３３に適合させることは不可能に思われる。このため、リニアＣＣＤの読み取り、ビットマップの復号化、及びアンビットマッププロセスは、（Ａｒｔｃａｒｄ９がリニアＣＣＤ３４の傍を通過する間に）リアルタイムで行われるべきであり、これらのプロセスは、全ての画像データ蓄積が利用可能にされなくても効率的に作用しなければならない。
【０２５０】
Ａｒｔｃａｒｄ９が挿入されたとき、古い蓄積された印刷画像と拡大された写真画像は無効になる。新しいＡｒｔｃａｒｄ９は、現在の撮影写真画像に基づいて新しい画像を作成する命令を含み得る。古い印刷画像は無効であり、拡大された写真画像及び画像ピラミッドを保持するエリアは無効であり、読み出しプロセス中にスクラッチメモリとして使用できる５ＭＢよりも多くの量が残される。厳密に説明すると、Ａｒｔｃａｒｄの新しい生データが書き込まれるべき１ＭＢのエリアは、最終的なリード・ソロモン復号化が行われるときまで、Ａｒｔｃａｒｄ読み出しプロセス中にスクラッチデータとして使用可能であり、その１ＭＢエリアが再度開放される。ここで説明している読み出しプロセスは、（データの最終的な宛先としての利用を除いて）余分な１ＭＢエリアを利用しない。
【０２５１】
また、スクランブル解除プロセスは、スクランブル解除を所定の場所で行うことができないので、２組の２ＭＢのメモリエリアを必要とすることに注意すべきである。幸運にも、５ＭＢのスクラッチエリアはこの目的のために十分なスペースを含む。
【０２５２】
図３７を参照すると、Ａｒｔｃａｒｄデータを復号化するために必要なステップのフローチャート２２０が示されている。これらのステップには、Ａｒｔｃａｒｄ２２１を読み込むステップと、対応した符号化され、ＸＯＲ演算され、スクランブル処理されたビットマップデータ２２３を生成するため、読まれたデータを復号化するステップと、を含む。次に、符号化され、スクランブル処理されたデータ２２４を生成するため、チェッカーボードＸＯＲ演算がそのデータに適用される。このデータは、次に、データ２２５を生成するためにスクランブル解除２２７され、その後、このデータは、元の生データ２２６を生成するため、リード・ソロモン復号化を受ける。或いは、スクランブル解除及びＸＯＲ演算プロセスは、一緒に行ってもよく、別々のデータのパスを必要としない。上記のステップの各々は、以下で詳述される。図３７を参照して説明したように、Ａｒｔｃａｒｄインタフェースは、４フェーズを有し、そのうちの最初の二つは、時間的に重大であり、画素データがＣＣＤから読み出される間に行われなければならない：
フェーズ１ Ａｒｔｃａｒｄ上のデータエリア検出
フェーズ２ ＣＣＤ画素に基づくＡｒｔｃａｒｄからのビットパターン検出と、バイトとしての書き込み
フェーズ３ バイトパターンのスクランブル解除及びＸＯＲ演算
フェーズ４ データ復号化（リード・ソロモン復号）。
【０２５３】
これらの４フェーズを次に詳細に説明する。
【０２５４】
フェーズ１：Ａｒｔｃａｒｄ９がＣＣＤ３４を通過するとき、ＡＩは、データエリアの左側でＡｒｒｃａｒｄ上の特別ターゲットを確実に検出することにより、データエリアのスタートを検出しなければならない。特別ターゲットが検出され得なかった場合、カードは無効としてマークされる。この検出は、Ａｒｔｃａｒｄ９がＣＣＤ３４を通過する間に、リアルタイムで行われる必要がある。
【０２５５】
必要に応じて、回転不変性が与えられる。この場合、ターゲットは、Ａｒｔｃａｒｄの右側で繰り返されるが、上隅ではなく、下右隅に関連している。このようにして、もし、カードが「間違った」やり方で挿入された場合、ターゲットは、結局、正しい向きにされる。後述のフェーズ３は、データの向きを検出し、回転の可能性を考慮するように変更してもよい。
【０２５６】
フェーズ２：データが一旦決定されると、主たる読み出しプロセスが始まり、ＣＣＤからの画素データを「Ａｒｔｃａｒｄデータ窓」に入れ、この窓からのビットを検出し、検出されたビットをバイトに組み立て、ＤＲＡＭにバイトイメージを構築する。これは、ＡｒｔｃａｒｄがＣＣＤを通過する間に全て行われる必要がある。
【０２５７】
フェーズ３：全ての画素がＡｒｔｃａｒｄデータエリアから読み出されると、Ａｒｔｃａｒｄモーター３７は停止させられ、バイトイメージはスクランブル解除され、ＸＯＲ演算される。リアルタイム性能は要求されないが、このプロセスは、人間のオペレータを煩わせない程度に高速でなければならない。このプロセスは、２ＭＢのスクランブル化されたビットイメージを取得し、スクランブル加除され／ＸＯＲ演算されたビットイメージを別々の２ＭＢイメージに書き込む。
【０２５８】
フェーズ４：Ａｒｔｃａｒｄ読み出しプロセスの最終フェーズは、リード・ソロモン復号化プロセスであり、２ＭＢビットイメージが１ＭＢの有効Ａｒｔｃａｒｄデータエリアに復号化される。再び、リアルタイム性能は要求されないが、人間のオペレータからみて素早く復号化を行うことが必要である。復号プロセスが有効であるならば、カードは有効としてマークされる。復号に失敗した場合、ビットイメージ内のデータの複製の復号化が試みられ、プロセスは、成功するか、又はビットイメージ内にデータの複製イメージが存在しなくなるまで繰り返される。
【０２５９】
上記の４フェーズプロセスは、４．５ＭＢのＤＲＡＭを必要とする。２ＭＢはフェーズ２の出力のために確保され、０．５ＭＢはフェーズ１及び２の間のスクラッチデータ用に確保される。残りの２ＭＢのスペースは、１列当たりに４７２５バイトとして４４０列以上を保持することができる。実際上、読み出されている画素データはフェーズ１のアルゴリズムよりも数列分だけ先行しており、最悪のケースでは、約１８０列だけフェーズ２よりも遅れるが、４４０列の限界の範囲内に十分に収まる。
【０２６０】
次に、各フェーズの実際の動作を詳細に説明する。
【０２６１】
フェーズ１−Ａｒｔｃａｒｄ上のデータエリア検出
このフェーズは、Ａｒｔｃａｒｄ９上のデータエリアの左側を確実に検出することと関係がある。データエリアの正確な検出は、カードの左側に印刷された特殊ターゲットの正確な検出によって実現される。これらのターゲットは、特に、最大１度までの回転がある場合でも簡単に検出できるように設計されている。
【０２６２】
図３８を参照すると、Ａｒｔｃａｒｄ９の左側の拡大図が示されている。このカードの左側は１６個のバンド２３９に分割され、ターゲット、例えば、２４１は各バンドの中心に設けられる。バンドは、バンドを分離するための線が引かれていないという点で論理的である。図３９には、１個のターゲットが示されている。ターゲット２４１は、単一の白色ドットを含む印刷された黒色正方形である。この考え方は、最初にできるだけ多数のターゲット２４１を検出し、次に、少なくとも８個の検出された白色ドットの場所を単一の論理的な直線に繋ぎ合わせるというものである。この考え方が実行できれば、データエリア２４３のスタートは、この論理的な直線から一定距離になる。実行できない場合、カードは無効であるとして拒否される。
【０２６３】
図３８に示されるように、カード９の高さは３１５０ドットである。ターゲット（Target0）２４１は、データエリアの左上隅２４４から２４ドットの一定距離だけ離れた場所に置かれるので、ターゲットは、１９２ドット（５７６画素）の等しいサイズの１６個の領域のうちの最初の領域２３９の範囲に巧く収まり、カードの最後の画素領域にターゲットは存在しない。ターゲット２４１は、簡単に検出できるように十分に大きくしなければならないが、カードが１度回転したときに領域の外側へ出る程に大きくしてはならない。ターゲットの適当なサイズは、白色ドット２４２を含む３１×３１ドット（９３×９３個の検出画素）の黒色正方形２４１である。
【０２６４】
最悪の１度の回転がある場合、１列分のシフトは５７画素毎に起こる。したがって、５９０画素のサイズのバンドの場合、カードが最悪の回転状態であるならば、このシンボルの何れかの部分を、上部若しくは下部の１２画素、又はバンドのその場所に配置することは不可能であり、或いは、シンボルはＣＣＤ読み出し時に間違ったバンドで検出されるであろう。
【０２６５】
したがって、矩形の黒色部分が５７画素の高さ（１９ドット）である場合、少なくとも９．５個の黒色画素は、ＣＣＤによって同一列で確実に読み出すことができる（画素の半分が１列に収まり、あとの半分が次の列に収まる最悪ケース）。同一列で少なくとも１０個の黒色ドットが確実に読み出されるようにするため、高さを２０ドットにする必要がある。黒色ドットのスタートのエッジでの誤検出に備えて、ドットの個数を３１まで増加させ、ターゲットのローカル座標（１５，１５）に置かれた白色ドットの両側に１５ドットずつを置く。３１ドットは９１画素であり、列内のシフトは最大でも３画素であり、５７６画素のバンドの範囲内に容易に収まる。
【０２６６】
このように、各ターゲットは、３１×３１ドット（９３×９３画素）のブロックであり、各ターゲットは、
各列に３１個の黒色ドットを含む１５列（９３画素のうちの４５画素幅の列）と、
１５個の黒色ドット（４５画素）、１個の白色ドット（３画素）、及び更なる１５個の黒色ドット（４５画素）を含む１列と、
各列が３１個の黒色ドットを含む１５列（９３画素のうちの４５画素幅の列）と、
により構成される。
【０２６７】
ターゲット検出
ターゲットは、ドットを検出するのではなく、同時に１列ずつ画素の列を読み出すことにより検出される。所定のバンド内で、ターゲットの左側を構築する多数の隣接した黒色画素により構成された多数の列を探索することが必要である。次に、更なる黒色列の中心で白色領域を見つけることが期待され、最後に、ターゲットの中心の左側で黒色列が見つけられる。
【０２６８】
画素の読み出しの際に優れたキャッシュ性能を得るためには８個のキャッシュラインが必要である。論理的な読み出し毎に、４回のサブ読み出しによって４個のキャッシュラインが満たされ、一方、その他の４個のキャッシュラインは使用される。これは、利用可能なＤＲＡＭ帯域幅の１３％までを効率的に使用する。
【０２６９】
図４０に示されるように、ターゲットを検出する検出機構ＦＩＦＯは、フィルタ２４５、ランレングスエンコーダ２４６、及びランダムアクセスのため最上部３要素（Ｓ１、Ｓ２及びＳ３）の特別な配線を必要とするＦＩＦＯ２４７を含む。
【０２７０】
入力画素の列は、全てのターゲットが検出されるか、又は指定された数の列が処理されるまで、同時に１列ずつ処理される。列を処理するため、画素はＤＲＡＭから読み出され、０又は１を検出するためフィルタ２４５の中を通され、次に、ランレングス符号化２４６される。ビット値、及び同じ値の隣接したビットの個数は、ＦＩＦＯ２４７に入れられる。ＦＩＦＯ２４９の個々のエントリーは８ビットに収まり、７ビット２５０はランレングスを保持し、１ビット２４９は検出されたビットの値を保持する。
【０２７１】
ランレングスエンコーダ２４６は、５７６画素（１９２ドット）領域内の隣接した画素だけを符号化する。
【０２７２】
ＦＩＦＯ２４７の最上部３要素は、ランダムな順序でアクセス２５２され得る。これらのエントリーの（画素の）ランレングスは、以下の表に従って、ショート、ミディアム、及びロングの３個の値にフィルタ処理される。
【０２７３】
【表３９】
Figure 2004536736
ＦＩＦＯ２４７の最上部の３個のエントリーに着目すると、３種類の興味深い特殊ケースが存在する。
【０２７４】
【表４０】
Figure 2004536736
好ましくは、領域バンド毎に以下の情報が保持される。
【０２７５】
【表４１】
Figure 2004536736
全部で７バイトが与えられる。合計が８バイトであるならば、アドレス生成が簡単化される。そこで、１６個のエントリーは、１６＊８＝１２８バイトが必要であり、これは、４個のキャッシュラインとぴったり合う。アドレスレンジは、０．５ＭＢのＤＲＡＭエリアのスクラッチの内側に入るべきである。なぜならば、他のフェーズが残りの４ＭＢデータエリアを利用するからである。
【０２７６】
所定の画素列を処理し始めるとき、レジスタ値S2StartPixel２５４は０にリセットされる。ＦＩＦＯ内のエントリーがＳ２からＳ１へ進むとき、それらは、既存のS2StartPixel値に加算され（２５５）、現在Ｓ２で定義されているランの正確な位置を与える。ＦＩＦＯ内の３個の興味深いケースの各々を調べると、S2StartPixelはターゲットの黒色エリアのスタートを判定するため使用可能であり（ケース１及び２）、ターゲットの中心にある白色ドットのスタートを判定するため使用可能である（ケース３）。列を処理するアルゴリズムは以下のように表される。
【０２７７】
【表４２】
Figure 2004536736
列の処理に関与するステップ（プロセスColumn）は以下の通りである。
【０２７８】
【表４３】
Figure 2004536736
３種類のケース（処理ケース）の各々に対する処理は以下の通りである。
【０２７９】
ケース１：
【０２８０】
【表４４】
Figure 2004536736
ケース２：
ケース３を識別するためPrevCaseWasCase2フラグ（前のケースはケース２であった）をセットする以外に特別な処理は記録されない（上記の列を処理するステップ３を参照）。
【０２８１】
ケース３：
【０２８２】
【表４５】
Figure 2004536736
所与の列を処理する最後に、現在の列がターゲット検出のための列の最大番号と比較される。許容された列の番号を超えたとき、検出されたターゲットの個数をチェックする必要がある。検出されたものが８個未満であるならば、カードは無効であると見なされる。
【０２８３】
プロセス ターゲット
ターゲットが検出された後、ターゲットを処理する必要がある。全部のターゲットが利用可能であるか、又は一部のターゲットだけが利用可能である。一部のターゲットは誤って検出された可能性もある。
【０２８４】
この処理のフェーズは、できるだけ多数のターゲットの中心を通る数学的な直線を決定する。その直線が通過するターゲットの個数が多いほど、より高い信頼度でターゲット位置が検出される。限界は８ターゲットに設定される。直線が少なくとも８個のターゲットを通過する場合、正しい直線である見なされる。
【０２８５】
力ずくではあるが、簡単なアプローチを採用することは差し支えない。なぜならば、そのように行うための時間があり（以下を参照）、複雑さを低減することによりテストが簡単化されるからである。Target0とTarget1（両方のターゲットが有効であると見なされる場合）の間で直線を決定し、この直線上にあるターゲットの個数を決定する必要がある。次に、Target0とターゲット２の間の直線を決定し、このプロセスを繰り返す。最終的に、Target1と２の間の直線、１と３の間の直線等に同じプロセスを実行し、以下同様に続き、最終的に、Target1４とTarget1５の間の直線に同じプロセスを実行する。全てのターゲットが検出された場合を想定すると、１５＋１４＋１３＋．．．＝９０回の計算（各計算の組は１６回のテストを必要とするので、実際には、１４４０回の計算）を実行し、その直線に沿って最大個数のターゲットが検出された直線を選択する必要がある。ターゲット位置を見つけるためのアルゴリズムは、例えば、以下のようになる：
Figure 2004536736
Figure 2004536736
図３４に示されるように、上記アルゴリズムにおて、TargetA２６１及びTargetBからCurrentLine２６０を決定するため、ターゲット２６１、２６２と、ターゲットＡの位置との間でΔrow（２６４）及びΔcolumn（２６３）を計算することが必要である。Δrow及びΔcolumnを加算することにより、Target0からTarget1、以下同様、へ移動することが可能になる。検出された（実際に検出されたならば）TargetNの位置は、直線上のTargetNの計算された予測位置と比較することができ、許容範囲内に収まるならば、TargetNは直線上にあることが判定される。
【０２８６】
Δrow及びΔcolumnは、
Δrow = (rowTargetA - rowTargetB)/(B - A)
Δcolumn = (columnTargetA- columnTargetB)/(B-A)
により計算される。次に、Target0の位置を、
row = rowTargetA - (A * Δrow)
column = columnTargetA - (A * Δcolumn)
により計算する。
【０２８７】
また、(row, column)を実際のrowTarget0及びcolumnTarget0と比較する。ある予測ターゲットから次のターゲット（例えば、Target0からTarget1）へ移動するためには、Δrow及びΔcolumnをそれぞれrow及びcolumnに加算すればよい。各ターゲットが直線上にあるかどうかをチェックするため、Target0の予測位置を計算し、次に、各ターゲットの座標に対して１回の加算及び１回の比較を実行することが必要である。
【０２８８】
１６個全てのターゲットと最大で９０本の直線との比較の終了後、得られる結果は有効ターゲットを通る最良直線である。その直線が少なくとも８個のターゲットを通過するならば（即ち、MaxFound >= 8）、直線を形成するために十分なターゲットが検出されたことが認められるので、カードを処理することができる。最良直線の通過するターゲットが８個未満であるならば、カードは無効であると見なされる。
【０２８９】
結果として生じるアルゴリズムは、Δrow及びΔcolumnを計算するための１８０回の除算と、Target0の位置を計算するための１８０回の乗算／加算と、２８８０回の加算／比較と、を要する。この処理を実行するための時間は、３６列の画素データを読み出すために要する時間、即ち、３３７４８９２ｎｓである。加算は除算よりも所要時間が短いという事実までを考慮しない場合、３２４０回の数学的演算を３３７４８９２ｎｓ内に実行しなければならない。これは、１演算当たりに約１０４０ｎｓ、即ち、１０４サイクルに相当する。したがって、ＣＰＵは、ターゲットの全ての処理を無事に実行することが可能であり、設計の複雑さは低減される。
【０２９０】
データエッジ境界及びクロックマークに基づく重心の更新
ステップ０：データエリアの位置検出
Target0（図３８の２４１）からデータエリアの左上境界２４４までの行及び列に関する距離は所定の固定距離であり、更に、垂直クロックマーク２７６までには１ドットの列がある。したがって、前の段階で見つかったTargetA、Δrow及びΔcolumn（Δrow及びΔcolumnはターゲット間の距離を表す）は、上述のようにTarget0の重心又は予測位置を計算するため使用される。
【０２９１】
Target0からデータエリアまでの固定画素オフセットはターゲット間の距離（ターゲット間は１９２ドット、Target0とデータエリア２４３の間は２４ドット）と関連付けられるので、単に、Δrow/8をTarget0の重心の列座標に加算すればよい（ドットのアスペクト比は１：１）。最上部座標は、
(columnDotColumnTop= columnTarget0 + (Δrow/8)
(rowDorColumnTop= rowTarget0 + (Δcolumn/8)
として定義される。
【０２９２】
次のΔrow及びΔcolumnは、ターゲット間のドット数によってそれらを除算することにより、（ターゲット間ではなく）単一列内のドット間の画素数を与えるために更新される：
Δrow = Δrow/192
Δcolumn = Δcolumn/192
更に、currentColumnレジスタ（フェーズ２を参照）には−１をセットすることにより、ステップ２の後、フェーズ２が開始したとき、currentColumnレジスタは−１から０へインクリメントする。
【０２９３】
ステップ１：初期重心デルタ（Δ）及びビット履歴の書き出し
これは、フェーズ２のために必要なセットアップ情報を書き込むだけである。
【０２９４】
これは、各行のすべてのΔrow及びΔcolumnのエントリーと、ビット履歴に０を書き込むことによって実現できる。ビット履歴は実際には予測ビット履歴である。なぜならば、クロックマーク列２７６の左側には境界列２７７があり、その前には、白色エリアが存在することがわかっているからである。したがって、ビット履歴は、０１１、０１０、０１１、０１０等である。
【０２９５】
ステップ２：読み出された実際の画素に基づく重心の更新
ビット履歴は、予測クロックマーク及びデータ境界に従ってステップ１でセットアップされる。各ドット行の実際の重心は、予測データを実際の画素値と比較することによって、より正確にセットされる（初期的には０である）。重心更新機構は、フェーズ２のステップ３を実行するだけで実現される。
【０２９６】
フェーズ２−読み出された画素に基づくＡｒｔｃａｒｄからのビットパターン検出及びバイトとしての書き込み
Ａｒｔｃａｒｄ９からのドットは、３列に亘って検出された少なくとも９個の画素が提示されることを要求するので、検出された画素列毎にドット検出計算を実行するポイントは殆ど無い。処理に要する時間は、平均ドット出現に亘って平均化し、利用可能な処理時間を最大化した方がよい。これにより、Ａｒｔｃａｒｄ９からのドットの列の処理を、Ａｒｔｃａｒｄから３列のデータを読み出すために要する時間内に収めることが可能になる。最も可能性の高いケースでは、ドットを提示するために４列を要するが、４番目の列は、あるドットの最後の列であり、且つ次のドットの最初の列である。したがって、処理は３列だけに制限されるべきである。
【０２９７】
ＣＣＤからの画素は、利用可能な時間の１３％内でＤＲＡＭに書き込まれるので、８３％の時間、即ち、９３７４７＊３の８３％＝２８１２４１ｎｓの８３％＝２３３４３０ｎｓは、ドットの１列を処理するために利用可能である。
【０２９８】
利用可能な時間内に、３１５０ドットを検出し、それらのビット値をメモリの生データエリアに書き込むことが必要である。したがって、この処理は以下のステップを必要とする：
Ａｒｔｃａｒｄ上のドットの列毎に、
ステップ０：次のドット列へ進む；
ステップ１：Ａｒｔｃａｒｄドット列の上端及び下端を検出する（クロックマークをチェックする）；
ステップ２：ドット列を処理し、ビットを検出し、ビットを適切に記憶する；
ステップ３：重心を更新する。
【０２９９】
Ａｒｔｃａｒｄの論理的なドット列を処理し、論理的なドット列は１６５画素に亘ってシフトする可能性があるので、最悪のケースでは、少なくとも１６５列がＤＲＡＭに読み込まれるまで、最初の列を処理できない。したがって、フェーズ２は、読み出しプロセスが終了した後、同じ時間で終了する。最悪ケースの時間は、１６５＊９３７４７ｎｓ＝１５４６８２５５ｎｓ、即ち、０．０１５秒である。
【０３００】
ステップ０：次のドットへ前進
次のドットの列へ進むため、Δrow及びΔcolumnをdotColumnTopに加算し、列の上端のドットの重心を得る。最初にこれを行うとき、ビットイメージ画像データエリアの左側のクロックマーク列２７６の所にいるので、第１のデータ列へ進む。Δrow及びΔcolumnは、１列内のドット間の距離を表すので、ドット列の間を移動するために、ΔrowをcolumndotColumnTopに加算し、ΔcolumnをrowdotColumnTopに加算することが必要である。
【０３０１】
処理中の列番号を追跡するため、列番号は、CurrentCoulmnという名称のレジスタに記録される。センサが次のドット列へ進むたびに、CurrentColumnレジスタをインクリメントする必要がある。CurrentColumnレジスタが最初にインクリメントされとき、それは、−１から０へインクリメントされる（フェーズ１のステップ０を参照）。CurrentColumnレジスタは、（maxColumnsに達したときに）読み出しプロセスを終了するときを決定し、（８ドット列毎に１回ずつ）８ビット全部がバイトに書き込まれた後、DataOutPointerを次のバイト情報の列へ進めるために使用される。下位３ビットは、現在のバイトにどのビットまで入るかを決定する。
【０３０２】
ステップ１：Ａｒｔｃａｒｄドット列の上端及び下端の検出
Ａｒｔｃａｒｄからのドット列を処理するため、列の上端及び下端を検出することが必要である。列は、（局所的な歪み等を除いて）列の上端と下端の間に直線を形成すべきである。初期的に、dotCoulumnTopはクロックマーク列２７６を指定する。予測値をトグルさせ、予測値をビット履歴に書き込み、ステップ２へ進むだけでよく、その最初のタスクは、列の最初のデータドットに到達するため、Δrow及びΔcolumnの値をdotColumnTopに加算することである。
【０３０３】
ステップ２：Ａｒｔｃａｒｄのドット列を処理
列の上端及び下端の重心が画素座標に与えられたならば、列は、それらの間に歪み等を原因とする変動ができる限り少ない直線を形成する。
【０３０４】
処理が列の上端（上端重心座標）でスタートし、列の下端へ下がる場合を想定すると、後続の予測ドット重心は、
rownext= row + Δrow
columnnext= column + Δcolumn
として与えられる。
【０３０５】
これは、列の次のドットの予測重心のアドレスを与える。しかし、局部的な歪み及び誤差を考慮するため、直前に所定の行で検出したドットに基づく別のΔrow及びΔcolumnを加算する。このようにして、列の上端から下端を繋ぎ合わせる直線からあるパーセンテージの最大のドリフトに累積する小さいドリフトを考慮することができる。
【０３０６】
したがって、行毎に２個の値を保持するが、行履歴はこのフェーズのステップ３で使用されるので、それらの２個の値は別々のテーブルに格納する：
＊Δrow及びΔcolumn（それぞれ２＠４ビット＝１バイト）；
＊行履歴 （１行毎に３ビット、１バイト当たり２行が格納される）。
【０３０７】
行毎に、重心への変化を決定するため、Δrow及びΔcolumnを読み出すことが必要である。読み出しプロセスは、帯域幅の５％と２個のキャッシュラインを要する：
７６＊（３１５０／３２）＋２＊３１５０＝１３８２４ｎｓ＝帯域幅の５％。
【０３０８】
重心が決定されると、重心の周辺画素は、ドットの状態、即ち、ビットの値を検出するために調べられる。換言すると、ドットは、４×４画素のエリアを覆う。しかし、ドットの解像度の３倍の解像度でサンプリングしているので、ドットの状態、即ち、ビットの値を検出するために必要な画素数はこれよりも遙かに少ない。１回につきアクセスすべき画素列は、３列に過ぎない。
【０３０９】
１％の回転による画素ドリフトのある最悪ケースでは、重心は５７画素行毎に１列ずつシフトするが、ドットの直径が３ドットであるため、ある列は、１７１画素行（３＊５７）に対して有効であろう。１バイトは２画素を含むので、各バッファ読み出し（４個のキャッシュライン）で有効なバイト数は、最悪の場合に（１２８の読み出しのうちの）８６であろう。
【０３１０】
ビットが検出されると、ビットはＤＲＡＭへ書き出すことが必要である。ＤＲＡＭ遅延を最小限に抑えるため、８列からのビットが隣接したバイトのセットとして格納される。所与のドット列からの全てのビットは、データバイト内の次のビット位置に対応するので、そのバイトの古い値を読み出し、新しいビット内でシフトしＯＲ演算し、そのバイトを書き戻すことが可能である。
【０３１１】
読み出し／シフト及びＯＲ演算／書き込みプロセスは２個のキャッシュラインを必要とする。
【０３１２】
所定の行に対するビット履歴を更新するとき、そのビット履歴を読み出し、書き込むことが必要である。１行当たりに必要なビット履歴は３ビットだけであり、２行の履歴を単一バイトに格納することが可能である。読み出し／シフト及びＯＲ演算／書き込みプロセスは２個のキャッシュラインを必要とする。
【０３１３】
ビット検出及び蓄積のために要する総帯域幅は以下の表に掲載されている。
【０３１４】
【表４６】
Figure 2004536736
ドットの検出
重心を与えるドットの値（即ち、ビットの値）を検出するプロセスは、３個の画素値を検査し、ルックアップテーブルから結果を取得することによって実現される。この処理は、かなり簡単であり、図４２に示されている。ドット２９０の半径は約１．５画素である。したがって、重心を支える画素２９１は、その画素内の重心の実際の位置とは無関係に、完全にそのドット値であろう。重心が画素２９１の中心と正確に一致するならば、重心画素の上画素２９２及び下画素２９３、並びに、重心画素の左画素２９４及び右画素２９５は、大部分そのドット値であろう。重心が画素２９５の正確な中心から離れているならば、中心画素以外の画素がそのドットによって１００％覆われる可能性が高い。
【０３１５】
図４２には、中心の左及び下へ偏っている重心だけが示されているが、同じ関係が中心の上側及び右側の重心に対しても成り立つことは明白である。ケース１では、重心は、中央画素２９５の中心と正確に一致する。中心画素２９５はそのドットによって完全に覆われ、上、下、左、及び右の画素もそのドットによって十分に覆われている。ケース２では、重心は、中央画素２９１の中心の左側にある。中心画素は、依然としてドットによって完全に覆われ、中心の左の画素２９４はドットによって完全に覆われている。上画素２９２及び下画素２９３は依然として十分に覆われている。ケース３では、重心は、中央画素２９１の中心の下側にある。中心画素２９１は、依然としてドット２９１によって完全に覆われ、中心の左の画素はドットによって完全に覆われている。中心の左画素２９４及び右画素２９５は依然として十分に覆われている。ケース４では、重心は中央画素の中心の左下にある。中心画素２９１は依然としてドット２９１によって完全に覆われ、中心の左画素２９４、及び中心の下画素２９４はドットによって完全に覆われている。
【０３１６】
重心を更新するアルゴリズムは、以下の３個の代表的な画素を選択し、ドットの値を決定するため、中央画素２９１の中心から重心までの距離を使用する：
第１画素：重心を含む画素
第２画素：重心のＸ座標（列値）が＜１／２である場合、第１画素の左側の画素であり、さもなければ、第１画素の右側の画素
第３画素：重心のＹ座標（行値）が＜１／２である場合、第１画素の上側の画素であり、さもなければ、第１画素の下側の画素。
【０３１７】
図４３に示されるように、各画素の値は、予め計算されたルックアップテーブル３０１へ出力される。３個の画素は１２ビットのルックアップテーブルへ供給され、このルックアップテーブルはドットの値、即ち、オン又はオフを示す単一ビットを出力する。ルックアップテーブル３０１は、チップ定義時に構築され、約５００ゲートにまとめられる。ルックアップテーブルは、簡単な閾値テーブルでもよいが、但し、中心画素（第１画素）は重く重み付けされる。
【０３１８】
ステップ３：列において行毎に重心Δｓの更新
Δｓ処理の考え方は、現在列において、行毎に予測重心位置で完全なドットを生成するため、前のビット履歴を使用することである。実際の（ＣＣＤからの）画素は、予測完全画素と比較される。両方が一致する場合、実際の重心位置は正確に予測位置に含まれるので、重心Δｓは有効であり、更新する必要がない。さもなければ、予測重心位置を実際のデータに最も良く適合させるため、重心Δｓを更新するプロセスを行うことが必要である。新しい重心Δｓは次の列のドットを処理するために使用される。
【０３１９】
重心Δｓの更新は、下記の理由で、ステップ２からの後続のプロセスとして実行される：なぜならば、
設計の複雑さを軽減し、それにより、十分な帯域幅が残っているフェーズ１のステップ２として実行でき、ＤＲＡＭバッファを再使用できるようになり、
重心更新に必要な全てのデータが特殊なパイプライン化を行うことなく、プロセスのスタート時に利用できることが保証されるからである。
【０３２０】
重心Δは、複雑さを低減するため、Δcolumn及びΔrowとして処理される。
【０３２１】
所与のドットは直径が３ドットであるが、４×４の画素エリアに出現する可能性が高い。しかし、あるドットのエッジは、結果的に、次のドットのエッジと同じ画素に含まれる。このため、重心更新のためには、所与の単一ドットに関する情報以外の情報が必要である。
【０３２２】
図４４には、前の列からの単一のドット３１０が所与の重心３１１と共に示されている。本例では、ドット３１０は、４個の画素列３１２から３１５の範囲にΔが広がり、実際上、前のドット列のドット（座標=(Prevcolumn, CurrentRow)）の一部は、現在行のドットの現在列に入り込んでいる。現在の行及び列のドットが白色であるならば、前の列のドットからのドット情報（現在の列のドットは白色）しか存在しないので、前のドット列から最も右側にある画素列３１４は小さい値であると予測される。このことから、この画素列３１５における画素値が高くなればなるほど、重心がより右側になることがわかる。勿論、右側のドットも黒色であるならば、サブピクセルから情報を獲得できないので、重心を調整することができる。同様のことは、ドット座標(Prevcolumn, CurrentRow)における左、上及び下のドットについても成り立つ。
【０３２３】
このことから、最大で５個の画素列及び画素行が必要であることがわかる。行及び列の重心Δｓを別々に考慮し、それらを９０度だけ回転した同じ問題として取り扱うことにより、状況を簡単化することが可能である。
【０３２４】
水平方向のケースを最初に説明すると、予測画素が検出画素と一致しない場合、列重心Δｓを変更することが必要である。ビット履歴から、現在ドット列の現在行に対して見つかったビットの値、直前のドット列、及び二つ前のドット列がわかる。予測重心位置もわかっている。これらの二組の情報を使用することにより、読み出しが完全であるならば、２０ビットの予測ビットパターンを生成することが可能である。２０ビットのビットパターンは水平方向次元で５画素毎の予測Δ値を表現する。１番目のニブルは、最も左側のドットの最も右側の画素を表現する。次の３個のニブルは、前の列からドット３１０の中心を通る３画素を表現し、最後のニブルは（現在列から）最も右側のドットの最も左側の画素３１７を表現する。
【０３２５】
予測重心が画素の中心である場合、２０ビットパターンは以下の表に基づくことが予測される。
【０３２６】
【表４７】
Figure 2004536736
中心ドットの左側及び右側の画素は、ビットが０であるか、又は１であるかに応じて、それぞれ、０又はＤである。中心の３画素は、ビットが０であるか、又は１であるかに応じて、それぞれ、０００又はＤＦＤである。これらの値は、所与の画素に対してドットによって占められた物理的なエリアに基づいている。画素の正確な中心から重心までの距離に依存して、僅かにシフトしたデータを予測し、これは、実際に中心画素の両側の画素だけに影響を与える。１６通りの可能性があるので、中心からの距離を１６で除算し、予測画素をシフトさせるためその量を使用することができる。
【０３２７】
２０ビットの５個の画素予測値が決定されると、それは読み出された実際の画素と比較される。これは、画素単位で、読み出された実際の画素から予測画素を減算し、最後に、予測Δ値からの距離を獲得するため、それらの差をまとめて加算することにより行われる。
【０３２８】
図４５は、上記アルゴリズムを実現する一形態の説明図であり、ビット履歴３２２及び重心小数コンポーネント３２３を受け取り、対応した２０ビットの数３２４を出力するルックアップテーブル３２０が含まれ、２０ビットの数３２４は、中心画素入力３２６から減算３２１され、画素差３２７が生成される。
【０３２９】
このプロセスは、予測重心に関して、Δcolumnの量１による重心の左シフト及び右シフトに対して１回ずつ実行される。実際の画素からの差が最も小さい重心は、「勝者」であると見なされ、それに応じてΔcolumnが更新される（「変更無し」が望ましい）。その結果として、Δcolumnは、ドット列毎に１よりも大きく変更されることはない。
【０３３０】
このプロセスは垂直方向画素に対しても繰り返され、その結果としてΔrowが更新される。
【０３３１】
ここで、並列化できる見通しはかなり高い。ＡＣＰユニット３１に対して選択されたクロックのレートに依存して、これらのユニットは直列に配置することができ（これにより、３種類のΔのテストは連続したクロックサイクルで行われる）、又は並列に配置することができ、これにより、３種類のテストを同時に行うことができる。クロックレートが十分に高速であるならば、並列化の必要性はない。
【０３３２】
帯域幅初期化
Δｓの古いΔを読み出し、それらを再度書き出すことが必要である。これは、帯域幅の１０％を要する：
２＊（７６（３１５０／３２）＋２＊３１５０）＝２７６４８ｎｓ＝帯域幅の１０％。
【０３３３】
Δｓを更新するとき、所与の列のビット履歴を読み出すことが必要である。各バイトは２個の行のビット履歴を含むので、帯域幅の２．５％を要する：
７６（（３１５０／３２）／２）３２）＋２＊（３１５０／２）＝４０８５ｎｓ＝帯域幅の２．５％。
【０３３４】
１％の回転によって画素がドリフトする最悪ケースでは、重心は５７画素行毎に１列だけシフトするが、ドットの直径は３画素であるため、所与の画素列は、１８１画素行（３＊５７）に対して有効である。バイトは２画素を収容するので、キャッシュ読み出しにおいて有効なバイト数は最悪のケースで（１２８回の読み出しのうちの）８６である。５列に対する最悪ケースのタイミングは、したがって、３１％帯域幅である：
５＊（（（９４５０／（１２８＊２））＊３２０）＊１２８／８６）＝８８１１２ｎｓ＝帯域幅の３１％。
【０３３５】
重心Δを更新するために必要な総帯域幅は以下の表に掲載されている。
【０３３６】
【表４８】
Figure 2004536736
フェーズ２のメモリ使用量
２ＭＢのビットイメージＤＲＡＭエリアは、フェーズ２処理中に読み書きされる。２ＭＢ画素データＤＲＡＭエリアは読まれる。
【０３３７】
０．５ＭＢのスクラッチＤＲＡＭエリアは行データを格納するため使用される。即ち、
【０３３８】
【表４９】
Figure 2004536736
フェーズ３−生データのスクランブル解除及びＸＯＲ演算
図３７を参照すると、復号化の次のステップは、生データのスクランブル解除及びＸＯＲ演算である。Ａｒｔｃａｒｄから取得されるような２ＭＢバイト画像は、スクランブル処理され、ＸＯＲ演算された形式である。これは、フェーズ４におけるリード・ソロモンデコーダに必要なビットイメージを得るためにスクランブル解除及び再ＸＯＲ演算を必要とする。
【０３３９】
図４６を参照すると、スクランブル解除プロセス３３０は、２ＭＢのスクランブル付きのバイト画像３３１を取得し、スクランブル解除された２ＭＢ画像３３２を書き込む。このプロセスは、同じ場所で合理的に実行することが不可能であるため、２組の２ＭＢエリアが利用される。スクランブル付きのデータ３３１は、１６×１６配列に並べられたシンボルブロック順であり、シンボルブロック０（３３４）は、ランダムな順序の、あらゆる符号語からの全てのシンボル０を含む。シンボルブロック１は、ランダムな順序で全ての符号語からの全てのシンボル１を含み、以下同様である。２５５個のシンボルしかないので、２５６番目のシンボルブロックは、現時点では使用されない。
【０３４０】
線形フィードバックシフトレジスタは、シンボルブロック、例えば、シンボルブロック３３４内の位置と、そのシンボルブロックが由来する符号語、例えば、符号語３５５との間の関係を決定するため使用される。これは、元のＡｒｔｃａｒｄ画像を生成したときと同じシードが使用される限り機能する。時間のボトルネックは、ＤＲＡＭの非順次アドレスへの読み出し／書き込みの準備完了を待機することであるため、他のソースラインからのバイトと、０ｘＡＡ及び０ｘ５５とのＸＯＲ演算は、（時間的に）実質的に制約がない。
【０３４１】
スクランブル解除及びＸＯＲ演算プロセスのタイミングは、実質的に、２ＭＢのランダムバイト読み出しと、２ＭＢのランダムバイト書き込みであり、即ち、
２＊（２ＭＢ＊７６ｎｓ＋２ＭＢ＊２ｎｓ）＝３２７１５５７１２ｎｓ、つまり、約０．３３秒である。このタイミングはキャッシュ処理を想定していない。
【０３４２】
フェーズ４−リード・ソロモン復号
このフェーズはループであり、ビットイメージ内のデータのコピーに対して繰り返され、復号が成功するか、又は復号しようとするコピーが無くなるまで、データのコピーをリード・ソロモン復号モジュールへ送る。
【０３４３】
使用されるリード・ソロモンデコーダは、適切にプログラミングされたＶＬＩＷプロセッサでもよく、或いは、ＬＳＩロジックのL64712のような別個のハードワイヤードでもよい。L64712は、１秒当たり５０Ｍビット（毎秒約６．２５ＭＢ）のスループットを備えているので、時間は、２ＭＢの読み出し及び１ＭＢの書き込みのためのメモリアクセス時間（順次アクセスの場合５００ＭＢ／秒）ではなく、むしろ、リード・ソロモンデコーダの速度によって制約される。最悪ケースで要する時間は、２／６．２５秒＝約０．３２秒である。
【０３４４】
フェーズ５ Ｖａｒｋスクリプトの実行
Ａｒｔｃａｒｄ９を読み出し、それを復号化するために要する総時間は、約２．１５秒である。ユーザにとっての明らかな遅れは、実際には、０．６５秒（フェーズ３及び４の合計）に過ぎない。なぜならば、Ａｒｔｃａｒｄは、１．５秒後に動きを止めるからである。
【０３４５】
Ａｒｔｃａｒｄがロードされると、Ａｒｔｖａｒｋスクリプトは解釈される。直ちにスクリプトを実行するのではなく、スクリプトは、「プリント」」ボタン１３（図１）を押したときに限り実行される。スクリプトを実行するために取られる措置は、スクリプトの複雑さに大きく依存し、プリントボタン及び実際のプリントボタンを押下し、実際のプリントが行われるまでの間に認識される遅れを考慮しなければならない。
【０３４６】
代替Ａｒｔｃａｒｄフォーマット
勿論、他のａｒｔｃａｒｄのフォーマットも考えられる。以下では、多数の好適な特徴を備えたこのような新しい代替ａｒｔｃａｒｄフォーマットについて説明する。以下では、代替Ａｒｔｃａｒｄデータフォーマット、ユーザデータを代替Ａｒｔｃａｒｄ上のドットにマッピングする機構、及びリソースが不足している組込型システムで使用するための高速代替Ａｒｔｃａｒｄ読み出しアルゴリズムを説明する。
【０３４７】
代替Ａｒｔｃａｒｄの概要
代替Ａｒｔｃａｒｄは、組込型アプリケーション及びＰＣ型アプリケーションの両方で使用され、大容量のデータ又はコンフィギュレーション情報への使い易いインタフェースを提供する。
【０３４８】
代替Ａｒｔｃａｒｄの裏面は（データを保存するので）アプリケーションとは無関係に同一の外観を有するが、代替Ａｒｔｃａｒｄの表面はアプリケーションに依存している。表面はアプリケーションとの関係においてユーザに意味がなければならない。
【０３４９】
代替Ａｒｔｃａｒｄ技術は、印刷解像度とは独立にすることができる。カード上にドットとしてデータを保存する考え方は、（解像度を上げることによって）同じ空間により多くのドットを配置することができるならば、それらのドットがより多くのデータを表現し得るということを意味するに過ぎない。好適な実施例は、例示的なＡｒｔｃａｒｄとしての８６ｍｍ×５５ｍｍカード上で１６００ｄｐｉの印刷を利用することを想定するが、他の等価的なレイアウト、他のカードサイズのためのデータサイズ、及び／又は、他の印刷解像度に決定することは容易である。印刷解像度とは無関係に、読み出し技術はそのまま維持される。全ての復号化及びその他のオーバーヘッドを考慮した後、代替Ａｒｔｃａｒｄは、１６００ｄｐｉまでの印刷解像度で、最大で１メガバイトのデータを保存することが可能である。代替Ａｒｔｃａｒｄは、１６００ｄｐｉを超える印刷解像度で、数メガバイトのデータを保存することが可能である。以下の二つの表は、ある印刷解像度に対する代替Ａｒｔｃａｒｄの実効データ記憶容量を要約するものである。
【０３５０】
代替Ａｒｔｃａｒｄのフォーマット
代替Ａｒｔｃａｒｄ上のデータ構造は、データの復元を補助するため特別に設計されている。このセクションは代替Ａｒｔｃａｒｄのデータ（裏）面のフォーマットを説明する。
【０３５１】
ドット
代替Ａｒｔｃａｒｄのデータ面のドットはモノクロでもよい。例えば、黒色ドットが、所定の望ましい印刷解像度で白色背景に印刷される。その結果として、「黒色ドット」は物理的に「白色ドット」から区別される。図４７には、黒色ドット及び白色ドットの拡大図の様々な例が示されている。白色背景上の黒色ドットのモノクロ方式は、好ましくは、ブラー効果のある読み出し環境においてダイナミックレンジを最大にするために選択される。黒色ドットが特定のピッチ（例えば、１６００ｄｐｉ）で印刷されているとしても、ドット自体は、ドットが隣接させて印刷されたときに、隣接した直線が作成されるように、少し大きくされる。ドットは、実際には滲みの結果として一つに併合されるかもしれないが、図４７の例示的な画像では併合されていない。黒色のキザキザはもっと取り除かれるであろう。好適な実施例に記述された代替Ａｒｔｃａｒｄは、ドットサイズの柔軟に変化することを許容するが、最良の結果を得るためには、正確なドットサイズ、及び特定の印刷技術用のインク／印刷動作をより詳細に調べるべきである。
【０３５２】
このＡｒｔｃａｒｄの実施例の説明中、用語ドットは、代替Ａｒｔｃａｒｄ上に物理的に印刷されたドット（インク、熱、電子写真、ハロゲン化銀等）を意味する。代替Ａｒｔｃａｒｄリーダーが代替Ａｒｔｃａｒｄを走査するとき、ドットは、ナイキストの定理を充たすために、少なくとも印刷された解像度の２倍でサンプリングされる必要がある。用語画素は、代替Ａｒｔｃａｒｄリーダー装置からのサンプル値を意味する。例えば、１６００ｄｐｉのドットが４８００ｄｐｉで走査されるとき、ドットの各次元に３個の画素、即ち、１ドット当たりに９個の画素が存在する。サンプリングプロセスは後述される。
【０３５３】
図４８を参照すると、典型的な代替Ａｒｔｃａｒｄのデータ面１１０１が示されている。各代替Ａｒｔｃａｒｄは、白色境界領域１１０３によって囲まれた「アクティブ」領域１１０２により構成される。白色境界１１０３は、データ情報を格納しないが、代替Ａｒｔｃａｒｄリーダーによってホワイトレベルを較正するため使用される。アクティブ領域は、データブロック、例えば、１１０４の配列であり、各データブロックは、８個の白色ドット、例えば、１１０６のギャップによって隣のデータブロックから分離されている。印刷解像度に依存して、代替Ａｒｔｃａｒｄ上のデータブロック数は変化する。１６００ｄｐｉの代替Ａｒｔｃａｒｄ上で、配列は８×８でもよい。各データブロック１１０４は、６２７×３９４ドットの次元を有する。ブロック間ギャップ１１０６が８白色ドットである場合、代替Ａｒｔｃａｒｄのアクティブエリアは、５０７２×３２０８ドット（１６００ｄｐｉのとき、８．１ｍｍ×５．１ｍｍ）である。
【０３５４】
データブロック
図４９を参照すると、単一のデータブロック１１０７が示されている。代替Ａｒｔｃａｒｄのアクティブ領域は、同一構造のデータブロック１１０７の配列により構成される。各データブロックの構造は、クロックマーク１１０９によって囲まれたデータ領域１１０８と、境界１１１０と、Target1１１１である。データ領域は、符号化データだけを含み、クロックマーク、境界、及びターゲットは、特に、データ領域の位置検出を補助し、領域内からのデータの正確な復元を保証するために設けられる。
【０３５５】
各データブロック１１０７の次元は、６２７×９３４ドットである。この中で、５９５×３８４ドットの中央エリアはデータ領域１１０８である。周囲ドットは、クロックマーク、境界、及びターゲットを保持するため使用される。
【０３５６】
境界及びクロックマーク
図５０はデータブロックを示し、図５１及び図５２は、そのデータブロックの拡大エッジ部分を示す。図５１及び図５２に示されるように、二つの５ドット高の境界及びクロックマーク領域１１７０及び１１７７が各データブロックに存在し、一方はデータ領域の上方に、もう一方はデータ領域の下側にある。例えば、上端の５ドット高領域は、（データブロックの長辺を引き延ばす）外側黒色ドット境界線１１１２と、（境界線が独立していることを保証する）白色ドット分離線１１１３と、３ドット高のクロックマークの組１１１４と、により構成される。クロックマークは、白色及び黒色行の間で交互に代わり、黒色ブロックの両端から８番目の列で黒色クロックマークから始まる。クロックマークドットとデータ領域内のドットとの間は分離されていない。
【０３５７】
クロックマークは、代替Ａｒｔｃａｒｄが１８０度回転させて挿入された場合に、同じ相対的な境界／クロックマーク領域が出現するという点で対称性がある。境界１１１２、１１１３は、データがデータ領域から読み出されるときに、垂直方向に追従するため、代替Ａｒｔｃａｒｄが使用することを意図されている。クロックマーク１１１４は、データがデータ領域から読み出されるときに、水平方向に追跡することが意図されている。白色のドット直線による境界とクロックマークの分離は、読み取り中にブラー効果が発生する結果として望ましい。境界は、このようにして、両側が白色の黒色直線になり、読み出し時の周波数応答の改良に役立つ。白色と黒色の間で交互に代わるクロックマークは、垂直次元ではなく、水平次元である点を除いて、類似した結果を生ずる。任意の代替Ａｒｔｃａｒｄは、追跡のために使用することを意図しているならば、クロックマーク及び境界の位置を見つけなければならない。次のセクションは、クロックマーク、境界及びデータへの方向を示すため設計されたターゲットを取り扱う。
【０３５８】
ターゲット領域内のターゲット
図５４に示されるように、二つの１５ドット幅のターゲット領域１１１６及び１１１７が各データブロックに存在する。一方はデータ領域の左側に存在し、他方はデータ領域の右側に存在する。ターゲット領域は、方位のため使用される１列のドットによってデータ領域から分離される。ターゲット領域１１１６及び１１１７の目的は、クロックマーク、境界、及びデータ領域までの進み方を指定することである。各ターゲット領域は、６個のターゲット、例えば、１１１８を含み、６個のターゲットは、代替Ａｒｔｃａｒｄリーダーによって簡単に検出できるように設計される。次に、図５３を参照すると、単一Target1１２０の構造が示されている。各Target1１２０は、１５×１５ドットの黒色正方形であり、中心構造１１２１とランレングス符号化ターゲット番号１１２２と、を含む。中心構造１１２１は、単純な白色十字であり、ターゲット番号コンポーネント１１２２は、単純な２列の白色ドットであり、各列はターゲット番号の各部分に対し２ドットの長さである。したがって、ターゲット番号１のターゲットｉｄの１１２２は２ドットの長さであり、ターゲット番号２のターゲットｉｄの１１２２は４ドット幅であり、以下同様に続く。
【０３５９】
図５４に示されるように、ターゲットは、カード挿入に関して回転不変性を有するように配置される。即ち、左のターゲットと右のターゲットは、１８０度回転している点を除いて同じである。左のターゲット領域１１１６において、ターゲットは、Target1から６が上端から下端へそれぞれ位置決めされるように配置される。右のターゲット領域において、ターゲットは、ターゲット番号１から６が下端から上端へ位置決めされるように配置される。ターゲット番号ｉｄは、常に、データ領域までの半分のところにある。図５４の拡大部分図は、右のターゲットが、１８０度回転している点を除いて、左のターゲットと同一である様子を明瞭に示している。
【０３６０】
図５５に示されるように、Target1１２４及び１１２５は、特に、中心が５５ドット離されてターゲット領域内に配置される。その上、Target1（１１２４）の中心から上部クロックマーク領域の第１のクロックマークドット１１２６までの距離は５５ドットであり、ターゲットの中心から下部クロックマーク領域の第１のクロックマークドット（図示せず）までの距離は５５ドットである。両方の領域の第１の黒色クロックマークは、ターゲット中心とちょうど一致して始まる（８番目のドット位置は１５ドット幅のターゲットの中心である）。
【０３６１】
図５５の略構成図には、ターゲット中心の間の距離と、上部境界／クロックマーク領域内オンTarget1（１１２４）から第１の黒色クロックマーク（１１２６）の第１のドットまでの距離が示されている。上部及び下部の両方のターゲットからクロックマークまでの距離は５５ドットであり、代替Ａｒｔｃａｒｄの両側は対称性があるため（１８０度回転しているため）、カードは、左から右へ、又は右から左へ読み出される。読み出し方向とは無関係に、方位はデータ領域からデータを抽出するため決定する必要がない。
【０３６２】
方位列
図５６に示されるように、各データブロックには２個の１ドット幅の方位列１１２７及び１１２８が存在する。一方はデータ領域の直ぐ左側にあり、他方はデータ領域の直ぐ右側にある。方位列は、代替Ａｒｔｃａｒｄリーダーに方向情報を与えるため設けられる。（左ターゲットの右にある）データ領域の左側には、単一の白色ドット列１１２７が隣接する。（右ターゲットの左にある）データ領域の右側には、単一の黒色ドット列１１２８が隣接する。ターゲットは回転不変性があるので、これらの二つのドット列によって、代替Ａｒｔｃａｒｄリーダーは、代替Ａｒｔｃａｒｄの方向、即ち、カードが正しく挿入されたか、又は逆向きに挿入されたかを決定できるようになる。代替Ａｒｔｃａｒｄの観点からは、ドットの劣化が無いと仮定すると、次の二つの可能性が存在する。即ち：
＊データ領域の左側のドット列が白色であり、データ領域の右側の列が黒色であるならば、リーダーは、カードが書き込まれたときと同じように挿入されたことを認識する；
＊データ領域の左側のドット列が黒色であり、データ領域の右側の列が白色であるならば、リーダーは、カードが後ろ向きに挿入され、データ領域がそれに応じて回転していることを認識する。リーダーは、代替Ａｒｔｃａｒｄから正しく情報を復元するため、適切な動作を選択しなければならない。
【０３６３】
データ領域
図５７に示されるように、データブロックのデータ領域は、各列が３８４ドットを含む５９５列により構成され、全部で２２８４８０ドットがある。これらのドットは、原データを得るために、解釈され、復号化される。各ドットは単一ビットを表現するので、２２８４８０ドットは２２８４８０ビット、即ち、２８５６０バイトを表現する。各ドットの解釈は以下の通りである。
【０３６４】
【表５０】
Figure 2004536736
しかし、ドットから得られたビットの実際の解釈は、原データから代替Ａｒｔｃａｒｄのデータ領域内のドットへのマッピングの理解が必要である。
【０３６５】
原データのデータ領域ドットへのマッピング
次に、最大サイズが９１００８２バイトの原データファイルを取得し、それを、１６００ｄｐｉ代替Ａｒｔｃａｒｄ上の６４個のデータブロックのデータ領域内のドットへマッピングするプロセスを説明する。代替Ａｒｔｃａｒｄリーダーは、代替Ａｒｔｃａｒｄ上のドットから原データを抽出するためこのプロセスを逆転するであろう。一見して、データをドットにマッピングすることは簡単なことに思われ、即ち、２値データは１と０により構成されるので、黒色ドット及び白色ドットを簡単にカードに書き込むことができるであろう。しかし、この方式は、インクがフェイドし、カードの一部がごみ、汚れ、或いは、場合によっては傷によって損なわれることを許容しない。誤り検出符号化を行わない限り、カードから取得されたデータが正確であるかどうかを検出する方法は無い。更に、冗長符号化を行わない限り、検出された誤りを正す方法はない。したがって、マッピングプロセスの目的は、データ復元を非常に確実に行い、代替Ａｒｔｃａｒｄリーダーに、データを正しく読み出したことを認識する能力を与えることである。
【０３６６】
原データファイルをデータ領域ドットへマッピングするために、以下の三つの基本的なステップが関係する：
＊原データを冗長符号化する；
＊局部的に生じた代替Ａｒｔｃａｒｄの損傷の影響を低減するため、符号化データをシ決定論的にャッフルする；
＊シャッフルされた符号化データをドットとして代替Ａｒｔｃａｒｄのデータブロックに書き込む。
【０３６７】
これらの各ステップは以下のセクションで詳細に考察される。
【０３６８】
リード・ソロモン符号化を使用する冗長符号
データの代替Ａｒｔｃａｒｄへのマッピングは、冗長符号化を利用する方法に大きく依存している。バースト誤りを取り扱い、最小限の冗長性で効率的に誤りを検出し訂正する能力を備えているリード・ソロモン符号化を選択する方が好ましい。リード・ソロモン符号化は、Ｗｉｃｋｅｒ， Ｓ． と Ｂｈａｒｇａｖａ， Ｖ． による''Ｒｅｅｄ−Ｓｏｌｏｍｏｎ Ｃｏｄｅｓ ａｎｄ ｔｈｅｉｒ Ａｐｐｌｉｃａｔｉｏｎ''， ＩＥＥＥ Ｐｒｅｓｓ， １９９４、Ｒｏｒａｂａｕｇｈ， Ｃによる''Ｅｒｒｏｒ Ｃｏｄｉｎｇ Ｃｏｏｋｂｏｏｋ''， ＭｃＧｒａｗ−Ｈｉｌｌ， １９９４、及びＬｙｐｐｅｎｓ， Ｈ．による''Ｒｅｅｄ−Ｓｏｌｏｍｏｎ Ｅｒｒｏｒ Ｃｏｒｒｅｃｔｉｏｎ''， Ｄｅ． Ｄｏｂｂ'ｓ Ｊｏｕｒｎａｌ， Ｖｏｌｕｍｅ ２２， Ｉｓｓｕｅ １， Ｊａｎｕａｒｙ １９９７のような標準的なテキストで適切に説明されている。
【０３６９】
リード・ソロモン符号化用の様々なパラメータを使用することが可能であり、異なるシンボルサイズ及び異なる冗長性レベルが含まれる。好ましくは、以下の符号化パラメータ、
＊ｍ＝８
＊ｔ＝６４
が使用される。
【０３７０】
ｍ＝８とすることは、シンボルサイズが８ビット（１バイト）であることを意味する。また、リード・ソロモン符号化されたブロックサイズｎは２５５バイト（２8−１シンボル）であることを意味する。最大でｔ個のシンボルの訂正を行うため、最終的なブロックサイズで２ｔ個のシンボルが冗長シンボルを用いて採用されなければならない。ｔ＝６４とすることは、誤りがある場合に、１ブロック毎に６４バイト（シンボル）を訂正可能であることを意味する。２５５バイトの各ブロックは、１２８（２×６４）冗長バイトを有し、残りの１２７バイト（ｋ＝１２７）は原データを保持するため使用される。このようにして、
＊ｎ＝２５５
＊ｋ＝１２７
である。
【０３７１】
実際の結果では、１２７バイトの原データが符号化され、２５５バイトブロックのリード・ソロモン符号化データが得られる。符号化された２５５バイトブロックは、代替Ａｒｔｃａｒｄ上に記憶され、その後、代替Ａｒｔｃａｒｄリーダーの復号化によって元の１２７バイトに戻される。データブロックのデータ領域の単一列内の３８４ドットは、４８バイト（３８４／８）を保持し得る。５９５列は２８５６０バイトを保持し得る。これは、１１２個のリード・ソロモンブロックに達する（各ブロックは２５５バイトを含む）。完全な代替Ａｒｔｃａｒｄの６４個のデータブロックは、全部で７１６８個のリード・ソロモンブロック（１リード・ソロモンブロック当たりに２５５バイトのとき、１８２７８４０バイト）を保持し得る。７１６８個のリード・ソロモンブロックのうちの２個は、制御情報のため確保されるが、残りの７１６６個はデータを記憶するため使用される。各リード・ソロモンブロックは１２７バイトの実際のデータを保持し、代替Ａｒｔｃａｒｄ上に記憶できるデータの総量は９１００８２バイト（７１６６×２７）である。原データがこの総量未満である場合、データは、正確な個数のリード・ソロモンブロックに適合させるため、符号化することができ、次に、符号化されたブロックは、７１６６個の全てが使用されるまで複製可能である。図５８は利用される符号化の全体的な形態の説明図である。
【０３７２】
２個の制御ブロック１１３２及び１１３３の各々は、残りの７１６６個のリード・ソロモンブロックを復号化するために必要な同じ符号化情報、即ち、
フルメッセージ（１６ビット格納ロー／ハイ）中のリード・ソロモンブロックの個数と、
メッセージ（８ビット）の最後のリード・ソロモンブロック内のデータバイトの個数と、
を収容する。
【０３７３】
これらの２個の数は、３２回繰り返され（９６バイトを消費）、残りの３１バイトは確保され、０にセットされる。各制御ブロックは、次に、リード・ソロモン符号化され、１２７バイトの制御情報は２５５バイトのリード・ソロモン符号化データに変換される。
【０３７４】
制御ブロックは、生き残る可能性を高くするため２回記憶される。その上、制御ブロック内のデータの繰り返しは、リード・ソロモン符号を使用する場合に特に重要である。間違いの無いリード・ソロモン符号化ブロックにおいて、データの最初の１２７バイトは、正しく原データであり、もし、制御ブロックが復号化に失敗したとき（６４個を超えるシンボルに誤りがあるとき）、原メッセージを復元するために参照することができる。このようにして、制御ブロックが復号化に失敗した場合、２個の復号化パラメータの最も確からしい値を決定するために、３バイトのセットを検査することができる。復元可能であることは保証されないが、冗長性によって可能性は高くなる。例えば、制御ブロックの最後の１５９バイトが破壊され、最初の９６バイトは完全に大丈夫である。最初の９６バイトを参照すると、数字の繰り返しセットが見つかる。これらの数字は、残りの７１６６個のリード・ソロモンブロックにあるメッセージの残りの部分を復号化するため巧く利用することができる。
【０３７５】
一例として、正確に９９６７バイトのデータを含むデータファイルを想定する。必要なリード・ソロモンブロックの数は７９個である。最初の７８個のリード・ソロモンブロックは完全に利用され、９９０６バイト（７８×１２７）が使用される。７９番目のブロックには、６１バイトのデータしか含まれない（残りの６６バイトは全て０である）。
【０３７６】
代替Ａｒｔｃａｒｄは、７１６８個のリード・ソロモンブロックにより構成される。最初の２ブロックは制御ブロックであり、次の７９ブロックは符号化データであり、次の７９ブロックは符号化データの複製であり、次の７９ブロックは符号化データの別の複製であり、以下同様に続く。７９個のリード・ソロモンブロックを９０回記憶した後、残りの５６個のリード・ソロモンブロックは、７９ブロックの符号化データのうちの最初の５６ブロックの別の複製である（符号化データの最後の２３ブロックは、代替Ａｒｔｃａｒｄ上に十分な場所が存在しないので、これ以上記憶されない）。リード・ソロモン符号化される前の各制御ブロックデータ内の１２７バイトの１６進表現が図５９に示されている。
【０３７７】
符号化データのスクランブル処理
全ての符号化ブロックがメモリ内に隣接して格納されているならば、最大で１８２７８４０バイトのデータ（２個の制御ブロックと、７１６６個の情報ブロックとを合わせて全部で７１６８個のリード・ソロモン符号化ブロック）を代替Ａｒｔｃａｒｄ上に記憶することができる。好ましくは、データは、この段階で代替Ａｒｔｃａｒｄ上にそのまま記憶されるのではなく、即ち、１個のリード・ソロモンブロックの２５５バイトの全てがカード上で物理的に一体として記憶されるのではない。カードに物理的な破損を生じさせるごみ、汚れ、又は歪みは、一つのリード・ソロモンブロック内の６４バイト以上を破壊する可能性があり、そのブロックは復元できなくなる。リード・ソロモンブロックの複製が無い場合、代替Ａｒｔｃａｒｄの全体を復号化し得ないことになる。
【０３７８】
これに対するソリューションは、代替Ａｒｔｃａｒｄ上に多数のバイトが存在し、代替Ａｒｔｃａｒｄは合理的な物理サイズを有するという点を活かすことである。したがって、データはスクランブル処理され、一つのリード・ソロモンブロックからのシンボルが相互に接近しないことが保証される。勿論、カードが劣化する異状ケースでは、リード・ソロモンブロックを復元することは不可能であるが、平均的に、データのスクランブル処理によってカードを非常に頑強にすることができる。選択されたスクランブル方式は単純であり、図１４に概略的に示されている。リード・ソロモンブロックからのバイト０の全ては、まとめて配置され（１１３６）、次に、全てのバイト１等も同様である。したがって、７１６８個のバイト０と、７１６８個のバイト１等が存在する。代替Ａｒｔｃａｒｄ上の各データブロックは２８５６０バイトを記憶することができる。この結果として、代替Ａｒｔｃａｒｄ上の６４個のデータブロックの各々に、各リード・ソロモンブロックからの約４バイトが収容される。
【０３７９】
このスクランブル方式の下では、代替Ａｒｔｃａｒｄ上の１６個のデータブロック全体に対する完全なダメージによって、１リード・ソロモンブロック毎に６４個のシンボル誤りが生じる。即ち、代替Ａｒｔｃａｒｄにその他のダメージが無い場合、たとえデータの複製が無くても、全てのデータは完全に復元可能である。
【０３８０】
スクランブル処理された符号化データを代替Ａｒｔｃａｒｄへ書き込み
原データがリード・ソロモン符号化され、複製され、スクランブル処理されると、１８２７８４０バイトのデータを代替Ａｒｔｃａｒｄに記憶する必要がある。代替Ａｒｔｃａｒｄ上の６４個のデータブロックの各々は、２８５６０バイトを記憶する。
【０３８１】
データは、単純に代替Ａｒｔｃａｒｄのデータブロックへ書き出されるので、第１のデータブロックはスクランブル付きデータのうちの最初の２８５６０バイトを格納し、第２のデータブロックは次の２８５６０バイトを格納し、以下同様に続く。
【０３８２】
図６１に示されるように、データブロック内で、データは列に関して左から右へ書き込まれる。このため、データブロック内の最も左側の列は、２８５６０バイトのスクランブル付きデータのうちの最初の４８バイトを格納し、最後の列は、２８５６０バイトのスクランブル付きデータのうちの最後の４８バイトを格納する。列内では、バイトは、ビット７から始めて、同時に１ビットずつ、上から下へ書き込まれ、ビット０で終了する。ビットがセット（１）されている場合、黒色ドットが代替Ａｒｔｃａｒｄに配置され、ビットがクリア（０）されている場合、ドットは配置されず、カードの白色背景カラーのまま残される。
【０３８３】
例えば、１８２７８４０バイトのデータの組は、代替Ａｒｔｃａｒｄに記憶されるべき７１６８個のリード・ソロモン符号化ブロックをスクランブル処理することによって作成できる。最初の２８５６０バイトのデータは最初のデータブロックに書き込まれる。最初の２８５６０バイトのうちの最初の４８バイトはデータブロックの最初の列に書き込まれ、次の４８バイトは次の列に書き込まれ、以下同様に続く。２８５６０バイトのうちの最初の２バイトが１６進のＤ３ ５Ｆである場合を想定する。バイト０のビット７が最初に格納され、次にビット６が格納され、以下同様に続く。次に、バイト１のビット７からバイト１のビット０までが格納される。各「１」は黒色ドットとして格納され、各「０」は白色ドットして格納されるので、これらの２バイトは、代替Ａｒｔｃａｒｄ上では、以下のドットの組として表現され、
＊D3(1101 0011)は、黒、黒、白、黒、白、白、黒、黒になり、
＊5F(0101 1111)は、白、黒、白、黒、黒、黒、黒、黒になる。
【０３８４】
代替Ａｒｔｃａｒｄの復号化
このセクションは、代替Ａｒｔｃａｒｄから正確かつ確実な形で原データを抽出する処理を取り扱う。特に、前の章で説明した代替Ａｒｔｃａｒｄのフォーマットを前提として、代替Ａｒｔｃａｒｄから元の予め符号化されたデータを抽出する方法を説明する。
【０３８５】
代替Ａｒｔｃａｒｄを復号化する前提の一部として多数の一般的な考察が存在する。
【０３８６】
ユーザ
代替Ａｒｔｃａｒｄの目的は、様々なアプリケーションで使用するためのデータを保存することである。ユーザは、代替Ａｒｔｃａｒｄを代替Ａｒｔｃａｒｄリーダーに挿入し、データが「妥当な時間」内にロードされることを期待する。ユーザの観点からは、モーター輸送が代替Ａｒｔｃａｒｄを代替Ａｒｔｃａｒｄリーダーへ動かす。これは、問題となる遅れとしては認識されない。なぜならば、代替Ａｒｔｃａｒｄは動いているからである。代替Ａｒｔｃａｒｄが停止した後の時間は遅延として認識され、代替Ａｒｔｃａｒｄ読み出し方式において最低限に短縮されるべきである。理想的な状態では、代替Ａｒｔｃａｒｄの全体が移動中に読み出され、これにより、カードの移動が停止した後に遅延が認識されない。
【０３８７】
好適な実施例の目的のため、代替Ａｒｔｃａｒｄを物理的にロードするための妥当な時間は１．５秒に決める。代替Ａｒｔｃａｒｄの移動が停止した後の付加的な復号化のための時間を最低限に短縮すべきである。代替Ａｒｔｃａｒｄのアクティブ領域は代替Ａｒｔｃａｒｄの表面の大部分を覆うので、時間的な関心をその領域に限定することができる。
【０３８８】
ドットのサンプリング
代替Ａｒｔｃａｒｄ上のドットは、ナイキストの定理（Ｎｙｇｕｉｓｔ‘ｓ Ｔｈｅｏｒｅｍ）を充たすため、少なくとも印刷された解像度の２倍でＣＣＤリーダー等によってサンプリングしなければならない。実際には、これよりも高いレートでサンプリングする方がよい。代替Ａｒｔｃａｒｄリーダーの環境では、ドットは、好ましくは、各次元に関してドットが印刷された解像度、即ち、単一ドットを定義するために９画素を必要とする解像度の３倍の解像度でサンプリングされる。代替Ａｒｔｃａｒｄのドットの解像度が１６００ｄｐｉである場合、代替Ａｒｔｃａｒｄリーダーのイメージセンサは、４８００ｄｐｉで画素を走査しなければならない。勿論、ドットがイメージセンサと正確に位置合わせされていない場合、図６２に示されるような最悪の最も起こり易いケースでは、ドットは４×４画素エリアに亘って検出されるであろう。
【０３８９】
サンプリングされる各画素は１バイト（８ビット）である。各画素の下位２ビットは、有意なノイズを含む可能性がある。したがって、復号化アルゴリズムは、耐ノイズ性が要求される。
【０３９０】
位置合わせ／回転
ユーザが代替Ａｒｔｃａｒｄを回転なしに完全に位置合わせされた状態で代替Ａｒｔｃａｒｄリーダーに挿入する可能性は極めて低い。リーダーの入口及びモーター輸送のグリップにおけるある種の物理的制約は、挿入された後、代替ＡｒｔｃａｒｄがＣＣＤに対して挿入時の最初の角度で保たれることを保証する。好ましくは、この回転角度は、図６３に示されるように最大で１度である。読み出しプロセス中にジッタ及びモーターのガタによって角度が僅かに外れる可能性はあるが、基本的に１度の限界内に収まると考えられる。
【０３９１】
代替Ａｒｔｃａｒｄの物理的寸法は８６ｍｍ×５５ｍｍである。１度の回転は、８６ｍｍがＣＣＤの下を通過したとき、カードの実効高さを１．５ｍｍ（８６ｓｉｎ１°）だけ長くするので、必要なＣＣＤ長に影響を与える。
【０３９２】
代替Ａｒｔｃａｒｄの読み出しに対する１度の回転の影響は、ＣＣＤからの１本の走査線が代替Ａｒｔｃａｒｄからの多数の異なるドット列を含むことである。これは、画素の列に対するドットのドリフトを表した図６３に拡大された形態で示されている。同図では誇張されているが、実際のドリフトは、５７画素毎に最大で１画素列になる。
【０３９３】
代替Ａｒｔｃａｒｄが回転していないとき、単一のドット列は３本の画素走査線によって読むことができる。代替Ａｒｔｃａｒｄの回転が大きくなると、局部的な影響が増加する。読み出されるドットの数が増加すると、回転の影響が加わる時間が長くなる。これらの要因のうちのいずれかが増大すると、代替Ａｒｔｃａｒｄ上の単一列から所定のドットの組を得るために読み出す必要がある画素走査線の数が増加する。以下の表は、特定の代替Ａｒｔｃａｒｄ構造において単一のドット列のために必要な画素走査線の本数を示している。
【０３９４】
【表５１】
Figure 2004536736
代替Ａｒｔｃａｒｄの全体を読むため、８７ｍｍ（８６ｍｍと１°の回転による１ｍｍの和）を読む必要がある。４８００ｄｐｉの場合、これは、１６２５２列の画素列に相当する。
【０３９５】
ＣＣＤ（又はその他のリニアイメージセンサ）の長さ
ＣＣＤ自体の長さは、
−代替Ａｒｔｃａｒｄの物理的高さ（５５ｍｍ）
−物理的な代替Ａｒｔｃａｒｄの挿入時の垂直方向動き（１ｍｍ）
−最大１°の挿入時回転（８６ｓｉｎ１°＝１．５ｍｍ）
に適合しなければならない。
【０３９６】
これらの要因を組み合わせると、全体の長さは５７．５ｍｍになる。
【０３９７】
代替Ａｒｔｃａｒｄリーダーの代替ＡｒｔｃａｒｄイメージセンサＣＣＤが４８００ｄｐｉで走査するとき、１本の走査線は１０８６６画素である。簡単のため、この数字を１１０００画素に切り上げる。代替Ａｒｔｃａｒｄのアクティブ領域の高さは３２０８ドット、即ち、９６２４画素である。データ領域の高さは３８４ドット、即ち、１１５２画素である。
【０３９８】
ＤＲＡＭサイズ
代替Ａｒｔｃａｒｄの読み出し及び復号化に必要なメモリ量は、理想的には最低限に削減される。典型的な代替Ａｒｔｃａｒｄリーダーの配置は、内蔵型システムであり、その場合、メモリリソースは貴重である。このことは、回転の影響によって更に重大な問題になる。上述の通り、代替Ａｒｔｃａｒｄの回転が大きくなると、原ドットを効率的に復元するために要する走査線の数が増加する。
【０３９９】
アルゴリズムの複雑さと、ユーザの認知する遅延と、頑強性と、メモリ使用量との間にはトレードオフがある。最も簡単なリーダーアルゴリズムの一つは、単に代替Ａｒｔｃａｒｄの全体を走査し、次に、リアルタイムの制約無しに全データを処理することであろう。これは、大規模のメモリ容量を必要とするだけではなく、代替Ａｒｔｃａｒｄの読み出しプロセスと並行に行われるリーダーアルゴリズムよりも長時間を要するであろう。
【０４００】
代替Ａｒｔｃａｒｄの読み出し及び復号化のために実際に必要なメモリ量は、符号化されたデータを、少量のスクラッチ空間（１から２ＫＢ）と共に保持するために必要なスペースの量の２倍である。１６００ｄｐｉの代替Ａｒｔｃａｒｄの場合、これは、４ＭＢのメモリ必要量を意味する。実際のメモリ使用量は以下のアルゴリズムの説明で詳述される。
【０４０１】
転送レート
ＤＲＡＭ帯域幅の前提条件は、タイミングを考慮するために行う必要があり、特に、代替Ａｒｔｃａｒｄリーダーは、典型的に、内蔵型システムの一部であるので、アルゴリズム設計にある程度の影響を与える。
【０４０２】
Ｒａｍｂｕｓ Ｉｎｃの''Ｄｉｒｅｃｔ Ｒａｍｂｕｓ Ｔｅｃｈｎｏｌｏｇｙ Ｄｉｓｃｌｏｓｕｒｅ''， Ｏｃｔ １９９７に記載されているような標準的なＲａｍｂｕｓ Ｄｉｒｅｃｔ（ラムバスダイレクト）ＲＤＲＡＭアーキテクチャが想定され、ピークデータ転送レートは１．６ＧＢ／秒である。７５％の効率（容易に実現できる）を想定すると、平均で１．２ＧＢ／秒のデータ転送レートが得られる。したがって、１６バイトのブロックにアクセスするために要する平均時間は１２ｎｓである。
【０４０３】
汚染データ
物理的に破損した代替Ａｒｔｃａｒｄがリーダーに挿入されることがあり得る。代替Ａｒｔｃａｒｄは、傷を付けられるか、汚れ若しくはごみによって歪みを生じるかもしれない。代替Ａｒｔｃａｒｄリーダーが全てを完全に読み出すことは想定できない。汚染データの影響は、ブラー効果によって更に悪化させられる。なぜならば、汚染データが周囲のきれいなドットに影響を与えるからである。
【０４０４】
ブラー効果環境
ブラー効果は、次の２種類の経路で代替Ａｒｔｃａｒｄ読み取り環境に組み込まれる：＊代替ＡｒｔｃａｒｄからＣＣＤ間での距離の特性を原因とする自然的なブラー効果；
＊代替Ａｒｔｃａｒｄの歪み。
【０４０５】
代替Ａｒｔｃａｒｄ像の自然的なブラー効果は、ＣＣＤから検出されたデータのオーバーラップが存在するときに生じる。ブラー効果は役に立つ場合がある。なぜならば、ブラー効果は、検出データに高周波数が存在しないこと、及びＣＣＤによって失われたデータが存在しないことを保証するからである。しかし、ＣＣＤ画素によって覆われたエリアが非常に広い場合、非常に多くのブラー効果が現れ、データを復元するために要するサンプリングの条件が充たされない。図６４は検出データの重なり合いの略説明図である。
【０４０６】
別の形態のブラー効果は、代替Ａｒｔｃａｒｄが熱ダメージのために僅かに歪むときに生じる。垂直方向の次元に歪みがあるとき、代替ＡｒｔｃａｒｄとＣＣＤの間の距離は一定ではなく、ブラー効果のレベルはそのエリアの中で変化する。
【０４０７】
黒色ドット及び白色ドットは、代替Ａｒｔｃａｒｄがブラー効果のある読み出し環境で最良のダイナミックレンジを与えるように選択された。ブラー効果は、所与のドットが黒色であるか、又は白色であるかを決定するときに問題を生じる。
【０４０８】
ブラー効果が増大すると、所与のドットは周辺ドットから受ける影響が大きくなる。その結果として、特定のドットのダイナミックレンジは減少する。白色ドット及び黒色ドットの各々が起こり得るあらゆるドットの組によって囲まれる場合を考える。９個のドットにブラー効果が現れ、中央ドットがサンプリングされる。図６５は、黒色ドット及び白色ドットに対して得られた中央ドット値の分布の説明図である。
【０４０９】
この図は、典型的なブラー効果を意図している。０から約１８０までの曲線１１４０は黒色ドットのレンジを示す。７５から２５０までの曲線１１４１は白色ドットのレンジを示す。しかし、ブラー効果が大きくなると、２本の曲線はレンジの中央の方へ向かってシフトし、交わるエリアが増大し、所与のドットが黒色であるか、白色であるかを判定することがより困難になる。交わりの中心点での画素値は曖昧であり、ドットが黒色である可能性と白色である可能性は等しい。
【０４１０】
ブラー効果が増大すると、読み出しビット誤りの確率が増加する。都合良く、リード・ソロモン復号化アルゴリズムは、ｔ個のシンボル誤りまで正常にこれらに対処することができる。図６５は、特定のシンボル誤り率の場合に復元できない代替Ａｒｔｃａｒｄのリード・ソロモンブロックの予測数のグラフである。リード・ソロモン復号化方式が優れた性能を示し、次に、実質的に低下することに注意すべきである。リード・ソロモンブロックの複製が無い場合、１ブロックに誤りが生じるだけでデータを復元できなくなる。勿論、ブロック複製を行った場合、代替Ａｒｔｃａｒｄ復号化の機会が増加する。
【０４１１】
図６６は、誤りのあるリード・ソロモンブロックの個数に対応するシンボル（バイト）誤りだけを示している。対処可能なブラー効果の量と、カードに生じたダメージの量との間にはトレードオフが存在する。全ての誤り検出及び訂正はリード・ソロモンデコーダによって行われるので、リード・ソロモンデータブロック毎に対処可能な誤りの個数は有限である。ブラー効果によって取り込まれる誤りが増加すると、代替Ａｒｔｃａｒｄのダメージによる誤りの中で対処可能な誤りの個数は減少する。
【０４１２】
代替Ａｒｔｃａｒｄ復号化の概要
上述の通り、ユーザが代替Ａｒｔｃａｒｄを代替Ａｒｔｃａｒｄ読み取りユニットに挿入するとき、モーター輸送は、理想的には、代替Ａｒｔｃａｒｄを運び、モノクロリニアＣＣＤイメージセンサの傍らを通過させる。カードは次元毎に印刷された解像度の３倍の解像度でサンプリングされる。代替Ａｒｔｃａｒｄ読み取りハードウェア及びソフトウェアは、１度までの回転と、モーター輸送によって生じるジッタ及び振動と、代替ＡｒｔｃａｒｄからＣＣＤまでの距離の変動によって生じるブラー効果を補正する。データのデジタルビットイメージが、以下に説明される複雑な方法によって、サンプリングされた像から抽出される。リード・ソロモン復号化は、代替Ａｒｔｃａｒｄ上の生データの２５％までの任意に分布したデータコラプションを訂正する。約１ＭＢの訂正データが１６００ｄｐｉカードから抽出される。
【０４１３】
復号化に関連するステップは図６７に示されるようなステップである。
【０４１４】
復号化プロセスに必要なステップは、
＊印刷された解像度の３倍の解像度で代替Ａｒｔｃａｒｄを走査する（例えば、４８００ｄｐｉで１６００ｄｐｉの代替Ａｒｔｃａｒｄを走査する）ステップ１１４４と、
＊カード上で走査されたドットからデータビットマップを抽出するステップ１１４５と、
＊代替Ａｒｔｃａｒｄが逆向きに挿入された場合に、ビットマップを反転するステップ１１４６と、
＊符号化データをスクランブル解除するステップ１１４７と、
＊ビットマップからのデータをリード・ソロモン復号化するステップ１１４８と、
である。
【０４１５】
アルゴリズムの概要
フェーズ１−リアルタイム ExtractingBitImage
利用可能なメモリ（４ＭＢ）と、１６００ｄｐｉの代替Ａｒｔｃａｒｄの走査された全画素を保持するための必要メモリ（１７２．５ＭＢ）との簡単な比較によって、カードが複数回読み出されない限り（現実的な選択肢ではない）、画素データからのビットマップの抽出は、代替ＡｒｔｃａｒｄがＣＣＤの傍を通過させられる間に、オンザフライ方式でリアルタイムに実行する必要がある。このフェーズでは、二つのタスク、即ち、
＊代替Ａｒｔｃａｒｄを４８００ｄｐｉで走査するタスク
＊カード上で走査されたドットからデータビットマップを抽出するタスク
を実行しなければならない。
【０４１６】
ビットイメージの回転及びスクランブル解除は、ビットイメージ全体が抽出されるまで行えない。したがって、抽出されたビットイメージを保持するためにメモリ領域を割り当てることが必要である。ビットイメージは、２ＭＢの範囲内で容易に収容され、抽出プロセスで使用するための２ＭＢが確保される。
【０４１７】
ＣＣＤからの現在の走査線だけを調べる間にビットイメージを抽出するのではなく、窓として機能するバッファを代替Ａｒｔｃａｒｄに割り付け、最新のＮ本の走査線読み出しを記憶することが可能である。メモリ必要量は、代替Ａｒｔｃａｒｄの全体がこのようにして記憶されることは許容しないが（１７２．５ＭＢが必要になるであろう）、１９０画素列を記憶するため２ＭＢを割り付けることは（各走査線は１１０００バイト以上を必要としない）、ExtractingBitImageプロセスを簡単化させる。
【０４１８】
したがって、４ＭＢメモリの使用法は以下の通りである：
＊抽出されたビットイメージのための２ＭＢ；
＊走査された画素のための〜２ＭＢ；
＊フェーズ１のスクラッチデータのために１．５ＫＢ（アルゴリズムによる要求次第）。
【０４１９】
フェーズ１に要する時間は１．５秒である。なぜならば、この時間は、代替ＡｒｔｃａｒｄがＣＣＤの傍を通過し、物理的にロードされるために要する時間であるからである。
【０４２０】
フェーズ２−ビットイメージからのデータ抽出
ビットイメージが抽出されると、ビットイメージはスクランブル解除され、場合によっては１８０°回転させることが必要である。ビットイメージは次に復号化される。フェーズ２は、Ａｒｔｃａｒｄの動きが停止している点でリアルタイム必要条件が無く、ユーザが時間経過を認識することだけが問題である。したがって、フェーズ２は、代替Ａｒｔｃａｒｄを復号化する残りのタスクに関係する。即ち、
＊ビットイメージを再編成し、代替Ａｒｔｃａｒｄが逆向きに挿入された場合には反転する；
＊符号化されたデータをスクランブル解除する；
＊ビットイメージからのデータをリード・ソロモン復号化する。
【０４２１】
フェーズ２への入力は２ＭＢビットイメージバッファである。スクランブル解除及び回転は、その場では実行し得ないので、第２の２ＭＢバッファが必要である。フェーズ１で走査された画素を保持するため使用される２ＭＢバッファは不要になっているので、回転させられたスクランブル無しデータを記憶するため使用可能である。
【０４２２】
リード・ソロモン復号化タスクは、スクランブル無しのビットイメージを取得し、それを９１００８２バイトに復号化する。復号化は元の位置で実行可能であるが、指定された別の場所で実行してもよい。復号化プロセスは、補助的なメモリバッファを必要としない。
【０４２３】
したがって、４ＭＢのメモリの使用法は以下の通りである：
＊（フェーズ１からの）抽出されたビットイメージのための２ＭＢ；
＊スクランブル無しの、回転された可能性のあるビットイメージのための〜２ＭＢ；
＊フェーズ２のスクラッチデータのための＜１ＫＢ（アルゴリズムによる要求次第）。
【０４２４】
フェーズ２に要する時間はハードウェアに依存し、リード・ソロモン復号化のために要する時間によって制限される。ＬＳＩロジックのL64712のような専用コア、又は等価的なＣＰＵ／ＤＳＰの組み合わせを使用することにより、フェーズ２は０．３２秒を要することが推定される。
【０４２５】
フェーズ１− ExtractingBitImage
これは、アルゴリズムのリアルタイムフェーズであり、ＣＣＤによって走査されたような代替Ａｒｔｃａｒｄからビットイメージを抽出することに関連する。
【０４２６】
図６８に示されるように、フェーズ１は、二つの非同期的なプロセスストリームに分解することができる。そのうちの第１のストリームは、単に、ＣＣＤからの代替Ａｒｔｃａｒｄの画素をリアルタイムで読み出し、その画素をＤＲＡＭへ書き込む。第２のストリームは、画素を参照し、ビットを抽出する。第２のプロセスストリームは、それ自体が二つのプロセスに分解される。第１のプロセスは、大域的なプロセスであり、代替Ａｒｔｃａｒｄのスタートの位置検出に関する。第２のフェーズはExtractingBitImage固有である。
【０４２７】
図６９は、データ／プロセスの観点からのデータフロー説明図である。
【０４２８】
タイミング
１６００ｄｐｉ代替Ａｒｔｃａｒｄの全体に対して、最大で１６２５２画素列を読み出すことが必要である。代替Ａｒｔｃａｒｄの全体に対する合計時間が１．５秒である場合、これは、様々なプロセスの経過中に、１画素列当たりの最大時間が９２２９６ｎｓであることを意味する。
【０４２９】
プロセス１−ＣＣＤからの画素読み出し
ＣＣＤは、代替Ａｒｔｃａｒｄを４８００ｄｐｉで走査し、１列当たりに１１０００個の１バイト画素を生成する。このプロセスは、ＣＣＤからデータを取得し、それをＤＲＡＭへ書き込むだけであり、ＤＲＡＭから画素データを読み出している他のプロセスからは完全に独立している。図７０には関連したステップが示されている。
【０４３０】
画素は、１９０列の全画素列を保持し得る２ＭＢバッファに連続して書き込まれる。バッファは、常に、最近に読み出された１９０列を保持する。その結果として、画素データを読み出そうとするプロセス（例えば、プロセス２及びプロセス３）は、最初に、所定の列が探索する場所を知る必要があり、次に、要求されたデータが実際にバッファ内に存在することが確実であるように十分に高速でなければならない。
【０４３１】
プロセス１は、現在のCurrentScanLineが他のプロセスから利用できるようにさせるので、他のプロセスは、未だ読み出されていない走査線からの画素へのアクセスを試みないことを保証することができる。
【０４３２】
単一のデータ列（１１０００バイト）をＤＲＡＭへ書き出すために要する時間は、１１０００／１６＊１２＝８２５６ｎｓである。
【０４３３】
プロセス１は、したがって、利用可能なＤＲＡＭ帯域幅の９％未満（８２５６／９２２９６）しか使用しない。
【０４３４】
プロセス２−代替Ａｒｔｃａｒｄのスタート検出
このプロセスは、走査された代替Ａｒｔｃａｒｄ上のアクティブエリアの位置検出と関連している。このステージへの入力はＤＲＡＭ（プロセス１によってそこに収容された）からの画素データである。出力は、代替Ａｒｔｃａｒｄ上の最初の８個のデータブロックに対する境界の組であり、プロセス３への入力として要求される。プロセス３の上位レベル概要が図７１に示されている。
【０４３５】
代替Ａｒｔｃａｒｄは、挿入時に垂直方向の動きが１ｍｍある。１度の回転によって、更に、１．５ｍｍ（８６ｓｉｎ１°）の垂直方向の動きが生じる。その結果として、全部で垂直方向の動きは２．５ｍｍである。１６００ｄｐｉのとき、これは、約１６０ドットの動きに相当する。単一のデータブロックの高さは３９４ドットに過ぎないので、この動きは、データブロックの半分よりも少し少ない。データブロックが存在する場所をより良く推定するためには、代替Ａｒｔｃａｒｄ自体を検出しなければならない。
【０４３６】
したがって、プロセス２は、
＊代替Ａｒｔｃａｒｄのスタートを位置検出する部分と、もし、検出されたならば、
＊代替Ａｒｔｃａｒｄのスタートに基づいて最初の８個のデータブロックの境界を計算する部分と、
を含む。
【０４３７】
代替Ａｒｔｃａｒｄのスタート位置検出
代替Ａｒｔｃａｒｄエリアの外側で走査された画素は黒色である（表面は黒色のプラスチック、又はその他の非反射型表面でもよい）。代替Ａｒｔｃａｒｄエリアの境界は白色である。画素列を１列ずつ処理し、画素を黒色又は白色の何れかに関してフィルタ処理するならば、黒色から白色への変化点は、代替Ａｒｔｃａｒｄ上のスタートを特徴付ける。最高レベルのプロセスは以下の通りである：
Figure 2004536736
ProcessColumn関数は単純である。走査された列の二つのエリアからの画素は、それらが黒色又は白色のどちらであるかを判定するため閾値フィルタに通される。一定数の白色画素を待ち、所定の個数が検出されたとき、代替Ａｒｔｃａｒｄのスタートを報せることが可能である。画素列を処理するロジックは以下の疑似コードに示されている。列中に代替Ａｒｔｃａｒｄが検出されなかった場合、０が返される。さもなければ、検出された位置の画素数が返される：
Figure 2004536736
Figure 2004536736
データブロック境界の計算
このステージでは、代替Ａｒｔｃａｒｄが検出されている。代替Ａｒｔｃａｒｄの回転に応じて、代替Ａｒｔｃａｒｄの上部又は代替Ａｒｔｃａｒｄの下部の何れかが検出されている。プロセス２の第２ステップはどちらが検出されたかを判定し、フェーズ３のためのデータブロック境界を適切にセットする。
【０４３８】
フェーズ３を見ると、フェーズ３はデータブロックセグメント境界に関して動作することがわかる。各データブロックは、データブロックのデータ領域を位置検出するためにターゲットを探索すべき場所を決定するため、StartPixel及びEndPixelを含む。
【０４３９】
画素値がカードの上半分に存在する場合、それを第１のStartPixel境界としてそのまま使用することができる。画素値がカードの下半分に存在する場合、画素値が最後のセグメントのEndPixel境界になるように逆行させることが可能である。代替Ａｒｔｃａｒｄのデータサイズの幅で前進又は後退し、各セグメントに適切な境界をセットする。これにより、代替Ａｒｔｃａｒｄからのデータ抽出を開始する準備が整う：
Figure 2004536736
MaxPixel値はプロセス３で定義され、SetBounds関数は、0及びMaxPixelに対するStartPixel及びEndPixelクリッピングをセットするだけである。
【０４４０】
プロセス３−画素からのビットデータ抽出
これは代替Ａｒｔｃａｒｄリーダーアルゴリズムの心臓部である。このプロセスは、ＣＣＤ画素データからのビットデータ抽出処理に関係する。このプロセスは、本質的に、プロセス２によって作成され、プロセス３によって維持されたスクラッチ情報に基づいて、画素データからビットイメージを作成する。このプロセスの上位レベル概要は図７２に示されている。
【０４４１】
単に代替Ａｒｔｃａｒｄの画素列を読み出し、どの画素がどのデータブロックに属しているかを判定するのではなく、プロセス３は、その逆の作用をする。プロセス３は、所定のデータブロックの画素を探索すべき場所がわかっている。プロセス３は、これを行うため、論理的な代替Ａｒｔｃａｒｄを８個のセグメントに分割する。各セグメントは、図７３に示されるように８個のデータブロックを含む。
【０４４２】
図示されたセグメントは論理的な代替Ａｒｔｃａｒｄと一致する。物理的に、代替Ａｒｔｃａｒｄはある量だけ回転させられている可能性が高い。セグメントは、論理的な代替Ａｒｔｃａｒｄ構造に固定されたままであるため、回転に依存しない。あるセグメントは、以下の２状態のうちの一方をとり得る：
＊LookingForTaregets：この状態では、このセグメントの正確なデータブロック位置は未だ決定されていない。ターゲットは、セグメント境界によって指定された境界内の画素列データを走査することによって位置検出されている。ターゲット、並びに、黒色及び白色のためにセットされた境界を用いてデータブロックが位置検出されると、状態は、ExtractingBitImageへ変化する；
＊ExtractingBitImage：この状態では、データブロックは正確に位置検出されており、データビットは同時に１ドット列ずつ抽出され、代替Ａｒｔｃａｒｄビットイメージに書き込まれる。データブロッククロックマークの追跡は、回転とは無関係に正確なドット復元を与えるので、セグメント境界は無視される。データブロック全体が抽出されると、新しいセグメント境界が、現在位置に基づいて次のデータブロックに対して計算される。状態は、LookingForTargetsへ変化する。
【０４４３】
このプロセスは、各領域から８個ずつの６４データブロックの全てが抽出されたときに終了する。
【０４４４】
各データブロックは５９５のデータ列により構成され、各データ列は４８バイトである。好ましくは、データブロック用の２個の方位列がそれぞれ４８バイト毎に抽出され、全部で１データブロック当たりに２８６５６バイトが抽出される。簡単のため、２ＭＢのメモリを６４×３２Ｋのチャンクに分割することができる。所定のセグメントのｎ番目のデータブロックは、
SrartBuffer + (256k*n)
で表される場所に格納される。
【０４４５】
セグメントのデータ構造
８個のセグメントの各々は、データ構造が関連付けられる。各セグメントを定義するデータ構造は、スクラッチデータエリアに格納される。その構造は以下の表に列挙することができる。
【０４４６】
【表５２】
Figure 2004536736
プロセス３の上位レベル
プロセス３は、各セグメントに対して繰り返して、セグメントの現在状態に依存して単一ラインの処理を実行するだけである。擬似コードは以下のように簡潔である：
Figure 2004536736
プロセス３は、指定された時間が経過しても終了しない場合には、外部制御プロセスによって停止される必要がある。これは、データが抽出できなかった場合に限られるであろう。簡単な仕組みは、プロセス１が代替Ａｒｔｃａｒｄの読み出しを終了した後にカウントダウンを開始する仕組みである。プロセス３がその時間までに終了しなかった場合、代替Ａｒｔｃａｒｄからのデータは復元不可能である。
【０４４７】
CurrentState ＝ LookingForTargets
ターゲットは、同時に１画素列ずつ画素の列を読み出すことによって検出されるのであって、（StartPixelとEndPixelの間にある）所定の画素のバンド内のドットを検出することによって画素のある種のパターンが検出されるのではない。画素列は、全てのターゲットが検出されるか、又は指定された数の列が処理されるまで、同時に１列ずつ処理される。その時点で、ターゲットを処理することが可能であり、データはクロックマークを用いて位置検出される。状態は、データを抽出する時であることを示すためExtractingBitImageに変更される。十分な数の有効ターゲットを位置検出できなかった場合、データブロックは無視され、失敗したデータブロック内の列を確実にスキップし、次のデータブロック内でターゲットを探索するプロセスを再開する。これは以下の擬似コードで表すことができる：
Figure 2004536736
Figure 2004536736
ProcessPixelColumn 関数
各画素列は、ターゲットを識別するある種の画素のパターンを探索するため、指定された境界内（StartPixelとEndPixelの間）で処理される。単一ターゲット（ターゲット番号２）の構造は、既に図５４に示されている通りである。
【０４４８】
画素の観点から、ターゲットは、以下の事項によって識別することができる：
＊左の黒色領域：これは、多数の隣接した黒色画素により構成された多数の画素列であり、ターゲットの最初の部分を構築する；
＊ターゲット中心：これは、更なる黒色列の中心にある白色領域である；
＊ターゲット番号：これは、黒色で囲まれた白色領域であり、白色領域はその長さによってターゲット番号を定義する；
＊第３の黒色領域：これは、ターゲット番号の後の二つの黒色ドット領域である。
【０４４９】
要求されるプロセスの概要は図７４に示されている。
【０４５０】
識別は黒色又は白色画素だけに基づいているので、各列からの画素１１５０は、黒色又は白色を検出するためフィルタ１１５１を通され、次に、ランレングス符号化１１５２される。ランレングスは、次に、状態機械１１５３へ送られ、状態機械は、最後の３個のランレングスと、最後から４番目の色を取得する。これらの値に基づいて、ターゲット候補は、識別ステージの各々を通過する。
【０４５１】
最大及び最小収集プロセスGatherMin&Max１１５５は、セグメントの処理中に見つかった最小値及び最大値を保持するだけである。これらは、ターゲットが位置検出されたとき、BlackMax、WhiteMin、及びMidRange値をセットするため使用される。
【０４５２】
各セグメントは、ターゲットの探索においてターゲット構造体の組を保持する。ターゲット構造体自体はメモリ内を動き回らないが、幾つかのセグメント変数はこれらのターゲット構造体へのポインタのリストを指示する。これらの３個のポインタリストを再度示す。
【０４５３】
【表５３】
Figure 2004536736
これらのリストポインタの各々と関連したカウンタ、即ち、TargetsFound、PossibleTargetCount、及びAvailableTargetCountが存在する。
【０４５４】
代替Ａｒｔｃａｒｄがロードされる前に、TargetsFound及びPossibleTargetCountは０にセットされ、AvailableTargetCountは２８（ターゲット境界の最小サイズは４０画素であり、データエリアは約１１５２画素であるので、調査中のターゲット構造体候補の最大数）にセットされる。ターゲットポインタレイアウトの一例は図７５に示される。
【０４５５】
新しいターゲット候補が検出されるとき、それらは、AvailableTargetsリスト１１５７から取得され、ターゲットデータ構造体は更新され、この構造体へのポインタはPossibleTargetsリスト１１５８に追加される。ターゲットが完全に検証されたとき、そのターゲットはLocatedTargetsリスト１１５９へ追加される。ターゲット候補が最終的にターゲットではないことが判明した場合、ターゲット候補はAvailableTargetsリスト１１５７へ戻される。この結果として、いつでも循環している２８個のターゲットポインタが常に存在し、リストの間を移動している。
【０４５６】
ターゲットデータ構造体１１６０は以下の形式をとり得る。
【０４５７】
【表５４】
Figure 2004536736
ターゲット検出モジュール１１６２（図７４）内のProcessPixelColumn関数は、全てのランレングスを一つずつ調べ、（StartPixelによって）ランを既存のターゲット候補と比較するか、又は今までに知られていないターゲット候補が検出された場合に、新しいターゲット候補を作成する。全てのケースにおいて、比較はS0.colorが白色であり、S1.colorが黒色である場合に限り行われる。
【０４５８】
次に、ProcessPixelColumnの擬似コードを示す。第１のターゲットが肯定的に識別された場合、ターゲットをチェックすべき最後の列は、そこから最大距離の範囲内にあるとして決定される。１°の回転がある場合、最大距離は１８画素列である：
Figure 2004536736
Figure 2004536736
AddToTargetはターゲット検出モジュール内の関数であり、特定のランを所与のターゲットに加算することができるかどうかを判定する：
＊ランがターゲットの開始位置の許容範囲内に入るならば、そのランは現在のターゲットと直接的に関連付けられるので、それに適用することが可能である；
＊ランがターゲットの前で始まる場合、既存のターゲットが依然としてOKであり、そのランとは関係がないと想定する。したがって、ターゲットはそのままの状態で残され、返値FALSEは、ランが適用されなかったことを呼び出し元へ通知する。呼び出し元は、引き続いてランをチェックして、ランがその固有の全く新しいターゲットを開始するかどうかを調べる；
＊ランがターゲットの後で始まる場合、そのターゲットが候補ターゲットではなくなったと考える。状態は、NotATargetに変更され、返値TRUEが返される；
ランをターゲットに適用すべき場合、特別の動作が現在の状態と、S1、S2及びS3のランの組に基づいて実行される。AddToTargetの擬似コードは以下の通りである：
Figure 2004536736
画素ランのタイプはDeterminRunTypeにおいて以下のように識別される。
【０４５９】
【表５５】
Figure 2004536736
状態推定手続EvaluateStateは現在の状態及びランタイプに依存して動作する。
【０４６０】
その動作は以下に表形式で示される。
【０４６１】
【表５６】
Figure 2004536736
ターゲット処理
位置検出されたターゲット（LocatedTargetsリスト内）は、位置検出された順序で記憶される。代替Ａｒｔｃａｒｄの回転に依存して、これらのターゲットは、画素昇順又は画素降順である。その上、ターゲットから復元されたターゲット番号は、誤りがあるかもしれない。また、間違ったターゲットを復元したかもしれない。クロックマーク推定量が取得できる前に、ターゲットは、無効ターゲットが確実に廃棄されるように処理する必要があり、有効ターゲットは、間違っているならばターゲット番号が修復される（例えば、ごみのために破損されたターゲット番号）。二つの主要なステップが関連している：
＊ターゲットを画素昇順にソートするステップ；
＊誤りのあるターゲット番号を見つけ、修復するステップ。
【０４６２】
最初のステップは簡単である。ターゲット検索の性質は、データが画素昇順又は画素降順の何れかで常に記憶されるべきことを意味する。簡単なスワップソートは、６個のターゲットが既に正しくソートされているならば、最大で１４回の比較がスワップ無しに行われる。データがソートされていない場合、１４回の比較は３回の３回のスワップと共に行われる。以下の擬似コードはソーティングプロセスを示す：
Figure 2004536736
誤ったターゲット番号を位置検出し修復することは、多少複雑になる。順番に、検出されたＮ個のターゲットの各々が正しいと仮定される。他のターゲットは、この「正しい」ターゲットと比較され、TargetNが正しい場合に変更を必要とするターゲットの個数がカウントされる。変更の回数が０であるならば、全てのターゲットは既に正しい筈である。さもなければ、他のターゲットに対して要求する変更の回数が最も少ないターゲットが変更の基準として使用される。所与のターゲットのターゲット番号及び画素位置が、「正しい」ターゲットの画素位置及びターゲット番号と比較されたときに、相互に関連しないならば、変更が登録される。この変更は、ターゲットのターゲット番号の更新を意味し、或いは、ターゲットの削除を意味する。上昇するターゲットは、（既にソートされているので）昇順の画素を有すると仮定することができる：
Figure 2004536736
Figure 2004536736
多くの場合、この関数は bestChanges = 0 で終了しており、これは変更が要求されないことを意味している。そうでない場合、変更を適用する必要がある。変更を適用する機能は、targetNumber との比較までは、（上述の擬似コードにおいて）変更をカウントすることと同一である。変更アプリケーションは以下の通りである：
Figure 2004536736
変更ループの最後に、LocatedTargetsリストをコンパクトにして、全てのヌルターゲットを削除する必要がある。
【０４６３】
この手続の最後に、数個のターゲットが存在する可能性がある。残っている全てのターゲット（少なくとも２個のターゲットが必要である）は、クロックマーク及びデータ領域の位置を検出するため使用される。
【０４６４】
図５５に示されるように、上側領域の第１のクロックマークドット１１２６は、第１のTarget1１２４の中心から５５ドット離れている（これはターゲット中心間の距離と同じである）。クロックマークドットの中心は更に１ドット遠ざかり、黒色境界線１１２３は第１のクロックマークドットから更に４ドット離れている。下側領域の第１のクロックマークドットは、上側領域の第１のクロックマークドット１１２６から正確に７ターゲットの距離（７×５５ドット）離れている。
【０４６５】
Target１及び６が見つかっていると仮定し得ないので、最も上側のターゲット及び最も下側のターゲットを使用する必要があり、どのターゲットが使用されているかを判定するためターゲット番号を使用する。この時点で少なくとも２個のターゲットが必要である。その上、ターゲット中心は、実際のターゲット中心の推定値に過ぎない。それは、ターゲット中心をより正確に位置検出することである。ターゲットの中心は、黒色に囲まれた白色である。したがって、画素次元と列次元の両方で極大を見つけることが望ましい。これには、連続した画像を再構築することが必要である。なぜならば、最大値が整数バウンダリ（本例の推定値）に厳密に合わせられる可能性は殆ど無いからである。
【０４６６】
連続した画像をターゲットの中心の周りに構築する前に、２個のターゲット中心のより良い推定値を作成することが必要である。既存のターゲット中心は、実施には、ターゲット中心の境界ボックスの左上座標である。ターゲットの中心を画成するエリアを見つけるため各画素を一つずつ調べ、最高値を有する画素を検出することは、簡単なプロセスである。同じ最高画素値を有する画素は２個以上存在する場合もあるが、中心値の推定には１個の画素があればよい。
【０４６７】
擬似コードは簡単であり、２個のターゲットの各々に対して実行される：
Figure 2004536736
このプロセスの最後に、ターゲット中心座標は、実際の中心の１画素の範囲に収まるべきターゲットの最も白い画素を指示する。ターゲット中心のより正確な位置を構築するプロセスには、推定されたターゲット中心の両側に３個ずつで、ターゲットの７個の走査線スライスの連続信号を再構築することが含まれる。検出された７個の最大値（上記の画素スライスの各々につき１個ずつ）は、列次元において連続信号を再構築し、次に、その次元における最大値の位置を検出するために使用される：
Figure 2004536736
FindMaxは、元の１次元信号に基づくサンプル点を再構築し、最大値の位置及び検出された最大値を返す関数である。使用される信号再構築／再サンプリング方法は、図７６に示されるように、Lanczos3窓sinc関数である。
【０４６８】
Lancoz3窓sinc関数は、再構築された次元から、推定位置Xの周りに集められた、即ち、Ｘ−３、Ｘ−２、Ｘ−１、Ｘ、Ｘ＋１、Ｘ＋２、Ｘ＋３にある７（画素）サンプルを取得する。Ｘ−１からＸ＋１の間に、０．１の間隔で点を再構築し、最大となる点を決定する。最大値である位置が新しい中心になる。カーネルの性質上、ＸとＸ＋１の間の点に対してコンボリューションカーネルに必要なエントリーは６個だけである。Ｘ−１からＸに対して６個の点と使用し、ＸからＸ＋１に対して６個の点を使用し、Ｘ−１からＸ＋１間での画素値を得るために全体として７点が必要である。なぜならば、要求された画素の一部は一致するからである。
【０４６９】
最も上側のターゲットから最も下側のターゲットまでに正確な推定値が与えられた場合、上側領域及び下側領域に対して第１のクロックマークドットの位置を以下のようにして計算することができる：
Figure 2004536736
これにより第１のクロックマークドットが得られる。列位置は、クロックマークの中心へ到達するため、データエリアから更に１ドット遠くへ動かすことが必要である。また、画素位置は、境界線の中心へ到達するため、更に４ドット遠ざける必要がある。deltaColumn及びdeltaPixelの疑似コード値は、５５ドットの距離（ターゲット間の距離）に基づいているので、これらのデルタは、クロックマーク座標に適用される前に、それぞれ、１／５５及び４／５５によって縮小しなければならない。これは以下の通りに表現される：
kDeltaDotFactor = 1/DOTS_BETWEEN_TARGET_CENTRES
deltaColumn *= kDeltaDotFactor
deltaPixel *= 4 * kDelteDotFactor
UpperClock.pixel -= deltaPixel
UpperClock.column -= deltaColumn
LowerClock.pixel += deltaPixel
LowerClock.column += deltaColumn
UpperClock及びLowerClockは、ターゲットの中心とちょうど合致した第１のクロックマークに対する有効クロックマーク推定値である。
【０４７０】
黒色及び白色画素／ドットレンジの設定
データをデータエリアから抽出する前に、黒色及び白色ドットの画素レンジを確認する必要がある。LookingForTaregets中に現れた最小値及び最大値は、それぞれ、WhiteMin及びBlackMaxに保存されているが、これらは、データ抽出に関してこれらの変数の有効な値を表現していない。それらは、単に、記憶の便宜上、使用されるだけである。以下の疑似コードは、出現した最小画素及び最大画素に基づいてWhiteMin及びBlackMaxの良い値を獲得する方法を示している：
MinPixel = WhiteMin
MaxPixel = BlackMax
MidRange = (MinPixel + MaxPixel)/2
WhiteMin = MaxPixel - 105
BlackMax = MinPixel + 84
CurrentState = ExtractingBitImage
ExtractingBitImage状態は、データブロックが、ターゲットによって既に正確に位置検出された状態であり、ビットデータは、同時に１ドット列毎に抽出中であり、代替Ａｒｔｃａｒｄビットイメージに書き込まれている。データブロッククロックマーク／境界の追跡によって、回転とは無関係に正確なドット復元が行われ、セグメント境界は無視される。データブロック全体（５９５個のデータ列と２個の方位列を併せて、４８バイトずつの５９７列）が抽出されると、新しいセグメント境界が現在位置に基づいて次のデータブロックのために計算される。この状態は、LookingForTargets状態に変更される。
【０４７１】
所与のドット列の処理には以下の二つのタスクが必要である：
＊第１のタスクは、クロックマークを用いて特定のデータのドット列の位置を検出することである；
＊第２のタスクは、ドット列を追跡して、１ドットにつき１ビットずつビット値を集めることである。
【０４７２】
これらの二つのタスクは、列のデータが代替Ａｒｔｃａｒｄから読み出され、ＤＲＡＭへ転送された場合に限り行うことができる。これは、プロセス１がどの走査線まで到達しているかをチェックし、それをクロックマーク列と比較することによって判定される。ドットデータがＤＲＡＭに存在するとき、クロックマークを更新し、クロックマークを次のドット列に対する推定値へ進める前に、列からデータを抽出することが可能である。このプロセスの概要は、以下の疑似コードに示されている。具体的な関数については後述する：
Figure 2004536736
ドット列の位置検出
所定のドット列は、ドットを読み出し、データを抽出する前に、位置検出されなければならない。これは、データブロックの上側及び下側境界に沿ってクロックマーク／境界線を追跡することによって実現される。位相ロックループと等価的なソフトウェアが使用され、たとえクロックマークが破損されていても、クロックマーク位置の良い推定が確実に行われる。図７７は、例示的なデータブロックの左上の説明図であり、そのデータブロックのコーナーには、ターゲットエリアの外側へ広がる３ドット高のクロックマーク１１６６と、白色行と、黒色境界線と、が現されている。
【０４７３】
初期的に、第１の黒色クロックマークの位置の推定値が（ターゲット位置に基づいて）提供される。正確な垂直位置（画素）を得るため黒色境界が使用され、正確な水平位置（列）を得るため、例えば、クロックマーク１１６６が使用される。これらは、UpperClock及びLowerClockの位置に反映される。
【０４７４】
クロックマーク推定値が取得され、その近傍の画素を調べることにより、連続した信号が再構築され、正確な中心が決定される。２次元をクロックマークと境界に分解しているので、これは、簡単な１次元プロセスであり、２回実行する必要がある。しかし、これは、位置合わせの相手側の黒色クロックマークが存在するとき、２ドット列について１回だけ行われる。白色クロックマークの場合、単に推定値を使用し、推定値はそのままにしておく。或いは、（常に存在するので）ドット列毎に境界に基づいて画素座標を更新してもよい。実際上、（黒色クロックマークを含む）１列おきに両方の座標を更新すれば十分である。なぜならば、この動作中の解像度は非常に精細だからである。したがって、このプロセスは次のようになる：
Figure 2004536736
所定の許容度（MAX_CLOCKMARK_DEVIATION）を上回る偏差が存在する場合、検出された信号は無視され、推定値からの最大許容度に収まる偏差だけが許容される。この点に関して、この機能はフェーズロックループの機能と類似している。したがって、DetermineAccurateUpperDotCenter関数は以下の疑似コードによって実現される：
Figure 2004536736
また、DetermineAccurateLowerDotCenter関数は、境界からクロックマークまでの向きが負方向である（＋３ドットではなく、−３ドットである）点を除くと同様である。
【０４７５】
GetAccuratePixel及びGetAccurateColumnは、座標が与えられた場合に、一次元だけの観点で正確なドット中心を決定する関数である。正確なドット中心の決定は、信号を再構成し、最小信号値が検出された位置を見つけるプロセスである（これは、ターゲット中心は黒色ではなく白色であるために、信号の最大値の位置を検出することによりターゲット中心の位置を検出するプロセスとは異なる）。このアプリケーションの信号再構成／再サンプリングのために選択された方法は、図７６を参照して説明したようなLanczos3窓sinc関数である。
【０４７６】
クロックマーク又は境界は何らかの方法で、おそらくは、ひっかきによって、傷つけられている可能性がある。再サンプリングによって得られた新しい中心値と推定値との差が許容量を超える場合、中心値は最大許容量だけ動かされる。それが無効な位置である場合、データ回復に使用するために十分に接近しているはずであり、更なるクロックマークはその位置に再度合わせられる。
【０４７７】
第１のデータドットの中心と後続のドットへのデルタの決定
正確なUpperClock及びLowerClock位置が決定されると、第１のデータドットの中心（CurrentDot）と、列内の後続のドットへ進めるためにその中心位置に加算されるべきデルタ量（DataDelta）とを計算することができる。
【０４７８】
最初に行うべきことは、ドット列のデルタを計算することである。これは、単に、LowerClockからUpperClockを減算し、２点間のドット数で除算することによって実現される。実際にはドット数の逆数を乗算することが可能である。なぜならば、ドット数は代替Ａｒｔｃａｒｄに関して定数であり、且つ乗算の方が高速に行われるからである。画素次元のデルタと列次元のデルタを獲得するため、異なる定数を使用することが可能である。画素のデルタは二つの境界間の距離であり、列のデルタは二つのクロックマークの中心間である。このようにして、関数DeternineDataInfoは二つの部分からなる。第１の部分は次の擬似コードによって表される：
kDeltaColumnFactor = 1/(DOTS_PER_DATA_COLUMN+2+2-1)
kDeltaPixelFactor = 1/(DOTS_PER_DATA_COLUMN+5+5-1)
delta = LowerClock.column - UpperClock.column
DataDelta.column = delta * kDeltaColumnFactor
delta = LowerClock.pixel - UpperClock.pixel
DataDelta.pixel = delta * kDeltaPixelFactor
次に、列の第１のデータの中心を決定することが可能である。クロックマークの中心から第１のデータドットの中心までの距離は２ドットであり、境界の中心から第１のデータドットの中心までの距離は５ドットである。この関数の第２の部分は次の擬似コードによって表される：
CurrentDot.column = UpperClock.column + (2*DataDelta.column)
CurrentDot.pixel = UpperClock.pixel + (5*DataDelta.pixel)
ドット列の追跡
ドット列はクロックマークに追従する位相ロックループから見つけられたので、残っていることは、その列を下って各ドットの中心でドット列をサンプリングすることだけである。変数CurrentDot点は現在列の第１のドットの中心に決定される。列の次のドットへ進むためには、DataDeltaを加算するだけでよい（２回の加算：１回は列座標のため、もう１回は画素座標のため）。所定の座標におけるドットのサンプリング（バイリニア補間）が行われ、ドットの中心を表現する画素値が決定される。画素値は、次に、そのドットのビット値を決定するため使用される。しかし、より良いビット判定を行うため、同一ドットライン上の２個の周辺ドットに対する中心値と関連して、その画素値を使用することが可能である。
【０４７９】
抽出されたドット列内のドットに対する全ての画素はこの時点でＤＲＡＭにロードされていると仮定してもよい。なぜならば、ラインの両端（クロックマーク）がＤＲＡＭに存在するならば、これらの２個のクロックマークの間のドットも間違いなくＤＲＡＭに存在するからである。更に、データブロック高さは十分に低いので（３８４ドット高にすぎない）、単なるデルタだけがラインの全長を越えるために十分であることが保証される。カードが８個のデータブロック高さに分割されている理由の一つは、単一のデータブロックに関して行うことができる保証と同じ厳格な保証を、カードの全高に亘って行うことが不可能だからである。
【０４８０】
単一ラインのデータ（４８バイト）を抽出する上位レベルプロセスは、以下の疑似コードで表される。データバッファポインタは、各バイトが保存されるのに伴ってインクリメントされ、連続したバイト及びデータの列が確実に連続的に保存される：
Figure 2004536736
GetPixel関数はドット座標（固定小数点）を取得し、バイリニア補間によって中心画素値に達するため、４個のＣＣＤ画素をサンプリングする。
【０４８１】
DetermineCenterDot関数は、ビット値が決定されたドットの両側にあるドット中心を表現する画素値を取得し、その中心ドットのビット値の値を知的に推定することを試みる。図６４の一般化されたブラー効果曲線から、以下の三つの一般的なケースが考えられる：＊ドットの中心画素値はWhiteMinよりも小さいので、確実に黒色ドットである。したがって、ビット値は必ず１である；
＊ドットの中心値はBlackMaxよりも大きいので、確実に白色ドットである。したがって、ビット値は必ず０である；
＊ドットの中心値は、BlackMaxとWhiteMinの間のどこかにある。ドットは黒色かもしれないし、白色かもしれない。したがって、このビットの値が問題になる。ビットの値を合理的に推定するため、多数の方式が考えられている。これらの方式は、精度に対して複雑さのバランスを取り、ある種のケースでは、保証された解決策が存在しないことを考慮する必要がある。誤ったビット判定を行うケースでは、ビットのリード・ソロモンシンボルに誤りが生じ、フェーズ２のリード・ソロモン復号化ステージで訂正しなければならない。
【０４８２】
画素値がBlackMaxとWhiteMinの間に入るときにドットの値を決定するため使用される方式は、あまり複雑ではないが、優れた結果を与える。この方式は、門対となっているドットの左及び右にあるドット中心の画素値を使用して、中心ドットのよりもっともらしい値を決定する。即ち、
＊両側の２個のドットがMidRange（平均ドット値）の白色側に存在する場合、中心ドットが白色であるならば、「確実に」白色であると推定することができる。その中心ドットが不確実な領域に存在するということは、そのドットが黒色であり、その値をより不確実にするため周辺の白色ドットによる影響を受けたということを示す。したがって、そのドット値は黒色であると考えられるので、そのビット値は１である；
＊両側の２個のドットがMidRangeの黒色側に存在する場合、中心ドットが黒色であるならば、「確実に」黒色であると推定することができる。その中心ドットが不確実な領域に存在するということは、そのドットが白色であり、その値をより不確実にするため周辺の黒色ドットによる影響を受けたということを示す。したがって、そのドット値は白色であると考えられるので、そのビット値は０である；
＊一方のドットがMidRangeの黒色側に存在し、もう一方のドットがMidRangeの白色側に存在するならば、中心ドット値をそのまま使用して決定する。中心ドットがMidRangeの黒色側に存在するならば、黒色（ビット値１）を選択する。さもなければ、白色（ビット値０）を選択する。
【０４８３】
このロジックは以下のように表現される：
Figure 2004536736
ここから、周辺画素値の使用は、中心ドットの状態の優れた指標を与え得ることが認められる。ここで説明した方式は、同じ行からのドットだけを使用しているが、単一のドットライン履歴（前のドットライン）の使用は、明らかに代替的な構成になるであろう。
【０４８４】
次の列のためのクロックマーク更新
ある列の第１のデータドットの中心が決定されると、クロックマーク値は不要になる。それらは、その列に対するデータが獲得された後、次の列の準備のため更新する方が好都合である。クロックマークの向きは、ドット列に沿って下りるドットの追跡方向に対して垂直であるため、列を更新するため画素デルタを使用し、両方のクロックの画素を更新するため列デルタを使用することが可能である：
UpperClock.column += DataDelta.pixel
LowerClock.column += DataDelta.pixel
UpperClock.pixel -= DataDelta.column
LowerClock.pixel -= DataDelta.column
この時点で、次のドット列の推定値が得られる。
【０４８５】
タイミング
タイミングの必要条件は、ＤＲＡＭ利用率が１００％を超えない限り充たされ、並列アルゴリズムの追加によってタイミングが増大されるがＤＲＡＭ利用率は１００％を超えない。ＤＲＡＭ利用率はプロセス１に関して特定され、このプロセス１は各画素を１回ずつ連続的に書き込み、ＤＲＡＭ帯域幅の９％を消費する。
【０４８６】
このセクションに記載されるようなタイミングは、ＤＲＡＭが代替Ａｒｔｃａｒｄリー
ダーアルゴリズムの要求に容易に対処し得ることを示す。したがって、タイミングのボトルネックは、ＤＲＡＭアクセスではなく、ロジック速度に関するアルゴリズムの実装であろう。しかし、アルゴリズムは、アーキテクチャの単純さに留意して設計され、メモリサイクル毎に最小限の個数の論理演算しか要求しない。この点で、実装された状態機械又は等価的なＣＰＵ／ＤＳＰアーキテクチャが以下のサブセクションに記載されているように実行可能である限り、目標速度は達成されるであろう。
【０４８７】
ターゲット位置検出
ターゲットは画素列の境界内の画素を読み出すことによって位置検出される。各画素は高々１個ずつ読み出される。ランレングスエンコーダが十分高速に動作する場合を考えると、ターゲットの位置検出の限界はメモリアクセスである。したがって、アクセスはプロセス１のタイミング、即ち、ＤＲＡＭ帯域幅の９％利用率よりは悪化しないであろう。
【０４８８】
したがって、ターゲット位置検出中の（プロセス１を含む）ＤＲＡＭの総利用率は１８％であり、ターゲットロケータは、常に、代替Ａｒｔｃａｒｄのイメージセンサ画素リーダーに追従している。
【０４８９】
ターゲットの処理
ターゲット番号をソートしチェックするためのタイミングは取るに足らない。２個のターゲット中心の各々のより良い推定値を見つけるためには、１２組の１２画素の読み出し、即ち、全部で１４４回の読み出しを必要とする。しかし、正確なターゲット中心の修復は些細ではなく、２組の推定を必要とする。各ターゲット中心の調整には、８組の２０種類の６エントリー型コンボリューションカーネルが必要である。このようにして、その合計は、８×２０×６回の乗算−累算＝９６０に達する。その上、７組の７画素を獲得するため４９回のメモリアクセスが必要である。したがって、１ターゲット当たりの総数は、１４４＋９６０＋４９＝１１５３であり、これは、画素の列内の画素数（１１５２）とほぼ同数である。このように、各ターゲット推定は、１行の画素を処理するために要する時間を消費する。ターゲットが２個の場合、実質的に２列の画素列に要する時間を消費する。
【０４９０】
ターゲットは、第１の画素列上でターゲット番号の後に確実に識別される。方位列の前には２列のドット列が存在するので、６列の画素列が存在する。ターゲット位置検出プロセスは、最初の画素列を使い果たすが、残りの５列の画素列は全く処理されない。したがって、データエリアは、他のプロセス時間に影響を与えることなく、利用可能な時間の２／５内に位置検出することができる。
【０４９１】
利用可能な時間の残りの３／５は、白色及び黒色画素のレンジを割り当てる些細なタスクのために十分であり、１タスクは高々２から３マシーンサイクルを使用する。
【０４９２】
データ抽出
タイミングに関して、次の二つの部分を考慮すべきである：
＊正確なクロックマーク及び境界値を取得すること；
＊ドット値を抽出すること。
【０４９３】
クロックマーク及び境界値は、１ドット列おきにしか収集されない。しかし、より正確にするためにクロックマーク推定値を更新する毎に、２０種類の６エントリー型コンボリューションカーネルを評価しなければならない。平均的に、１ドット列当たりにそのうちの２個が存在する（２ドット列毎に４個）。境界に基づいて画素座標を更新するためには、同じ画素走査線からの７画素だけが必要である。しかし、列座標を更新するためには、異なる列、即ち、異なる走査線からの７画素が必要である。走査線エントリー毎に１回のキャッシュミスが生じ、同じ走査線内の画素に対して２回のキャッシュミスが生じる最悪ケースの状況を想定すると、全部で８回のキャッシュミスが起こる。
【０４９４】
ドット情報を抽出するためには、１ドット毎に（ドットを定義する平均９個ではなく）４画素だけを読み出す。１１５２画素（３８４ドット）のデータエリアを想定すると、せいぜい、これは、９画素ドットではなく４画素ドットを読み出すことによって、７２回のキャッシュ読み出しを節約するに過ぎない。最悪ケースは、５７画素毎に１列だけ移動する１°の回転であるが、節約の程度が僅かに悪化するだけである。
【０４９５】
最悪の場合、読み出すキャッシュラインの数は、データエリア内の画素によって使われたキャッシュラインよりも少なくなる、といっても構わない。したがって、アクセスはプロセス１、即ち、ＤＲＡＭ帯域幅の９％利用率よりも悪化することはない。
【０４９６】
したがって、データ抽出中（プロセス１を含む）のＤＲＡＭ総利用率は１８％であり、データ抽出部は、常に、代替Ａｒｔｃａｒｄのイメージセンサ画素リーダーに追従する。これにより実装されるターゲット処理プロセスでは、ターゲットの処理は、かなり非効率的な方法によって実行されるが、依然として、必要に応じて、データ抽出プロセス中に迅速に追従する。
【０４９７】
フェーズ２−ビットイメージ復号
フェーズ２は、代替Ａｒｔｃａｒｄのデータ復元アルゴリズムの非リアルタイムフェーズである。フェーズ２の先頭で、ビットイメージは代替Ａｒｔｃａｒｄから抽出されている。ビットイメージは、代替Ａｒｔｃａｒｄのデータ領域から読み出されたビットを表現する。一部のビットには誤りがあり、おそらく、代替Ａｒｔｃａｒｄは挿入時に回転させられているので、データ全体は１８０°回転している。フェーズ２は、この符号化されたビットイメージから原データを確実に抽出することに関係している。基本的に、図７９に示されるように３ステップが実行される：
＊代替Ａｒｔｃａｒｄが逆向きに挿入されているならば反転して、ビットイメージを再編成する；
＊符号化されたデータをスクランブル解除する；
＊ビットイメージからのデータをリード・ソロモン復号化する。
【０４９８】
３ステップの各々は別個のプロセスとして定義され、あるプロセスの出力は次のプロセルの入力として要求されるので、連続して実行される。最初の２ステップを単一プロセスに併合することは簡単であるが、説明の便宜上、ここでは、別個のプロセスとして取り扱う。
【０４９９】
データ／プロセスの観点からみると、フェーズ２は図８０に示されるような構造を有する。
【０５００】
プロセス１及び２のタイミングは無視することが可能であり、その間に１／１０００秒未満しか消費しない。プロセス３（リード・ソロモン復号）は、約０．３２秒を消費し、これがフェーズ２のために必要な合計時間になる。
【０５０１】
ビットイメージ再編成、必要に応じて反転
ＤＲＡＭ内のビットマップは、この時点で、代替Ａｒｔｃａｒｄから取得されたデータを表現する。しかし、ビットイメージは連続していない。ビットイメージは６４個の３２ｋ単位のチャンクに分割され、データブロック毎に１チャンクがある。３２ｋチャンクの各々は、２８６５６個の有効バイトだけ、即ち、
最も左側の方位列からの４８バイトと、
真のデータ領域からの２８５６０バイトと、
最も右側の方位列からの４８バイトと、
未使用の４１１２バイトと、
を格納する。
【０５０２】
画素データ（フェーズ１のプロセス１によって格納）のために使用される２ＭＢバッファは、再編成されたビットイメージを保持するために使用可能である。なぜならば、画素データはフェーズ２の間では要求されないからである。再編成の最後に、正しく向きを与えられた連続したビットイメージは、２ＭＢ画素バッファに収容され、リード・ソロモン復号化のための準備ができている。
【０５０３】
カードの向きが正しい場合、最も左側の方位列は白色であり、最も右側の方位列は黒色である。カードが１８０°回転している場合、最も左側の方位列は黒色であり、最も右側の方位列は白色である。
【０５０４】
カードが正しい向きにされているかどうかを判定する簡単な方法は、白色ビットに対する黒色ビットの比率が圧倒的であるブロックが見つかるまで、各データブロックを一つずつ使用して、データの最初及び最後の４８バイトをチェックすることである。以下の擬似コードはこの方法を例示し、カードが正しい向きに置かれているときTRUEを返し、そうではなければFALSEを返す：
Figure 2004536736
データは、この時点で、カードが正しい向きであるかどうかに基づいて認識できるはずである。最も簡単なケースは、カードが正しい向きにされている場合である。この場合、データは、方位列を除去し、データ全体を連続させるために、少しだけ動かす必要がある。これは、以下の擬似コードに示されるように元の位置で非常に簡単に実現される：
Figure 2004536736
それ以外の場合は、データを実際に反転させる必要がある。データを反転させるアルゴリズムは非常に簡単であるが、簡単にするために、２５６バイトのテーブルReverseを用いる。ここで、Reverse[N]の値はNのビット反転である：
Figure 2004536736
両方のプロセスのタイミングは無視することが可能であり、１／１０００秒未満しか消費しない：
＊２ＭＢ連続読み出し（２０４８／１６×１２ｎｓ＝１５３６ｎｓ）；
＊２ＭＢ実効的連続バイト書き込み（２０４８／１６×１２ｎｓ＝１５３６ｎｓ）。
【０５０５】
符号化画像のスクランブル解除
ビットイメージは、１８２７８４０個の連続した、正しい向きにされた、スクランブル付きのバイトである。バイトは、１ブロックが２５５バイト長からなる７１６８個のリード・ソロモンブロックを生成するために、スクランブル解除されなければならない。スクランブル解除プロセスは非常に簡単であるが、スクランブル解除処理は元の場所で実行できないので、別個の出力バッファを必要とする。図８０は、スクランブル解除プロセスが行われるメモリの説明図である。
【０５０６】
以下の疑似コードはスクランブル解除プロセスの実行方法を規定する：
Figure 2004536736
このプロセスのためのタイミングは無視することが可能であり、１／１０００秒未満しか消費しない：
＊２ＭＢ連続読み出し（２０４８／１６×１２ｎｓ＝１５３６ｎｓ）；
＊２ＭＢ非連続バイト書き込み（２０４８×１２ｎｓ＝２４５７６ｎｓ）。
【０５０７】
このプロセスの終了時、スクランブル無しデータがリード・ソロモン復号化のために準備できる。
【０５０８】
リード・ソロモン復号化
代替Ａｒｔｃａｒｄの読み出しの最後の部分は、リード・ソロモン復号化プロセスであり、ここでは、約２ＭＢのスクランブル無しデータが約１ＭＢの有効代替Ａｒｔｃａｒｄデータに復号化される。
【０５０９】
このアルゴリズムは、同時に一つのリード・ソロモンブロックを復号化し、（必要であれば）元の場所で実行可能である。なぜならば、符号化されたブロックは復号化されたブロックよりも大きく、冗長バイトがデータバイトの後に格納されているからである。
【０５１０】
最初の２個のリード・ソロモンブロックは制御ブロックであり、ビットイメージから抽出されるべきデータのサイズに関する情報を含んでいる。このメタ情報は、最初に復号化する必要があり、得られた情報が真のデータを復号化するため使用される。真のデータの復号化は、単に同時に一つずつデータブロックを復号化する問題である。特定のブロックの復号化が失敗した場合、控えのデータブロックを使用することが可能である。
【０５１１】
最上位レベルのリード・ソロモン復号化を疑似コードで提示する：
Figure 2004536736
Figure 2004536736
DecodeBlockは、標準的なリード・ソロモンブロックデコーダであり、ｍ＝８及びｔ＝６４を使用する。
【０５１２】
GetControlData関数は、復号化エラーが生じない限り簡単である。この関数は、成功するまで、同時に一つの制御ブロックを復号化するためDecodeBlockを呼び出すだけである。制御パラメータは、復号化されたデータの最初の３バイトから抽出することができる（destBlocksはバイト０及び１に格納され、lastBlock はバイト２に格納される）。復号化エラーが存在する場合、この関数は、３２組の３バイトをトラバースし、最も確からしい値の組を決定しなければならない。一つの簡単な方法は、３バイトの中から２個の連続した等しいコピーを見つけ、これらの値が正しい値であるとして決めることである。他の方法は、出現する３バイトの組の種類数をカウントし、最もよく出現する組が正しい組であると決める。
【０５１３】
リード・ソロモン復号化に要する時間は実装に依存する。リード・ソロモン復号化プロセスを実行するために専用コア（例えば、ＬＳＩロジックのL64712）を使用可能であるが、アプリケーションに応じて（通常、復号化されたデータを用いて何かを実行するために）内蔵型システムの全体でより汎用的に使用できるＣＰＵ／ＤＳＰの組み合わせを選択する方が好ましい。勿論、復号化時間はＣＰＵ／ＤＳＰの組み合わせの場合にも十分に高速でなければならない。
【０５１４】
L64712は、毎秒５０Mビット（毎秒約６．２５ＭＢ）のスループットがあるので、時間は、最大で２ＭＢ読み出し及び１ＭＢ書き込みのメモリアクセス時間ではなく、リード・ソロモンデコーダの速度によって制約される。最悪のケース（全ての２ＭＢが復号化を必要とするケース）に要する時間は、従って、２／６．２５秒＝約０．３２秒である。勿論、以下の改良を含む多数の改良を考えることができる。
【０５１５】
読み出し環境のブラー効果が大きいほど、所定のドットは周辺ドットからより大きい影響を受ける。好適な実施例による現在の読み出しアルゴリズムは、ドット値に関してより優れた決定を行うため、同一列内の周辺ドットを使用する能力を備えている。前の列のドットは既に復号化されているので、前の列のドット履歴は、画素値が不確実なレンジに含まれるドットの値を決定する際に役に立つ。
【０５１６】
初期ステージに関する別の可能性は、それを完全に取り除き、データブロックの初期境界を必要とされる境界よりも広くし、ターゲット処理関数をより知的にすることである。これは、全体的な複雑さを軽減する。データブロックの独立性を維持するために注意する必要がある。
【０５１７】
制御ブロック機構はより頑強にすることができる：
＊制御ブロックは、（本例のケースのように）隣接させるのではなく、最初のブロック及び最後のブロックでもよい。これは、ある種の異常なダメージ状況に対する保護を高めるであろう；
＊第２の改良は、リード・ソロモン復号化ステップが失敗した場合に使用される補助的なレベルの冗長性／誤り検出を制御ブロック構造に取り入れることである。パリティのような簡単な仕組みは、リード・ソロモンステージが失敗した場合に、制御情報のもっともらしさを改良する。
【０５１８】
フェーズ５ Ｖａｒｋスクリプト実行
Ａｒｔｃａｒｄ９を読み出し、それを復号化するために要する総時間は、したがって、約２．１５秒である。ユーザがはっきりとわかる遅延は、実際には０．６５秒（フェーズ３及び４の合計）に過ぎない。なぜならば、Ａｒｔｃａｒｄは１．５秒後に移動を停止するからである。
【０５１９】
Ａｒｔｃａｒｄがロードされると、Ａｒｔｖａｒｋスクリプトを解釈しなければならない。スクリプトを直ちに実行するのではなく、スクリプトは「プリント」ボタン１３（図１）が押下されたときだけに実行される。スクリプトを実行するための所要時間は、スクリプトの複雑さに応じて変化し、プリントボタンの押下と、実際のプリントボタンと、実際の印刷動作との間で認識される遅延を考慮しなければならない。
【０５２０】
上述の通り、ＶＬＩＷプロセッサ７４は、コンピュータ利用の費用がかかるＶａｒｋ関数を加速するデジタル処理システムである。ＣＰＵコア７２によってソフトウェアで実行される関数と、ＶＬＩＷプロセッサ７４によってハードウェアで実行される関数のバランスは、実装に依存する。ＶＬＩＷプロセッサ７４の目的は、全てのＡｒｔｃａｒｄスタイルがユーザからみて遅いと感じられない時間内で実行することを助けることである。ＣＰＵが高速で強力になると共に、ハードウェア加速を必要とする関数の数は減少し続ける。ＶＬＩＷプロセッサは、以下の時間的に重要な関数の汎用ハードウェア高速化を可能にさせるマイクロコード化されたＡＬＵサブシステムを含む：
１）汎用ソフトウェア処理のための画像アクセス機構
２）画像コンボルバ
３）データ駆動型画像ワーパー
４）画像スケーリング
５）画像モザイク
６）アフィン変換
７）画像コンポジッター
８）色空間変換
９）ヒストグラムコレクタ
１０）画像の照明
１１）ブラシスタンパー
１２）ヒストグラムコレクタ
１３）ＣＣＤイメージから内部画像への変換
１４）画像ピラミッドの構築（ワーパーによってブラッシングのため使用される）。
【０５２１】
以下の表は、ＡＬＵモデルに実装された場合の各Ｖａｒｋ演算の所要時間を要約したものである。ＡＬＵモデルを使用する関数を実装する方法は後述される。
【０５２２】
【表５７】
Figure 2004536736
例えば、ＣＣＤ画像を変換するため、ヒストグラム収集、及び（画像強調用）ルックアップ色置換のために１画素当たりに９＋２＋０．５サイクル、即ち、１１．５サイクルを要する。１５００×１０００画像の場合、これは、１７２５０００００、即ち、１コンポーネント当たりに約０．２秒、即ち、全３コンポーネント当たりに０．６秒である。簡単なワープを追加すると、全体で、０．６＋０．３６、即ち、ほぼ１秒になる。
【０５２３】
画像コンボルバ
コンボルブは中心画素周りの重み付き平均化である。この平均は、単純な加算でもよく、絶対値の和でもよく、和の絶対値でもよく、或いは、０で丸められた和でもよい。
【０５２４】
画像コンボルバは汎用コンボルバであり、可変サイズ係数カーネル内の値を変えることによって様々な関数を実現できる。サポートされるカーネルサイズは、３×３、５×５、及び７×７だけである。
【０５２５】
図８２を参照すると、コンボリューションプロセスの一例３４０が示されている。コンボルバプロセス３４１に供給される画素コンポーネント値は、ボックス読み出しイタレータ３４２から与えられる。イタレータ３４２は行単位で画像データを供給し、各行内では、画素毎に画像データを供給する。コンボルバ３４１からの出力は、順次書き込みイタレータ３４４へ送られ、順次書き込みイタレータ３４４は有効画像フォーマットで合成画像を格納する。
【０５２６】
係数カーネル３４６は、ＤＲＡＭ内のルックアップテーブルである。カーネルは、ボックス読み出しイタレータ３４２と同じ順序に係数が並べられる。各係数エントリーは８ビットである。単純な順次読み出しイタレータは、カーネル３４６を指定し、係数を与えるため使用される。これは、カーネルサイズと一致する画像幅ImageWidthの画像をシミュレーションし、ループオプションがセットされるので、カーネルは連続して供給される。
【０５２７】
ＡＬＵユニット上のコンボルブプロセスの一実施形態は図８１に示されている。以下の定数がソフトウェアによってセットされる。
【０５２８】
【表５８】
Figure 2004536736
制御ロジックは、１画素当たりの乗算／加算の回数をカウントダウンするため使用される。カウント（ラッチ２に累算）が０に達するとき、生成される制御信号は（ラッチ１からの）現在のコンボルブ値を書き出し、カウントをリセットするため使用される。このようにして、一つの制御ロジックブロックは、多数の並列コンボルブストリームのために使用される。
【０５２９】
各サイクルに、乗算ＡＬＵは、画素の適切な部分を組み込むため、１回の乗算／加算を実行することができる。全ての値を総計するために要するサイクル数は、したがって、カーネル内のエントリーの個数である。これは計算制約であるため、画像を複数のセクションに分割し、それらを異なるＡＬＵユニットで並列に処理することが適切である。
【０５３０】
７×７カーネル上で、各画素に要する時間は４９サイクル、即ち、４９０ｎｓである。各キャッシュラインは３２画素を保持するので、メモリアクセスのために利用可能な時間は、（（３２−７＋１）×４９０ｎｓ）、即ち、１２７４０ｎｓである。７本のキャッシュラインを読み出し、１本を書き込むために要する時間は、より悪いケースであって、１１２０ｎｓ（全てのアクセスが同じＤＲＡＭバンクへのアクセスであるとして、８＊１４０ｎｓ）である。その結果として、リソースが無制限であるならば、最大１０画素を並列に処理することが可能である。ＡＬＵの個数が限定されている場合、最高で４画素を並列に処理することができる。従って、７×７カーネルを使用してコンボリューションを実行するために要する時間は、０．１８３７５秒（１５００＊１０００＊４９０ｎｓ／４＝１８３７５００００ｎｓ）である。
【０５３１】
５×５カーネル上で、各画素に要する時間は２５サイクル、即ち、２５０ｎｓである。各キャッシュラインは３２画素を保持するので、メモリアクセスのために利用可能な時間は、（（３２−５＋１）×２５０ｎｓ）、即ち、７０００ｎｓである。５本のキャッシュラインを読み出し、１本を書き込むために要する時間は、より悪いケースであって、８４０ｎｓ（全てのアクセスが同じＤＲＡＭバンクへのアクセスであるとして、６＊１４０ｎｓ）である。その結果として、リソースが無制限であるならば、最大７画素を並列に処理することが可能である。ＡＬＵの個数が限定されている場合、最高で４画素を並列に処理することができる。従って、５×５カーネルを使用してコンボリューションを実行するために要する時間は、０．０９３７５秒（１５００＊１０００＊２５０ｎｓ／４＝９３７５００００ｎｓ）である。
【０５３２】
３×３カーネル上で、各画素に要する時間は９サイクル、即ち、９０ｎｓである。各キャッシュラインは３２画素を保持するので、メモリアクセスのために利用可能な時間は、（（３２−３＋１）×９０ｎｓ）、即ち、２７００ｎｓである。３本のキャッシュラインを読み出し、１本を書き込むために要する時間は、より悪いケースであって、５６０ｎｓ（全てのアクセスが同じＤＲＡＭバンクへのアクセスであるとして、４＊１４０ｎｓ）である。その結果として、リソースが無制限であるならば、最大１０画素を並列に処理することが可能である。ＡＬＵ及び読み出し／書き込みイタレータの個数が限定されている場合、最高で４画素を並列に処理することができる。従って、３×３カーネルを使用してコンボリューションを実行するために要する時間は、０．０３３７５秒（１５００＊１０００＊９０ｎｓ／４＝３３７５００００ｎｓ）である。この結果として、各出力画素は、計算をするためにカーネルサイズ／３サイクルを要する。実際のタイミングは以下の表に要約されている。
【０５３３】
【表５９】
Figure 2004536736
画像コンポジッター
コンポジット処理は、最終画像における前景及び背景の適切な比率を制御するため、マット又はチャンネルを使用して前景画像を後景画像に加算することである。好ましくは、通常コンポジット処理及び付随コンポジット処理の二つのスタイルのコンポジット処理がサポートされる。二つのスタイルの規則は、
通常コンポジット処理：新しい値＝前景＋（背景−前景）ａ
付随コンポジット処理：新しい値＝前景＋（１−ａ）背景
である。
【０５３４】
相違点は、付随コンポジット処理の場合、前景はマットによって予め乗算されているのに対して、通常コンポジット処理の場合、そのようにされていないことである。コンポジットプロセスの一例は図８３に示されている。
【０５３５】
アルファチャネルは、レンジ０から１に対応した０から２５５の値をとる。
【０５３６】
通常コンポジット
通常コンポジットは、
背景＋（背景−前景）＊α／２５５
として実装される。
【０５３７】
Ｘ／２５５による除算は、２５７Ｘ／６５５３６によって近似される。コンポジットプ
ロセスの実装例は図８４に詳細に示され、以下の定数がソフトウェアによってセットされる。
【０５３８】
【表６０】
Figure 2004536736
４個のイタレータが必要であるため、コンポジットプロセスは１画素当たりに１サイクルを要し、ＡＬＵの半分しか利用しない。コンポジットプロセスは一つのチャンネルだけで実行される。３チャンネル画像を互いにコンポジットするためには、コンポジッターは、各チャンネルに１回ずつの合計３回実行されなければならない。
【０５３９】
フルサイズの単一チャンネルをコンポジットするための所要時間は、０．０１５秒（１５００＊１０００＊１＊１０ｎｓ）であり、３チャンネル全てをコンポジットするために０．０４５秒を要する。
【０５４０】
２５５による除算を近似するため、２５７倍した後に６５５３６で除算する。これは、１回の加算（２５６＊ｘ＋ｘ）と、その結果の最後の１６ビットの無視（丸めの目的を除く）とによっても実現可能である。
【０５４１】
図４２に示されるように、コンポジットプロセスは、３個の順次読み出しイタレータ３５１−３５３と、１個の順次書き出しイタレータ３５５とを必要とし、乗算器ＡＬＵと共にアダーＡＬＵと共にアダーを使用するマイクロコードとして実装される。コンポジット時間は１画素当たり１サイクル（１０ｎｓ）である。付随コンポジット処理と通常コンポジット処理は別々のマイクロコードを必要とするが、１画素当たりの平均時間は同じである。
【０５４２】
コンポジット処理は単一チャンネルだけで実行される。一つの３チャンネル画像を互いにコンポジットするために、コンポジッターは、チャンネル毎に１回ずつ、併せて３回実行される。ａチャンネルは各コンポジットに対して同一であるため、それは毎回読み出される必要がある。しかし、最良ケースでの４×３２バイトのキャッシュラインの転送（読み出し又は書き込み）は３２０ｎｓを要する。パイプラインは、平均で１画素コンポジット当たりに１サイクルを与え、３２画素をコンポジットするために３２サイクル、即ち、３２０ｎｓ（１００ＭＨｚ）を要するので、チャンネルは実質的に無制限で読み出される。したがって、全チャンネルは、
１５００／３２＊１０００＊３２０ｎｓ＝１５０４００００ｎｓ＝０．０１５秒
でコンポジットされる。
【０５４３】
フルサイズの３チャンネル画像をコンポジットするための所要時間は０．０４５秒である。
【０５４４】
画像ピラミッド構築
ワーピング、タイリング、及びブラッシングのような幾つかの関数は、所定の画素のエリアの平均値を必要とする。所与の各エリアの値を計算するのではなく、これらの関数は、好ましくは、画像ピラミッドを利用する。既に図３３に示されたように、画像ピラミッド３６０は、実質的に多重解像度画素マップである。原画像は１：１表現である。各次元での２：１によるサブサンプリングは、元のサイズの１／４の画像を生成する。このプロセスは画像全体が単一画素によって表現されるまで続く。
【０５４５】
画像ピラミッドは原画像から構築され、原画像によって占められたサイズの１／３（１／４＋１／１６＋１／６４＋．．．）を使う。原画像が１５００×１０００である場合、対応した画像ピラミッドは約１／２ＭＢである。
【０５４６】
画像ピラミッドは、コンボルブのカーネルを各次元で２画素ずつ前進させるワン・イン・フォー入力画像に基づいて実行される３×３コンボルブによって構築することができる。３×３コンボルブは、単純な４画素の平均化よりも高い精度を生じ、異なるピラミッドレベルの座標の差が１レベル毎に１ビットだけシフトすることによって得られるという付加的な利点がある。
【０５４７】
ピラミッド全体の構築は、ピラミッドの各レベルで１回ずつピラミッドレベル構築関数を呼び出すソフトウェアループに依拠している。
【０５４８】
ピラミッドの１レベルを生成するためのタイミングは、入力画像の解像度の（９／４）＊（１／４）である。なぜならば、原画像の１／４のサイズの画像を生成しているからである。このようにして、１５００×１０００画像に対して、
ピラミッドのレベル１を生成するためのタイミング＝９／４＊７５０＊５００＝８４３７５０サイクルであり、
ピラミッドのレベル２を生成するためのタイミング＝９／４＊３７５＊２５０＝２１０９３８サイクルであり、
ピラミッドのレベル３を生成するためのタイミング＝９／４＊１８８＊１２５＝５２７３５サイクルであり、
以下同様に続く。
【０５４９】
総時間は、原画像１画素当たりに３／４サイクル（画像ピラミッドは原画像サイズの１／３であり、各画素は計算に９／４サイクルを要し、即ち、（１／３）＊（９／４）＝３／４）である。１５００×１０００画像の場合、（１００ＭＨｚ）で１１２５０００サイクル、即ち、０．０１１秒である。このタイミングは単一色チャンネルに対するタイミングであり、３色チャンネルは０．０３４秒の処理時間を要する。
【０５５０】
汎用データ駆動型画像ワーパー
ＡＣＰ３１は、入力画像の画像ワーピング操作を実行可能である。画像ワーピングの原理は理論的に周知である。ワーピングのプロセスに関する一つの完全な教科書は、Ｇｅｒｏｇｅ Ｗｏｌｂｅｒｇによる''Ｄｉｇｉｔａｌ Ｉｍａｇｅ Ｗａｒｐｉｎｇ''， ＩＥＥＥ Ｃｏｍｐｕｔｅｒ Ｓｏｃｉｅｔｙ Ｐｒｅｓｓ， Ｌｏｓ Ａｌａｍｉｔｏｓ， Ｃａｌｉｆｏｒｎｉａ， １９９０である。ワーピングプロセスは、Ａｒｔｃａｒｄ９によって供給されたデータの一部を形成するワープマップを使用する。ワープマップは、必要条件に応じて任意的に寸法を決めることができ、入力画素の出力画素へのマッピングの情報を提供する。残念なことに、任意的に寸法を決められたワープマップの利用は、画像ワーパーによって解決されるべき多数の問題を生じる。
【０５５１】
図８５を参照すると、Ａ×Ｂ次元のワープマップ３６５は、ある大きさ（例えば、０から２５５の８ビット値）の配列値により構成され、この配列値は理論的な入力画像の座標を表現し、理論的な入力画像の座標は同じ配列座標インデックスを有する対応した「理論的な」出力画像へマップされる。残念ながら、出力画像、例えば、出力画像３６６は固有の次元Ｃ×Ｄを有し、これは、固有の次元Ｅ×Ｆを有する入力画像とは全く異なる。したがって、出力画像３６６が、出力画素毎に、対応した入力画像のエリア又は領域を決定できるように、ワープマップ３６５のマッピングを容易に行えるようにする必要がある。出力画素色データは、対応した入力画像のエリア又は領域から構築される。出力画像３６６内の各出力画素に対して、最初に、ワープマップ３６５から対応したワープマップ値を決定することが必要である。このため、出力画像画素がワープマップテーブル３６５内の小数位置にマッピングされるときに、周辺ワープマップ値をバイリニア補間することが必要である。このプロセスの結果は、ワープマップ３６５内の各データ値のサイズによって寸法が決められる「理論的な」画像内での入力画像画素の位置を与える。これらの値は、理論的な画像を対応した実際の入力画像３６７へマッピングするため再度スケーリングしなければならない。
【０５５２】
実際の値を決定するため、出力画像画素はエイリアシング効果を回避するように選ばれるべきであり、最終的な出力画像画素値に寄与する入力画像画素３６７の領域を決定するために隣接した出力画像画素を調べる必要がある。この点に関して、以下でより明らかにされるように、画像ピラミッドが利用される。
【０５５３】
画像ワーパーは画像をワープさせるため以下の幾つかのタスクを実行する：
−出力画像サイズに一致するようにワープマップをスケーリングする；
−各出力画素に表現される入力画像画素の領域のスパンを決定する；
−入力画像ピラミッドからトライリニア補間によって最終的な出力画素値を計算する。
【０５５４】
ワープマップスケーリング
前述の通り、データ駆動型ワープでは、ワープマップは、出力画素毎に、対応した入力画像マップの中心を記述することが必要である。前述のように単一ワープマップを用いる代わりに、インターリーブされたｘ及びｙ値情報を格納すると、Ｘ座標及びＹ座標を別個のチャンネルとして取り扱うことが可能である。
【０５５５】
その結果として、好ましくは、二つのワープマップが設けられ、ＸワープマップはＸ座標のワーピングを表し、ＹワープマップはＹ座標のワーピングを示す。前述のように、ワープマップ３６５は、スケーリング中の画像とは異なる空間解像度でもよい（例えば、３２×３２ワープマップ３６５は、１５００×１０００画像３６６のワープを適切に記述する）。その上、ワープマップは、ワープ中の画像のサイズに対応した８又は１６ビット値によって表現可能である。
【０５５６】
所定のワープマップから入力画像空間に点を生成するために幾つかのステップが含まれる：
１．出力画像に対してワープマップ内に対応した位置を決定する；
２．次のステップのため、ワープマップから値をフェッチする（これは、ワープマップがほんの８ビット値である場合に、解像度ドメインにおけるスケーリングを必要とする）；
３．実際の値を決定するためワープマップのバイリニア補間を行う；
４．入力画像ドメインに対応するように値をスケーリングする。
【０５５７】
最初のステップは、出力画像における現在のＸ／Ｙ座標にスケール倍率（ＸとＹで異なる場合がある）を乗算することにより実行される。例えば、出力画像が１５００×１０００であるならば、ワープマップは１５０×１００であり、ＸとＹの両方は１／１０によってスケーリングされている。
【０５５８】
ワープマップから値をフェッチするためには、二つのルックアップテーブルにアクセスすることが必要である。一方のルックアップテーブルは、ルックアップテーブルから８又は１６ビットのエントリーを読み出し、常に１６ビット値を返す（元の値が８ビットしかない場合、上位８ビットをクリアする）。
【０５５９】
パイプラインの次のステップは、参照されたワープマップ値をバイリニア補間することである。
【０５６０】
最後に、バイリニア補間からの結果がスケーリングされ、ワープされるべき画像と同じドメインに収容される。このようにして、ワープマップのレンジが０から２５５である場合、Ｘを１５００／２５５でスケーリングし、Ｙを１０００／２５５でスケーリングする。
【０５６１】
補間プロセスは図８６に示されているようなプロセスであり、以下の定数がソフトウェアによってセットされる。
【０５６２】
【表６１】
Figure 2004536736
以下のルックアップテーブルが使用される。
【０５６３】
【表６２】
Figure 2004536736
スパン計算
ワープマップ３６５からの点は入力画像３６７内の画素領域の中心の位置を示す。隣接した出力画像画素の入力画像画素の間の距離は領域のサイズを示し、この距離は、スパン計算によって近似することができる。
【０５６４】
図８７を参照すると、ワープマップＰ１の所定の現在点に対して、同じライン上の前のポイントはＰ０であり、前のラインの同じ位置にあるポイントはＰ２である。Ｐ１とＰ０の間、並びに、Ｐ１とＰ２の間で、Ｘ及びＹの絶対距離を決定する。Ｘ又はＹの最大距離は、実際の形状を近似する正方形であるスパンになる。
【０５６５】
好ましくは、点は、垂直方向ストリップの出力順に処理され、Ｐ０はストリップ内の同じ線で先行する点であり、Ｐ１がストリップ内の最初の点であるとき、Ｐ０は、前のストリップの対応した線の最後の点を表す。Ｐ２は同一ストリップ内の前の線の点であるため、３２エントリーの履歴バッファに保持され得る。スパン計算プロセスの原理は図８８に示され、そのプロセスの詳細は図８９に示されている。
【０５６６】
以下のＤＲＡＭのＦＩＦＯが使用される。
【０５６７】
【表６３】
Figure 2004536736
３２ビット精度のスパン履歴が保持されるので、１５００画素幅の画像がワープされる場合、１２０００バイトの一時記憶が必要になる。
【０５６８】
スパン３６４の計算は、二つのアダーＡＬＵ（一方はスパン計算用であり、もう一方はＰ０及びＰ２の履歴をループしカウントするためのものである）を使用し、以下のように７サイクルを要する。
【０５６９】
【表６４】
Figure 2004536736
履歴バッファ３６５、３６６は、キャッシュ型のＤＲＡＭである。「前のライン」（Ｐ２履歴の場合）バッファ３６６は、３２エントリーのスパン精度である。「前の点」（Ｐ０履歴の場合）バッファ３６５は、（ストリップの線の点１から３１の計算のため）殆どの場合に使用される１個のレジスタを必要とし、ＤＲＡＭにバッファされた履歴値の組はストリップの線の点０の計算に使用される。
【０５７０】
スパン履歴の３２ビット精度は、Ｐ２履歴を保持するため４本のキャッシュラインと、Ｐ０履歴のための２本のキャッシュラインと、を必要とする。Ｐ０の履歴は、３２画素からなる８本の線毎に１回ずつ、（ImageHeight＊４）バイトの一時記憶空間に書き込まれ、読み出される。このようにして、１５００画素の高さの画像がワープされるとき、６０００バイトの一時記憶が必要であり、全部で６本のキャッシュラインが必要である。
【０５７１】
トライリニア補間
平均化されるべき入力画像からエリアの中心及びスパンを決定した後、ワーププロセスの最終部分は、出力画素の値を決定することである。単一の出力画素は、理論的に入力画像全体によって表現できるので、出力画素に寄与する入力画像の特定のエリアを実際に読み出し平均化するためには、非常に時間を消費する可能性がある。その代わりとして、入力画像の画像ピラミッドを使用することにより画素値を近似することができる。
【０５７２】
スパンが１以下である場合、所与の座標の周辺で原画像の画素を読み出し、バイリニア補間を実行するだけでよい。スパンが１よりも大きい場合、二つの適切なレベルの画像ピラミッドを読み出し、トライリニア補間を実行する必要がある。二つのレベルの画像ピラミッドの間にリニア補間を実行することは、厳密に正確ではないが、許容可能な結果を与える（それは結果画像にブラー効果が生じる側で判断を誤る）。
【０５７３】
図９０を参照すると、一般的には、あるスパン「ｓ」が与えられた場合に、ln2s（３７０）及びln2s+1（３７１）によって与えられる画像ピラミッドレベルを読み出すことが必要である。Ln2sは、ｓの上位ビットセットを復号化するだけである。ピラミッドの二つのレベル３７０、３７１の各々で画素値の値を決定するためバイリニア補間を実行し、レベル間で補間を実行しなければならない。
【０５７４】
図９１に示されるように、最終的な出力値３７３を得るため、ピラミッドレベル間で補間を行う前に、最初に各画素ピラミッドレベルのＸ及びＹに関して補間を行うことが必要である。
【０５７５】
画像ピラミッドアドレスモードは、ピラミッドレベルｓ及びｓ＋１上の（ｘ，ｙ）における画素座標に対するアドレスを生成する。各レベルの画像ピラミッドは、ｘの方向に連続した画素を格納する。したがって、ｘに関する読み出しはキャッシュヒットする可能性が高い。
【０５７６】
適度なキャッシュヒットのコヒーレンスは、出力画像の局所領域が典型的に入力画像と局所的にコヒーレントである（おそらく、スケールは異なるが、同じスケールでコヒーレントである）ときに獲得される。入力画像と出力画像との関係を知ることはできないが、出力画素は、キャッシュコヒーレンスを最大限に利用するため、（垂直ストリップイタレータによって）確実に垂直ストリップに書き込まれる。
【０５７７】
トライリニア補間は、パイプラインとして４個の乗算ＡＬＵ及び４個全てのアダーＡＬＵを使用し、メモリアクセスの必要がない場合を想定すると、平均的に２サイクル程度で完了し得る。しかし、全ての補間値は画像ピラミッドから得られるので、補間速度はキャッシュコヒーレンスに完全に依存する（その他のユニットはワープマップスケーリング及びスパン計算を実行するためビジーであることは言うまでもない）。できるだけ多数のキャッシュラインを画像ピラミッド読み出しのために利用できるべきである。最良の速度は、２個の乗算ＡＬＵを使用して８サイクルである。
【０５７８】
出力画素は、二つのキャッシュラインを使用する垂直ストリップ書き込みイタレータによってＤＲＡＭに書き込まれる。この速度は、従って、１出力画素当たりに８サイクルの最小値で制限される。ワープマップのスケーリングに必要なサイクルが８サイクル以下であるならば、全体的な速度は変化しない。さもなければ、スループットはワープマップをスケーリングするために要する時間である。殆どの場合に、ワープマップは写真のサイズと適合するまで拡大される。
【０５７９】
１画素当たりに必要なサイクル数が８サイクル以下のワープマップをスケーリングする場合、画像の１個のカラーコンポーネントを変換するための所要時間は０．１２秒（１５００＊１０００＊８サイクル＊１サイクル当たりに１０ｎｓ）である。
【０５８０】
ヒストグラムコレクタ
ヒストグラムコレクタは、入力として画像チャンネルを取得し、出力としてヒストグラムを生成するマイクロコードプログラムである。チャンネルの画素の各々は、レンジ０−２５５に収まる値をとる。その結果として、ヒストグラムテーブルには全部で２５６画素が存在し、各エントリーは３２ビットであり、１５００×１０００の全画像のカウントを十分に収容することができる。
【０５８１】
図９２に示されるように、ヒストグラムは全画像の要約を表現するので、順次読み出しイタレータ３７８は入力として十分にである。ヒストグラム自体は、完全にキャッシュされ、３２個のキャッシュライン（１Ｋ）を必要とする。
【０５８２】
マイクロコードは二つのパスを有し、初期化パスでは、全てカウントを０にセットし、次に、「カウント」ステージは、画像から読み出された各画素の適切なカウンタをインクリメントする。第１のステージは、アドレスユニットと単一のアダーＡＬＵとを必要とし、ヒストグラムテーブル３７７のアドレスを初期化する。
【０５８３】
【表６５】
Figure 2004536736
第２のステージは、画像からの実際の画素を処理し、４個のアダーＡＬＵを使用する。
【０５８４】
【表６６】
Figure 2004536736
アダー２のサイクル２からの零フラグは、入力画素が同じである間、マイクロコードアドレス２に留まるため使用される。入力画素が変化したとき、新しいカウントはマイクロコードアドレス３に書き出され、処理はマイクロコードアドレス２で再開する。マイクロコードアドレス４は最後に使用され、それ以上読み出される画素は存在しない。
【０５８５】
ステージ１は、２５６サイクル、即ち、２５６０ｎｓを要する。ステージ２は、画素の値に応じて変わる。ルックアップテーブル置換のための最悪ケースの時間は、あらゆる画素がその近傍と同じではない場合に、１画像画素当たりに２サイクルである。単一カラーのルックアップに要する時間は０．０３秒（１５００×１０００×１画素当たり２サイクル×１サイクル当たり１０ｎｓ＝３０００００００ｎｓ）である。３個のカラーコンポーネントに要する時間はこの量の３倍、即ち、０．０９秒である。
【０５８６】
色変換
色変換は、
ルックアップテーブル置換、及び
色空間変換
の二つの主要な方法で実現される。
【０５８７】
ルックアップテーブル置換
図８６に示されるように、画素の色を変換するための最も簡単な方法の一つは、任意に複雑な変換関数をルックアップテーブル３８０にエンコードすることである。画素のコンポーネントカラー値は、画素の新しいコンポーネント値をルックアップ３８１するため使用される。順次読み出しイタレータから読み出された画素毎に、その新しい値が新カラーテーブル３８０から読み出され、順次書き込みイタレータ３８３へ書き込まれる。入力画像は、メモリ帯域幅を効率的に利用するため、半分ずつ同時に処理される。以下のルックアップテーブルが使用される。
【０５８８】
【表６７】
Figure 2004536736
総プロセスは、二つの順次読み出しイタレータ及び二つの順次書き込みイタレータを必要とする。二つの新カラーテーブルは、２５６バイト（１バイトからなる２５６個のエントリー）を保持するため、各々に８個のキャッシュラインが必要である。
【０５８９】
したがって、ルックアップテーブル置換に要する平均時間は１画像画素当たり１／２サイクルである。単一カラーのルックアップに要する時間は０．００７５秒（１５００×１０００×１画素当たり１／２サイクル×１サイクル当たり１０ｎｓ＝７５０００００ｎｓ）である。三つのカラーコンポーネントのための所要時間はこの量の３倍、即ち、０．０２２５秒である。各カラーコンポーネントは、ソフトウェアの制御下で次々に処理される。
【０５９０】
色空間変換
色空間変換は、色空間の間を動くときに限り必要である。ＣＣＤ画像はＲＧＢ色空間で撮影され、印刷はＣＭＹ色空間で行われ、一方、ＡＣＰ３１のクライアントは、Ｌａｂ色空間で画像を処理する可能性が高い。入力色空間チャンネルの全ては、典型的に、各出力チャンネルのコンポーネント値を決定するために要求される。このような論理的プロセスが図９４の３８５に示されている。
【０５９１】
簡潔に言うと、Ｌａｂ、ＲＧＢ及びＣＭＹの間の変換は、かなり簡単である。しかし、特定の装置の個別の色プロファイルは著しく変化し得る。その結果として、将来のＣＣＤ、インク、及びプリンタを可能にさせるため、ＡＣＰ３１は、色空間変換ルックアップテーブルからのトライリニア補間によって色空間変換を実行する。
【０５９２】
色コヒーレンスは、線ベースではなく、エリアベースである傾向がある。トライリニア補間ルックアップ中にキャッシュコヒーレンスを補助するため、画像を垂直ストリップで処理することが最良である。このようにして、読み出しイタレータ３８６−３８８及び書き出しイタレータ３８９は、垂直ストリップイタレータである。
【０５９３】
トライリニア色空間変換
各出力カラーコンポーネントに対して、入力色空間を出力色空間へマッピングする単一の３次元テーブルが必要になる。例えば、ＣＣＤ画像をＲＧＢからＬａｂへ変換するため、ＣＣＤの物理的特性に較正された３個のテーブル、即ち、
ＲＧＢ->Ｌ
ＲＧＢ->ａ
ＲＧＢ->ｂ
が必要になる。
【０５９４】
ＬａｂからＣＭＹへ変換するため、インク／プリンタの物理的特性に較正された３個のテーブル、即ち、
Ｌａｂ->Ｃ
Ｌａｂ->Ｍ
Ｌａｂ->Ｙ
が必要になる。
【０５９５】
８ビット入力カラーコンポーネントは、変換テーブルへのインデックス付けのため、固定小数点数（３：５）として取り扱われる。整数の３ビットはインデックスを与え、小数の５ビットは補間として使用される。３ビットは８個の値を与えるので、３次元で５１２エントリー（８×８×８）が得られる。各エントリーのサイズは１ビットであり、１テーブル当たり５１２バイトが必要である。
【０５９６】
したがって、色空間変換プロセスは図９５に示されるように実装され、以下のルックアップテーブルが使用される。
【０５９７】
【表６８】
Figure 2004536736
トライリニア補間は、８個の値の間の補間を返す。ルックアップから各８ビット値を返すために１サイクルを要し、全部で８サイクルを要する。トライリニア補間は、１サイクル当たり２個の乗算ＡＬＵが使用されたとき、８サイクルを使用する。一般的なトライリニア補間情報はこの文書のＡＬＵセクションに記載されている。ルックアップテーブル用の５１２バイトは１６個のキャッシュラインに詰め込まれる。
【０５９８】
画像の単一のカラーコンポーネントを変換するための時間は０．１０５秒（１５００＊１０００＊７サイクル＊１サイクル当たり１０ｎｓ）である。３コンポーネントを変換するため、０．４１５秒を要する。都合良く、プリントアウト用の色空間変換は、プリントアウト中にオンザフライ方式で行われる。
【０５９９】
カラーコンポーネントが別々に変換される場合、それらは入力色空間コンポーネントを上書きしなければならない。なぜならば、入力色空間からの全てのカラーコンポーネントは各コンポーネントを変換するために必要になるからである。
【０６００】
補間を実行するために１個の乗算ユニットだけが使用されるので、Ｌａｂ->ＣＭＹ変換の全体を単一パスとして行うことが可能である。このためには、三つの垂直ストリップ読み出しイタレータと、三つの垂直ストリップ書き込みイタレータと、が必要であり、３個の変換テーブルに同時にアクセスする。その場合、入力画像へ書き戻し、余分なメモリを使用しないことも可能である。しかし、３個の変換テーブルへのアクセスは、各々に対するキャッシュ処理の１／３に相当し、プロセス全体では高いレイテンシーを生じることになる。
【０６０１】
アフィン変換
写真を用いて画像をコンポジットする前に、画像を回転、スケーリング、及び並進することが必要である。画像が並進だけされている場合、直接的なサブピクセル平行移動関数を使用する方が高速になる。しかし、回転、拡大、及び並進は、単一のアフィン変換に組み込むことができる。
【０６０２】
汎用アフィン変換は、加速関数として組み込みことが可能である。アフィン変換は２次元に制限され、縮小される場合、入力画像はスケール関数によって予めスケーリングされるべきである。汎用アフィン変換を備えることにより、出力画像を同時に１ブロックずつ構築することが可能になり、画像に対して多数の変換を実行するために要する時間を削減できる。なぜならば、多数の変換の全てを同時に適用できるからである。
【０６０３】
変換行列はクライアントによって与えられる必要があり、行列は、望まれる変換の逆行列でなければならない。即ち、その行列を出力画素座標に適用することによって入力座標が得られる。
【０６０４】
２次元行列は、通常、以下の３×３配列、即ち、
【０６０５】
【数１】
Figure 2004536736
によって表現される。
【０６０６】
第３列は常に［０，０，１］であるため、クライアントはそれを指定しなくてもよい。その代わりに、クライアントはａ，ｂ，ｃ，ｄ，ｅ，ｆを指定する。
【０６０７】
左上画像画素の座標が（０，０）として表される入力画像内の座標（ｘ，ｙ）が与えられた場合、入力座標は、（ａｘ＋ｃｙ＋ｅ，ｂｘ＋ｄｙ＋ｆ）によって指定される。入力座標が決定されると、入力画像は、その画素値に達するためサンプリングされる。入力画像画素のバイリニア補間は、計算された座標における画素の値を決定するため使用される。アフィン変換は平行線を保存するので、画像は、最高の平均入力画像キャッシュコヒーレンスを得るため３２画素幅の出力垂直ストリップで処理される。
【０６０８】
３個の乗算ＡＬＵは、バイリニア補間を２サイクル内で実行するために必要である。乗算ＡＬＵ１及び２は、線Ｙ及び線Ｙ＋１のそれぞれについてＸに関してリニア補間を実行し、乗算ＡＬＵ３は、乗算ＡＬＵ１及び２によって出力された値の間でＹに関するリニア補間を実行する。
【０６０９】
Ｘに関して出力線を横切って右へ移動するとき、２個のアダーＡＬＵは、「ａ」を現在のＸ値に加算し、「ｂ」を現在のＹ値に加算することによって、実際の入力画像座標を計算する。次の線（最大で３２画素を処理した後の垂直ストリップ内の次の線、又は新しい垂直ストリップの最初の線）へ進んだとき、Ｘ及びＹを所与のブロックに対する予め計算されたスタート座標値定数に更新する。
【０６１０】
入力座標を計算するプロセスは図９６に示され、同図では、以下の定数がソフトウェアによってセットされる。
【０６１１】
画素計算
入力画像座標が得られると、入力画像をサンプリングする必要がある。ルックアップテーブルは、バイリニア補間の準備として指定された座標における値を返すため使用される。基本プロセスは図９７に示され、以下のルックアップテーブルが使用される。
【０６１２】
【表６９】
Figure 2004536736
アフィン変換は、全部で４個の乗算ＡＬＵ及び全部で４個のアダーＡＬＵを必要とし、良好なキャッシュコヒーレンスがある場合、１出力画素当たり平均２サイクルでアフィン変換を実行できる。このタイミングは優れたキャッシュコヒーレンスを前提とし、この前提は画像に歪みが無い場合には成立する。最悪ケースでは、画像がかなり歪み、重要なＶａｒｋスクリプトが含まれている可能性は低い。
【０６１３】
１２８×１２８画像を変換するために要する時間は、０．０００３３秒（３２７６８サイクル）である。これが４チャンネル（ａチャンネルを含む）を備えたクリップ画像である場合、必要な総時間は０．００１３１秒（１３１０７２サイクル）である。
【０６１４】
垂直ストリップ書き込みイタレータは画素を出力するため必要である。読み出しイタレータは不要である。しかし、アフィン変換アクセラレータは、入力画像画素にアクセスするために要する時間によって制約されるので、できるだけ多数のキャッシュラインが入力画像からの画素の読み出しに割り付けられるべきである。少なくとも３２が利用可能であり、好ましくは、６４以上が利用可能である。
【０６１５】
スケーリング
スケーリングは、基本的に画像の再サンプリングである。画像の拡大はアフィン変換関数を用いて実行できる。縮小を含む一般化された画像のスケーリングは、ハードウェア加速型スケール関数によって行われる。スケーリングはＸ及びＹに関して独立に行われるので、異なるスケール倍率を各次元で使用することができる。一般化されたスケールユニットは、位置合わせに関して、アフィン変換スケール関数と適合しなければならない。
【０６１６】
一般化されたスケーリングプロセスは図９８に示されている。Ｘに関するスケールは図９９に示されるようにＦａｎｔの再サンプリングアルゴリズムによって達成される。
【０６１７】
以下の定数がソフトウェアによってセットされる。
【０６１８】
【表７０】
Figure 2004536736
以下のレジスタは一時変数を保持するため使用される。
【０６１９】
【表７１】
Figure 2004536736
Ｙに関するスケールプロセスは図１００に示され、Ｘ画素の順番の処理を考慮するためＦａｎｔの再サンプリングアルゴリズムの僅かに変更されたバージョンによっても実現される。
【０６２０】
以下の定数がソフトウェアによってセットされる。
【０６２１】
【表７２】
Figure 2004536736
以下のレジスタが一時変数を保持するため使用される。
【０６２２】
【表７３】
Figure 2004536736
以下のＤＲＡＭ ＦＩＦＯが使用される。
【０６２３】
【表７４】
Figure 2004536736
画像モザイク処理
画像のモザイク処理はタイリングの一形態である。モザイク処理は、特別に設計された「タイル」を、水平方向及び垂直方向に複数回、第２の（通常はより大きい）画像空間へコピーする処理を含む。モザイク処理されたとき、小さいタイルは継ぎ目のないピクチャーを形成する。この一例は、レンガ壁の区画の小さいタイルである。それは、モザイク処理されたときに、完全なレンガ壁を形成するように設計される。尚、モザイク処理には、スケーリング、又はサブピクセル平行移動が含まれないことに注意すべきである。
【０６２４】
モザイク処理を行うために最もキャッシュコヒーレントな方法は、画像をライン毎に順次に出力し、同じ入力画像のラインを、そのラインの区間の間、繰り返すことである。ラインが終了したとき、入力画像は次のラインへ進められるべきである（出力ラインをはさんで複数回それを繰り返すべきである）。
【０６２５】
モザイク関数の概要は図１０１の３９０に示されている。順次読み出しイタレータ３９２は入力タイルの単一ラインを連続して読み出すようにセットアップされる（スタートラインは０であり、エンドラインは１である）。各入力画素は、書き込みイタレータ３９３−３９５の三つ全てに書き込まれる。アダーＡＬＵのカウンタ３９７は、出力ライン中の画素数をカウントダウンし、ラインの最後にシーケンスを終了する。
【０６２６】
ラインの処理の最後に、小さいソフトウェアルーチンは、マイクロコード及び順次読み出しイタレータ（これは、ＦＩＦＯをクリアし、タイルのライン２を繰り返す）を再始動する前に、順次読み出しイタレータのスタートライン及びエンドラインレジスタを更新する。書き込みイタレータ３９３−３９５は更新されず、出力画像の対応した部分へ書き込み続けるだけである。正味の効果として、タイルが出力ラインをはさんで１ライン繰り返され、タイルが垂直方向に繰り返される。
【０６２７】
このプロセスはメモリ帯域幅を完全には使用しない。なぜならば、入力画像におけるキャッシュコヒーレンスは優れているが、モザイク処理を他のサイズのタイルと共に機能させることができないからである。このプロセスは、１個のアダーＡＬＵを使用する。３個の書き込みイタレータ３９３−３９５の各々が、画像の１／３に書き込む（画像をタイルサイズの境界に分割する）ならば、モザイクプロセスの全体は１出力画像画素当たり１／３サイクルの平均速度で行われる。１５００×１０００の画像の場合、これは、０．００５秒（５００００００ｎｓ）と一致する。
【０６２８】
サブピクセルトランスレータ
画像を背景とコンポジットする前に、Ｘ及びＹの両方に関してサブピクセル量で画像を平行移動させることが必要である。サブピクセル平行移動は、各次元に１画素ずつ画像のサイズを増加することができる。画像の外側の領域の値は、定数値（例えば、黒色）又はエッジ画素繰り返しのようなクライアントによって決定される値である。典型的に、黒色を使用する方がよい。
【０６２９】
サブピクセル平行移動プロセスは図１０２に示されている。所定の次元のサブピクセル平行移動は、
Pixelout = Pixelin * (1-Translation) + Pixelin-1 * Translation
によって定義される。
【０６３０】
これは、補間の形式、即ち、
Pixelout= Pixelin-1 + (Pixelin - Pixelin-1) * Translation
として表現することができる。
【０６３１】
単一の乗算ＡＬＵ及び単一のアダーＡＬＵを組み合わせて使用する単一（又は平均）サイクル補間エンジンの実装は簡単である。Ｘ及びＹの両方に関するサブピクセル平行移動は、二つの補間エンジンを必要とする。
【０６３２】
Ｙに関するサブピクセル平行移動を行うため、二つの順次読み出しイタレータ４００、４０１が必要になり（一方は、同じ画像から他の画像よりも進んでいるラインを読み出す）、一つの順次書き込みイタレータ４０３が必要になる。
【０６３３】
第１の補間エンジン（Ｙに関する補間）は、二つのストリームからのデータペアを受け取り、それらの間を線形に補間する。第２の補間エンジン（Ｘに関する補間）は、単一の１次元ストリームとしてそのデータを受け取り、値の間を線形に補間する。両方のエンジンは平均として１サイクルで補間を行う。
【０６３４】
各補間エンジン４０５、４０６は、平均的に１出力画素当たり１サイクルでサブピクセル平行移動を実行する能力を備えている。したがって、全体的な時間は１出力画素当たり１サイクルであり、２個の乗算ＡＬＵと２個のアダーＡＬＵが必要である。
【０６３５】
サブピクセル平行移動関数から３２画素を出力するために要する時間は、平均で３２０ｎｓ（３２サイクル）である。これは、ＤＲＡＭへの完全な４個のキャッシュラインアクセスに十分な時間であり、３個の順次イタレータの使用はタイミング原価以内に十分に収まる。
【０６３６】
画像をサブピクセル平行移動するために要する総時間は、したがって、出力画像の１画素当たり１サイクルである。サブピクセル平行移動されるべき典型的な画像は、サイズ１２８＊１２８のタイルである。出力画像サイズは１２９＊１２９である。このプロセスは、１２９＊１２９＊１０ｎｓ＝１６６４１０ｎｓである。
【０６３７】
画像タイル貼り関数もサブピクセル平行移動アルゴリズムを使用するが、サブピクセル平行移動処理されたデータを書き出す必要はなく、そのデータを更に処理する。
【０６３８】
画像タイルタイラー
画像をタイル貼りする上位レベルアルゴリズムはソフトウェアで実行される。タイルの配置が決定されると、適切な着色タイルを合成しなければならない。各タイルの画像への実際のコンポジット処理は、マイクロコード化されたＡＬＵによってハードウェアで行われる。タイルのコンポジット処理は、背景画像へのテクスチャ貼り付けとカラー貼り付けの両方を含む。ある種のケースでは、背景に加えられる実際のテクスチャ量と、予定されたテクスチャ量とを比較し、貼り付けられるカラーをスケーリングするためこれを使用することが望ましい。これらのケースでは、テクスチャを先に貼り付けることが必要である。
【０６３９】
カラー貼り付け機能及びテクスチャ貼り付け機能はある程度独立しているので、これらはサブ関数に分離される。
【０６４０】
種々のテクスチャスタイル及びカラーリングスタイルのための４チャンネルタイルコンポジット当たりのサイクル数は以下の表に要約されている。
【０６４１】
【表７５】
Figure 2004536736
タイルカラーリング及びコンポジット処理
タイルは、（タイル全体に）一定色を具備するか、又は入力画像から各画素値を取るようにセットされる。これらの両方のケースは、不透明度を拡大縮小するため、テクスチャ処理ステージからのフィードバックがある（シニングペイントと同様）。
【０６４２】
４ケースに対するステップは以下のように要約できる：
−タイルの不透明度値をサブピクセル平行移動する；
−（テクスチャ貼り付けからのフィードバックが有効である場合）タイルの不透明度を選択的にスケーリングする；
−画素の色を（一定に、又は画像マップから）決定する；
−画素を背景画像上でコンポジットする。
【０６４３】
４ケースの各々は、関数を実行するために要する時間を最小限に抑えるため、別々に取り扱われる。単一カラーチャンネルのカラーコンポジット処理スタイル当たりの時間は以下の表に要約されている。
【０６４４】
【表７６】
Figure 2004536736
一定色
この場合、タイルは、ソフトウェアによって決定された一定色を具備する。ＡＣＰ３１が一つのタイルを設置する間に、ソフトウェアは次のタイルの配置及びカラーリングを決定することができる。
【０６４５】
タイルの色は、タイル貼りされている画像をスケーリングした画像へのバイリニア補間によって決定することが可能である。スケーリングされた画像は、作成し、画像ピラミッドの所定の位置に保存することが可能であり、タイル演算の全体に対して１回だけ実行すればよい。サイズが１２８×１２８である場合、画像は、各次元に関して、１２８：１で縮小される。
【０６４６】
フィードバック無し
タイルのテクスチャ処理からのフィードバックが無いとき、タイルは、指定された座標に設置されるだけである。タイル色は、画素の色毎に使用され、コンポジットのための不透明度は、タイルのサブピクセル平行移動処理された不透明度チャンネルから由来する。このケースでは、カラーチャンネル及びテクスチャチャンネルは、タイル貼りパスの間に完全に独立して処理可能である。
【０６４７】
プロセスの概要は図１０３に示されている。タイルのサブピクセル平行移動４１０は、１出力画素当たり１サイクルの平均時間の場合、２個の乗算ＡＬＵ及び２個のアダーＡＬＵを使用して実行することができる。サブピクセル平行移動からの出力は、背景順次読み出しイタレータからの背景画像で一定タイル色４１２をコンポジット処理４１１する際に使用されるべきマスクである。
【０６４８】
コンポジット処理は、１コンポジット当たり１サイクルの平均時間の場合、１個の乗算ＡＬＵ及び１個のアダーＡＬＵを用いて実行できる。したがって、必要条件は、３個の乗算ＡＬＵ及び３個のアダーＡＬＵである。４個の順次イタレータ４１３−４１６が必要であり、それらの内容を読み書きするために３２０ｎｓを要する。サブピクセル並行移動及びコンポジットのために要する１画素当たりの平均サイクル数の場合、バッファを読み書きするための十分な時間がある。
【０６４９】
フィードバック付き
タイルのテクスチャ処理からのフィードバックがあるとき、タイルは指定された座標に配置される。タイル色は、画素の色毎に使用され、コンポジットのための不透明度は、フィードバックパラメータによってスケーリングされたサブピクセル平行移動処理された不透明度チャンネルから由来する。このようにして、テクスチャ値は、カラー値が貼り付けられる前に計算しなければならない。
【０６５０】
プロセスの概要は図９７に示されている。タイルのサブピクセル平行移動は、１出力画素当たり１サイクルの平均時間の場合、２個の乗算ＡＬＵ及び２個のアダーＡＬＵを使用して実行することができる。サブピクセル平行移動からの出力は、フィードバック順次読み出しイタレータ４２０から読み出されたフィードバックに応じてスケーリングされるべきマスクである。このフィードバックはスケーラ（１個の乗算ＡＬＵ）４２１へ送られる。
【０６５１】
コンポジット処理４２６は、１コンポジット当たり１サイクルの平均時間の場合、１個の乗算ＡＬＵ及び１個のアダーＡＬＵを用いて実行できる。したがって、必要条件は、４個の乗算ＡＬＵ及び４個のアダーＡＬＵである。プロセス全体は、平均的に１サイクル内で完了可能であるが、ボトルネックはメモリアクセスである。なぜならば、５個の順次イタレータが必要になるからである。十分なバッファリングが行われる場合、平均時間は１画素当たり１．２５サイクルである。
【０６５２】
入力画像からの色
タイルの画素に着色する一つの方法は、入力画像の画素から色を取り出すことである。ここでも、コンポジット処理には、テクスチャ処理からのフィードバック付きとフィードバック無しの二つの可能性がある。
【０６５３】
フィードバック無し
この場合、タイル色は、入力画像内の対応する画素から簡単にもたらされる。コンポジット処理用の不透明度は、サブピクセルシフトされたタイルの不透明度チャンネルに由来する。
【０６５４】
プロセスの概要は図１０５に示されている。タイルのサブピクセル平行移動４２５は、１出力画素当たり１サイクルの平均時間の場合、２個の乗算ＡＬＵ及び２個のアダーＡＬ
Ｕを使用して実行することができる。サブピクセル平行移動からの出力は、（入力画像４２８から読み出された）タイルの画素色を背景画像４２９とコンポジット処理４２６する際に使用されるべきマスクである。このフィードバックは、スケーラ（１個の乗算ＡＬＵ）４３１へ送られる。
【０６５５】
コンポジット処理４３４は、１コンポジット当たり１サイクルの平均時間の場合、１個の乗算ＡＬＵ及び１個のアダーＡＬＵを用いて実行できる。したがって、必要条件は、３個の乗算ＡＬＵ及び３個のアダーＡＬＵである。プロセス全体は平均して１サイクル以内に完了可能であるが、ボトルネックはメモリアクセスである。なぜならば、５個の順次イタレータが必要になるからである。十分なバッファリングが行われる場合、平均時間は１画素当たり１．２５サイクルである。
【０６５６】
フィードバック付き
この場合、タイル色は、やはり入力画像内の対応する画素から簡単にもたらされるが、コンポジット処理用の不透明度は、テクスチャ処理パス中に実際に適用されたテクスチャ高さの相対的な量による影響を受ける。このプロセスは図１０６に示されている。
【０６５７】
タイルのサブピクセル平行移動４３１は、１出力画素当たり１サイクルの平均時間の場合、２個の乗算ＡＬＵ及び２個のアダーＡＬＵを使用して実行することができる。サブピクセル平行移動からの出力は、フィードバック順次読み出しイタレータ４３２から読み出されたフィードバックに応じてスケーリング４３１されるべきマスクである。
【０６５８】
コンポジット処理は、１コンポジット当たり１サイクルの平均時間の場合、１個の乗算ＡＬＵ及び１個のアダーＡＬＵを用いて実行できる。
【０６５９】
したがって、必要条件は、４個の乗算ＡＬＵ及び３個のアダーＡＬＵである。プロセス全体は平均して１サイクル以内に完了可能であるが、ボトルネックはメモリアクセスである。なぜならば、６個の順次イタレータが必要になるからである。十分なバッファリングが行われる場合、平均時間は１画素当たり１．５サイクルである。
【０６６０】
タイルテクスチャ処理
各タイルはそのテクスチャチャンネルによって定義される表面テクスチャを有する。テクスチャは、サブピクセルへ移行移動され、次に、出力画像に貼り付けられる。テクスチャコンポジット処理には、
テクスチャ配置と、
２５％背景＋タイルのテクスチャと、
平均高さアルゴリズムと、
の３種類のスタイルがある。
【０６６１】
更に、平均高さアルゴリズムはカラーコンポジット処理のためのフィードバックパラメータを節約する。
【０６６２】
テクスチャコンポジット処理スタイル毎に要する時間は以下の表に要約される。
【０６６３】
【表７７】
Figure 2004536736
テクスチャ置換
このケースでは、タイルからのテクスチャは、図１０７に示されるように、画像のテクスチャチャンネルを置き換える。タイルのテクスチャのサブピクセル平行移動４３６は、１出力画素当たり１サイクルの平均時間で、２個の乗算ＡＬＵ及び２個のアダーＡＬＵを使用して実行できる。サブピクセル平行移動からの出力は、順次書き込みイタレータ４３７へそのまま供給される。
【０６６４】
テクスチャ置換コンポジット処理に要する時間は１画素当たり１サイクルである。テクスチャ値の１００％が常に背景に貼り付けられるので、フィードバックは無い。したがって、チャンネルを特定の順序で処理する必要はない。
【０６６５】
２５％背景＋タイルのテクスチャ
この例では、タイルからのテクスチャは既存テクスチャ値の２５％に加えられる。新しい値は元の値以上でなければならない。その上、テクスチャチャンネルは８ビットしかないので、新しいテクスチャ値は２５５でクリップされる。利用されるプロセスは図１０８に示されている。
【０６６６】
タイルのテクスチャのサブピクセル平行移動４４０は、１出力画素当たり１サイクルの平均時間で、２個の乗算ＡＬＵ及び２個のアダーＡＬＵを使用して実行できる。サブピクセル平行移動４４０からの出力は、アダー４４１へ供給され、背景テクスチャ値の１／４ ４４２に加算される。最小値及び最大値関数４４４は、サブピクセル平行移動のために使用されない２個のアダーによって設けられ、出力は順次書き込みイタレータ４４５に書き込まれる。
【０６６７】
このスタイルのテクスチャコンポジット処理のために要する時間は１画素当たり１サイクルである。テクスチャ値の１００％は、（たとえ、２５５でクリッピングされたとしても）背景に貼り付けられたと考えられるので、フィードバックは無い。したがって、チャンネルを特定の順序で処理する必要はない。
【０６６８】
平均高さアルゴリズム
このテクスチャ貼り付けアルゴリズムでは、タイルに基づいて平均高さが計算され、各画像の高さは平均高さと比較される。画素の高さが平均よりも小さい場合、ストローク高さが背景高さに加えられる。画素の高さが平均以上である場合、ストローク高さが平均高さに加えられる。このようにして、背景ピークはストロークを細くする。この高さは、背景がストローク貼り付けを０まで細くすることを避けるため、最小限の量で増加するように拘束される（しかし、最小限の量は０になり得る）。高さは、テクスチャチャンネルが８ビット解像度であるため、２５５で切り取られる。
【０６６９】
貼り付けられたテクスチャと貼り付けられる予測量との差のフィードバックが存在し得る。フィードバック量は、タイルの色の貼り付けの際に倍率として使用可能である。
【０６７０】
両方のケースで、平均テクスチャは、ソフトウェアによって提供され、スケーリングされたテクスチャマップに関するバイレベル補間を実行することにより計算される。ソフトウェアは、現在のタイルが貼り付けられている間に、次のタイルの平均テクスチャ高さを決定する。ソフトウェアは、付加する最小限の厚さを与え、この最小限の厚さは、典型的に、タイル貼り付けプロセスの全体で一定である。
【０６７１】
フィードバック無し
フィードバックが無い場合、テクスチャは、図１０９に示されるように、背景テクスチャに貼り付けられるだけである。
【０６７２】
４個の順次イタレータが必要であり、これは、プロセスが１サイクルの間でパイプライン化できるならば、メモリの高速性が遅れないために十分であることを意味する。
【０６７３】
タイルのテクスチャのサブピクセル平行移動４５０は、１出力画素当たり１サイクルの平均時間で、２個の乗算ＡＬＵ及び２個のアダーＡＬＵを使用して実行できる。最小値及び最大値関数４５１、４５２は、１サイクル以内に全演算を完了するため、別個のアダーＡＬＵを必要とする。テクスチャのサブピクセル平行移動によって既に２が使用されているので、１サイクル平均時間のために十分な残り時間が無い。
【０６７４】
したがって、１画素のテクスチャを処理するための平均時間は２サイクルである。フィードバックが存在せず、コンポジット処理のカラーチャンネルの順序は無関係であることに注意する必要がある。
【０６７５】
フィードバック付き
これは、概念的にはフィードバック無しの場合と同じであるが、但し、標準的なテクスチャ貼り付けアルゴリズムの処理の他に、実際に貼り付けられたテクスチャの割合を記録しなければならない。この割合は、引き続きタイルの色を背景画像にコンポジット処理するための倍率として使用可能である。フローチャートは図１１０に示され、以下のルックアップテーブルが使用される。
【０６７６】
【表７８】
Figure 2004536736
ソフトウェアで設けられた１／Ｎテーブル４６０の２５６個のエントリーの各々は１６ビットであり、連続して保持するため１６個のキャッシュラインが必要である。
【０６７７】
タイルのテクスチャのサブピクセル平行移動４６１は、１出力画素当たり１サイクルの平均時間で、２個の乗算ＡＬＵ及び２個のアダーＡＬＵを使用して実行できる。最小値関数４６２及び最大値関数４６３の各々は、１サイクル以内に全演算を完了するため、別個のアダーＡＬＵを必要とする。テクスチャのサブピクセル平行移動によって既に２が使用されているので、１サイクル平均時間のために十分な残り時間が無い。
【０６７８】
したがって、１画素のテクスチャを処理するための平均時間は２サイクルである。フィードバックデータエリア（タイルサイズの画像チャンネル）のために十分な空間を割り付けるべきである。テクスチャは、タイルの色が貼り付けられる前に貼り付けられるべきである。なぜならば、フィードバックがタイルの不透明度をスケーリングするため使用されるからである。
【０６７９】
ＣＣＤ画像インターポレータ
ＩＳＩ８３（図３）によってＣＣＤから獲得される像は７５０×５００画素である。像がＩＳＩによって撮影されたときのカメラの向きは、画像の上部が「上」に対応するように、画素を０、９０、１８０又は２７０度回転させるために使用される。全ての画素は、（最大で３というよりも）Ｒ、Ｇ又はＢカラーコンポーネントだけを有するので、これらが回転しているという事実は、画素値を解釈する際に考慮されなければならない。カメラの向きに応じて、２×２画素ブロックの各々は、図１１１に示されたコンフィギュレーションの何れかを有する。
【０６８０】
ＣＣＤ撮影された像を処理のために有用な形式に変換するために、ＣＣＤ撮影された像に以下の幾つかの処理を行うことが必要である：
−ＣＣＤ像の低サンプルレートカラーコンポーネントのアップ補間（画素の正しい向きを解釈）；
ＲＧＢから内部色空間への色変換；
−７５０×５００から１５００×１０００へ内部空間画像をスケーリング；
−プレーナーフォーマットで像を書き込み。
【０６８１】
像のチャンネル全体は、ワーピングを可能にさせるため、同時に利用できることが必要である。小規模メモリモデル（８ＭＢ）の場合、一時的オブジェクトとして全解像度で単一のチャンネルを保持するための空間しかない。このため、色変換は単一のカラーチャンネルへの変換である。このプロセスに関する制約要因は色変換である。なぜならば、色変換は、ＲＧＢから内部色空間へのトライリニア補間を含み、このトライリニア補間は、１チャンネル当たり０．０２６ｎｓ（７５０×５００×１画素当たり７サイクル×１サイクル当たり１０ｎｓ＝２６２５００００ｎｓ）を要するプロセスだからである。
【０６８２】
内部色空間画像をスケーリングする前に色変換を実行することが重要である。なぜならば、これは、スケーリングされる画素数（したがって、全体のプロセス時間）を４の倍率で削減するからである。
【０６８３】
全ての変換に対する必要条件がＡＬＵスキームに当てはまる訳ではない。変換は、したがって、以下の二つのフェーズに分解される：
フェーズ１：ＣＣＤ像の低サンプルレートカラーコンポーネントのアップ補間（画素の正しい向きを解釈）；
ＲＧＢから内部色空間への色変換；
プレーナーフォーマットでの像の書き込み；
フェーズ２：７５０×５００から１５００×１０００へ内部空間画像をスケーリング。
【０６８４】
スケール関数の分離は、小さい色変換後の画像は大きい画像と同時にメモリ内に存在すべきであることを意味する。フェーズ１からの出力（０．５ＭＢ）は、通常、画像ピラミッド（１ＭＢ）のために確保されたメモリエリアに安全に書き込まれる。フェーズ２からの出力は、一般的な拡大されたＣＣＤ像である。スケーリングの分離によって、更に、スケーリングをアフィン変換によって実現することが可能になり、これは、簡単な１：２の拡大ではない様々なＣＣＤ解像度を許容する。
【０６８５】
フェーズ１：低サンプルレートカラーコンポーネントのアップ補間
３カラーコンポーネント（Ｒ、Ｇ及びＢ）の各々は、所与の画素に対して色変換を実行するためアップ補間される必要がある。色変換は７サイクルを使用するので、補間を実行するため１画素当たりに７サイクルがある。
【０６８６】
Ｇの補間は簡単であり、図１１２に示されている。向きに応じて、実際の画素値Ｇは、
奇数ライン上の奇数画素及び偶数ライン上の偶数画素と、偶数ライン上の奇数画素及び奇数ライン上の偶数画素との間で交互に代わる。両方のケースで、リニア補間が要求される全てである。Ｒコンポーネント及びＢコンポーネントの補間は、図１１３及び図１１３に示されるようにもっと複雑である。なぜならば、水平方向及び垂直方向において、同図から分かるように、３行の画素に同時にアクセスすることが要求されるので、３個の順次読み出しイタレータが必要であり、各順次読み出しイタレータは単一行によってオフセットされる。その上、各行のためのラッチを用いて、同じ行の前の画素へアクセスする。
【０６８７】
したがって、各画素は、ＣＣＤからの１個のコンポーネントと、他の２個のアップ補間されたコンポーネントと、を格納する。一方のコンポーネントがバイリニア補間されているとき、他方はリニア補間されている。補間係数は定数０．５であるため、補間は、加算及び１ビット右シフトによって（１サイクル以内に）計算することが可能であり、係数０．５のバイリニア補間は、３回の加算及び２ビット右シフト（３サイクル）によって計算可能である。必要な総サイクル数は、単一の乗算ＡＬＵを使用した場合４である。
【０６８８】
図１１５は、回転０の偶数ライン偶数画素（ＥＬ，ＥＰ）及び奇数ライン奇数画素（ＯＬ，ＥＰ）のケースを示し、図１１６は、回転０の偶数ライン奇数画素（ＥＬ，ＯＰ）及び奇数ライン偶数画素（ＯＬ，ＯＰ）のケースを示している。他の回転は、これらの２個の表現の少し異なる形式である。
【０６８９】
色変換
ＲＧＢからＬａｂへの色空間変換は、汎用色空間変換関数に関して説明された方法と同じ方法を使用して実現され、１画素当たり８サイクルを要するプロセスである。フェーズ１の処理は図１１７を参照して説明される。
【０６９０】
ＲＧＢのアップ補間は４サイクル（１個の乗算ＡＬＵ）を必要とするが、色空間の変換は、ルックアップ転送時間のため、１画素当たり８サイクル（２個の乗算ＡＬＵ）を必要とする。
【０６９１】
フェーズ２
画像スケーリング
このフェーズは、ＣＣＤ解像度（７５０×５００）から作業用写真解像度（１５００×１０００）への画像のアップ補間と関係する。スケーリングは、１：２の縮尺のアフィン変換を実行させることにより行われる。汎用アフィン変換のタイミングは１出力画素当たり２サイクルであり、本ケースでは、０．０３秒のスケーリング時間の経過を意味する。
【０６９２】
画像照明
画像が処理された後、画像を一つ以上の光源によって照明することができる。光源は以下の何れの型でもよい：
１．指向性型−無限の距離があるので、単一方向へ平行光を投じる；
２．オムニ型−全方向へ非焦点光を投じる；
３．スポット型−特定の目標点へ焦点ビームを投光する。スポット光に関連した円錐及び半影部が存在する。
【０６９３】
シーンは、反射角を変化させるため関連したバンプマップを有する。周辺光も選択的に照明されたシーンに存在する。
【０６９４】
加速された照明のプロセスでは、単一の光源によって一つの画像チャンネルを照明することに関心がある。多数の光源を、１光源当たりに１パスの多数のパスとして、単一の画像チャンネルに適用することが可能である。多数のチャンネルは、バンプマップがある場
合も無い場合も、同時に一つずつ処理可能である。
【０６９５】
ある画素における法線表面ベクトル（Ｎ）は、もし存在するならば、バンプマップから計算される。バンプマップが存在しない場合、デフォルト法線ベクトルは、画像面に垂直、即ち、Ｎ＝［０，０，１］である。
【０６９６】
ビューイングベクトルＶは、常に、画像平面に垂直、即ち、Ｖ＝［０，０，１］である。
【０６９７】
指向性光源の場合、画素から光源への光源ベクトル（Ｌ）は、画像全体中で一定であり、画像全体に対して１回計算される。（有限の距離にある）オムニ光源の場合、光源ベクトルは、画素毎に独立に計算される。
【０６９８】
周辺光の画素の反射は、IakaOdに従って計算される。
【０６９９】
光源の画素の散乱及び鏡面反射は、Phongモデル：
fattIp[kdOd(N・L) + ksOs(R・V)n]
に従って計算される。
【０７００】
光源が無限大である場合、光源強度は画像全体に亘って一定である。
【０７０１】
各光源は１画素当たりに３個の寄与度、即ち、
周辺光寄与度
散光寄与度
鏡面寄与度
を有する。
【０７０２】
光源は以下の変数を用いて定義される。
【０７０３】
【表７９】
Figure 2004536736
同じ反射係数（ｋａ，ｋｓ，ｋｄ）がカラーコンポーネント毎に使用される。
【０７０４】
所与の画素の値は、周辺光寄与と、各光の拡散寄与及び鏡面寄与の合計との和に一致する。
【０７０５】
照明計算のサブプロセス
散光寄与度を計算するため、様々なその他の計算が必要である。それらの計算の中には、
１／ΔＸ
Ｎ
Ｌ
Ｎ・Ｌ
Ｒ・Ｖ
ｆatt
fcp
の計算が含まれる；
サブプロセスは、
周辺光
散光
鏡面
の寄与度を計算するためにも定義される。
【０７０６】
サブプロセスは、光源の全体的な照度を計算するために使用できる。４個の乗算ＡＬＵしか存在しないので、特定のタイプの光源に対するマイクロコードは、性能のため適切に混ぜられたサブプロセスを含み得る。
【０７０７】
１／√Ｘの計算
Ｖａｒｋ照明モデルはベクトルを使用する。殆どの場合に、正規化の目的のため、ベクトルの長さの逆数を計算することが重要である。長さの逆数を計算するためには、1/（[x]の平方根）の計算が必要である。
【０７０８】
論理的に、このプロセスは、図１１８に示されるような入力及び出力を有するプロセスとして表現可能である。図１１９を参照すると、この計算は、推定値をルックアップし、次に、以下の関数：
Vn+1 = 1/2 Vn(3-XVn 2)
を１回繰り返すことによって行うことが可能である。
【０７０９】
繰り返しの回数は、要求される精度に応じる。このケースでは、１６ビットの精度が必要である。したがって、テーブルは、８ビットの精度であり、１回の繰り返しだけが必要である。以下の定数はソフトウェアによってセットされる。
【０７１０】
【表８０】
Figure 2004536736
以下のルックアップテーブルが使用される。
【０７１１】
【表８１】
Figure 2004536736
Ｎの計算
Ｎは表面法線ベクトルである。バンプマップが存在しない場合、Ｎは一定である。バンプマップが存在する場合、Ｎは画素毎に計算しなければならない。
【０７１２】
バンプマップ無し
バンプマップが無いとき、固定法線Ｎは、以下の性質、即ち、
Ｎ＝［ＸＮ，ＹＮ，ＺＮ］＝［０，０，１］
｜｜Ｎ｜｜＝１
１／｜｜Ｎ｜｜＝１
正規化されたＮ＝Ｎ
を有する。
【０７１３】
これらの性質は、具体的に法線ベクトル及び１／｜｜Ｎ｜｜を計算する代わりに使用することが可能であり、他の計算を最適化することができる。
【０７１４】
バンプマップ有り
図１２０に示されるように、バンプマップが存在する場合、Ｎは、Ｘ次元とＹ次元のバンプマップ値を比較することによって計算される。図１２０は、同じ行及び列における画素に関して画素Ｐ１に対するＮの計算を示しているが、Ｐ１自体での値も含まれる。Ｎの計算は、スケール倍率（Ｘ及びＹで同じ倍率）で乗算することにより、解像度に依存しないようにされる。このプロセスは、図１２１に示されるような入力及び出力（ＺＮは常に１である）を有するプロセスとして表現できる。
【０７１５】
ＺＮは常に１である。ＸＮ及びＹＮは未だ正規化されていない（なぜならば、ＺＮ＝１である）。Ｎの正規化は、Ｎ．Ｌが計算されるまで遅延されるので、１／｜｜Ｎ｜｜による乗算は、３回ではなく１回である。
【０７１６】
Ｎを計算する実際のプロセスは図１２２に示されている。
【０７１７】
以下の定数がソフトウェアによってセットされる。
【０７１８】
【表８２】
Figure 2004536736
Ｌの計算
指向性光
光源が無限遠であるとき、光源は実効的な一定光ベクトルＬを有する。Ｌは、
Ｌ＝［ＸＬ， ＹＬ， ＺＬ］
｜｜Ｌ｜｜＝１
１／｜｜Ｌ｜｜＝１
のようにソフトウェアによって正規化され、計算される。
【０７１９】
これらの性質は、具体的にＬ及び１／｜｜Ｌ｜｜を計算する代わりに使用することが可能であり、他の計算を最適化することができる。このプロセスは図１２３に示されている。
【０７２０】
オムニ光及びスポット光
光源が無限遠ではないとき、Ｌは現在点Ｐから光源ＰＬまでのベクトルである。Ｐ＝［ＸＰ， ＹＰ， ０］であるため、Ｌは、
Ｌ＝［ＸＬ， ＹＬ， ＺＬ］
ＸＬ＝ＸＰ−ＸＰＬ
ＹＬ＝ＹＰ−ＹＰＬ
ＺＬ＝−ＺＰＬ
によって与えられる。１／｜｜Ｌ｜｜を乗算することにより、ＸＬ、ＹＬ、及びＺＬの各々を正規化する。（後で正規化の際に使用される）１／｜｜Ｌ｜｜の計算は、
Ｖ＝ＸＬ ２＋ＹＬ ２＋ＺＬ ２
を計算し、次に、
Ｖ−１／２
を計算することによって実行される。
【０７２１】
このケースでは、Ｌの計算は、図１２４に示されるような入力及び出力を有するプロセスとして表現可能である。
【０７２２】
ＸＰ及びＹＰは照度が計算されている画像の座標である、ＺＰは常に０である。
【０７２３】
Ｌを計算する実際のプロセスは図１２５に示されている。
【０７２４】
以下の定数がソフトウェアによってセットされる。
【０７２５】
【表８３】
Figure 2004536736
Ｎ．Ｌの計算
ベクトルＮとベクトルＬの内積の計算は、
ＸＮＸＬ＋ＹＮＹＬ＋ＺＮＺＬ
によって定義される。
【０７２６】
バンプマップ無し
バンプマップが無いとき、Ｎは一定［０，０，１］である。したがって、Ｎ．ＬはＺＬに簡約化される。
【０７２７】
バンプマップ有り
バンプマップが存在するとき、内積を直接計算する必要がある。正規化されたＮコンポーネントを取り込むのではなく、正規化されていないＮと正規化されたＬの内積を得た後に正規化を行う。Ｌは、（一定であるとき）ソフトウェアによって正規化されるか、又はＬ計算プロセスによって正規化される。このプロセスは図１２６に示されている。
【０７２８】
ＺNは、１になるように定義されているので、入力として不要である。しかし、その代わりに、結果を正規化するために１／｜｜Ｎ｜｜が必要とされる。Ｎ．Ｌを計算する実際の一プロセスは、図１２７に示されている。
【０７２９】
Ｒ・Ｖの計算
Ｒ・Ｖは鏡面寄与度の計算への入力として必要である。Ｖ＝［０，０，１］であるため、Ｚコンポーネントだけが必要である。したがって、Ｒ・Ｖは、
Ｒ・Ｖ＝２ZN（Ｎ．Ｌ）−ＺＬ
に簡約化される。
【０７３０】
加えて、非正規化ＺＮ＝１であるため、正規化ＺＮ＝１／｜｜Ｎ｜｜である。
【０７３１】
バンプマップ無し
最も簡単な実装は、Ｎが一定（即ち、バンプマップ無し）のときである。Ｎ及びＶは定数であるため、Ｎ．Ｌ及びＲ・Ｖは、
Ｖ＝［０， ０， １］
Ｎ＝［０， ０， １］
Ｌ＝［ＸＬ， ＹＬ， ＺＬ］
Ｎ．Ｌ＝ＺＬ
Ｒ・Ｖ＝２ＺＮ（Ｎ．Ｌ）−ＺＬ
＝２ＺＬ−ＺＬ
＝ＺＬ
として簡単化される。
【０７３２】
Ｌが一定（指向性光源）であるとき、正規化ＺＬは、Ｒ・Ｖが要求されるときに、定数の形で与えることができる。Ｌが変化するとき（オムニ光及びスポット光のとき）、正規化ＺＬはオンザフライ方式で計算しなければならない。それは、Ｌ計算プロセスの出力として獲得される。
【０７３３】
バンプマップ有り
Ｎが一定ではないとき、Ｒ・Ｖを計算するプロセスは、一般化された式、即ち、
Ｒ・Ｖ＝２ＺＮ（Ｎ．Ｌ）−ＺＬ
を実施するだけである。入力及び出力は図１２８に示され、実際の実装は図１２９に示されている。
【０７３４】
減衰定数の計算
指向性光
光源が無限遠であるとき、光の強度は画像一面で変化しない。したがって、減衰定数ｆａｔｔは１である。この定数は、無限遠光源の照明計算を最適化するために使用可能である。
【０７３５】
オムニ光及びスポット光
光源が無限遠ではないとき、光の強度は次式、
ｆａｔｔ＝ｆ０＋ｆ１／ｄ＋ｆ２／ｄ２
に従って変化する。
【０７３６】
係数ｆ０、ｆ１及びｆ２を適切にセットすることにより、光強度を一定に、距離に関して線形に、或いは、距離の平方によって減衰させることができる。
【０７３７】
ｄ＝｜｜Ｌ｜｜であるため、ｆａｔｔの計算は、図１３０に示されるような入力及び出力を有するプロセスとして表現可能である。
【０７３８】
ｆａｔｔを計算する実際のプロセスは図１３１に定義される。
【０７３９】
以下の定数がソフトウェアによってセットされる。
【０７４０】
【表８４】
Figure 2004536736
円錐及び半影ファクタの計算
指向性光及びオムニ光
これらの二つの光源は集光されないので、円錐又は半影を持たない。円錐−半影スケーリングファクタｆｃｐは１である。この定数は、指向性光源及びオムニ光源の照明計算を最適化するために使用できる。
【０７４１】
スポット光
スポット光は特定の目標点（ＰＴ）に集光する。スポット光の強度は、像の特定の点が円錐内にあるか、半影にあるか、又は円錐／半影領域の外側にあるかによって変化する。
【０７４２】
図１３２を参照すると、半影一に対するｆｃｐのグラフが示されている。円錐の内部４７０でｆｃｐは１であり、半影の外部４７１でｆｃｐは０である。円錐のエッジから半影の終わりまで、光強度は３次関数４７２に従って変化する。
【０７４３】
半影４７５及び円錐４７６の計算のための様々なベクトルが図１３３及び図１３４に示されている。
【０７４４】
図１３４に示されているように１次元に関して像の表面を調べることにより、３個の角Ａ、Ｂ及びＣが定義される。Ａは、目標点４７９と光源４７８と円錐の終端４８０の間の角度である。Ｃは、目標点４７９と光源４７８と半影の終端４８１の間の角度である。これらの両方は所与の光源に対して一定である。Ｂは、目標点４７９と光源４７８と計算対象一４８２の間の角度であり、像上で計算される点毎に変化する。
【０７４５】
ここで、レンジＡからＣを０から１に正規化し、Ｂが、次式、
（Ｂ−Ａ）／（Ｃ−Ａ）
によってその角度レンジの間に収まる距離を見つける。
【０７４６】
そのレンジは０から１のレンジに丸められ、この値は、ｆｃｐの３次近似のためのルックアップとして使用される。
【０７４７】
したがって、ｆａｔｔの計算は、図１３５に示されるような入力及び出力を有するプロセスとして表現可能であり、ｆｃｐを計算する実際のプロセスは図１３６に示され、以下の定数がソフトウェアによってセットされる。
【０７４８】
【表８５】
Figure 2004536736
以下のルックアップテーブルが使用される。
【０７４９】
【表８６】
Figure 2004536736
周辺光寄与の計算
像に当てられる光の数とは無関係に、周辺光寄与が各画素に対して１回ずつ実行され、バンプマップには依存しない。
【０７５０】
周辺光計算プロセスは図１３１に示されるような入力及び出力を備えたプロセスとして表現可能である。このプロセスを実装するためには、図１３８に示されるように入力画像からの各画素（Ｏｄ）を定数値（Ｉａｋａ）によって乗算することが必要であり、以下の定数がソフトウェアによってセットされる。
【０７５１】
【表８７】
Figure 2004536736
散光寄与の計算
表面に当てられた各光は拡散照明を生じる。拡散照明は、次式、
散光＝ｋｄＯｄ（Ｎ．Ｌ）
によって表される。２種類の実装形態を考えることができる。
【０７５２】
実装例１−定数Ｎ及びＬ
Ｎ及びＬの両方が定数であるとき（指向性光でバンプマップが無いとき）、
Ｎ．Ｌ＝ＺＬ
である。したがって、
散光＝ｋｄＯｄＺＬ
である。
【０７５３】
Ｏｄだけが変数であるため、散光寄与を計算する実際のプロセスは図１３９に示されるようなものであり、以下の定数がソフトウェアによってセットされる。
【０７５４】
【表８８】
Figure 2004536736
実装例２−非定数Ｎ及びＬ
Ｎ又はＬの何れかが非定数であるとき（ビットマップ、又はオムニ光若しくはスポット光からの照明であるとき）、散光計算は、次式、
散光＝ｋｄＯｄ（Ｎ．Ｌ）
に従って直接実行される。
【０７５５】
散光計算プロセスは図１４０に示されるような入力を備えたプロセスとして表現可能である。Ｎ．Ｌは、Ｎ．Ｌ計算プロセスを使用して計算するか、又は定数として与えられる。散光寄与を計算する実際のプロセスは図１４１に示されるようなプロセスであり、以下の定数がソフトウェアによってセットされる。
【０７５６】
【表８９】
Figure 2004536736
鏡面寄与の計算
表面に当てられた各光は鏡面照明を生ずる。鏡面照明は、次式、
鏡面光＝ ｋｓＯｓ（Ｒ・Ｖ）ｎ
によって表される。ここで、
Ｏｓ＝ｋｓｃＯｄ＋（１−ｋｓｃ）Ｉｐ
である。
【０７５７】
鏡面光計算プロセスは二つの実装形態がある。
【０７５８】
実装例１−定数Ｎ及びＬ
第１の実装例は、Ｎ及びＬの両方が定数であるとき（指向性光でバンプマップ無し）である。Ｎ、Ｌ及びＶは一定であるので、Ｎ．Ｌ及びＲ・Ｖも一定である：
Ｖ＝［０， ０， １］
Ｎ＝［０， ０， １］
Ｌ＝［ＸＬ， ＹＬ， ＺＬ］
Ｎ．Ｌ＝ＺＬ
Ｒ・Ｖ＝２ＺＮ（Ｎ．Ｌ）−ＺＬ
＝２ＺＬ−ＺＬ
＝ＺＬ
このようにして、鏡面光計算は、
鏡面光＝ｋｓＯｓＺＬ ｎ
＝ｋｓＺＬ ｎ（ｋｓｃＯｄ＋（１−ｋｓｃ）Ｉｐ）
＝ｋｓｋｓｃＺＬ ｎＯｄ＋（１−ｋｓｃ）ＩｐｋｓＺＬ ｎ
として簡略化される。
【０７５９】
鏡面光計算ではＯｄだけが変数であるため、鏡面光寄与の計算は、図１４２に示されるような入力及び出力を備えたプロセスとして表現可能であり、鏡面光寄与を計算する実際のプロセスは図１４３に示され、以下の定数がソフトウェアによってセットされる。
【０７６０】
【表９０】
Figure 2004536736
実装例２−非定数Ｎ及びＬ
この実装例は、Ｎ又はＬの何れかが一定ではないとき（ビットマップ、又はオムニ光若しくはスポット光からの照明であるとき）である。これは、Ｒ・Ｖを与える必要があることを意味し、Ｒ・Ｖｎを計算しなければならない。
【０７６１】
鏡面光計算プロセスは、図１４４に示されるような入力及び出力を備えたプロセスとして表現可能である。図１４５は、鏡面光寄与を計算する実際のプロセスを表し、以下の定数がソフトウェアによってセットされる。
【０７６２】
【表９１】
Figure 2004536736
以下のルックアップテーブルが使用される。
【０７６３】
【表９２】
Figure 2004536736
周辺光が唯一の照明であるとき
周辺光寄与が唯一の光源である場合、このプロセスは非常に簡単である。なぜならば、図１４６に示されているようなプロセス全体で周辺光を加える必要がないからである。像は、垂直方向に二つの区画に分割し、周辺光ロジックを複製することにより、半分の各々を同時に処理することが可能である（このようにして、全部で２個の乗算ＡＬＵ及び４個の順次イタレータを使用する）。したがって、タイミングは、周辺光を適用する１画素当たり１／２サイクルである。
【０７６４】
典型的な照明のケースは、一つ以上の光によって照らされるシーンである。これらのケースでは、周辺光計算は非常に手軽であるため、周辺光計算は各光源の処理と共に収容される。処理されるべき最初の光は、正確なＩａｋａ設定値を持つべきであり、後続の光は、Ｉａｋａの値を０にすべきである（多重の周辺光寄与を避けるため）。
【０７６５】
周辺光が別個のパスとして（第１のパスではなく）処理されるならば、周辺光を現在の計算値に加えることが必要である（同じアドレスへの読み書きが必要である）。プロセスの概要は図１４７に示されている。
【０７６６】
このプロセスは、３個の像イタレータと１個の乗算ＡＬＵを使用し、平均で１画素当たり１サイクルを要する。
【０７６７】
無限光源
無限光源のケースでは、像全体で一定の光源強度が得られる。Ｌ及びｆａｔｔの両方は定数である。
【０７６８】
バンプマップ無し
バンプマップが無いとき、一定法線ベクトルＮ［０，０，１］が存在する。照明の複雑さは、Ｎ、Ｌ及びｆａｔｔが一定であることによって著しく軽減される。バンプマップ無しの単一の指向性光を当てるプロセスは図１４７に示され、以下の定数がソフトウェアによってセットされる。
【０７６９】
【表９３】
Figure 2004536736
単一の無限光源の場合、図１４８に示されるような論理演算を実行することが求められ、ここで、Ｋ１からＫ４は以下の値をもつ定数である。
【０７７０】
【表９４】
Figure 2004536736
このプロセスは、Ｋ２、Ｋ３及びＫ４が定数であるため簡単化することができる。基本的に（乗算ＡＬＵのうちの３個を使用する）鏡面光寄与と散光寄与の計算が複雑であるため、周辺光計算を４番目の乗算ＡＬＵとして安全に加えることが可能である。処理される第１の無限光源は、真の周辺光パラメータＩａｋａを備え、後続の全ての無限光は、Ｉａｋａに０をセットすることができる。周辺光計算は実質的に無くなる。
【０７７１】
無限光源が照射される第１の光である場合、他の光源による既存の寄与度を取り込む必要はなく、その状況は図１４９に示され、定数は以下の値をとる。
【０７７２】
【表９５】
Figure 2004536736
無限光源が照射される第１の光ではない場合、先行して処理された光によって生成された既存の寄与度を取り込む必要があり（同じ定数が当てはまる）、状況は図１４８に示されている。
【０７７３】
第１のケースでは、２個の順次イタレータ４９０、４９１が必要であり、第２のケースでは、３個の順次イタレータ４９０、４９１、４９２が必要である（余分のイタレータは先行の光の寄与度を読み出すために必要である）。両方のケースで、バンプマップ無しの無限光源の適用は１画素当たり１サイクルを要し、オプションとして周辺光の適用が含まれる。
【０７７４】
バンプマップ有り
バンプマップが存在するとき、法線ベクトルＮは画素毎に計算することが必要であり、一定光源ベクトルＬに適用される。１／｜｜Ｎ｜｜はＲ・Ｖを計算するために使用され、Ｒ・Ｖは鏡面光計算２プロセスへの入力として要求される。以下の定数がソフトウェアによってセットされる。
【０７７５】
【表９６】
Figure 2004536736
バンプマップ順次読み出しイタレータ４９０は、バンプマップの現在ラインを読み出す役割を担う。現在ラインは、Ｘに関するスロープを決定するため入力として与えられる。バンプマップ順次読み出しイタレータ４９１、４９２は、現在ラインの上下のラインを読み出す役割を担う。それらはＹに関するスロープを決定するため入力を提供する。
【０７７６】
オムニ光
オムニ光源のケースでは、光ベクトルＬ及び減衰定数ｆａｔｔは像の中で画素毎に変化する。したがって、Ｌ及びｆａｔｔの両方は画素毎に計算しなければならない。
【０７７７】
バンプマップ無し
バンプマップが無いとき、一定法線ベクトルＮ［０，０，１］が存在する。Ｌは画素毎に計算しなければならないが、Ｎ．Ｌ及びＲ・Ｖの両方は、ＺＬに簡単化される。バンプナップが無いとき、オムニ光の適用は図１４９に示されるように計算され、以下の定数がソフトウェアによってセットされる。
【０７７８】
【表９７】
Figure 2004536736
このアルゴリズムは、オプションとして、先行の光源からの寄与を取り込み、周辺光計算を含む。周辺光は１回だけ取り込めばよい。他の全ての光パスに対して、周辺光計算プロセスにおける適切な定数は０にセットされるべきである。
【０７７９】
図示されるようなアルゴリズムは全部で１９回の乗算／累算を必要とする。ルックアップのために必要な時間は、Ｌの計算中の１サイクルと、鏡面光寄与計算中の４サイクルである。したがって、５サイクルの処理時間が実現可能な最良のものである。その関数のためにＡＬＵを最適にマイクロコード化できない場合には、必要な時間は６サイクルまで増加する。オムニ光を関連したビットマップの無い像へ適用するための速度は１画素当たり６サイクルである。
【０７８０】
バンプマップ有り
オムニ光が関連したバンプマップを備えた像に照射されるとき、Ｎ、Ｌ、Ｎ．Ｌ及びＲ・Ｖの計算は全てが必要である。オムニ光を関連したバンプマップを備えた像に適用するプロセスは図１５０に示され、以下の定数がソフトウェアによってセットされる。
【０７８１】
【表９８】
Figure 2004536736
このアルゴリズムは、オプションとして、先行の光源からの寄与を取り込み、周辺光計算を含む。周辺光は１回だけ取り込むことが必要である。他の全ての光パスに対し、周辺光計算プロセス内の適切な定数は０にセットされるべきである。
【０７８２】
図示されるようなアルゴリズムは全部で３２回の乗算／累算を必要とする。ルックアップのために要する時間は、ＬとＮの両方の計算中に１サイクルずつと、鏡面光寄与計算のための４サイクルである。しかし、ＮとＬのために必要なルックアップは同じである（したがって、２個のＬＵが３個のＬＵを実装する）。８サイクルの処理時間が適切である。その関数のためのＡＬＵを最適にマイクロコード化できない場合、必要な時間は９サイクルまで延長される。オムニ光を関連したビットマップ付きの像に適用する速度は１画素当たり９サイクルである。
【０７８３】
スポット光
スポット光はオムニ光と類似しているが、減衰定数ｆａｔｔが、目標の周りに効率的に光を集める円錐／半影ファクタｆｃｐによって変更されている点が相違する。
【０７８４】
バンプマップ無し
バンプマップが無いとき、一定法線ベクトルＮ［０，０，１］が存在する。Ｌは画素毎に計算しなければならないが、Ｎ．Ｌ及びＲ・Ｖの両方は、ＺＬに簡単化される。図１５１は、像へのスポット光の照射の説明図であり、以下の定数がソフトウェアによってセットされる。
【０７８５】
【表９９】
Figure 2004536736
このアルゴリズムは、オプションとして、先行の光源からの寄与を取り込み、周辺光計算を含む。周辺光は１回だけ取り込めばよい。他の全ての光パスに対して、周辺光計算プロセスにおける適切な定数は０にセットされるべきである。
【０７８６】
図示されるようなアルゴリズムは全部で３０回の乗算／累算を必要とする。ルックアップのために必要な時間は、Ｌの計算中の１サイクルと、鏡面光寄与計算中の４サイクルと、円錐／半影計算における２組の４サイクルルックアップである。
【０７８７】
バンプマップ有り
スポット光が関連したバンプマップを備えた像に照射されるとき、Ｎ、Ｌ、Ｎ．Ｌ及びＲ・Ｖの計算は全てが必要である。単一のスポット光を関連したバンプマップを備えた像に適用するプロセスは図１５２に示され、以下の定数がソフトウェアによってセットされる。
【０７８８】
このアルゴリズムは、オプションとして、先行の光源からの寄与を取り込み、周辺光計算を含む。周辺光は１回だけ取り込むことが必要である。他の全ての光パスに対し、周辺光計算プロセス内の適切な定数は０にセットされるべきである。図示されるようなアルゴリズムは全部で４１回の乗算／累算を必要とする。
【０７８９】
プリントヘッド４４
図１５３は、論理的に８セグメントにより構成され、各々がページの一部分に２層のシアン、マゼンタ、及びイエローを印刷する単一のプリントヘッドの論理的レイアウトの説明図である。
【０７９０】
印刷用セグメントのローディング
何かを印刷する前に、プリントヘッドの８セグメントの各々は、最終出力画像における以下の相対的な行に対応した６行のデータがロードされなければならない：
行０＝ラインＮ、イエロー、偶数ドット０、２、４、６，８、．．．
行１＝ラインＮ＋８、イエロー、奇数ドット１、３、５、７、．．．
行２＝ラインＮ＋１０、マゼンタ、偶数ドット０、２、４、６，８、．．．
行３＝ラインＮ＋１８、マゼンタ、奇数ドット１、３、５、７、．．．
行４＝ラインＮ＋２０、シアン、偶数ドット０、２、４、６，８、．．．
行５＝ラインＮ＋２８、シアン、奇数ドット１、３、５、７、．．．
各セグメントは、ページの異なる部分にドットを印刷する。各セグメントは、１色の７５０ドット、即ち、ある行に３７５個の偶数ドットと、別の行に３７５個の奇数ドットを印刷する。８個のセグメントは、位置に対応したドットを含む。
【０７９１】
【表１００】
Figure 2004536736
各ドットは、プリントヘッドセグメントに１ビットで表現される。データは、データをセグメントのＢｉｔＶａｌｕｅ（ビット値）ピンに置くことによって、同時に１ビットだけロードされ、ＢｉｔＣｌｏｃｋ（ビットクロック）に従ってそのセグメントのシフトレジスタへクロック供給されなければならない。データは単一のレジスタにロードされるので、ビットをローディングする順序は正しい筈である。データは１０ＭＨｚの最大レートでプリントヘッドにクロック供給することができる。
【０７９２】
全てのビットがロードされると、ビットはプリントヘッド出力バッファへ並列に転送され、印刷の準備が完了する。この転送はセグメントのＰａｒａｌｌｅｌＸｆｅｒＣｌｏｃｋピン上の１個のパルスによって実行される。
【０７９３】
印刷制御
電力を節約するため、プリントヘッドの全てを必ずしも同時に印刷しなくてもよい。制御ラインの組は、特定のドットの印刷を可能にさせる。ＡＣＰのような外部コントローラは、速度及び／又は電力の必要条件に応じて、同時に印刷されるドット数、並びに、プリントパルスの間隔を変更することが可能である。
【０７９４】
各セグメントは、５本のＮｏｚｚｅｌＳｅｌｅｃｔ（ノズル選択）ラインを含み、ノズル選択ラインは１行当たり３２組のノズルを選択するため復号化される。各行には３７５個のノズルがあるので、各組には１２個のノズルがある。更に、色の偶数行と奇数行に１本ずつの、２本のＢａｎｋＥｎａｂｌｅ（バンクイネーブル）ラインが設けられる。最後に、各セグメントは、Ｃカラー、Ｍカラー及びＹカラーの各々に１本ずつの、３本のＣｏｌｏｒＥｎａｂｌｅ（カラーイネーブル）ラインを含む。あるＣｏｌｏｒＥｎａｂｌｅライン上のパルスは、カラーの指定行の指定されたノズルに印刷を行わせる。パルスは、典型的に、２ ｓの間隔である。
【０７９５】
全てのセグメントが、ＮｏｚｚｅｌＳｅｌｅｃｔラインと、ＢａｎｋＥｎａｂｌｅラインと、ＣｏｌｏｒＥｎａｂｌｅライン（プリントヘッドへ外部から配線されている）の同じ組によって制御される場合、以下の事項が成立する。
【０７９６】
奇数バンク及び偶数バンクの両方が同時に印刷をする場合（両方のＢａｎｋＥｎａｂｌｅビットがセットされている場合）、１セグメント当たり２４個のノズル、即ち、全部で１９２個のノズルが同時に発射し、５．７ワットを消費する。
【０７９７】
奇数バンクと偶数バンクが独立に印刷をする場合、１セグメント当たり１２個のノズルだけが、即ち、全部で９６個が同時に発射し、２．８５ワットを消費する。
【０７９８】
印刷ヘッドインタフェース６２
印刷ヘッドインタフェース６２は、ＡＣＰをプリントヘッドに接続し、データと適切な信号の両方を外部プリントヘッドへ供給する。プリントヘッドインタフェース６２は、ＶＬＩＷプロセッサ７４と、ＣＰＵ上で実行されるソフトウェアアルゴリズムの両方と協働して動作し、約２秒のうちに写真を印刷する。
【０７９９】
プリントヘッドインタフェースへの入出力の概要は図１５４に示されている。アドレス及びデータバスがＣＰＵによって使用され、プリントヘッドインタフェースの種々のレジスタのアドレスを指定する。単一のＢｉｔＣｌｏｃｋ出力ラインは、プリントヘッド上の８セグメントの全てに繋がる。８本のＤａｔａＢｉｔｓ（データビット）ラインは、１本ずつが各セグメントに接続され、（ＢｉｔＣｌｏｃｋパルスに基づいて）プリントヘッドの８セグメントへ同時にクロックインされる。例えば、同時に、ドット０はセグメント０へ転送され、ドット７５０はセグメント１へ転送され、ドット１５００はセグメント２へ転送され、以下同様である。
【０８００】
ＶＬＩＷ出力ＦＩＦＯは、ディザ処理された２レベルＣ、Ｍ及びＹの６０００×９０００解像度印刷画像を、８本のＤａｔａＢｉｔｓラインへ出力するために正しい順序で格納する。ＰａｒａｌｌｅｌＸｆｅｒＣｌｏｃｋは、プリントヘッドの８セグメントの各々へ接続されるので、単一パルスによって、全てのセグメントがそれぞれのビットを同時に転送する。最後に、ＮｏｚｚｌｅＳｅｌｅｃｔライン、ＢａｎｋＥｎａｂｌｅライン及びＣｏｌｏｒＥｎａｂｌｅラインが８セグメントの各々へ接続され、プリントヘッドインタフェースは、Ｃ、Ｍ及びＹドロップパルスの間隔、並びに、各パルスで印刷されるドロップの数を制御できるようになる。プリントヘッドインタフェースのレジスタは、０から６μｓのパルス間隔、典型的に２μｓの間隔を指定することができる。
【０８０１】
画像印刷
画像がＡｒｔｃａｍのユーザの管理下に置かれる前に、以下の２フェーズ、即ち、
１．印刷されるべき画像の準備
２．準備された画像の印刷
を行うことが必要である。
【０８０２】
画像の準備は１回だけ実行すればよい。画像印刷は必要に応じて何回で実行できる。
【０８０３】
画像準備
印刷用の画像の準備には、
１．写真画像の印刷画像への変換
２．プリンタの向きの出力に揃えるために印刷画像（内部色空間）の回転
３．（必要に応じて）圧縮されたチャンネルのアップ補間
４．内部色空間から特定のプリンタ及びインクに適したＣＭＹ色空間への色変換
が含まれる。
【０８０４】
画像準備の最後に、４．５ＭＢの正しく向きを決められた１０００×１５００ＣＭＹ色空間画像の印刷準備が完了する。
【０８０５】
写真画像の印刷画像への変換
写真画像を印刷画像へ変換するためには、画像処理を実行するためＶａｒｋスクリプトを実行することが必要である。このスクリプトは、デフォルト画像強調スクリプト、又は現在挿入中のＡｒｔｃａｒｄから取り出されたＶａｒｋスクリプトである。Ｖａｒｋスクリプトは、ＣＰＵによって実行され、ＶＬＩＷベクトルプロセッサによって実行される関数で加速される。
【０８０６】
印刷画像の回転
メモリ内の画像は、最初、上端が上向きになるように方向を合わされる。これにより、Ｖａｒｋ処理を簡単にすることができる。画像が印刷される前に、画像は、プリントロールの向きと揃えられなければならない。再アライメントは１回だけ実行すればよい。印刷画像の引き続くプリントは、予め適切に回転されているであろう。
【０８０７】
適用されるべき変換は、ユーザがＡｒｔｃａｍの「撮像」ボタンを押したときに、ＣＣＤからの捕捉中に適用された変換の単に逆変換である。元の回転が０であるならば、変換は不要である。元の回転が＋９０度であるならば、印刷前に−９０度（２７０度と同じである）回転する必要がある。この回転を適用するために使用される方法は、Ｖａｒｋ加速されたアフィン変換関数である。アフィン変換エンジンは、各カラーチャンネルを独立に回転させるため呼び出される。カラーチャンネルは元の位置で回転できないことに注意する必要がある。その代わりに、カラーチャンネルは、拡大された単一チャンネル（１．５ＭＢ）のために先に使用されたスペースを利用することが可能である。
【０８０８】
図１５５は、Ｌａｂ画像の回転の一例の説明図であり、ａチャンネル及びｂチャンネルは４：１に圧縮されている。Ｌチャンネルは、不要になったスペース（単一チャンネルエリア）へ回転させられ、次に、ａチャンネルは、Ｌの後に残された空きスペースに回転させられ、最後に、ｂを回転させることができる。三つのチャンネルを回転するために要する総時間は０．０９秒である。これは、最初の画像印刷の前に許容可能な時間の経過である。後続のプリントは、このオーバーヘッドを生じない。
【０８０９】
アップ補間及び色変換
Ｌａｂ画像は、印刷前にＣＭＹへ変換しなければならない。Ｌａｂ画像のａチャンネル及びｂチャンネルが圧縮されているかどうかに応じて、様々な処理が行われる。Ｌａｂ画像が圧縮されているならば、ａチャンネル及びｂチャンネルは色変換が行われる前に伸長されなければならない。Ｌａｂ画像が圧縮されていないならば、色変換は唯一の必要なステップである。Ｌａｂ画像は、（ａチャンネル及びｂチャンネルが圧縮されているならば）アップ補間し、ＣＭＹ画像へ変換される。スケール及び色変換を組み合わせた単一のＶＬＩＷプロセスを使用することができる。
【０８１０】
色変換を実行するために使用される方法は、Ｖａｒｋ加速型色変換関数である。アフィン変換エンジンは、各カラーチャンネルを独立に回転させるため呼び出し可能である。カラーチャンネルはそのままの位置で回転できない。その代わりに、カラーチャンネルは拡大された単一チャンネル（１．５ＭＢ）のために先に使用されたスペースを利用することが可能である。
【０８１１】
画像印刷処理
画像印刷処理は、正しい向きに置かれた１０００×１５００ＣＭＹ画像を取り込み、外部プリントヘッドへ送信されるべきデータ及び信号を生成することに関係する。このプロセスは、ＶＬＩＷプロセス及びプリントヘッドインタフェースと協働するＣＰＵを必要とする。
【０８１２】
Ａｒｔｃａｍ内の画像の解像度は１０００×１５００である。印刷された画像は、６０００×９０００ドットの解像度があり、非常に簡単な関係：１画素＝６×６＝３６ドットが得られる。図１５６に示されるように、各ドットは１６．６μｍであるため、６×６平方ドットは１００平方μｍである。各ドットは２レベルであるため、出力をディザ処理する必要がある。
【０８１３】
画像は約２秒で印刷されるべきである。９０００行のドットの場合、これは、各行を印刷する間の時間が２２２μｓの時間であることを意味する。プリントヘッドインタフェースは、この時間内に６０００ドットを生成しなければならず、平均して１ドット毎に３７ｎｓである。しかし、各ドットは３色により構成されるので、プリントヘッドインタフェースは、約１２ｎｓ内に、即ち、ＡＣＰの１クロックサイクル（１００ＭＨｚで１０ｎｓ）のうちに各カラーコンポーネントを生成しなければならない。一つのＶＬＩＷプロセスは、印刷されるべき次の６０００ドットのラインを計算する役割を担う。奇数と偶数のＣ、Ｍ及びＹドットは、６種類の１０００×１５００画像ラインからの入力をディザ処理することによって生成される。第２のＶＬＩＷプロセスは、先に計算された６０００ドットのラインを取り込み、１回の転送でプリントヘッドインタフェースからプリントヘッドへ転送されるべき８個のセグメントのための８ビットのデータを正確に生成する役割がある。
【０８１４】
ＣＰＵプロセスは、プリントライン毎に３回ずつ（１カラーコンポーネント当たり１回ずつ＝２秒間に２７０００回）第１のＶＬＩＷプロセス３内のレジスタを更新し、第２のＶＬＩＷプロセス内のレジスタをプリントライン毎に１回ずつ（２秒間に９０００回）更新する。ＣＰＵは、これを行うために、ＶＬＩＷプロセスよりも１ラインだけ先に進んでいる。
【０８１５】
最後に、プリントヘッドインタフェースは、ＶＬＩＷ出力ＦＩＦＯから８ビットデータを取り込み、それをそのままプリントヘッドへ出力し、ＢｉｔＣｌｏｃｋ信号を適切に生成する。全てのデータの転送が終わった後、ＰａｒａｌｌｅｌＸｆｅｒＣｌｏｃｋ信号が次のプリントラインのデータをロードするため生成される。データのプリントヘッドへの転送と連動して、別個のタイマーが、プリントヘッドインタフェース内部レジスタによって指定されたＮｏｚｚｌｅＳｅｌｅｃｔライン、ＣｏｌｏｒＥｎａｂｌｅライン及びＢａｎｋＥｎａｂｌｅラインを使用して、プリントヘッドの異なるプリントサイクルのための信号を生成する。
【０８１６】
更に、ＣＰＵは、印刷プロセス中にパラレルインタフェースを介して種々のモーター及び裁断機を制御する。
【０８１７】
Ｃ、Ｍ及びＹドット生成
このプロセスへの入力は、印刷のため正しい向きに置かれた１０００×１５００ＣＭＹ画像である。この画像は圧縮されていない。図１５７に示されるように、ＶＬＩＷマイクロコードプログラムは、ＣＭＹ画像を取り込み、プリントヘッドインタフェースによって要求された、ディザ処理されるＣ、Ｍ及びＹ画素を生成する。
【０８１８】
このプロセスは、三つのカラーコンポーネントの各々に対して１回ずつの３回実行される。このプロセスは、並列に実行される二つのサブプロセスを含未、一方は奇数ドットを生成し、他方は偶数ドットを生成する。各サブプロセスは入力画像から１画素を取り込み、３個の出力ドットを生成する（なぜならば、１画素＝６出力ドットであり、各サブプロセスは偶数ドットと奇数ドットの何れかに関連しているからである）。１個の出力ドットが１サイクル毎に生成されるが、入力画素は３サイクル毎に１回だけ読み出される。
【０８１９】
元のディザセルは６４×６４形のセルであり、各エントリーは８ビットである。この元のセルは、奇数セルと偶数セルに分割されるので、各々は６４の高さのままであるが、３２エントリーの幅しかない。偶数ディザセルは、元のディザセル画素０、２、４等を格納し、一方、奇数ディザセルは、元のディザセル画素１、３、５等を格納する。ディザセルはラインを超えて繰り返されるので、２個のディザセルの各々の単一の３２バイトラインは、ライン全体の間に必要であり、したがって、完全にキャッシュすることができる。単一のプロセスラインのうちの奇数ライン及び偶数ラインは、８ドットラインだけ離して交互にされるので、奇数ディザセルの８ライン毎に回転させることが好都合である。したがって、奇数ディザセルと偶数ディザセルの両方に同じオフセットを使用することが可能である。この結果として、偶数ディザセルのラインは元のディザセルのラインＬの偶数エントリーに対応し、奇数ディザセルのラインは元のディザセルのラインＬ＋８の奇数エントリーに対応する。
【０８２０】
このプロセスは、カラーコンポーネントの各々に対して１回ずつの３回実行される。ＣＰＵソフトウェアルーチンは、奇数ライン及び偶数ライン用の順次読み出しイタレータがプリントヘッドに対応した正しい画像ラインを確実に指定しなければならない。例えば、１組の１８０００ドット（３組の６０００ドット）を生成するため、
・イエロー偶数ドットライン＝０、したがって、入力イエロー画像ライン＝０／６＝０
・イエロー奇数ドットライン＝８、したがって、入力イエロー画像ライン＝８／６＝１
・マゼンタ偶数ドットライン＝１０、したがって、入力マゼンタ画像ライン＝１０／６＝１
・マゼンタ奇数ドットライン＝１８、したがって、入力マゼンタ画像ライン＝１８／６＝３
・シアン偶数ドットライン＝２０、したがって、入力シアン画像ライン＝２０／６＝３
・シアン奇数ドットライン＝２８、したがって、入力シアン画像ライン＝２８／６＝４
である。この後に続く入力画像ラインの組は、
・Ｙ＝［０，１］， Ｍ＝［１，３］， Ｃ＝［３，４］
・Ｙ＝［０，１］， Ｍ＝［１，３］， Ｃ＝［３，４］
・Ｙ＝［０，１］， Ｍ＝［２，３］， Ｃ＝［３，５］
・Ｙ＝［０，１］， Ｍ＝［２，３］， Ｃ＝［３，５］
・Ｙ＝［０，２］， Ｍ＝［２，３］， Ｃ＝［４，５］
である。
【０８２１】
しかし、ディザセルデータはカラーコンポーネント毎に更新しなくてもよい。３カラーのディザセルは同じになるが、コンポーネント毎に２ドットラインずつオフセットしている。
【０８２２】
ディザ処理された出力は順次書き込みイタレータに書き込まれ、奇数及び偶数のディザ処理されたドットは２個の別々の出力に書き込まれる。同じ２個の書き込みイタレータが３個の全てのカラーコンポーネントに対して使用されるので、それらは、奇数及び偶数ドットの分割の範囲内で連続的である。
【０８２３】
１組のドットがプリントラインに対して生成される間に、先に生成されたドットの組が、次のセクションで説明されるような第２のＶＬＩＷプロセスによって併合される。
【０８２４】
併合８ビットドット出力生成
このプロセスは、図１５８に示されるように、１ラインのディザ処理されたドットを取り込み、ＶＬＩＷ出力ＦＩＦＯを介してプリントヘッドインタフェースへ出力するための８ビットのデータストリームを生成する。このプロセスは、ライン全体が準備されることを必要とする。なぜならば、このプロセスは、ディザ処理されたラインの殆どを同時に準ランダムアクセスする必要があるからである。以下の定数がソフトウェアによってセットされる。
【０８２５】
【表１０１】
Figure 2004536736
順次読み出しイタレータは、前に生成されたドットのラインを指定し、イタレータのレジスタは単一カラーコンポーネントへのアクセスを制限するためセットアップされている。後続の画素の間の距離は３７５であり、あるラインと次のラインとの間の距離は１バイトになるように与えられる。その結果として、８個のエントリーが「ライン」毎に読み出される。単一の「ライン」は、プリントヘッドへロードされる８ビットに対応する。画像の「ライン」総数は３７５にセットされる。少なくとも８個のキャッシュラインを順次読み出しイタレータに割り当てることにより、完全なキャッシュコヒーレンスが維持される。８ビットをカウントする代わりに、８個のマイクロコードステップが暗黙的にカウントを行う。
【０８２６】
生成プロセスは、最初に、偶数ドットから全てのエントリーを読み出し、８個のエントリーを１バイトに合成し、その１バイトをＶＬＩＷ出力ＦＩＦＯへ出力する。３０００個の全部の偶数ドットが読み出された後、３０００個の奇数ドットが読み出され、処理される。ソフトウェアルーチンは、１カラーコンポーネント毎に１回ずつ、即ち、１ライン毎に３回ずつ奇数及び偶数の順次読み出しイタレータのドットのアドレスを更新しなければならない。二つのＶＬＩＷプロセスは、全部で８個のＡＬＵとＶＬＩＷ出力ＦＩＦＯを必要とする。ＣＰＵが上述のように二つのプロセスでレジスタを更新できる限り、ＶＬＩＷプロセッサは、プリンタに追従するために十分な速さでディザ処理された画像ドットを生成し得る。
【０８２７】
データカードリーダー
図１５９は、読み出すためＡｒｔｃａｒｄ９を挿入することができるカードリーダー５００の一形態を示す図である。図１５８は図１５９のリーダーの分解斜視図である。カードリーダーはコンピュータシステムに相互連結され、ＣＣＤ読み出し機構３５を含む。カードリーダーは、挿入されたＡｒｔｃａｒｄ９を挟むピンチローラー５０６及び５０７を含む。一方のローラー、例えば、ローラー５０６は、二つのローラー５０６及び５０７の間のカード９を一様な速度で前進させるためのＡｒｔｃａｒｄモーター３７によって駆動される。Ａｒｔｃａｒｄ９は、一連のＬＥＤライト５１２の上を通過させられ、一連のＬＥＤライトは、半円形の断面を有する透明なプラスチックモールド５１４内に収容される。この断面は、例えば、ＬＥＤ５１２からの光を、カード９がＬＥＤ５１２の傍を通過するときに、カード９の表面に集める。その表面から、光は、約４８０ｄｐｉの解像度に構成された高解像度リニアＣＣＤ３４へ反射される。Ａｒｔｃａｒｄ９の表面は、約１６００ｄｐｉのレベルまでエンコードされているので、リニアＣＣＤ３４は、約３倍の乗数でＡｒｔｃａｒｄ表面をスーパーサンプルする。Ａｒｔｃａｒｄ９は、リニアＣＣＤ３４が１インチ当たり約４８００回の読み出しのレートでＡｒｔｃａｒｄの移動方向にスーパーサンプルできるような速度で更に駆動される。走査されたＡｒｔｃａｒｄのＣＣＤデータはＡｒｔｃａｒｄリーダーからＡＣＰ３１へ送られ処理される。光センサにより構成できるセンサ４９は、カード１３の有無を検出するために機能する。
【０８２８】
ＣＣＤリーダーは、下側基板５１６と、透明な成形されたプラスチックを含む上側基板５１４と、を有する。二つの基板の間に、半導体製造プロセスによって製作された薄く長いリニアＣＣＤアレイを含むリニアＣＣＤアレイ３４が挿入される。
【０８２９】
図１６０を参照すると、ＣＣＤリーダーユニットの一構成例の部分断面斜視側面図が示されている。一連のＬＥＤ、例えば、ＬＥＤ５１２は、カード９がＣＣＤリーダー３４の表面を通過するときに発光するように動作する。放出された光は、上側基板５２３の一部分を透過する。この基板は、ＬＥＤ５１２から放出された光を、カード９上の表面上の点、例えば、点５３２に集めるように湾曲した周囲を有する部分、例えば、部分５２９を含む。焦点が合わされた光は、点５３２から、ＣＣＤアレイ３４の方へ反射される。誇張されて示された一連のマイクロレンズ、例えば、マイクロレンズ５３４は、上側基板５２３の表面に形成される。マイクロレンズ５２３は、表面全体から受光した光を、ＣＣＤアレイ３４の感光部に入射する光を検知するＣＣＤリーダー３４の表面上の点に対応した下の焦点５３６に集めるように作用する。
【０８３０】
上記の装置には多数の改良が考えられる。例えば、リニアＣＣＤ３４上の感知デバイスは千鳥状でもよい。対応したマイクロレンズ３４は、千鳥状のＣＣＤセンサに対応するように、光を千鳥状の一連のスポットへ集光させるために相応に形成することができる。
【０８３１】
読み出しを助けるため、Ａｒｔｃａｒｄ９のデータ表面エリアは、図３８を参照して既に説明したように、チェッカー盤のようなパターンで変調させてもよい。その他の形態の高周波変調も実現可能である。
【０８３２】
Ａｒｔｃａｒｄプリンタが記憶装置Ａｒｔｃａｒｄ上のデータをプリントアウトするものとして提供できることは明らかである。したがって、Ａｒｔｃａｒｄシステムは、Ａｒｔｃａｍ装置の外部に情報を配信する一般的な形態として利用することが可能である。Ａｒｔｃａｒｄプリンタは、Ａｒｔｃａｒｄを高品質印刷面にプリントアウトすることが可能であり、多数のＡｒｔｃａｒｄを同じ用紙に印刷し、後で分離することができる。Ａｒｔｃａｒｄ９の第２の面には、引き続く記憶のために、Ａｒｔｃａｒｄ９に記憶されたファイル等に関する情報を印刷することができる。
【０８３３】
したがって、Ａｒｔｃａｒｄシステムは、ＣＤ−ＲＯＭ、磁気ディスク等の他の形態の記憶装置の代わりに使用するために適した簡単化された形態の記憶装置を可能にさせる。Ａｒｔｃａｒｄ９は、大量生産可能であり、そのため、再分配用に実質的に低価格の形態で生産できる。
【０８３４】
プリントロール
図１６２には、Ａｒｔｃａｍのプリントロール４２及びプリントヘッド部が示されている。用紙／フィルム６１１は、連続した「ウェブのような」プロセスで、印刷機構１５へ送られ、印刷機構１５は、更なるピンチローラー６１６−６１９、及びプリントヘッド４４を含む。
【０８３５】
ピンチローラー６１３は、駆動機構（図示せず）に連結され、プリントローラー６１３の回転時に、フィルム６１１の形態の「用紙」は、印刷機構６１５の中へ通され、ピクチャー出力スロット６から出される。回転式裁断機構（図示せず）は、要求された写真サイズで用紙６１１のロールを切断するために利用される。
【０８３６】
したがって、プリンタロール４２は、写真用にイメージ化されたピクチャーを印刷する印刷機構６１５に「用紙」６１１を供給する役割を果たすことが明白である。
【０８３７】
図１６３には、プリントロール４２の分解斜視図が示されている。プリントロール４２は、ピンチローラー６１２、６１３の動作の下で出力される出力プリンタ用紙６１１を含む。
【０８３８】
次に、図１６４には、「用紙」フィルムロールが除かれた図１６３のプリントロール４２のより完全な分解斜視図が示されている。プリントロール４２は、インク貯蔵セクション６２０、用紙ロールセクション６２２、６２３、及び外側ケーシングセクション６２６、６２７からなる三つの主要部品を含む。
【０８３９】
最初にインク貯蔵セクション６２０を参照すると、インクリザーバ又はインク供給セクション６３３が設けられている。印刷用インクは、三つのブラダー型の容器６３０から６３２に収容される。プリンタロール４２は、フルカラー出力インクを提供するものとする。したがって、第１のインクリザーバ又はブラダー容器６３０はシアン色インクを収容する。第２のリザーバ６３１はマゼンタ色インクを収容し、第３のリザーバ６３２はイエロー色インクを収容する。リザーバ６３０から６３２の各々は、容積寸法が異なっているかもしれないが、実質的に同じ容積サイズを有するように設計される。
【０８４０】
インク貯蔵セクション６２１、６３３は、カバー６２４と共に、プラスチックセクションから製作することが可能であり、ヒートシール、紫外線照射等を用いて一体的にできるように設計される。サイズが等しくされたインクリザーバ６３０から６３２の各々は、対応したインクチャンネル６３９から６４１に連結され、リザーバ６３０から６３２より対応したインク出力ポート６３５から６３７へのインクの流れを可能にさせる。インクリザーバ６３２はインクチャンネル６４１及び出力ポート６３７を具備し、インクリザーバ６３１はインクチャンネル６４０及び出力ポート６３６を具備し、インクリザーバ６３０はインクチャンネル６３９及び出力ポート７６３７を具備する。
【０８４１】
動作中に、インクリザーバ６３０から６３２は、対応したインクで充たされ、セクション６３３はセクション６２１に接合される。インク貯蔵セクション６３０から６３２は、折り畳み可能なブラダーでもよく、インクがインクチャンネル６３９−６４１を行き来できるようにさせ、インク出力ポート６３５から６３７と流体的に連通される。更に、必要に応じて、空気取り入れ口が設けられ、インクチャンネルリザーバ６３０から６３２に関連した圧力を要求通りに維持することができる。
【０８４２】
キャップ６２４は、空気圧取り入れ口からアクセス可能な加圧型キャビティを形成するため、インク貯蔵セクション６２０に接合することができる。
【０８４３】
インク貯蔵セクション６２１、６３３及び６２４は、一体的なユニットとして一つに連結され、プリンタロールセクション６２２、６２３の内側へ挿入できるように設計される。プリンタロールセクション６２２、６２３は、対応したメス型部分（図示せず）と結合するオス型部分６４５から６４７を用いてスナップフィットによって一体的に結合されるように設計される。同様に、メス型部分６５４から６５６は、対応したオス型部分６６０から６６２と結合するように設計される。用紙ロールセクション６２２、６２３は、したがって、一体的にスナップで留められるように設計される。ロール内のフィルムの一端は、二つのセクション６２２、６２３が一つに接合されたとき、二つのセクション６２２、６２３の間で締め付けられる。プリントフィルムは、必要に応じて、プリントロールセクション６２２、６２５上で回転させることができる。
【０８４４】
前述の通り、インク貯蔵セクション６２０、６２１、６３３、６２４は、用紙ロールセクション６２２、６２３の内側に挿入できるように設計される。プリンタロールセクション６２２、６２３は、オンデマンドでフィルムを与えるため、静止したインク貯蔵セクション６２１、６３３及び６２４の周りで回転することができる。
【０８４５】
外側ケーシングセクション６２６及び６２７は、更に、プリントロールセクション６２２、６２３の周りで結合できるように設計される。更に、ピンチローラー、例えば、６１２、６１３のそれぞれの端は、カバー６２６、６２７内で対応したキャビティ、例えば、６７０に留められるように設計され、ローラー６１３は、プリントフィルムを供給し、プリントロールから排出するため外部（図示せず）から駆動される。
【０８４６】
最後に、キャビティ６７７は、プリントロール４２に関連した情報を記憶するためのシリコンチップ集積回路型装置５３を挿入し案内するため、インク貯蔵セクション６２０、６２１に設けることが可能である。
【０８４７】
図１５５及び図１６４に示されるように、プリントロール４２は、Ａｒｔｃａｍカメラ装置に挿入され、カップリングユニット６８０と結合するように設計され、カップリングユニット６８０は、シリコンチップ５３との配線を行うコネクタパッド６８１を含む。更に、コネクタ６８０は、インク供給ポート６３５から６３７との４個の接続用のエンドコネクタを含む。インク供給ポートは、次に、インク供給ライン、例えば、６８２へ接続され、インク供給ラインは、次に、プリントヘッド供給ポート、例えば、６８７へ相互連結され、必要に応じてインクをプリントヘッド４４へ流す。
【０８４８】
ロールを形成するため利用される「メディア」６１１は、適当な画像を上に印刷するために設計された様々な材料により構成することが可能である。例えば、不透明な回転可能なプラスチック材料が利用され、透明なプラスチックシートを使用することにより透明性が使用され、メタリックシートフィルムの利用によってメタリック印刷が行われ得る。更に、プリンタロール４２内に布を利用し、布に画像を印刷することも可能であるが、適当な剛性又は適当な裏当てを有する材料だけが利用できることに注意する必要がある。
【０８４９】
印刷メディアがプラスチックであるとき、インクを定着させ、吸収する層でその印刷メディアを覆うことが可能である。更に、幾つかのタイプの印刷メディア、例えば、不透明白色マット、透明フィルム、艶消し透明フィルム、３次元立体印刷用のレンチキュラーアレイフィルム、金属化フィルム、格子又はホログラムのようなエンボス方式の光学的に可変のデバイス、裏面に予め印刷が施されたメディア、及び磁気記録層を含むメディア、を使用できる。金属泊を利用するとき、金属泊は、ポリマーベースをもつことが可能であり、薄い（数ミクロンの）アルミニウム又はその他の金属の蒸着層で覆われ、次に、インクプリンタ機構を介してインクを受容するように適合した透明な保護層で覆われる。
【０８５０】
使用されるプリントロール４２は、カメラ装置の内部に挿入され、要求に応じて画像の印刷用のインク及び用紙を提供できるように設計される。インク出力ポート６３５から６３７は、カメラ装置内の対応したポートと適合する。ピンチローラー６７２、６７３は、カメラ装置の制御下で用紙をカメラ装置へ供給できるように作動される。
【０８５１】
図１６４に示されるように、実装されたシリコンチップ５３は、プリントロール４２の一方の端に挿入される。図１６５では、認証チップ５３がより詳細に示され、この認証チップ５３は、チップ５３からチップが挿入されている対応したカメラへ詳細を通信する４本の通信リード線６８０から６８３を含む。
【０８５２】
図１６５を参照すると、チップは、小型集積回路６８７をエポキシに入れ、ボンディングリード線、例えば、６８８を外部通信リード線６８０から６８３へ繋ぐことにより、単独で作成され得る。集積チップ６８７は、約４００平方ミクロンであり、スクライブ境界は１００ミクロンである。続いて、チップは、プリントロール４２のキャビティの適切な表面に貼り付けられる。図１６５の装置の分解図である図１６６には、ボンディングパッド６８１、６８２に相互連結された集積回路６７が示されている。
【０８５３】
図１６４Ａから１６４Ｅにおいて、参照番号１１００は、全体的にプリントカートリッジ１１００を示す。プリントカートリッジ１１００は、本発明によれば、インクカートリッジ１１０２を含む。
【０８５４】
プリントカートリッジ１１００はハウジング１１０４を含む。図２により詳細に示されているように、ハウジング１１０４は、上側成形部品１１０６及び下側成形部品１１０８によって画成される。成形部品１１０６及び１１０８は、クリップ１１１０によって挟まれる。ハウジング１１０４はラベル１１１２によって被われ、ラベル１１１２はカートリッジ１１００に魅力的な外観を与える。ラベル１１１２は、ユーザがカートリッジ１１００を使えるようにするための情報を搭載する。
【０８５５】
ハウジング１１０４はチャンバー１１１４を画成し、チャンバー内にインクカートリッジ１１０２が収まる。インクカートリッジ１１０２は、ハウジング１１０４のチャンバー１１１４に固定して担持される。
【０８５６】
フォーマーに巻き付けられたフィルム／メディア１１１８のロール１１２６を含むプリントメディア１１１６の補給品はハウジング１１０４のチャンバー１１１４に収容される。フォーマー１１２０は、インクカートリッジ１１０２に摺動自在に収容され、インクカートリッジに対して回転自在である。
【０８５７】
図１６４Ｂに示されるように、上側成形部品１１０６及び下側成形部品１１０８は一体としてクリップされ、出口スロット１１２２が画成され、用紙１１１８の舌状部は出口スロットを通して排出される。
【０８５８】
カートリッジ１１００はローラー組立体１１２４を含み、ローラー組立体１１２４は、用紙１１１８がロール１１２６から供給されるときに用紙１１１８のカールを取り除くために役立ち、スロット１１２２を介して用紙１１１８を押し出すために役立つ。ローラー組立体１１２４は、駆動ローラー１１２８と、２個の従動ローラー１１３０と、を含む。従動ローラー１１３０は、リブ１１３２に回転自在に支持され、リブ１１３２は、ハウジング１１０４の下側成形部品１１０８のフロア１１３４から盛り上がっている。ローラー１１３０は、駆動ローラー１１２８と一体となって、用紙１１１８がハウジング１１０４から排出されるときに、用紙１１１８の速度及び位置を制御するため、用紙１１１８に正のトラクションを与える。ローラー１１３０は、ポリスチレンのような適当な合成プラスチック材料の射出成形部品である。この点に関して、上側成形部品１１０６及び下側成形部品１１０８は、同様に、ポリスチレンのような適当な合成プラスチック材料の射出成形部品である。
【０８５９】
駆動ローラー１１２８は、ハウジング１１０４の上側成形部品１１０６及び下側成形部品１１０８の各々の側壁に画成された合わせリセス１１３８及び１１４０の間に回転自在式に係留されている駆動シャフト１１３６を含む。駆動ローラー１１２８の反対側の端１１４２は、ハウジング１１４０の上側成形部品１１０６と下側成形部品１１０８に適当な構成（図示せず）で回転自在に保持されている。
【０８６０】
駆動ローラー１１２８は、ツーショット射出成形部品であり、高衝撃ポリスチレン製のシャフト１１３６を含み、シャフト１１３６の上に、エラストマ又はゴムローラー部分１１４４の形をした軸受手段が成形されている。これらの部分１１４４は、用紙１１１８を確実に係止し、用紙１１１８がカートリッジ１１００から供給されるときに、用紙１１１８の滑りを防止する。
【０８６１】
ハウジング１１０４から突起するローラー１１２８の端は、十字形構造体１１４６（図１６４Ａ）の形をした係合体を有し、この十字形構造体は、プリントカートリッジ１１００が取り付けられるカメラのような装置のプリントヘッド組立体の歯車付き駆動インタフェース（図示せず）と結合する。この構造体は、用紙１１１８がプリントヘッドに供給される速度を、プリントヘッドによる印刷と確実に同期させるので、インクが用紙１１１８上で正確に位置合わせされることを保証する。
【０８６２】
インクカートリッジ１１０２は、直円柱押出成形部品の形をした容器１１４８を含む。この容器１１４８は、ポリスチレンのような適当な合成プラスチック材料から押出成形される。
【０８６３】
本発明の好適な実施形態において、プリントカートリッジ１１００が共に使用されるプリントヘッドは、多色プリントヘッドである。したがって、容器１１４８は、複数の、より詳細には、４個のコンパートメント、即ち、リザーバ１１５０に分割される。各リザーバ１１５０は、異なる色、又は異なるタイプのインクを収容する。一実施形態では、リザーバ１１５０に収容されるインクは、シアンインク、マゼンタインク、イエローインク、及びブラックインクである。本発明の他の実施形態では、３種類の有色インクであるシアンインク、マゼンタインク及びイエローインクがリザーバ１１５０のうちの３個に収容され、４番目のリザーバ１１５０は、赤外線スペクトルだけで可視化されるインクを収容する。
【０８６４】
図１６４Ｃ及び１６４Ｄに明瞭に示されているように、容器１１４８の一端は、エンドキャップ１１５２によって閉じられる。エンドキャップ１１５２は複数の開口１１５４が画成されている。開口１１５４は各リザーバ１１５０と関連付けられているので、エンドキャップ１１５２が設けられた容器１１４８の端でリザーバ１１５０内は大気圧で維持される。
【０８６５】
シール構造体１１５６は、エンドキャップ１１５２が設けられている端側で容器１１４８に設けられる。シール構造体１１５６は、各リザーバ１１５０に摺動自在に受容されたゲル状材料からなる四分円形ペレット１１５８を含む。ペレット１１５８のゲル状材料は、熱硬化性ゴムと炭化水素からなる化合物である。炭化水素は白色鉱物油である。熱硬化性ゴムは、ペレット１１５８が通常の動作温度でその形状を維持し、同時に、ペレット１１５８がその関連したリザーバ１１５０内で摺動できるように、鉱物油に十分な剛性を与える共重合体である。適当な熱硬化性ゴムは、シェル石油会社によって「Ｋａｒｔｏｎ」（登録商標）の名前で販売されている熱硬化性ゴムである。共重合体は、ゲルのような粘度を各ペレット１１５８に与えるために十分な量でその化合物内に存在する。典型的に、共重合体は、使用されるタイプに応じて、約３％から２０％の重量パーセントの量で存在するであろう。
【０８６６】
使用中に、この化合物は加熱され、その結果として流体になる。各リザーバ１１５０に特定のタイプのインクが詰められると、溶融状態の化合物は各リザーバ１１５０に注入され、化合物はペレット１１５８を形成するため固まる。ペレット１１５８の裏側の大気圧、即ち、エンドキャップ１１５２と向かい合うペレットの端における大気圧は、インクがリザーバ１１５０から引き出されるときに、自動注油式であるペレット１１４８が容器１１４８の反対側へ向かって滑ることを保証する。ペレット１１５８は、逆さにされた容器からインクが出て空になることを止め、リザーバ１１５０内のインクが汚れることを妨げ、リザーバ１１５０内のインクが乾燥することを妨げる。更に、ペレット１１５８は、リザーバ１１５０からのインクの漏れを防止するため疎水性である。
【０８６７】
容器１１４８の反対側の端は、インク鍔成形部品１１６０によって閉じられる。成形部品１１６０に支持されたバッフル１１６２は、エラストマーシール成形部品１１６４を受容する。疎水性であるエラストマーシール成形部品１１６４は、内部にシーリング幕１１６６が画成されている。各シーリング幕１１６６にはスリット１１６８が設けられているので、プリントヘッド組立体からの合わせピン（図示せず）は、スリット１１６８を通して挿入可能であり、容器１１４８のリザーバ１１５０と流体的に連通される。中空突起１１７０は、インク鍔成形部品１１６０の反対側から突起する。各突起１１７０は、関連したリザーバ１１５０とぴったり合うように成形され、インク鍔成形部品を容器１１４８の端に位置決めする。
【０８６８】
図１６４Ｃを参照すると、インク鍔成形部品１１６０は、キャリア又は隠し板成形部品１１７２によって正しい位置に維持される。隠し板成形部品１１７２には、四つ葉のクローバー形状の窓１１７４が画成され、この窓１１７４を介して、エラストマーシール成形部品１１６４へアクセスすることができる。隠し板成形部品１１７２は、ハウジング１１０４の上側成形部品１１０６と下側成形部品１１０８との間に係留される。隠し板成形部品１１７４と、ハウジング１１０４の上側成形部品１１０６及び下側成形部品１１０８のそれぞれの内面から延びるウェブ１１７６及び１１７８は、コンパートメント１１８０を画成する。エアーフィルタ１１８２はコンパートメント１１８０に収容され、端部成形部品１１７４によって正しい位置に保たれる。エアーフィルタ１１８２はプリントヘッド組立体と協働する。エアーは、プリントヘッド組立体のノズルガードの至る所へ吹き付けられ、ノズルガードのクリーニングを行う。このエアーは、隠し板１１７２内の入口側開口１１８４に収容されたピン（図示せず）を用いてエアーフィルタ１１８２を通して引き出すことによって濾過される。
【０８６９】
エアーフィルタ１１８２は、図１６４Ｅに更に詳細に示されている。エアーフィルタ１１８２はフィルタ媒体１１９２を含む。フィルタ媒体１１９２は、合成ファイバに基づくものであり、フィルタリング目的のため利用可能な表面積を増加させるため溝付きの形で配置される。紙ベースのフィルタ媒体１１９２の代わりに、他の繊維性芯材を使用してもよい。
【０８７０】
フィルタ媒体１１９２は密閉容器１１９４に収容される。密閉容器１１９４は、底成形部品１１９６及び蓋１１９８を含む。ハウジング１１０４のコンパートメント１１８０に収容するために、密閉容器１１９４は、部分的に環状、即ち、馬蹄形にされる。このようにして、密閉容器１１９４は、一対の対向端１２００を有する。吸気開口１２０２が各端１２００に画成される。
【０８７１】
排気開口１２０４は蓋１１９８に画成される。排気開口１２０４は、最初、フィルム、又は膜１２０６によって閉鎖されている。フィルタ１１８２がコンパートメント１１８０の正しい位置に取り付けられたとき、排気開口１２０４は隠し板成形部品１１７２の開口１１８４と位置合わせされる。プリントヘッド組立体からのピンがフィルム１２０６を貫通し、エアーがノズルガードとプリントヘッド組立体のプリントヘッドに吹き付けられる前に、エアーフィルタ１１８２を介して雰囲気からエアーを引き込む。
【０８７２】
底成形部品１１９４は、密閉容器１１９４の正しい位置にフィルタ媒体１１９２を設置するための位置決め構造体１２０８及び１２１０を含む。位置決め構造体１２０８は複数のピンの形をなし、一方、位置決め構造体１２１０は、フィルタ媒体１１９２の端１２１４を係止するリブの形をしている。
【０８７３】
フィルタ媒体１１９２が底成形部品１１９６の正しい位置に設置された後、蓋１１９８は、蓋１１９８で底成形部品１１９６を密閉するため超音波溶接、又は類似した方法によって、底成形部品１１９６に固定される。
【０８７４】
プリントカートリッジ１１００が組み立てられたとき、膜又はフィルム１１８６は、窓１１７４を閉鎖するために隠れ板成形部品１１７２の外側端に被せられる。この膜又はフィルム１１８６は、使用するために、ピンによって孔を開けられ、又は破裂されられる。フィルム１１８６は、破片がインクリザーバ１１５０に侵入することを防止する。
【０８７５】
認証チップ１１８８の形の認証手段は、隠れ板成形部品１１７２の開口１１９０に収容される。認証チップ１１８８は、プリントカートリッジ１１００が装置のプリントヘッド組立体と互換性があり、準拠していることを保証するため、プリントヘッド組立体１１８８による問い合わせを受ける。
【０８７６】
認証チップ
認証チップ５３
好適な実施形態の認証チップ５３は、正しく製造されたプリントロールだけがカメラシステムで利用されることを保証する責任がある。認証チップ５３は、プリントロールシステムに限定されない任意の消耗品に関して利用されるときに一般的に有用である技術を利用する。消耗品を必要とする（トナーカートリッジを必要とするレーザープリンタのような）他のシステムの製造者は、消耗品を認証する問題で苦労し、成功のレベルは様々である。その殆どは、専用化されたパッケージングに頼っている。しかし、これは、家庭での詰め替え作業や複製品製造を抑えない。コピー作成を防止することは、不完全に製造された代用消耗品が基本システムを損傷することを防ぐために重要である。例えば、濾過が不十分なインクは、インクジェットプリンタのプリントノズルを詰まらせ、消費者はシステム製造者に責任を負わせ、許可されていない消耗品の使用を認めない。
【０８７７】
認証の問題を解決するために、認証チップ５３は、認証コードと、コピー防止のために特別に設計された回路と、を含む。このチップは、標準的なフラッシュメモリ製造プロセスを使用して製造され、インク及びトナーカートリッジのような消耗品に組み込むことができる程度に低価格である。一旦プログラミングされると、認証チップは、後述するように、ＮＳＡ持ち出し（エクスポート）ガイドラインに準拠する。認証は、非常に大規模であり、且つ常に成長している分野である。以下の説明は、消耗品の認証だけに関連している。
【０８７８】
記号名
以下の記号名が本実施形態の説明を通じて使用される。
【０８７９】
【表１０２】
Figure 2004536736
基本用語
Ｍで示されたメッセージは平文である。Ｍを、Ｍの実体が隠された暗号文Ｃに変換するプロセスは、暗号化と呼ばれる。ＣをＭへ逆変換するプロセスは、復号化と呼ばれる。暗号化関数をＥで表し、復号化関数をＤで表すことにより、以下の恒等式：
Ｅ［Ｍ］＝Ｃ
Ｄ［Ｃ］＝Ｍ
が得られる。したがって、以下の恒等式：
Ｄ［Ｅ［Ｍ］］＝Ｍ
が成り立つ。
【０８８０】
対称暗号化方式
対称暗号化アルゴリズムとは：
暗号化関数Ｅが鍵Ｋ１に依存する；
復号化関数Ｄが鍵Ｋ２に依存する；
Ｋ２はＫ１から導出可能である；
Ｋ１はＫ２から導出可能である；
というアルゴリズムである。
【０８８１】
殆どの対称アルゴリズムにおいて、Ｋ１は通常Ｋ２と等しい。しかし、Ｋ１がＫ２と等しくない場合であっても、一方の鍵がもう一方の鍵から導出可能であるならば、数学的な定義のためには単一の鍵があれば十分である。したがって、
ＥＫ［Ｍ］＝Ｃ
ＤＫ［Ｃ］＝Ｍ
と表せる。
【０８８２】
誰でも知っている教科書から洗練された現代のアルゴリズムまでの非常に多数の対称アルゴリズムが存在する。それらの殆どは、現在の暗号解読技術がＫを導出し得る程度で攻撃に成功し得るという点において不確かである。特定の対称アルゴリズムの安全性は、通常、アルゴリズムの強度、及び鍵の長さからなる二つの事項の関数である。以下のアルゴリズムは、認証チップに利用するために適した特徴を含んでいる：
ＤＥＳ；
ブローフィッシュ（Ｂｌｏｗｆｉｓｈ）；
ＲＣ５；
ＩＤＥＡ。
【０８８３】
ＤＥＳ
ＤＥＳ（データ暗号化規格）は米国及び国際規格であり、暗号化と復号化に同じ鍵が使用される。鍵の長さは５６ビットである。これは、ハードウェアとソフトウェアで実装されるが、当初の設計はハードウェア専用であった。ＤＥＳで使用される当初のアルゴリズムは、米国特許第３９６２５３９号に記載されている。トリプルＤＥＳの変形と称されるＤＥＳの変形はより安全性が高いが、３個の鍵：Ｋ１、Ｋ２及びＫ３を必要とする。これらの鍵は、
ＥＫ３［ＤＫ２［ＥＫ１［Ｍ］］］＝Ｃ
ＤＫ３［ＥＫ２［ＤＫ１［Ｃ］］］＝Ｍ
という形で使用される。
【０８８４】
トリプルＤＥＳの主な利点は、既存のＤＥＳの実装を使用して単一鍵のＤＥＳよりも安全性を高くすることができる点である。特に、トリプルＤＥＳは、１１２ビットの鍵の長さと等価的な保護を与える。トリプルＤＥＳは、単純に期待されるような１６８ビット鍵（３×５６）と等価的な保護を与えるものではない。トリプルＤＥＳの復号化及び／又は符号化を実行する機器は米国から持ち出すことができない。
【０８８５】
ブローフィッシュ（Ｂｌｏｗｆｉｓｈ）
Ｂｌｏｗｆｉｓｈは、１９９４年にＳｃｈｎｅｉｅｒによって最初に提案された対称ブロック暗号方式である。これは、３２ビットから４４８ビットまでの可変長鍵を使用する。更に、これはＤＥＳよりもかなり高速である。Ｂｌｏｗｆｉｓｈアルゴリズムは、鍵拡張部と、データ暗号化部の二つの部分により構成される。鍵拡張は、最大で４４８ビットの鍵を、全部で４１６８バイトの複数のサブ鍵配列へ変換する。データ暗号化は、１６ラウンドのＦｅｉｓｔｅｌネットワークによって行われる。全ての演算は、３２ビット語上でのＸＯＲと加算であり、１ラウンド当たりに４回のインデックス配列ルックアップを含む。復号化は、サブ鍵が逆順に使用されることを除いて暗号化と同じである点に注意する必要がある。したがって、実装の複雑さは、このような対称性をもたない他のアルゴリズムよりも低減される。
【０８８６】
ＲＣ５
１９９５年にＲｏｎ Ｒｉｖｅｓｔによって設計されたＲＣ５は、ブロックサイズ、鍵のサイズ、及びラウンド回数が可変である。しかし、典型的に、ＲＣ５は、６４ビットのブロックサイズと１２８ビットの鍵を使用する。ＲＣ５アルゴリズムは、鍵拡張部と、データ暗号化部の二つの部分により構成される。鍵拡張は、鍵を２ｒ＋２個のサブ鍵（ここで、ｒ＝ラウンド回数である。）に変換し、各サブ鍵はｗビットである。６４ビットのブロックサイズで、１６回のラウンドの場合（ｗ＝３２，ｒ＝１６）、サブ鍵配列は全部で１３６バイトである。データ復号化は、モジュロー２ｗの加算と、ＸＯＲと、ビット回転と、を使用する。
【０８８７】
ＩＤＥＡ
１９９０年にＬａｉ及びＭａｓｓｅｙによって開発されたＩＤＥＡ暗号方式の最初の具体化された形はＰＥＳと呼ばれる。１９９１年にＢｉｈａｍ及びＳｈａｍｉｒによって差分解読法が発見された後、このアルゴリズムは強化され、その結果は１９９２年にＩＤＥＡとして発表された。ＩＤＥＡは、６４ビットの平文ブロックを操作するために１２８ビット鍵を使用する。暗号化と復号化のために同じアルゴリズムが使用される。このアルゴリズムは、一般的に、現在利用可能な最も安全なブロックアルゴリズムであると考えられている。これは、１９９３年に発行された米国特許第５２１４７０３号に記載されている。
【０８８８】
非対称暗号化方式
他に使用できるアルゴリズムは非対称アルゴリズムである。非対称暗号化アルゴリズムとは：
暗号化関数Ｅが鍵Ｋ１に依存する；
復号化関数Ｄが鍵Ｋ２に依存する；
Ｋ２は合理的な時間内にＫ１から導出不能である；
Ｋ１は合理的な時間内にＫ２から導出不能である；
というアルゴリズムである。
【０８８９】
したがって、
ＥＫ１［Ｍ］＝Ｃ
ＤＫ２［Ｃ］＝Ｍ
である。
【０８９０】
これらのアルゴリズムは、一方の鍵Ｋ１が公開されるので、公開鍵とも称される。したがって、誰でも（Ｋ１を使用して）メッセージを暗号化し得るが、対応した復号鍵（Ｋ２）を持っている人だけがそのメッセージを復号化して読むことができる。殆どの場合に、以下の恒等式：
ＥＫ２［Ｍ］＝Ｃ
ＤＫ１［Ｃ］＝Ｍ
が成立する。
【０８９１】
この恒等式は非常に重要である。なぜならば、公開鍵Ｋ１を所持する人は誰でもＭを見ることができ、そのＭはＫ２の所有者からのものであることが分かるからである。他の人はＣを生成することができない。なぜならば、Ｃを生成し得ることは、Ｋ２を知っていることを意味するからである。合理的な時間内にＫ２からＫ１を導出できないこと、並びに、その逆にＫ１からＫ２を導出できないことは、当然、合理的な時間という概念によって曖昧になる。再々実証されているように、長時間を要することが予想される計算は、より高速化されたコンピュータ、新しいアルゴリズム等の導入によって実現可能になる。非対称アルゴリズムの安全性は、大きい数（より具体的には、二つの大きい素数の積である大きい数）を素因数分解すること、及び有限において離散対数関数を計算することの困難さの二つの問題のうちの一方の困難さに基づいている。大きい数の素因数分解は、現代の数学の理解においては難問であることが推測される。しかし、素因数分解は予測されるよりも速く容易になっているということが問題である。Ｒｏｎ Ｒｉｖｅｓｔは、１９７７年に、１２５桁の素因数分解には４００００兆年かかると言っていた。１９９４年に１２９桁の素因数分解が行われた。Ｓｃｈｎｅｉｅｒによれば、１９８０年代における５１２ビットの数から得られた安全性のレベルを現在得るためには、１０２４ビットの数が必要であるとされている。その鍵が数年続くとすると、１０２４ビットでも十分ではない。Ｒｉｖｅｓｔは１９９０年に鍵の長さの評価を改め、２００５年まで高い安全性を維持するためには１６２８ビットを提唱し、２０１５年まで持ちこたえる高い安全性のためには１８８４ビットを提唱している。一方、Ｓｃｈｎｅｉｅｒは、２０１５年まで企業及び政府からの保護を得るためには２０４８ビットが必要であることを示唆している。
【０８９２】
多数の公開鍵暗号化アルゴリズムが存在する。その殆どは実際には実装不可能であり、その多くは、所与のＭに対して非常に大きいＣを生成するか、又は巨大な鍵を必要とする。更に、その他のものは、たとえ安全であるとしても、非常に低速であるため数年の間には実施できない。このため、多数の公開鍵システムは、ハイブリッド方式であり、公開鍵の仕組みは対称セッション鍵を送信するために使用され、セッション鍵が実際のメッセージのために使用される。全てのアルゴリズムは、鍵選択の点で問題がある。乱数はどうしても安全性が不十分である。大きい素数ｐ及びｑは慎重に選ぶことが必要であり、ある種の組み合わせは簡単に素因数分解できるという弱点がある（一部の弱い鍵は検査することができる）。しかし、それにもかかわらず、鍵選択は、例えば、単に、１０２４ビットをランダムに選択するというような単純なことではない。その結果として、鍵選択プロセスも安全でなければならない。
【０８９３】
公開の精査の下で使用中の実際的なアルゴリズムの中で、以下のアルゴリズム：
ＲＳＡ；
ＤＳＡ；
ＥＩＧａｍａｌ；
は利用するために適している。
【０８９４】
ＲＳＡ
Ｒｉｖｅｓｔ、Ｓｈａｍｉｒ及びＡｄｌｅｍａｎの名前にちなんで命名されたＲＳＡ暗号システムは、最も広く使用されている公開鍵暗合システムであり、世界中の多くで事実上の標準である。ＲＳＡの安全性は、２個の素数（ｐ及びｑ）の積である大きい数の素因数分解の困難さに依存していると考えられる。ｐ及びｑの生成には多数の制約がある。それらは、両方共に大きいことが必要であり、ビット数が同じであり、しかも、互いに近似していてはならない（そうでなければ、ｐｑは√ｐｑと近似する）。その上、多くの場合に、ｐ及びｑは強い素数でなければならないことが指摘されている。ＲＳＡアルゴリズムの特許は１９８３年に発行された（米国特許第４４０５８２９号）。
【０８９５】
ＤＳＡ
ＤＳＡ（デジタル署名規格）は、デジタル署名標準（ＤＳＳ）の一部として設計されたアルゴリズムである。規定されているとおり、このアルゴリズムは一般的な暗号化には使用できない。その上、ＲＳＡに対して、ＤＳＡは署名検証の際に１０から４０倍速度が遅い。ＤＳＡは、ＳＨＡ−１ハッシュアルゴリズム（以下の一方向関数の定義を参照せよ。）を明示的に使用する。ＤＳＡ鍵生成は、ｑがｐ−１を割り切るような２個の素数ｐ及びｑの検出に依拠している。Ｓｃｈｎｅｉｅｒによれば、１０２４ビットのｐ値が長期間のＤＳＡ安全性のために必要である。しかし、ＤＳＡ標準は、ｐの値が１０２４ビットよりも大きくなることを認めていない（ｐは、更に、６４ビットの倍数でなければならない）。米国政府はＤＳＡアルゴリズムを所有し、少なくとも一つの関連特許（１９９３年に発行された米国特許第５２３１６８８号）を保持する。
【０８９６】
ＥＩＧａｍａｌ
ＥＩＧａｍａｌ方式は、暗号化とデジタル署名の両方に使用される。その安全性は有界で離散対数関数を計算することの困難さに依拠している。鍵選択には、ｇ及びｘがｐよりも小さくなるような、素数ｐと２個の乱数ｇ及びｘの選択が必要である。次に、ｙ＝ｇｘ ｍｏｄ ｐを計算する。公開鍵は、ｙ、ｇ及びｐである。秘密鍵はｘである。
【０８９７】
暗号によるチャレンジ−レスポンスプロトコル及びゼロ知識証明
チャレンジ−レスポンスプロトコルの一般的な原理は、カメラシステムに適したアイデンティティ認証を提供することである。チャレンジ−レスポンスの最も簡単な形態は秘密パスワードの形態をとる。ＡはＢに秘密パスワードを尋ね、Ｂが正しいパスワードで応答したとき、ＡはＢが真正であることを表明する。この種の簡単なプロトコルには三つの主要な問題点がある。第一に、一旦Ｂがパスワードを公表すると、任意のオブサーバＣはパスワードが何であるかを知る。第二に、Ａはパスワードを検証するためにパスワードを知ることが必要である。第三に、ＣがＡになりすました場合、Ｂは（ＣがＡであると思い）Ｃにパスワードを与え、これにより、Ｂを危険にさらす。著作権のあるテキスト（例えば、俳句）を使用することは、弱い代用である。なぜならば、（例えば、知的所有権が遵守されない国では）誰でもパスワードをコピーすることができると考えられるからである。暗号によるチャレンジ−レスポンスプロトコルの考え方は、唯一のエンティティ（要求者）が、そのエンティティに関して知られている秘密情報の知識を実証することによって、プロトコル中に秘密情報自体を検証者に明かすことなく、自分のアイデンティティを他者（検証者）へ渡すことである。暗号によるチャレンジ−レスポンスプロトコルの一般化されたケースでは、ある種の方式により検証者はその秘密情報を知り、それ以外の場合には、その秘密情報は検証者にさえ知られていない。この実施形態の説明は、特に認証に関係しているので、認証の試し要される実際の暗号によるチャレンジ−レスポンスプロトコルは、適当なセクションで詳述される。しかし、ゼロ知識証明の概念はここで説明する。最初に、Ｆｅｉｇｅ、Ｆｉａｔ及びＳｈａｍｉｒによって明らかにされたゼロ知識証明プロトコルは、認証目的用のスマートカードで広く使用されている。このプロトコルの有効性は、未知の素因数分解による大きい合成整数の平方根モジュローの計算がコンピュータの能力で実施不可能である、という仮定に基づいている。これは、おそらく、大きい整数の素因数分解が困難であるという仮定と等価であろう。尚、要求者は著しい計算パワーをもっていなくてもよいことに注意する必要がある。スマートカードは、数回のモジュロー乗算だけを使用してこの種の認証を実現する。ゼロ知識証明プロトコルは米国特許第４７４７６６８号に記載されている。
【０８９８】
一方向関数
一方向関数Ｆは、入力Ｘに作用し、ＸがＦ［Ｘ］から判定できないようなＦ［Ｘ］を返す。Ｘのフォーマットに制限が無く、Ｆ［Ｘ］がＸよりも少ないビットを格納する場合、衝突が存在する筈である。衝突は、同じＦ［Ｘ］値を生ずる２個の異なるＸ値、即ち、Ｘ１≠Ｘ２であり、しかも、Ｆ［Ｘ１］＝Ｆ［Ｘ２］となるようなＸ１及びＸ２として定義される。ＸがＦ［Ｘ］よりも多数のビットを格納する場合、入力は、出力を生成するために何らかの方法で圧縮されなければならない。殆どの場合に、Ｘは、特定のサイズのブロックに分割され、多数のラウンドに亘って圧縮され、あるラウンドの出力が次のラウンドへの入力である。このハッシュ関数の出力は、Ｘが使い尽くされた後の最後の出力である。圧縮関数ＣＦの疑似衝突は、２個の異なる初期値Ｖ１及びＶ２として定義され、２個の入力Ｘ１及びＸ２（同一であるかもしれない）は、ＣＦ（Ｖ１，Ｘ１）＝ ＣＦ（Ｖ２，Ｘ２）となるように与えられる。疑似衝突が存在しても、所与のＸ１に対するＸ２の計算が簡単になるわけではないことに注意する必要がある。
【０８９９】
高速に計算できる一方向関数だけに関心がある。更に、様々な実装において再現可能である決定論的な一方向関数だけに関心がある。一例として、Ｆ［Ｘ］がＦの呼び出しの間の時間であるＦを考える。所与のＦ［Ｘ］に対して、Ｘは決定可能である。なぜならば、ＸはＦによって均等に使用されないからである。しかし、Ｆからの出力は様々な実装において異なる。したがって、この種のＦに興味はない。
【０９００】
本実施形態の認証チップの実装の説明の範囲では、以下の形式の一方向関数：
未知鍵を使用する暗号化；
乱数シーケンス；
ハッシュ関数；
メッセージ認証コード；
だけに関心がある。
【０９０１】
未知鍵を使用する暗号化
メッセージが未知鍵Ｋを使用して暗号化されたとき、暗号化関数Ｅは事実上一方向性である。この鍵が無い場合、ＥＫ［Ｍ］からＭをＫ無しに獲得することはコンピュータ能力的に実施不能である。暗号化関数は、鍵が隠されている限り一方向性である。暗号化アルゴリズムは衝突を生成しない。なぜならば、Ｅは、関数Ｄを使用してＭを再構築できないようなＥＫ［Ｍ］を生成するからである。この結果として、Ｆ［Ｘ］は、一方向関数ＦがＥであるならば、少なくともＸと同数のビットを格納する（情報は失われない）。（上記の）対称暗号化アルゴリズムは、暗号化に基づく一方向関数を生成する非対称アルゴリズムよりも有利である。その理由は、
所定の強さの暗号化アルゴリズム用の鍵は、非対称アルゴリズムよりも対称アルゴリズムの方が短くなり、
対称アルゴリズムの方が高速に計算でき、必要なソフトウェア／シリコンが少ない、からである。
【０９０２】
優れた鍵の選択は選択された暗号化アルゴリズムに依存する。ある種の鍵は特定の暗号化アルゴリズムの場合に強くないので、全ての鍵の強さをテストすることが必要である。鍵選択のために実行されるべきテストの回数が増えるほど、その鍵が隠された状態を保つ可能性が低くなる。
【０９０３】
乱数シーケンス
乱数シーケンスＲ０，Ｒ１，．．．，Ｒｉ，Ｒｉ＋１を考える。Ｆ［Ｘ］が乱数シーケンス内のＸ番目の乱数を返すような一方向関数を定義する。しかし、Ｆ［Ｘ］は様々な実装において所定のＸに関して再現可能であることを保証しなければならない。したがって、乱数シーケンスは、本当の意味でランダムではない。その代わりに、乱数シーケンスは疑似乱数であり、生成器は特殊なシードを利用する。
【０９０４】
優れた乱数生成器の定義に関して多数の問題がある。Ｋｎｕｔｈは、生成器を「良くする」要因（統計的テストを含む）、生成器の構築に関する一般的な問題を説明している。大半の乱数生成器は、ｉ−１番目の状態からｉ番目の乱数を生成し、ｉ番目の数を決定するための唯一の方法は、０番目の数からｉ番目の数までを繰り返すことである。ｉが大きい場合、ｉ回の繰り返しを待つことは実際的ではない。しかし、あるタイプの乱数生成器はランダムアクセスを許可しない。Ｂｌｕｍ、Ｂｌｕｍ及びＳｈｕｂは、理想的な生成器に関して、「短いシードから、校正なコインの連続的な反転によって完全に発生させられたように見える長い（ビットの）シーケンスを素早く生成するためには疑似ランダムシーケンス生成器が好ましい」のように定義している。彼らは、Ｘ２ ｍｏｄ ｎ型の生成器、一般的には、ＢＢＳ生成器と呼ばれる生成器を定義した。現在の暗号化方式が依拠しているある種の仮定を前提とした場合、ＢＢＳ生成器は非常に厳しい統計的テストに合格することを示した。
【０９０５】
ＢＢＳ生成器は、Ｂｌｕｍ整数であるｎの選択に依拠している（ｎ＝ｐｑであり、ｐ及びｑは大きい素数であり、ｐ≠ｑであり、ｐ ｍｏｄ ４＝３であり、ｑ ｍｏｄ ４＝３である）。生成器の初期状態は、ｘ０によって与えられ、ここで、ｘ０＝ｘ２ ｍｏｄ ｎであり、ｘは、ｎよりも相対的に優良なランダム整数である。ｉ番目の疑似ランダムビットは、ｘｉの最下位ビットであり、ｘｉ＝ｘｉ−１ ２ ｍｏｄ ｎである。付加的な性質として、ｐ及びｑの知識は、ｘｉ＝ｘ０ ｙ ｍｏｄ ｎ、但し、ｙ＝２ｉ ｍｏｄ （（ｐ−１）（ｑ−１））によって、シーケンス内のｉ番目の数の直接的な計算を可能にさせる。
【０９０６】
ｐ及びｑの知識がない場合、生成器は、繰り返しを実行しなければならない（計算の安全性は大きい数の素因数分解の困難さに依存する）。当初定義されたとき、ＢＢＳ生成器に関する主要な問題は、単一の出力ビットのために必要な作業量であった。このアルゴリズムは、殆どのアプリケーションに対して遅すぎると考えられていた。しかし、モンゴメリ型リダクション演算の出現によって、より実際的な実装形態が生じた。その上、Ｖａｚｉｒａｎｉ及びＶａｚｉｒａｎｉは、ｎのサイズに依存して、生成器の安全性を譲歩することなく、より多数のビットをｘｉから安全に取り出せることを示した。ｘｉ毎に１ビットだけが必要であるとするならば、Ｎビット（したがって、ビット生成器関数のＮ回の反復）がＮビット乱数を発生させるために必要である。外部オブザーバーにとって、特定のビットの組が与えられた場合に、半々の確率以外で次のビットを決定する方法は無い。ｘ、ｐ及びｑが秘密にされている場合、それらは鍵として作用し、出力ビットストリームを取り出し、ｘ、ｐ及びｑを計算することはコンピュータ能力的に実施不能である。また、所定の疑似ランダムビットの組を発生させるために使用されたｉの値を決定することは、コンピュータ能力的に実施不能である。この最後の特徴によって、生成器は一方向性になる。異なるｉの値が、所定の長さの同じビットシーケンス（例えば、３２ビットのランダムビット）を生じさせる可能性がある。たとえ、ｘ、ｐ及びｑが既知であるとしても、予定のＦ［ｉ］に対して、ｉは確率の組として導出できるだけであり、特定の値として導出できない。（勿論、ｉのドメインが既知であるならば、確率の組は更に限定される）。しかし、良好なｐ及びｑと、良好なシードｘの選択に関して問題がある。特に、Ｒｉｔｔｅｒは、ｘを選択する際の問題について記述している。この問題の性質は、ＢＢＳ生成器が既知長さの単一のサイクルを生成しないことである。その代わりに、ＢＢＳ生成器は、縮退（長さゼロ）サイクルを含む様々な長さのサイクルを生成する。このように、ＢＢＳ生成器は、短いサイクルかもしれないランダム状態を用いて初期化することが不可能である。
【０９０７】
ハッシュ関数
ハッシュ関数として知られている特殊な一方向関数は、任意長さのメッセージを固定長さのハッシュ値へマップする。ハッシュ関数はＨ［Ｍ］のように表される。入力は任意長さであるため、ハッシュ関数は固定長さの出力を生ずるため圧縮コンポーネントを有する。また、ハッシュ関数は、衝突の検出を困難にさせ、Ｈ［Ｍ］からＭに関する情報の決定を困難にさせるため、オブファスケイションコンポーネントを含む。衝突は実際に存在するので、殆どのアプリケーションは、所与のＸ１に対して、Ｈ［Ｘ１］＝Ｈ［Ｘ２］となるようなＸ２を見つけることが困難であるという点で、ハッシュアルゴリズムが耐プレイメージ性であることを必要とする。その上、殆どのアプリケーションは、ハッシュアルゴリズムが耐衝突性である（即ち、Ｈ［Ｘ１］＝Ｈ［Ｘ２］となるような２個のメッセージＸ１及びＸ２を見つけることが困難である）ことを要求する。耐衝突性のあるハッシュ関数が理想的な意味で存在し得るかどうかは、未確定の問題である。ハッシュ関数の主なアプリケーションは、デジタル署名アルゴリズムを適用する前に、入力メッセージをデジタル「指紋」に変形することである。デジタル署名との衝突の一つの問題は以下の例に示されている。
【０９０８】
Ａは、「私はＢに１００ドルの借りがある。」という長いメッセージＭ１を持っている。Ａは、自分の秘密鍵を用いてＨ［Ｍ１］を署名する。どん欲なＢは、Ｈ［Ｍ２］＝Ｈ［Ｍ１］であり、Ｍ２がＢにとって有利であるような衝突メッセージＭ２、例えば、「私はＢに１００万ドルの借りがある。」を探索する。明らかに、このようなＭ２を見つけることが困難であることを保証することはＡの利益である。
【０９０９】
耐衝突性のある一方向ハッシュ関数の例は、ＳＨＡ−１、ＭＤ５、及びＲＩＰＥＭＤ−１６０であり、これらは全てＭＤ４から導かれる。
【０９１０】
ＭＤ４
Ｒｏｎ Ｒｉｖｅｓｔは１９９０年にＭＤ４を発表した。他の全ての一方向ハッシュ関
数はＭＤ４から何らかの方法によって導出されるので、ここでは、ＭＤ４を説明する。ＭＤ４は、衝突を探索されるのではなく、計算可能であるという点で、現在では、完全に破られたと考えられている。上記の例において、Ｂは、元のメッセージＭ１と同じハッシュ値を用いて、代わりのメッセージＭ２を普通に発生させることができる。
【０９１１】
ＭＤ５
Ｒｏｎ Ｒｉｖｅｓｔは１９９１年に、安全性の高まったＭＤ４として、ＭＤ５を発表した。ＭＤ４と同様に、ＭＤ５は１２８ビットのハッシュ値を生成する。Ｄｏｂｂｅｒｔｉｎは、最近の攻撃後のＭＤ５の状態を説明している。彼は、ＭＤ５において疑似衝突を見つける方法を説明し、圧縮関数の弱点を指摘し、つい最近、衝突が発見された。即ち、ＭＤ５は、衝突の存在がひどい結果を招くデジタル署名スキームの圧縮に使用されるべきではない。しかし、ＭＤ５は、一方向関数として依然として使用することができる。その上、ＨＭＡＣ−ＭＤ５の構造は、これらの最近の攻撃による影響を受けない。
【０９１２】
ＳＨＡ−１
ＳＨＡ−１はＭＤ５と非常に類似しているが、１６０ビットのハッシュ値を有する（ＭＤ５は１２８ビットのハッシュ値しかない）。ＳＨＡ−１は、デジタル署名標準（ＤＳＳ）で使用するため、ＮＩＳＴ及びＮＳＡによって設計され発表された。最初に発表された説明はＳＨＡと呼ばれたが、その後直ぐに、おそらくＳＨＡの安全性の欠陥を訂正するために改訂され、ＳＨＡ−１となった（但し、ＮＳＡは変更の原因となった数学的な理由を発表していない）。ＳＨＡ−１に対する暗号攻撃は知られていない。また、ＳＨＡ−１は、単にハッシュ結果が長くなったという理由で、力ずくの攻撃に対する耐性がＭＤ４又はＭＤ５よりも強い。米国政府は、ＳＨＡ−１及びＤＳＡアルゴリズム（ＤＳＳの一部として定められたデジタル署名認証アルゴリズム）を保有し、少なくとも一つの関連特許（１９９３年に発行された米国特許５２３１６８８号）を保持する。
【０９１３】
ＲＩＰＥＭＤ−１６０
ＲＩＰＥＭＤ−１６０は、その前進であるＲＩＰＥＭＤ（１９９２年に欧州委員会のＲＩＰＥプロジェクトのために開発された）から導出されたハッシュ関数である。その名前から分かるように、ＲＩＰＥＭＤ−１６０は、１６０ビットのハッシュ結果を生成する。３２ビットアーキテクチャのソフトウェア実装のため合わされたＲＩＰＥＭＤ−１６０は、１０年間以上に亘って高いセキュリティレベルを提供することを予定されている。ＲＩＰＥＭＤ−１６０に対する攻撃の成功例は存在しないが、ＲＩＰＥＭＤ−１６０は比較的新しく、大規模に解読されていない。最初のＲＩＰＥＭＤアルゴリズムは、従来のＭＤ４に対する暗号攻撃に対抗するために特に設計された。最近のＭＤ５に対する攻撃は、ＲＩＰＥＭＤの１２８ビットハッシュ関数においても類似した弱点を明らかにした。この攻撃は理論的な弱点を示しただけであるが、Ｄｏｂｂｅｒｔｉｎ、Ｐｒｅｎｅｅｌ及びＢｏｓｓｅｌａｅｒｓは、ＲＩＰＥＭＤを新しいアルゴリズムＲＩＰＥＭＤ−１６０へ更に強化した。
【０９１４】
メッセージ認証コード
メッセージ認証の問題は以下のようにまとめることができる：
Ａは、Ｂからのメッセージであると推測されるメッセージが本当にＢからのメッセージであることをどのようにして確信するか？
メッセージ認証はエンティティ認証とは異なる。エンティティ認証の場合、一つのエンティティ（要求者）は、自分のアイデンティティを他者（検証者）に対して照明する。メッセージ認証の場合、所定のメッセージが自分の思う人からのメッセージであることを保証すること、即ち、メッセージが発信元から宛先までの途中で改ざんされていないことを保証することに関係する。一方向ハッシュ関数はメッセージに対する保護が十分ではない。ＭＤ５のようなハッシュ関数は、元の入力を代表するハッシュ値を発生させ、元の入力がハッシュ値から導出できないことに基づいている。ＡとＢの間にいるＥからの簡単な攻撃は、Ｂからのメッセージを途中で盗み、自分のメッセージで置き換えることである。たとえ、Ａが元のメッセージのハッシュを送信したとしても、Ｅは自分の新しいメッセージのハッシュで簡単に置き換えることができる。一方向ハッシュだけを使用した場合、ＡはＢのメッセージが変更されたかどうかを知る方法がない。メッセージ認証の問題に対する一つのソリューションは、メッセージ認証コード、即ち、ＭＡＣだえる。ＢがメッセージＭを送信するとき、Ｂは、受信者にＭが本当にＢからのメッセージであることがわかるようにＭＡＣ［Ｍ］を送信する。これを実現するため、ＢだけがＭのＭＡＣを生成可能であり、更に、ＡはＭＡＣ［Ｍ］と対照してＭを検証し得ることが必要である。これは、Ｍを秘密にする必要がないときに、Ｍ−ＭＡＣの暗号化が有効であることとは異なることに注意する必要がある。ハッシュ関数からＭＡＣを構築する最も簡単な方法は、対称アルゴリズムを用いてハッシュ値を暗号化すること、即ち、
入力メッセージをハッシュ化 Ｈ［Ｍ］
ハッシュを暗号化 ＥＫ［Ｈ［Ｍ］］
である。
【０９１５】
これは、最初にメッセージを暗号化して、次に、暗号化されたメッセージをハッシュ化するよりも安全性が高い。任意の対称又は非対称暗号化関数を使用することができる。しかし、（上記のような）暗号化を使用する技術の代わりに、鍵依存型の一方向ハッシュ関数を使用する方が以下の幾つかの点で有利である：
速度：一方向ハッシュ関数は一般的に暗号化よりも高速に動作するため；
メッセージサイズ：ＥＫ［Ｈ［Ｍ］］は少なくともＭと同じサイズであるが、Ｈ［Ｍ］は固定サイズ（通常、Ｍよりもかなり小さい）であるため；
ハードウェア／ソフトウェア必要条件：鍵付きの一方向ハッシュ関数は、典型的に、それらの暗号ベースの代案よりも遙かに複雑さが抑えられている；
一方向ハッシュ関数の実装は、暗号化装置又は復号化装置であるとはみなされないので、米国の国外持ち出し規制の対象ではない。
【０９１６】
尚、ハッシュ関数は、当初は、鍵を格納したり、メッセージ認証をサポートしたりするためには設計されていなかったことに注意する必要がある。その結果として、メッセージを秘密プレフィックス、サフィックス、又は両方と連結する種々の関数を含む、メッセージ認証を実行するためにハッシュ関数を使用する、ある種のアドホックな方法が提案されている。これらのアドホックな方法の殆どは、洗練された手段によって巧く攻撃された。付加的なＭＡＣは、ＸＯＲスキーム及びテプリッツ（Ｔｏｅｐｌｉｔｚ）行列に基づいて提案されている（ＬＦＳＲベース構造の特殊なケースを含む）。
【０９１７】
ＨＭＡＣ
特にＨＭＡＣ構造は、インターネットメッセージ認証セキュリティプロトコル用のソリューションとして認められ始めている。ＨＡＭＣ構造は、基礎となるハッシュ関数をブラックボックス的に使用して、ラッパーとして作用する。ハッシュ関数の置換は、安全性又は性能上の理由から求められるならば、簡単に行われる。しかし、ＨＭＡＣ構造の主要な利点は、基礎となるハッシュ関数がある程度の合理的な暗号強度を有するならば、ＨＭＡＣ構造は安全であることが証明できること、即ち、ＨＭＡＣの強度は、ハッシュ関数の強度と直接的に関連していることである。ＨＭＡＣ構造はラッパーであるため、任意の反復ハッシュ関数をＨＭＡＣで使用することが可能である。その例には、ＨＭＡＣ−ＭＤ５、ＨＭＡＣ−ＳＨＡ１、ＨＭＡＣ−ＲＩＰＥＭＤ１６０等が含まれる。以下のような定義：
Ｈ＝ハッシュ関数（例えば、ＭＤ５又はＳＨＡ−１）
ｎ＝Ｈから出力されたビット数（例えば、ＳＨＡ−１の場合１６０ビット、ＭＤ５の場合１２８ビット）
Ｍ＝ＭＡＣ関数が適用されるべきデータ
Ｋ＝２当事者によって共有される秘密鍵
ｉｐａｄ＝０ｘ３６の反復６４回
ｏｐａｄ＝０ｘ５Ｃの反復６４回
を与えると、ＨＭＡＣアルゴリズムは：
０ｘ００バイトをＫの最後に付加することによってＫを６４バイトへ拡張する；
（１）で作成された６４バイト文字列をｉｐａｄでＸＯＲ演算する；
（２）で作成された６４バイトにデータストリームＭを付加する；
（３）で発生されたストリームにＨを適用する；
（１）で作成された６４バイト文字列をｏｐａｄでＸＯＲ演算する；
（４）からの結果Ｈを（５）からの結果である６４バイトに付加する；
（６）の出力にＨを適用し、結果を出力する；
のようになる。したがって、
ＨＭＡＣ［Ｍ］＝Ｈ［（ＫAｏｐａｄ）｜Ｈ［（ＫAｉｐａｄ）｜Ｍ］］
である。
【０９１８】
推奨される鍵長さは少なくともｎビットであるが、６４バイト（ハッシュ化ブロックの長さ）よりも長くなってはならない。ｎビットよりも長い鍵は、関数の安全性を上乗せしない。ＨＭＡＣは、オプションとして、最終的な出力の丸め、例えば、１６０ビットから１２８ビットへの丸めを行うことできる。ＨＭＡＣ設計者の規約（ＲＦＣ）は、このアルゴリズムが最初に発表された１年後の１９９７年に発行された。設計者は、ＨＭＡＣに対する既知の最強の攻撃は、ハッシュ関数Ｈに対する衝突の頻度に基づく攻撃であり、最低限度で適当なハッシュ関数に対して全く実際的ではないということを公表している。より最近では、リプレイ防止機能付きＨＭＡＣプロトコルが、所定の時間内でのＭ、ＨＭＡＣ［Ｍ］コンビネーションの捕捉及び再生を防止するために規定されている。
【０９１９】
乱数及び時変性メッセージ
一方向関数としての乱数生成器の使用については既に説明した。しかし、乱数生成器の理論は、暗号法、セキュリティ、及び認証と非常に絡み合っている。優れた乱数生成器の定義に関して多数の問題がある。Ｋｎｕｔｈは、生成器をよくするもの（統計的テストを含む）、及び生成器の構築に関する一般的な問題を説明している。乱数の用法の一つは、メッセージが時間的に変化することを保証することである。Ａがコマンドを暗号化し、それをＢへ送信するシステムを想定する。暗号化アルゴリズムが所与の入力と同じ出力を生成する場合、攻撃者は、簡単にメッセージを記録し、Ｂを欺くためにそれを再生することが可能である。攻撃者は、暗号化機構を破壊する必要がなく、（Ａになりすましている間に）Ｂに対して再生すべきメッセージがわかれればよい。その結果として、メッセージは、しばしば、そのメッセージ（したがって、その暗号化された対応部分）が常に変化することを保証するため、乱数及びタイムスタンプを含む。乱数生成器は、しばしば、鍵を生成するためにも使用される。したがって、現時点では、全ての生成器は、この目的のためには不確かであると言って差し支えない。例えば、Ｂｅｒｌｅｋａｍｐ−Ｍａｓｓｅｙアルゴリズムは、ＬＦＳＲ乱数生成器に対する従来の攻撃法である。ＬＦＳＲの長さがｎであるならば、２ｎビットのシーケンスは、鍵生成器を構成するＬＦＳＲを決定するために十分である。しかし、乱数生成器の唯一の役目は、メッセージが時間的に変化することを保証することであるならば、生成器及びシードのセキュリティは、セッション鍵生成の場合のように重要ではない。しかし、乱数シード生成器が危険にさらされ、攻撃者が未来の「乱数」を計算可能であるならば、一部のプロトコルが攻撃者に対して開放されたままにされ得る。新しいプロトコルはこの状況に関して検討されるべきである。要求される実際のタイプの乱数生成器は、インプリメンテーションと、その生成器の使用目的と、に依存するであろう。生成器には、Ｒｏｎ ＲｉｖｅｓｔによるＲＣ４のようなＢｌｕｍ、Ｂｌｕｍ、及びＳｈｕｂストリーム暗号、ＳＨＡ−１及びＲＩＰＥＭＤ−１６０のようなハッシュ関数、並びに、ＬＦＳＲ（線形フィードバックシフトレジスタ）及びそれらのより最近の対応物であるＦＣＳＲ（キャリー付きフィードバックシフトレジスタ）のような従来の生成器が含まれる。
【０９２０】
攻撃
このセクションは、認証チップのような認証暗号システムを破るために行われる可能性のある様々なタイプの攻撃を説明する。攻撃は、物理的な攻撃と論理的な攻撃に大別される。物理的な攻撃は、暗号システムの物理的な実装を破壊する（例えば、鍵を取り出すためにチップを壊して開ける）方法を表し、論理的な攻撃は、実装に依存しない暗号システムへの攻撃を含む。論理的なタイプの攻撃は、プロトコル又はアルゴリズムに対して機能し、以下の三つのうちの何れかを実行しようとする：
認証プロセスを完全に回避する；
あらゆる質問に回答できるように、力ずく又は推論によって秘密鍵を取得する；
鍵を用いることなく各質問に正しい回答を与えるため、認証用の質問及び回答の性質を十分に検出する。
【０９２１】
次に、攻撃のスタイル及び形式を詳細に説明する。セキュリティチップによって使用されるアルゴリズム及びプロトコルとは無関係に、チップの認証部の回路は物理的な攻撃を受ける可能性がある。物理的な攻撃は、以下の４つの主要な形で現れるが、攻撃の形態は変化し得る：
認証チップを完全に回避する；
動作中にチップを物理的に検査する（破壊的及び非破壊的）；
チップを物理的に分解する；
チップを物理的に改変する。
【０９２２】
次に、攻撃のスタイル及び形式を詳細に説明する。このセクションは、これらの攻撃に対するソリューションを提案するものではない。このセクションは、各攻撃タイプを説明するだけである。調査は、（インターネット認証のような他のある種のシステムではなく）あるシステムに取り付けられた認証チップ５３の状況に限定されている。
【０９２３】
論理的な攻撃
これらの攻撃は、暗号システムの物理的な実装形態に依存しない。これらは、プロトコル、アルゴリズムの安全性、及び乱数生成器に作用する。
【０９２４】
暗号文だけの攻撃
これは、攻撃者が、全て同じアルゴリズムを使用して暗号化された一つ以上の暗号化メッセージをもつ場合である。攻撃者の目的は暗号化メッセージから平文メッセージを獲得することである。理想的には、鍵を復元することが可能であり、その結果、将来のすべてのメッセージを復元可能である。
【０９２５】
既知平文攻撃
これは、攻撃者が、平文と、平文の暗号化形式の両方をもつ場合である。認証チップの場合、既知の平文の攻撃は、攻撃者がシステムと認証チップの間のでーたフローを見ることができる場合である。入力及び出力は（攻撃者によって選別されることなく）観測され、弱点を見つけるため解析され得る（例えば、バースデー攻撃、又は区別の付く興味ある入力／出力のペアの探索によって）。既知平文攻撃は、選択平文攻撃よりも弱いタイプの攻撃である。なぜならば、攻撃者はデータフローしか観測できないからである。既知平文攻撃は、ロジックアナライザを、システムと認証チップの間の配線に接続することによって実行し得る。
【０９２６】
選択平文攻撃
選択平文攻撃は、暗号解読者が任意の選択されたメッセージを暗号システムへ送信し、その応答を観測できる能力を備えている場合である。暗号解読者がアルゴリズムを知っているならば、特定の出力を別の関数の入力へ供給することによって利用可能な入力と出力の間の関係があるであろう。内蔵型認証チップを使用するシステムでは、選択平文攻撃を防止することは難しい。なぜならば、暗号解読者は、論理的に自分がシステムであるふりをして、任意の選択されたビットパターンストリームを認証チップへ送信できるからである。
【０９２７】
適応的選択平文攻撃
このタイプの攻撃は選択平文攻撃と類似しているが、攻撃者が先行の試験の結果に基づいて後続の選択された平文テキストを変更し得る点で異なる。上述のシステム／認証チップのシナリオがコピー機及びトナーカートリッジのような消耗品のために利用されるときは、確実にこのケースである。なぜならば、特に、システムと消耗品の両方は誰でも入手できるようにされているからである。
【０９２８】
ブルートフォース攻撃
鍵ベースの暗号システムアルゴリズムを破るための保証付きの方法は、単純に全ての鍵を試してみることである。最終的に正しい鍵が見つけられるであろう。これは、ブルートフォース攻撃として知られている。しかし、鍵候補の数が増加すると、より多くの鍵を試してみる必要があり、正しい鍵を見つけるために（平均的に）要する時間が長くなる。Ｎ個の鍵がある場合、最大でＮ回の試行が必要である。鍵の長さがＮビットであるならば、最大で２Ｎ回の試行が必要であり、半分だけの試行（２Ｎ−１）後に鍵を見つけるチャンスは５０％である。Ｎが長くなればなるほど、鍵を見つけるために要する時間が長くなるので、鍵の安全性が高まる。勿論、攻撃が最初の試行で鍵を当てる可能性はあるが、この可能性は鍵が長くなると共に低下する。ここで、５６ビットの鍵長さを考える。最悪ケースでは、鍵を見つけるために全部で２５６回のテスト（７．２×１０１６回のテスト）を行わなければならない。１９７７年に、ＤｉｆｆｉｅとＨｅｌｌｍａｎは、１００万個のプロセッサにより構成され、各プロセッサが毎秒１００万回のテストを実行刷る能力を備えたＤＥＳ解読専用機械を発表した。このような機械は任意のＤＥＳコードを破るためには２０時間を要する。鍵長さが１２８ビットの場合を考える。最悪ケースでは、鍵を見つけるために全部で２１２８回のテスト（３．４×１０３８回のテスト）を行わなければならない。これは、各々が毎秒１０億回のテストを実行する１兆個のプロセッサ上で１０億年を要する。鍵長さが十分に長い場合、ブルースフォース攻撃は非常に長い時間を要するので、攻撃者の努力に値しない。
【０９２９】
推測攻撃
このタイプの攻撃は、攻撃者が単に鍵を「推測」しようとする場合である。攻撃としては、ブルースフォース攻撃と同じであり、成功の確率は鍵の長さにかかっている。
【０９３０】
量子コンピュータ攻撃
ｎビット鍵を解読するため、適切なアルゴリズムに埋め込まれたｎキュビットを有する量子コンピュータ（ＮＭＲ、オプティカル、又はケージドアトム）を構築しなければならない。量子コンピュータは、実効的に、２ｎ個の同時コヒーレント状態に存在する。デコヒーレントを生じることなく正しいコヒーレント状態を抽出することが要領である。今までのところ、これは、２キュビットのシステム（４コヒーレント状態で存在する）によって達成されている。数年の間に、これを６キュビット（６４の同時コヒーレント状態をもつ）まで拡張することは可能であると思われる。
【０９３１】
残念なことに、キュビットを付加する毎に、鍵を表現する信号の相対強度が半分になる。これは、特に、暗号方式的に安全なシステムで使用される長い鍵の場合に、直ぐに鍵取り出しの重大な障害になる。その結果として、量子コンピュータを使用した、暗号方式的に安全な鍵（例えば、１６０ビット）に対する攻撃は、おそらく実施される可能性はなく、量子コンピュータが、認証チップの商業的な耐用年限中に５０キュビット以上のキュビット数を達成する可能性は非常に低い。たとえ、５０キュビットの量子コンピュータを使用しても、１６０ビット鍵を解読するために、２１１０回のテストが必要である。
【０９３２】
意図的なエラー攻撃
一部のアルゴリズムの場合、攻撃者は悪い入力の結果から有用な情報を収集することができる。有用な情報の範囲は、エラーメッセージ文から、エラーを発生させるために要した時間までに亘る。簡単な一例は、ユーザＩＤ／パスワードのスキームである。エラーメッセージが通常「間違ったユーザＩＤ」であるならば、攻撃者が「間違ったパスワード」というメッセージを取得したとき、ユーザＩＤが正しいことを知る。メッセージが常に「間違ったユーザＩＤ／パスワード」であるならば、攻撃者に与えられる情報は遙かに少ない。より複雑な例は、最近発表された、安全なウェブサイトから暗号コードを解読する方法である。この攻撃には、特定のメッセージをサーバーへ送信することと、エラーメッセージ応答を観測することとが含まれる。応答は、鍵を学習するために十分な情報を与え、応答が無くても何らかの情報が得られる。アルゴリズムの一例として、時間は、誤りのあるビットが入力メッセージ中に検出されたときに直ちにエラーを返すアルゴリズムの場合に知ることができる。ハードウェア実装形態に依存して、攻撃者が、応答の時間を計り、エラー応答に要した時間に基づいて１ビットずつ変更し、このようにして鍵を獲得することは、簡単な方法である。チップ実装形態の場合、必要な時間がインターネット経由の場合よりもかなり高い精度で観測できることは確実である。
【０９３３】
バースデー攻撃
この攻撃は、有名な「バースデーパラドックス」（実際には全くパラドックスではない）にちなんで命名された。ある人が他の人と同じ誕生日である確率は３６５分の１である（閏年は考えない）。したがって、室内の１８３人のうちの一人があなたと同じ誕生日である確率は５０％よりも高い筈である。しかし、室内に２３人の人がいれば、何れか二人の誕生日が同じである確率は５０％を超える。その理由は、２３人によって２５３通りのペアが生じるからである。バースデー攻撃は、ハッシングアルゴリズム、特に、ハッシングとデジタル署名を組み合わせるアルゴリズムに対する一般的な攻撃である。メッセージが生成され、既に署名されている場合、攻撃者は、同じ値にハッシュする衝突メッセージを探す必要がある（あなたと同じ誕生日の人を見つけることと類似している）。しかし、攻撃者がメッセージを生成可能であるならば、バースデー攻撃が作用し始める。攻撃者は、同じハッシュ値をもつ二つのメッセージを探し（何れか二人が同じ誕生日である場合と類似している）、一方のメッセージだけがそれに署名をした人に受け入れられ、もう一方は攻撃者の役に立つ。その人が元のメッセージに署名をし終えたならば、攻撃者は、その人は別のメッセージに署名をしたことを主張するだけでよく、数学的にどちらのメッセージが原本であるかを示す方法は無い。なぜならば、両方のメッセージは同じ値にハッシュするからである。ブルートフォース攻撃が一致を判定するための唯一の方法であるとすると、バースデー攻撃によるｎビット鍵の脆弱化は２ｎ／２である。バースデー攻撃を受ける可能性のある１２８ビットの長さの鍵は、事実上６４ビットの長さしかない。
【０９３４】
連鎖攻撃
これらの攻撃は、ハッシュ関数の連鎖性に対して行われる攻撃である。連鎖攻撃は、ハッシュ関数の圧縮関数に的を絞る。このアイデアは、ハッシュ関数が一般的に任意の長さの入力をとり、入力ｎビットを同時に処理することによって、一定の長さの出力を生成する点に基づいている。１ブロックからの出力は次のブロックへの連鎖変数セットとして使用される。入力全体に対する衝突を見つけるのではなく、このアイデアは、入力連鎖変数セットが与えられた場合に、本来のメッセージと同じ出力連鎖変数を生じる代用ブロックを見つけることである。特定のブロックの選択数は、ブロックの長さに基づいている。連鎖変数がｃビットであり、ハッシング関数はランダムマッピングのように挙動し、ブロック長さがｂビットであるならば、このようなｂビットブロックの個数は、約２ｂ／２ｃ個である。代用ブロックを見つけるためのチャレンジは、このようなブロックが考えられる全てのブロックのうちの疎部分集合であることである。ＳＨＡ−１の場合、５１２ビットブロックの個数は、約２５１２／２１６０、即ち、２３５２個である。ブルートフォース検索によってブロックを見つける見込みは２１６０分の１である。
【０９３５】
完全ルックアップテーブルによる代用
チップへ送信された可能性のあるメッセージの数が少ない場合、鍵を解読するために複製品製造者は不要である。その代わりに、複製品製造者は、システムによって送信されたコードに対する純正チップからのレスポンスの全てを記録したＲＯＭをチップに組み込むことが可能である。鍵が長くなり、レスポンスが長くなると共に、このようなルックアップテーブルに必要な空間が大きくなる。
【０９３６】
疎ルックアップテーブルによる代用
チップへ送られたメッセージが、実効的にランダムではなく、ある程度予測可能であるならば、複製品製造者は完全ルックアップテーブルを提供しなくてもよい。例えば：
メッセージが単なるシリアル番号であるならば、複製品製造者は、過去及び未来の予測シリアル番号を格納するルックアップテーブルを提供すればよい。これらのシリアル番号が１０１９個を超える可能性は低い；
テストコードが単なる日付であるならば、複製品製造者はアドレスとして日付を使用してルックアップテーブルを生成することができる；
テストコードが、シリアル番号又は日付をシードとして用いる疑似乱数であるならば、複製品製造者は、まさに、システム内の疑似乱数生成器を解読する必要がある。これは、おそらく難しくはないであろう。なぜならば、複製品製造者はシステムのオブジェクトコードを入手できるからである。複製品製造者は、蓄積された認証コードへアクセスするためこれらのコードを使用して、内容アドレス可能メモリ（又は、その他の疎配列ルックアップ）を生成するであろう。
【０９３７】
差分暗号解読
差分暗号解読は、入力ストリームのペアが既知差分を用いて生成され、符号化ストリームの差分が解析される攻撃を表す。既知差分攻撃は、ＤＥＳ及びその他の同様のアルゴリズムで使用されるようなＳボックスの構造にかなり依存している。ＨＭＡＣ−ＳＨＡ１のような他のアルゴリズムはＳボックスを持たないが、攻撃者は、
最小差分入力及びそれに対応した出力
最小差分出力及びそれに対応した入力
の統計的解析を行うことによって差分的な攻撃を実行し得る。
【０９３８】
殆どのアルゴリズムは、差分暗号解読のプロセスが記載された後、差分暗号解読に対して補強された。これは、各暗号化方式に専用のセクションで対称とされている。しかし、一部の密かに開発された近年のアルゴリズムは破られている。なぜならば、開発者がある種のスタイルの差分攻撃を考慮せず、自分のアルゴリズムを公開の精査の対象としなかったからである。
【０９３９】
メッセージ置換攻撃
ある種のプロトコルでは、媒介物はメッセージの一部又は全部を置換可能である。これは、真の認証チップが消耗品内の再使用可能な複製チップにプラグインされる場合である。複製チップは、システムと認証チップの間の全てのメッセージを盗み取り、多数の置換攻撃を実行し得る。ヘッダとその後に続く内容とを格納したメッセージを例として考える。攻撃者は有効ヘッダを生成し得ないが、特に、有効レスポンスが「はい、あなたのメッセージを受信しました。」のようなものであるならば、メッセージの固有の内容を置換することができる。たとえ、リターンメッセージが「はい、以下のメッセージを受信しました．．．」であったとしても、攻撃者は、肯定応答を本来の送信者へ返信する前に、元のメッセージを置換することができる。メッセージ認証コードは、殆どのメッセージ置換攻撃に対抗するために開発された。
【０９４０】
鍵生成器のリバースエンジニアリング
疑似乱数生成器が鍵を生成するため使用される場合、複製品製造者は、生成器プログラムを取得するか、又は使用されたランダムシードを推測する可能性がある。これは、ネットスケープのセキュリティプログラムが最初に破られたときの方法である。
【０９４１】
認証全体の回避
認証プロトコルには認証プロセス全体の回避を可能にする問題があり得る。この種の攻撃の場合、鍵は全く無関係であり、攻撃者は鍵を復元する、又は鍵を推定する必要がない。電源投入時に認証を行なうが、その他のときには認証しないシステムを例として考える。複製認証チップを含む再使用可能な消耗品は、真正認証チップを利用する場合もある。複製認証チップ５３は、認証呼び出しのため真正チップを使用し、次に、その後の真正認証チップの状態データをシミュレーションする。認証を回避する別の例は、消耗品が使用された後に限りシステムが認証する場合である。複製認証チップは、消耗品の使用後で、認証プロトコルが完了する前に（或いは、開始される前に）コネクションの失敗をシミュレーションすることにより単純な認証回避を実行できる。「ケンタッキーフライドチップ」ハックと呼ばれる悪名の高い攻撃は、衛星テレビジョンシステム用のマイクロコントローラチップを置換する。加入者が受信料の支払いを停止したとき、システムは、「使用不能」メッセージを送出するであろう。しかし、新しいマイクロコントローラは、このメッセージを検出するだけで、それを消費者の衛星テレビジョンシステムへ渡さない。
【０９４２】
強盗／賄賂攻撃
鍵を知っている人は、それを他の誰かに教える可能性がある。この秘密の暴露は、強制（賄賂、強盗等）、報復（例えば、不満を抱いている従業員）、又は単に信条のために行われる。これらの攻撃は、通常、鍵を推測する他の試みよりも安価かつ容易である。一例として、Ｄｉｖｘ規格の開発に関わることを要求した多数の人々は、近年（１９９８年５／６月）、Ｄｉｖｘ仕様解読解読装置の開発に参加したいという趣旨で、即ち、信条によって、多種多様なＤＶＤニュースグループで主張している。
【０９４３】
物理的攻撃
以下の攻撃は、攻撃者が物理的にアクセスできるシリコンチップに認証機構が実装されていることを前提としている。最初の攻撃であるＲＯＭ読み出しは、鍵がＲＯＭに保存されているときの攻撃を表し、残りの攻撃は秘密鍵がフラッシュメモリに保存されることを前提としている。
【０９４４】
ＲＯＭ読み出し
鍵がＲＯＭに保存されている場合、鍵を直接読み出すことが可能である。ＲＯＭは、このように（非対称暗号方式で使用するための）公開鍵を保持するため安全に使用することができるが、秘密鍵を保持するためには使用できない。対称暗号方式では、ＲＯＭは全く当てにならない。著作権付きテキスト（例えば、俳句）を鍵として使用することは不十分である。なぜならば、鍵の複製は、知的所有権が遵守されない国で行われることが想定されるからである。
【０９４５】
チップのリバースエンジニアリング
チップのリバースエンジニアリングでは、攻撃者は、チップを分解し、回路を解析する。回路が解析されてしまうと、チップのアルゴリズムの内部動作を復元することができる。ルーセント・テクノロジー社は、回路を映像化するため、ＴＯＢＩＣ（ツー・フォトンＯＢＩＣの略であり、ＯＢＩＣはＯｐｔｉｃａｌ Ｂｅａｍ Ｉｎｄｕｃｅｄ Ｃｕｒｒｅｎｔ光ビーム誘導電流の頭文字である。）と呼ばれるアクティブな方法を開発した。主としてスタティックＲＡＭ解析のために開発されたプロセスは、全ての裏材を取り除き、裏面を鏡面仕上げまで磨き、表面に光を集光させる。励起波長は、特にＩＣに電流を誘導しないように選択される。１９世紀にケルクホフスは、アルゴリズムの内部動作がスキームの単なる秘密であるならば、スキームは解読されたも同然である、という暗号解読に関する基本的な仮説を立てた。ケルクホフスは、秘密性は完全に鍵の中に存在しなければならない、ということを明記している。その結果として、チップのリバースエンジニアリングに対する最良の保護策は、内部動作を無関係にすることである。
【０９４６】
認証プロセスの不当使用
あらゆる複製品製造者はシステムと消耗品の両方のデザインを入手していることを想定しなければならない。同じチャンネルが、システムと信頼できるシステム認証チップとの間、並びに、信頼できない消耗品認証チップとの間の通信のために使用されるならば、信頼できないチップが「正しい回答」を得るために信頼できるチップに問い合わせをする可能性がある。もしそうであるならば、複製品製造者は鍵を決定する必要がないであろう。彼らは、システム認証チップからの応答を使用してシステムをだますだけでよい。認証プロセスを不当使用する別の方法は、論理的攻撃「認証プロセスの回避」と同じ方法に従って、認証プロセスが行われるとき、システムとの接続の失敗をシミュレーションし、電源遮断等をシミュレーションする。
【０９４７】
システムの変更
この種の攻撃は、システム自体が複製消耗品を受け入れるように変更される攻撃である。攻撃は、システムＲＯＭの変更、消耗品の配線し直し、又は極端なケースでは、完全な複製システムである。この種の攻撃は、各個のシステムが変更されることが必要であり、殆どの場合に所有者の承諾が必要であろう。通常は、消費者がこのような変更を行うために明らかな利益が必要である。なぜならば、このような変更は、典型的に、保証を無効にさせ、殆どの場合に費用が掛かるからである。消費者にとって明らかな利益のあるこのような変更の一例は、固定リージョン型ＤＶＤプレーヤーをリージョンフリー型ＤＶＤプレーヤーに変更するソフトウェアパッチである。
【０９４８】
従来のプロービングによるチップ動作の直接視
チップ動作がＳＴＭ又は電子ビームを使用して直接監視できるならば、鍵は、内部不揮発性メモリから読み出され、作業レジスタへ取り込まれるときに記録できる。従来の３形態のプロービングは、ＩＣの通電中にＩＣの上面又は前面に直接アクセスすることが必要である。
【０９４９】
不揮発性メモリの直接視
チップが、フラッシュメモリのフローティングゲートを放電させることなく露出するためにスライスされているならば、鍵は、おそらく、ＳＴＭ又はＳＫＭ（走査ケルビン顕微鏡）を使用して直接監視できる。しかし、ゲートを放電させることなくこのレベルでチップをスライスすることはおそらく実施不可能である。湿式エッチング、プラズマエッチング、イオンミリング（集光イオンビームエッチング）、又は化学機械研磨は、ほぼ確実にフローティングゲート上に存在する小さい電荷を放出する。
【０９５０】
状態変化によって生じる光バーストの監視
ゲートの状態が変化するとき、少量の赤外線エネルギーが放出される。シリコンは赤外線透過性であるため、これらの変化はチップの下側から回路を注視することによって観測できる。放出プロセスは弱いが、天文学で使用するために開発された超高感度機器を用いて検出できる程度に輝いている。ＩＢＭによって開発されたこの技術は、ＰＩＣＡ（ピコセコンド・イメージング・サーキット・アナライザ）と呼ばれる。レジスタの状態が時点ｔで既知であるならば、レジスタ切り替わり時間の監視によって、時点ｔ＋ｎにおける正確な値が明らかになり、データが鍵の一部分であるならば、その部分は解読される。
【０９５１】
ＥＭＩの監視
電子回路が動作しているときには、かならず微弱な電磁信号が放出される。比較的低価格（数千ドル）装置はこれらの信号を監視できる。これは、攻撃者が鍵を推測するために十分な情報を与える。
【０９５２】
Ｉ ｄｄ 変動の監視
鍵を監視できないとしても、レジスタが状態を変化させるときにはかならず電流の変動が生じる。信号対雑音比が十分に高い場合、攻撃者は、ハイビット又はロービットをプログラミングするときに生じるＩｄｄの差を監視することができる。Ｉｄｄの変化は鍵に関する情報を示し得る。このような攻撃は、スマートカードを解読するために既に使用されている。
【０９５３】
差分故障解析
この攻撃は、イオン化、マイクロ波放射、又は環境ストレスによってビット誤りが取り込まれることを前提としている。殆どのケースでは、このような誤りは、鍵を明らかにするであろう役に立つ変更ではなく、チップに悪影響を与える（例えば、プログラムコードを破壊させる）可能性が高い。ＲＯＭ上書き、ゲート破壊等のような目標としている故障は、有用な結果を生じる可能性が更に低い。
【０９５４】
クロック誤作動攻撃
チップは、典型的に、一定のクロック速度レンジ内で適切に動作するように設計されている。一部の攻撃者は、チップを非常に高いクロック速度で動作させることによってロジックに故障を生じさせ、又は特定の間隔で特定の時間にクロック誤作動を生じさせることを試みる。このアイデアは、回路が適切に機能しない乱調状態を作ることである。一例として、ＡＮＤゲートは、（乱調状態のために）入力１と入力２の論理積ではなく、常に入力１をスルーする。攻撃者がチップの内部構造を知っているならば、攻撃者は、アルゴリズム実行中の正確な時点で乱調状態を取り入れ、これにより、鍵に関する情報を明らかにすることができる（或いは、最悪ケースでは、鍵自体を明らかにする）。
【０９５５】
電源攻撃
クロック信号に誤動作を引き起こす代わりに、攻撃者は電源に誤動作を生じさせることができ、電力は動作電圧レンジを外れるように増加又は減少させられる。正味の効果はクロック誤動作の場合と同じであり、特定の命令の実行に誤りを生じさせる。このアイデアは、ＣＰＵが鍵をＸＯＲ演算することを停止させること、又はデータを１ビット位置だけシフトすることを停止させること等である。鍵に関する情報を明らかにするために、特定の命令が目標にされる。
【０９５６】
ＲＯＭの上書き
ＲＯＭの単一ビットは、レーザーカッター顕微鏡を使用して、ロジックの向きに応じて、１又は０に書き換えることができる。あるオペコード／オペランドのセットがある場合、攻撃者が条件付きジャンプを無条件ジャンプへ書き換えること、又はたぶんレジスタ転送の宛先を変更することは簡単なことである。目標命令が慎重に選択されたならば、鍵が明らかにされるであろう。
【０９５７】
ＥＥＰＲＯＭ／フラッシュの変更
ＥＥＰＲＯＭ／フラッシュ攻撃は、ＲＯＭ攻撃と類似しているが、レーザーカッター顕微鏡技術が個別のビットのセットとリセットの両方に使用できる点で異なる。これは、アルゴリズムの変更の適用範囲を非常に拡大する。
【０９５８】
ゲート破壊
ＡｎｄｅｒｓｏｎとＫｕｈｎは、ＢｉｈａｍとＳｈａｍｉｒがＤＥＳに関する攻撃を発表した高速ソフトウェア暗号化に関する１９９７年のワークショップのランプセッションで、ゲート破壊を説明している。この攻撃は、従来のブロック暗号（ＤＥＳ）のハードウェア実装内の個々のゲートを破壊するためレーザーカッターを使用するものであった。この攻撃の正味の効果は、レジスタの特定のビットを強制的に「無価値」にすることである。ＢｉｈａｍとＳｈａｍｉｒは、特定のレジスタに強制的にこのような影響を与えることの効果−丸め関数からの出力の最下位ビットが０にセットされる、を説明している。左半分と右半分の最下位６ビットを比較することにより、鍵の数ビットを復元することができる。このようにして多数のチップにダメージを加えると、完全な鍵の復元を容易に行うために、鍵に関する十分な情報を明らかにすることができる。このように変更された暗号化チップは、暗号化と復号化はもはや逆の関係ではなくなるという性質をもつであろう。
【０９５９】
上書き攻撃
フラッシュメモリを読み出す代わりに、攻撃者は、単に、レーザーカッター顕微鏡を用いて単一ビットをセットする。攻撃者が前の値を知らないとしても、新しい値がわかる。チップが動作し続けるならば、そのビットの元の状態は、新しい状態と同じであるはずである。チップが動作しなくなった場合、そのビットの元の状態は、現在の状態の論理否定ＮＯＴである。攻撃者は、鍵の各ビットに対してこの攻撃を実行し、最大でｎチップを使用してｎビット鍵を獲得することができる（新しいビットが古いビットと一致するならば、新しいビットは次のビットを決定するために必要ではない）。
【０９６０】
テスト回路攻撃
殆どの回路は、製造上の欠陥を検査するために特に設計されたテスト回路を備えている。これは、ＢＩＳＴ（ビルト・イン・セルフ・テスト）とスキャンパスとを含む。非常に頻繁に、スキャンパス及びテスト回路は、内蔵された全てのラッチへのアクセス及びリードアウト機構を含む。一部のケースでは、テスト回路は特定のレジスタの内容に関する情報を与えるために使用される可能性がある。テスト回路は、しばしば、チップが全ての製造上のテストに合格すると、一部のケースではチップ内の特定の配線を切ることによって、無効状態にされる。しかし、やる気のある攻撃者は、テスト回路を再接続して、動作可能状態にし得る。
【０９６１】
残留メモリ
値は、電源が取り外された後、長期間ＲＡＭに残存するが、不揮発性とみなされるまで長期間残存することはない。攻撃者は、機密情報がＲＡＭ（例えば、作業用レジスタ）へ移された後、電源を取り外し、ＲＡＭから値を読み出そうとすることが可能である。この攻撃は、通常のＲＡＭチップを有するセキュリティシステムに対して最も有効である。典型的な例として、セキュリティシステムは、コンピュータケースが開けられたときにトリガーされる自動電源遮断機能付きで設計されていた。攻撃者は、単にケースを開け、ＲＡＭチップを取り外し、メモリ残留を利用して鍵を取り出せばよかった。
【０９６２】
チップ窃盗攻撃
認証チップの耐用期間に多数のステージが存在する場合、これらのステージの各々は、チップが盗み取られた場合のセキュリティ用の派生問題の観点で調べる必要がある。例えば、情報が複数のステージでチップにプログラミングされる場合、ステージ間でチップを窃盗したならば、攻撃者は鍵情報を入手できるか、又は攻撃のための労力が軽減される可能性がある。同様に、チップが、製造直後であり、プログラミングの前に盗み取られた場合、攻撃者に論理的利益又は物理的利益があるだろうか？
必要条件
消耗品を認証する問題に対する従来のソリューションは、典型的に、物理的なパッケージングについての特許に依存している。しかし、これは、家庭での詰め替え作業や産業財産権の保護の弱い国における複製品製造を止められない。その結果、より高レベルの保護が必要である。したがって、認証メカニズムは、システムが消耗品を安全かつ容易に認証できるようにする認証チップ５３内に構築される。ここでは、消耗品を認証するシステムだけに限定すると（システムを認証する消耗品については考えない）、次の２レベルの保護を考えることができる：
プレゼンスオンリー認証
この場合、認証チップが存在することだけがテストされる。認証チップは、最プログラミングすることなく、別の消耗品で再使用することができる；
消耗品ライフタイム認証
この場合、認証チップの存在がテストされるだけではなく、認証チップ５３は、消耗品の耐用期間に限り持続しなければならない。チップを再使用する場合、チップは、完全に消去され、再プログラミングされなければならない。これらの二つの保護レベルは、異なる必要条件を取り扱う。ここでは、主に、大量生産消耗品の複製品を防止するため、消耗品ライフタイム認証に関心がある。このケースでは、各チップは、認証対象である消耗品に関するセキュア状態情報を保持しなければならない。尚、消耗品ライフタイム認証チップは、プレゼンスオンリー認証チップを必要とするあらゆる状況で使用できることに注意する必要がある。認証の必要条件、データ記憶完全性の必要条件、及び製造の必要条件は、別々に検討すべきである。以下のセクションは各々の必要条件を簡単に説明する。
【０９６３】
認証
プレゼンスオンリー認証と消耗品ライフタイム認証の両方に対する認証必要条件は、システムが消耗品を認証するケースに限定される。プレゼンスオンリー認証の場合、認証チップが物理的に存在することが保証されなければならない。消耗品ライフタイム認証の場合、状態データが実際に認証チップに由来すること、及び状態データが途中で改ざんされていないこと、が保証される必要がある。これらの問題は切り離すことができず、改ざんされたデータは新しい送信元からのものであり、送信元を判定できない場合、改ざんの問題を解決できない。機密性があり、セキュリティ専門家によって精査されていない自家製のセキュリティ法に基づく認証方法を提供するだけでは不十分である。したがって、主要な必要条件は、専門家の精査に耐えた手段による認証を提供することである。認証チップ５３によって使用される認証スキームは、論理的手段による打破に抵抗できなければならない。論理的タイプの攻撃は費用が掛かり、次の三つの事柄：
認証プロセスを完全に回避する；
あらゆる質問に回答できるように、力ずく又は推論によって秘密鍵を取得する；
鍵を用いることなく各質問に正しい回答を与えるため、認証用の質問及び回答の性質を十分に検出する；
のうちの一つを実行しようとする。
【０９６４】
データ記憶完全性
認証プロトコルは、通信されるメッセージ中のデータ完全性の保証に対押しているが、データ記憶完全性も必要である。次の２種類のデータ：
秘密鍵のような認証データ；
シリアル番号及びメディア残量等の消耗品状態データ；
を認証チップ内に記憶しなければならない。
【０９６５】
これらの二つのデータタイプのアクセス必要条件は全く異なる。したがって、認証チップ５３は、各タイプの完全性必要条件を考慮する記憶／アクセス制御メカニズムを必要とする。
【０９６６】
認証データ
認証データは機密保持されなければならない。認証データは、チップの耐用期間の製造／プログラミングステージの間にチップに記憶される必要があるが、それ以降、チップから取り出されることは許可されるべきではない。認証データは、不揮発性メモリから読み出されることに対抗できなければならない。認証スキームは鍵が推論によって取得できないことを保証する役目があり、製造プロセスは鍵が物理的手段によって取得できないことを保証する役目がある。認証データ記憶エリアのサイズは、必要な鍵、及び認証プロトコルによって義務づけられるような秘密情報を保持するために十分な大きさでなければならない。
【０９６７】
消耗品状態データ
各認証チップ５３は、消耗品状態データのうちの２５６ビット（３２バイト）を記憶できる。消耗品状態データは以下のタイプに分類される。アプリケーションに依存して、以下のタイプのデータ項目の各々の数は異なる。単一のデータ項目に対する最大数は３２ビットであると仮定する：
リードオンリー；
リードライト；
デクリメントオンリー。
【０９６８】
リードオンリーデータは、チップの耐用期間の製造／プログラミングステージの間にチップに保存できなければならないが、それ以降、変更を許されるべきではない。リードオンリーデータの例は、消耗品バッチ番号及びシリアル番号である。
【０９６９】
リードライトデータは、変更可能な状態情報であり、例えば、特定の消耗品が使用された最後の時間である。リードライトデータ項目は、消耗品の耐用期間中、無制限の回数で読み書きをすることができる。それらは、消耗品に関するあらゆる状態情報を記憶するため使用できる。このデータに対する唯一の必要条件は、不揮発性メモリに保持されるべきである、ということである。攻撃者はシステムへのアクセス権を獲得し得るので（リードライトデータへの書き込みが可能であり）、攻撃者はこのタイプのデータフィールドを変更する可能性がある。このデータタイプは秘密情報のために使用されるべきではなく、不確かであると考えるべきである。
【０９７０】
デクリメントオンリーデータは、消耗品リソースの利用可能度をカウントダウンするため使用される。例えば、コピー機のトナーカートリッジは、デクリメントオンリーデータ項目としてトナー残量を記憶する。カラープリンタ用のインクカートリッジは、各インク色の量をデクリメントオンリーデータ項目として記憶し、３個（シアン、マゼンタ及びイエローの各々に１個ずつ）、又は５から６個のデクリメントオンリーデータ項目を必要とする。この種のデータ項目の必要条件は、一旦、製造／プログラミングステージで初期値を用いてプログラミングされると、値を減少させることだけが可能である、ということである。それは、最小値に達すると、それ以上は減少し得ない。デクリメントオンリーデータ項目は、消耗品ライフタイム認証だけで必要になる。
【０９７１】
製造
認証チップ５３は、理想的には、低価格消耗品の認証メカニズムとして組み込むことができるように低製造コストであるべきである。認証チップ５３は、フラッシュのような標準的な製造プロセスを使用すべきである。これは：
製造場所の非常に広範囲の選択を可能にさせること；
明確であり、且つ正常に動作するテクノロジーを使用すること；
コストを低減すること；
が必要である。
【０９７２】
使用される認証スキームとは無関係に、チップの認証部の回路は物理的攻撃に対抗できなければならない。物理的な攻撃は、以下の４つの主要な形で現れるが、攻撃の形態は変化し得る：
認証チップを完全に回避する；
動作中にチップを物理的に検査する（破壊的及び非破壊的）；
チップを物理的に分解する；
チップを物理的に改変する。
【０９７３】
理想的には、チップは米国から持ち出せるべきであるので、認証チップ５３をセキュア暗号化装置として使用可能であってはならない。これは優先度の低い必要条件である。なぜならば、他の国にも認証チップを製造し得る多数の企業が存在するからである。いずれにせよ、米国からの国外持ち出し規制は変わり得る。
【０９７４】
認証
消耗品を認証する問題に対する従来のソリューションは、典型的に、物理的なパッケージングについての特許に依存している。しかし、これは、家庭での詰め替え作業や産業財産権の保護の弱い国における複製品製造を止められない。したがって、より高レベルの保護が必要である。機密性があり、セキュリティ専門家によって精査されていない自家製のセキュリティ法に基づく認証方法を提供するだけでは不十分である。ネットスケープの最初の独自に開発したシステム、及び携帯電話で私用されるＧＳＭ不正防止ネットワークは、設計秘密主義によって生じたセキュリティの脆弱性である。両方のセキュリティシステムは、それらの企業がオープン設計プロセスに従っていたならば検出できたであろう従来の手段によって破られた。ソリューションは、専門家の精査に耐えた手段による認証を提供することである。多数のプロトコルを消耗品認証のために使用することが可能である。ここでは、公表されたセキュリティ方法だけを使用し、この新しい方法によって知られた動作を使用する。全てのプロトコルにおいて、スキームの安全性は、秘密アルゴリズムではなく、秘密鍵に依拠する。プロトコルの全ては、時変性チャレンジ（即ち、毎回異なるチャレンジ）に依存し、レスポンスはチャレンジと秘密情報に依存する。チャレンジは乱数を含むので、観測者は後続のアイデンティフィケーションに関する有益な情報を集めることができない。プレゼンスオンリー認証と消耗品ライフタイム認証の各々のために二つのプロトコルが提案される。プロトコルは認証プロセスのために必要な認証チップの個数が異なるが、全てのケースで、システムは消耗品を認証する。ある種のプロトコルは、１個又は２個のチップで動作するが、他のプロトコルは２個のチップだけで動作する。使用される認証チップが１個であるか２個であるかとは無関係に、システムは認証判定を行う役割を担う。
【０９７５】
シングルチップ認証
唯一の認証チップ５３が認証プロトコルのために使用される場合、単一チップ（チップＡと呼ぶ）は、システム（システムと呼ぶ）に対し、チップＡが真正であることを伝える責任がある。プロトコルの開始時に、システムは、チップＡの真正性を確信できない。システムは、チップＡとチャレンジ−レスポンスプロトコルを実行し、チップの真正性を判定する。全てのプロトコルにおいて、消耗品の真正性は、チップの真正性に直接的に基づいている。即ち、チップＡが真正であるとみなされるならば、消耗品も真正であるとみなされる。データフローは図１６７に示されている。シングルチップ認証プロトコルの場合、システムは、ソフトウェア、ハードウェア、又は両者の組み合わせのどれでもよい。重要なことは、システムは安全ではなく、攻撃者がＲＯＭを調べることによって、又は回路を調べることによって容易にリバースエンジニアリングをすることができる、ということである。システムは、それ自体で安全になるようには特に設計されていない。
【０９７６】
ダブルチップ認証
別のプロトコルでは、２個の認証チップが図１６８に示されるように必要になる。単一のチップ（チップＡ）は、システム（システムと呼ぶ）に対し、チップＡが真正であることを伝える責任がある。認証プロセスの一部として、システムは、信頼できる認証チップ（チップＴと呼ぶ）を利用する。ダブルチップ認証プロトコルでは、システムは、ソフトウェア、ハードウェア、又は両者の組み合わせのどれでもよい。しかし、チップＴは物理的な認証チップでなければならない。あるプロトコルでは、チップＴ及びチップＡは同じ内部構造を備え、他のプロトコルでは、チップＴ及びチップＡは異なる内部構造を備えている。
【０９７７】
プレゼンスオンリー認証（不確かな状態データ）
このレベルの消耗品認証の場合、認証チップ５３の存在を確認することだけに関心がある。認証チップは状態情報を格納し得るが、その状態情報の伝送は安全であるとは考えられない。二つのプロトコルが提案される。プロトコル１は２個の認証チップが必要であり、プロトコル２は１個又は２個の認証チップを使用して実現可能である。
【０９７８】
プロトコル１
プロトコル１はダブルチッププロトコルである（２個の認証チップが必要になる）。各認証チップは以下の値を格納する：
Ｋ ＦＫ［Ｘ］用の鍵。秘密でなければならない；
Ｒ 現在の乱数。秘密でなくてもよいが、チップインスタンス毎に異なる初期値でシードされなければならない。Ｒａｎｄｏｍ関数の呼び出し毎に変化する。
【０９７９】
各認証チップは以下の論理関数を格納する：
Ｒａｎｄｏｍ［］ Ｒを返し、Ｒをシーケンス内で次へ進める；
Ｆ［Ｘ］ 一方向関数Ｆを秘密鍵Ｋに基づいてＸに適用した結果であるＦＫ［Ｘ］を返す。
【０９８０】
プロトコルは以下の通りである：
システムはチップＴからのＲａｎｄｏｍ［］を要求する；
チップＴはＲをシステムへ返す；
システムはチップＴ及びチップＡの両方からのＦ［Ｒ］を要求する；
チップＴはＦＫＴ［Ｒ］をシステムへ返す；
チップＡはＦＫＡ［Ｒ］をシステムへ返す；
システムは、ＦＫＴ［Ｒ］をＦＫＡ［Ｒ］と比較する。それらが一致しているならば、チップＡは有効であるとみなされる。一致しないならば、チップＡは無効であるとみなされる。
【０９８１】
データフローは図１６９に示されている。システムは、ＦＫ［Ｒ］メッセージを理解する必要がない。システムは、チップＡからの応答とチップＴからの応答が同じであることをチェックするだけでよい。したがって、システムは鍵を必要としない。プロトコル１の安全性は以下の２カ所にある：
Ｆ［Ｘ］の安全性。認証チップだけが秘密鍵を格納するので、
信頼できる認証チップ５３（チップＴ）によって生成されたＦ［Ｘ］と一致するＦ［Ｘ］をＸから生成し得るチップは真正に違いない；
全ての認証チップによって生成されたＲのドメインは大きく、非決定論的である筈である。全ての認証チップによって生成されたＲのドメインが小さいならば、複製品製造者は鍵を解読しなくてもよい。その代わりに、複製品製造者は、システムによって送信されたコードに対する純正チップからのレスポンスの全てが記録されたＲＯＭを自分のチップに組み込むことができる。Ｒａｎｄｏｍ関数は厳密に認証チップ内に収容しなくてもよい。なぜならば、システムは、同じ乱数シーケンスを生成する可能性を秘めているからである。しかし、それは、システムの設計を簡単化し、乱数生成器の安全性が認証チップを使用する全ての実装形態に対して同一であり、システム実装においてエラーが起こる可能性を減少させる。
【０９８２】
プロトコル１には複数の利点がある：
Ｋは認証プロセス中に明らかにされることがない；
Ｘが与えられたとき、複製チップは、Ｋを用いないで、又は実際の認証チップへアクセスしないで、ＦＫ［Ｘ］を生成できない；
システムは、特に、インクジェットプリンタのような低価格システムにおいて容易に設計できる。なぜならば、暗号化又は復号化がシステム自体によって要求されないからである；
広範囲の鍵付き一方向関数が存在し、対称暗号化、乱数シーケンス、及びメッセージ認証コードが含まれる；
一方向関数は必要なゲート数が少なく、非対称アルゴリズムよりも簡単に検証することができる；
鍵付き一方向関数のための安全な鍵サイズは、非対称（公開鍵）アルゴリズムの場合と同程度に大きくする必要がない；
Ｆ［Ｘ］が対称暗号化関数であるならば、最小限の１２８ビットは、適切な安全性を提供することができる。
【０９８３】
しかし、このプロトコルには問題がある：
これは選択テキスト攻撃の対象になりやすい。攻撃者は、チップを自分専用のシステムにプラグインし、選択されたＲを生成、出力を観測することができる。鍵を見つけるため、攻撃者は、特定のＦ［Ｍ］を生成するＲを探索することも可能である。なぜならば、多数の認証チップを並列にテストできるからである；
選択された一方向関数に応じて、鍵生成は複雑化し得る。よい鍵を選択する方法は、使用されるアルゴリズムに依存する。ある種の鍵は一定のアルゴリズムに対して弱い；
鍵付き一方向関数の選択自体は重要ではない。特許保護に由来するライセンスを必要とする場合もある。
【０９８４】
媒介物は、平文メッセージＭをチップＡへ渡す前に平文メッセージＭに作用することが可能であり、これは、チップＡがＭを見るまで媒介物がＭを見ない場合には好ましい。媒介物がＭを全く見ない場合にはより好ましい。
【０９８５】
Ｆが対称暗号化である場合、適切なセキュリティのために必要な鍵サイズのため、チップは米国から国外へ持ち出せない。なぜならば、チップは強い暗号化装置として使用できるからである。
【０９８６】
プロトコルが非対称暗号アルゴリズムとしてＦを用いて実現されるならば、対称の場合を上回る利点は無く、鍵をより長くする必要があり、シリコン内の暗号化アルゴリズムがより高価になる。プロトコル１は、鍵の安全性を維持するため、２個の認証チップを用いて実現しなければならない。すなわち、各システムは認証チップが必要であり、各消耗品は認証チップが必要である。
【０９８７】
プロトコル２
あるケースでは、システムは大規模の処理能力を備えている。或いは、例えば、大量に製造されたシステムの場合、チップＴをシステムに統合することは望ましい。非対称暗号アルゴリズムの使用によって、システムのチップＴ部を不確かにすることが許容される。したがって、プロトコル２は非対称暗号方式を使用する。このプロトコルの場合、各チップは以下の値を格納する：
Ｋ ＥＫ［Ｘ］及びＤＫ［Ｘ］用の鍵である。チップＡ内で秘密にされるべきである。チップＴ内で秘密にする必要がない；
Ｒ 現在の乱数。秘密でなくてもよいが、チップインスタンス毎に異なる初期値でシードされなければならない。Ｒａｎｄｏｍ関数の呼び出し毎に変化する。
【０９８８】
以下の関数が定義される：
Ｅ［Ｘ］ チップＴだけ。ＥＫ［Ｘ］を返す。但し、Ｅは非対称暗号化関数Ｅである；
Ｄ［Ｘ］ チップＡだけ。ＤＫ［Ｘ］を返す。但し、Ｄは非対称暗号化関数Ｄである；
Ｒａｎｄｏｍ［］ チップＴだけ。Ｒ｜ＥＫ［Ｒ］を返す。ＲはシードＳに基づく乱数である。乱数シーケンス内でＲを次へ進める。
【０９８９】
公開鍵ＫＴはチップＴ内にあり、一方、秘密鍵ＫＡはチップＡにある。ＫＴがチップＴにあることは、チップＴをソフトウェア又はハードウェアで実現できるという利点がある（但し、Ｒのシードはチップ又はシステム毎に異なる）。したがっって、プロトコル２は、シングルチッププロトコルとしてもダブルチッププロトコルとしても実現できる。認証のためのプロトコルは以下の通りである：
システムはチップＴのＲａｎｄｏｍ関数を呼び出す；
チップＴはＲ｜ＥＫＴ［Ｒ］をシステムへ返す；
システムはチップＡの関数Ｄを呼び出し、ＥＫＴ［Ｒ］を渡す；
チップＡは、ＤＫＡ［ＥＫＴ［Ｒ］］によって獲得されたＲを返す；
システムは、チップＡからのＲとチップＴによって生成された元のＲを比較する。それらが一致しているならば、チップＡは有効であるとみなされる。一致しないならば、チップＡは無効であるとみなされる。
【０９９０】
データフローは図１７０に示されている。プロトコル２には次の利点がある：
ＫＡ（秘密鍵）は認証プロセス中に明らかにされることがない；
ＥＫＴ［Ｘ］が与えられたとき、複製チップは、ＫＡを用いないで、又は実際のチップＡへアクセスすることなく、Ｘを生成できない；
ＫＴ≠ＫＡであるため、チップＴは、完全にソフトウェアで、不確かなハードウェアで、又はシステムの一部として実現できる。チップＡ（消耗品内）だけが安全な認証チップであることを要求される；
チップＴが物理的なチップであるならば、システムは容易に設計できる；
多数の十分に文書化され暗号解読された非対称アルゴリズムの中から、特許が開放されライセンスフリーであるソリューションを含む、インプリメンテーション用のアルゴリズムを選択することができる。
【０９９１】
しかし、プロトコル２には多数の固有の問題がある：
十分な安全性のため、各鍵は２０４８ビットにする必要がある（これに対して、プロトコル１の対称暗号方式の場合、最小値は１２８ビットである）。暗号化及び復号化アルゴリズムによって使用される関連した中間メモリは、相応に大きくなる；
鍵生成は重要である。乱数は優れた鍵ではない；
チップＴがコアとして実装された場合、チップＴを所与のシステムＡＳＩＣに連結することが難しい；
チップＴがソフトウェアとして実装された場合、システムの実装がプログラミングエラー及び厳密ではないテストに対して無防備であるだけではなく、コンパイラ及び数学的プリミティブの完全性をシステムのインプリメンテーション毎に厳密にチェックしなければならない。これは、単純に十分にテストされたチップを使用する場合よりも複雑であり、且つコスト高である；
多数の対称アルゴリズムが特に差分暗号解読（選択テキスト攻撃に基づいている）に対抗するため強化されているにもかかわらず、秘密鍵ＫＡは選択テキスト攻撃の対象になりやすい；
チップＡ及びチップＴが同じ認証チップのインスタンスである場合、各チップは、非対称暗号化及び復号化の両方の機能を備える必要がある。その結果として、各チップは、プロトコル１のために必要なチップよりも大型化し、複雑化し、高価になる；
認証チップが、コストを節約し、設計／テストの複雑さを低減するため２個のチップに分割された場合、２個のチップを依然として製造する必要があり、スケールメリットが減少する。これは、システムの消耗品に対する相対的な個数によって相殺されるが、依然として考慮することが必要である；
プロトコル２の認証チップは、米国から国外へ持ち出すことができない。なぜならば、それらは、強力な暗号化装置であるとみなされるからである。
【０９９２】
たとえ、プロトコル２用の鍵を選択するプロセスが簡単であるとしても、プロトコル２は、（鍵サイズ及び機能的実装の両方の）シリコン実装のコストが高いため、現時点では実際的ではない。したがって、プロトコル１がプレゼンスオンリー認証のためのプロトコルとして選択される。
【０９９３】
本物の認証チップを使用する複製消耗品
プロトコル１及び２は、チップＡが本物の認証チップであるかどうかをチェックするだけである。それらは、消耗品自体が有効であるかどうかを調べるためのチェックを行わない。認証に関する基本的な前提として、チップＡが有効であるならば、消耗品は有効である。したがって、複製品製造者は本物の認証チップを複製消耗品に挿入することが可能である。以下の二つのケースを検討する：
状態データが認証チップに書き込まれないケースでは、チップは完全に再使用可能である。したがって、複製品製造者は、有効な消耗品を複製消耗品にリサイクルすることができる。これは、認証チップを消耗品の物理的パッケージングに融合することによって困難になるが、詰め替え作業者を止められないであろう；
状態データが認証チップに書き込まれるケースでは、チップは、新品か、部分的に使用されているか、又は完全に使い切られている。しかし、これは、複製品製造者によるピギーバック攻撃の使用を止められず、複製品製造者はピギーバックとして本物の認証チップを具備したチップを構築する。攻撃者のチップ（チップＥ）は、媒介物である。電源投入時、チップＥは、本物の認証チップ５３から固有のメモリへ全ての記憶状態値を読み込む。チップＥは、次に、システムからの要求を検査し、要求に応じて様々な動作をとる。認証要求は、本物の認証チップ５３へそのまま渡すことができ、一方、リード／ライト要求は、本物の認証チップの動作と似ているメモリによってシミュレーションされ得る。このようにして、認証チップ５３は、常に、電源投入時に新品であるかのように見える。チップＥがこれを行うことができるのは、データアクセスは認証されないからである。
【０９９４】
システムを欺いて、システムのデータアクセスが成功したと思わせるために、チップＥは、依然として本物の認証チップを必要とし、第２のケースでは、複製チップが本物のチップの他に必要になる。その結果として、プロトコル１及び２が有効になるのは、複製品製造者が本物の認証チップ５３を消耗品に埋め込むことの費用対効果がよくない場合である。消耗品をリサイクルできない、又は簡単に詰め替えできないならば、プロトコル１又はプロトコル２の使用によって十分な保護が得られる。複製動作を成功させるためには、各複製消耗品は、有効な認証チップを具備しなければならない。そのチップは、まとめて盗み取るか、又は古い消耗品から取り出さなければならない。これらの再生チップの量は（それらを再生する労力と共に）ビジネスの基盤とするためには不十分であり、セキュアデータ転送（プロトコル３及び４を参照）の保護を追加する実益はない。
【０９９５】
鍵の寿命
上記の二つのプロトコルの一般的な問題は、一旦、認証鍵が選択されると、それを変更することが容易ではない点である。ある種の状況では、鍵が危険にさらされることは問題ではないが、他の場合には、鍵を危うくすることは致命的である。例えば、車／車キーシステム／消耗品のシナリオでは、消費者は、１組の車／車キーだけを保有する。各車は異なる認証鍵を有する。その結果として、車キーの損失は個々の車を危うくするだけである。所有者がこのことを問題であると考えるならば、所有者は、車のエレクトロニクス内のシステムチップを交換することによって、新しい「車キー」を入手しなければならない。所有者の鍵は、新しい「車のシステム認証チップ」と連動するように再プログラミング／交換する必要がある。これに対して、大量消耗品市場（例えば、プリンタのインクカートリッジ）の鍵が危うくなることは、複製インクカートリッジ製造者が自分専用の認証チップを製造可能にさせる。既存のシステムに対する唯一のソリューションはシステム認証チップを更新することであり、これは、コストが掛かり、物流的に困難な課題である。いずれにしても、消費者のシステムは既に正常に機能し、既存の機器を妨害しようとする動機がない。
【０９９６】
消耗品ライフタイム認証
この消耗品認証のレベルでは、認証チップの存在を確認すること、並びに、認証チップが消耗品と同じ期間だけ確実に存続することに関心がある。認証チップが存在することを確認することに加えて、認証チップのメモリ空間の書き込み及び読み出しも同様に認証されなければならない。このセクションでは、認証チップのデータ記憶完全性は安全であると仮定し、メモリの一部はリードオンリーであり、他の一部はリード／ライトであり、その他はデクリメントオンリーである（より詳しくは、データ記憶完全性というタイトルの章を参照のこと）。二つのプロトコルが存在する。プロトコル３は２個の認証チップを必要とし、プロトコル４は１個又は２個の認証チップを使用して実現することができる。
【０９９７】
プロトコル３
このプロトコルはダブルチッププロトコルである（２個の認証チップが必要になる）。このプロトコルの場合、各認証チップは以下の値を格納する：
Ｋ１ ＦＫ１［Ｘ］を計算するための鍵。秘密にしなければならない；
Ｋ２ ＦＫ２［Ｘ］を計算するための鍵。秘密にしなければならない；
Ｒ 現在の乱数。秘密でなくてもよいが、チップインスタンス毎に異なる初期値でシードされなければならない。Ｔｅｓｔ関数によって定義されるように認証が成功する毎に変化する；
Ｍ 認証チップ５３のメモリベクトル。この空間の一部はチップ毎に異なるべきである（乱数でなくてもよい）。
【０９９８】
各認証チップは以下の論理関数を格納する：
Ｆ［Ｘ］ 内部関数専用。一方向関数Ｆを鍵Ｋ１又は鍵Ｋ２の何れかに基づいてＸに適用した結果であるＦＫ［Ｘ］を返す；
Ｒａｎｄｏｍ［］ Ｒ｜ＦＫ１［Ｒ］を返す；
Ｔｅｓｔ［Ｘ，Ｙ］ ＦＫ２［Ｒ｜Ｘ］＝Ｙであるならば、１を返しＲを進める。そうでなければ、０を返す。０を返すために要する時間は、全ての不良な入力に対して同じでなければならない；
Ｒｅａｄ［Ｘ．Ｙ］ ＦＫ１［Ｘ］＝Ｙであるならば、Ｍ｜ＦＫ２［Ｘ｜Ｍ］を返す。そうでなければ、０を返す。０を返すために要する時間は、全ての不良な入力に対して同じでなければならない；
Ｗｒｉｔｅ［Ｘ］ Ｍのうち正当に書き換え可能な部分にＸを書き込む。
【０９９９】
チップＡを認証し、チップＡのメモリＭを読み出すためには、
システムはチップＴのＲａｎｄｏｍ関数を呼び出し、
チップＴはＲ｜ＦＫ［Ｒ］を生成し、これをシステムへ返し、
システムはチップＡのＲｅａｄ関数を呼び出し、Ｒ、ＦＫ［Ｒ］を渡し、
チップＡはＭ及びＦＫ［Ｒ｜Ｍ］を返し、
システムはチップＴのＴｅｓｔ関数を呼び出し、Ｍ及びＦＫ［Ｒ｜Ｍ］を渡し、
システムはチップＴからのレスポンスをチェックする。レスポンスが１であるならば、チップＡは真正であるとみなされる。０であるならば、チップＡは無効であるとみなされる。
【１０００】
チップＡのメモリＭへのＭｎｅｗの書き込みを認証するためには、
システムはチップＡのＷｒｉｔｅ関数を呼び出し、Ｍｎｅｗを渡し、
読み出しのための認証手続きが実行され、
チップＡが真正であり、Ｍｎｅｗ＝Ｍであるならば、書き込みは成功である。そうでなければ、書き込みは失敗した。
【１００１】
読み出し認証のデータフローは図１７１に示されている。プロトコル３に関して最初に注意しなければならないことは、ＦＫ［Ｘ］を直接呼び出せないことである。その代わりに、ＦＫ［Ｘ］は、Ｒａｎｄｏｍ、Ｔｅｓｔ及びＲｅａｄによって間接的に呼び出される：
Ｒａｎｄｏｍ［］はＦＫ１［Ｘ］を呼び出す。Ｘは呼び出し元によって選択されない。ＸはＲａｎｄｏｍ関数によって選択される。攻撃者は、希望のＸ、ＦＫ１［Ｘ］のペアを獲得するためには、Ｒａｎｄｏｍ、Ｒｅａｄ、及びＴｅｓｔの複数回の呼び出しを使用してブルートフォース検索を実行しなければならない；
Ｔｅｓｔ［Ｘ，Ｙ］はＦＫ２［Ｘ］を呼び出す。結果をそのまま返すのではなく、結果をＹと比較し、１又は０を返す。所定のＸに対してＦＫ２［Ｒ｜Ｘ］の様々な値を試して、Ｔｅｓｔを複数回呼び出すことによってＫ２を推論しようとする試みは、Ｒが攻撃者によって選択できないブルートフォース検索まで軽減される；
Ｒｅａｄ［Ｘ，Ｙ］はＦＫ１［Ｘ］を呼び出す。Ｘ及びＦＫ１［Ｘ］は、呼び出し元によって供給されなければならないので、呼び出し元は、前もってＸ、ＦＫ１［Ｘ］ペアが分かっていなければならない；
この呼び出しは、Ｙ≠ＦＫ１［Ｘ］であるならば０を返すので、呼び出し元は、Ｋ１に対するブルートフォース攻撃のためＲｅａｄ関数を使用することができる；
Ｒｅａｄ［Ｘ，Ｙ］はＦＫ２［Ｘ｜Ｍ］を呼び出す。Ｘは呼び出し元によって供給されるが、ＸはＲａｎｄｏｍ関数によって既に与えられた値だけをとり得る（なぜならば、Ｘ及びＹはＫ１によって検証されている）。このため、選択テキスト攻撃は、最初に、Ｒａｎｄｏｍからペアを収集しなければならない（事実上、ブルートフォース攻撃である）。その上、Ｍの一部だけが選択テキスト攻撃で使用される。なぜならば、Ｍの一部は一定であり（リードオンリー）、Ｍのデクリメントオンリー部分は、消耗品毎に１回ずつ使用できる。次の消耗品で、Ｍのリードオンリー部分は異なる。
【１００２】
ＦＫ［Ｘ］が間接的に呼び出されることは、認証チップへの選択テキスト攻撃を阻止する。攻撃者は、望ましいＲが現れるまで、Ｒａｎｄｏｍ、Ｒｅａｄ、及びＴｅｓｔを複数回呼び出すことによって選択されたＲ、ＦＫ１［Ｒ］ペアしか獲得できないので、Ｋ１へのブルートフォース攻撃は、Ｋ２への制限選択テキスト攻撃を実行するために必要である。Ｋ２への選択テキスト攻撃における試みは制限されるであろう。なぜならば、テキストを完全に選択できないからであり、Ｍの一部はリードオンリーであり、依然として各認証チップに対して異なる。２番目に注意すべきことは、２個の鍵が使用されることである。小さいサイズのＭが与えられた場合、２種類の鍵Ｋ１及びＫ２は、Ｆ［Ｒ］とＦ［Ｒ｜Ｍ］の間に相関が無いことを保証するため使用される。したがって、Ｋ１は、差分攻撃からＫ２を保護するために使用される。１個のより長い鍵を使用することは不十分である。なぜならば、Ｍは２５６ビットだけであり、Ｍの一部分しか消耗品の耐用期間中に変化しないからである。そうでなければ、攻撃者は、ある種の未発見の技術によって、限定されたＭの変化が、特定のＲのビット組み合わせに与える影響を判定し、ＦＫ１［Ｘ］に基づいてＦＫ２［Ｘ｜Ｍ］を計算できる可能性がある。付加的な事前計算として、チップＡのＲａｎｄｏｍ関数及びＴｅｓｔ関数は無効にされるべきであり、その結果、Ｒ、ＦＫ［Ｒ］のペアを生成するため、攻撃者は、チップＴのインスタンスを使用する必要があり、その各々はチップＡよりも高価である（なぜならば、システムは各チップＴに対して獲得されなければならないからである）。同様に、Ｒａｎｄｏｍ、Ｒｅａｄ及びＴｅｓｔの呼び出しの間の遅れは最小限にされるべきであり、その結果として、攻撃者はこれらの関数を高速で呼び出すことができない。このようにして、各チップは、ある時間に、特定の個数のＸ、ＦＫ［Ｘ］のペアだけを明らかにする。プロトコル３の唯一の特有のタイミング必要条件は、返り値０（不良な入力を示す）が、誤りが入力のどこに存在するかとは無関係に、同じ時間で生成されるべきである、ということである。したがって、攻撃者は、入力値に関する誤りが何であるかに関して学習できない。これは、ＲＤ関数とＴＳＴ関数の両方に対しても成り立つ。
【１００３】
プロトコル３に関して注意すべき別の事項は、チップＡからのデータ読みだしにもチップＡの認証が必要になる、ということである。システムは、ＦＫ２［Ｒ｜Ｍ］が正しく返された場合に、メモリ（Ｍ）の内容はチップＡが主張している内容そのものであることを確認できる。複製チップは、Ｍがある値であると偽る（例えば、消耗品が一杯詰まっているように見せかける）かもしれないが、複製チップは、システムによって渡された任意のＲに対して、ＦＫ２［Ｒ｜Ｍ］を返すことができない。このように、事実上の署名、ＦＫ２［Ｒ｜Ｍ］は、認証チップＡがＭを送信したことだけではなく、ＭがチップＡとシステムの間で改ざんされていないことをシステムに保証する。最後に、上述のＷｒｉｔｅ関数は書き込みを認証しない。書き込みを認証するため、システムは、各書き込みの後に読み出しを実行しなければならない。プロトコル３には幾つかの基本的な利点がある：
Ｋ１及びＫ２は認証プロセス中に明らかにされることがない；
Ｘが与えられたとき、複製チップは、Ｋを用いないで、又は本物のチップＡへアクセスすることなく、ＦＫ２［Ｘ｜Ｍ］を生成できない；
システム自体によって暗号化又は復号化が必要ではないため、特に、インクジェットプリンタのような低コストシステムにおいて、システムは簡単に設計できる；
対称暗号方式、乱数シーケンス、及びメッセージ認証コードを含む広範囲の鍵ベースの一方向関数が存在する；
鍵付き一方向関数は必要なゲート数が少なく、非対称アルゴリズムよりも簡単に検証することができる。）；
鍵付き一方向関数のための安全な鍵サイズは、非対称（公開鍵）アルゴリズムの場合と同程度に大きくする必要がない。Ｆ［Ｘ］が対称暗号化関数であるならば、最小限の１２８ビットで適切な安全性を提供することができる。
【１００４】
したがって、プロトコル３の場合、チップＡを認証する唯一の方法は、チップＡのメモリの内容を読み出すことである。このプロトコルの安全性は、基本となるＦＫ［Ｘ］スキームと、すべてのシステムの組に亘るＲのドメインと、に依存する。ＦＫ［Ｘ］は鍵付き一方向関数であればよいが、それを非対称暗号として実現することに利点はない。鍵はより長くすることが必要であり、暗号化アルゴリズムはシリコン内でより高価になる。このため、非対称アルゴリズムと共に使用するための第２のプロトコル、即ち、プロトコル４が生じる。プロトコル３は、鍵を秘密のまま保つために２個の認証チップで実現する必要がある。即ち、各システムは認証チップを必要とし、各消耗品は認証チップを必要とする。
【１００５】
プロトコル４
あるケースでは、システムは大規模の処理能力を備えている。或いは、例えば、大量に製造されたシステムの場合、チップＴをシステムに統合することは望ましい。非対称暗号アルゴリズムの使用によって、システムのチップＴ部を不確かにすることが許容される。したがって、プロトコル４は非対称暗号方式を使用する。このプロトコルの場合、各チップは以下の値を格納する：
Ｋ ＥＫ［Ｘ］及びＤＫ［Ｘ］用の鍵である。チップＡ内で秘密にされるべきである。チップＴ内で秘密にする必要がない；
Ｒ 現在の乱数。秘密でなくてもよいが、チップインスタンス毎に異なる初期値でシードされなければならない。Ｔｅｓｔ関数によって定義されるように認証が成功する毎に変化する；
Ｍ 認証チップ５３のメモリベクトル。この空間の一部はチップ毎に異なるべきである（乱数でなくてもよい）。
【１００６】
Ｒｅａｄ関数で何かを検証する意味はない。なぜならば、誰でも公開鍵を使用して暗号化できるからである。したがって、以下の関数が定義される：
Ｅ［Ｘ］ 内部関数だけ。ＥＫ［Ｘ］を返す。但し、Ｅは非対称暗号化関数Ｅである；
Ｄ［Ｘ］ 内部関数だけ。ＤＫ［Ｘ］を返す。但し、Ｄは非対称暗号化関数Ｄである；
Ｒａｎｄｏｍ［］ チップＴだけ。ＥＫ［Ｒ］を返す；
Ｔｅｓｔ［Ｘ，Ｙ］ ＤＫ［Ｒ｜Ｘ］＝Ｙであるならば、１を返しＲを進める。そうでなければ、０を返す。０を返すために要する時間は、全ての不良な入力に対して同じでなければならない；
Ｒｅａｄ［Ｘ］ Ｍ｜ＥＫ［Ｒ｜Ｍ］を返す。但し、Ｒ＝ＤＫ［Ｘ］である（入力をテストしない）；
Ｗｒｉｔｅ［Ｘ］ Ｍのうち正当に書き換え可能な部分にＸを書き込む。
【１００７】
公開鍵ＫＴはチップＴ内にあり、一方、秘密鍵ＫＡはチップＡにある。ＫＴがチップＴにあることは、チップＴをソフトウェア又はハードウェアで実現できるという利点がある（但し、Ｒはシステム毎に異なる乱数でシードされる）。チップＡを認証し、チップＡのメモリＭを読み出すためには、
システムはチップＴのＲａｎｄｏｍ関数を呼び出し、
チップＴはＥＫＴ［Ｒ］を生成し、これをシステムへ返し、
システムはチップＡのＲｅａｄ関数を呼び出し、ＥＫＴ［Ｒ］を渡し、
チップＡはＭ｜ＥＫＡ［Ｒ｜Ｍ］を返し、最初にＤＫＡ［ＥＫＴ［Ｒ］］によってＲを獲得し、
システムはチップＴのＴｅｓｔ関数を呼び出し、Ｍ及びＥＫＡ［Ｒ｜Ｍ］を渡し、
チップＴはＤＫＴ［ＥＫＡ［Ｒ｜Ｍ］］を計算し、それをＲ｜Ｍと比較し、
システムはチップＴからのレスポンスをチェックする。レスポンスが１であるならば、チップＡは真正であるとみなされる。０であるならば、チップＡは無効であるとみなされる。
【１００８】
チップＡのメモリＭへのＭｎｅｗの書き込みを認証するためには、
システムはチップＡのＷｒｉｔｅ関数を呼び出し、Ｍｎｅｗを渡し、
読み出しのための認証手続きが実行され、
チップＡが真正であり、Ｍｎｅｗ＝Ｍであるならば、書き込みは成功である。そうでなければ、書き込みは失敗した。
【１００９】
読み出し認証のデータフローは図１７２に示されている。有効なチップＡだけにＲの値がわかる。なぜならば、Ｒは認証関数に渡されないからである（それは暗号化された値として渡される）。ＲはＥ［Ｒ］を復号化することによって獲得しなければならず、これは、秘密鍵ＫＡを使用することによってのみ行える。Ｒが獲得されると、ＲはＭに付加され、結果が再符号化される。チップＴは、復号化された形式のＥＫＡ［Ｒ｜Ｍ］＝Ｒ｜Ｍを検証することができ、これにより、チップＡは有効である。ＫＴ≠ＫＡであるため、ＥＫＴ［Ｒ］≠ＥＫＡ［Ｒ］である。プロトコル４には以下の利点がある：
ＫＡ（秘密鍵）は認証プロセス中に明らかにされることがない；
ＥＫＴ［Ｘ］が与えられたとき、複製チップは、ＫＡを用いないで、又は実際のチップＡへアクセスすることなく、Ｘを生成できない；
ＫＴ≠ＫＡであるため、チップＴは、完全にソフトウェアで、不確かなハードウェアで、又はシステムの一部として実現できる。チップＡだけが安全な認証チップであることを要求される；
チップＴ及びチップＡは異なる鍵を格納するので、チップＴの激しいテストによってもＫＡに関して何も明らかにならない；
チップＴが物理的なチップであるならば、システムは容易に設計できる；
多数の十分に文書化され暗号解読された非対称アルゴリズムの中から、特許が開放されライセンスフリーであるソリューションを含む、インプリメンテーション用のアルゴリズムを選択することができる；
チップＡの要求がチップＴへ向けられるようにシステムを再配線できるとしても、ＫＴ≠ＫＡであるため、チップＴはチップＡに対して回答できない。攻撃は、認証プロトコルを回避するため、システムＲＯＭ自体へ向けられるべきであろう。
【１０１０】
しかし、プロトコル４には多数の問題がある：
全ての認証チップは、非対称暗号化及び復号化の両方の機能を収容する必要がある。その結果として、各チップは、プロトコル３のために必要なチップよりも大型化し、複雑化し、高価格化する；
十分な安全性のため、各鍵は２０４８ビットにする必要がある（これに対して、プロトコル１の対称暗号方式の場合、最小値は１２８ビットである）。暗号化及び復号化アルゴリズムによって使用される関連した中間メモリは、相応に大きくなる；
鍵生成は重要である。乱数は優れた鍵ではない；
チップＴがコアとして実装された場合、チップＴを所与のシステムＡＳＩＣに連結することが難しい；
チップＴがソフトウェアとして実装された場合、システムの実装がプログラミングエラー及び厳密ではないテストに対して無防備であるだけではなく、コンパイラ及び数学的プリミティブの完全性をシステムのインプリメンテーション毎に厳密にチェックしなければならない。これは、単純に十分にテストされたチップを使用する場合よりも複雑であり、且つコスト高である；
多数の対称アルゴリズムが特に差分暗号解読（選択テキスト攻撃に基づいている）に対抗するため強化されているにもかかわらず、秘密鍵ＫＡは選択テキスト攻撃の対象になりやすい。
【１０１１】
プロトコル４の認証チップは、米国から国外へ持ち出すことができない。なぜならば、それらは、強力な暗号化装置であるとみなされるからである。
【１０１２】
プロトコル３の場合と同様に、プロトコル４の唯一の特有のタイミング必要条件は、返り値０（不良な入力を示す）が、誤りが入力のどこに存在するかとは無関係に、同じ時間で生成されるべきである、ということである。したがって、攻撃者は、入力値に関する誤りが何であるかに関して学習できない。これは、ＲＤ関数とＴＳＴ関数の両方に対しても成り立つ。
【１０１３】
ＴＳＴ呼び出しの変化
２個の認証チップが使用される場合、理論的には、複製品製造者はシステム認証チップを、ＴＳＴの各呼び出しに１（成功）を返すもので置換することが可能である。システムは、多数回、間違ったハッシュ値を用いてＮ回に亘ってＴＳＴを呼び出すことによってこれをテストし、その結果が０であることを予測することができる。ＴＳＴが最後に呼び出されたとき、チップＡからの真の戻り値が渡され、その戻り値は信頼できる。ＴＳＴを呼び出す回数が問題になる。呼び出しの回数はランダムでなければならない。これにより、複製チップ製造者は前もって回数を知り得ない。システムがクロックを持っているならば、クロックからのビットは、間違ったＴＳＴ呼び出しを何回行わなければならないかを決めるために使用される。それ以外の場合、チップＡからの戻り値を使用できる。後者のケースでは、攻撃者は、依然として、複製チップＴがチップＡからの戻り値を監視できるようにするため、システムを書き換えることができ、これにより、正しいハッシュ値を知ることができる。最悪のケースは、勿論、システムが、認証された消耗品を必要としない複製システムによって完全に置き換えられた場合であり、これは、システムを書き換え、変更する限界のケースである。このため、ＴＳＴ呼び出しの変化はオプションであり、システム、消耗品、及び変更が行われる可能性に依存する。このようなロジックをシステムに追加することは、システムがより複雑になるので、（例えば、小型デスクトッププリンタの場合）それだけの価値があるとは考えられない。これに対して、このようなロジックをカメラに追加することは、それだけの価値があると考えられる。
【１０１４】
本物の認証チップを使用する複製消耗品
消耗品部分を使用する前に消耗品残量をデクリメントすることは重要である。消耗品が先に使用されると、複製消耗品は、特別の既知アドレスへの書き込みの間に、接触の不備のふりをして、新しい消耗品のように見えるからである。この攻撃は、依然として、各消耗品に本物の認証チップが必要であることが重要である。
【１０１５】
鍵の寿命
上記の二つのプロトコルの一般的な問題は、一旦、認証鍵が選択されると、それを変更することが容易ではない点である。ある種の状況では、鍵が危険にさらされることは問題ではないが、他の場合には、鍵を危うくすることは致命的である。
【１０１６】
プロトコルの選択
プロトコル２及び４の鍵の選択が簡単であるとしても、両方のプロトコルは、（鍵サイズと機能的な実装の両面で）シリコン実装のコストが高いため、現時点では実際的ではない。したがって、選択されるプロトコルは、プロトコル１及び３である。しかし、プロトコル１及び３は、多数の同じコンポーメントを含み、
どちらも書き込み及び読み出しアクセスが必要であり、
どちらも鍵付き一方向関数の実装が必要であり、
どちらも乱数生成機能が必要である。
【１０１７】
プロトコル３は付加的な鍵（Ｋ２）が必要であると共に、ある種の最小限の状態機械の変化：
Ｒａｎｄｏｍ中にＦＫ１［Ｘ］を呼び出せるような状態機械の変更と、
ＦＫ２［Ｘ］を呼び出すＴｅｓｔ関数と、
ＦＫ１［Ｘ］及びＦＫ２［Ｘ］を呼び出すために状態機械のＲｅａｄ関数への変更と、
が必要である。
【１０１８】
プロトコル３はプロトコル１に対して最小限の変更だけが必要である。プロトコル３の方が安全性が高く、プレゼンスオンリー認証（プロトコル１）が要求されるような全ての状況で使用可能である。したがって、それは特に優れたプロトコルである。プロトコル１及び３の両方が鍵付き一方向関数を使用する場合に、一方向関数の選択をより詳細に説明する。以下の表は、適用可能な選択肢の属性の概要を示している。属性は、その属性が利点であることが分かるように表されている。
【１０１９】
【表１０３】
Figure 2004536736
この表を検討することによって、事実上、３種類のＨＭＡＣ構造とランダムシーケンスとの間で選択されることがわかる。鍵サイズ及び鍵生成の問題は、ランダムシーケンスを除外する。多数の攻撃が既にＭＤ５に対して実行されていることを考えると、ハッシュ結果は１２８ビットに過ぎないので、ＨＭＡＣ−ＭＤ５も除外される。したがって、ＨＭＡＣ−ＳＨＡ１とＨＭＡＣ−ＲＩＰＥＭＤ１６０の間で選択を行うことになる。ＲＩＰＥＭＤ−１６０は比較的新しく、ＳＨＡ１のようには大規模に暗号解読されていない。しかし、ＳＨＡ−１はＮＳＡによって設計されているので、これは、否定的な属性として見られることもある。
【１０２０】
両者の間に大差がないのであれば、ＳＨＡ−１がＨＭＡＣ構造用に使用されるであろう。
【１０２１】
乱数生成器の選択
上述の各プロトコル（１−４）は、乱数生成器を必要とする。生成器は、全てのシステムの耐用期間に亘って生成される乱数が予測不能であるという意味で「優良」でなければならない。乱数が各システムに対して同一であるならば、攻撃者は、簡単に、本物の認証チップからの正しいレスポンスを記録し、そのレスポンスを複製チップ用のＲＯＭルックアップに収容することが可能である。このような攻撃の場合、Ｋ１又はＫ２を獲得しなくてもよい。したがって、各システムからの乱数は、予測不能であるために、即ち、非決定論的であるために十分に異なることが必要である。このようにして、Ｒ（ランダムシード）の初期値は、特定のビットが１であるか、又は０であるかに関する情報が存在しない物理的にランダムな現象から収集された物理的に生成された乱数を用いてプログラミングされるべきである。Ｒのシードは、決して、コンピュータ上で実行される乱数生成器で生成してはならない。そうでなければ、生成器アルゴリズム及びシードが解読され、攻撃者は、全てのシステムの全てのＲの組を生成し、知ることができるようになる。
【１０２２】
各認証チップのＲシードが異なることは、最初のＲはランダムであり、且つあらゆるチップで予測不能であるということである。したがって、各チップで後続のＲをどのようにして生成するかが問題になってくる。
【１０２３】
基本的なケースでは、Ｒは全く変更されない。その結果としてＲ及びＦＫ１［Ｒ］は、Ｒａｎｄｏｍ［］の各呼び出しに対して同じである。それらが同一である場合、ＦＫ１［Ｒ］は、計算されるのではなく、定数にすることができる。攻撃者は、有効なルックアップテーブルを生成するために、単一の有効認証チップを使用し、そのシステムのために特にプログラミングされた複製チップ内でそのルックアップテーブルを使用することが可能である。定数Ｒは安全ではない。
【１０２４】
Ｒを変化させる最も簡単な概念的な方法は、Ｒを１ずつインクリメントすることである。Ｒは乱数から始められるので、種々のシステムにおけるその値はランダムである可能性が高い。しかし、初期Ｒを与えると、後続の全てのＲ値は直接的に決定できる（１００００回繰り返すまでもなく、ＲはＲ０からＲ０＋１００００までの値をとる）。Ｒをインクリメントすることは、定数Ｒに対する上記の攻撃を受ける心配はない。Ｒは常に異なるので、代用される複製チップと同数の認証チップを無駄にすること無しに、特定のシステムに対するルックアップテーブルを構築する方法がない。
【１０２５】
アダーを使用するインクリメントの他に、Ｒを変化させる別の方法は、それをＬＦＳＲ（線形フィードバックシフトレジスタ）として実現することである。これは、アダーよりもシリコンが少ないという利点があり、また、ＬＦＳＲの値ドメインは順次アクセスによって決定されるので、攻撃者が特定のシステムに対するＲのレンジを直接的に決定できないという利点もある。所定の初期Ｒが生成する値を決定するためには、攻撃者は、可能性を反復し、それらを列挙しなければならない。Ｒを変化させることの利点は、ＬＦＳＲソリューションの場合にも明白である。Ｒは常に相違するので、（特定のシステムに専用の）複製チップが置換する認証チップと同数の認証チップを使い果たすこと無しに、特定のシステムに対するルックアップテーブルを構築する方法がない。したがって、Ｒを変更するために、これ以上複雑な関数を導入する利点はない。関数とは無関係に、攻撃者は、常に、シミュレーションによって値の組を、耐用期間を通じて繰り返すことが可能である。本来の安全性は、Ｒの初期ランダム性にある。Ｒを変更するためＬＦＳＲを使用することは、（アダーよりもシリコン使用量が少ない点を別にして）連続した数値レンジに限定されないという利点があるだけである（即ち、Ｒ、ＲＮを計算によって直接知ることができないので、攻撃者はＬＦＳＲをＮ回繰り返さなければならない）。
【１０２６】
したがって、認証チップ内の乱数生成器は、１６０ビットのＬＦＳＲである。最大周期ＬＦＳＲ用の１６０ビットのタップ選択（即ち、ＬＦＳＲは、０が有効な状態ではないので、全部で２１６０−１状態を循環する）によって、図１７３にしめされるようなビット１５９、４、２及び１が得られる。ＬＦＳＲは疎構造であり、多数のビットがフィードバックに使用されるわけではない（１６０ビットの中から４ビットだけが使用される）。これは、暗号アプリケーションの場合に問題であるが、非順次数生成のアプリケーションの場合には問題ではない。Ｒの１６０ビットシード値は０以外の任意の乱数をとり得る。なぜならば、０が詰められたＬＦＳＲは０の際限のないストリームを生成するからである。上述のＬＦＳＲは最大周期ＬＦＳＲであるため、全ての１６０ビットをそのままＲとして使用することができる。出力ビットｂ０から順番に数を構築する必要がない。ＴＳＴの呼び出しが成功する毎に、乱数（Ｒ）はビット１、２、４及び１５９をＸＯＲ論理演算し、その結果を上位ビットへシフトすることによって進められる。新しいＲ及び対応したＦＫ１［Ｒ］は、次のＲａｎｄｏｍへの呼び出しの際に取り出すことができる。
【１０２７】
論理的攻撃への対抗
プロトコル３は認証チップによって使用される認証スキームである。このため、論理的手段による無効化に対し耐性であるべきである。プロトコル３に対する様々なタイプの攻撃の効果を説明したが、このセクションでは、プロトコル３の観点から攻撃の各タイプを詳述する。
【１０２８】
ブルートフォース攻撃
ブルートフォース攻撃はプロトコル３を破ることが保証されている。しかし、鍵の長さは、攻撃者がブルートフォース攻撃を実行するために要する時間が非常に長いので労力に値しない、ということを意味する。攻撃者は、複製認証チップを構築するためＫ２を破るだけでよい。Ｋ１は、その他の形態の攻撃に対してＫ２を強化するために設けられているだけである。Ｋ２へのブルートフォース攻撃は、したがって、１６０ビット鍵を破らなければならない。Ｋ２に対する攻撃は、最大で２１６０回の試行が必要であり、２１５９回の試行後に鍵を検出する確率は５０％である。１兆個のプロセッサのアレイを想定すると、各々が毎秒１００万回のテストを実行すると、２１５９回（７．３×１０４７）のテストには２．３×１０２３年を要し、これは宇宙の寿命よりも長い。世界には１億台のパーソナルコンピュータしか存在しない。それらが攻撃の際に（例えば、インターネットを介して）接続されたとしても、その数は、上述の１兆個のプロセッサの攻撃よりも１００００倍少ない。更に、１兆個のプロセッサの製造がナノコンピュータの時代に可能になったとしても、鍵を獲得するために要する時間は宇宙の寿命よりも長い。
【１０２９】
推測攻撃
攻撃者が単に「鍵を推測」することは理論的に可能である。実際上、十分な時間があり、あらゆる数を試すならば、攻撃者は鍵を獲得するであろう。これは、上述のブルートフォース攻撃と同じであり、５０％の成功率を達成する前に、２１５９回の試行をしなければならない。ある人が最初の試行で単に鍵を推測する機会みは２１６０である。これに対して、ある人が米国宝くじで一等賞を獲得し、同じ日に稲光によって死亡する確率は、２２６分の１に過ぎない。ある人が最初の試行で鍵を推測する確率は、２１６０分の１であり、これは、地球上の全ての原子の中から二人が全く同一の原子を選択することに匹敵することであり、即ち、非常に可能性が低い。
【１０３０】
量子コンピュータ攻撃
Ｋ２を破るため、適切なアルゴリズムに組み込まれた１６０キュビットを含む量子コンピュータを構築することが必要である。１６０ビット鍵に対する攻撃は実施不可能である。量子コンピュータの可能性のぎりぎりの見込みは、５０年以内に５０キュビットを達成することである。５０キュビット量子コンピュータを使用したとしても、１６０ビット鍵を解読するためには、２１１０回のテストが必要になる。１億台の５０キュビット量子コンピュータのアレイを想定し、各量子コンピュータが１マイクロ秒に２５０回の鍵（現時点での最も乱暴な推定を超えている）を試すことができるとするならば、鍵を見つけるために平均で１８０億年を要する。
【１０３１】
暗号文だけの攻撃
攻撃者は、ＲＮＤ及びＲＤへの呼び出しを呼び出し監視することによってＫ１に対する暗号文だけの攻撃に出ること、及びＲＤ及びＴＳＴへの呼び出しを監視することによってＫ２に対する暗号文だけの攻撃に出ることが可能である。しかし、これらの全ての呼び出しが、平文と、平文のハッシュ形式を明らかにするならば、攻撃は、より強力な攻撃の形態、即ち、既知平文攻撃に変わるであろう。
【１０３２】
既知平文攻撃
ロジックアナライザを、システムと認証チップの間の配線に接続し、これにより、データのフローを監視することは容易である。このデータのフローは、既知平文と、平文のハッシュ形式とを生じ、Ｋ１とＫ２の両方に対する既知平文攻撃に出るため使用できる。Ｋ１に対する攻撃に出るため、ＲＮＤ及びＴＳＴへの多数の呼び出しを行うことが必要である（ＴＳＴへの呼び出しが成功し、有効チップ上のＲＤへの呼び出しが必要になる）。これは簡単であり、攻撃者は、システム認証チップと消耗品認証チップの両方をもつことが必要である。Ｋ１、Ｘ、ＨＫ１［Ｘ］の各ペアが明らかになると、Ｋ２、Ｙ、ＨＫ２［Ｘ］のペアも明らかになる。攻撃者は更なる解析のためこれらのペアを収集しなければならない。このデータを用いて意味のある攻撃に出るためには何個のペアを収集すべきであるかという問題が生じる。統計的解析のためのデータの収集を必要とする攻撃の一例は差分暗号解読である。しかし、ＳＨＡ−１又はＨＭＡＣ−ＳＨＡ１に対する攻撃は知られていないので、現時点では、収集されたデータの使い道はない。
【１０３３】
選択平文攻撃
暗号解読者が先行の調査の結果に基づいて後続の選択平文を変更する能力を備えているならば、Ｋ２は、単純な選択平文攻撃よりも強い攻撃の形式である適応的選択平文攻撃の一部の形式に無防備である。選択平文攻撃はＫ１に対しては起こり得ない。なぜならば、呼び出し元には、ＲＮＤ関数への入力として使用されるＲを変更する方法がないからである（ＲＮＤはＫ１によるハッシュ化の結果を与える唯一の関数である）。Ｒをクリアすることは、鍵をクリアする効果があるので有用ではなく、ＳＳＩコマンドは新しいＲ値を格納する前にＣＬＲを呼び出す。
【１０３４】
適応的選択平文攻撃
このタイプの攻撃はＫ１に対して起こり得ない。なぜならば、Ｋ１は選択平文攻撃を許さないからである。しかし、この攻撃の一部の形式はＫ２に対して起こる可能性があり、特に、システムと消耗品の両方は、典型的に、攻撃者が入手可能であるからである（システムは、特定の車のようなある種の場合には攻撃者からアクセスできない）。ＨＭＡＣ構造は、選択平文攻撃のあらゆる形式に対して安全性を提供する。その理由は主として、ＨＭＡＣ構造が２個の秘密入力変数（元のハッシュの結果と秘密鍵）を有するからである。このようにして、入力変数が秘密であるときに、ハッシュ関数自体の衝突を検出することは、平文ハッシュ関数の衝突を見つけることよりも難しい。その理由は、前者は、ＳＨＡ−１から入力／出力のペアを生成するため、ＳＨＡ−１への直接アクセス（プロトコル３では許可されない）を必要とするからである。攻撃者によって収集できる唯一の値は、ＨＭＡＣ［Ｒ］及びＨＭＡＣ［Ｒ｜Ｍ］である。これらは、ＳＨＡ−１ハッシュ関数自体への攻撃ではなく、収集されたデータ間の統計的差分を調べる差分暗号解読攻撃まで攻撃を低減させる。ＳＨＡ−１又はＨＭＡＣに対して知られている差分暗号解読攻撃がないとすれば、プロトコル３は適応的選択平文攻撃に対抗する。
【１０３５】
意図的なエラー攻撃
攻撃者は、ＴＳＴ関数及びＲＤ関数に対しては意図的なエラー攻撃しか出すことができない。なぜならば、これらは、鍵に対する入力を検証する唯一の関数であるからである。ＴＳＴとＲＤの両方の関数の場合、０値は、入力にエラーが見つかったときに生成され、それ以上の情報は与えられない。その上、０結果を生成するために要する時間は入力に依存せず、攻撃者はどのビットにエラーが存在するかに関する情報を得られない。したがって、意図的なエラー攻撃は効果がない。
【１０３６】
連鎖攻撃
全ての形式の連鎖攻撃は、ハッシュされるべきメッセージが数ブロックに広がっているか、又は入力変数を何らかの方法でセットできることを前提としている。プロトコル３で使用されるＨＭＡＣ−ＳＨＡ１アルゴリズムは、同時に単一の５１２ビットのブロックしかハッシュできない。その結果として、連鎖攻撃はプロトコル３に対してはあり得ない。
【１０３７】
バースデー攻撃
ＨＭＡＣに対して知られている最強の攻撃は、ハッシュ関数の衝突の頻度に基づくバースデー攻撃である。しかし、これは、ＳＨＡ−１のような必要最小限度で合理的なハッシュ関数には全く実際的でない。また、バースデー攻撃は、攻撃者が署名付きのメッセージを管理するときに限り実現可能である。プロトコル３は、デジタル署名の形式としてハッシングを使用する。システムは、有効人種チップからのレスポンスに組み込まれるべき数を送信する。認証チップはＨ［Ｒ｜Ｍ］を用いて応答しなければならないが、入力値Ｒをコントロールできないので、バースデー攻撃は実現不能である。なぜならば、メッセージは、事実上、既に生成され、署名されているからである。その代わりに、攻撃者は、同じ値にハッシュした衝突メッセージを探索しなければならない（あなたと同じ誕生日の人を見つける場合と類似している）。したがって、複製チップは、Ｒ２のハッシュと選択されたＭ２がＨ［Ｒ｜Ｍ］と同じハッシュ値を生ずるような新しい値Ｒ２を見つけようとしなければならない。しかし、システム認証チップは正しいハッシュ値を明らかにしない（ＴＳＴ関数はハッシュ値が正しいかどうかに依存して１又は０を返すだけである）。したがって、（衝突を見つけるために）正しいハッシュ値を見つける唯一の方法は、本物の認証チップに問い合わせることである。しかし、正しい値を見つけることは、Ｍを更新することを意味し、Ｍのデクリメントオンリー部分、及びＭのリードオンリー部分は変更できないので、複製消耗品は、衝突を見つけようとする前に、本物の消耗品を更新しなければならない。代案は、成功を見つけるためのＴＳＴ関数へのブルートフォース攻撃探索である（各複製消耗品はシステム消耗品へアクセスできることが必要である）。ブルートフォース検索は、上述の通り、この例では認証毎に、宇宙の寿命よりも長い時間を要する。ハッシュ値を適時に収集することは本物の消耗品をデクリメントしなければならないことを意味するので、複製消耗品がこの種の攻撃を仕掛ける意味がない。
【１０３８】
完全ルックアップテーブルによる代用
各システムの乱数シードは１６０ビットである。認証チップの最悪ケースの状況では、状態データが変更されない。その結果、一定値がＭとして戻される。しかし、複製チップは、１６０ビット値であるＦＫ２［Ｒ｜Ｍ］を返し続けなければならない。結果が１６０ビットの１６０ビットルックアップテーブルを想定すると、これは、７．３×１０４８バイト、即ち、６．６×１０３６テラバイトを必要とし、近い将来に実施可能である空間よりも間違いなく大きい。これは、勿論、ＲＯＭのための値を収集する方法さえを考慮していない。したがって、完全なルックアップテーブルは完全に実現不可能である。
【１０３９】
疎ルックアップテーブルによる代用
疎ルックアップテーブルは、認証チップへ送信されたメッセージが、実効的にランダムではなく、ある程度予測可能である場合に限り実施可能である。乱数Ｒは、自然界のランダム事象から収集された未知乱数でシードされる。複製品製造者は全てのしすてむに対して考えられるＲのレンジを知る可能性はない。なぜならば、各ビットが１であるか、又は０である確率は５０％であるからである。全てのシステムにおけるＲのレンジは未知であるため、全てのシステムで使用可能な疎ルックアップテーブルを構築することは不可能である。したがって、一般的な疎ルックアップテーブルによる攻撃は考えられない。しかし、複製品製造者は、ある特定のシステムに対するＲのレンジを知ることは可能である。これは、ＬＦＳＲに、特定のシステム認証チップのＲＮＤ関数への呼び出しからの現在の結果をロードし、将来に向けて数回繰り返すことによって実現できる。これが行われた場合、特定のＲのレンジに対するレスポンスだけを格納した特別なＲＯＭ、即ち、その特定のシステムの消耗品に専用のＲＯＭを構築できる。しかし、攻撃者は、正しい情報をＲＯＭに収容し続けなければならない。したがって、攻撃者は、有効認証チップを検出し、Ｒの値毎にそれを呼び出すことが必要である。
【１０４０】
複製認証チップが完全な消耗品をリポートし、接続のロスと新しい完全な消耗品の挿入をシミュレーションする前に１回だけ使用できる場合を想定する。複製消耗品は、完全な消耗品の認証に対するレスポンス、及び部分的に使用された消耗費にに対するレスポンスを格納しなければならない。最悪ケースで、ＲＯＭは、システムの耐用期間に亘るＲに関して、完全な消耗品及び部分的に使用された消耗品のエントリーを格納する。しかし、有効認証チップは、情報を生成するために使用され、部分的にそのプロセスで使用されるべきである。所定のシステムがｎ個のＲ値だけを生成するならば、必要な疎ルックアップＲＯＭは、Ｍに対する異なる値の個数によって乗算された１０ｎバイトである。ＲＯＭを構築するために要する時間は、ＲＤ呼び出しの間に課された時間に依存する。
【１０４１】
それにもかかわらず、複製品製造者は、詰め替えのため返品される消耗品に頼らざるを得ない。なぜならば、最初の場所にＲＯＭを構築するコストは１個の消耗品を消費するからである。このような状況における複製品製造者のビジネスは、結果的に詰め替えにある。時間及びコストは、Ｒのサイズと、ルックアップに組み込まれるべきＭの値の種類の数と、に依存する。その上、カスタム複製ＲＯＭは、一つ一つのシステムに適合する必要があり、（完全なデータ及び部分的に使用されたデータを提供するため）異なる有効認証チップがシステム毎に使用されなければならない。システム内の認証チップの使用は、したがって、この種の攻撃が複製品製造者にとって価値があるかどうかを判定するために検査しなければならない。一例は、耐用期間に約１００００プリントを有するカメラシステムである。単一のデクリメントオンリー値（残りプリント数）と、ＲＤの呼び出しの間に１秒の遅延がある場合を想定する。このようなシステムにおいて、疎テーブルは、構築に約３時間を要し、１００Ｋを消費する。ＲＯＭを構成するためには、有効認証チップを消費することが必要であるので、料金は、１個の消耗品と複製消耗品の合計よりも高くしなければならないことに注意すべきである。このようにして、１個の消耗品に対してこの機能を実行することは（複製消耗品が同等の多数の認証消耗品に何とかして収容されない限り）費用対効果がよくない。複製品製造者がシステムの所有者毎にカスタムＲＯＭを構築する労力を惜しまないのであれば、より簡単なアプローチは、認証チップを完全に無視するようにシステムを更新することであろう、したがって、この攻撃は、システム毎の攻撃として実現可能であり、所定のシステム／消耗品の組み合わせに対してこのようなことが起こる可能性を判定しなければならない。その可能性は、消耗品及び認証チップのコストと、消耗品の寿命と、消耗品の利益幅と、ＲＯＭを生成するために要する時間と、得られるＲＯＭのサイズと、顧客が同じ複製チップ等を使用する詰め替えのために複製品製造者へ戻ってくるかどうかと、に依存する。
【１０４２】
差分暗号解読
既知差分攻撃は、ＤＥＳ及びその他の同様のアルゴリズムで使用されるようなＳボックスの構造にかなり依存している。プロトコル３で使用されるＨＭＡＣ−ＳＨＡ１のような他のアルゴリズムはＳボックスを持たないが、攻撃者は、
最小差分入力及びそれに対応した出力
最小差分出力及びそれに対応した入力
の統計的解析を行うことによって差分的な攻撃を実行し得る。
【１０４３】
この性質の攻撃に出るため、入力／出力ペアの組が収集される。プロトコル３からの収集は、既知平文攻撃、又は部分適応的選択平文攻撃による。明らかに、後者が選ばれる方が有用である。一般的にハッシュ化アルゴリズムは差分解析に対抗するように設計されている。特に、ＳＨＡ−１は、特に８０語の拡張によって、強化されているので、入力における最小限の差は、（１２８ビットハッシュ関数と比較して）多数のビット位置が変わる出力を生成するであろう。その上、収集される情報は、ＨＭＡＣアルゴリズムの性質により、直接的なＳＨＡ−１入力／出力ではない。ＨＭＡＣアルゴリズムは、既知の値を、未知の値（鍵）でハッシュし、このハッシュの結果が次に別個の未知の値で再ハッシュされる。攻撃者は、秘密値も、最初のハッシュの結果もわからないので、ＳＨＡ−１からの入力及び出力は不明であり、あらゆる差分攻撃を極めて難しくさせる。以下では、認証チップからの最小限度の差の入力及び出力をより詳細に説明する。
【１０４４】
最小限度の差の入力
この場合、攻撃者は、Ｘ値、ＦＫ［Ｘ］値の組を取得し、Ｘ値が最小限度の差であり、出力ＦＫ［Ｘ］の間の統計的な差を検査する。攻撃は、最小限度のビット数だけの差があるＸ値に依存する。ＦＫ［Ｘ］値を比較するために最小限度の差のＸ値をどのようにして獲得するかが問題である。
【１０４５】
Ｋ１：Ｋ１の場合、攻撃者は、最小限度の差Ｘ、ＦＫ１［Ｘ］ペアを統計的に検査しなければならない。しかし、攻撃者は、Ｘ値を選択できず、関連したＦＫ１［Ｘ］値を獲得できない。Ｘ、ＦＫ１［Ｘ］ペアは、システム認証チップ上のＲＮＤ関数を呼び出すことによってのみ生成することができるので、攻撃者はＲＮＤを複数回呼び出し、観測された各ペアをテーブルに記録する。次に、ＦＫ１［Ｘ］の統計的解析を行うため、観測された値の中で十分に最小限度の差Ｘ値を探索しなければならない。
【１０４６】
Ｋ２：Ｋ２の場合、攻撃者は、最小限度の差Ｘ、ＦＫ２［Ｘ］ペアを統計的に検査しなければならない。Ｘ、ＦＫ２［Ｘ］ペアを生成する唯一の方法は、ＲＤ関数によるものであり、所定のＹ、ＦＫ１［Ｙ］ペアに対してＦＫ２［Ｘ］を生成し、ここで、Ｘ＝Ｙ｜Ｍである。これは、Ｙと、Ｍの変更可能部分が攻撃者によって限られた範囲で選択され得ることを意味する。選択の量は、したがって、できる限り多くされるべきである。
【１０４７】
攻撃者の選択を制限する第１の方法はＹを制限することである。なぜならば、ＲＤはフォーマットＹ、ＦＫ１［Ｙ］の入力を要求するからである。有効なペアはＲＮＤ関数から容易に獲得できるが、それは、ＲＮＤの選択によるペアである。攻撃者は、ＲＮＤから適切なペアを獲得した場合に限り、又はＫ１を知っている場合に限り、固有のＹを提供することが可能である。ＲＮＤから適切なペアを獲得するためには、ブルースフォース探索が必要になる。Ｋ１を知ることは、ＲＮＤ関数から獲得されたペアへの暗号解読を実行することによってのみ、即ち、事実上の既知テキスト攻撃によってのみ論理的に実現可能である。ＲＮＤは１秒当たりに呼び出せる回数は決まっているが、Ｋ１はシステムのチップで共通である。したがって、既知ペアは並列に生成できる。攻撃者の選択を制限する第２の方法は、Ｍを制限すること、又は少なくとも攻撃者のＭ選択能力を制限することである。Ｍの制限は、Ｍの一部をリードオンリーにさせ、認証チップ毎に相違させ、Ｍの他の部分をデクリメントオンリーにすることで実現される。Ｍのリードオンリー部分は、理想的には、認証チップ毎に異なるべきであるので、シリアル番号、バッチ番号、又は乱数のような情報でもよい。Ｍのデクリメントオンリー部分は、攻撃者が異なるＭを試すとき、その回数だけＭのその部分だけをデクリメントすることができ、Ｍのデクリメントオンリー部分が０まで低下した後、その部分は再度変更し得ない、ということを意味する。新しい認証チップ５３を獲得すると、新しいＭを与えるが、リードオンリー部分は、前の認証チップのリードオンリー部分とは異なり、したがって、攻撃者のＭを選択する能力が更に低下する。その結果として、攻撃者は、Ｙ及びＭに対する値を選択するチャンスが少ししか高めることができない。
【１０４８】
最小限度の差の出力
この場合、攻撃者は、Ｘ値、ＦＫ［Ｘ］値の組を取得し、ＦＫ［Ｘ］値が最小限度の差を表し、Ｘ値の間の統計的な差を検査する。攻撃は、最小限度のビット数だけの差があるＦＫ［Ｘ］値に依存する。Ｋ１とＫ２の両方に対し、攻撃者は所与のＦＫ［Ｘ］に対するＸ値を生成する方法がない。そうするためには、Ｆは一方向関数であるという事実に違反するであろう。その結果として、攻撃者がこの性質をもつ攻撃を組み込む唯一の方法は、全ての観測されたＸ、ＦＫ［Ｘ］ペアをテーブルに記録することである。検索は、Ｘ値の統計的解析を行うため十分に最小限度の差ＦＫ［Ｘ］値を見つけるため観測値の中で行われる。これが（Ｍに関する制限及びＲの選択に関する制限のために非常に限定されている）最小限度の差の入力攻撃よりも多くの作業を必要とするならば、この攻撃は無益である。
【１０４９】
メッセージ置換攻撃
この種の攻撃を実行するためには、複製物製造者は本物の認証チップ５３を格納する必要があるが、それは減少しないので、事実上、再使用可能である。複製認証チップは、メッセージを盗み取り、それを自分のメッセージで置き換える。しかし、この攻撃は攻撃者にとって成功しない。複製認証チップは、ＷＲコマンドを本物の認証チップへ渡さないように選択するかもしれない。しかし、後続のＲＤコマンドは（ＷＲが成功したかのうよう）正しいレスポンスを戻さなければならない。正しいレスポンスを返すためには、特定のＲ及びＭについてのハッシュ値がわかっていなければならない。バースデー攻撃のセクションで説明したように、攻撃者は、本物のチップ内のＭを実際に更新しなければハッシュ値を決定できないが、攻撃者はこれを行うことを望まない。システムによって送信されたＲを変更することさえ役に立たない。なぜならば、システム認証チップは引き続くＴＳＴの間にＲをマッチさせなければならないからである。したがって、メッセージ置換攻撃は成功しない。これは、システムが消耗品を使用する前に消耗品残量を更新する場合に限り成り立つ。
【１０５０】
鍵生成器のリバースエンジニアリング
疑似乱数生成器が鍵を生成するため使用される場合、複製品製造者は、生成器プログラムを取得するか、又は使用されたランダムシードを推測する可能性がある。これは、ネットスケープのセキュリティプログラムが最初に破られたときの方法である。
【１０５１】
認証全体の回避
プロトコル３は、システムが消耗品の使用前に消耗品状態データを更新し、（書き込みを認証するため）全ての書き込みの後に読み出しを続けることを要求する。このように、消耗品の使用毎に認証を要求する。システムがこれらの二つの簡単なルールに固執するならば、複製品製造者は（疎ＲＯＭルックアップのような）上述の方法により認証をシミュレーションしなければならない。
【１０５２】
認証チップの再使用
上述のように、プロトコル３は、システムが消耗品の使用前に消耗品状態データを更新し、（書き込みを認証するため）全ての書き込みの後に読み出しを続けることを要求する。このように、消耗品の使用毎に認証を要求する。消耗品が使い切られた場合、その認証チップの適切な状態データ値は０まで減少している。したがって、チップは別の消耗品で使用できない。このことが成り立つのは、デクリメントオンリーデータ項目を保持する認証チップの場合だけであることに注意する必要がある。使用される毎にデクリメントさせられる状態データが無い場合、チップの再使用を阻止するものはない。これは、プレゼンスオンリー認証と消耗品ライフタイム認証との間の基本的な差異である。プロトコル３はその両方を可能にさせる。結論として、消耗品がシステムによって使用されるデクリメントオンリーデータ項目を備えている場合、認証チップは、秘密鍵を知っている有効なプログラミングステーションによって完全に再プログラミングされない限り、再使用不能である。
【１０５３】
コスト節約のため認証を省略する経営上の判断
外部攻撃には限られないが、コストを節約するため将来のシステムでは認証を省略する判断は、様々なマーケットに種々の影響を与えるであろう。大量生産消耗品の場合、販売開始後に認証を導入することは極めて困難であるということに留意しなければならない。なぜならば、認証された消耗品を要求するシステムは、流通中の旧式の消耗品と連携しないからである。同様に、ある段階で認証を打ち切ることも非現実的である。なぜならば、旧式のシステムは、新しい認証されていない消耗品と連携しないからである。第２のケースでは、旧式のシステムは、システム認証チップを、同じプログラミングインタフェースを具備しているが、そのＴＳＴ関数が常に成功する単純なチップで置換することによって、個別に改造することが可能である。勿論、そのシステムは、常に成功するＴＳＴ関数をテストし、停止するようにプログラミングしてもよい。車／車キー、又は扉／扉の鍵、又はその他の類似した状況のような特殊化したペアの場合、将来のシステムで認証を省くことは重要ではなく影響もない。なぜならば、消費者は、システムと消耗品認証チップの組全体を同時に購入しているからである。
【１０５４】
強盗／賄賂攻撃
この形態の攻撃は、以下の二つの環境の何れかでしか成功しない：
Ｋ１、Ｋ２、及びＲはチッププログラマによって既に記録されているか、又は
攻撃者は、将来のＫ１、Ｋ２、及びＲの値を強制的に記録させることができる。
【１０５５】
プログラミングステーションの外部の人間又はコンピュータシステムが鍵を知らないとき、暴力や賄賂をもってしてもそれらを明らかにできない。この種の攻撃に対する安全性のレベルは、究極的に、システム／消耗品所有者が望ましいサービスのレベルに応じて行う判断である。例えば、自動車会社は、製造した全てのキーの記録を保存しようとするので、その車のため新しいキーの作成を要求することができる。しかし、これは、キーデータベースの全体が危険にさらされる可能性があり、攻撃者は製造者の既存の車に対するキーを作成できるようになる。これは、攻撃者が新しい車キーを作成することを可能にさせない。勿論、キーデータベース自体は、別の鍵で暗号化され、キーデータベースにアクセスするためには、一定の人数の人のそれぞれの鍵部分を一つに組み合わせることが必要である。特定の車にどのキーが使用されているかについての記録が保存されていないならば、キーを紛失した場合に補助キーを作成する方法はない。この場合、所有者は自分の車の認証チップと自分の車キーの全てを交換しなければないであろう。これは、必ずしも困った状況ではない。これに対して、プリンタのインクカートリッジのような消耗品の場合、一つの鍵の組み合わせが全てのシステム及び全ての消耗品に対して使用される。勿論、鍵のバックアップが保存されていないならば、誰もその鍵がわからず、攻撃はあり得ない。しかし、バックアップの無い状況は、インクカートリッジのような消耗品の場合に望ましくない。なぜならば、鍵が失われた場合、それ以上消耗品を製造できないからである。したがって、製造者は鍵情報のバックアップを幾つかの部分に保存すべきであり、何人かの人は、鍵全体の情報を明らかにするため、それぞれの部分を一つに結合することが必要である。これは、チッププログラミングステーションに再ロードしなければならない場合に要求される。いずれにしても、これらの攻撃はプロトコル３自体に対する攻撃ではない。なぜならば、人が認証プロセスに関与していないからである。そのかわりに、これは、チップのプログラミングステージに対する攻撃である。
【１０５６】
ＨＭＡＣ−ＳＨＡ１
認証のためのメカニズムは、ＨＭＡＣ−ＳＨＡ１アルゴリズムであり、
ＨＭＡＣ−ＳＨＡ１（Ｒ１，Ｋ１）又は
ＨＭＡＣ−ＳＨＡ１（Ｒ｜Ｍ，Ｋ２）
の一方に従って動作する。
【１０５７】
次に、ＨＭＡＣ−ＳＨＡ１アルゴリズムをここまでの説明よりも詳しく検討し、本来の定義よりもメモリリソース必要量が少なくなるアルゴリズムの最適化を説明する。
【１０５８】
ＨＭＡＣ
ＨＭＡＣアルゴリズムは、以下の定義を前提として進む：
Ｈ＝ハッシュ関数（例えば、ＭＤ５又はＳＨＡ−１）；
ｎ＝Ｈから出力されるビット数（例えば、ＳＨＡ−１の場合に１６０ビット、ＭＤ５の場合に１２８ビット）；
Ｍ＝ＭＡＣ関数が適用されるデータ；
Ｋ＝両当事者で共有される秘密鍵；
ｉｐａｄ＝０ｘ３６の６４回の繰り返し；
ｏｐａｄ＝０ｘ５Ｃの６４回の繰り返し。
【１０５９】
ＨＭＡＣアルゴリズムは次の通りである：
０ｘ００バイトをＫの最後に追加することによりＫを６４バイトに拡張する；
（１）で作成された６４バイト文字列をｉｐａｄでＸＯＲ論理演算する；
（２）で作成された６４バイト文字列にデータストリームＭを追加する；
（３）で生成されたストリームにＨを適用する；
（１）で作成された６４バイト文字列をｏｐａｄでＸＯＲ論理演算する；
（４）からの結果Ｈを（５）から得られた６４バイト文字列に追加する；
（６）の出力にＨを追加し、その結果を出力する。
【１０６０】
これにより、
ＨＭＡＣ［Ｍ］＝Ｈ［（ＫAｏｐａｄ）｜Ｈ［（ＫAｉｐａｄ）｜Ｍ］］
である；
ＨＭＡＣ−ＳＨＡ１アルゴリズムは、単にＨ＝ＳＨＡ−１となるＨＭＡＣである。
【１０６１】
ＳＨＡ−１
ＳＨＡ−１ハッシングアルゴリズムは以下で要約するアルゴリズムに規定される。
【１０６２】
９個の３２ビット定数が定義される。５個の定数は連鎖変数を初期化するため使用され、４個の付加的定数がある。
【１０６３】
【表１０４】
Figure 2004536736
最適化されていないＳＨＡ−１は、全部で２９１２ビットのデータ記憶を必要とする：
５個の３２ビット連鎖変数：Ｈ１、Ｈ２、Ｈ３、Ｈ４及びＨ５が定義される；
５個の３２ビット作業変数：Ａ、Ｂ、Ｃ、Ｄ及びＥが定義される；
１個の３２ビット一時変数：ｔが定義される；
８０個の３２ビット一時レジスタ：Ｘ０−７９が定義される。
【１０６４】
以下の関数はＳＨＡ−１のために定義される。
【１０６５】
【表１０５】
Figure 2004536736
ハッシングアルゴリズムは、最初に、５１２ビットの倍数になるまで入力メッセージをパディングし、連鎖変数Ｈ１−５をｈ１−５で初期化する。パッドされたメッセージは、次に、５１２ビットチャンクで処理され、出力ハッシュ値は、連鎖変数：Ｈ１｜Ｈ２｜Ｈ３｜Ｈ４｜Ｈ５の連結によって与えられる最後の１６０ビット値である。次に、ＳＨＡ−１アルゴリズムのステップを詳細に説明する。
【１０６６】
ステップ１ 処理
ＳＨＡ−１の第１ステップは、以下のように入力メッセージを５１２ビットの倍数になるまで詰め込み、連鎖変数を初期化する。
【１０６７】
【表１０６】
Figure 2004536736
ステップ２ 処理
詰め込まれた入力メッセージが処理可能である。５１２ビットのブロック内でメッセージを処理する。各５１２ビットのブロックは、１６×３２ビット語の形であり、ＩｎｐｕｔＷｏｒｄ０−１５として表される。
【１０６８】
【表１０７】
Figure 2004536736
ステップ３ 終了
詰め込まれた入力メッセージの全ての５１２ビットのブロックが処理された後、出力ハッシュ値は、Ｈ１｜Ｈ２｜Ｈ３｜Ｈ４｜Ｈ５によって与えられる最後の１６０ビット値である。
【１０６９】
ハードウェア実装用の最適化
ＳＨＡ−１のステップ２の手続は、ハードウェアのために最適化されていない。特に、８０個の一時的な３２ビットレジスタは、ハードウェア実装上の貴重なシリコンを使い果たす。このセクションは、１６個の一時レジスタだけを使用するＳＨＡ−１アルゴリズムへの最適化を説明する。シリコンの削減は、２５６０ビットから５１２ビットまでへの減少であり、２０００ビット以上の節約になる。これは、一部のアプリケーションでは重要でないが、認証チップの場合、記憶スペースはできるだけ縮小されるべきである。最適化の基礎は、元の１６ワードメッセージブロックが８０ワードメッセージブロックに拡張されるが、８０ワードはアルゴリズムの間に更新されないことにある。その上、ワードは、前の１６ワードだけに依存しているので、拡張されたワードは、１６ワードが後方参照のため保持される限り、処理中にオンザフライ方式で計算可能である。どのレジスタを使おうとしているかを追跡するために循環カウンタが必要になるが、その効果は大量の記憶量を節約することである。単一の値ｊでＸをインデックス付けするのではなく、繰り返しを通してカウントするため５ビットのカウンタを使用する。これは、５ビットレジスタを１６又は２０で初期化し、０に達するまでそれをデクリメントすることによって実現される。１６個の一時変数を８０個であるかのようにして更新するため、４個のインデックスが必要であり、各インデックスは４ビットレジスタである。４個の全てのインデックスはアルゴリズムの途中（ラップアラウンド付きで）インクリメントされる。
【１０７０】
【表１０８】
Figure 2004536736
ラウンド０及び１Ａの間のＮ１、Ｎ２及びＮ３のインクリメントは随意的である。ソフトウェア実装は、時間を要するので、それらをインクリメントせずに、１６巡のループの最後に、全４個のカウンタは元の値になる。ハードウェアの設計者は、制御ロジックを節約するため、全４個のカウンタを同時にインクリメントしようとする。呼び出し元が５１２ビットのＸ０−１５をロードするならば、ラウンド０は完全に省くことができる。
【１０７１】
ＨＭＡＣ−ＳＨＡ１
認証チップ実装の場合、ＨＭＡＣ−ＳＨＡ１ユニットは、二つのタイプの入力：Ｋ１を使用するＲ、及びＫ２を使用するＲ｜Ｍにハッシングを実行するだけである。入力は２個の一定長さであるため、ＨＭＡＣとＳＨＡ−１をチップ上に別個のエンティティとして設けるのではなく、それらを合成し、ハードウェアを最適化することができる。ＳＨＡ−１のステップ１におけるメッセージのパディング（１ビット、０ビットの文字列、及びメッセージの長さ）は、異なるメッセージがパディング後に同じように見えないことを保証するために必要である。２タイプのメッセージしか取り扱わないので、パディングは定数０でもよい。その上、ＳＨＡ−１アルゴリズムの最適化バージョンが使用され、１６個の３２ビットワードだけが一時記憶のために使用される。これらの１６個のレジスタは、最適化されたＨＭＡＣ−ＳＨＡ１ハードウェアによって直接ロードされる。９個の３２ビット定数ｈ−１−５及びｙ１−４は依然として必要であるが、それらが定数であることは、ハードウェア実装に有利である。ハードウェアの最適化されたＨＭＡＣ−ＳＨＡ−１は、全部で、以下の１０２４ビットのデータ記憶を必要とする：
５個の３２ビット連鎖変数：Ｈ１、Ｈ２、Ｈ３、Ｈ４及びＨ５が定義される；
５個の３２ビット作業変数：Ａ、Ｂ、Ｃ、Ｄ及びＥが定義される；
一時記憶及び最終結果のための５個の３２ビット変数：Ｂｕｆｆ１６０１−５が定義される；
１個の３２ビット一時変数：ｔが定義される；
１６個の３２ビット一時レジスタ：Ｘ０−１５が定義される。
【１０７２】
以下の２セクションは、ＨＭＡＣ−ＳＨＡ１への２タイプの呼び出しのためのステップを説明する。
【１０７３】
Ｈ［Ｒ，Ｋ １ ］
Ｋ１を使用してＲの鍵付きハッシュを生成するケースでは、元の入力メッセージＲは、１６０ビットの一定長さである。したがって、処理中にこのことを有利に活用することができる。ＳＨＡ−１アルゴリズムの最初の部分の間にＸ０−１５をロードするのではなく、Ｘ０−１５を直接ロードし、これにより、ＳＨＡ−１の最適化プロセスブロック（ステップ２）のラウンド０を省く。擬似コードは次のステップを行う。
【１０７４】
【表１０９】
Figure 2004536736
Ｈ［Ｒ｜Ｍ，Ｋ ２ ］
Ｋ２を使用してＲ｜Ｍの鍵付きハッシュを生成するケースでは、元の入力メッセージは
、４１６（２５６＋１６０）ビットの一定長さである。したがって、処理中にこのことを有利に活用することができる。ＳＨＡ−１アルゴリズムの最初の部分の間にＸ０−１５をロードするのではなく、Ｘ０−１５を直接ロードし、これにより、ＳＨＡ−１の最適化プロセスブロック（ステップ２）のラウンド０を省く。擬似コードは次のステップを行う。
【１０７５】
【表１１０】
Figure 2004536736
データ記憶完全性
確認証チップは、認証プロトコル３によって要求される変数を保持するため、不揮発性メモリを含む。以下の不揮発変数が定義される。
【１０７６】
【表１１１】
Figure 2004536736
これらの変数がフラッシュメモリにあるならば、古い値を置き換えるため新しい値を書き込むことは簡単ではないことに注意する必要がある。メモリは、最初に消去され、次に、適切なビットをセットされる。これは、フラッシュメモリベースの変数を変更するため使用されるアルゴリズムに影響を与える。例えば、フラッシュメモリはシフトレジスタとして簡単に使用できない。汎用演算でフラッシュメモリ変数を更新するためには、以下のステップが必要になる：
Ｎビット値全体を汎用レジスタに読み込む；
汎用レジスタに演算を実行する；
変数に対応したフラッシュメモリを消去する；
汎用レジスタにセットされたビットに基づいてフラッシュメモリロケーションのビットをセットする。
【１０７７】
認証チップのリセットはこれらの不揮発性変数に影響を与えない。
【１０７８】
Ｍとアクセスモード
変数Ｍ［０］からＭ［１５］は、シリアル番号、バッチ番号、及び消耗品残量のような消耗品状態データを保持するため使用される。各Ｍ［ｎ］レジスタは１６ビットであり、Ｍベクトル全体で２５６ビット（３２バイト）になる。クライアントは個々のＭ［ｎ］変数を読み書きできない。その代わりに、Ｍで表されるベクトル全体が単一論理アクセスによって読み出し、又は書き込みをされる。ＭはＲＤ（リード）コマンドを使用して読み出され、ＷＲ（ライト）コマンドを使用して書き込まれる。これらのコマンドは、Ｋ１とＫ２の両方が確定し（ＳＩＷｒｉｔｔｅｎ＝１）、認証チップが消耗品の信頼できないチップ（ＩｓＴｒｕｓｔｅｄ＝０）である場合に限り成功する。Ｍは多数の異なるデータタイプを格納するが、それらは書き込み許可が異なるだけである。各データタイプは常に読み出すことができる。一旦クライアントメモリに入ると、２５６ビットはクライアントによって選択された何らかの方法で解釈できる。Ｍの２５６ビット全体は、認証の章で説明したようにセキュリティの理由から少量ずつ読み出すのではなく、同時に読み出される。様々な書き込み許可が以下の表に列挙されている。
【１０７９】
【表１１２】
Figure 2004536736
書き込みに要求される保護を実現するため、２ビットアクセスモード値がＭ［ｎ］毎に定められる。以下の表は、２ビットアクセスモードビットパターンの解釈を定義する。
【１０８０】
【表１１３】
Figure 2004536736
１６個のＭ［ｎ］レジスタのための１６組のアクセスモードビットは、単一のアクセスモードＡｃｃｅｓｓＭｏｄｅレジスタにまとめられる。３２ビットのＡｃｃｅｓｓＭｏｄｅレジスタは、以下のように、ｎ付きのＭ［ｎ］に対応する。
【１０８１】
【表１１４】
Figure 2004536736
各２ビット値は、上位／下位のフォーマットで記憶される。したがって、Ｍ［０−５］がアクセスモードＭＳＲであり、Ｍ［６−１５］がアクセスモードＲＯであるならば、３２ビットＡｃｃｅｓｓＭｏｄｅレジスタは、
１１−１１−１１−１１−１１−１１−１１−１１−１１−１１−０１−０１−０１−０１−０１−０１
である。
【１０８２】
ＷＲ（ライト）コマンドの実行中に、ＡｃｃｅｓｓＭｏｄｅ［ｎ］は各Ｍ［ｎ］について調べられ、新しいＭ［ｎ］値が古い方を置き換えるかどうかを判断する。ＡｃｃｅｓｓＭｏｄｅレジスタは認証チップのＳＡＭ（セットアクセスモード）コマンドを使用してセットされる。デクリメントオンリー比較は符号無しであり、負のレンジを要求するデクリメントオンリー値は、正のレンジにシフトさせなければならない。例えば、−５０から５０のレンジのデクリメントオンリーデータ項目を含む消耗品は、そのレンジが０から１００へシフトされる。システムは、そのレンジ０から１００を−５０から５０として解釈する。尚、殆どの場合に、デクリメントオンリーレンジはＮから０であり、レンジシフトは必要ない。デクリメントオンリーデータ項目の場合、データは、最上位１６ビット量から最下位１６ビット量の順にＭ［ｎ］から前方へ並べられる。最上位１６ビット（Ｍ［ｎ］に記憶されている）に対するアクセスモードは、ＭＳＲにセットされるべきである。残りのレジスタ（Ｍ［ｎ＋１］、Ｍ［ｎ＋２］等）は、それらのアクセモードがＮＭＳＲにセットされるべきである。誤ってＮＭＳＲにセットされ、関連したＭＳＲ領域が無い場合、各ＮＭＳＲ領域は、倍精度比較ではなく、独立であるとみなされる。
【１０８３】
Ｋ １
Ｋ１は認証プロトコル中にＲを変換するため使用される１６０ビット秘密鍵である。Ｋ１は、ＳＳＩ（秘密情報セット）コマンドでＫ２及びＲと共にプログラミングされる。Ｋ１は秘密にされなければならないので、クライアントはＫ１を直接読み出し得ない。Ｋ１を利用するコマンドはＲＮＤ及びＲＤである。ＲＮＤは、Ｒ、ＦＫ１［Ｒ］のペアを返し、Ｒは乱数であり、一方、ＲＤは入力としてＸ、ＦＫ２［Ｒ］のペアを要求する。Ｋ１は鍵付き一方向ハッシュ関数ＨＭＡＣ−ＳＨＡ１で使用される。したがって、Ｋ１は、物理的にランダムな現象から収集された、物理的に生成された乱数でプログラミングされるべきである。Ｋ１は、決して、コンピュータ上で実行される乱数生成器で生成してはならない。認証チップの安全性は、決定論的では無い方法で生成されたＫ１、Ｋ２及びＲに依存する。例えば、Ｋ１をセットするため、ある人は公正なコインを１６０回トスし、表を１として記録し、裏を０として記録する。Ｋ１は、ＣＬＲコマンドの実行時に自動的に０にクリアされる。それは、ＳＳＩコマンドだけによって非零値にセットすることができる。
【１０８４】
Ｋ ２
Ｋ２は認証プロトコル中にＭ｜Ｒを変換するため使用される１６０ビット秘密鍵である。Ｋ２は、ＳＳＩ（秘密情報セット）コマンドでＫ１及びＲと共にプログラミングされる。Ｋ２は秘密にされなければならないので、クライアントはＫ２を直接読み出し得ない。Ｋ２を利用するコマンドはＲＤ及びＴＳＴである。ＲＤは、Ｍ、ＦＫ２［Ｍ｜Ｘ］のペアを返し、Ｘはパラメータのうちの一つとしてＲＤ関数へ渡される。ＴＳＴは入力としてＭ、ＦＫ２［Ｍ｜Ｒ］のペアを要求し、Ｒは認証チップのＲＮＤ関数から獲得された。Ｋ２は鍵付き一方向ハッシュ関数ＨＭＡＣ−ＳＨＡ１で使用される。したがって、Ｋ２は、物理的にランダムな現象から収集された、物理的に生成された乱数でプログラミングされるべきである。Ｋ２は、決して、コンピュータ上で実行される乱数生成器で生成してはならない。認証チップの安全性は、決定論的では無い方法で生成されたＫ１、Ｋ２及びＲに依存する。例えば、Ｋ２をセットするため、ある人は公正なコインを１６０回トスし、表を１として記録し、裏を０として記録する。Ｋ２は、ＣＬＲコマンドの実行時に自動的に０にクリアされる。それは、ＳＳＩコマンドだけによって非零値にセットすることができる。
【１０８５】
ＲとＩｓＴｒｕｓｔｅｄ
Ｒは、ＳＳＩ（秘密情報セット）コマンドでＫ１及びＲと共にプログラミングされる１６０ビットの乱数シードである。Ｒは秘密にする必要がない。なぜならば、それは、ＲＮＤコマンドによって自由に呼び出し元へ与えられるからである。しかし、Ｒを変更できるのは認証チップだけであり、呼び出し元によって任意の選択した値にセットできない。Ｒは、ＴＳＴコマンド中に使用され、前のＲＮＤ呼び出しからのＲが、信頼できない認証チップ（チップＡ）においてＦＫ２［Ｍ｜Ｒ］を生成するために使用されたことを保証する。ＲＮＤ及びＴＳＴの両方は、信頼されている認証チップ（チップＴ）だけで使用される。
ＩｓＴｒｕｓｔｅｄは１ビットフラグレジスタであり、認証チップが信頼されているチップ（チップＴ）であるかどうかを決定する：
ＩｓＴｒｕｓｔｅｄビットがセットされているならば、チップは信頼されているチップであるとみなされるので、クライアントはＲＮＤ関数及びＴＳＴ関数を呼び出すことができる（ＲＤ又はＷＲではない）；
ＩｓＴｒｕｓｔｅｄビットがクリアされているならば、チップは信頼されているチップであるとみなされない。したがって、ＲＮＤ関数及びＴＳＴ関数を呼び出すことができない（その代わり、ＲＤとＷＲを呼び出しても構わない）。システムは、消耗品上のＲＮＤ又はＴＳＴを決して呼び出す必要がない（なぜならば、複製チップはＴＳＴのような関数に１を返すだけであり、ＲＮＤに対して一定値を返すだけである）。
【１０８６】
ＩｓＴｒｕｓｔｅｄビットは、攻撃者によって獲得できる利用可能なＲ、ＦＫ１［Ｒ］の個数を減少させる付加的な利点があり、しかも認証プロトコルの完全性を維持する。有効なＲ、ＦＫ１［Ｒ］のペアを獲得するため、攻撃者は、システム認証チップが必要であり、これは、消耗品よりも高価であり入手が困難である。Ｒ及びＩｓＴｒｕｓｔｅｄビットの両方はＣＬＲコマンドによって０にクリアされる。これらは共に、ＳＳＴコマンドの発行によって書き込まれる。ＩｓＴｒｕｓｔｅｄビットは、ＳＳＩコマンドによって、非零シード値をＲに格納することによってのみセットすることができる（Ｒは有効なＬＦＳＲ状態であるために非零であり、これは全く合理的である）。Ｒは、ビット１、２、４及び１５９にタップが付いた１６０ビットの最大限の周期のＬＦＳＲによって変更され、ＴＳＴへの呼び出しが成功したときだけに（１が返された場合）変更される。
【１０８７】
システムで信頼されているチップ（チップＴ）になることが予定されている認証チップは、プログラミング中にそのＩｓＴｒｕｓｔｅｄビットがセットされるべきであり、消耗品で使用される認証チップ（チップＡ）は（プログラミング中にＳＳＩコマンドでＲに０を格納することにより）そのＩｓＴｒｕｓｔｅｄビットがクリアのままにされるべきである。ＩｓＴｒｕｓｔｅｄビットを直接読み書きするためのコマンドは存在しない。認証チップの安全性は、Ｋ１及びＫ２のランダム性、並びに、ＨＭＡＣ−ＳＨＡ１アルゴリズムの強度だけに依存するわけではない。攻撃者が疎ルックアップテーブルを構築することを妨げるため、認証チップの安全性は、全てのシステムの耐用期間に亘るＲのレンジにも依存する。したがって、Ｒは、物理的にランダムな現象から収集された、物理的に生成された乱数でプログラミングされるべきである。Ｒは、決して、コンピュータ上で実行される乱数生成器で生成してはならない。Ｒの生成は決定論的であってはならない。例えば、信頼できるシステムチップで使用するためのＲを生成するため、ある人は公正なコインを１６０回トスし、表を１として記録し、裏を０として記録する。０は信頼できるＲに対する唯一の有効でない初期値である（又は、ＩｓＴｒｕｓｔｅｄビットはセットされない）。
【１０８８】
ＳＩＷｒｉｔｔｅｎ
ＳＩＷｒｉｔｔｅｎ（秘密情報書き込み（Ｓｅｃｒｅｔ Ｉｎｆｏｒｍａｔｉｏｎ Ｗｒｉｔｔｅｎ）１ビットレジスタは、認証チップ内に記憶された秘密情報の状態を保持する。秘密情報はＫ１、Ｋ２及びＲである。クライアントはＳＩＷｒｉｔｔｅｎビットに直接アクセスできない。その代わりに、ＳＩＷｒｉｔｔｅｎビットはＣＬＲコマンドによってクリアされる（このコマンドは、Ｋ１、Ｋ２及びＲもクリアする）。認証チップが、ＳＳＩコマンド（書き込まれる値とは無関係に）を使用して秘密鍵及び乱数シードでプログラミングされたとき、ＳＩＷｒｉｔｔｅｎビットは自動的にセットされる。Ｒは厳密には秘密ではないが、攻撃者が選択されたＲ、ＦＫ１［Ｒ］のペアを獲得するために自分の固有の乱数シードを生成し得ないことを保証するため、ＲはＫ１及びＫ２と一緒に書き込まなければならない。ＳＩＷｒｉｔｔｅｎ状態ビットは、Ｋ１、Ｋ２又はＲにアクセスする全ての関数によって使用される。ＳＩＷｒｉｔｔｅｎビットがクリアされている場合、ＲＤ、ＷＲ、ＲＮＤ及びＴＳＴの呼び出しはＣＬＲの呼び出しとして解釈される。
【１０８９】
ＭＩＮＴＩＣＫＳ
攻撃者が短時間の間にＴＳＴ及びＲＤ関数への多数の呼び出しを生成できないようにする二つのメカニズムが存在する。第１のメカニズムは、内部クロックが特定の最大値（例えば、１０ＭＨｚ）を超える速度で動作することを妨げるクロック制限ハードウェアコンポーネントである。第２のメカニズムは３２ビットのＭｉｎＴｉｃｋｓ（最小チック）レジスタであり、これは、鍵付き関数への呼び出しの間に経過しなければならない最小のクロックチック回数を指定するため使用される。ＭｉｎＴｉｃｋｓ変数はＣＬＲコマンドによって０にクリアされる。ビットは、ＳＭＴ（ＭｉｎＴｉｃｋｓセット）コマンドによってセットされる。ＳＭＴへの入力パラメータは、ＭｉｎＴｉｃｋｓのどのビットをセットすべきであるかを表現するビットパターンを含む。実際の効果は、攻撃者がＭｉｎＴｉｃｋｓの単位でしか値を増加し得ないことである（なぜならば、ＳＭＴ関数はビットをセットするだけである）。その上、呼び出し元がこのレジスタの現在の値を読み出すことができる関数は設けられていない。ＭｉｎＴｉｃｋｓの値は、動作クロック速度と、鍵付き関数呼び出しの間の合理的な時間の定め方（アプリケーションに固有）と、に依存する。１チックの間隔は動作クロック速度に依存する。これは、入力クロック速度と認証チップのクロック制限ハードウェアの最大値である。例えば、認証チップのクロック制限ハードウェアは１０ＭＨｚにセットされるが（これは変更できない）、入力クロックは１ＭＨｚである。このケースでは、１チックの値は１０ＭＨｚではなく、１ＭＨｚが基準になる。入力クロックが１ＭＨｚではなく２０ＭＨｚであるならば、１チックの値は１０ＭＨｚが基準になる（なぜならば、クロック速度は１０ＭＨｚで制限されている）。
【１０９０】
１チックの間隔がわかると、ＭｉｎＴｉｃｋｓ値をセットすることができる。ＭｉｎＴｉｃｋｓの値は、鍵付きＲＤ及びＴＳＴ関数への呼び出しの間に経過することが要求されるＭｉｎＴｉｃｋｓ数である。この値は、リアルタイム数であり、動作チックの長さで除算される。入力クロック速度が１０ＭＨｚの最大クロック速度と一致する場合を想定する。鍵付き関数の呼び出しの間に１秒の最小値を求めるならば、ＭｉｎＴｉｃｋｓの値は１０００００００にセットされる。攻撃者がＲＮＤ、ＲＤ及びＴＳＴを何回も呼び出すことによってＸ、ＦＫ１［Ｘ］のペアを収集しようとしている場合を考える。ＴＳＴへの呼び出しの間の時間が１秒になるようにＭｉｎＴｉｃｋｓ値がセットされているならば、各ペアを生成するために１秒が必要になる。２２５個のペア（１．２５Ｇｂの記憶量しか必要にならない）を生成するため、攻撃者は１年以上を必要とする。２６４個のペアが必要になる攻撃は、１個のチップを使用すると、５．８４×１０１１年が必要になり、１０億個のチップが使用されるならば、５８４年が必要になり、このような攻撃は時間的に全く非現実的になる（記憶必要量については言うまでもない！）。
【１０９１】
Ｋ１に関しては、ＭｉｎＴｉｃｋｓ変数は攻撃者を遅くさせ、攻撃のコストを高くするだけである。なぜならば、ＭｉｎＴｉｃｋｓは攻撃者が多数のシステムチップを並列に使用することを止めるものではないからである。しかし、ＭｉｎＴｉｃｋｓは、本当にＫ２への攻撃をより困難にさせる。なぜならば、各消耗品は異なるＭを有するからである（Ｍの一部はランダムなリードオンリーデータである）。差分攻撃に出るためには、最小限度の差の入力が必要であり、これは、単一の消耗品（Ｍの実効的に定数部を含む）によって実現できる。最小限度の差の入力は、攻撃者が単一チップを使用することを要求し、ＭｉｎＴｉｃｋｓは、単一チップの使用をスローダウンさせる。差分攻撃を始めるために値の検索を開始するためのデータを取得するだけに１年を要するのであれば、これは攻撃のコストを上昇させ、複製消耗品の実効的な販売期間を短縮する。
【１０９２】
認証チップコマンド
システムは簡単なオペレーションコマンドセットによって認証チップと通信する。このセクションは、プロトコル３の実装のために必要な実際のコマンド及びパラメータを詳述する。認証チップは、最低限の実装としてシリアルインタフェースによってシステムと通信するものとして定義される。より幅広いインタフェース（例えば、８、１６又は３２ビット）によって動作する等価的なチップを定義することは慣用的なことである。オペコードの解釈は、ＩｓＴｒｕｓｔｅｄビットの現在の値と、ＩｓＷｒｉｔｔｅｎビットの現在の値と、に依存し得る。以下のオペレーションが定義される。
【１０９３】
【表１１５】
Figure 2004536736
Ｏｐ＝オペコード、Ｔ＝ＩｓＴｒｕｓｔｅｄ値、Ｗ＝ＩｓＷｒｔｔｅｎ値、
Ｍｎ＝ニューモニック、［ｎ］＝パラメータに必要なビット数。
【１０９４】
この表に定義されていないコマンドは、ＮＯＰ（ノーオペレーション）として解釈される。その例には、（ＩｓＴｒｕｓｔｅｄ値又はＩｓＷｒｉｔｔｅｎ値とは無関係である）オペコード１１０及び１１１と、ＩｓＷｒｉｔｔｅｎ＝０のときのＳＳＩ以外のオペコードと、が含まれる。ＲＤ及びＲＮＤのオペコードは同じであり、ＷＲ及びＴＳＴのオペコードも同じであることに注意する必要がある。オペコードの受け取り後に動かされる実際のコマンドは、（ＩｓＷｒｉｔｔｅｎが１である限り）ＩｓＴｒｕｓｔｅｄビットの現在値に依存する。ＩｓＴｒｕｓｔｅｄビットがクリアされているところでは、ＲＤ及びＷＲ関数が呼び出される。ＩｓＴｒｕｓｔｅｄビットがセットされると、ＲＮＤ及びＴＳＴ関数が呼び出される。２組のコマンドは、信頼されている認証チップと信頼されていない認証チップとの間で相互に排他的であり、同じオペコードはこの関係を強いる。各コマンドは引き続くセクションで詳細に検討される。一部のアルゴリズムは具体的に設計される。なぜならば、フラッシュメモリが不揮発変数の実現形態として想定されるからである。
【１０９５】
【表１１６】
Figure 2004536736
ＣＬＲ（クリア）コマンドは、全ての認証チップメモリの内容を完全に消去するため設計される。これは、全ての鍵及び秘密情報と、アクセスモードビットと、状態データと、を含む。ＣＬＲコマンドの実行後、認証チップは、新しく製造されたときと丁度同じように、プログラマブル状態になる。それは、新しい鍵として再プログラムして、再使用することができる。ＣＬＲコマンドは、ＣＬＲコマンドオペコードだけにより構成される。認証チップはシリアルであるため、これは同時に１ビットずつ転送される。ビット順序は、各コマンドコンポーネントのＬＳＢからＭＳＢである。したがって、ＣＬＲコマンドは、ＣＬＲオペコードのビット０から２として送られる。全部で３ビットが転送される。ＣＬＲコマンドはいつでも直ちに呼び出すことができる。消去の順序は重要である。ＳＩＷｒｉｔｔｅｎｂｉｔ値は、（ＲＮＤ、ＴＳＴ、ＲＤ及びＷＲのような）鍵アクセス関数への更なる呼び出しを禁止するため、最初に消去されなければならない。ＡｃｃｅｓｓＭｏｄｅビットがＳＩＷｒｉｔｔｅｎの前にクリアされると、攻撃者は、それらがクリアされた後のある時点で電源を取り外し、Ｍを操作し、これにより、部分選択テキスト攻撃で秘密情報を取り出すよい機会を得る。ＣＬＲコマンドは以下のステップで実現される。
【１０９６】
【表１１７】
Figure 2004536736
チップがクリアされると、チップは再プログラミングと再使用の準備が完了する。ブランクチップは攻撃者にとって無用である。なぜならば、Ｍに対して任意の値を作成することが可能であるとしても（Ｍは読み出し及び書き込みが可能である）、Ｋ１及びＫ２が間違っているので鍵付き関数は全く情報を提供しないからである。ＣＬＲがＣＬＲ以外の任意のオペコードのために要求されるならば、入力パラメータビットを費やす必要がない。攻撃者はチップをリセットするだけでよい。ＣＬＲを呼び出す理由は、全ての秘密情報が破壊され、チップが攻撃者にとって無用になることを保証するためである。
【１０９７】
ＳＳＩ−秘密情報セット（ＳＥＴ ＳＥＣＲＥＴ ＩＮＦＯＲＭＡＴＩＯＮ）
入力：Ｋ１、Ｋ２、Ｒ＝［１６０ビット，１６０ビット，１６０ビット］
出力：無し
変更内容：Ｋ１、Ｋ２、Ｒ、ＳＩＷｒｉｔｔｅｎ、ＩｓＴｒｕｓｔｅｄ。
【１０９８】
ＳＳＩ（秘密情報セット（Ｓｅｔ Ｓｅｃｒｅｔ Ｉｎｆｏｒｍａｔｉｏｎ））コマンドは、Ｋ１、Ｋ２及びＲ変数にロードし、ＲＮＤ、ＴＳＴ、ＲＤ及びＷＲコマンドを後で呼び出すためＳＩＷｒｉｔｔｅｎ及びＩｓＴｒｕｓｔｅｄフラグをセットするため使用される。ＳＳＩコマンドは、ＳＳＩコマンドオペコードと、その後に続く、Ｋ１、Ｋ２及びＲレジスタに格納されるべき秘密情報と、を含む。認証チップはシリアルであるため、これは同時に１ビットずつ転送されるべきである。ビット順序は、各コマンドコンポーネントのＬＳＢからＭＳＢである。したがって、ＳＳＩコマンドは、ＳＳＩオペコードのビット０−２と、その後に続く、Ｋ１に対する新しい値のビット０−１５９と、Ｋ２に対する新しい値のビット０−１５９と、最後に、Ｒに対するシード値のビット０−１５９として送られる。全部で４８３ビットが転送される。Ｋ１、Ｋ２、Ｒ、ＳＩＷｒｉｔｔｅｎ、及びＩｓＴｒｕｓｔｅｄレジスタはＣＬＲコマンドによって全て０にクリアされる。それらは、ＳＳＩコマンドを使用することによってのみセットすることができる。
【１０９９】
ＳＳＩコマンドは、データがＫ１、Ｋ２及びＲにロードされた事実を格納するためフラグＳＩＷｒｉｔｔｅｎを使用する。ＳＩＷｒｉｔｔｅｎフラグ及びＩｓＴｒｕｓｔｅｄフラグをクリアされているならば（これは、ＣＬＲ命令後のケースである）、Ｋ１、Ｋ２及びＲに新しい値がロードされる。何れかのフラグがセットされているならば、ＳＳＩの呼び出しの試みによって、ＣＬＲコマンドが実行される。なぜならば、攻撃者又は間違ったクライアントだけが、ＣＬＲを先に呼び出すことなく、鍵又はランダムシードを変更しようとするからである。また、ＳＳＩコマンドは、Ｒに対する値に依存してＩｓＴｒｕｓｔｅｄフラグをセットする。Ｒ＝０であるならば、チップは信用できないとみなされ、したがって、ＩｓＴｒｕｓｔｅｄは０のまま維持される。Ｒ≠０であるならば、チップは信用できるとみなされ、ＩｓＴｒｕｓｔｅｄは１にセットされる。ＩｓＴｒｕｓｔｅｄビットの設定は、ＳＳＩコマンドの間だけで行われることに注意する必要がある。認証チップが再使用されるならば、ＣＬＲコマンドは最初に呼び出されなければならない。その後、鍵は、ＳＳＩコマンドで安全にプログラムされ、新たな状態情報がＳＡＭ及びＷＲコマンドを用いてＭへロードされる。ＳＳＩコマンドは以下のステップで実行される。
【１１００】
【表１１８】
Figure 2004536736
ＲＤ−読み出し
入力：Ｘ、ＦＫ１［Ｘ］＝［１６０ビット、１６０ビット、１６０ビット］
出力：Ｍ、ＦＫ２［Ｘ｜Ｍ］＝［２５６ビット、１６０ビット］
変更内容：Ｒ。
【１１０１】
ＲＤ（リード）コマンドは、信頼されない認証チップから状態データ（Ｍ）の２５６ビット全体を安全に読み出すために使用される。有効認証チップだけがＲＤ要求に正しく応答する。ＲＤコマンドからの出力ビットは、入力ビットとして、検証用の信頼された認証チップ上のＴＳＴコマンドへ供給でき、最初の２５６ビット（Ｍ）は、ＴＳＴが（期待通りに）１を戻す場合に後で使用するため保存される。認証チップはシリアルであるため、コマンド及び入力パラメータは同時に１ビットずつ転送されるはずである。ビット順序は、各コマンドコンポーネントのＬＳＢからＭＳＢである。したがって、ＲＤコマンドは、ＲＤオペコードのビット０−２と、その後に続く、Ｘのビット０−１５９と、ＦＫ１［ｘ］のビット０−１５９である。全部で３２０ビットが転送される。Ｘ及びＦＫ１［Ｘ］は信頼された認証チップのＲＮＤコマンドを呼び出すことによって獲得される。信頼されたチップのＲＮＤコマンドから出力された３２０ビットは、したがって、信頼されないチップのＲＤコマンドへそのまま供給することが可能であり、それらのビットをシステムによって保存しなくてもよい。ＲＤコマンドは、以下の条件が充たされたときに限り使用できる：
ＳＩＷｒｉｔｔｅｎ＝１ Ｋ１、Ｋ２、ＲがＳＳＩコマンドによってセットアップされたことを示す；
ＩｓＴｒｕｓｔｅｄ＝０ 乱数シーケンスを生成することが許可されないのでチップは信頼されないことを示す。
【１１０２】
加えて、ＲＤの呼び出しは、ＭｉｎＴｉｃｋｓＲｅｍａｉｎｉｎｇレジスタが０に達するまで待たなければならない。そうなった後、レジスタには、ＭｉｎＴｉｃｋｓが再ロードされ、ＲＤへの呼び出しの間に最小限度の時間が確実に経過する。ＭｉｎＴｉｃｋｓＲｅｍａｉｎｉｎｇにＭｉｎＴｉｃｋｓが再ロードされると、ＲＤコマンドは入力パラメータが有効であることを検証する。これは、入力Ｘに対するＦＫ１［Ｘ］を内部的に生成し、次に、得られた結果を入力ＦＫ１［Ｘ］と比較することによって行われる。この生成及び比較は、入力パラメータが正しいかどうかとは無関係に同じ時間を使用しなければならない。時間が同一ではない場合、攻撃者は、ＦＫ１［Ｘ］のどのビットが間違っているかに関する情報を得ることができる。入力パラメータが無効になるのは、間違ったシステム（誤ったビットを渡す）、間違ったシステムに間違った消耗品がある場合、不良の信頼されるチップ（不良なペアを生成する）、又は認証チップへの攻撃に限られる。一定値０は入力パラメータが間違っている場合に返される。０が返されるまでに要する時間は、あらゆる不良な入力に対して同じでなければならないので、攻撃者は何が無効であるかに関する情報を全く学習できない。入力パラメータが検証されると、出力値が計算される。Ｍの２５６ビットの内容は、Ｍ［０］のビット０−１５、Ｍ［１］のビット０−１５から、Ｍ［１５］のビット０−１５の順番に転送される。ＦＫ２［Ｘ｜Ｍ］は計算され、ビット０−１５９として出力される。Ｒレジスタは、Ｘ、ＦＫ１［Ｘ］ペアの検証中に、値を格納するため使用される。その理由は、ＲＮＤとＲＤが相互に排他的であるためである。ＲＤコマンドは以下のステップで実施される。
【１１０３】
【表１１９】
Figure 2004536736
ＲＮＤ−ランダム
入力：無し
出力：Ｒ、ＦＫ１［Ｒ］＝［１６０ビット、１６０ビット］
変更内容：無し。
【１１０４】
ＲＮＤ（ランダム）コマンドは、ＲＤ及びＴＳＴコマンドによって、後続の認証で使用するための有効Ｒ、ＦＫ１［Ｒ］ペアを獲得するためクライアントによって使用される。入力パラメータが無いので、ＲＮＤコマンドは単にＲＮＤオペコードのビット０−２である。ＲＮＤコマンドは以下の条件が充たされた場合に限り使用できる：
ＳＩＷｒｉｔｔｅｎ＝１ Ｋ１およびＲがＳＳＩコマンドによってセットアップされたことを示す；
ＩｓＴｒｕｓｔｅｄ＝１ チップは乱数シーケンスを生成することが許可されていることを示す。
【１１０５】
ＲＮＤは、ＲとＦＫ１［Ｒ］の両方を呼び出し元へ返す。ＲＮＤコマンドの２８８ビット出力は、信頼されないチップのＲＤコマンドに入力パラメータとして供給することが可能である。クライアントはそれらを全く格納する必要が無い。なぜならば、それらは再度要求されないからである。しかし、ＴＳＴコマンドは、ＲＤコマンドに渡された乱数が最初にＲＮＤコマンドから取得されたものである場合に限り成功する。呼び出し元がＲＮＤだけを複数回呼び出すならば、同じＲ、ＦＫ１［Ｒ］のペアが毎回返されるであろう。Ｒは、ＴＳＴへの呼び出しが成功であった後、シーケンス内の次の乱数へ進む。より詳しくはＴＳＴの説明を参照せよ。ＲＮＤコマンドは以下のステップで実施される。
【１１０６】
【表１２０】
Figure 2004536736
ＴＳＴ−テスト（ＴＥＳＴ）
入力：Ｘ、ＦＫ２［Ｒ｜Ｘ］＝［２５６ビット、１６０ビット］
出力：１又は０＝［１ビット］
変更内容：Ｍ、Ｒ及びＭｉｎＴｉｃｋｓＲｅｍａｉｎｉｎｇ（又は攻撃が検出されたならば全てのレジスタ）。
【１１０７】
ＴＳＴ（テスト（Ｔｅｓｔ））コマンドは、信頼されない認証チップからのＭの読み出しを認証するため使用される。ＴＳＴ（テスト）コマンドは、ＴＳＴコマンドオペコードと、その後に続く入力パラメータ：Ｘ及びＦＫ２［Ｒ｜Ｘ］と、により構成される。認証チップはシリアルであるため、これは同時に１ビットずつ転送されなければならない。ビット順序は、各コマンドコンポーネントのＬＳＢからＭＳＢである。したがって、ＴＳＴコマンドは、ＴＳＴオペコードのビット０−２と、その後に続く、Ｍのビット０−２５５と、ＦＫ２［Ｒ｜Ｍ］のビット０−１５９である。全部で４１９ビットが転送される。最後の４１６入力ビットは、ＲＤコマンドから信頼されない認証チップへの出力ビットとして獲得されるので、データ全体をクライアントが保存する必要はない。その代わりに、ビットは、信頼された認証チップのＴＳＴコマンドへそのまま渡すことができる。Ｍのうちの２５６ビットだけがＲＤコマンドに秘密にされるべきである。ＴＳＴコマンドは、以下の条件が充たされたときに限り使用できる：
ＳＩＷｒｉｔｔｅｎ＝１ Ｋ２およびＲがＳＳＩコマンドによってセットアップされたことを示す；
ＩｓＴｒｕｓｔｅｄ＝１ チップは乱数シーケンスを生成することが許可されていることを示す。
【１１０８】
加えて、ＴＳＴの呼び出しは、ＭｉｎＴｉｃｋｓＲｅｍａｉｎｉｎｇレジスタが０に達するまで待たなければならない。そうなった後、レジスタには、ＭｉｎＴｉｃｋｓが再ロードされ、ＴＳＴへの呼び出しの間に最小限度の時間が確実に経過する。ＴＳＴは、内部Ｍ値を入力Ｍ値によって置き換えさせる。次に、ＦＫ２［Ｍ｜Ｒ］が計算され、１６０ビット入力ハッシュ値と比較される。生成される単一出力ビットは、両者が同じであるならば１であり、両者が異なるならば０である。内部Ｍ値を使用することは、チップ上のスペースを節約し、ＲＤ及びＴＳＴが相互に排他的なコマンドであることの理由である。出力ビットが１であるならば、Ｒはシーケンス内の次の乱数になるように更新される。これは、ＲＤ及びＴＳＴテストが呼び出される毎に、呼び出し元に強制的に新しい乱数を使用させる。結果の出力ビットは、入力文字列全体が比較されるまでは出力されないので、ＴＳＴ関数内の比較を評価するために要する時間は常に同じである。このようにして、攻撃者は、実行時間、又は出力が与えられる前に処理されたビット数を比較できない。
【１１０９】
次の乱数は、１６０ビットの最大周期のＬＦＳＲ（タップはビット１５９、４、２及び１で選択）を使用してＲから生成される。Ｒの初期１６０ビット値はＳＳＩコマンドによってセットアップされ、０以外のいかなる乱数でもよい（０で満たされたＬＦＳＲは際限のない０のストリームを生成する）。Ｒはビット１、２、４及び１５９をまとめてＸＯＲ論理演算し、ＸＯＲ論理演算の結果をｂ１５９への入力として用いて１６０ビット全部を右へ１ビットシフトすることにより変換される。新しいＲは次のＲＮＤ呼び出しの際に返される。ＴＳＴから０を返すために要する時間は、全ての不良な入力に対して同じであり、攻撃者は無効な入力に関して何も学習し得ないことに注意する必要がある。
【１１１０】
ＴＳＴコマンドは以下のステップで実施される。
【１１１１】
【表１２１】
Figure 2004536736
尚、ステップ７では、単純にそのままＲを進めることができない。なぜならば、Ｒはフラッシュメモリであり、セットされたビットが０になるためには消去しなければならないからである。電源が、古いＲの値を消去した後で新しいＲの値が書き込まれる前に、ステップ７の間に認証チップから取り外された場合、Ｒは消去されるが再プログラミングされない。したがって、ＩｓＴｒｕｓｔｅｄ＝１でありながら、Ｒ＝０であるという状況が生まれ、この状況が起こり得るのは攻撃者が原因となる場合だけである。ステップ４はこの事象を検出し、攻撃が検出された場合に動作する。この問題は、Ｒのための第２の１６０ビットフラッシュレジスタと有効性ビットとを設け、新しい値がロードされた後にトグル切替することで防ぐことができる。これは、スペースの理由で本実施形態には組み込まれていないが、チップ空間がそれを許容するならば、補助的な１６０ビットフラッシュレジスタがこの目的のために有用であろう。
【１１１２】
ＷＲ−書き込み（ＷＲＩＴＥ）
入力：Ｍｎｅｗ＝［２５６ビット］
出力：無し
変更内容：Ｍ。
【１１１３】
ＷＲ（書き込み（Ｗｒｉｔｅ））コマンドは、認証チップ状態データを格納するＭの書き込み可能な部分を更新するため使用される。ＷＲコマンド自体は安全ではない。ＷＲコマンドの後には、（ＲＤコマンドによる）認証されたＭの読み出しが続き、指定されたとおりに変更がなされたことを保証する。ＷＲコマンドは、ＷＲコマンドオペコードと、その後に続くＭへ書き込まれるべき新しい２５６ビットのデータと、を渡すことによって呼び出される。認証チップはシリアルであるため、Ｍの新しい値は同時に１ビットずつ転送されなければならない。ビット順序は、各コマンドコンポーネントのＬＳＢからＭＳＢである。したがって、ＷＲコマンドは、ＷＲオペコードのビット０−２と、その後に続く、Ｍ［０］のビット０−１５と、Ｍ［１］のビット０−１５からＭ［１５］のビット０−１５まである。全部で２５９ビットが転送される。ＷＲコマンドは、ＳＩＷｒｉｔｔｅｎ＝１のとき、即ち、Ｋ１、Ｋ２、ＲがＳＳＩコマンドによってセットアップされたことを示すときに限り使用できる（ＳＩＷｒｉｔｔｅｎが０であるならば、Ｋ１、Ｋ２、Ｒは未だセットアップされていないので、代わりにＣＬＲコマンドが呼び出される）。特定のＭ［ｎ］への書き込みの可能性は、ＡｃｃｅｓｓｓＭｏｄｅレジスタに格納されているような対応したアクセスモードビットにより支配される。ＡｃｃｅｓｓＭｏｄｅビットはＳＡＭコマンドを用いてセットできる。新しい値をＭ［ｎ］へ書き込みとき、Ｍ［ｎ］はフラッシュメモリであるということを考慮しなければならない。Ｍ［ｎ］の全てのビットを消去した後、適切なビットをセットしなければならない。二つのステップが別々のサイクルで行われるので、攻撃の可能性は無防備のままである。攻撃者は、消去後、しかし、新しい値をプログラミングする前に、電源を取り外すことが可能である。しかしながら、攻撃者はこれを行っても利益がない：
この手段によってリード／ライトＭ［ｎ］が０に変更されることは全く利益がない。なぜならば、攻撃者はＷＲコマンドを使用して任意の値を書き込めるからである；
この手段によってリードオンリーＭ［ｎ］が０に変更されることによって、付加的なテキストペアを知ることができる（ここで、Ｍ［ｎ］は元の値ではなく０である）。将来Ｍ［ｎ］値を使用する場合、それらは既に０であるため、全く情報が与えられない；
デクリメントオンリーＭ［ｎ］が０に変更されると、消耗品が使い切られる時間が早まるだけである。これは、消耗品を使用することによって得られるような何ら新しい情報を攻撃者に与えることはない。
【１１１４】
ＷＲコマンドは以下のステップで実施される。
【１１１５】
【表１２２】
Figure 2004536736
ＳＡＭ−アクセスモードセット（ＳＥＴ ＡＣＣＥＳＳ ＭＯＤＥ）
入力：ＡｃｃｅｓｓＭｏｄｅｎｅｗ＝［３２ビット］
出力：ＡｃｃｅｓｓＭｏｄｅ＝［３２ビット］
変更内容：ＡｃｃｅｓｓＭｏｄｅ。
【１１１６】
ＳＡＭ（アクセスモードセット（Ｓｅｔ Ａｃｃｅｓｓ Ｍｏｄｅ））コマンドは、ＡｃｃｅｓｓＭｏｄｅレジスタの３２ビットをセットするため使用され、消耗品認証チップでの使用だけが有効である（ＩｓＴｒｕｓｔｅｄフラグ＝０の場合）。ＳＡＭコマンドは、ＳＡＭコマンドオペコードと、その後に続く、ＡｃｃｅｓｓＭｏｄｅレジスタにビットをセットするために使用される３２ビット値と、を渡すことによって呼び出される。認証チップはシリアルであるため、データは同時に１ビットずつ転送されなければならない。ビット順序は、各コマンドコンポーネントのＬＳＢからＭＳＢである。したがって、ＳＡＭコマンドは、ＳＡＭオペコードのビット０−２と、その後に続く、ＡｃｃｅｓｓＭｏｄｅにセットされるビットのビット０−３１と、である。全部で３５ビットが転送される。ＡｃｃｅｓｓＭｏｄｅレジスタはＣＬＲコマンドの実行時に限り０にクリアされる。００というアクセスモードはＲＷ（リード／ライト）のアクセスモードを示すので、ＣＬＲ後にＡｃｃｅｓｓＭｏｄｅビットをセットしないことは、全てのＭが読み書きできることを意味する。ＳＡＭコマンドだけがＡｃｃｅｓｓＭｏｄｅレジスタのビットをセットする。したがって、クライアントは、３２ビット語に適当なビットをセットし、入力パラメータとしての３２ビット値を用いてＳＡＭを呼び出すことにより、Ｍ［ｎ］に対するアクセスモードビットをＲＷからＲＯ（リードオンリー）へ変更可能である。これは、様々な時点での、おそらく製造プロセスの種々のステージにおけるアクセスモードビットのプログラミングを可能にさせる。例えば、リードオンリーランダムデータは、初期鍵プログラミングステージ中に書き込むことが可能であり、一方、消耗品シリアル番号のような項目のための第２のプログラミングステージが許可される。
【１１１７】
ＳＡＭコマンドはビットをセットするだけであるので、その効果は、Ｍ［ｎ］に対応するアクセスモードビットをＲＷからＭＳＲ、ＮＭＳＲ又はＲＯの何れかへ進行させ得ることである。尚、ＭＳＲのアクセスモードはＲＯへ変更可能であるが、これは、攻撃者には役立たないことに注意する必要がある。なぜならば、不正に加工された認証チップへの書き込み後のＭの認証は、書き込みが不成功であったことを検出し、オペレーションを中止するからである。ビットの設定は、フラッシュメモリが最も巧く機能する方法に対応する。ＡｃｃｅｓｓＭｏｄｅレジスタ内のビットをクリアする唯一の方法は、例えば、デクリメントオンリーＭ［ｎ］をリード／ライトに変更するための唯一の方法は、ＣＬＲコマンドを使用することである。ＣＬＲコマンドは、ＡｃｃｅｓｓＭｏｄｅレジスタを消去（クリア）するだけではなく、鍵及び全てのＭをクリアする。このようにして、Ｍ［ｎ］に対応するＡｃｃｅｓｓＭｏｄｅ［ｎ］ビットは、ＣＬＲコマンドの間で１回だけ有効に変更することができる。ＳＡＭコマンドは（適切なビットが入力パラメータによってセットされた後）ＡｃｃｅｓｓＭｏｄｅレジスタの新しい値を返す。入力パラメータを０としてＳＡＭを呼び出すことにより、ＡｃｃｅｓｓＭｏｄｅは変更されず、したがって、ＡｃｃｅｓｓＭｏｄｅの現在値が呼び出し元へ返される。
【１１１８】
ＳＡＭコマンドは以下のステップで実施される。
【１１１９】
【表１２３】
Figure 2004536736
ＧＩＴ−ＩｓＴｒｕｓｔｅｄを取得（ＧＥＴ ＩＳＴＲＵＳＴＥＤ）
入力：無し
出力：ＩｓＴｒｕｓｔｅｄ＝［１ビット］
変更内容：無し。
【１１２０】
ＧＩＴ（ＩｓＴｒｕｓｔｅｄ取得（Ｇｅｔ ＩｓＴｒｕｓｔｅｄ）コマンドは、認証チップ上のＩｓＴｒｕｓｔｅｄビットの現在値を読むため使用される。戻されるビットが１であるならば、認証チップは信頼できるシステム認証チップである。戻されるビットが０であるならば、認証チップは消耗品認証チップである。ＧＩＴコマンドは、ＧＩＴコマンドオペコードだけを含む。認証チップはシリアルであるため、これは同時に１ビットずつ転送されなければならない。ビット順序は、各コマンドコンポーネントのＬＳＢからＭＳＢである。したがって、ＳＡＭコマンドは、ＳＡＭオペコードのビット０−２として送信される。全部で３ビットが転送される。ＧＩＴコマンドは以下のステップで実施される。
【１１２１】
【表１２４】
Figure 2004536736
ＳＭＴ−ＭｉｎＴｉｃｋｓセット（ＳＥＴ ＭＩＮＴＩＣＫＳ）
入力：ＭｉｎＴｉｃｋｓｎｅｗ＝［３２ビット］
出力：無し
変更内容：ＭｉｎＴｉｃｋｓ。
【１１２２】
ＳＭＴ（ＭｉｎＴｉｃｋｓセット（Ｓｅｔ ＭｉｎＴｉｃｋｓ））コマンドは、ＭｉｎＴｉｃｋｓレジスタのビットをセットし、ＴＳＴ及びＲＤへの呼び出しの間に経過すべきＭｉｎＴｉｃｋｓ数を定めるため使用される。ＳＭＴコマンドは、ＳＭＴコマンドオペコードと、その後に続く、ＭｉｎＴｉｃｋｓレジスタにビットをセットするために使用される３２ビット値と、を渡すことによって呼び出される。認証チップはシリアルであるため、データは同時に１ビットずつ転送されなければならない。ビット順序は、各コマンドコンポーネントのＬＳＢからＭＳＢである。したがって、ＳＭＴコマンドは、ＳＭＴオペコードのビット０−２と、その後に続く、ＭｉｎＴｉｃｋｓにセットされるビットのビット０−３１と、である。全部で３５ビットが転送される。ＭｉｎＴｉｃｋｓレジスタはＣＬＲコマンドの実行時に限り０にクリアされる。０という値は、鍵付き関数の呼び出しの間にチックを経過させなくてもよいことを示す。したがって、この関数は、クロック速度制限ハードウェアがチップに動作を許可する頻度で呼び出される。
【１１２３】
ＳＭＴコマンドはビットをセットするだけなので、その効果は、クライアントが値をセットできるようにさせ、更なる呼び出しが行われた場合に時間遅延を増大させるだけである。既にセットされたビットをセットすることは効果がなく、クリアされているビットをセットすることだけが、チップを更に遅くさせるために作用する。ビットの設定はフラッシュメモリが最も巧く機能する方法に対応する。ＭｉｎＴｉｃｋｓレジスタ内のビットをクリアする唯一の方法は、例えば、１０チックの値を４チックの値に変更するための唯一の方法は、ＣＬＲコマンドを使用することである。しかし、ＣＬＲコマンドは、ＭｉｎＴｉｃｋｓレジスタを０にクリアするだけではなく、全ての鍵及びＭをクリアする。したがって、それは攻撃者にとっては役に立たない。このようにして、ＭｉｎＴｉｃｋｓレジスタは、ＣＬＲコマンドの間で１回だけ有効に変更することができる。
【１１２４】
ＳＭＴコマンドは以下のステップで実施される。
【１１２５】
【表１２５】
Figure 2004536736
認証チップのプログラミング
認証チップは物理的に安全な環境内で論理的に安全な情報でプログラミングしなければならない。その結果として、プログラミング手続は論理的セキュリティと物理的セキュリティの両方を取り扱う。論理的セキュリティは、Ｋ１、Ｋ２、Ｒ及び乱数Ｍ［ｎ］の値が、コンピュータではなく、物理的にランダムなプロセスによって生成されることを保証するプロセスである。また、それは、チップの部品のプログラミングされる順序が最も論理的に安全であることを保証するプロセスでもある。物理的セキュリティは、プログラミングステーションが物理的に安全であり、したがって、鍵生成ステージ期間と鍵の記憶の耐用期間の両方で、Ｋ１及びＫ２が秘匿されることを保証するプロセスである。その上、プログラミングステーションは、鍵を獲得又は破壊する物理的攻撃に対抗しなければならない。認証チップは、Ｋ１及びＫ２が秘匿されることを保証するための固有のセキュリティメカニズムを備えているが、プログラミングステーションはＫ１及びＫ２を安全に保持しなければならない。
【１１２６】
概要
製造後、認証チップは使用可能にされる前にプログラミングする必要がある。全てのチップにおいて、Ｋ１及びＫ２の値を確定しなければならない。チップがシステム認証チップを目的としているならば、Ｒの初期値を決めなければならない。チップが消耗品認証チップを目的としているならば、Ｒは０にセットし、Ｍ及びＡｃｃｅｓｓＭｏｄｅの初期値も設定しなければならない。したがって、以下のステージが確認される：
システムと消耗品の間の繰り返しを決定する；
システム及び消耗品用の鍵を決定する；
システム及び消耗品用のＭｉｎＴｉｃｋｓを決定する；
鍵、ランダムシート、ＭｉｎＴｉｃｋｓ及び未使用Ｍをプログラムする；
状態データ及びアクセスモードをプログラムする。
【１１２７】
消耗品又はシステムが必要でなくなると、取り付けられた認証チップは再使用可能である。これは、もう一度ステージ４から始めて、チップを再プログラミングすることによって簡単に実現できる。各ステージは以下のセクションで説明する。
【１１２８】
ステージ０：製造
認証チップの製造は特別なセキュリティを必要としない。製造ステージでは、チップにプログラミングされている秘密情報はない。アルゴリズム及びチッププロセスは特別ではない。標準的なフラッシュプロセスが使用される。チップ製造者とプログラミングステーションの間での認証チップの盗難は、複製品製造者にブランクチップを与えることになるだけである。これは、認証チップの販売を危うくすることは殆どなく、認証チップによって何も認証されない。プログラミングステーションは、消耗品及びシステムのプロダクト鍵を含む唯一のメカニズムであるため、複製品製造者は、正しい鍵を用いてチップをプログラムできない。複製品製造者は、自分専用のシステム及び消耗品用にブランクチップをプログラミングすることは可能であるが、それらの品を見破られずに販売することは困難であろう。その上、１回の盗みではビジネスの基礎を置くことは難しいであろう。
【１１２９】
ステージ１：システムと消耗品の間の相互作用の決定
システムとは何か、及び消耗品とは何か、の判断は、認証チップのプログラミングが可能になる前に決定されるべきである。どの消耗品がどのシステムで使用可能であるかに関する判断をする必要がある。なぜならば、接続されるシステムと消耗品だけが同じ鍵情報を共有しなければならないからである。また、それらは、状態データの一部の解釈が未決定であっても、状態データ使用メカニズムを共有すべきである。簡単な例は、車と、車キーの場合である。車自体はシステムであり、車キーは消耗品である。各車には数個の車キーがあり、各キーは特定の車と同じ鍵情報を格納する。しかし、各車（システム）は（その車キーと共有される）異なる鍵をもつであろう。なぜならば、ある車の車キーが別の車で機能することが求められないからである。別の例は、特定のトナーカートリッジを必要とするコピー機の場合である。簡単に言えば、コピー機はシステムであり、トナーカットリッジは消耗品である。しかし、カートリッジとコピー機の間にどのような互換性があるかを判断する必要がある。この判断は、従来、トナーカートリッジの物理的パッケージングによって行われ、ある種のカートリッジは、新しいモデルのコピー機の設計判断に基づいて、その新しいモデルのコピー機に適合し、或いは、適合しない。認証チップが使用されるとき、連動すべきコンポーネントは同じ鍵情報を共有しなければならない。
【１１３０】
更に、消耗品はタイプ毎に、Ｍ（状態データ）の異なる分割方法が必要になる。Ｍの使用法は、アプリケーション毎に変化するものであり、Ｍ［ｎ］及びＡｃｃｅｓｓＭｏｄｅ［ｎ］の割付方法も同様である：
特定用途の消耗品状態データを定義する；
将来の使用のため（必要に応じて）一部のＭ［ｎ］レジスタを確保する。それらを０にセットし、リードオンリーにセットする。値は互換性を保つためにシステムでテストすることができる；
残りのＭ［ｎ］レジスタ（少なくとも１個、しかし、Ｍ［１５］であってはならない）をリードオンリーにセットし、各Ｍ［ｎ］の内容を完全にランダムにする。これによって、複製品製造者は認証鍵への攻撃がより困難になる；
以下の例は、状態データが編成される方法を示す。
【１１３１】
例１
車キーが付随した車を想定する。１６ビット鍵番号は、所定の車の車キーを一意に識別するために十分足りる。Ｍの２５６ビットは以下の通り分割される。
【１１３２】
【表１２６】
Figure 2004536736
車製造者が全ての車の全ての論理的鍵を保持するならば、車キーを紛失したときに、新しい物理的な車キーを製造することは些細な問題である。新しい車キーは、Ｍ［０］に新しい鍵番号を格納するが、その車の認証チップと同じＫ１及びＫ２を含む。車システムは、特定の鍵番号を無効にすることができる（例えば、鍵を紛失したとき）。このようなシステムは、鍵０（マスター鍵）を最初に挿入し、次に全ての有効な鍵を挿入し、次に、鍵０をもう一度挿入することを要求するかもしれない。これらの有効な鍵だけが車と連動するようになる。最悪のケースでは、例えば、全ての車キーを紛失すると、その車に対する新しい論理的な鍵の組を生成し、必要に応じて、関連した物理的な車キーを生成することができる。カーエンジン番号は、その鍵を特定の車に結びつけるために使用される。将来用データは、レンタル情報、例えば、ドライバ／貸出者の詳細情報のような事項を格納する。
【１１３３】
例２
１０００００回のコピー毎に交換しなければならないコピー機画像ユニットの例を想定する。残りページ数を記憶するため３２ビットが必要になる。Ｍの２５６ビットは次の通り分割される。
【１１３４】
【表１２７】
Figure 2004536736
１００００回のコピー毎に交換しなければならない低品質画像ユニットが製作されたとき、３２ビットのページカウントは、既存コピー機との互換性のためにそのまま使用される。これにより、数タイプの消耗品を同じシステムで使用できるようになる。
【１１３５】
例３
２５枚の写真を格納するポラロイド型カメラの例を考える。残り写真数を記憶するためには１６ビットのカウントダウンだけあればよい。Ｍの２５６ビットは次の通り分割される。
【１１３６】
【表１２８】
Figure 2004536736
Ｍ［２］の残り写真数は、同じカメラシステムと使用するための多数の消耗品タイプの構築を可能にさせる。例えば、写真数３６の新しい消耗品は簡単にプログラムできる。カメラの発表後、２年が経過した場合を考えると、新しいタイプのカメラが発表されている。それは、古い消耗品を使用することが可能であるが、新しいフィルムタイプも処理できる。Ｍ［３］はフィルムタイプを定義するため使用できる。古いフィルムタイプは０であり、新しいフィルムタイプは他の新しい値である。新しいシステムはこれを利用することができる。元のシステムはＭ［３］に非零値を検出し、新しいフィルムタイプとの非互換性を認識する。新しいシステムは、Ｍ［３］の値を理解し、適切に応じる。古い消耗品との互換性を保つため、新しい消耗品及びシステムは、古いものと同じ鍵情報をもつことが必要である。新しいシステム及びその専用消耗品と完全に断ち切るためには、新しい鍵セットが必要になるであろう。
【１１３７】
例４
シアン、マゼンタ、及びイエローの三つのインクを格納するプリンタ消耗品の例を考える。各インク量は別々にデクリメントされるべきである。Ｍの２５６ビットは次の通り分割される。
【１１３８】
【表１２９】
Figure 2004536736
ステージ２：システム及び消耗品の鍵の決定
どのシステムとどの消耗品が同じ鍵を共有すべきであるかに関する決定がなされると、それらの鍵を定義しなければならない。したがって、Ｋ１及びＫ２の値が決定される。殆どのケースでは、Ｋ１及びＫ２は全体で１回だけ生成される。連動すべき（現在及び将来の）全てのシステム及び消耗品は、同じ鍵Ｋ１及びＫ２の値をもつ。したがって、Ｋ１及びＫ２は秘匿されなければならない。なぜならば、システム／消耗品の組み合わせに対するセキュリティメカニズム全体は、鍵が見られてしまうと、役に立たなくなるからである。鍵が暴露されると、その損害は、システム及び消耗品の数、並びに、それらを新たな暴露されていない鍵で再プログラミングすることの容易さに依存する。トナーカートリッジを用いるコピー機の場合、最悪のケースでは、複製品製造者は固有の認証チップを製造し（又は、さらに悪い場合には、それらを購入し）、判明した鍵でチップをプログラムし、固有の消耗品に挿入する。車キー付きの車のケースでは、各車は、異なる鍵の組をもつ。このことにより、２通りの一般的なシナリオが生まれる。第１のシナリオでは、車及び車キーがそれらの鍵を用いてプログラムされた後、Ｋ１及びＫ２が削除され、それらの値の記録が保持されず、即ち、Ｋ１及びＫ２を暴露する方法がない。しかし、その車のための予備の車キーは、車の認証チップを再プログラミングしない限り製作できない。第２のシナリオでは、車製造者はＫ１及びＫ２を保持し、その車のための新しいキーを製作可能である。Ｋ１及びＫ２の暴露は、ある者が特定の車専用の車キーを製作できることを意味する。
【１１３９】
したがって、認証チップで使用される鍵及びランダムデータは、非決定論的な手段によって生成されるべきである（完全にコンピュータで生成された疑似乱数は使用できない。なぜならば、それは、生成器のシードを知ることによって将来の全ての数が得られるという点で決定論的であるからである）。Ｋ１及びＫ２は、コンピュータではなく、物理的にランダムなプロセスによって生成されるべきである。しかし、ランダム性の自然発生源に基づくランダムビット生成器は、外因の影響を受けやすく、故障し易い。そのような装置は、統計的なランダム性を定期的にテストすべきであることが避けられない。
【１１４０】
簡単ではあるが、有用な乱数発生源は、ＳＧＩからのＬａｖａｒａｎｄ（登録商標）システムである。この生成器は、数分間隔で６個のラバランプを撮影するデジタルカメラを使用する。ラバランプは無秩序なタービュラント系を含む。得られたデジタル画像はＳＨＡ−１実装部に供給され、ＳＨＡ−１実装部は、７方向のハッシュを生成し、デジタル化された画像から７バイト毎に１６０ビット値を生じる。７組の１６０ビットの合計は１４０バイトになる。この１４０バイトの値がＢＢＳ生成器に供給され、出力ビットストリームのスタート位置を決める。ＢＢＳからの出力１６０ビットは、鍵、又は認証チップ５３である。
【１１４１】
非決定論的なランダムプロセスの極端な例は、クリーンルーム内で、Ｋ１のためにコインを１６０回トスし、Ｋ２のためにコインを１６０回トスすることである。それぞれの表又は裏に応じて、１又は０が鍵プログラマ装置のパネルに入力される。このプロセスは、（検証のための）数人の観測者が沈黙した状態（誰かが隠しマイクを持っているかもしれない）で行われる。重要なことは、安全なデータ入力及び記憶は、それほど簡単ではないということである。鍵プログラマ装置及び付随するプログラミングステーションの物理的セキュリティは、その固有の完全なドキュメントが必要である。鍵Ｋ１及びＫ２が決定された後、それらは、認証チップがその鍵を使用する必要のある限り保持されなければならない。最初の車／車キーのシナリオでは、Ｋ１及びＫ２は、単一のシステムチップ及び数個の消耗品チップがプログラムされた後に破壊されている。コピー機／トナーカートリッジのケースでは、Ｋ１及びＫ２は、トナーカートリッジがコピー機の役に立っている間に限り保持されなければならない。それらは秘匿されるべきである。
【１１４２】
ステージ３：システム及び消耗品のＭｉｎＴｉｃｋｓの決定
ＭｉｎＴｉｃｋｓの値は、認証チップの動作クロック速度（システム固有）と、ＲＤ又はＴＳＴ関数呼び出しの間の妥当な時間の根拠（アプリケーション固有）と、に依存する。単一チックの間隔は動作クロック速度に依存する。これは、入力クロック速度と認証チップのクロック制限ハードウェアの最大値である。例えば、認証チップのクロック制限ハードウェアは１０ＭＨｚにセットされるが（これは変更できない）、入力クロックは１ＭＨｚである。このケースでは、１チックの値は１０ＭＨｚではなく、１ＭＨｚが基準になる。入力クロックが１ＭＨｚではなく２０ＭＨｚであるならば、１チックの値は１０ＭＨｚが基準になる（なぜならば、クロック速度は１０ＭＨｚで制限されている）。１チックの間隔がわかると、ＭｉｎＴｉｃｋｓ値をセットすることができる。ＭｉｎＴｉｃｋｓの値は、鍵付きＲＤ又はＳＴ関数への呼び出しの間に経過することが要求されるＭｉｎＴｉｃｋｓ数である。入力クロック速度が１０ＭＨｚの最大クロック速度と一致する場合を想定する。ＴＳＴの呼び出しの間に１秒の最小値を求めるならば、ＭｉｎＴｉｃｋｓの値は１０００００００にセットされる。２秒のような値は、（１ページ当たりに１回の認証で、１ページが２から３秒毎に生成される）プリンタのようなシステムの場合には全く妥当な値である。
【１１４３】
ステージ４：鍵、ランダムシード、最終チック及び未使用Ｍのプログラム
認証チップは、製造後、状態が不明である。或いは、認証チップは、ある消耗品で既に使用済みであり、別の消耗品で使用するために再プログラムしなければならない。確認証チップの各々は、クリアされ、新しい鍵及び新しい状態データでプログラムされる。認証チップのクリア処理及びその後のプログラミングは、安全なプログラミングステーション環境で行われる。
【１１４４】
信頼されたシステム認証チップのプログラミング
チップが信頼されたシステムチップであるならば、Ｒのシード値が生成される。それは、物理的にランダムなプロセスから抽出された乱数であり、０ではない。以下のタスクは、以下の順に、安全なプログラミング環境で行われる：
リセット チップをリセット
ＣＬＲ［］
Ｌｏａｄ Ｒ Ｒ（１６０ビットレジスタ）に物理的ランダムデータをロード
ＳＳＩ［Ｋ１，Ｋ２，Ｒ］
ＳＭＴ［ＭｉｎＴｉｃｋｓＳｙｓｔｅｍ］。
【１１４５】
ここで、認証チップはシステムへ挿入するための準備が完了している。認証チップは完全にプログラムされている。システム認証チップがこの時点で盗まれたならば、複製品製造者は、Ｋ１への既知テキスト攻撃に出るために、又はＫ２への部分選択テキスト攻撃に出るために、Ｒ、ＦＫ１［Ｒ］のペアを生成すべくそれらを使用できる。これは、各々が信頼された認証チップを含む多数のシステムの購入と差がない。セキュリティは、認証プロトコルの強度と、Ｋ１及びＫ２のランダム性と、に依存する。
【１１４６】
信頼されない消耗品認証チップのプログラミング
チップが信頼されない消耗品認証チップである場合、プログラミングは信頼されたシステム認証チップのプログラミングとは少し異なる。最初に、Ｒのシード値は０である。それは、Ｍ及びＡｃｃｅｓｓＭｏｄｅの値用の付加的なプログラミングを行う。未使用Ｍ［ｎ］は０でプログラムされ、ランダムＭ［ｎ］はランダムデータでプログラムされる。以下のタスクは、以下の順に、安全なプログラミング環境で行われる：
リセット チップをリセット
ＣＬＲ［］
Ｌｏａｄ Ｒ Ｒ（１６０ビットレジスタ）に０をロード
ＳＳＩ［Ｋ１，Ｋ２，Ｒ］
Ｌｏａｄ Ｘ Ｘ（２５６ビットレジスタ）に０をロード
Ｓｅｔ 適当なＭ［ｎ］に対応したＸに物理的ランダムデータをセット
ＷＲ［Ｘ］
Ｌｏａｄ Ｙ Ｙ（３２ビットレジスタ）に０をロード
Ｓｅｔ 適当なＭ［ｎ］に対応したＹにリードオンリーアクセスモードをセット
ＳＡＭ［Ｙ］
ＳＭＴ［ＭｉｎＴｉｃｋｓＣｏｎｓｕｍａｂｌｅ］。
【１１４７】
ここで、信頼されない消耗品チップは一般的な状態データでプログラムする準備が完了している。認証チップがこの時点で盗まれたならば、攻撃者は、制限選択テキスト攻撃を実行できる。最もよい状況では、Ｍの一部分はリードオンリー（０及びランダムデータ）であり、Ｍの残りは攻撃者によって（ＷＲコマンドを用いて）完全に選択される。攻撃者による多数のＲＤ呼び出しは、限定されたＭに対するＦＫ２［Ｍ｜Ｒ］を獲得する。最悪の状況では、Ｍは攻撃者によって完全に選択される（なぜならば、２５６ビットの全てが状態データに使用されるためである）。しかし、どちらの場合でも、攻撃者はＲの値を選択できない。なぜならば、ＲはＲＮＤへの呼び出しによってシステム認証チップから供給されるためである。選択されたＲを獲得する唯一の方法は、ブルートフォース攻撃である。ステージ４及び５が同じプログラミングステーションで実行された場合（好ましく、且つ理想的な状況）、認証チップはステージ間で取り外せないことに注意すべきである。この場合、認証チップがこの時点で盗まれる可能性はない。認証チップを１回でプログラムするか、又は２回でプログラムするかの決定は、システム／消耗品製造者の要求次第である。
【１１４８】
ステージ５：状態データ及びアクセスモードのプログラム
このステージは、消耗品認証チップの場合だけに必要である。なぜならば、Ｍ及びＡｃｃｅｓｓＭｏｄｅレジスタはシステム認証チップ上では変更できないからである。Ｍ［ｎ］の未使用及びランダム値は既にステージ４でプログラムされている。残りの状態データをプログラムする必要があり、関連したＡｃｃｅｓｓＭｏｄｅ値をセットする。このステージの速度は、ＭｉｎＴｉｃｋｓレジスタに格納された値によって制限されることに注意する必要がある。このステージは、ステージ４とステージ５が実行される場所／時間の物理的場所の違い又は時間の違いを考慮して、ステージ４から分離されている。理想的には、ステージ４及び５は同時に同じプログラミングステーションで実行される。ステージ４は有効認証チップを生成するが、それらに初期状態値（０以外）をロードしない。これは、チップのプログラミングを消耗品の生産ラインの運行と一致させることができる。ステージ５は何回も実行し、毎回、異なる状態データ値及びアクセスモード値を設定することが可能であるが、１回だけ実行され、残りの全ての状態データ値をセットし、残りの全てのアクセスモード値をセットする可能性の方が高い。例えば、生産ラインがセットアップされ、認証チップのバッチ番号及びシリアル番号が生産される物理的な消耗品に応じて生成される。これを一致させることは、状態データが物理的に異なる工場でロードされる場合にはかなり難しくなる。
【１１４９】
ステージ５のプロセスは、最初に、チップが有効消耗品チップであることを保証するために検査を行い、ここでは、認証チップからデータを収集するＲＤが含まれ、次に、初期データ値のＷＲが行われ、更に、新しいデータ値を永久的にセットするためＳＡＭが行われる。これらのステップの概要を次に記載する：
ＩｓＴｒｕｓｔｅｄ＝ＧＩＴ［］；
ＩｓＴｒｕｓｔｅｄがセットされているならば、エラー（間違った種類のチップ！）で終了する；
有効な入力ペアを取得するため有効システムチップのＲＮＤを呼び出し；
有効な入力ペアを渡して、プログラムされるべきチップのＲＤを呼び出し；
認証チップのＲＤからの結果をＸ（２５６ビットレジスタ）にロードする；
Ｘ及び消耗品チップが有効であることを保証するため有効システムチップのＴＳＴを呼び
出し；
ＴＳＴが０を返したならば、エラー（システムに対し間違った消耗品チップ）で終了する。
Ｘのビットに初期状態値をセット；
ＷＲ［Ｘ］；
Ｙ（３２ビットレジスタ）に０をロード；
新しい状態値のためのアクセスモードに対応したＹのビットをセット；
ＳＡＭ［Ｙ］。
【１１５０】
勿論、検証（ステージ１から７）は、ステージ４及び５が同じプログラミングステーションで次々と行われる場合には行わなくてもよい。しかし、この検証は、ステージ５がステージ４とは別個のプログラミングプロセスとして実行される他の全ての状況では行われるべきである。これらの認証チップがここで盗まれた場合には、それらは既に特定の消耗品で使用するためにプログラムされている。攻撃者は、盗んだチップを複製消耗品に取り付けることができる。このような盗難は、複製された製品の個数を盗難されたチップの個数に制限する。１回の盗難では、複製品製造者が費用対効果に優れたビジネスを行うために十分な供給数が得られない。このチップの別の用途は、攻撃者が部分選択テキスト攻撃又はブルートフォース攻撃に出るために、認証チップ付きの同数の消耗品を購入しなくても済むことである。このような攻撃が行われても、鍵の特別な安全性の欠陥はない。
【１１５１】
製造
認証チップの回路は物理的攻撃に対抗できなければならない。製造インプリメンテーションガイドラインの概要を説明し、その後に、チップの物理的防御の仕様を（攻撃の順に）説明する。
【１１５２】
製造のガイドライン
製造に関する認証チップの実装用の一般的なガイドラインを以下に列挙する：
標準プロセス
最小サイズ（なるべく）
クロックフィルタ
雑音発生器
タンパー防止及び検出回路
タンパー検出付き保護メモリ
プログラムコードのローディング用ブート回路
鍵データパス用のＦＥＴの特殊実装
可能な場所でのポリシリコン層内のデータコネクション
過小過多電力検出ユニット
テスト回路無し。
【１１５３】
標準プロセス
認証チップは（フラッシュのような）標準的な製造プロセスで実装できる。これは、製造場所の非常に広範囲の選択を可能にさせること
明確であり、且つ正常に動作するテクノロジーを使用すること
コストを低減すること
を充たすために必要である。標準プロセスは物理的な保護メカニズムを可能にさせることに注意する必要がある。
【１１５４】
最小サイズ
認証チップ５３は、低コスト消耗品のための認証メカニズムとして組み込むことができるように製造コストを低くしなければならない。したがって、チップサイズはできるだけ小さいままにすることが望ましい。各認証チップは、８０２ビットの不揮発性メモリが必要である。その上、最適化されたＨＭＡＣ−ＳＨＡ１に必要な記憶容量は１０２４ビットである。チップの残りの部分（状態機械、プロセッサ、ＣＰＵ、又はプロトコル３を実施するために選択されたもの）は、トランジスタの個数が最小限に抑えられ、チップ当たりのコストが最小限になるように最低限に維持される。秘密鍵情報を保有する回路面積、また亜ｈ、鍵に関する情報が漏れる虞のある回路面積も最小限に抑えられるべきである（特殊データパスのための以下のノンフラッシングＣＭＯＳを参照せよ）。
【１１５５】
クロックフィルタ
認証チップ回路は特定のクロック速度レンジで動作するように設計される。ユーザはクロック信号を直接供給するので、攻撃者は、処理中の特定の時点で回路に乱調状態を生じさせ用とする可能性がある。この一例は、高いクロック速度（回路が設計対象とした速度よりも高い）は、ＸＯＲが適切に動作することを妨げ、２個の入力のうちの最初の入力がそのまま返される場合である。このようなスタイルの過渡現象障害攻撃は、秘密鍵情報を復元する際に非常に有効である。ここらか学ぶべきことは、入力クロック信号は信頼できないということである。入力クロック信号は信頼できないので、最大周波数までで動作するように制限されるべきである。これはいろいろな方法で実現できる。クロック信号をフィルタ処理する一つの方法は、「エッジオン」を遅延器へ渡すエッジ検出ユニットを使用することであり、次に、遅延によって入力クロック信号の通過を許可する。図１７４は、クロックフィルタ内のクロック信号フローの説明図である。遅延は、最大クロック速度が特定の周波数（例えば、４ＭＨｚ）になるようにセットされる。この遅延はプログラマブルではなく、固定であることに注意すべきである。フィルタ処理されたクロック信号は、必要に応じて内部で更に分周される。
【１１５６】
雑音発生器
各認証チップは連続した回路雑音を発生する雑音発生器を含む。雑音は、チップの通常の動作からの他の電磁放射と干渉し、雑音をＩｄｄ信号に加える。雑音発生器の設置は、放射波長の長さのために認証チップに問題を起こさない。雑音発生器は、電子雑音、クロックサイクル毎の複数状態変化を発生し、タンパー防止及び検出回路用の疑似ランダムビットソースとして使用される。雑音発生器の簡単な実装は、非零の数でシードされた６４ビットＬＦＳＲである。雑音発生器で使用されるクロックは、できるだけ多くの雑音を発生させるため、チップの最大クロックレートで動く。
【１１５７】
タンパー防止及び検出回路
１組の回路が認証チップへの物理的攻撃のテスト及び防止のために必要である。しかし、実際に攻撃として検出される者は、意図的な物理的攻撃ではないかもしれない。したがって、認証チップ内で以下の２タイプの攻撃、即ち、
物理的攻撃の出現を確信できる場合
物理的攻撃の出現を確信できない場合
を区別することが重要である。
【１１５８】
この２タイプの検出は、検出の結果として実行されることが違う。第１のケース、即ち、物理的攻撃の出現を確信できる場合、フラッシュメモリ鍵情報の消去が目的にかなった動作である。第２のケース、即ち、物理的攻撃の出現を確信できない場合、何かの間違いがあるかもしれない。動作を行うべきではあるが、秘密鍵情報を消去する動作ではない。第２のケースでとるべき適切な動作は、チップリセットである。検出されたものがチップに永久的な損傷を加える攻撃であるならば、次にも同じ状態が出現し、チップは再度リセットする。これに対して、検出されたものがチップの通常の動作環境の一部であるならば、このリセットは鍵を損ねない。
【１１５９】
回路が状況を理解できない事象の良い例は、電源誤動作である。この誤動作は、鍵に関する情報を暴こうとする意図的な攻撃かもしれない。しかし、それは、接続間違い、又は単に、電源遮断シーケンスの開始かもしれない。したがって、チップをリセットだけすることが最良であり、鍵を消去しない。チップが電源遮断中であれば、何も失われない。システムが故障している場合、リセットの繰り返しによって、消費者はシステムを修理する。両方のケースで、消耗品は損なわれていない。回路が状況を理解できる事象の良い例は、チップ内のデータラインの切断である。この攻撃が何らかの方法で検出された場合、これは、チップの故障（製造欠陥）、又は攻撃の結果に限られる。何れのケースでも、秘密情報の消去は、目的にかなった選択すべきステップである。
【１１６０】
この結果として、各認証チップは図示されるように２本のタンパー検出ラインを含む。一方は明確な攻撃用であり、もう一方は攻撃可能性のためのものである。これらのタンパー検出ラインには、多数のタンパー検出テストユニットが接続され、各ユニットは様々な形態のタンパーリングをテストする。その上、タンパー検出ライン及び回路自体は不正に手を加えられないことを保証したい。
【１１６１】
タンパー検出ラインの一方の端は、（一般的な動作回路よりも高速でクロッキングする）疑似ランダムビットのソースである。上記の雑音発生器回路は適当なソースである。生成されたビットは、２種類のパスを通り、一方のパスは原データを搬送し、他方は原データの反転を搬送する。これらのビットを搬送する配線は、一般的なチップ回路（例えば、メモリ、鍵操作回路等）よりも上の層にある。配線はランダムビット発生器もカバーする。ビットは、ＸＯＲゲートによって多数の場所で再結合される。ビットが異なる場合（そうあるべきである）、１が出力され、特定のユニットによって使用される（例えば、メモリ読み出しからの各出力ビットはこのビット値とＡＮＤ演算される）。ラインは、最終的に、フラッシュメモリ消去回路に集まり、そこで、ＸＯＲからの０によって完全な消去がトリガーされる。ラインには多数のトリガーが取り付けられ、各々はチップ上の物理的攻撃を検出する。各トリガーは、ＧＮＤへ繋がれた大型ｎＭＯＳトランジスタを有する。タンパー検出ラインは、このｎＭＯＳトランジスタを物理的に通る。テストが失敗したとき、トリガーはタンパー検出ラインを０にする。ＸＯＲテストは、このクロックサイクル、又は次のクロックサイクル（平均的に）の何れかで失敗し、チップをリセット又は消去する。図１７５は、テストと、消去回路又はリセット回路の何れかに接続されたＸＯＲと、を用いるタンパー検出回路の基本原理の説明図である。
【１１６２】
タンパー検出ラインは、図１７６の大型ｎＭＯＳトランジスタのレイアウトに示されているように、各Ｔｅｓｔの出力トランジスタのドレインを通る。タンパー検出ラインは切断できない。なぜならば、これは、ランダムソースからの１と０の流れを止めるからである。それにより、ＸＯＲテストは失敗する。タンパー検出ラインは、各テストを物理的に通るので、タンパー検出ラインを切断することなく、特定のテストを除去することは不可能である。重要なことは、ＸＯＲは、攻撃の機会を減らすため、タンパー検出ラインに沿って様々な場所からの値を取ることである。図１７７は、チップの様々な部分で使用されるタンパー検出ラインから多数のＸＯＲをとる状況を示している。これらのＸＯＲの各々は、各ユニット又はサブユニットで使用されるチップ正常ビットＣｈｉｐＯＫを生成しているとみなすことができる。
【１１６３】
サンプル用途としては、各ユニットにＯＫビットを設け、これを各サイクルで与えられたＣｈｉｐＯＫビットとＡＮＤ演算することがある。ＯＫビットはリセットで１がロードされる。ＯＫビットが０であるならば、ユニットは次のリセットまで失敗（フェイル）である。タンパー検出ラインが正しく機能するならば、チップは、リセットを行うか、又は全ての鍵情報を消去する。リセット回路又は消去回路が破壊されているならば、このユニットは機能しないので、攻撃者を阻止する。リセットライン及び消去ライン、並びに、関連した回路の行き先は、非常に状況に敏感である。それは、個別のタンパーテストと非常に類似した方法で保護されるべきである。攻撃者がリセット回路に繋がる配線を簡単に切断できるのであれば、リセットパルスを生成しても意味がない。実際の実装形態は、リセットでクリアされるべき項目と、それらの項目をクリアする方法と、に依存する部分が大きい。
【１１６４】
最後に、図１７８は、タンパーラインがチップの雑音発生器回路を保護する様子を示す図である。発生器及びＮＯＴゲートは同じ高さにあり、一方、タンパー検出ラインは発生器よりも高いところを通る。
【１１６５】
タンパー検出付き保護メモリ
秘密情報又はプログラムコードはフラッシュメモリに記憶するだけでは不十分である。フラッシュメモリ及びＲＡＭは、プログラムコード又は鍵情報の特定のビットを変更（又はセット）使用とする攻撃者から保護されなければならない。使用されるメカニズムは、（上述の）タンパー検出回路で使用されているメカニズムに準拠する。ソリューションの第１の部分は、タンパー検出ラインが各フラッシュ又はＲＡＭビットの直ぐ上を確実に通ることである。これは、攻撃者がフラッシュ又はＲＡＭの内容をプローブできないことを保証する。配線の保護部の破損はタンパー検出ラインの切断である。この破損は、消去信号をセットするので、メモリの内容が消去される。タンパー検出ライン上の高周波雑音も受動的な観測の妨げになる。
【１１６６】
フラッシュに対するソリューションの第２の部分は、多重レベルデータ記憶装置を使用し、しかも、それらの多重レベルのうちのサブセットだけを有効ビット表現のために使用することである。一般的に、多重レベルフラッシュ記憶装置が使用されるとき、単一のフローティングゲートが２ビット以上を保持する。例えば、４電圧状態トランジスタは、２ビットを表現できる。最小電圧及び最大電圧がそれぞれ００及び１１で表すことにすると、２個の中間電圧は０１及び１０を表す。認証チップの場合、単一ビットを表現するために２個の中間電圧を使用し、両端の２個は無効状態であるとみなす。攻撃者がゲートの回路を閉じる、又は切断することにより、ビットの状態を強制的にある方向又は別の方向にさせようとした場合に、無効電圧（従って、無効状態）が現れる。
【１１６７】
ＲＡＭに対するソリューションの第２の部分は、パリティビットを使用することである。レジスタのデータ部分は（攻撃後には一致しなくなる）パリティビットを使って検査できる。フラッシュ及びＲＡＭから到来するビットは、共通タンパー検出ラインに接続された（１ビットに一つずつの）多数のテストユニットによって確認される。タンパー検出回路は、データが通過する最初の回路である（したがって、攻撃者によるデータラインの切断を阻止する）。
【１１６８】
プログラムコードのローディング用ブート回路
プログラムコードは、ＲＯＭではなく、多重レベルフラッシュに保持されるべきである。なぜならば、ＲＯＭはテストできない方法で変更されやすいからである。したがって、ブートメカニズムは、プログラムをフラッシュメモリに取り込むために必要である（フラッシュメモリは製造後中間状態になっている）。ブート回路はＲＯＭ内には置かれず、小型の状態機械で十分である。そうでなければ、ブートコードは検出できない方法によって変更される。ブート回路は、全てのフラッシュメモリを消去し、消去が正しく動作したことを確認し、次に、プログラムコードをロードする。フラッシュメモリは、プログラムをローディングする前に消去しなければならない。そうでなければ、攻撃者はチップをブート状態に置き、既存の鍵を抽出しただけのプログラムをロードすることができる。状態機械は、新しいプログラムコードをロードする前に、全てのフラッシュメモリがクリアされていることを保証するため（攻撃者が消去ラインを切断していないことを保証するため）検査を行う。プログラムコードのローディングは、（鍵のような）秘密情報がロードされる前に、安全なプログラミングステーションによって行われる。
【１１６９】
鍵データパス用の特殊なＦＥＴの実装
ＣＭＯＳインバータ（ｎＭＯＳトランジスタと組み合わされたｐＭＯＳトランジスタを含む）場合の通常のＦＥＴ実装の状況が図１７９に示されている。遷移中に、ｎＭＯＳトランジスタとｐＭＯＳトランジスタの両方が中間的な抵抗値をもつ短い期間が存在する。その結果としての電源−グラウンド短絡回路は、電流を一時的に増大させ、実際上、ＣＭＯＳ装置によって消費される電流の大部分を占める。少量の赤外線光が短絡回路の期間に放出され、シリコン基板を介して観測することができる（シリコンは赤外線を透過する）。また、少量の光がトランジスタゲート容量と伝送ライン容量の充電中及び放電中に放出される。
【１１７０】
秘密鍵情報を操作する回路の場合、このような情報は秘匿されなければならない。代替的なノンフラッシングＣＭＯＳ実装が、鍵、又はその鍵に基づいて部分的に計算された値を操作する全てのデータパスのため使用される。二つの重なり合わないクロックφ１及びφ２の使用によって、フラッシュしないメカニズムが得られる。φ１は全てのｎＭＯＳトランジスタの第２ゲートに接続され、φ２は全てのｐＭＯＳトランジスタの第２ゲートに接続される。遷移は、クロックと組み合わされた場合に発生する。φ１及びφ２は重なり合わないので、ｐＭＯＳ及びｎＭＯＳトランジスタは、同時に中間的な抵抗値をとることがない。その構成は図１８０に示されている。
【１１７１】
最後に、通常のＣＭＯＳインバータは、重要なノンフラッシングＣＭＯＳコンポーネントの近傍に配置することができる。これらのインバータは上記のタンパー検出ラインからそれらの入力信号を取り出す。タンパー検出ラインは通常の動作回路の何倍も高速に動作するので、正味の影響は、ノンフラッシングＣＭＯＳコンポーネントの各々の場所付近に高いレートで生じる光バーストである。明るい光は、付近の弱い光の観測を邪魔するので、観測者は、チップそのものでどのようなスイッチング動作が行われているかを検出し得ない。これらの通常のＣＭＯＳインバータは、回路雑音の量を効果的に増加させ、ＳＮ比を低下させ、役に立つＥＭＩを覆い隠す。
【１１７２】
ノンフラッシングＣＭＯＳの使用によって多数の副作用が現れる：
チップの実効速度は、１クロックサイクル当たりのクロック立ち上がり時間の２倍だけ減少する。これは、認証チップの場合、問題にならない；
ノンフラッシングＣＭＯＳによって引き出される電流量が減少する（なぜならば、短絡回路が現れないからである）。しかし、これは、通常のＣＭＯＳインバータの使用によって相殺される；
クロックの配線によってチップ面積が増加し、特に、φ１及びφ２の多数のバージョンが様々な伝搬のレベルを考慮に入れるために要求されるからである。チップ面積の推定量は通常の実装の２倍である；
認証チップのフラッシュしないエリアの設計は、通常のＣＭＯＳ設計を用いた場合よりも多少複雑になる。特に、標準的なセルコンポーネントが使用できず、そのエリアがフルカスタム化されるからである。これは、認証チップのように小さいものの場合、特に、チップ全体をこの方法で保護しなくても構わないときには、問題にならない。
【１１７３】
可能な場所でのポリシリコン層内の配線
どこでも可能であれば、鍵又は秘密データが流れる配線は、ポリシリコン層内に作られるべきである。必要であれば、メタル１に設けられるが、決して（タンパー検出ラインを含む）最上部のメタル層に設けるべきではない。
【１１７４】
過小過多電力検出ユニット
各認証チップは、電源攻撃を妨げるため、過小過多電力検出ユニットが必要である。過小過多電力検出ユニットは、電源誤動作を検出し、電源レベルがある許容範囲に収まることを保証するため、電圧基準に対して電源レベルをテストする。このユニットは、単一の電圧基準と、２個のコンパレータを含む。過小過多電力検出ユニットは、リセットタンパー検出ラインに接続してもよく、これにより、トリガーされたときにリセットを引き起こす。過小過多電力検出ユニットの副作用は、電源遮断中に電圧が降下したとき、リセットがトリガーされ、作業レジスタを消去することである。
【１１７５】
テスト回路無し
認証チップ上のテストハードウェアは簡単に脆弱性を持ち込み得る。その結果として、認証チップは、ＢＩＳＴ又はスキャンパスを含むべきではない。したがって、認証チップは外部テストベクトルを用いてテスト可能にされる。これは、認証チップが複雑ではないので実現可能である。
【１１７６】
ＲＯＭ読み出し
この攻撃は、鍵がアドレス指定可能なＲＯＭに記憶されていることに依存する。各認証チップはその認証鍵を、アドレス指定可能なＲＯＭではなく内部フラッシュメモリに記憶しているので、この攻撃は無関係である。
【１１７７】
チップのリバースエンジニアリング
チップのリバースエンジニアリングは、認証の安全性がアルゴリズムに由来している場合に限り有用である。しかし、本発明の認証チップは、アルゴリズムの秘密性ではなく、秘密鍵に依存している。これに対して、本発明の認証アルゴリズムは公開されていて、いずれにしても、大量生産消耗品の攻撃者は、チップの内部の詳細な設計図を獲得する可能性があったと考えられる。これらの要因から見て、チップ自体のリバースエンジニアリングは、記憶されたデータとは対照的に、脅威ではない。
【１１７８】
認証プロセスの不当使用
この攻撃がとり得る形態は幾つかあり、各々の形態は成功の程度に違いがある。全てのケースにおいて、複製品製造者はシステム設計と消耗品設計の両方を入手できると考えられる。ある攻撃者は、認証コードを生成するのではなく、システムを騙して有効なコードを返すチップを構築しようとする。この攻撃は以下の二つの理由から実現不可能である。第１の理由は、システム認証チップ及び消耗品認証チップは、物理的には同じであるとしても、別々にプログラムされている点にある。特に、ＲＤオペコード及びＲＮＤオペコードは同一であり、ＷＲオペコードとＴＳＴオペコードも同様である。システム認証チップはＲＤコマンドを実行できない。なぜならば、全ての呼び出しは、ＲＤではなく、ＲＮＤへの呼び出しとして解釈されるからである。この攻撃が失敗する第２の理由は、別々のシリアルデータラインがシステムからシステム認証チップ及び消耗品認証チップへ設けられるからである。その結果として、どちらのチップも、もう一方へ送信される内容、或いは、もう一方から受信される内容を見ることができないからである。攻撃者が、（消耗品残量をデクリメントする）ＷＲコマンドを無視する複製チップを構築した場合、プロトコル３は、その後のＲＤがＷＲは出現しなかったことを検出することを保証する。システムは、したがって、消耗品を使用しなくなり、攻撃者を阻止する。これは、攻撃者が認証前に接触の欠損をシミュレートした場合にも成り立ち、認証が行われないので、消耗品の使用は発生しない。したがって、攻撃者は、複製消耗品が受け付けられるように各システムを変更する範囲に制限される。
【１１７９】
システムの変更
変更の最も簡単な方法は、システムの認証チップを、ＴＳＴへの呼び出し毎に成功だけを通知するチップと置き換えることである。これは、認証毎に何回もＴＳＴを呼び出し、最初の数回は偽の値を与え、ＴＳＴからの失敗の通知を要求するシステムによって妨げられる。ＴＳＴへの最後の呼び出しは成功することが予想される。ＴＳＴの偽の呼び出しの回数は、ＲＤ、又はシステムクロックから戻された結果の一部分から決定してもよい。残念ながら、攻撃者は、単に、システムを書き換えることができるので、新しいシステム複製認証チップ５３は、消耗品チップ又はクロックから返された結果を監視できる。複製システム認証チップは、監視された値がそのＴＳＴ関数へ与えられたときに、成功しか返さない。複製消耗品はＲＤのハッシュ結果として任意の値を返すことができ、複製システムチップはその値を有効であることを明らかにする。したがって、システムがシステム認証チップを何回も呼び出しても意味がない。なぜならば、書き換え攻撃は、全てのシステムに対してではなく、再配線されたシステムだけに対して正しく動作するからである。システムに対する類似した攻撃の形態は、システムＲＯＭの取り替えである。ＲＯＭプログラムコードは、認証が行われることの無いように変更可能である。これに関しては何もできない。なぜならば、システムは消費者の手にあるからである。勿論、これはあらゆる保証を無効にするが、消費者は、複製消耗品が非常に安価であり、且つ本物の品物よりも簡単に入手できるのであれば、変更する価値があると考えるであろう。
【１１８０】
システム／消耗品製造者は、したがって、この種類の攻撃がどの程度起こり得るかを判断しなければならない。このような調査は、システム及び消耗品の価格構成、システムサービスの頻度、物理的な変更を加えたときの消費者の利益、消費者がその変更を実行するために出向く場所を当然に含む。システムを変更する限界のケースは、複製品製造者が、複製消耗品を必要とする完全な複製システムを提供する場合である。これは、単なる競合、又は特許権の侵害である。いずれにしても、これは認証チップの目的の範囲外であり、複製される技術やサービスに依存する。
【１１８１】
従来のプロービングによるチップ動作の直接視
チップ動作を視察するためには、チップは動作していなければならない。しかし、タンパー防止及び検出回路は、鍵を処理又は保持するチップの区域を覆う。これらの区域を、タンパー防止ラインを通して見ることは不可能である。攻撃者は、単にタンパー防止層を通してチップをスライスできない。なぜならば、そうすることによって、タンパー検出ラインが破断し、電源投入時に全ての鍵を消去するからである。単に消去回路を破壊するだけでは不十分である。なぜならば、認証チップ内の多数のユニットに供給される多数のＣｈｉｐＯＫビット（このとき全て０）は、チップの通常の動作回路の機能を停止させるからである。攻撃のためにチップをセットアップするためには、攻撃者は、タンパー検出ラインを削除し、フラッシュメモリの消去を停止し、ＣｈｉｐＯＫラインを信頼していたコンポーネントを何とかして書き換えることが必要である。たとえ、この全てを実行できたとしても、チップをこのレベルまでスライスする動作は、鍵を保持する不揮発性メモリ内の電荷パターンを殆ど破壊し、プロセスを無益にするであろう。
【１１８２】
不揮発性メモリの直接視
認証チップがフラッシュメモリのフローティングゲートを露出させるようにスライスされ、それらを放電させない場合、鍵は、おそらくＳＴＭ又はＳＫＭを用いて直接視できるであろう。しかし、ゲートを放電させずにチップをこのレベルまでスライスすることは、おそらく不可能である。湿式エッチング、プラズマエッチング、イオンミリング、又は化学機械研磨は、ほぼ確実にフローティングゲート上に存在する小さい電荷を放出する。これは、通常のフラッシュメモリの場合に成り立つが、多重レベルフラッシュメモリの場合にはより確かである。
【１１８３】
状態変化によって生じる光バーストの監視
秘密鍵情報を操作する回路の全ての区域は、上記のノンフラッシングＣＭＯＳに実現される。これは、大部分の光バーストの放出を阻止する。ノンフラッシングＣＭＯＳの直ぐ近くに配置された通常のＣＭＯＳインバータは、キャパシタの充電及び放電によって生じる僅かな放射を見えなくする。インバータはタンパー検出回路に接続されるので、インバータは、ノンフラッシングＣＭＯＳの状態変化毎に何回も（高いクロックレートで）状態を変化する。
【１１８４】
ＥＭＩの監視
上記の雑音発生器は回路雑音を誘起する。雑音は、チップの通常の動作からの他の電磁放射を妨害し、内部データ転送の有意な読み出しが曖昧になる。
【１１８５】
Ｉ ｄｄ 変動の監視
この種の攻撃に対するソリューションは、Ｉｄｄ信号におけるＳＮ比を減少させることである。これは、回路の雑音量を増大させ、信号量を減少させることにより実現される。雑音発生器回路（これは、ＥＭＩ攻撃に対する防御としても機能する）は、Ｉｄｄ中の重要な情報を目立たなくするため、サイクル毎に十分な状態変化を引き起こす。その上、チップの鍵を伝搬するデータパスの特別なノンフラッシングＣＭＯＳ実装は、状態変化が生じたときに電流が流れることを阻止する。これは、信号量を減少させる利点がある。
【１１８６】
差分故障解析
差分故障ビット誤りは、イオン化、マイクロ波放射、又は環境ストレスによって、目標とした形ではなく、取り込まれる。この種の攻撃の最も起こりやすい影響は、フラッシュメモリの変更（無効な状態を引き起こす）又はＲＡＭの変更（不良パリティ）である。無効な状態及び不良なパリティは、タンパー検出回路によって検出され、鍵の消去を生じさせる。タンパー検出ラインは鍵操作回路を覆うので、鍵操作回路に取り込まれたあらゆる誤りは、タンパー検出ラインの誤りによって反映される。タンパー検出ラインが影響されるならば、チップは、継続的にリセットをするか、又は単にパワーアップ時に鍵を消去し、攻撃を無益にする。目標としていない攻撃に頼り、「チップのちょうど良い部分がちょうど良い方法で影響を受ける」ことを望むのではなく、攻撃者は、（上書き攻撃、ゲート破壊等の）目標とした故障を持ち込むことをやってみる方がよい。
【１１８７】
クロック誤作動攻撃
（上記の）クロックフィルタはクロック誤動作攻撃の実現性を除外する。
【１１８８】
電源攻撃
（上記の）過小過大電力検出ユニットは電源攻撃の実現性を除外する。
【１１８９】
ＲＯＭの上書き
認証チップは、プログラムコード、鍵、及び秘密情報を、ＲＯＭではなく、フラッシュメモリに格納する。したがって、この攻撃は可能性がない。
【１１９０】
ＥＥＰＲＯＭ／フラッシュの変更
認証チップは、プログラムコード、鍵、及び秘密情報をフラッシュメモリに格納する。しかし、フラッシュメモリは、２本のタンパー防止及び検出ラインによって覆われている。これらのラインの何れか一方が（ゲートを破壊するプロセスにおいて）破断されると、攻撃はパワーアップ時に検出され、各チップは、（連続的に）リセットするか、又はフラッシュメモリから鍵を消去する。しかし、たとえ、攻撃者が何とかしてフラッシュメモリのビットへアクセスし、特定のビットを保持しているゲートを破壊するか、若しくは、省くことができるとしても、これは、そのビットを強制的に無充電、又はフル充電の状態にする。これらはどちらも、認証チップの多重レベルフラッシュメモリの使用法では無効状態である（二つの中間状態だけが有効である）。データ値がフラッシュから転送されたとき、検出回路は、消去タンパー検出ラインをトリガーさせ、これにより、フラッシュメモリの残りの部分を消去し、チップをリセットする。したがって、ＥＥＰＲＯＭ／フラッシュメモリの変更攻撃は無益である。
【１１９１】
ゲート破壊攻撃
ゲート破壊攻撃は、単一ゲートを変更し、動作中にチップに情報を暴露させる攻撃者の能力に依存している。しかし、秘密情報を操作する回路は、２本のタンパー防止及び検出ラインの一方によって覆われている。これらのラインの何れか一方が（ゲートを破壊するプロセスにおいて）破断されると、攻撃はパワーアップ時に検出され、各チップは、（連続的に）リセットするか、又はフラッシュメモリから鍵を消去する。この種の攻撃に出るためには、攻撃者は、最初に、どのゲートを目標にすべきかを決定するためにチップをリバースエンジニアリングしなければならない。目標ゲートの場所が決定された後、攻撃者は、保護しているタンパー検出ラインを破断し、フラッシュメモリの消去を停止し、ＣｈｉｐＯＫラインを信頼していたコンポーネントを何とかして書き換えることが必要である。回路の書き換えはチップをスライスすることなく実行できず、たとえ、実行できたとしても、チップをこのレベルまでスライスする動作は、鍵を保持する不揮発性メモリ内の電荷パターンを殆ど破壊し、プロセスを無益にするであろう。
【１１９２】
上書き攻撃
上書き攻撃は、鍵の個々のビットを、その前の値を知ることなく、セットし得ることに依存している。それは、従来のプロービング攻撃と同じようにチップをプロービングし、ゲート破壊攻撃と同じようにゲートを破壊することに依存する。これらの両方の攻撃は（それぞれのセクションで説明したように）タンパー防止及び検出回路とＣｈｉｐＯＫラインを使用しているので成功しない。しかし、たとえ、攻撃者が何とかしてフラッシュメモリのビットへアクセスし、特定のビットを保持しているゲートを破壊するか、若しくは、省くことができるとしても、これは、そのビットを強制的に無充電、又はフル充電の状態にする。これらはどちらも、認証チップの多重レベルフラッシュメモリの使用法では無効状態である（二つの中間状態だけが有効である）。データ値がフラッシュから転送されたとき、検出回路は、消去タンパー検出ラインをトリガーさせ、これにより、フラッシュメモリの残りの部分を消去し、チップをリセットする。同じように、ＲＡＭから読み出された改ざんされている値のパリティチェックによって、消去タンパー検出ラインがトリガーされる。したがって、上書き攻撃は無益である。
【１１９３】
残留メモリ攻撃
認証チップ内の作業用レジスタ又はＲＡＭは、電源が取り外されたとき、認証鍵の一部を保持している。作業用レジスタ及びＲＡＭは、電源の取り外し後、ある時間その情報を保持し続ける。チップがスライスされ、レジスタ／ＲＡＭのゲートが、それらを放電させることなく露出されたとき、データは、ＳＴＭを使用して、おそらく直接視できるであろう。第１の防御は、上述の電源誤動作攻撃に対する防御の説明からわかる。電源が取り外されると、リセット状態がメモリのクリアを引き起こすのとちょうど同じように、全てのレジスタ及びＲＡＭがクリアされる。この攻撃が成功する見込みは、フラッシュメモリの読み出しの見込みよりもひくり。ＲＡＭ電荷は（本質的に）フラッシュメモリよりも簡単に失われる。ＲＡＭを明らかにするためのチップのスライス化は、（電荷が、単に、メモリがリフレッシュされていないこと、及びスライス化を実行するために要する時間を原因として失われていないとしても）確実に電荷を失わせる。したがって、この攻撃は無益である。
【１１９４】
チップ窃盗攻撃
認証チップの耐用期間には、区別可能なフェーズが存在する。チップは、以下のステージの何れかのときに盗まれる可能性がある：
製造後、鍵をプログラミングする前；
鍵のプログラミング後、状態データをプログラミングする前；
状態データのプログラミング後、消耗品又はシステムに挿入する前；
システム又は消耗品に挿入された後。
【１１９５】
チップ製造とプログラミングステーションの間の盗難は、複製品製造者にブランクチップを与えるだけである。これは、認証チップの販売を危うくするだけであり、認証チップによって認証されるものはない。プログラミングステーションは、消耗品及びシステム製品鍵をもつ唯一のメカニズムであり、複製品製造者はチップを正しい鍵でプログラミングできない。複製品製造者は、自分専用のシステム及び消耗品用にブランクチップをプログラミングすることは可能であるが、それらの品を見破られずに販売することは困難であろう。盗難の第２の形態は、認証チップが２以上の別個のプログラミングフェーズを通るような状況だけで起こり得る。これは起こり得るが、可能性は低い。いずれにしても、最悪の状況は、状態データがプログラミングされておらず、全てのＭがリード／ライトになっている場合である。このケースでは、攻撃者はチップに対して適応的選択テキスト攻撃に出ることが可能である。ＨＭＡＣ−ＳＨＡ１アルゴリズムはこの攻撃に対抗できる。盗難の第３の形態は、プログラミングステーションと取付工場との間で行われる。認証チップは、既に特定のシステム用、又は特定の消耗品用にプログラムされている。これらのチップの唯一の用途として、泥棒はこれらを複製システム又は複製消耗品に収容する。複製システムは見当違いであり、複製システムは認証チップ５３を必要とさえしないであろう。複製消耗品の場合、このような盗難は、複製品の数を盗み取られたチップの数に制限する。１回の窃盗は、複製品製造者が費用対効果に優れたビジネスを行うために十分な供給数が得られない。盗難の最後の形態は、システム又は消耗品自体の盗難である。盗難が製造者側で発生した場合、物理的セキュリティプロトコルを強化しなければならない。盗難が他の場所で行われた場合、それは、その品の所有者、及び警察又は保険会社だけの問題である。認証チップが使用するセキュリティメカニズムは、消耗品及びシステムが一般の人の支配下にあることを前提としている。その結果として、それらが盗まれても、鍵の安全性に重大な影響はない。
【１１９６】
認証チップ設計
認証チップは、物理的及び論理的外部インタフェースをもつ。物理的インタフェースは認証チップをどのように物理的システムに接続できるかを規定し、論理的インタフェースはシステムがどのように認証チップと通信できるかを規定する。
【１１９７】
物理的インタフェース
認証チップは、小型の４ピンＣＭＯＳパッケージである（実際の内部サイズは、０．２５μｍフラッシュプロセスを使用する約０．３０ｍｍ２である）。４ピンは、グランド（ＧＮＤ）、クロック（ＣＬＫ）、パワー（Ｐｏｗｅｒ）、及びデータ（Ｄａｔａ）である。パワーは公称電圧である。電圧が公称電圧からある量以上変動すると、チップはリセットする。推奨されるクロック速度は４から１０ＭＨｚである。内部回路は、クロック信号をフィルタ処理し、安全最大クロック速度を超えないことを保証する。データは、シリアルデータラインに沿って、同時に１ビットずつ送受信される。チップは、パワーアップ時、パワーダウン時にリセットを実行する。その上、チップ内のタンパー検出及び防止回路は、攻撃が検出された場合、（検出された攻撃に応じて）チップをリセットさせるか、又はフラッシュメモリを消去させる。特殊プログラミングモードは、ＣＬＫ電圧を特定レベルに保持することによってイネーブル状態にされる。これは次のセクションで更に説明される。
【１１９８】
論理的インタフェース
認証チップは、ノーマルモードとプログラミングモードの二つの動作モードを有する。二つのモードが必要になる理由は、動作プログラムコードは、（安全性の理由から）ＲＯＭではなくフラッシュメモリに記憶されるからである。プログラミングモードは、製造後にテスト目的のため使用され、動作プログラムコードを詰め込み、一方、ノーマルモードは、その後のチップの使用のために用いられる。
【１１９９】
プログラミングモード
プログラミングモードはＣＬＫライン上に特定電圧を所定の時間だけ維持することによって有効にされる。チップがプログラミングモードに入るとき、全てのフラッシュメモリは消去される（全ての秘密鍵情報及びプログラムコードを含む）。認証チップは、次に、消去を検証する。消去が成功であるならば、認証チップは、新しいプログラムコードに対応した３８４バイトのデータを受け取る。バイトは、バイト０からバイト３８３の順に転送される。ビットは、ビット０からビット７の順に転送される。３８４バイト全部のプログラムコードがロードされると、認証チップはハングする。消去が成功しなかった場合、認証チップは全くデータをフラッシュメモリにロードすることなくハングする。チップがプログラムされた後、チップを再スタートすることができる。チップがＣＬＫライン上の通常電圧でリセットされたとき、ノーマルモードに入る。
【１２００】
ノーマルモード
認証チップは、プログラミングモードではないときには、ノーマルモードである。認証チップがノーマルモードでスタートアップしたとき（例えば、パワーアップリセット）、認証チップは、そのときフラッシュメモリのプログラムコード領域に格納されているプログラムを実行する。プログラムコードは、システムと認証チップの間に通信メカニズムを組み込み、システムからのコマンド及びデータを受け取り、出力値を生成する。認証チップはシリアル通信をするので、ビットは同時に１ビットずつ転送される。システムは、簡単なオペレーションコマンドセットによって認証チップと通信する。各コマンドは３ビットオペコードによって定義される。オペコードの解釈は、ＩｓＴｒｕｓｔｅｄビット及びＩｓＷｒｉｔｔｅｎビットの現在値に依存する。
【１２０１】
以下のオペレーションが定義される。
【１２０２】
【表１３０】
Figure 2004536736
Ｏｐ＝オペコード、Ｔ＝ＩｓＴｒｕｓｔｅｄ値、Ｗ＝ＩｓＷｒｉｔｔｅｎ値、
Ｍｎ＝ニューモニック、［ｎ］＝パラメータに必要なビット数。
【１２０３】
この表に定義されていないコマンドは、ＮＯＰ（ノーオペレーション）として解釈される。その例には、（ＩｓＴｒｕｓｔｅｄ値又はＩｓＷｒｉｔｔｅｎ値とは無関係である）オペコード１１０及び１１１と、ＩｓＷｒｉｔｔｅｎ＝０のときのＳＳＩ以外のオペコードと、が含まれる。ＲＤ及びＲＮＤのオペコードは同じであり、ＷＲ及びＴＳＴのオペコードも同じであることに注意する必要がある。オペコードの受け取り後に動かされる実際のコマンドは、（ＩｓＷｒｉｔｔｅｎが１である限り）ＩｓＴｒｕｓｔｅｄビットの現在値に依存する。ＩｓＴｒｕｓｔｅｄビットがクリアされているところでは、ＲＤ及びＷＲ関数が呼び出される。ＩｓＴｒｕｓｔｅｄビットがセットされると、ＲＮＤ及びＴＳＴ関数が呼び出される。２組のコマンドは、信頼されている認証チップと信頼されていない認証チップとの間で相互に排他的である。認証チップ上でコマンドを実行するため、（システムのような）クライアントは、コマンドオペコードと、その後に続く、そのオペコードに必要な入力パラメータと、を送る。オペコードは、最下位ビットから最上位ビットまで送られる。例えば、ＳＳＩコマンドを送るため、ビット１、０及び０がこの順に送られる。各入力パラメータも同じ方法で送られ、最初に最下位ビットから送られ、最後に最上位ビットまでが送られる。戻り値はこの方法で読み出され、最初に最下位ビットが読まれ、最後に最上位ビットが読まれる。クライアントは獲得するビット数がわかっていなければならない。
【１２０４】
一部のケースでは、あるチップのコマンドからの出力ビットは、別のチップのコマンドへの入力ビットとしてそのまま供給される。この一例は、ＲＮＤコマンドとＲＤコマンドである。信頼された認証チップ上のＲＮＤへの呼び出しからの出力ビットはシステムによって保持されなくてもよい。その代わりに、システムは、その出力ビットをそのまま信頼されない認証チップのＲＤコマンドの入力へ転送することができる。各コマンドの説明は、それがその場合であるかを示している。各コマンドは後続のセクションで詳細に検討される。一部のアルゴリズムは、常駐レジスタがフラッシュメモリに保持されているので、特別に設計されている。
【１２０５】
レジスタ
認証チップ内のメモリは認証プロトコルによって要求される変数を記憶するため不揮発性メモリを含む。以下の不揮発性メモリ（フラッシュ）変数が定義される。
【１２０６】
【表１３１】
Figure 2004536736
アーキテクチャ概要
このセクション・章は、認証チップの必要な機能を実装することができる専用ＣＰＵの上位定義を与える。このＣＰＵは汎用ＣＰＵではないことに注意する必要がある。認証ロジックを実装するためオーダーメードされている。ＷＲＩＴＥ、ＴＳＴ、ＲＮＤ等のような認証チップのユーザが目にする認証コマンドは、ＣＰＵ命令セットでかかれた小型プログラムとして全て実装される。ＣＰＵは、３２ビットのアキュムレータ（殆どのオペレーションで使用される）と、多数のレジスタと、を含む。ＣＰＵは、認証ロジックを実装するため専用に仕立てられた８ビット命令を含む。各８ビット命令は、典型的に、４ビットのオペコードと、４ビットのオペランドと、により構成される。
【１２０７】
動作速度
内部クロック周波数リミッタユニットは、チップが所定の周波数よりも速い速度で動作することを防止する。この周波数は、製造中にチップに組み込まれ、変更不可である。この周波数は約４から１０ＭＨｚであることが推奨される。
【１２０８】
コンポジション及びブロック図
認証チップは以下のコンポーネントを含む。
【１２０９】
【表１３２】
Figure 2004536736
図１８１は認証チップの概略ブロック図である。タンパー防止及び検出回路は図示されない。雑音発生器、過小過大電力検出ユニット、及びプログラミングモード検出ユニットは、タンパー防止及び検出回路に接続され、残りのユニットへは接続されない。
【１２１０】
メモリマップ
図１８２はメモリマップの一例を示す図である。認証チップは外部メモリを持たないが、内部メモリを有する。内部メモリは９ビットによってアドレス指定され、３２ビット幅又は８ビット幅である（アドレスに依存する）。３２ビット幅メモリは不揮発性データ、ＨＡＭＣ−ＳＨＡ１のため使用される変数、及び定数を保持するため使用される。８ビット幅メモリは、プログラムと、プログラムによって使用される様々なジャンプテーブルと、を保持するため使用される。アドレス分割（予備メモリレンジを含む）はアドレス生成及び復号化を最適化するため設計される。
【１２１１】
定数
図１８３は定数メモリマップの一例の説明図である。定数領域は３２ビット定数により構成される。これらは、（３２ビットの全部が０、及び３２ビットの全部が１のような）単純な定数、ＨＡＭＣアルゴリズムによって使用される定数、並びに、ＳＨＡ−１アルゴリズムで使用するため必要な定数ｙ０−３及びｈ０−４である。これらの値はリセットによって影響を受けない。定数を利用する唯一のオペコードはＬＤＫである。このケースでは、オペランド及びメモリ配置は、アドレス生成及び復号化を最小限に抑えるため、密接に関連付けられている。
【１２１２】
ＲＡＭ
図１８４はＲＡＭメモリマップの一例の説明図である。ＲＡＭ領域は、認証チップの汎用機能のために必要な３２個のパリティチェック付き３２ビットレジスタを含むが、チップの動作中だけである。ＲＡＭは揮発性メモリであり、一旦電源が取り外されると、値は失われる。実際上、メモリは、（メモリ残留のために）その値をパワーダウン後のある時間は維持するが、パワーアップ後に利用可能であるとは考えられない。これは、この文書の他のセクションで記載されているセキュリティの問題である。ＲＡＭは、ＨＭＡＣ−ＳＨＡ１アルゴリズムで使用される変数、即ち、Ａ−Ｅ、一時変数Ｔ、１６０ビット作業用ハッシュ値のためのスペースＨ、（ＨＭＡＣによって要求される）ハッシュ結果の一時記憶のためのスペースＢ１６０、及び拡張ハッシングメモリの５１２ビット用のスペースＸを含む。全てのＲＡＭ変数は、リセット後に０にクリアされるが、プログラムコードはこれを当てにしてはならない。ＲＡＭアドレスを利用するオペコードは、ＬＤ、ＳＴ、ＡＤＤ、ＬＯＧ、ＸＯＲ及びＰＲＬである。全てのケースで、オペランド及びメモリ配置は、アドレス生成及び復号化を最小限に抑えるため、密接に関連付けられている（マルチワード変数は最上位ワードが先に格納される）。
【１２１３】
フラッシュメモリ−変数
図１８５はフラッシュメモリ変数メモリマップの一例の説明図である。フラッシュメモリ領域は、認証チップ内の不揮発性情報を格納する。フラッシュメモリは、電源の取り外し後もその値を維持し、次に電源が入れられたとき、変化していないことが期待できる。マルチステートフラッシュメモリに保持された不揮発性情報は、２個の１６０ビット鍵（Ｋ１及びＫ２）と、現在ランダム値（Ｒ）と、状態データ（Ｍ）と、ＭｉｎＴｉｃｋｓ値（ＭＴ）と、ＡｃｃｅｓｓＭｏｄｅ値（ＡＭ）と、ＩｓＷｒｉｔｔｅｎ（ＩＳＷ）フラグと、ＩｓＴｒｕｓｔｅｄ（ＩＳＴ）フラグと、を含む。フラッシュ値は、リセットによって変わらないが、プログラミングモードに入ったときに（０に）クリアされる。フラッシュアドレスを利用するオペレーションは、ＬＤ、ＳＴ、ＡＤＤ、ＰＲＬ、ＲＯＲ、ＣＬＲ及びＳＥＴである。全てのケースで、オペランド及びメモリ配置は、アドレス生成及び復号化を最小限に抑えるため、密接に関連付けられている。マルチワード変数Ｋ１、Ｋ２及びＭは、アドレッシングの必要条件のため、最上位ワードから先に格納される。使用されるアドレッシングスキームは、Ｎで始まり、０で終わるインデックスによるベースアドレスオフセットである。このようにして、ＭＮは最初にアクセスされるワードであり、Ｍ０は、ループ処理でアクセスされる最後の３２ビットワードである。マルチワード変数Ｒは、同じインデキシングスキームを使用するＬＦＳＲ生成を簡単にするため、最下位ワードから先に格納される。
【１２１４】
フラッシュメモリ−プログラム
図１８６はフラッシュメモリのプログラムメモリマップの一例の説明図である。第２のマルチステートフラッシュメモリ領域は、３８４×８ビットである。この領域は、ＪＳＲ、ＪＳＩ及びＴＢＲ命令のためのアドレステーブルと、ＤＢＲコマンド用のオフセットと、定数と、プログラム自体と、を格納する。フラッシュメモリは、リセットによって変わらないが、プログラミングモードに入ったときに（０に）クリアされる。一旦、プログラミングモードに入ると、８ビットフラッシュメモリに、新しい３８４バイトの組をロードすることができる。これが終了すると、チップはリセットされ、通常のチップ動作が行われる。
【１２１５】
レジスタ
多数のレジスタが認証チップに定義される。それらは、関数実行中に一時記憶として使用される。一部は算術関数用であり、他の一部はカウンティング及びインデキシングに使用され、その他はシリアルＩ／Ｏのため使用される。これらのレジスタは不揮発性（フラッシュ）メモリに保持しなくてもよい。それらは、（フラッシュメモリとは異なり）消去サイクル無しで読み出し又は書き込みをすることができる。秘密情報を格納する一時記憶レジスタは、タンパー防止及び検出回路並びにパリティチェックによって、物理的攻撃から保護されなければならない。全てのレジスタはリセット後に０にクリアされる。しかし、プログラムコードは特定の状態を前提とすべきではなく、レジスタ値を適切に設定すべきである。これらのレジスタは、タンパー防止及び検出回路のために定義された様々なＯＫビットを含まなくてもよいことに注意する必要がある。ＯＫビットは種々のユニットに散在され、リセット後に１にセットされる。
【１２１６】
サイクル
１ビットサイクル値は、ＣＰＵがフェッチサイクル（０）であるか、実行サイクル（１）であるかを決める。サイクルは、実際には、前のサイクル値を保持する１ビットレジスタから得られる。サイクルは命令セットから直接アクセスできない。それは内部レジスタ専用である。
【１２１７】
プログラムカウンタ
６レベルの深さの９ビットプログラムカウンタアレイ（ＰＣＡ）が定義される。それは、３ビットスタックポインタ（ＳＰ）によってインデキシングされる。現在プログラムカウンタ（ＰＣ）は、現在実行中命令のアドレスを格納し、事実上、ＰＣＡ［ＳＰ］である。更に、９ビットAdrレジスタが定義され、（インデックス付きアクセス、又は間接メモリアクセスのための）現在メモリ基準の分解アドレスを格納する。ＰＣＡ、ＳＰ及びAdrレジスタは、命令セットから直接アクセスできない。これらは内部レジスタ専用である。
【１２１８】
ＣＭＤ
８ビットＣＭＤレジスタは、現在実行中のコマンドを保持するため使用される。ＣＭＤレジスタレジスタは命令セットから直接アクセス不可であるが、内部レジスタ専用である。
【１２１９】
アキュムレータ及びＺフラグ
アキュムレータは３２ビット汎用レジスタである。これは、算術演算への入力の一つとして使用され、メモリレジスタ間で情報を転送するため使用されるレジスタである。Ｚレジスタは１ビットフラグであり、アキュムレータが書き込まれるときに更新される。Ｚレジスタはアキュムレータの零性を格納する。アキュムレータに最後に書き込まれた値が０であるならば、Ｚ＝１であり、最後に書き込まれた値が非０であるならば、Ｚ＝０である。アキュムレータとＺレジスタの両方は命令セットから直接アクセス可能である。
【１２２０】
カウンタ
多数の専用カウンタ／インデックスレジスタが定義される。
【１２２１】
【表１３３】
Figure 2004536736
これらの全てのカウンタ・レジスタは、命令セットから直接アクセス可能である。これらに特定の値をロードするための専用命令が存在し、別の命令は、それらをデクリメント又はインクリメントし、或いは、特定のカウンタが零であるかどうかに応じて分岐する。２個の専用フラグ（レジスタではない）がＣ１及びＣ２に関連付けられ、これらのフラグはＣ１又はＣ２の零性を保持する。これらのフラグは、ループ制御のために使用され、以下に列挙される。これれのフラグはレジスタではないが、レジスタと同様にテストできる。
【１２２２】
【表１３４】
Figure 2004536736
フラグ
ＣＰＵ動作モードに対応する多数の１ビットフラグが定義される。
【１２２３】
【表１３５】
Figure 2004536736
これらの全ての１ビットフラグは命令セットから直接アクセス可能である。専用命令がこれらのフラグをセット及びクリアするため設けられる。
【１２２４】
書き込み完全性のため使用されるレジスタ
【１２２５】
【表１３６】
Figure 2004536736
Ｉ／Ｏのため使用されるレジスタ
４個の１ビットレジスタがクライアント（システム）と認証チップの間の通信のため定義される。これらのレジスタは、InBit（入力ビット）、InBitValid（入力ビット有効）、OutBit（出力ビット）、及びOutBitValid（出力ビット有効）である。InBit及びInBitValidは、クライアントがコマンド及びデータを認証チップへ送るための手段を提供する。OutBit及びOutBitValidはクライアントが認証チップから情報を受けるための手段を提供する。クライアントは、コマンド及びパラメータビットを、同時に１ビットずつ認証チップへ送る。認証チップはスレーブ装置であるため、認証チップの観点では：
InBitからの読み出しは、InBitValidがクリアされている間はハングする。InBitValidは、クライアントが次の入力ビットをInBitに書き込むまでクリアされたままである。InBitの読み出しはInBitValidビットをクリアし、次のInBitをクライアントから読み出せるようになる。クライアントは、InBitValidビットがクリアされるまでビットを認証チップに書き込めない；
OutBitへの書き込みは、OutBitValidがセットされている間はハングする。OutBitValidは、クライアントがOutBitからビットを読み出すまでセットされたままである。OutBitの書き込みはOutBitValidビットをセットし、次のOutBitをクライアントが読み出せるようにする。クライアントは、OutBitValidビットがセットされるまで認証チップからビットを読み出せない。
【１２２６】
タイミングアクセスのため使用されるレジスタ
１個の３２ビットレジスタがタイマーとして使用するため定義される。ＭＴＲ（ＭｉｎＴｉｃｋｓＲｅｍａｉｎｉｎｇ）レジスタは、命令が実行されると、その都度デクリメントする。ＭＴＲレジスタが０になると、それは零に留まる。ＭＴＲは１ビットフラグＭＴＲＺに関連付けられ、ＭＴＲＺはＭＴＲの零性を格納する。ＭＴＲＺが１であるならば、ＭＴＲレジスタは零である。ＭＴＲＺが０であるならば、ＭＴＲレジスタは未だ零ではない。ＭＴＲは（リセット後、又は特定の鍵アクセス関数後）常にＭｉｎＴｉｃｋｓ値から始まり、最終的に０まで減少する。ＭＴＲをセットし、ＭＴＲＺを専用命令でテストすることができるが、ＭＴＲの値は命令によって直接読み出せない。
【１２２７】
レジスタの要約
以下のテーブルは（レジスタ名の順に）全ての一時レジスタを要約する。そのテーブルは、レジスタ名と、サイズ（ビット単位）と、その指定されたレジスタがどこにあるかを列挙する。
【１２２８】
【表１３７】
Figure 2004536736
命令セット
ＣＰＵは、認証ロジックを実現するため特別に用意された８ビット命令で動作する。８ビット命令の大半は、４ビットオペコードと、４ビットオペランドと、により構成される。上位４ビットはオペコードを含み、下位４ビットがオペランドを含む。
【１２２９】
オペコード及びオペランド（要約）
オペコードは以下の表に要約されている。
【１２３０】
【表１３８】
Figure 2004536736
以下の表は、どのオペランドがどのオペコードと共に使用できるかを要約した表である。この表は、オペコードのニューモニックによってアルファベット順に並べられている。各オペランドのバイナリ値は、その次の表に示されている。
【１２３１】
【表１３９】
Figure 2004536736
以下のオペランド表は、４ビットオペランドの解釈を示し、全ての４ビットが直接解釈のため使用されている。
【１２３２】
【表１４０】
Figure 2004536736
以下の命令は、オペランドの最上位ビットに基づいて選択を行う。
【１２３３】
【表１４１】
Figure 2004536736
オペランドの下位３ビットは、オフセット（ＤＢＲ，ＴＢＲ）か、専用テーブル（ＳＣ）からの値であるか、ＬＯＧの場合のように、それらは論理演算のための第２の入力を選択する。解釈は、ＡＤＤ、ＬＤ、及びＳＴオペコードの解釈と一致する。
【１２３４】
【表１４２】
Figure 2004536736
ＡＤＤ−アキュムレータへの加算
ニューモニック： ＡＤＤ
オペコード： １０００
用法： ＡＤＤ 値。
【１２３５】
ＡＤＤ命令は、指定されたオペランドを、モジュロー２３２の加法でアキュムレータに加算する。オペランドは、Ａ、Ｂ、Ｃ、Ｄ、Ｅ、Ｔ、ＡＭ、ＭＴ、ＡＥ［Ｃ１］、Ｈ［Ｃ１］、Ｂ１６０［Ｃ１］、Ｒ［Ｃ１］、Ｋ［Ｃ１］、Ｍ［Ｃ１］、又はＸ［Ｎ４］のうちの一つである。また、Ｚフラグはこの演算中に、ロードされた値が零か非零かに応じてセットされる。
【１２３６】
ＣＬＲ−ビットをクリア
ニューモニック： ＣＬＲ
オペコード： ０１１０
用法： ＣＬＲ フラグ／レジスタ。
【１２３７】
ＣＬＲ命令は、指定された内部フラグ、又はフラッシュメモリレジスタをクリアさせる。フラッシュメモリのケースでは、ＣＬＲ命令はある時間を要するが、次の命令は、フラッシュメモリの消去が終了するまで引き延ばされる。クリアできるレジスタは、ＷＥ及びＫ２ＭＸである。クリアできるフラッシュメモリは、Ｒ、Ｍ［Ｃ１］、Ｇｒｏｕｐ１、及びＧｒｏｕｐ２である。Ｇｒｏｕｐ１は、ＩＳＴ及びＩＳＷフラグである。それらがクリアされると、唯一の有効な上位レベルコマンドはＳＳＩ命令である。Ｇｒｏｕｐ２は、ＭＴ、ＡＭ、Ｋ１及びＫ２レジスタである。Ｒは別個に消去される。なぜならば、ＲはＴＳＴへの呼び出し毎に更新されるからである。また、Ｍは、インデックスメカニズムによって消去され、Ｍの個々の部分を更新することができる。また、対応したＳＥＴ命令がある。
【１２３８】
ＤＢＲ−デクリメント及びブランチ
ニューモニック： ＤＢＲ
オペコード： ０００１
用法： ＤＢＲ カウンタ、オフセット。
【１２３９】
この命令は、簡単なループを構築するメカニズムを提供する。オペランドのハイビットは、Ｃ１のテストか、Ｃ２のテスト（２個のカウンタ）を選択する。指定されたカウンタが非零であるならば、カウンタはデクリメントされ、所定のオフセットの値（符号拡張）がＰＣに加算される。指定されたカウンタが零であるならば、カウンタはデクリメントされ、処理はＰＣ＋１で継続する。８エントリーのオフセットテーブルがアドレス０１１００００００（プログラムメモリの６４番目のエントリー）に格納される。オフセットの８ビットは符号付き数として取り扱われる。このようにして、０ｘＦＦは−１として扱われ、０ｘ０１は＋１として取り扱われる。典型的に、その値はループで使用するため負である。
【１２４０】
ＪＳＩ−サブルーチン間接ジャンプ
ニューモニック： ＪＳＩ
オペコード： ０１００１
用法： ＪＳＩ（Ａｃｃ）。
【１２４１】
ＪＳＩ命令は、アキュムレータの現在値に依存したサブルーチンへのジャンプを可能にさせる。この命令は、現在ＰＣをスタックへプッシュし、ＰＣに新しい値をロードする。新しいＰＣの上位８ビットはジャンプテーブル２からロードされ（オフセットはアキュムレータの下位５ビットによって与えられる。）、ＰＣの最下位ビットは０にクリアされる。このようにして、全てのサブルーチンは偶数アドレスでスタートしなければならない。スタックは、６個の実行レベル（５回のサブルーチン深さ）を提供する。プログラマは、この深さを超えないこと、又は戻り値が上書きされること（スタックがラップするため）を保証する責任がある。
【１２４２】
ＪＳＲ−サブルーチンジャンプ
ニューモニック： ＪＳＲ
オペコード： ００１
用法： ＪＳＲ オフセット。
【１２４３】
ＪＳＲ命令は、最も一般的なサブルーチン構造の用法を提供する。この命令は、現在ＰＣをスタックへプッシュし、ＰＣに新しい値をロードする。新しいＰＣの上位８ビットはアドレステーブル１から与えられ、テーブルへのオフセットは５ビットオペランド（３２通りのアドレスを実現できる）によって与えられる。ＰＣの最下位ビットは０にクリアされる。このようにして、全てのサブルーチンは偶数アドレスでスタートしなければならない。スタックは、６個の実行レベル（５回のサブルーチン深さ）を提供する。プログラマは、この深さを超えないこと、又は戻り値が上書きされること（スタックがラップするため）を保証する責任がある。
【１２４４】
ＬＤ−アキュムレータへのロード
ニューモニック： ＬＤ
オペコード： １０１１
用法： ＬＤ 値。
【１２４５】
ＬＤ命令は、指定されたオペランドからアキュムレータにロードする。オペランドは、Ａ、Ｂ、Ｃ、Ｄ、Ｅ、Ｔ、ＡＭ、ＭＴ、ＡＥ［Ｃ１］、Ｈ［Ｃ１］、Ｂ１６０［Ｃ１］、Ｒ［Ｃ１］、Ｋ［Ｃ１］、Ｍ［Ｃ１］、又はＸ［Ｎ４］のうちの一つである。また、Ｚフラグはこの演算中に、ロードされた値が零か非零かに応じてセットされる。
【１２４６】
ＬＤＫ−定数のロード
ニューモニック： ＬＤＫ
オペコード： １１１０
用法： ＬＤＫ 定数。
【１２４７】
ＬＤＫ命令は、アキュムレータに指定された定数をロードする。定数は、ＨＭＡＣ−ＳＨＡ１のために必要な３２ビット値と、汎用処理のために最も有用な全て０及び全て１と、である。したがって、
０ｘ００００００００
０ｘ３６３６３６３６
０ｘ５Ｃ５Ｃ５Ｃ５Ｃ
０ｘＦＦＦＦＦＦＦＦ
又は、Ｃ１でインデックス付けされたｈ及びｙ定数テーブルからの選択肢がある。ｈとｙの定数テーブルは、ＨＭＡＣ−ＳＨＡ１に必要な３２ビットの表形式の定数を保持する。また、Ｚフラグはこの演算中に、ロードされた値が零か非零かに応じてセットされる。
【１２４８】
ＬＯＧ−論理演算
ニューモニック： ＬＯＧ
オペコード： １００１
用法： ＬＯＧ 演算 値。
【１２４９】
ＬＯＧ命令は、アキュムレータと指定された値に対して、３２ビットのビット論理演算を実行する。ＬＯＧ命令によってサポートされる２個の演算は、ＡＮＤ及びＯＲである。ビットＮＯＴ及びＸＯＲ演算は、ＸＯＲ命令によってサポートされる。アキュムレータとＡＮＤ演算又はＯＲ演算される３２ビット値は、Ａ、Ｂ、Ｃ、Ｄ、Ｅ、Ｔ、ＭＴ及びＡＭのうちの一つである。また、Ｚフラグはこの演算中に、（アキュムレータにロードされる）得られた３２ビット値が零か非零かに応じてセットされる。
【１２５０】
ＲＯＲ−右回転
ニューモニック： ＲＯＲ
オペコード： １１００
用法： ＲＯＲ 値。
【１２５１】
ＲＯＲ命令は、アキュムレータを設定されたビット数だけ右へ回転する方法を提供する。アキュムレータの最上部に現れるビット（ビット３１になる）は、アキュムレータの前のビット０の値でもよく、又は（フラグ、又はシリアル入力コネクションのような）外部１ビットフラグからでもよい。回転して溢れたビットはシリアルコネクションから出力してもよく、又は外部フラグと結合してもよい。許容されるオペランドは、InBit、OutBit、ＬＦＳＲ、ＲＬＦＳＲ、ＩＳＴ、ＩＳＷ、ＭＴＲＺ、１、２、２７、及び３１である。また、Ｚフラグはこの演算中に、（アキュムレータにロードされる）得られた３２ビット値が零か非零かに応じてセットされる。最も簡単な形式では、ＲＯＲ命令用のオペランドは、アキュムレータを回転させるビット位置数を示す１、２，２７、３１のうちの一つである。これらのオペランドの場合、外部入力又は出力はなく、アキュムレータのビットが単に右へ回転させられる。オペランドがＩＳＴ、ＩＳＷ及びＭＴＲＺの場合、適切なフラグがアキュムレータの最上位ビットへ転送される。アキュムレータの残りの部分は、１ビット位置だけ右へシフトされ（ビット３１がビット３０になる等）、アキュムレータの最下位ビットはシフトされて溢れる。オペランドがInBitである場合、次のシリアル入力ビットがアキュムレータの最上位ビットへ転送される。次に、InBitValidビットはクリアされる。クライアントから入力ビットが得られない場合、実行は入力ビットが現れるまで一時停止される。アキュムレータの残りの部分は、１ビット位置だけ右へシフトされ（ビット３１がビット３０になる等）、アキュムレータの最下位ビットはシフトされて溢れる。
【１２５２】
オペランドがOutBitである場合、アキュムレータは右へ１ビット位置だけシフトされる。ビット０からシフトで送り出されたビットはOutBitフラグに格納され、OutBitValidフラグがセットされる。したがって、それは、クライアントによる読み出しの準備が完了する。OutBitValidフラグが既にセットされている場合、命令の実行は、OutBitがクライアントによって読み出される（そして、OutBitValidフラグがクリアされる）まで引き延ばされる。ビット３１へシフトされた新しいビットはガーベッジ（実際には、現在のInBitレジスタの値）であると考えられる。最後に、ＲＢ及びＸＢＲオペランドは、ＬＦＳＲと倍精度シフトレジスタの実装を可能にさせる。ＲＢの場合、シフトで送り出されたビット（形式的にビット０）は、ＲＴＭＰレジスタに書き込まれる。ＲＴＭＰレジスタの現在のレジスタはアキュムレータの新しいビット３１になる。数個の３２ビット値に複数のＲＯＲ ＲＢコマンドを実行すると、倍精度の右回転／シフトが実現される。ＸＲＢは、ＲＢと同様に動作し、ＲＴＭＰレジスタの現在値がアキュムレータオン新しいビット３１になる。しかし、ＸＲＢ命令の場合、形式的にビット０であることが分かっているビットは、（ＲＢ命令の用に）単純にＲＴＭＰを置き換えない。その代わりに、そのビットはＸＯＲとＲＴＭＰ演算され、その結果がＲＴＭＰに格納される。これにより、認証プロトコルによって要求される長いＬＦＳＲを実現できる。
【１２５３】
ＲＰＬ−ビット置換
ニューモニック： ＲＰＬ
オペランド： １１０１
用法： ＲＯＲ 値。
【１２５４】
ＲＰＬ命令は、上位レベルＷＲＩＴＥコマンドを認証チップに組み込むため設計された。この命令は、アキュムレータの上位１６ビットを、（アクセスモード値に依存して）最終的にＭアレイに書き込まれた値で置き換えることを予定している。この命令は、３個のオペランド：Ｉｎｉｔ、ＭＨＩ及びＭＬＯをとる。Ｉｎｉｔオペランドは、全ての内部フラグをセットし、後続の処理のためＡＬＵ内のＲＰＬユニットを準備する。アキュムレータは内部ＡｃｃｅｓｓＭｏｄｅレジスタへ転送される。アキュムレータは、ＷＲＩＴＥコマンドを実行する場合には、ＲＰＬ Ｉｎｉｔへの呼び出しの前に、ＡＭフラッシュメモリ場所からロードされるべきであり、ＴＳＴコマンドを実行する場合には、０でロードされるべきである。アキュムレータはそのまま変化しない。ＭＨＩ及びＭＬＯオペランドは、Ｍ［Ｃ１］の上位１６ビット又は下位１６ビットが（常に）アキュムレータの上位１６ビットとの比較に使用されるかどうかを参照する。実行されるＭＨＩ及びＭＬＯ命令の各々は、初期化されたＡｃｃｅｓｓＭｏｄｅ値からの引き続く２ビットを使用する。最初のＭＨＩ又はＭＬＯの実行は最下位２ビットを使用し、次の実行はその次の２ビットを使用し、以下同様である。
【１２５５】
ＲＴＳ−サブルーチンからのリターン
ニューモニック： ＲＴＳ
オペコード： ０１０００
用法： ＲＴＳ。
【１２５６】
ＲＴＳ命令は、直前に実行されたＪＳＲ又はＪＳＩ命令の後の命令で実行を再開させる。したがって、サブルーチンからの復帰と呼ばれる。実際には、この命令は、セーブされたＰＣをスタックからプルし、１を加え、得られたアドレスから実行を再開する。６個の実行レベル（５回のサブルーチン）が提供されるが、ＪＳＲ及びＪＳＩ命令の各々と、ＲＴＳを合わせることはプログラマの責任である。先行するＪＳＲ無しに実行されたＲＴＳは、スタックからプルされたアドレスから実行を開始させる。
【１２５７】
ＳＣ−カウンタセット
ニューモニック： ＳＣ
オペコード： ０１０１
用法： ＳＣ カウンタ 値。
【１２５８】
ＳＣ命令はカウンタに特定の値をロードするため使用される。オペランドは、カウンタＣ１とＣ２のうちのどちらにロードするかを決める。ロードされるべき値は、２、３、４、７、１０、１５、１９及び３１のうちの一つである。カウンタ値は、ループ処理及びインデックス処理のため使用される。Ｃ１とＣ２の両方は、（ＤＢＲ命令と組み合わされたとき）ループ構造のため使用されるが、一方、Ｃ１だけが倍精度変数の３２ビット部分をインデックス付けするため使用できる。
【１２５９】
ＳＥＴ−ビットセット
ニューモニック： ＳＥＴ
オペコード： ０１１１
用法： ＳＥＴ フラグ／レジスタ。
【１２６０】
ＳＥＴ命令は、特定のフラグ又はフラッシュメモリの設定を可能にさせる。また、対応したＣＬＲ命令がある。ＷＥオペランド及びＫ２ＭＸオペランドの各々は、後の処理のため指定されたフラグをセットする。ＩＳＴオペランド及びＩＳＷオペランドの各々は、フラッシュメモリの適切なビットをセットし、一方、ＭＴＲオペランドはアキュムレータの現在値をＭＴＲレジスタへ転送する。ＳＥＴ Ｎｘコマンドは、Ｎ１からＮ４に以下の定数をロードする。
【１２６１】
【表１４３】
Figure 2004536736
参照される各初期Ｘ［Ｎｎ］は、最適化されたＳＨＡ−１アルゴリズムのインデックスＮ１からＮ４に対する初期状態と一致することに注意すべきである。各インデックス値Ｎｎがデクリメントするとき、有効なＸ［Ｎ］がインクリメントする。なぜならば、Ｘ個のワードは、最上位ビットの方からメモリに格納されるからである。
【１２６２】
ＳＴ−アキュムレータを保存
ニューモニック： ＳＴ
オペコード： １１１１
用法： ＳＴ ロケーション。
【１２６３】
ＳＴ命令は、アキュムレータの現在値を指定されたロケーションに格納する。ロケーションは、Ａ、Ｂ、Ｃ、Ｄ、Ｅ、Ｔ、ＡＭ、ＭＴ、ＡＥ［Ｃ１］、Ｈ［Ｃ１］、Ｂ１６０［Ｃ１］、Ｒ［Ｃ１］、Ｋ［Ｃ１］、Ｍ［Ｃ１］、又はＸ［Ｎ４］のうちの一つである。Ｘ［Ｎ４］オペランドはＮ４インデックスを進める副作用がある。格納が行われた後、Ｎ４はＸアレイの次の要素を指示する。Ｎ４は１ずつデクリメントされるが、Ｘアレイはハイからローへ並べられているので、インデックスをデクリメントすると、アレイ内の次の要素へ進む。格納先がフラッシュメモリである場合、ＳＴ命令の効果は、アキュムレータ内のビットに対応したフラッシュメモリのビットがセットされることである。アキュムレータからの正確な値が格納されることを保証するために、適切なメモリロケーションを先に消去するＣＬＲ命令を確実に使用すべきである。
【１２６４】
ＴＢＲ−テスト及びブランチ
ニューモニック： ＴＢＲ
オペコード： ００００
用法： ＴＢＲ 値 インデックス。
【１２６５】
テスト及びブランチ命令は、アキュムレータが零か非零かをテストし、アキュムレータの現在状態がテスト相手の状態と一致しているならば、所与のアドレスへ分岐する。ＺフラグがＴＲＢテストと一致するならば、ＰＣを９ビット値で置き換え、ここで、ｂｉｔ０＝０であり、上位８ビットはＭＵから与えられる。そうでなければ、ＰＣを１だけインクリメントする。値オペランドは０又は１である。０は、アキュムレータが零であることについてのテストであることを示す。１は、アキュムレータが非零であることについてのテストであることを示す。インデックスオペランドは、テストが成功したときに実行をジャンプさせる場所を示す。オペランドインデックスの残りの３ビットはジャンプテーブル１の最下位８エントリーをインデックス付けする。上位８ビットはテーブルから取り出され、最下位ビット（ビット０）は０にクリアされる。ＣＭＤはリセット時に０にクリアされる。０はＴＢＲ０として翻訳され、これは、アキュムレータ＝０である場合に、アドレスオフセット０に格納されたアドレスへ分岐することを意味する。アキュムレータ及びＺフラグもリセット時にクリアされるので、テストが真であり、正味の効果はジャンプテーブルの０番目のエントリーに格納されたアドレスへのジャンプである。
【１２６６】
ＸＯＲ−排他的論理和
ニューモニック： ＸＯＲ
オペコード： １０１０
用法： ＸＯＲ 値。
【１２６７】
ＸＯＲ演算は、アキュムレータとの３２ビットのビットＸＯＲを実行し、結果をアキュムレータに格納する。オペランドは、Ａ、Ｂ、Ｃ、Ｄ、Ｅ、Ｔ、ＡＭ、ＭＴ、Ｘ［Ｎ１］、Ｘ［Ｎ２］、Ｘ［Ｎ３］又はＸ［Ｎ４］のうちの一つである。また、Ｚフラグは、結果に応じて（即ち、アキュムレータにロードされた値に応じて）、この演算中にセットされる。ビットＮＯＴ演算は、（ＬＤＫ命令を用いて）アキュムレータを０ｘＦＦＦＦＦＦＦＦとＸＯＲ演算することによって実行される。Ｘ［Ｎ］オペランドは、（演算後に）適切なインデックスを次の値へ進める副作用がある。ＸＯＲが行われた後、インデックスはＸアレイの次の要素を指示する。Ｎ４は、ＳＴ Ｘ［Ｎ４］命令によって進められる。インデックスは１ずつデクリメントされるが、Ｘアレイはハイからローへ並べられているので、インデックスをデクリメントすると、アレイ内の次の要素へ進む。
【１２６８】
プログラミングモード検出ユニット
プログラミングモード検出ユニットは入力クロック電圧を監視する。クロック電圧が特定の値であるならば、消去タンパー検出ラインはトリガーされ、全ての鍵、プログラムコード、秘密情報等を消去し、プログラムモードに入る。プログラミングモード検出ユニットは通常のＣＭＯＳを用いて実装可能である。なぜならば、鍵はこのユニットを通過しないからである。このユニットはノンフラッシングＣＭＯＳで実現しなくてもよい。プログラミングモード検出ユニットをタンパー検出ラインで覆うべき特別の必要性はない。なぜならば、攻撃者は、ＣＬＲ入力によってチップをプログラミングモードに移すことができるからである。プログラミングモードへ入るための信号として、消去タンパー検出ラインを使用することは、攻撃者が攻撃の一部としてプログラミングモードを使用したい場合に、消去タンパー検出ラインをアクティブにし、且つ機能させなければならないことを意味する。これは、認証チップへの攻撃を非常に困難にさせる。
【１２６９】
雑音発生器
雑音発生器は通常のＣＭＯＳで実現できる。なぜならば、鍵はこのユニットを通らないからである。このユニットはノンフラッシングＣＭＯＳで実現しなくてもよい。しかし、雑音発生器は、両方のタンパー検出及び保護ラインで保護されるべきであり、この結果として、攻撃者がこのユニットを改ざん使用とする場合、チップは、リセットするか、又は全ての秘密情報をクリアする。その上、ＬＦＳＲのビットは、それらが改ざんされていないことを保証するため検証されるべきである（即ち、パリティチェック）。パリティチェックが失敗した場合、消去タンパー検出ラインがトリガーされる。最後に、雑音発生器の６４ビット全部が単一ビットにＯＲ演算される。このビットが０であるならば、消去タンパー検出ラインがトリガーされる。なぜならば、０はＬＦＳＲの無効状態だからである。ＯＫビットセットアップを使用することは意味がない。なぜならば、雑音発生器はタンパー検出及び防止回路だけによって使用されるからである。
【１２７０】
状態機械
状態機械は、ＣＰＵの二つの動作サイクルを生成し、長いコマンドオペレーション中に引き延ばしを行い、オペレーティングサイクル中にオペコード及びオペランドを記憶する。状態機械は通常のＣＭＯＳで実現可能であり、その理由は、鍵がこのユニットを通らないからである。このユニットはノンフラッシングＣＭＯＳで実現しなくてもよい。しかし、オペコード／オペランドのラッチは、パリティチェックされるべきである。状態機械に格納されるロジック及びレジスタは、両方のタンパー検出ラインによって覆われるべきで
ある。これは、実行される命令が攻撃者によって変更されないことを保証する。
【１２７１】
認証チップは、汎用ＣＰＵの高速性及びスループットを要求しない。それは、認証プロトコルを実行できる速さで動作すればよく、それ以上に高速である必要はない。分岐制御を最適化し、又は次のオペコードをフェッチしている間にオペコードを実行する専用回路（及び、それに関連した全ての複雑さ）を具備するよりは、状態機械は、単純化した考え方を採用する。これは、設計時間を最小限に抑え、実装にエラーが起こる可能性を低減することに役立つ。
【１２７２】
状態機械の一般的な動作は、以下のサイクルの組を生成することである：
サイクル０：フェッチサイクル。これは、オペコードがプログラムメモリからフェッチされ、フェッチされたオペコードから実効アドレスが生成されるサイクルである；
サイクル１：実行サイクルこれは、オペランドが（サイクル０で）生成された実効アドレスによってルックアップされ（かもしれない）、オペレーション自体が実行されるサイクルである。
【１２７３】
正常な条件下で、状態機械は、サイクル：０、１、０、１、０、１．．．を生成する。しかし、あるケースでは、状態機械は、引き延ばしを行い、引き延ばし条件が終了するまで、各クロックチックでサイクル０を生成する。引き延ばし条件には、フラッシュサイクルの消去サイクル待ち、クライアントのシリアルデータの読み書きの待機、又は（タンパーリングによる）無効オペコード等が含まれる。フラッシュメモリがそのとき消去中であるならば、次の命令は、フラッシュメモリが消去され尽くすまで実行できない。これは、メモリユニットから送られるＷａｉｔ信号によって判定される。Ｗａｉｔ＝１であるならば、状態機械はサイクル０だけを生成する。シリアルＩ／Ｏ動作を原因とする引き延ばしには、２通りのケースがある：
オペコードがＲＯＲ OutBitであり、既にOutBitValid＝１であるケース。これは、現在オペレーションは、ビットをクライアントへ出力することを要求するが、クライアントは最後のビットを未だ読み出していないケースである；
オペレーションがＲＯＲ InBitであり、InBitValid＝０であるケース。これは、現在オペレーションがクライアントからのビットの読み出しを要求するが、クライアントが未だそのビットを供給していないケースである。
【１２７４】
両方のケースで、状態機械は、引き延ばし条件が終了するまで引き延ばしをしなければならない。したがって、次の「サイクル」は、古いサイクル又は前のサイクルと、ＣＭＤ、Ｗａｉｔ、OutBitValid、及びInBitValidの現在値と、に依存する。ＷａｉｔはＭＵに由来し、OutBitValid及びInBitValidはＩ／Ｏユニットに由来する。サイクルが０であるとき、８ビットオペコードはメモリユニットからフェッチされ、８ビットＣＭＤレジスタに収容される。ＣＭＤレジスタの書き込みイネーブルは、−サイクルである。このユニットからの二つの出力は、サイクルとＣＭＤである。両方の値は、認証チップ内の他の全ての処理ユニットへ渡される。１ビットのサイクル値は、各ユニットにフェッチ又は実行サイクルが行われているかどうかを報せ、一方、８ビットのＣＭＤは、各ユニットが特定のユニットに関連したコマンドのための適切な動作を行えるようにする。
【１２７５】
図１８７は、状態機械のコンポーネント間のデータフロー及び関係を示す図であり、同図では、
【１２７６】
【表１４４】
Figure 2004536736
である。
【１２７７】
Ｏｌｄ及びＣＭＤは、共にリセットで０にクリアされる。この結果によって第１のサイクルは１であり、これは、０ＣＭＤを実行させる。０はＴＢＲ ０として翻訳され、即ち、Ａｃｃｍｕｌａｔｏｒ＝０ならば、アドレスオフセット０に格納されたアドレスへ分岐する。アキュムレータもリセットで０にクリアされるので、テストは真であり、正味の効果はジャンプテーブルの０番目のエントリーに格納されたアドレスへのジャンプである。２個のＶＡＬユニットがそれらを通過する値を検証するため設計される。各ＶＡＬは、両方のタンパー防止及び検出ラインに接続されたＯＫビットを含む。ＯＫビットはリセットで１にセットされ、サイクル毎に両方のタンパー防止及び検出ラインからのＣｈｉｐＯＫ値とＯＲ演算される。ＯＫビットはそのユニットを通過する各データビットとＡＮＤ演算される。ＶＡＬ１の場合、チップが改ざんされたならば、実効サイクルは常に０である。このようにして、決してサイクル１にならないので、プログラムコードは実行されない。Ｏｌｄが改ざんされたかどうかを検査する必要はない。なぜならば、攻撃者がＯｌｄ状態を止めるならば、チップはそれ以上命令を実行しないからである。ＶＡＬ２の場合、実効８ビットＣＭＤ値は、チップ改ざんされたならば、常に０であり、これは、ＴＢＲ ０命令である。これは、あらゆるプログラムコードの実効を停止する。ＶＡＬ２は、ＣＭＤが改ざんされていないことを保証するため、ＣＭＤからのビットにパリティチェックを行う。パリティチェックが失敗したならば、消去タンパー検出ラインがトリガーされる。
【１２７８】
Ｉ／Ｏユニット
Ｉ／Ｏユニットは外界とシリアル通信する。認証チップは、スレーブシリアル装置として動作し、クライアントからのシリアルデータを受け取り、コマンドを処理し、得られたデータをクライアントへシリアル送信する。Ｉ／Ｏユニットは通常のＣＭＯＳで実現できる。なぜならば、鍵がこのユニットを通らないからである。このユニットはノンフラッシングＣＭＯＳで実現しなくてもよい。更に、ラッチはパリティチェックしなくてもよい。なぜならば、攻撃者にとってそれらを破壊又は変更する利益がないからである。Ｉ／Ｏユニットは、タンパー検出ラインの何れかが破断された場合、０を出力し０を入力する。これは、攻撃者がリセット及び／又は消去回路を動作禁止状態にした場合に限り有効になる。なぜならば、タンパー検出ラインの何れかを破断することは、リセット又は全フラッシュメモリの消去を生じるからである。
【１２７９】
InBit、InBitValid、OutBit、及びOutBitValidの１ビットレジスタは、クライアント（システム）と認証チップとの間の通信のため使用される。InBit及びInBitValidは、クライアントがコマンド及びデータを認証チップへ送る手段を提供する。OutBit及びOutBitValidは、クライアントが認証チップから情報を得る手段を提供する。チップがリセットされたとき、InBitValid及びOutBitValidは共にクリアされる。クライアントは、同時に１ビットずつ、コマンド及びパラメータビットを認証チップへ送る。認証チップの観点では：
InBitからの読み出しは、InBitValidがクリアされている間はハングする。InBitValidは、クライアントが次の入力ビットをInBitに書き込むまでクリアされたままである。InBitの読み出しはInBitValidビットをクリアし、次のInBitをクライアントから読み出せるようになる。クライアントは、InBitValidビットがクリアされるまでビットを認証チップに書き込めない；
OutBitへの書き込みは、OutBitValidがセットされている間はハングする。OutBitValidは、クライアントがOutBitからビットを読み出すまでセットされたままである。OutBitの書き込みはOutBitValidビットをセットし、次のOutBitをクライアントが読み出せるようにする。クライアントは、OutBitValidビットがセットされるまで認証チップからビットを読み出せない。
【１２８０】
実際のコマンドの引き延ばしは、状態機械によって管理されるが、種々の通信レジスタ及び通信回路がＩ／Ｏユニットに存在する。
【１２８１】
図１８８はＩ／Ｏユニットのコンポーネント間のデータフロー及び関係を示す図である。
【１２８２】
【表１４５】
Figure 2004536736
シリアルＩ／Ｏユニットは、データピンを使って外界と外部的に通信する回路を含む。InBitＵｓｅｄ制御信号は、所定のクロックサイクル中にInBitを使用する何れかのユニットによってセットされるべきである（サイクルのあらゆる状態になり得る）。２個のＶＡＬユニットは、タンパー防止及び検出回路に接続された検証ユニットであり、各ＶＡＬはＯＫビットを含む。ＯＫビットはリセットで１にセットされ、サイクル毎に両方のタンパー防止及び検出ラインからのＣｈｉｐＯＫ値とＯＲ演算される。ＯＫビットはそのユニットを通過する各データビットとＡＮＤ演算される。
【１２８３】
ＶＡＬ１の場合、チップが改ざんされたならば、チップからの実効ビット出力は常に０である。このようにして、攻撃者は有用な出力を生成できない。ＶＡＬ２の場合、チップ改ざんされたならば、チップへの実効ビット入力は常に０である。このようにして、攻撃者は有用な入力を選択できない。Ｉ／Ｏユニットのレジスタを検証する必要はない。なぜならば、攻撃者はそれらを破壊又は変更することによる利益がないからである。
【１２８４】
ＡＬＵ
図１８９は、算術論理ユニットの概略ブロック図である。算術論理ユニット（ＡＬＵ）は、３２ビットＡｃｃ（アキュムレータ）レジスタと、簡単な算術及び論理演算用の回路を含む。ＡＬＵ及び全てのサブユニットは、ノンフラッシングＣＭＯＳで実現されるべきである。なぜならば、鍵がその中を通るからである。その上、アキュムレータはパリティチェックされる。ＡＬＵに収容されたロジック及びレジスタは、両方のタンパー検出ラインによってカバーされる。これは、鍵及び中間計算値が攻撃者によって変更されないことを保証する。１ビットのＺレジスタは、アキュムレータの零性を格納する。Ｚ及びアキュムレータレジスタの両方は、リセット後にクリアされる。Ｚレジスタはアキュムレータが更新されたときに更新され、アキュムレータは、ＬＤ、ＬＤＫ、ＬＯＧ、ＸＯＲ、ＲＯＲ、ＲＰＬ及びＡＤＤの何れかのコマンドに対して更新される。各算術及び論理ブロックは、二つの３２ビット入力、即ち、アキュムレータの現在値と、ＭＵの現在３２ビット出力と、に基づいて動作する。ここで、
【１２８５】
【表１４６】
Figure 2004536736
である。
【１２８６】
Ａｃｃ及びＺのＷｒｉｔｅＥｎａｂｌｅｓは、（Ｌｏｇｉｃ１により）ＣＭＤ７及びサイクルを考慮するので、これらの２ビットは、出力を選択するためにマルチプレクサＭＸ１により要求されない。ＭＸ１の出力選択は、ＣＭＤのビット６−３だけを要求するので、結果としてより簡単である。
【１２８７】
【表１４７】
Figure 2004536736
２個のＶＡＬユニットは、タンパー防止及び検出ラインに接続された検証ユニットであり、各ＶＡＬはＯＫビットを含む。ＯＫビットはリセットで１にセットされ、サイクル毎に両方のタンパー防止及び検出ラインからのＣｈｉｐＯＫ値とＯＲ演算される。ＯＫビットはそのユニットを通過する各データビットとＡＮＤ演算される。ＶＡＬ１の場合、チップが改ざんされたならば、アキュムレータから出力された実効ビットは常に０である。これは、攻撃者がアキュムレータに関する何かを処理することを妨げる。ＶＡＬ１はアキュムレータに対するパリティチェックを実行し、チェックが失敗したならば、消去タンパー検出ラインをセットする。ＶＡＬ２の場合、アキュムレータの実効Ｚ状態は、チップ改ざんされたならば、常に真である。このようにして、攻撃者はループ構造を作成できない。ＡＬＵの残りの機能ブロックは後述する。すべてがフラッシュしないＣＭＯＳで実現されるべきである。
【１２８８】
【表１４８】
Figure 2004536736
ＲＰＬ
図１９０はＲＰＬユニットの概略ブロック図である。ＲＰＬユニットはＡＬＵ内のコンポーネントである。これは、認証チップのＲＰＬ ＣＭＰ機能を実現するため設計されている。ＲＰＬ ＣＭＰコマンドは、ＡｃｃｅｓｓＭｏｄｅの値に基づいて、フラッシュメモリＭへの安全な書き込みに使用するため特に設計された。ＲＰＬユニットは、シフトパルス毎に２ビット右シフトを実行するＡＭＴ（ＡｃｃｅｓｓＭｏｄｅＴｅｍｐ）と呼ばれる３２ビットシフトレジスタと、ＷＲ擬似コードのＥｑＥｎｃｏｕｎｔｅｒｅｄフラグ及びＤｅｃＥｎｃｏｕｎｔｅｒｅｄフラグに直接基づいているＥＥ及びＤＥと呼ばれる１ビットレジスタと、を含む。全てのレジスタはリセット後に０にクリアされる。ＡＭＴは、ＰＲＬ ＩＮＩＴコマンドを用いて（アキュムレータを介して）３２ビットＡＭ値がロードされ、ＥＥ及びＤＥは、ＲＰＬ ＭＨＩへの呼び出し及びＲＰＬ ＭＬＯへの呼び出しを用いて汎用書き込みアルゴリズムに従ってセットされる。ＥＱブロック及びＬＴブロックはＷＲコマンド擬似コードに記載されている通りの機能を備えている。ＥＱブロックは、２個の１６ビット入力がビット一致であるならば、１を出力し、ビット一致でなければ、０を出力する。ＬＴブロックは、アキュムレータから入力された上位１６ビットがＭＸ２によってＭＵから選択された１６ビット値よりも小さい場合に、１を出力する。比較は符号無しである。オペランドのビットパターンは組み合わせロジックがより簡単化されるように特に選択される。オペランドのビットパターンを利用するので、そのパターンをもう一度列挙する。
【１２８９】
【表１４９】
Figure 2004536736
ＭＨＩ及びＭＬＯは、ハイビットがセットされているので、Ｉｎｉｔのビットパターンと簡単に区別することができ、最下位ビットはＭＨＩとＭＬＯを区別するために使用できる。ＥＥフラグ及びＤＥフラグは、ＲＰＬコマンドが発行されるたびに更新される。Ｉｎｉｔステージのため、２個の値を設定し、ＭＨＩ及びＭＬＯのため、ＥＥ及びＤＥの値を適切に更新する。したがって、ＥＥ及びＤＥのためのＷｒｉｔｅＥｎａｂｌｅは以下の通りである。
【１２９０】
【表１５０】
Figure 2004536736
３２ビットのＡＭＴレジスタに関して、このレジスタには、ＲＰＬ Ｉｎｉｔコマンドのときに、（ＭＵから読み出された）ＡＭの内容をロードし、ＲＰＬ ＭＬＯコマンド及びＲＰＬ ＭＨＩコマンドのためにＡＭＴレジスタを右へ２ビット位置シフトさせる。これは、ＲＰＬオペランドの最上位ビット（ＣＭＤ３）に対して簡単にテストできる。したがって、ＡＭＴレジスタのためのＷｒｉｔｅＥｎａｂｌｅ及びＳｈｉｆｔＥｎａｂｌｅは、以下の通りである。
【１２９１】
【表１５１】
Figure 2004536736
Ｌｏｇｉｃ３からの出力は、マルチプレクサＭＸ１への入力としても有用である。なぜならば、それは、現在の２個のアクセスモードビット、又は００（これは、アクセスモードＲＷを表すので、ＤＥ及びＥＥレジスタをリセットさせる）の何れかを通すために使用されるからである。したがって、ＭＸ１は次の通りである。
【１２９２】
【表１５２】
Figure 2004536736
ＲＰＬロジックは、アキュムレータの上位１６ビットだけを置換する。下位１６ビットはそのまま通過する。しかし、（Ｍ［０−１５］のうちの一つに対応する）ＭＵからの３２ビットのうちの、上位又は下位１６ビットだけが使用される。したがって、ＭＸ２はＭＨＩとＭＬＯを区別するためにＣＭＤ０をテストする。
【１２９３】
【表１５３】
Figure 2004536736
ＤＥレジスタ及びＥＥレジスタを更新するロジックは、ＷＲコマンドの擬似コードと一致する。ＡｃｃｅｓｓＭｏｄｅ値が００（＝ＲＷ、これはＲＰＬ ＩＮＩＴ中に出現する）である入力は、ＤＥとＥＥの両方に０（正しい初期値）をロードさせることに注意する必要がある。ＥＥはＬｏｇｉｃ４からの結果がロードされ、ＤＥはＬｏｇｉｃ５からの結果がロードされる。
【１２９４】
【表１５４】
Figure 2004536736
アキュムレータの上位１６ビットはＭへ書き込まれるべき値によって置き換えられる。したがって、Ｌｏｇｉｃ６はＷＲコマンド擬似コードからのＷＥフラグと一致する。
【１２９５】
【表１５５】
Figure 2004536736
Ｌｏｇｉｃ６からの出力は、マルチプレクサＭＸ３による、アキュムレータからの元の１６ビットと、Ｍ［０−１５］からの値との間の選択を駆動するためそのまま使用される。アキュムレータからの１６ビットが選択された場合（アキュムレータは変更されないで残される場合）、これは、アキュムレータ値がＭ［ｎ］に書き込まれることを意味する。Ｍからの１６ビット値が選択された場合（アキュムレータの上位１６ビットを変更する場合）、これは、Ｍの１６ビット値が変更されないことを意味する。したがって、ＭＸ３は以下の形式をとる。
【１２９６】
【表１５６】
Figure 2004536736
ＡＭＴをパリティチェックする意味はない。なぜならば、攻撃者はＭＸ３への入力を強制的に０にする方がよいからである（これにより、攻撃者は任意の値をＭに書き込めるようになる）。しかし、攻撃者がチップ（全てタンパー検出テスト及び回路を含む）をレーザー切断する手間を選ぶならば、ＭＸ３の入力を固定することにより制限選択テキスト攻撃を可能にさせるよりも優れたターゲットがある。
【１２９７】
ＲＯＲ
図１９１は、ＡＬＵのＲＯＲブロックの概略ブロック図である。ＲＯＲユニットは、ＡＬＵ内のコンポーネントである。ＲＯＲユニットは、認証チップのＲＯＲ機能を実現するため設計される。ＲＴＭＰという名前の１ビットレジスタは、ＲＯＲユニットに格納される。ＲＴＭＰはリセットで０にクリアされ、ＲＯＲ ＲＢコマンド及びＲＯＲ ＸＲＢコマンド中にセットされる。ＲＴＭＰレジスタは、任意のタップ構造をもつ線形フィードバックシフトレジスタの実装を可能にさせる。ＸＯＲブロックは、２個の１ビット入力、１ビット出力のＸＯＲである。ＲＯＲｎは、ブロックが便宜上示されているが、実際には、マルチプレクサＭＸ３に配線接続される。なぜならば、各ブロックは、単に、右へＮビットシフトされた、３２ビットの書き換えである。３個全てのマルチプレクサ（ＭＸ１、ＭＸ２及びＭＸ３）は８ビットのＣＭＤ値に依存する。しかし、ＲＯＲオペコードのビットパターンはロジック最適化の目的のために並べられる。オペランドのビットパターンを利用するので、このパターンを再度列挙する。
【１２９８】
【表１５７】
Figure 2004536736
Ｌｏｇｉｃ１は、ＲＴＭＰにＷｒｉｔｅＥｎａｂｌｅ信号を与えるために使用される。ＲＴＭＰレジスタは、ＲＯＲ ＲＢ及びＲＯＲ ＸＯＲコマンドの間だけ書き込まれるべきである。Ｌｏｇｉｃ２は、InBitが使われたときならいつでも、制御信号を与えるために使用される。２個の組み合わせロジックブロックは次の通りである。
【１２９９】
【表１５８】
Figure 2004536736
マルチプレクサＭＸ１を用いて、ＲＴＭＰに格納されるビットを選択する。Ｌｏｇｉｃ１は、予めＲＢとＸＲＢの一方へのＣＭＤ入力の範囲を限定する。したがって、これらの二つを区別するため、ＣＭＤ０をテストするだけでよい。以下の表は、ＣＭＤ０とＭＸ１から出力される値との間の関係を表現する。
【１３００】
【表１５９】
Figure 2004536736
マルチプレクサＭＸ２を用いて、アキュムレータ入力のビット０を置換する予定の入力ビットを選択する。ここでは、少しの量の最適化を行う。なぜならば、個別の入力ビットは、典型的に、特定のオペランドに関係するからである。以下御表は、ＣＭＤ３−０とＭＸ２から出力される値との間の関係を表現する。
【１３０１】
【表１６０】
Figure 2004536736
最後のマルチプレクサＭＸ３は３２ビット値の最終的な回転を行う。再度、ＣＭＤオペランドのビットパターンが利用される。
【１３０２】
【表１６１】
Figure 2004536736
ＭｉｎＴｉｃｋｓユニット
図１９２は、ＭｉｎＴｉｃｋｓユニットのコンポーネント間のデータフロー及び関係を示す図である。ＭｉｎＴｉｃｋｓユニットは、認証チップ内の鍵付きオペレーションの間のプログラマブル最小遅延（カウントダウンを利用）の役目を担う。ＭｉｎＴｉｃｋｓユニットに収容されるロジック及びレジスタは、両方のタンパー検出ラインによってカバーする必要がある。これは、攻撃者が鍵付きの関数への呼び出しの間の時間を変更できないことを保証する。殆ど全てのＭｉｎＴｉｃｋｓユニットは通常のＣＭＯＳで実現可能である。なぜならば、鍵は、殆どのこのユニットを通らないからである。しかし、アキュムレータは、ＳＥＴ ＭＴＲ命令で使用される。その結果として、この回路のこの小さい区域は、ノンフラッシングＣＭＯＳで実現しなければならない。ＭｉｎＴｉｃｋｓユニットの残りの部分はノンフラッシングＣＭＯＳで実現しなくてもよい。しかし、ＭＴＲＺラッチ（以下を参照）はパリティチェックしなければならない。
【１３０３】
ＭｉｎＴｉｃｋｓユニットは、ＭＴＲ（ＭｉｎＴｉｃｋｓ残量（ＭｉｎＴｉｃｋｓＲｅｍａｉｎｉｎｇ））という名前の３２ビットレジスタを含む。ＭＴＲレジスタは、次の鍵付き関数を読み出せるまでの残りクロックチック数を格納する。各サイクルに、ＭＴＲの値は、その値が０になるまで１ずつ減少させられる。ＭＴＲが０に達すると、それ以上減少しない。ＭＴＲＺ（ＭｉｎＴｉｃｋｓ残量レジスタ零ＭｉｎＴｉｃｋｓＲｅｇｉｓｔｅｒＺｅｒｏ）という名前の補助的な１ビットレジスタは、ＭＴＲレジスタの現在の零性を反映する。ＭＴＲＺレジスタが０である場合、ＭＴＲＺは１であり、ＭＴＲＺレジスタが０ではない場合、ＭＴＲＺは０である。ＭＴＲレジスタはリセットによってクリアされ、ＳＥＴ ＭＴＲコマンドを用いて新しいカウントにセットされ、アキュムレータの現在値をＭＴＲレジスタへ転送する。
【１３０４】
ここで、
【１３０５】
【表１６２】
Figure 2004536736
であり、且つ
【１３０６】
【表１６３】
Figure 2004536736
である。
【１３０７】
サイクルはＭＴＲ及びＭＴＲＺのＷｒｉｔｅＥｎａｂｌｅに接続されるので、これらのレジスタは実行サイクル中に、即ち、サイクル＝１であるときに限り更新される。２個のＶＡＬユニットは、タンパー防止及び検出ラインに接続された検証ユニットであり、各ＶＡＬはＯＫビットを含む。ＯＫビットはリセットで１にセットされ、サイクル毎に両方のタンパー検出ラインからのＣｈｉｐＯＫ値とＯＲ演算される。ＯＫビットはそのユニットを通過する各データビットとＡＮＤ演算される。ＶＡＬ１の場合、ＭＴＲからの実効出力は０であり、これは、デクリメンターユニットからの出力が全て１であることを示し、これにより、ＭＴＲＺは０のままであり、攻撃者が鍵付き関数を使用することは阻止される。また、ＶＡＬ１は、ＭＴＲレジスタのパリティを検証する。パリティチェックが失敗した場合、消去タンパー検出ラインがトリガーされる。ＶＡＬ２の場合、チップ改ざんされたならば、ＭＴＲＺからの実効出力は０であり、ＭｉｎＴｉｃｋｓＲｅｍａｉｎｉｎｇレジスタは未だ０に到達していないことを示し、これにより、攻撃者が鍵付き関数を使用することは阻止される。
【１３０８】
プログラムカウントユニット
図１９２は、プログラムカウントユニットのブロック図である。プログラムカウントユニット（ＰＣＵ）は、９ビットのＰＣ（プログラムカウンタ）と、分岐及びサブルーチン制御用のロジックと、を含む。プログラムカウントユニットは、通常のＣＭＯＳで実現できる。なぜならば、鍵はこのユニットを通らないからである。このユニットはノンフラッシングＣＭＯＳで実現しなくてもよい。しかし、ラッチはパリティチェックされる。その上、メモリユニットに収容されたロジック及びレジスタは、ＰＣが攻撃者によって変更できないことを保証するため、両方のタンパー検出ラインで覆う必要がある。ＰＣは実際には６レベル×９ビットのＰＣＡ（ＰＣアレイ）として実装され、３ビットのＳＰ（スタックポインタ）レジスタによってインデックス付けされる。ＰＣ及びＳＰレジスタはリセットで全てクリアされ、オペコードに従ってプログラム制御のフロー中に更新される。ＰＣの現在値は、サイクル０（フェッチサイクル）の間にＭＵへ出力される。ＰＣは、実行されるコマンドに基づいてサイクル１（実行サイクル）の間に更新される。殆どのケースで、ＰＣは単に１ずつ増加する。しかし、（サブルーチン、又はその他のジャンプの形式により）分岐が現れたとき、ＰＣはあ多らしい値で置き換えられる。新しいＰＣ値を計算するメカニズムは、処理されるオペコードに依存する。
【１３０９】
ＡＤＤブロックはモジュロー２９の単純なアダーである。入力は、ＰＣ値と、１（ＰＣを１ずつ増加するため）、又は９ビットオフセット（ハイビットがセットされ、下位８ビットはＭＵから）の何れか一方である。“＋１”ブロックは、３ビット入力を使用し、１ずつ増加する（ラップ付き）。“−１”ブロックは、３ビット入力を使用し、１ずつ減少する（ラップ付き）。種々のＰＣ制御の形式は以下の通りである。
【１３１０】
【表１６４】
Figure 2004536736
ＪＳＲとＪＳＩ（ＡＣＣ）に対して同じ動作がとられるので、Ｌｏｇｉｃ１でそのケースを具体的に検出する。同じ考え方によって、Ｌｏｇｉｃ２でＪＳＩ ＲＴＳを具体的にテストする。
【１３１１】
【表１６５】
Figure 2004536736
ＰＣを更新するとき、ＰＣが完全に新しい項目によって置き換えられるべきか、又はアダーの結果によって置き換えられるべきかを決定しなければならない。これは、ＪＳＲ及びＪＳＩ（ＡＣＣ）の場合に成り立つが、テストビットがアキュムレータの状態と一致する限り、ＴＢＲにも成り立つ。ＴＢＲ以外の全ては、Ｌｏｇｉｃ１によってテストされるので、Ｌｏｇｉｃ３はＬｏｇｉｃ１の出力を入力として含む。Ｌｏｇｉｃ３からの出力は、次に、新しいＰＣ値を得るため、マルチプレクサＭＸ２によって使用される。
【１３１２】
【表１６６】
Figure 2004536736
【１３１３】
【表１６７】
Figure 2004536736
９ビットアダーへの入力は、１ずつ増加するか（普通のケース）、又はＭＵから読み出されたオフセットを加算するか（ＤＢＲコマンド）に依存する。Ｌｏｇｉｃ４はｔｅｓｔを生成する。Ｌｏｇｉｃ４からの出力は、これに応じてマルチプレクサＭＸ３によってそのまま使用される。
【１３１４】
【表１６８】
Figure 2004536736
【１３１５】
【表１６９】
Figure 2004536736
最後に、どのＰＣエントリーを使用するかについての選択は、ＳＰの現在値に依存する。サブルーチンに入るとき、ＳＰインデックス値はインクリメントされ、サブルーチンから戻るとき、ＳＰインデックス値はデクリメントされる。全てのケースで、且つコマンドをフェッチしたいとき（サイクル０）、ＳＰの現在値を使用する。Ｌｏｇｉｃ１は、サブルーチンに入るときを通知し、Ｌｏｇｉｃ２はサブルーチンから戻るときを通知する。マルチプレクサ選択は、したがって、以下のように定義される。
【１３１６】
【表１７０】
Figure 2004536736
２個のＶＡＬユニットは、タンパー防止及び検出ラインに接続された検証ユニットであり、各ＶＡＬはＯＫビットを含む。ＯＫビットはリセットで１にセットされ、サイクル毎に両方のタンパー検出ラインからのＣｈｉｐＯＫ値とＯＲ演算される。ＯＫビットはそのユニットを通過する各データビットとＡＮＤ演算される。両方のＶＡＬユニットは、データビットをパリティチェックし、それらが有効であることを保証する。パリティチェックが失敗した場合、消去タンパー検出ラインがトリガーされる。ＶＡＬ１の場合、ＳＰレジスタからの実効出力は、チップが改ざんされたならば、常に０である。これにより、攻撃者がサブルーチンを実行することは阻止される。ＶＡＬ２の場合、実効ＰＣ出力は、チップが改ざんされたならば、常に０である。これにより、攻撃者がプログラムコードを実行することは阻止される。
【１３１７】
メモリユニット
メモリユニット（ＭＵ）は、認証チップの内部メモリを含む。内部メモリは、９ビットのアドレスによってアドレス指定され、９ビットのアドレスはアドレス生成器ユニットから渡される。メモリユニットは、アドレスに応じて、適切な３２ビット及び８ビット値を出力する。また、メモリユニットは、特殊なプログラミングモードを担い、これにより、プログラムがフラッシュメモリに入力される。メモリユニット全体の内容は、タンパーリングから保護されるべきである。したがって、メモリユニットに収容されたロジック及びレジスタは、両方のタンパー検出ラインによって覆われるべきである。これは、プログラムコード、鍵、及び中間データ値が攻撃者によって変更できないことを保証する。全てのフラッシュメモリは、マルチステートであり、無効電圧で読み出されたときにチェックしなければならない。３２ビットＲＡＭもパリティチェックされるべきである。メモリユニットを通る３２ビットデータパスは、ノンフラッシングＣＭＯＳで実現できる。なぜならば、鍵はそのデータパスに沿って送られるからである。８ビットデータパスは、通常のＣＭＯＳで実現できる。なぜならば、鍵はそのデータパスに沿って送られないからである。
【１３１８】
定数
定数メモリ領域のアドレスレンジは、０００００００００−０００００１１１１である。したがって、レンジは０００００ｘｘｘｘである。しかし、次の４８アドレスが予備であるならば、これは復号化中に利用できる。定数メモリ領域は、アドレスの上位３ビット（Adr８−６＝０００）によって選択され、下位４ビットは組み合わせロジックへ供給され、その４ビットは、以下の通り、３２ビット出力値にマッピングされる。
【１３１９】
【表１７１】
Figure 2004536736
ＲＡＭ
３２エントリーの３２ビットＲＡＭのアドレス空間は、００１００００００−００１０１１１１１である。したがって、レンジは００１０ｘｘｘｘｘである。ＲＡＭメモリ領域は、したがって、アドレスの上位４ビット（Adr８−５＝００１０）によって選択され、下位５ビットはアドレス指定する値を選択する。連続的な３２エントリーのアドレス空間が与えられた場合、ＲＡＭは、単純な３２×３２ビットＲＡＭとして簡単に実現できる。ＣＰＵは、特殊な方法でレンジ０００００−１１１１１からの各アドレスを取り扱うが、ＲＡＭアドレスデコーダ自体は、アドレスを特別に取り扱うわけではない。全てのＲＡＭ値はリセットで０にクリアされるが、プログラムコードはこのことを当てにしてはならない。
【１３２０】
フラッシュメモリ−変数
３２ビット幅フラッシュメモリのアドレス空間は、００１１０００００−００１１１１１１１である。したがって、レンジは００１１ｘｘｘｘｘである。フラッシュメモリ領域は、したがって、アドレスの上位４ビット（Adr８−５＝０１１１）によって選択され、下位５ビットはアドレス指定する値を選択する。フラッシュメモリは特別な消去が必要である。フラッシュメモリの消去を完了するためにはかなり長い時間を要する。したがって、Ｗａｉｔ信号は、ＣＬＲコマンドの受信時にフラッシュコントローラの内部にセットされ、要求されたメモリが消去されたときに限りクリアされる。内部的に、特定のメモリレンジの消去ラインは一つに結合され、その結果として、以下の表に示されるように、２ビットだけが要求される。
【１３２１】
【表１７２】
Figure 2004536736
フラッシュ値はリセットによって変更されないが、プログラムコードは、ガーベッジ以外では、（製造後に）フラッシュの初期値をとるべきではない。フラッシュアドレスを利用するオペレーションは、ＬＤ、ＳＴ、ＡＤＤ、ＲＰＬ、ＲＯＲ、ＣＬＲ及びＳＥＴである。全てのケースで、オペランド及びメモリ配置は、アドレス生成及び復号化を最小限に抑えるため、密接に連結される。フラッシュメモリの全変数区域は、プログラミングモードへ入ったとき、及び明確な物理的攻撃を検出したときに消去される。
【１３２２】
フラッシュメモリ−プログラム
３８４エントリーの８ビット幅プログラムフラッシュメモリのアドレスレンジは、０１０００００００−１１１１１１１１１である。したがって、レンジは０１ｘｘｘｘｘｘｘ−１１ｘｘｘｘｘｘｘである。ＲＯＭスタートアドレスとアドレスレンジが与えられるならば、復号化は簡単である。ＣＰＵはアドレスレンジの一部を特殊は方法で取り扱うが、アドレスデコーダ自体はアドレスを特別に取り扱うわけではない。フラッシュ値はリセットによって変わらず、プログラムモードへ入ることによってのみクリアされる。製造後、フラッシュ内容はガーベッジであると見なされるべきである。３８４バイトは、プログラミングモードにあるときに限り、状態機械によってロードされる。
【１３２３】
ＭＵのブロック図
図１９３は、メモリユニットのブロック図である。図示されたロジックは、３２ビットデータ及び８ビットデータが別々のコマンドによって要求され、その結果として、復号化のために必要なビットが少なくなるということを利用する。図示されるように、３２ビット出力及び８ビット出力は常に生成される。認証チップの残りの適切なコンポーネントは、単に、実行されるコマンドに依存して、３２ビット値又は８ビット値を使用する。マルチプレクサＭＸ１は、真理表定数、ＲＡＭ、及びフラッシュメモリの選択から出力された３２ビットを選択する。３出力の間で選択するためには、２ビットだけが、即ち、Adr６及びAdr５が要求される。このようにして、ＭＸ２の形式は以下の通りである。
【１３２４】
【表１７３】
Figure 2004536736
３２ビットフラッシュメモリの特定の部分を消去するロジックはＬｏｇｉｃ１によって満たされる。消去部分制御信号は、サイクル＝１の間に、メモリの正しい部分へのＣＬＲコマンド中に限りセットされるべきである。単一のＣＬＲコマンドがあるレンジのフラッシュメモリをクリアすることに注意する必要がある。Adr６はＣＬＲのためのアドレスレンジとして十分である。なぜならば、レンジは、有効オペランドに対して常にフラッシュの範囲内に治まり、有効ではないオペランドに対して０である。３２ビット幅フラッシュメモリのレンジ全体は、（攻撃者によって、又は意図的にプログラミングモードに入ることによって）消去検出ラインがトリガーされたときに消去される。
【１３２５】
【表１７４】
Figure 2004536736
フラッシュメモリの特定の部分に書き込むためのロジックは、Ｌｏｇｉｃ２によって満たされる。ＷｒｉｔｅＥｎａｂｌｅ制御信号は、サイクル＝１の間に、フラッシュメモリレンジへの適切なＳＴコマンド中に限りセットされるべきである。Adr６−５だけのテストが許容される。なぜならば、ＳＴコマンドだけがフラッシュまたはＲＡＭへ有効に書き込むからである（Adr６−５が００であるならば、Ｋ２ＭＸは０でなければならない。）。
【１３２６】
【表１７５】
Figure 2004536736
ＷＥ（ＷｒｉｔｅＥｎａｂｌｅ）フラグは、ＳＥＴ ＷＥコマンドとＣＬＲ ＷＥコマンドの実行中にセットされる。Ｌｏｇｉｃ３はこれらの二つのケースをテストする。ＷＥに書き込まれる実際のビットはＣＭＤ４である。
【１３２７】
【表１７６】
Figure 2004536736
メモリのＲＡＭ領域へ書き込むためのロジックは、Ｌｏｇｉｃ４によって満たされる。ＷｒｉｔｅＥｎａｂｌｅ制御信号は、サイクル＝１の間に、ＲＡＭメモリレンジへの適切なＳＴコマンド中に限りセットされる。しかし、これは、Ｘ［Ｎ］への書き込みが許可されるかどうかを管理するＷＥフラグによって改ざんされる。Ｘ［Ｎ］レンジはＲＡＭの上位半分であり、これは、Adr４を使用してテストできる。ＲＡＭのフルアドレスレンジとしてAdr６−５だけをテストすることが容認できる。なぜならば、ＳＴコマンドはフラッシュ又はＲＡＭだけに書き込むからである。
【１３２８】
【表１７７】
Figure 2004536736
３個のＶＡＬユニットは、タンパー防止及び検出ラインに接続された検証ユニットであり、各ＶＡＬはＯＫビットを含む。ＯＫビットはリセットで１にセットされ、サイクル毎に両方のタンパー防止及び検出ラインからのＣｈｉｐＯＫ値とＯＲ演算される。ＯＫビットはそのユニットを通過する各データビットとＡＮＤ演算される。ＶＡＬユニットは、データビットをパリティチェックし、それらが有効であることを保証する。ＶＡＬ１及びＶＡＬ２は、各データビットの状態をチェックすることにより検証し、ＶＡＬ３はパリティチェックを実行する。妥当性テストが失敗したとき、消去タンパー検出ラインがトリガーされる。ＶＡＬ１の場合、プログラムフラッシュからの実効出力は、チップが改ざんされているならば、常に０である（ＴＢＲ ０として解釈される）。これは攻撃者が有用な命令を実行することを阻止する。ＶＡＬ２の場合、実効３２ビットは、チップが改ざんされたならば、常に０である。これにより、攻撃者は、鍵、又は中間記憶値を入手できない。８ビットフラッシュメモリは、プログラムコード、ジャンプテーブル、及びその他のプログラム情報を保持するため使用される。３８４バイトのプログラムフラッシュメモリは、（アドレスレンジ０１ｘｘｘｘｘｘｘ−１１ｘｘｘｘｘｘｘを使用して）完全な９ビットのアドレスにより選択される。プログラムフラッシュメモリは、（攻撃者によって、又はプログラミングモード検出ユニットが原因でプログラミングモードに入ることによって）消去検出ラインがトリガーされたときに限り消去される。消去検出ラインがトリガーされたとき、プログラムフラッシュメモリユニット内の小型状態機械は、８ビットフラッシュメモリを消去し、消去を検証し、シリアル入力から新しい内容（３８４バイト）にロードする。以下の擬似コードは、消去検出ラインがトリガーされたときに実効される状態機械ロジックを説明する：
Figure 2004536736
プログラミングモード状態機械実行中に、０が８ビット出力にセットされる。０コマンドは、認証チップの残りの部分に、コマンドをＴＢＲ ０として解釈させる。チップが全部で３８４バイトをプログラムフラッシュメモリへ読み込んだとき、チップはハングする（無限ループに入る）。次に、認証チップはリセットされ、プログラムは正常に使用される。消去は、８ビットプログラムフラッシュメモリの新しい内容をロードするために使用される８ビットレジスタによって検証されることに注意すべきである。これは、攻撃が成功する見込みを低下させるために役立つ。なぜならば、プログラムコードは、消去を認証するため使用されるレジスタが攻撃者によって破壊された場合に、適切にロードされ得ないからである。更に、状態機械全体は、両方のタンパー検出ラインによって保護される。
【１３２９】
アドレス生成器ユニット
アドレス生成器ユニットは、メモリユニット（ＭＵ）へアクセスするための実効アドレスを生成する。サイクル０において、ＰＣは次のオペコードをフェッチするためＭＵへ渡される。アドレス生成器は、サイクル１の実効アドレスを生成するため、戻されたオペコードを解釈する。サイクル１において、生成されるアドレスはＭＵへ渡される。アドレス生成器ユニットに格納されたロジック及びレジスタは、両方のタンパー検出ラインによってカバーされる。これは、攻撃者が生成されたアドレスを変更し得ないことを保証する。殆ど全部のアドレス生成器ユニットは通常のＣＭＯＳで実現できる。なぜならば、鍵が殆どのこのユニットを通らないからである。しかし、アキュムレータの５ビットはＪＳＩアドレス生成で使用される。この結果として、回路のこの小さい区域は、ノンフラッシングＣＭＯＳで実現される。アドレス生成器ユニットの残りの部分は、ノンフラッシングＣＭＯＳで実現しなくてもよい。しかし、カウンタ及び計算されたアドレスのラッチはパリティチェックされるべきである。タンパー検出ラインの何れかが破断しているならば、アドレス生成器ユニットは、各サイクルでアドレス０を生成し、全てのカウンタは０に確定される。これは、攻撃者がリセットを禁止状態にするか、及び／又は、消去回路を禁止状態にした場合に始めて効果がある。なぜならば、正常な状況下では、タンパー検出ラインの破断は、リセット又は全てのフラッシュメモリの消去を生じさせるからである。
【１３３０】
アドレス生成の背景
アドレス生成用ロジックは、種々のオペコードとオペランドの組み合わせを調べることが必要である。オペコード／オペランドと、アドレスとの関係はこのセクションで検討され、アドレス生成器ユニットの基礎として使用される。
【１３３１】
定数
下位４エントリーは、汎用用途、並びに、ＨＭＡＣアルゴリズムのための簡単な定数である。ＬＤＫオペランドの下位４ビットは、これらの４個の値、即ち、００００、０００１、００１０及び００１１のメモリ内アドレスの下位３ビットにそのまま対応する。ｙ定数及びｈ定数もＬＤＫコマンドによってアドレス指定される。しかし、アドレスは、オペランドの下位３ビットをＣ１カウンタ値のインバースでＯＲ演算し、そのままのオペランドの第４ビットを保持することによって生成される。このようにして、ＬＤＫ ｙの場合、ｙオペランドは０１００であり、ＬＤＫ ｈの場合、ｈオペランドは１０００である。反転したＣ１値は、ｙに対して０００−０１１の範囲にあり、ｈに対して、０００−１００の範囲にあり、ＯＲ演算結果は正確なアドレスを与える。全ての定数に対して、最終アドレスの上位５ビットは常に０００００である。
【１３３２】
ＲＡＭ
変数Ａ−Ｔは、それらのオペランド値の下位３ビットに直接関係したアドレスをもつ。即ち、ＬＤ、ＳＴ、ＡＤＤ、ＬＯＧ、及びＸＯＲコマンドのオペランド値００００−０１０１の場合、並びに、ＬＯＧコマンドのオペランド値１０００−１１０１の場合、下位３ビットのオペランドアドレスビットは、最終アドレスを生成するため、００１０００の一定上位６ビットアドレスと共に使用される。残りのレジスタ値は、インデックス付きメカニズムによってアクセスできる。変数Ａ−Ｅ、Ｂ１６０及びＨは、Ｃ１カウンタ値によるインデックス付きとしてのみアクセス可能であり、Ｘは、Ｎ１、Ｎ２、Ｎ３及びＮ４によってインデックス付けされる。ＬＤ、ＳＴ及びＡＤＤコマンドの場合、Ｃ１によってインデックス付けされたＡＥのアドレスは、オペランドの下位３ビット（０００）を取り、Ｃ１カウンタ値とＯＲ演算することにより生成される。しかし、Ｈ及びＢ１６０のアドレスは、同じ方法では生成できない（そうでなければ、ＲＡＭアドレス空間は不連続になるであろう）。したがって、簡単な組み合わせロジックは、ＡＥを００００に、Ｈを０１１０に、Ｂ１６０を１０１１に変換する。最終アドレスは、Ｃ１を４ビット値に加算し（４ビット値が得られる）、００１００の一定上位５ビットアドレスを前に付加することによって得られる。最後に、レジスタのＸレンジは、Ｎ１、Ｎ２、Ｎ３及びＮ４によるインデックス付きとしてのみアクセス可能である。ＸＯＲコマンドの場合、インデックス付けのため任意のＮ１−４を使用可能であり、一方、ＬＤ、ＳＴ及びＡＤＤの場合、Ｎ４だけが使用可能である。ＬＤ、ＳＴ及びＡＤＤにおけるＸのオペランドは、ＸＮ４オペランドと同じであるため、オペランドの下位２ビットは、使用すべきＮを選択する。アドレスは、このようにして、００１０１の一定上位５ビット値と、選択されたＮカウンタに由来する下位４ビットとして生成される。
【１３３３】
フラッシュメモリ−変数
変数ＭＴ及びＡＭのアドレスは、関連したコマンドのオペランドから生成される。オペランドの４ビットはそのまま使用され（０１１０及び０１１１）、００１１０の一定上位５ビットアドレスが前に付加される。変数Ｒ１−５、Ｋ１１−５、Ｋ２１−５、及びＭ０−７は、Ｃ１カウンタ値のインバースによるインデックス付きとしてのみアクセス可能である（付加的には、Ｒの場合には実際のＣ１値による）。簡単な組み合わせロジックは、Ｒ及びＲＦを０００００に、Ｋ１又はＫ２がアドレス指定されているかどうかに応じてＫを０１０００又は１１０００に、Ｍ（ＭＨＩ及びＭＬＯを含む）を１００００に変換する。最終アドレスは、Ｃ１を５ビット値とＯＲ演算（又は加算）し（ＲＦの場合には、Ｃ１をそのまま使用し）、００１１の一定上位４ビットを前に付加することによって獲得される。変数ＩＳＴ及びＩＳＷは各々が１ビット値に過ぎないが、任意のビット数によって実装できる。データは、０ｘ００００００００又は０ｘＦＦＦＦＦＦＦＦの何れかとして読み書きされる。それらは、ＲＯＲ、ＣＬＲ及びＳＥＴコマンドだけによってアドレス指定される。ＲＯＲの場合、オペランドの下位ビットは、００１１１１１１の一定上位８ビット値と合成され、ＩＳＴ及びＩＳＷに対して、それぞれ、００１１１１１１１０及び００１１１１１１１が得られる。なぜならば、他のＲＯＲオペランドはメモリを使用せず、ＩＳＴ及びＩＳＷ以外の場合には、返された値は無視できるからである。ＳＥＴ及びＣＬＲの場合、ＩＳＴ及びＩＳＷは、００１１の一定上位４ビットをＩＳＴ（０１００）から１１１１０へのマッピング、及びＩＳＷ（０１０１）から１１１１１へのマッピングと組み合わせることによりアドレス指定される。ＩＳＴ及びＩＳＷは、ＲＡＭからのＥ及びＴと同じオペランド値を共有するので、同じ復号化ロジックを下位５ビットのため使用することが可能である。最終アドレスは、ビット４、３及び１がセットされることを要求する（これは、オペランド値０１０ｘのテストの結果にＯＲ演算することより行われる）。
【１３３４】
フラッシュメモリ−プログラム
プログラムフラッシュメモリ内でルックアップするためのアドレスは９ビットＰＣ（サイクル０の場合）又は９ビットAdrレジスタ（サイクル１の場合）から直接もたらされる。ＴＢＲ、ＤＢＲ、ＪＳＲ及びＪＳＩのようなコマンドは、プログラムメモリ内の特定のアドレスでテーブルに記憶されたデータにしたがってＰＣを変更する。その結果として、アドレス生成は、一部の定数アドレスコンポーネントを利用し、コマンドオペランド（又はアキュムレータ）は実効アドレスの下位ビットを形成する。
【１３３５】
【表１７８】
Figure 2004536736
アドレス生成器ユニットのブロック図
図１９４はアドレス生成器ユニットの概略ブロック図である。アドレス生成器ユニットからの一次出力は、以下の表に示されるように、マルチプレクサＭＸ１によって選択される。
【１３３６】
【表１７９】
Figure 2004536736
ＣＭＤデータとＭＵからの８ビットを区別することが重要である：
サイクル０では、８ビットデータラインは、後のサイクル１で実行されるべき次の命令を保持する。この８ビットコマンド値は実効アドレスをデコードするため使用される。これに対して、ＣＭＤの８ビットデータは前の命令を保持するので、無視されるべきである；
サイクル１では、ＣＭＤラインは現在実行中の命令（サイクル０中に８ビットデータラインに保持されていた命令）を保持し、一方、８ビットデータラインは命令からの実効アドレスのデータを保持する。ＣＭＤデータはサイクル１中に実行されなければならない。
【１３３７】
したがって、ＭＵ又はＣＭＤからの９ビットデータの選択は、以下の表に示されるようにマルチプレクサＭＸ３によって行われる。
【１３３８】
【表１８０】
Figure 2004536736
９ビットAdrレジスタはサイクル０毎に更新されるので、AdrのＷｒｉｔｅＥｎａｂｌｅは〜サイクルに接続される。カウンタユニットはカウンタＣ１、Ｃ２（内部的に使用される）と、選択されたＮインデックスを生成する。その上、カウンタユニットは、プログラムカウンタユニットによって使用されるフラグＣ１Ｚ及びＣ２Ｚを出力する。様々な＊ＧＥＮユニットは、サイクル０中に、特有のコマンドタイプのアドレスを生成し、マルチプレクサＭＸ２は、ＰＣ（即ち、８ビットデータライン）によってプログラムメモリから読み出されるようなコマンドに基づいてそれらの間で選択を行う。生成された値は以下の通りである。
【１３３９】
【表１８１】
Figure 2004536736
マルチプレクサＭＸ２は以下の選択規準をもっている。
【１３４０】
【表１８２】
Figure 2004536736
ＶＡＬ１ユニットは、タンパー防止及び検出回路に接続された検証ユニットである。それはＯＫビットを含み、ＯＫビットはリセットで１にセットされ、サイクル毎に両方のタンパー防止及び検出ラインからのＣｈｉｐＯＫ値とＯＲ演算される。ＯＫビットは、使用可能前の９ビットの実効アドレスとＡＮＤ演算される。チップが改ざんされているならば、アドレス出力は常に０であり、これにより、攻撃者はメモリの他の部分へのアクセスが妨げられる。ＶＡＬ１ユニットは、実効アドレスビットにパリティチェックを実行し、それらが改ざんされていないことを保証する。パリティチェックが失敗であるならば、消去タンパー検出ラインがトリガーされる。
【１３４１】
ＪＳＩＧＥＮ
図１９５はＪＳＩＧＥＮユニットの概略ブロック図である。ＪＳＩＧＥＮユニットはＪＳＩ ＡＣＣ命令のためのアドレスを生成する。実効アドレスは、単に、
ＪＳＩテーブル（０１０１）用のアドレスの４ビット上位部分と、
アキュムレータ値の下位５ビットと、
の連結である。
【１３４２】
アキュムレータは他の時点（ジャンプアドレスが生成されないとき）で鍵を保持することがあるので、その値は秘匿されなければならない。その結果として、このユニットはノンフラッシングＣＭＯＳで実現される。マルチプレクサＭＸ１は、単に、コマンドがＪＳＩＧＥＮであるかどうかに基づいて、アキュムレータからの下位５ビット又は０の間で選択を行う。マルチプレクサＭＸ１は以下の選択規準をもっている。
【１３４３】
【表１８３】
Figure 2004536736
ＪＳＲＧＥＮ
図１９６はＪＳＲＧＥＮユニットの概略ブロック図である。ＪＳＲＧＥＮユニットはＪＳＲ及びＴＢＲ命令のためのアドレスを生成する。実効アドレスは、単に、
ＪＳＲテーブル（０１００）用のアドレスの４ビット上位部分と、
オペランドからのテーブル内のオフセット（ＪＳＲコマンド用の３ビットと、ＴＢＲ用の３ビット＋定数０ビット）と、
の連結からもたらされる。ここで、Ｌｏｇｉｃ１は実効アドレスのビット３を生成する。このビットはＪＳＲの場合にはビット３であり、ＴＢＲの場合には０である。
【１３４４】
【表１８４】
Figure 2004536736
ＪＳＲ命令はビット５に１があるので（これに対して、ＴＢＲはこのビットが０である）、これをビット３とＡＮＤ演算することにより、ＪＳＲの場合にはビット３を生成し、ＴＢＲの場合には０を生成する。
【１３４５】
ＤＢＲＧＥＮ
図１９７は、ＤＢＲＧＥＮユニットの概略ブロック図である。ＤＢＲＧＥＮユニットはＤＢＲ命令のためのアドレスを生成する。実効アドレスは、
ＤＢＲテーブル（０１１０００）用のアドレスの６ビット上位部分と、
オペランドの下位３ビットと、
の連結からもたらされる。
【１３４６】
ＬＤＫＧＥＮ
図１９８は、ＬＤＫＧＥＮユニットの概略ブロック図である。ＬＤＫＧＥＮユニットはＬＤＫ命令のためのアドレスを生成する。実効アドレスは、
ＬＤＫテーブル（０００００）用のアドレスの５ビット上位部分と、
オペランドのハイビットと、
オペランドの下位３ビット（下位が定数の場合）、又はＣ１とＯＲ演算されたオペランドの下位３ビット（インデックス付き定数の場合）と
の連結からもたらされる。
【１３４７】
ＯＲ２ブロックは、Ｃ１の３ビットを、ＭＵからの８ビットデータ出力からの下位３ビットとＯＲ演算するだけである。マルチプレクサＭＸ１は、オペランドの上位ビットがセットされているか、又はセットされていないかに基づいて、実際のデータビットと、Ｃ１がＯＲ演算されたデータビットとの間で選択を行うだけである。マルチプレクサへのセレクタ入力は、簡単なＯＲゲートであり、ｂｉｔ２をｂｉｔ３とＯＲ演算する。マルチプレクサＭＸ１は以下の選択規準をもっている。
【１３４８】
【表１８５】
Figure 2004536736
ＲＰＬＧＥＮ
図１９９は、ＲＰＬＧＥＮユニットの概略ブロック図である。ＲＰＬＧＥＮユニットはＲＰＬ命令のためのアドレスを生成する。Ｋ２ＭＸが０であるとき、実効アドレスは定数０００００００００である。Ｋ２ＭＸが１であるとき（Ｍからの読み出しが有効な値を返すことを示す）、実効アドレスは、
Ｍ（００１１１０）用のアドレスの６ビット上位部分と、
Ｃ１の現在値の３ビットと、
の連結からもたらされる。
【１３４９】
マルチプレクサＭＸ１は、Ｋ２ＭＸの現在値に基づいて、２個のアドレスの間で選択を行う。したがって、マルチプレクサＭＸ１は以下の選択規準をもっている。
【１３５０】
【表１８６】
Figure 2004536736
ＶＡＲＧＥＮ
図２００は、ＶＡＲＧＥＮユニットの概略ブロック図である。ＶＡＲＧＥＮユニットはＬＤ、ＳＴ、ＡＤＤ、ＬＯＧ及びＸＯＲ命令のためのアドレスを生成する。Ｋ２ＭＸ １ビットフラグは、Ｍからの読み出しが定数０アドレス（０を返すが、書き込み不可である）にマッピングされるか、オペランドがＫを指定したとき、Ｋ１とＫ２のどちらがアクセスされるか、を決定するため使用される。４ビットアダーブロックは２組の４ビット入力をとり、モジュロー２４の加法で、４ビットの出力を生成する。シングルビットレジスタＫ２ＭＸは、ＣＬＲ Ｋ２ＭＸ命令、又はＳＥＴ Ｋ２ＭＸ命令の実行中だけに書き込まれる。Ｌｏｇｉｃ１は、これらの条件に基づいてＫ２ＭＸ ＷｒｉｔｅＥｎａｂｌｅをセットする。
【１３５１】
【表１８７】
Figure 2004536736
ＳＥＴ命令中にＫ２ＭＸ変数に書き込まれるビットは１であり、ＣＬＲ命令中は０である。入力ビットのソースとして、オペコードの下位ビット（ｂｉｔ４）を使用するのが好都合である。アドレス生成中に、組み合わせロジックとして実装された真理表は、以下の通り、ベースアドレスの一部を決定する。
【１３５２】
【表１８８】
Figure 2004536736
真理表は５ビットの出力を生成するが、下位４ビットは４ビットアダーへ送られ、そこで、下位４ビットはインデックス値（Ｃ１、Ｎ又はオペランド自体の下位３ビット）に加算される。最上位ビットはアダーへ送られ、５ビット結果を生成するために、アダー結果からの４ビット結果の前に付加される。アダーへの第２の入力はマルチプレクサＭＸ１に由来し、マルチプレクサＭＸ１は、Ｃ１、Ｎ、及びオペランド自体の下位３ビットからインデックス値を選択する。Ｃ１は３ビットしかないが、４番目のビットは定数０である。マルチプレクサＭＸ１は以下の選択規準をもっている。
【１３５３】
【表１８９】
Figure 2004536736
実効アドレスの第６ビット（ｂｉｔ５）は、ＲＡＭアドレスの場合に０であり、フラッシュメモリアドレスの場合に１である。フラッシュメモリアドレスは、ＭＴ、ＡＭ、Ｒ、Ｋ、及びＭである。ｂｉｔ５の計算はＬｏｇｉｃ２によって与えられる。
【１３５４】
【表１９０】
Figure 2004536736
定数１ビットが表現され、実効アドレスは全部で７ビットになる。これらのビットは、Ｋ２ＭＸが０でなく、命令がＬＤ、ＡＤＤ又はＳＴ Ｍ［Ｃ１］ではない限り、実効アドレスを形成する。後者では、実効アドレスは定数アドレス０００００００である。両方のケースで、２個の０ビットが最終的な９ビットアドレスを形成するため前に追加される。この計算は、以下に示され、Ｌｏｇｉｃ３及びマルチプレクサＭＸ２によって行われる。
【１３５５】
【表１９１】
Figure 2004536736
【１３５６】
【表１９２】
Figure 2004536736
ＣＬＲＧＥＮ
図２０１は、ＣＬＲＧＥＮユニットの概略ブロック図である。ＣＬＲＧＥＮユニットはＣＬＲ命令のためのアドレスを生成する。実効アドレスは常に、有効メモリアクセスオペランド用のフラッシュメモリにあり、無効オペランドに対して０である。ＣＬＲ Ｍ［Ｃ１］命令は、（ＶＡＲＧＥＮユニットに保持された）Ｋ２ＭＸフラグの状態とは無関係に、常に、Ｍ［Ｃ１］を消去する。真理表は、単純な組み合わせロジックであり、以下の関係を実現する。
【１３５７】
【表１９３】
Figure 2004536736
真理表に必要なロジックを削減することは簡単である。なぜならば、全部で４種類の主要なケースにおいて、実効アドレスの最初の６ビットは００であり、その後にオペランド（ｂｉｔ３−０）が続く。
【１３５８】
ＢＩＴＧＥＮ
図２０２は、ＢＩＴＧＥＮユニットの概略ブロック図である。ＢＩＴＧＥＮユニットはＲＯＲ及びＳＥＴ命令のためのアドレスを生成する。実効アドレスは常に、有効メモリアクセスオペランド用のフラッシュメモリにあり、無効オペランドに対して０である。ＲＯＲ及びＳＥＴ命令は、ＩＳＴ及びＩＳＷフラッシュメモリアドレスだけにアクセスし（オペランドの残りはレジスタにアクセスする）、簡単な組み合わせロジック真理表はアドレス生成に十分である。
【１３５９】
【表１９４】
Figure 2004536736
カウンタユニット
図Ｙ３７は、カウンタユニットの概略ブロック図である。カウンタユニットは、カウンタＣ１、Ｃ２（内部で使用）と、選択されたＮインデックスと、を生成する。更に、カウンタユニットは、外部で使用するための出力フラグＣ１Ｚ及びＣ２Ｚを出力する。レジスタＣ１及びＣ２は、ＤＢＲ命令又はＳＣ命令のターゲットであるときに更新される。オペランドのハイビット（実効コマンドのｂｉｔ３）は、Ｃ１とＣ２の間で選択を行う。Ｌｏｇｉｃ１及びＬｏｇｉｃ２は、それぞれ、Ｃ１及びＣ２のためのＷｒｉｔｅＥｎａｂｌｅを判定する。
【１３６０】
【表１９５】
Figure 2004536736
シングルビットフラグＣ１Ｚ及びＣ２Ｚは、それらのマルチビットＣ１及びＣ２の対応した部分のＮＯＲ演算によって生成される。このようにして、Ｃ１Ｚは、Ｃ１＝０のときに１であり、Ｃ２Ｚは、Ｃ２＝０のときに１である。ＤＢＲ命令中に、Ｃ１又はＣ２の何れかの値が１ずつデクリメントされる（ラップ付き）。デクリメンターユニットへの入力は、以下の通り、マルチプレクサＭＸ２によって選択される。
【１３６１】
【表１９６】
Figure 2004536736
Ｃ１又はＣ２に書き込まれた実際の値は、ＤＢＲ命令又はＳＣ命令が実行されたかどうかに依存する。マルチプレクサＭＸ１は、デクリメンターからの出力（ＤＢＲ命令用）と、真理表からの出力（ＳＣ命令用）との間で選択を行う。５ビット出力のうちの最下位３ビットだけがＣ１に書き込まれることに注意する必要がある。マルチプレクサＭＸ１は、したがって、以下の選択規準をもっている。
【１３６２】
【表１９７】
Figure 2004536736
真理表は、ＳＣ命令を用いて、Ｃ１及びＣ２へロードされるべき値を保持する。真理表は、以下の関係を実現する簡単な組み合わせロジックである。
【１３６３】
【表１９８】
Figure 2004536736
レジスタＮ１、Ｎ２、Ｎ３及びＮ４は、ＸＯＲ命令によって参照されたとき、次の値−１（ラップ付き）によって更新される。レジスタＮ４は、ＳＴ Ｘ［Ｎ４］命令が実行されるときにも更新される。ＬＤ及びＡＤＤ命令はＮ４を更新しない。その上、全部で４個のレジスタはＳＥＴ Ｎｘコマンド中に更新される。Ｌｏｇｉｃ４−７は、レジスタＮ１からＮ４のＷｒｉｔｅＥｎａｂｌｅを生成する。どれもがＬｏｇｉｃ３を使用し、Ｌｏｇｉｃ３は、コマンドがＳＥＴ Ｎｘである場合に１を生成し、そうでなければ０を生成する。
【１３６４】
【表１９９】
Figure 2004536736
送出された、又はデクリメンターへの入力として使用された実際のインデックス値は、マルチプレクサＭＸ４がオペランドの下位２ビットを使用して簡単に選択する。
【１３６５】
【表２００】
Figure 2004536736
インクリメンターは、（マルチプレクサＭＸ４によって選択された）入力値のうちの４ビットを取得し、１を加え、４ビット結果を生成する（モジュロー２４の加法による）。最後に、マルチプレクサＭＸ３は４時点で、（Ｎ毎に異なり、ＳＥＴ Ｎｘコマンド中にロードされる）定数値と、（ＸＯＲ又はＳＴ命令中の）デクリメンターの結果と、の間で選択を行う。その値は、適当なＷｒｉｔｅＥｎａｂｌｅフラグがセットされている場合に限り書き込まれ（Ｌｏｇｉｃ４−Ｌｏｇｉｃ７を参照せよ）、Ｌｏｇｉｃ３はマルチプレクサのために安全に使用できる。
【１３６６】
【表２０１】
Figure 2004536736
ＳＥＴ Ｎｘコマンドは、Ｎ１からＮ４に以下の定数をロードする。
【１３６７】
【表２０２】
Figure 2004536736
参照される各初期Ｘ［Ｎｎ］は、最適化されたＳＨＡ−１アルゴリズムのインデックスＮ１からＮ４の初期状態と一致する。各インデックス値Ｎｎがデクリメントするとき、実効Ｘ［Ｎ］はインクリメントする。その理由は、Ｘワードは最上位ワードから先にメモリに格納されているからである。３個のＶＡＬユニットは、タンパー防止及び検出回路に接続された検証ユニットであり、各ＶＡＬはＯＫビットを含む。ＯＫビットはリセットで１にセットされ、サイクル毎に両方のタンパー防止及び検出ラインからのＣｈｉｐＯＫ値とＯＲ演算される。ＯＫビットはそのユニットを通過する各データビットとＡＮＤ演算される。全てのＶＡＬユニットは、データビットをパリティチェックし、カウンタが改ざんされていないことを保証する。パリティチェックが失敗であるならば、消去タンパー検出ラインがトリガーされる。ＶＡＬ１の場合、カウンタＣ１からの実効出力は、チップが改ざんされているならば、常に０である。これは、攻撃者が鍵の最初から最後までインデックス付けをするループ構造を実行することを阻止する。ＶＡＬ２の場合、カウンタＣ２からの実効出力は、チップが改ざんされたならば、常に０である。これは、攻撃者がループ構造を実行することを阻止する。ＶＡＬ３の場合、Ｎカウンタ（Ｎ１−Ｎ１４）からの実効出力は、チップが改ざんされているならば、常に０である。これは、攻撃者がＸの最初から最後までインデックス付けをするループ構造を実行することを阻止する。
【１３６８】
次に、図２０３を参照すると、フラッシュメモリ記憶装置７０１に格納された情報７０５が示されている。このデータには以下のものが含まれる。
【１３６９】
工場コード
工場コードは、プリントロールが製造された工場を示す１６ビットコードである。これは、プリントロールテクノロジーの所有者に属する工場、又は許可を得てプリントロールを製造する工場を識別する。この数値の目的は、品質の問題がある場合に、プリントロールの由来する工場を追跡できるようにすることである。
【１３７０】
バッチ番号
バッチ番号は、プリントロールの製造バッチを示す３２ビット番号である。この数値の目的は、品質の問題がある場合に、プリントロールの由来するバッチを追跡することである。
【１３７１】
シリアル番号
４８ビットシリアル番号は、最大で２８兆個まで各プリントロールを一意に識別できるようにするため設けられる。
【１３７２】
製造日
１６ビット製造日は、有効期限が制限されている場合に、プリントロールの経年を追跡するため組み込まれる。
【１３７３】
メディア長さ
ロール上に残っているプリントメディアの長さはこの数値によって表される。この長さは、ミリメータ、又はプリントロールを使用するプリンタ装置の最小ドットピッチのような小さい単位で表現され、周知のＣ、Ｈ及びＰの各フォーマット、並びに、印刷されるその他のフォーマットで残り写真数の計算を可能にさせる。この小さい単位を使用することによって、プレ印刷されたメディアとの同期を保つために高解像度が使用できることを保証する。
【１３７４】
メディアタイプ
メディアタイプデータはプリントロールに格納されているメディアを列挙する：
（１）透明
（２）乳白色
（３）不透明着色
（４）３次元レンチキュラー
（５）プレ印刷：長さ限定
（６）プレ印刷：非長さ限定
（７）金属箔
（８）ホログラフィック／光学的可変デバイス箔。
【１３７５】
プレ印刷メディア長さ
例えば、プリントロールの裏面に収容されているプレ印刷メディアの繰り返しパターンの長さがここに保存される。
【１３７６】
インク粘性
各インクカラーの粘性が８ビット数値として格納される。インク粘性数は、粘性を補償するためプリントヘッドアクチュエータ特性を調節する際に使用される（典型的に、粘性が高くなると、同じドロップボリュームを実現するためにはより長いアクチュエータパルスが必要になる）。
【１３７７】
１２００ｄｐｉ用の推奨ドロップボリューム
各インクカラーの推奨ドロップボリュームは８ビット数値として格納される。最も適切なドロップボリュームは、インク及び印刷メディア特性に依存する。例えば、要求されるドロップボリュームは、色素濃度又は吸収性が増加すると減少する。また、透明メディアは乳白色メディアの約２倍のドロップボリュームを必要とする。なぜならば、光は、透明メディアの場合、色素層を１回しか通過しないからである。
【１３７８】
プリントロールは、インクとメディアの両方を収容するので、顧客適合を実現することができる。ドロップボリュームは、推奨ドロップマッチに過ぎない。なぜならば、プリンタは１２００ｄｐｉではないかもしれないし、また、プリンタは、印刷の明暗について調節されるかもしれないからである。
【１３７９】
インクカラー
染料色の各々のカラーが格納され、印刷前に画像に適用されるデジタル中間調を精細調整するために使用できる。
【１３８０】
残りメディア長さインジケータ
ロールに残っている印刷メディアの長さが数値によって表現され、カメラ装置によって更新される。長さは、Ｃ、Ｈ及びＰの各フォーマット、並びに、印刷されるその他のフォーマットで残り写真数を計算できるように、小さい単位（例えば、１２００ｄｐｉピクセル）で表現される。プレ印刷メディアとの同期を保つために高解像度を使用してもよい。
【１３８１】
著作権又はビットパターン
この５１２ビットパターンは、保存されたフラッシュメモリの内容を著作権保護可能にするために十分なＡＳＣＩＩ文字列を表現する。
【１３８２】
図２０４を参照すると、Ａｒｔｃａｍ認証チップの記憶テーブル７３０が示されている。テーブルは、製造コード、バッチ番号、シリアル番号、及び日付を含み、上述のフォーマットと同じである。テーブル７３０は、更に、Ａｒｔｃａｍ装置内のプリントエンジン上の情報７３１を含む。蓄積された情報は、プリンタエンジンタイプ、プリンタのＤＰＩ解像度、及びプリンタ装置によって作成されたプリント数のプリンタカウントを含む。
【１３８３】
更に、認証テスト鍵７１０が設けられ、これは、チップとチップの間でランダムに変化し、上述のアルゴリズムにおけるＡｒｔｃａｍランダム識別コードとしても利用される。１２８ビットのプリントロール認証鍵７１３も設けられ、これはプリントロール内に保存されたキーと同等である。次に、５１２ビットパターンが保存され、その後に、Ａｒｔｃａｍの利用に適した１２０ビットの予備エリアが続く。
【１３８４】
上述のように、Ａｒｔｃａｍは、好ましくは、液晶ディスプレイ１５を含み、液晶ディスプレイは、Ａｒｔｃａｍに格納されているプリントロールに残されたプリント数を示す。更に、Ａｒｔｃａｍは、３状態スイッチ１７を含み、これにより、ユーザは、３種類の標準的なフォーマットＣ、Ｈ及びＰ（クラシック、ＨＤＴＶ及びパノラマ）を切り換えることが可能である。三つの状態間の切替後、液晶ディスプレイ１５は、選択された特定のフォーマットが使用されるならば、プリントロールに残っている画像の枚数を反映するため更新される。
【１３８５】
液晶ディスプレイを正しく動作させるため、Ａｒｔｃａｍプロセッサは、プリントロールを挿入し、認証テストに合格した後、プリントロールチップ５３のフラッシュメモリ記憶装置から読み出し、用紙残量を判定する。次に、出力フォーマット選択スイッチ１７の値がＡｒｔｃａｍプロセッサによって判定される。プリント長さを、選択された出力フォーマットの対応した長さで除算することにより、Ａｒｔｃａｍプロセッサは、プリント可能数を判定し、残りプリント数で液晶ディスプレイ１５を更新する。ユーザが出力フォーマット選択スイッチ１７を変更すると、Ａｒｔｃａｍプロセッサ３１は、そのフォーマットに応じて出力ピクチャーの数を再計算し、再度、ＬＣＤディスプレイ１５を更新する。
【１３８６】
プロセス情報をプリントロールテーブル７０５（図１６５）に保存することによって、Ａｒｔｃａｍ装置はプロセスの変化、及びプリントロールのプリント特性の変化を利用することができる。
【１３８７】
特に、プリントヘッド内の各ノズルに加えられたパルス特性は、プロセス特性の変化を考慮するために変更可能である。図２０５を参照すると、Ａｒｔｃａｍプロセッサは、補助メモリＲＯＭチップに記憶されたソフトウェアプログラムを動かすために適合し得る。ソフトウェアプログラムであるパルスプロファイルキャラクタライザ７７１は、プリントロールから多数の変数を読み出すことができる。これらの変数には、プリントロール７７２上の残りロールメディア、プリンタメディアタイプ７７３、インクカラー粘性７７４、インクカラードロップボリューム７７５、及びインクカラー７７６が含まれる。これらの変数の各々は、パルスプロファイルキャラクタライザによって読み出され、対応した最も適しているパルスプロファイルは、従来の試行錯誤法によって決定される。パラメータは、インク出力の安定性を高めるために、各プリンタノズルで受け取られるプリンタパルスを変更する。
【１３８８】
明らかなように、認証チップは、重要かつ価値ある情報がプリンタロールと一体のプリンタチップに格納されている点で著しく進歩している。この情報は、対象となっているプリントロールのプロセス特性を、プリントロールのタイプ及びプリントロールに残っている用紙量と共に含む。
【１３８９】
更に、プリントロールインタフェースチップは、貴重な認証情報を提供し、耐タンパー性の形で構築することが可能である。また、このチップを利用する耐タンパー性のある方法が提供される。プリントロールチップの利用は、Ａｒｔｃａｍ装置の迅速な出力フォームのために便利かつ効率的なユーザインタフェースを提供することができ、多数の写真フォーマットを出力でき、同時に、印刷装置に残っている写真の数のインジケータを提供することができる。
【１３９０】
プリントヘッドユニット
図２０６には、図１６２のプリントヘッドユニット６１５の分解斜視部分断面図が示されている。
【１３９１】
プリントヘッドユニット６１５は、像を形成するように要求に応じてインクドロップをプリントメディア６１１へ噴射するプリントヘッド４４が中心に置かれる。プリントメディア６１１は、第１セット６１８及び６１６と、第２セット６１７及び６１９からなる２組のローラーの間に挟まれている。
【１３９２】
プリントヘッド４４は電源、グランド、及び信号線８１０の制御下で動作し、電源、グランド、及び信号線８１０は、プリントヘッド４４用の電源及び制御を提供し、テープ自動ボンディング（ＴＡＢ）によってプリントヘッド４４の表面に接合されている。
【１３９３】
重要なことは、適当に分離されたシリコンウェハー装置から構築することができるプリントヘッド４４は、一連の異方性エッチ８１２に依拠し、ウェハーを介して、ほぼ垂直な側壁を有する。ウェハーを貫通するエッチ８１２は、後で取り出すためウェハーの裏側からインクをプリントヘッド表面に直接供給することができる。
【１３９４】
インクは、インクヘッド供給ユニット８１４を用いてインクジェットプリントヘッド４４の裏側に供給される。インクジェットプリントヘッド４４は、その表面に沿って、別々の色のインクを供給するため３つの別個の行をもつ。インクヘッド供給ユニット８１４は、インクチャンネルをシールする蓋８１５を含む。
【１３９５】
図２０７から図２１０には、インクヘッド供給ユニット８１４の多数の斜視図が示されている。図２０７から図２１０の各々は、長さに制限のないインクヘッド供給ユニットの一部だけを示し、図示された部分は典型的な細部を示す。図２０７には、底側斜視図が示され、図１４８は上側斜視図を示し、図２０９は拡大斜視部分断面図を示し、図２１０はインクチャンネルの詳細を示す上側斜視図であり、図２１１は上側斜視図であり、図２１２も同様である。
【１３９６】
インクヘッド供給ユニット８１４は、例えば、マイクロマシーン加工されたシリコンからではなく、射出成形プラスチックから形成する方がコスト的にかなり有利である。プラスチックインクチャンネルの製造コストは非常に低く、製造は十分に容易である。添付図面に示された設計は、所定の長さの１６００ｄｐｉの３色モノリシックプリントヘッドを想定している。与えられた流速計算は、１００ｍｍフォトプリンタに対するものである。
【１３９７】
インクヘッド供給ユニット８１４は、必要な精細部の全てを含んでいる。蓋８１５（図２０６）は、インクヘッド供給ユニット８１４に永久的に接着されるか、又は超音波溶接され、インクチャンネルのシールを提供する。
【１３９８】
図２０９を参照すると、シアン、マゼンタ、イエローのインクが、インクインレット８２０−８２２に流入し、マゼンタインクはスルーホール８２４，８２５の中を流れ、マゼンタメインチャンネル８２６，８２７（図１４１）に沿って流れる。シアンインクは、シアンメインチャンネル８３０に沿って流れ、イエローインクはイエローメインチャンネル８３１に沿って流れる。図２０９に最もよく示されているように、シアンインクメインチャンネル内のシアンインクは、シアンサブチャンネル８３３に流れ込む。イエローサブチャンネル８３４は、同様に、イエローメインチャンネル８３１からイエローインクを受け取る。
【１３９９】
図２１０の最もよく示されているように、マゼンタインクもマゼンタメインチャンネル８２６，８２７からマゼンタスルーホール８３６，８３７へ流れる。図２０９に戻ると、マゼンタインクはスルーホール８３６，８３７から流出する。マゼンタインクは、マゼンタサブチャンネル、例えば、８３８に沿って流れ、次に、第２のマゼンタサブチャンネル、例えば、８３９に沿って流れ、その後、マゼンタトラフ８４０に流入する。マゼンタインクは、次に、マゼンタバイア、例えば、８４２を流れ、マゼンタバイアは、対応したインクジェットヘッドスルーホール（例えば、図１６６の８１２）と整列させられ、それらは、次に、インクをプリントアウト用のインクジェットノズルへ供給する。
【１４００】
同様に、シアンサブチャンネル８３３内のシアンインクはシアンピットエリア８４９に流入し、それは、インクを二つのシアンバイア８４３，８４４に供給する。同様に、イエローサブチャンネル８３４は、イエローピットエリア４６へ供給し、イエローピットエリアはイエローバイア８４７，８４８へ供給する。
【１４０１】
図２１０に示されるように、プリントヘッドは、プリントヘッドスロット８５０に収容できるように設計され、種々のバイア、例えば、８５１は、プリントヘッドウェハー内で対応したスルーホール、例えば、８５１と揃えられる。
【１４０２】
図２０６に戻ると、適切なインクがプリントヘッドチップ４４の全体へ流れ、同時に、射出成形プロセスの制約を満たすように注意すべきである。プリントヘッドチップの裏側にあるインクスルーウェハーホール８１２のサイズは、約１００μｍ×５０μｍであり、異なる色のインクを運ぶスルーホールの隙間は約１７０μｍである。このサイズの形状は容易にプラスチック成形でき（コンパクトディスクはミクロンサイズの形状である）、理想的には壁の高さは、適当なスティフネスを維持するため、壁の厚さの数倍を超えてはならない。好適な実施形態は、少しずつ小さくなるインクチャンネルの階層構造を使用することによってこの問題を解決している。
【１４０３】
図２１１には、プリントヘッド４４の表面の小部分８７０が示されている。表面は、シアン系列８７１、マゼンタ系列８７２、及びイエロー系列８７３からなる３系列のノズルに分割される。ノズルの各系列は、更に、２列、例えば、８７５、８７６に分割され、プリントヘッド４４は、電源及び制御信号を接合する接合パッド８７８の系列を含む。
【１４０４】
プリントヘッドは、好ましくは、Ａｒｔｃａｍ装置を含む用途のため創作された非常に多数のインクジェットの異なる形態に応じて構築される。これらのインクジェット装置は以下で詳述される。
【１４０５】
プリントヘッドノズルは、図２０６の異方性エッチホール８１２と同等のインク供給チャンネル８８０を含む。インクは、ウェハーの裏側から、供給チャンネル８８１を通り、次に、フィルタグリル８８２を通り、インクノズルチャンバー、例えば、８８３へ流れる。ノズルチャンバー８８３及びプリントヘッド４４（図１）の動作は、既に説明した通りであり、上述の特許明細書に記載されている。
【１４０６】
インクチャンネル流体フロー解析
次に、インクフローの解析を説明すると、メインインクチャンネル８２６、８２７、８３０、８３１（図２０７、図１４１）は、約１ｍｍ×１ｍｍであり、１色の全てのノズルに供給する。サブチャンネル８３３、８３４、８３８、８３９（図２０９）は約２００μｍ×１００μｍであり、一つが約２５のインクジェットノズルへ供給する。プリントヘッドスルーホール８４３、８４４、８４７、８４８及びウェハースルーホール、例えば、８８１（図２２１）は、１００μｍ×５０μｍであり、プリントヘッドスルーホールのそれぞれの側で３個のノズルに供給する。各ノズルフィルタ８８２は８スリットを有し、各スリットは２０μｍ×２μｍの面積を有し、一つのノズルに供給する。
【１４０７】
上記のように構成されたインクジェットプリンタの圧力必要条件の解析を行った。解析は、写真印刷用の１６００ｄｐｉの３色プロセスプリントヘッドに対するものである。プリント幅は１００ｍｍであり、１色毎に６２５０のノズルがあり、全部で１８７５０のノズルがある。
【１４０８】
フルブラック印刷の場合に種々のチャンネルで必要な最大インク流速が重要である。これは、インクチャンネルに沿った圧力降下を決定し、したがって、プリントヘッドが表面張力だけで充満した状態を保つかどうか、保てない場合に、プリントヘッドを充満した状態に保つために必要なインク圧を決定する。
【１４０９】
圧力降下を計算するため、１６００ｄｐｉ動作に対して２．５ｐＩのドロップボリュームを利用した。ノズルはもっと高速に動作する能力を備えているが、選択されたドロップ繰り返しレートは５ｋＨｚであり、これは、１５０ｍｍ長さの写真を２秒以内に印刷するために適当である。このようにして、極端なケースでは、プリントヘッドは、１８７５０ノズルを有し、すべてが毎秒最大５０００ドロップで印刷をする。このインクフローは、インクチャンネルの階層構造全体に広がる。各インクチャンネルは、全てのノズルが印刷をしているとき、事実上、一定数のノズルに供給する。
【１４１０】
圧力降下Δρは、Ｄａｒｃｙ−Ｗｅｉｓｂａｃｈ式に従って計算した：
Δρ＝ρＵ２ｆＬ／２Ｄ
ここで、ρはインクの密度であり、Ｕは平均流速であり、Ｌは長さであり、Ｄは水力直径であり、ｆは無次元摩擦係数であり、以下の式で計算した：
ｆ＝κ／Ｒｅ
ここで、Ｒｅはレイノルズ数であり、κは、チャンネルの断面積に依存する無次元摩擦係数であり、以下の式で計算した：
Ｒｅ＝ＵＤ／ν
ここで、νはインクの運動学的粘性である。
【１４１１】
矩形断面の場合、κは、
κ＝６４／（２／３＋（１１ｂ／２４ａ）（１１ｂ／２４ａ）（２−ｂ／ａ））
によって近似できる。
【１４１２】
式中、ａは矩形断面の長辺であり、ｂは短辺である。矩形断面に対する水力直径Ｄは、
Ｄ＝２ａｂ／（ａ＋ｂ）
によって与えられる。
【１４１３】
インクは、チャンネルの長手方向の２５０点でメインインクチャンネルから抜かれた。インク粘性はチャンネルの先端から線形に降下し、チャンネルの終端で０まで降下するので、平均流速Ｕは最大流速の半分である。したがって、メインインクチャンネルに沿った圧力降下は、最大流速を用いて計算した圧力降下の半分である。
【１４１４】
これらの式を利用して、圧力降下を計算することにより、次の表が得られた。
【１４１５】
インクチャンネル寸法と圧力降下の表
【１４１６】
【表２０３】
Figure 2004536736
インクインレットからノズルまでの総圧力降下は、したがって、シアン及びイエローに関して約７０１Ｐａであり、マゼンタに関して８４５Ｐａである。これは、大気圧の１％未満である。勿論、印刷された画像がフルブラック未満の場合、インクフロー（したがって、圧力降下）はこれらの値よりも低下するであろう。
【１４１７】
インクヘッド供給ユニット用の金型製作
インクヘッド供給ユニット１４（図１）は５０μの外形と１０６ｍｍの長さがある。射出成形ツールを従来の方法で加工することは実施不可能である。しかし、全体的な形状が複雑であるとしても、複雑な曲線は不要である。射出成形ツールは、メインインクチャンネル及びその他のミリメートルスケールの形状については従来のミリングを使用して製作可能であり、精細な形状はリソグラフ的に製作されたインセットを用いる。ＬＩＧＡプロセスをインセットのために使用できる。
【１４１８】
単一の射出成形ツールは、簡単に５０以上のキャビティを含む。ツールの複雑さの殆どはインセットにある。
【１４１９】
図２０６を参照すると、印刷システムはインク供給ユニット８１４及び蓋８１５を一体的に成形し、上述のようにそれらを一体的にシーリングする。次に、プリントヘッド４４が対応したスロット８５０に設置される。粘着性シーリングストリップ８５２、８５３がマゼンタメインチャンネル上に置かれ、それらが適切にシールされることを保証する。テープ自動ボンディング（ＴＡＢ）ストリップ８１０がインクジェットプリントヘッド４４に接続され、タブボンディングワイヤはキャビティ８５５内に通る。図２０６、図２０７及び図２１２からよく分かるように、アパーチャスロット８５５から８６２は、ローラーの挿入の際のスナップのために設けられる。スロットは、ある程度の遊びをもってローラーを「クリッピングイン」し、次に、ローラーを容易に回転させる。
【１４２０】
図２１３から図２１７には、最終的に組み立てられたＡｒｔｃａｍ装置の内部の様々な斜視図が示され、装置には適当な番号が付されている：
・図２１３は、Ａｒｔｃａｍカメラの内部の上面側の斜視図であり、平らにされた部品が示されている；
・図２１４は、Ａｒｔｃａｍカメラの内部の底面側の斜視図であり、平らにされた部品が示されている；
・図２１５は、Ａｒｔｃａｍカメラの内部の第１の上面側の斜視図であり、Ａｒｔｃａｍに収容された部品が示されている；
・図２１６は、Ａｒｔｃａｍカメラの内部の第２の上面側の斜視図であり、Ａｒｔｃａｍに収容された部品が示されている；
・図２１７は、Ａｒｔｃａｍカメラの内部の第２の上面側の斜視図であり、Ａｒｔｃａｍに収容された部品が示されている。
【１４２１】
ポストカードプリントロール
図２１８を参照すると、好適な実施形態の一形態として、出力プリンタ用紙１１は、画像が印刷されない面に、多数のプレ印刷された「ポストカード」型裏書き部分８８５を含む。ポストカード型セクション８８５は、プリペイド式郵便料金「スタンプ」８８６を含み、この「スタンプ」８８６は、関連した郵便当局からの印刷された認証により構成され、その当局の管轄区域内で、そのプリントロールが販売若しくは利用される。関連した管轄区域の郵便当局との合意によって、プリントロールは様々な郵便料金を利用できる。これは、特に、外国からの旅行者が国内の管轄内にいて、自国へ多数のポストカードを送る場合に便利である。更に、住所書式部分８８７が設けられ、通常のポストカードの形式で宛先発送の詳細を記入できる。最後に、メッセージ領域８８７が設けられ、私信を記入することができる。
【１４２２】
図２１８及び図２１９を参照して、カメラ装置の動作を説明すると、一連の画像８９０から８９２がプリントロールの第１面に印刷されたときの、対応した裏書き面が図２１８に示されている。したがって、各画像、例えば、８９１がカメラによって印刷されると、画像の裏面は、既にポストカード８８５になっているので、直ちに、管轄区域内の最も近い郵便ポストへ投函することができる。このように、パーソナル化されたポストカードを作成することができる。
【１４２３】
図２１９及び図２２０に示されるようなポストカードシステムを利用するとき、予め定められた画像サイズだけが可能であることは明白である。なぜならば、裏面のポストカード部分８８５と、表面の画像８９１との対応関係を維持しなければならないからである。これは、各ポストカードの裏書き書式シート８８５の長さの詳細を記憶するためプリントロール内に収容された認証チップのメモリ部分を利用することによって実現される。これは、各ポストカードのサイズを同じサイズにすること、又はそれぞれのサイズをプリントロールのオンボードプリントチップメモリに格納することによっても実現される。
【１４２４】
Ａｒｔｃａｍカメラ制御システムは、予め書式化されたポストカードを利用するとき、プリントロールは、各画像がポストカードの境界に収まるように画像を印刷するためだけに使用されることを保証することができる。勿論、多少の位置合わせ誤差を考慮できるように境界領域を各写真のエッジに設けることによってある程度の「遊び」が与えられる。
【１４２５】
図２２０から明らかであるように、ポストカードロールは、それを利用可能な特定の管轄区域内に旅行するとき、カメラユーザが事前に購入できる。ポストカードロールは、その外面に、購入国、各ポストカードの郵便料金、各ポストカードのフォーマット（例えば、Ｃ、Ｈ、Ｐ、又はこれらの画像モードの組み合わせ）、使用するのに適した国名、及びその日以降に郵便料金が不足になるかもしれない郵便料金期限を含む情報が印刷されている。
【１４２６】
したがって、カメラ装置のユーザは、関連したシーンに向けられた自分のハンドヘルドカメラを利用して、写真を撮影して、その画像が一方の面に掲載され、もう一方の面にはプリペイド式ポストカードの詳細が記載されている郵便で発送するためのポストカードを製作することが可能である。次に、このポストカードに宛先を指定し、短いメッセージを記入し、その後、直ぐに郵便で発送することができる。
【１４２７】
Ａｒｔｃａｍ装置のソフトウェア動作に関して、種々のソフトウェア設計が可能であるが、ある設計では、各Ａｒｔｃａｍ装置は、１組の緩く結合した機能モジュールにより構成され、これらの機能モジュールは、一つの埋め込み型アプリケーションによって連係した形で利用できるようにされ、装置の中心目的のために機能する。機能モジュールは、様々なクラスのＡｒｔｃａｍ装置において、異なる組み合わせで再使用され、アプリケーションはＡｒｔｃａｍのクラスに特有である。
【１４２８】
殆どの機能モジュールは、ソフトウェアとハードウェアの両方のコンポーネントを含む。ソフトウェアは、ハードウェア抽象化レイヤによって、ハードウェアの細部からシールドされ、一方、モジュールのユーザは、抽象化ソフトウェアインタフェースによってソフトウェアインプリメンテーションからシールドされている。システムは、全体として、ユーザ始動、及びハードウェア始動のイベントによって駆動されるので、殆どのモジュールは、一つ以上の同期的なイベント駆動型プロセスを動かすことができる。
【１４２９】
一般的なＡｒｔｃａｍ装置を構成する殆どの重要なモジュールが図２２１に示されている。同図及びその後の図には、ソフトウェアコンポーネントが左側にｓめされ、垂直点線９０１によって右側のハードウェアコンポーネントから分離されている。これらのモジュールのソフトウェアの面を次に説明する。
【１４３０】
ソフトウェアモジュール−Ａｒｔｃａｍアプリケーション９０２
ＡｒｔｃａｍアプリケーションはＡｒｔｃａｍ装置の上位レベル機能を実現する。これは、通常、像の撮影、像に対する芸術的効果の適用、及び像の印刷を含む。カメラ指向のＡｒｔｃａｍ装置の場合、画像は、カメラマネージャ９０３によって捕捉される。プリンタ指向のＡｒｔｃａｍ装置の場合、画像は、ネットワークマネージャ９０４によって捕捉され、おそらく、この画像は他の装置によって送出された結果物である。
【１４３１】
芸術的効果は、ファイルマネージャ９０５によって管理される統合ファイルシステム内で行われる。芸術的効果は、スクリプトファイルとリソースのセット途により構成される。スクリプトは、画像処理マネージャ９０６によって翻訳され、画像に適用される。スクリプトは、通常、Ａｒｔｃａｒｄとして知られているＡｒｔＣａｒｄｓで出荷される。デフォルトとして、システムは、現在搭載されているＡｒｔｃａｒｄに格納されているスクリプトを使用する。
【１４３２】
画像はプリントマネージャ９０８によって印刷される。
【１４３３】
Ａｒｔｃａｍ装置がスタートアップしたとき、ブートストラッププロセスが、アプリケーションを開始する前に種々のマネージャプロセスを始動する。これにより、アプリケーションは、スタートしたときに、直ちに様々なマネージャからのサービスを要求できる。
【１４３４】
初期化後、アプリケーション９０２は、それ自体を以下に列挙されたイベントのハンドラーとして登録する。アプリケーションはイベントを受け取ったとき、表に記載された動作を実行する。
【１４３５】
【表２０４】
Figure 2004536736
カメラがディスプレイを含むとき、アプリケーションはユーザインタフェースマネージャ９１０によってグラフィカルユーザインタフェースを構築し、ユーザは現在日時、及びその他の編集可能なカメラパラメータを編集できるようになる。アプリケーションは、全ての常駐パラメータをフラッシュメモリに保存する。
【１４３６】
リアルタイムマイクロカーネル９１１
リアルタイムマイクロカーネルは、割込とプロセス優先順位に基づいて、予めプロセスをスケジューリングする。それは、プロセススケジューリングに非常に密接している統合プロセス間通信及びタイマーサービスを提供する。全ての他のオペレーティングシステム機能はマイクロカーネルの外部で行われる。
【１４３７】
カメラマネージャ９０３
カメラマネージャは、画像捕捉（撮像）サービスを提供する。それは、Ａｒｔｃａｍに組み込まれたカメラハードウェアを制御する。それは、抽象的カメラ制御インタフェースを提供し、カメラパラメータの問い合わせ及び設定、画像捕捉を可能にさせる。この抽象的インタフェースは、アプリケーションを他のカメラインプリメンテーションの細部から切り離す。カメラマネージャは以下の入力／出力パラメータ及びコマンドを利用する。
【１４３８】
【表２０５】
Figure 2004536736
【１４３９】
【表２０６】
Figure 2004536736
【１４４０】
【表２０７】
Figure 2004536736
カメラマネージャは、非同期イベント駆動型プロセスとして動く。それは、連結された状態機械の組を含み、各状態機械は一つの非同期オペレーションに対応する。それらは、オートフォーカス、フラッシュ充電、セルフタイマのカウントダウン、及び像の撮影を含む。初期化時、カメラマネージャはカメラハードウェアを既知状態にセットする。これは、通常の焦点距離の設定、及びズームの戻しを含む。カメラマネージャのソフトウェア構造は、図２２２に示されている。ソフトウェアコンポーネントは以下のサブセクションに記載されている。
【１４４１】
フォーカス固定９１３
ロックフォーカスは、フォーカス制御モード、露出制御モード、及びフラッシュモードに応じて、現在シーンに対して自動的にフォーカスと露出を調整し、必要に応じてフラッシュを動作可能状態にする。ロックフォーカスは、通常、ユーザが撮影ボタンを半押しすることによって始動される。これは、正常な像撮影シーケンスの一部であるが、ユーザが撮影ボタンを半押しのままにした場合、時間的に、実際の像の撮影からは分離される。これは、ユーザがスポットフォーかシング及びスポット測距をできるようにする。
【１４４２】
撮影９１４
撮影（像捕捉）は、現在シーンの像を撮影する。フラッシュモードがレッドアイ除去を含む場合、レッドアイランプを点灯し、シャッターを制御し、動作可能状態であれば、フラッシュをトリガーし、イメージセンサによって像を検知する。それは、カメラの向き、即ち、撮影像の向きを判定し、これにより、後の画像処理で、像は適切に向きを決められる。また、それは、後の画像処理中にブラーを取り除くため、撮像中にカメラの動きの有無を検出する。
【１４４３】
セルフタイム撮影９１５
セルフタイム撮影は、２０秒タイマーのカウントダウン後に、現在シーンの像を撮影する。これは、カウントダウン中に、セルフタイマーＬＥＤを用いて、ユーザにフィードバックを与える。最初の１５秒間に、それは、ＬＥＤを点灯できる。最後の５秒間にＬＥＤは点滅する。
【１４４４】
ビューシーン９１７
ビューシーンは、周期的に、イメージセンサを通して現在シーンを検知し、そのシーンをカラーＬＣＤに表示させ、ユーザにＬＣＤベースのビューファインダーを提供する。
【１４４５】
オートフォーカス９１８
オードフォーカスは、像の選択された領域が焦点が合っていると言えるまで十分に鮮明になるまで、焦点距離を変化させる。それは、イメージセンサの指定された領域から抽出された画像鮮明さメトリックが固定の閾値を超えた場合に領域の焦点が合うということを前提とする。それは、鮮明さの微分に関する勾配降下法を実行し、必要に応じて方向及びステップサイズを変えることによって、最適焦点距離を見つける。焦点制御モードがマルチポイントオートであるならば、視野全体に水平に配置された３個の領域が使用される。焦点制御モードがシングルポイントオートであるならば、視野の中心にある一つの領域が使用される。オートフォーカスは、フォーカスコントローラによって指定された有効焦点距離の範囲内で機能する。固定焦点装置の場合、これは、事実上、無効にされる。
【１４４６】
オートフラッシュ９１９
オートフラッシュは、シーンの照度がフラッシュを必要とする程度に薄暗いかどうかを判定する。これは、シーンの照度が所定の閾値以下であるならば、照度が十分に薄暗いとみなす。シーンの照度は、照度センサから獲得され、照度センサはイメージセンサの中央領域から照度メトリックを抽出する。フラッシュが必要であれば、フラッシュを充電する。
【１４４７】
自動露出９２０
シーン照度、絞り、および、シャッター速度は、撮影像の露出を決定する。望ましい露出は固定値である。露出制御モードがオートであるならば、自動露出は、所定のシーン照度に対して望ましい露出を生じる絞りとシャッター速度の組み合わせを決定する。露出制御モードが絞り優先であるならば、自動露出は、所定のシーン照度及び現在の絞りに対して望ましい露出を生じるシャッター速度を決める。露出制御モードがシャッター優先であるならば、自動露出は、所定のシーン照度及び現在のシャッター速度に対して望ましい露出を生じる絞りを決める。シーン照度は照度センサから取得され、照度センサはイメージセンサの中央領域から照度メトリックを抽出する。
【１４４８】
自動露出は、絞りコントローラ及びシャッター速度コントローラによって指定された有効絞り及びシャッター速度の範囲内で機能する。シャッター速度コントローラ及びシャッターコントローラは、殆どのＡｒｔｃａｍ装置では機械的シャッターの無いことを隠す。
【１４４９】
フラッシュが、マニュアル又はオートで有効にされている場合、実効的なシャッター速度はフラッシュの間隔であり、これは、典型的に、１／１０００秒から１／１００００秒である。
【１４５０】
画像処理マネージャ９０６（図２２１）
画像処理マネージャは、画像処理と芸術的効果サービスを提供する。これは、高速画像処理を実行するためＡｒｔｃａｍに組み込まれたＶＬＩＷベクトルプロセッサを利用する。画像処理マネージャは、Ｖａｒｋ画像処理言語で記述されたスクリプト用のインタープリタを具備する。したがって、芸術的効果は、Ｖａｒｋスクリプトファイルと、フォント、クリップ画像のような関連したリソースと、を含む。画像処理マネージャのソフトウェア構造は図２２３により詳細に示され、以下のモジュールを含む。
【１４５１】
画像の変換及び強調９２１
画像処理マネージャは、装置に依存しないＣＩＥ ＬＡＢ色空間において、Ａｒｔｃａｍプリンタハードウェアの生成能力に適した解像度で、画像処理を実行する。撮影された像は、最初に、ノイズをフィルタ処理して強調される。それは、オプションとして、動きによって生じたブラー効果を取り除くために行われる。画像は、次に、装置に依存したＲＧＢ色空間から、ＣＩＥ ＬＡＢ色空間へ変換される。像は、撮影時のカメラ回転の影響を相殺するため回転させられ、作業用画像解像度へスケール変換される。画像は、そのダイナミックレンジを利用可能なダイナミックレンジへスケーリングすることによって強調される。
【１４５２】
顔検出９２３
顔は、色相及び局部的特徴解析に基づいて撮影された像内で検出される。検出された顔領域のリストは、ワーピング及び吹き出しの配置のような顔専用効果を適用するためＶａｒｋスクリプトによって使用される。
【１４５３】
Ｖａｒｋ画像処理言語インタープリタ９２４
Ｖａｒｋは、豊富な画像処理のセットで拡張された汎用プログラミング言語を含む。それは、プリミティブデータタイプの範囲（整数、実数、ブール、文字）、より複雑なタイプを構築するための集合データタイプの範囲（配列、文字列、レコード）、算術演算及び論理演算の豊富な組、条件付き及び反復制御フロー（ｉｆ−ｔｈｅｎ−ｅｌｓｅ、ｗｈｉｌｅ−ｄｏ）、及び再帰的関数及び手続を提供する。また、それは、画像処理データタイプの範囲（画像、クリップ画像、マット、カラー、カラールックアップテーブル、パレット、ディザ行列、コンボリューションカーネル、等）、グラフィックデータタイプ（フォント、テキスト、パス）、画像処理関数の組（カラー変換、コンポジット処理、フィルタ処理、空間変換及びワーピング、イルミネーション、テキスト設定及びレンダリング）、及び上位レベルの芸術的関数の組（タイリング、ペインティング、及びストローキング）を提供する。
【１４５４】
Ｖａｒｋプログラムは二つの意味でポータブルである。それは、インタープリットされるので、ＣＰＵ及びホストの画像処理エンジンに依存しない。装置に依存しないモデル空間及び装置に依存しない色空間を使用するので、それは、入力色特性、ホスト入力装置の解像度、出力色特性、及びホスト出力装置の解像度に依存しない。
【１４５５】
Ｖａｒｋインタープリタ９２４は、Ｖａｒｋスクリプトを構成するソースステートメントを解析し、そのスクリプトの意味を表現するパースツリーを生成する。パースツリーのノードは、プログラムのステートメント、エクスプレッション、サブエクスプレッション、変数、及び定数に対応する。ルートノードはメインプロシジャーステートメントリストに対応する。このインタープリタは、パースツリーのルートステートメントを実行することにより、プログラムを実行する。パースツリーの各ノードはその子にそれ自体を適切に評価又は実行するように要求する。例えば、ｉｆステートメントノードは、条件表現ノードと、ｔｈｅｎステートメントノードと、ｅｌｓｅステートメントノードの三つの子を持つ。ｉｆステートメントは、条件表現ノードに、それ自体を評価し、返されたブール値に基づいて、ｔｈｅｎステートメント又はｅｌｓｅステートメントにそれ自体を実行させる。それは、実際の条件表現又は実際のステートメントは知らない。
【１４５６】
殆どのデータタイプの演算はパースツリーの実行中に行われるが、画像データタイプの演算は、パースツリーの実行後まで、延期される。これにより、画像演算が最適化され、最終的な画像に寄与する中間画素だけが計算される。これは、最終画像を、空間細分によって多数のパスで計算することを可能にさせ、これにより、必要なメモリ量を減少させる。
【１４５７】
パースツリーの実行中に、各画像関数は画像グラフを返すだけであり、この画像グラフは、ノードが画像オペレータを表し、リーフが画像を表すものであり、対応した画像オペレータをルートとし、その画像パラメータをルートの子とすることによって構築される。画像パラメータは勿論それ自体が画像グラフである。このようにして、それぞれの逐次的な画像関数は、より深い画像グラフを返す。
【１４５８】
パースツリーの実行後、最終画像に対応した画像グラフが得られる。この画像グラフは、次に、（任意の表現ツリーと同じように）深さ優先方式で実行され、以下の２点で最適化される。（１）最終画像に寄与する画素だけが所定のノードで計算される。（２）ノードの子は、メモリ必要量を最小限に抑える順番で実行される。画像グラフ中の画像オペレータは、最終画像を生成するために最適化された順序で実行される。計算集約的な画像オペレータは、Ａｒｔｃａｍ装置に組み込まれたＶＬＩＷプロセッサを使用して加速される。画像グラフを実行するために必要なメモリ量が利用可能なメモリを超えたとき、最終画像領域は、必要なメモリが利用可能なメモリを超えなくなるまで細分される。
【１４５９】
巧く構築されたＶａｒｋプログラムの場合、最初の最適化は特に大きな効果があるとは思えない。しかし、最終画像領域が細分された場合、最適化はかなりの効果を生ずる可能性がある。細分化がメモリ必要量を減少させる効果的な技術として使用することができることが、まさにこの最適化である。画像オペレーションの実行を遅らせることの結果の一つは、プログラム制御フローを画像内容に依存させられないことである。なぜならば、画像内容はパースツリー実行中には分からないからである。実際上、これはそれほど制約にはならないが、それにもかかわらず、言語設計中には注意しなければならない。
【１４６０】
画像オペレーションの延期実行（又は遅延評価）の考え方については、Ｇｕｉｂａｓ ａｎｄ Ｓｔｏｌｆｉによって記載されている（Ｇｕｉｂａｓ， Ｌ．Ｊ，．， ａｎｄ Ｊ． Ｓｔｏｌｆｉ， ''Ａ Ｌａｎｇｕａｇｅ ｆｏｒ Ｂｉｔｍａｐ Ｍａｎｕｐｕｌａｔｉｏｎ''， ＡＣＭ Ｔｒａｎｓａｃｔｉｏｎｓ ｏｎ Ｇｒａｐｈｉｃｓ， Ｖｏｌ．１， Ｎｏ．３， Ｊｕｌｙ １９８２， ｐｐ．１９１−２１４）。彼らは、プログラムの実行中に同様に画像グラフを構築し、後続のグラフ評価中に、最終画像に寄与しない画素の計算を回避するため、結果領域を逆伝搬させる。Ｓｈａｎｔｚｉｓは、更に、利用可能な画素を画像グラフ評価中に前方へ伝搬させる（Ｓｈａｎｔｚｉｓ， Ｍ．Ａ．， ''Ａ Ｍｏｄｅｌ ｆｏｒ Ｅｆｆｉｃｉｅｎｔ ａｎｄ Ｆｌｅｘｉｂｌｅ Ｉｍａｇｅ Ｃｏｍｐｕｔｉｎｇ''， Ｃｏｍｐｕｔｅｒ Ｇｒａｐｈｉｃｓ Ｐｒｏｃｅｅｄｉｎｇｓ， Ａｎｎｕａｌ Ｃｏｎｆｅｒｅｎｃｅ Ｓｅｒｉｅｓ， １９９４， ｐｐ．１４７−１５４）。Ｖａｒｋインタープリタは、Ｃａｍｅｒｏｎによって提案された、より洗練されたマルチパス型ビットディレクショナル領域伝搬スキームを使用する（Ｃａｍｅｒｏｎ， Ｓ．， ''Ｅｆｆｉｃｉｅｎｔ Ｂｏｕｎｄｓ ｉｎ Ｃｏｎｓｔｒｕｃｔｉｖｅ Ｓｏｌｉｄ Ｇｅｏｍｅｔｒｙ''， ＩＥＥＥ Ｃｏｍｐｕｔｅｒ Ｇｒａｐｈｉｃｓ ＆ Ａｐｐｋｉｃａｔｉｏｎｓ， Ｖｏｌ．１１， Ｎｏ．３， Ｍａｙ １９９１， ｐｐ．６８−７４）。メモリ使用量を最小限に押させるため実行順序を最適化する方法は、Ｓｈａｎｔｚｉｓに由来するが、標準的なコンパイラ理論に基づいている（Ａｈｏ， Ａ． Ｖ．， Ｒ． Ｓｅｈｉ， ａｎｄ Ｊ．Ｄ． Ｕｌｌｍａｎ， ''ＧｅｎｅｒａｔｉｎｇＣｏｄｅ ｆｒｏｍ ＤＡＧｓ''， ｉｎ Ｃｏｍｐｉｌｅｒｓ： Ｐｒｉｎｃｉｐｌｅｓ， Ｔｅｃｈｎｉｑｕｅｓ， ａｎｄ Ｔｏｏｌｓ， Ａｄｄｉｓｏｎ−Ｗｅｓｌｅｙ， １９８６， ｐｐ．５５７−５６７）。Ｖａｒｋインタープリタは、Ｓｈａｎｔｚｉｓよりも洗練されたスキームを使用するが、可変サイズ画像バッファをサポートする。メモリ使用量を減少させるため、領域伝搬と組み合わせて結果領域を細分することは、Ｓｈａｎｔｚｉｓに由来している。
【１４６１】
プリンタマネージャ９０８（図２２１）
プリンタマネージャは画像プリンティングサービスを提供する。それは、Ａｒｔｃａｍに組み込まれたインクジェットプリンタハードウェアを制御する。それは、抽象的プリンタ制御インタフェースを提供し、プリンタパラメータの問い合わせと設定を可能にさせ、画像を印刷される。この抽象的インタフェースは、アプリケーションをプリンタインプリメンテーションの詳細から切り離し、以下の変数を含む。
【１４６２】
【表２０８】
Figure 2004536736
【１４６３】
【表２０９】
Figure 2004536736
【１４６４】
【表２１０】
Figure 2004536736
【１４６５】
【表２１１】
Figure 2004536736
プリンタマネージャは非同期イベント駆動型プロセスとして実行される。それは、連結された状態機械の組を含み、各状態機械は一つの非同期オペレーションに対応している。これらは、画像を印刷し、プリントロールを自動マウントする。プリンタマネージャのソフトウェア構造は図２２４に示されている。ソフトウェアコマンドは後述される。
【１４６６】
プリントイメージ９３０
プリントイメージは供給された画像を印刷する。これは、印刷用の画像を準備するためＶＬＩＷプロセッサ回路を使用する。ＶＬＩＷプロセッサ回路は、画像色空間を装置固有ＣＭＹに変換し、プリントヘッドで期待されるフォーマットで中間調バイレベルデータを生成する。
【１４６７】
プリントの間に、プリントロールを取り外すことができるように、用紙はプリントロールのリップに引き込まれ、ノズルはインク漏れ及び乾燥を防ぐためにキャップを被せることができる。実際の印刷がスタートする前に、従って、ノズルはキャップを取り外され、きれいにされ、用紙はプリントヘッドへ進められる。印刷自体は、画像が完全に印刷されるまで、ＶＬＩＷプロセッサからラインデータを転送し、ラインデータを印刷し、用紙を進める。印刷の終了後、用紙は裁断機で切断され、プリントロールに引き込まれ、ノズルにキャップが被せられる。残りメディア長さはプリントロールで更新される。
【１４６８】
プリントロール自動マウント１３１
プリントロール自動マウントは、プリントロールの装着と取り外しに応答する。それは、プリントロールの装着と取り外しのイベントを生成し、このイベントは、アプリケーションによって処理され、状態表示を更新するため使用される。プリントロールは、プリントロールに組み込まれた認証チップと、Ａｒｔｃａｍに組み込まれた認証チップとの間でプロトコルに従って認証される。プリントロールが認証を失敗した場合、プリントロールは拒絶される。種々の情報がプリントロールから抽出される。用紙及びインク特性は、印刷プロセス中に使用される。残りメディア長さ及びメディアの固定ページサイズは、いずれにしても、プリントマネージャにより公表され、アプリケーションによって使用される。
【１４６９】
ユーザインタフェースマネージャ９１０（図２２１）
ユーザインタフェースマネージャは図２２５により詳細に示され、ユーザインタフェース管理サービスを提供する。それは、状態表示及び入力ハードウェアを制御し物理的ユーザインタフェースマネージャ９１１と、カラーディスプレイ上の仮想グラフィカルユーザインタフェースを管理するグラフィカルユーザインタフェースマネージャ９１２と、を含む。ユーザインタフェースマネージャは、仮想及び物理的入力をイベントに翻訳する。各イベントはそのイベントのために登録されたプロセスのイベントキュー入れられる。
【１４７０】
ファイルマネージャ９０５（図２２２）
ファイルマネージャは、ファイルマネージメントサービスを提供する。それは、統合階層ファイルシステムを提供し、その中では、全てのマウントされたボリュームのファイルシステムが現れる。Ａｒｔｃａｍで使用される一次着脱式記憶媒体はＡｒｔＣａｒｄである。Ａｒｔｃａｒｄは、２値のドットのブロックによって高解像度で印刷され、２値のドットのブロックは、誤差を許容するリード・ソロモン符号化２値データを直接表現する。ブロック構造は、（Ａｒｔｃａｍで初期には使用されていない）適当なリード−ライトＡｒｔＣａｒｄ装置における追記及び追記−書き換えをサポートする。より高いレベルでは、ＡｒｔＣａｒｄは、拡張型追記−書き換え可能ＩＳＯ９６６０準拠ＣＤ−ＲＯＭファイルシステムを含み得る。ファイルマネージャのソフトウェア構造、及び特に、ＡｒｔＣａｒｄ装置コントローラは、図２２６に示されている。
【１４７１】
ネットワークマネージャ９０４（図２２２）
ネットワークマネージャは、赤外線（ＩｒＤＡ）及び汎用シリアルバス（ＵＳＢ）を含む様々なインタフェース上での家電製品ネットワーキングサービスを提供する。これは、Ａｒｔｃａｍシステムが撮影された画像を共有し、印刷のための画像を受信できる。
【１４７２】
クロックマネージャ９０７（図２２２）
クロックマネージャは日付及び時刻のクロックサービスを提供する。それは、Ａｒｔｃａｍに組み込まれたバッテリバックアップ型リアルタイムクロックを利用し、ユーザが時刻をセットしたときに実行される自動キャリブレーションに基づいて、クロック変動を自動的に調節する程度までそれを制御する。
【１４７３】
パワーマネージメント
システムが使用されていないとき、システムは、入力イベントの周期的走査が行われる休止電力状態に入る。入力イベントは、ボタンの押下、又はＡｒｔＣａｒｄの挿入を含む。入力イベントが検出されると直ぐに、Ａｒｔｃａｍ装置は、動作電力状態に戻る。その後、システムは入力イベントをいつもの通りに取り扱う。
【１４７４】
システムが動作電力状態であるときでさえ、個々のモジュールに関連したハードウェアは、典型的に窮し電力状態にある。これは、全体的な電力消費を削減し、プリンタの用紙切断機のような特に浪費のもとになるハードウェアコンポーネントが動作中に電源を独占できるようする。カメラ指向のＡｒｔｃａｍ装置は、デフォルトで、画像撮影モードである。即ち、カメラは動作状態であり、プリンタのような他のモジュールは休止状態である。つまり、カメラ以外の機能が始動されたとき、アプリケーションはカメラモジュールを明白に一時停止させなければならない。他のモジュールは、待機状態になると、自発的に一時停止する。
【１４７５】
ウォッチドッグタイマー
システムは、周期的な優先度の高いウォッチドッグタイマー割込を生成する。割込ハンドラーは、システムが最後の割込以降、進んでいない、即ち、システムが故障していると判断した場合、システムをリセットする。
【１４７６】
代替プリントロール
他の一実施形態では、適切に簡単に一つにはめ込まれた射出成形プラスチック部品によって大部分を構築することができる改良された形態のプリントロールが提供される。改良された形態のプリントロールは、多少構造が単純化されると共に、インク貯蔵容量が増加している。画像が印刷されるべきプリントメディアは、構造を簡単化するため、プラスチック製スリーブフォーマーの周りに巻き付けられる。インク媒体リザーバは、インクが流れ出る可能性ができるだけ少なくなる構造にされた一連の通気孔を有する。更に、ラバーシールがインク出口孔に設けられ、ラバーシールはプリントロールをカメラシステムに挿入する際に穿刺される。更に、プリントロールは、プリントメディア排出スロットを含み、排出スロットは周囲に成形された表面を有し、その表面は、プリントメディア放出スロットが、印刷又はカメラシステム内のプリントヘッドに対して正確な位置に置かれるように補助する。
【１４７７】
次に、図２２７から図２３１を参照すると、図２２７には、組み付けられた形式のシングルポイントロールユニット１００１が示され、部分的に切断されてプリントロールの内部が表されている。図２２８及び図２２９は、それぞれ、左側及び右側の分解斜視図である。図２３０及び図２３１は図２２７から図２２９の内部コア部１００７の拡大斜視図である。
【１４７８】
プリントロール１００１は、内部インク補充部を含む内部コア部１００７の周りに構築される。コア部１００７の外側にはフォーマー１００８が設けられ、フォーマーの周りに、用紙又はフィルム補給品１００９が巻き付けられる。用紙補給品の周りには、二つのカバー部品１０１０、１０１１が設けられ、プリントロールの周りで一体としてスナップ式に留まり、図２２７に示されるようにカバーユニットを形成する。下側カバー部品１０１１はスロット１０１２を含み、そのスロットを通って、プリントメディア１００４の出力がカメラシステムと相互連結する。
【１４７９】
二つのピンチローラー１０３８、１０３９が用紙を駆動ピンチローラー１０４０に圧迫するため設けられるので、それらは、一体として、ローラー１０４０の周りで用紙のカールを取り去る。このカールの取り除きは、長期間に亘ってプリントロールの形で蓄えられている用紙に加わる強いカールを打ち消すように作用する。ローラー１０３８、１０３９は、カバーベース部１０７７の端部及びローラーとスナップ式にフィットするため設けられ、ローラー１０４０は、駆動用の歯車付きの端部１０４３を含み、上側カバー部品１０１０とスナップ式にフィットし、用紙１００４を間でしっかりと締め付ける。
【１４８０】
カバー部品１０１１は、端部隆起又はリップ１０４２を含む。端部リップ１０４２は用紙の出口孔を、カメラシステム内の対応した印刷熱プラテン構造体と正確にアライメントするため設けられる。このようにして、既存の用紙は、近傍のプリントヘッドに対して、正確にアライメント又は位置決めされ、用紙をプリントヘッドへ完全に案内する。
【１４８１】
図２３０及び図２３１を参照すると、射出成形部品から形成可能である内部コア部の分解斜視図が示され、このコア部は、内部スポンジ部分１０３４から１０３６を有する３個のコアインクシリンダが中心に置かれている。
【１４８２】
コア部の一端には、一連の通気チャンネル、例えば、１０１４から１０１６が設けられる。各通気チャンネル１０１４から１０１６は、第１の孔、例えば、１０１８を外部接点１０１９と相互連結し、外部接点は雰囲気に相互連結される。通気チャンネル、例えば、１０１４が後に続く通路は、好ましくは、曲がりくねった性質があり、あちこちに曲がりくねっている。通気チャンネルは、シーリングテープ１０２０の一部分によってシールされ、シーリングテープはコア部の端に被せられる。シーリングテープ１０２０の表面は、好ましくは、疎水性を高めるため、疎水性的に処理されているので、流体部分が通気チャンネルに進入することを防ぐ。
【１４８３】
コア部１００７の第２の端には、３個の厚くなった部分１０２４、１０２５及び１０２６を含むラバーシーリングキャップ１０２３が設けられ、厚くなった各部分は一連の疎らな孔が存在する。例えば、部分１０２４は、疎らな孔１０２９、１０３０及び１０３１を含む。疎らな孔は、別個の厚くなった部分の各々からの１個の孔は１本の直線に並ぶように配置される。例えば、疎らな孔１０３１、１０３２及び１０３３（図２３０）は、全てが１本の線に並び、各孔は別個の厚くなった部分に由来する。厚くなった部分の各々は、対応したインク供給リザーバと対になり、３個の孔が穿刺されたとき、対応したリザーバと流体連通する。
【１４８４】
端部キャップユニット１０４４は、コア部１００７に取り付けられる。端部キャップ１０４４は、認証チップ１０３３を挿入するためのアパーチャ１０４６を含み、その上、３個の突起を含む延長されたアダプタ（図示せず）を含み、３個の突起は、対応した孔（例えば、１０４８）を貫通し、シール１０２３の厚くなった部分（例えば、１０３３）を穿刺し、対応したインクチャンバー（例えば、１０３５）と相互連結する。
【１４８５】
更に、端部１０４４には、認証チップ１０３３が挿入され、認証チップは、プリントロールのカメラシステムへのアクセスを認証するため設けられる。したがって、このコア部は、３個の別個のチャンバーに分割され、各チャンバーは、別の色のインクと、内部スポンジと、を収容する。各チャンバーは、第１の端にインク出口を含み、第２の端に通気孔を含む。シーリングテープ１０２０のカバーは通気チャンネルを覆うために設けられ、ラバーシール１０２３はインクチャンバーの第２の端をシールするため設けられる。
【１４８６】
内部インクチャンバースポンジ、及び疎水性チャンネルは、プリントロールを移動可能な環境、多種多様な向きでも利用できるようにさせる。更に、スポンジは、それ自体に疎水化処理をすることができるので、インクをコア部から順序正しく追い出すことができる。
【１４８７】
一連のリブ（例えば、１０２７）は、コア部１００７とプリントロールフォーマー１００８との間の摩擦的接触を最低限にさせるため、コア部の表面に設けることができる。
【１４８８】
プリントロールの殆どの部分は、射出成形プラスチックから構成することが可能であり、プリントロールは、大きい内部インク貯蔵容量をもつ。簡単化された構造は、用紙のカールを取り除くメカニズムと、漏れを最小限に抑えるインクチャンバー通気孔と、を含む。ラバーシールは、インク供給チャンバーとの間に効率的な通路を設けるので、動作的能力が高まる。
【１４８９】
Ａｒｔｃａｒｄは、勿論、それ以外の様々な環境で使用される。例えば、Ａｒｔｃａｒｄは、組み込み型及びパーソナルコンピュータ（ＰＣ）アプリケーションの両方で使用可能であり、大量のデータ又はコンフィギュレーション情報への使い勝手のよいインタフェースを提供する。
【１４９０】
この結果として、多数のアプリケーションが見込まれる。例えば、ＡｒｔＣａｒｄリーダーはＰＣに取り付けてもよい。ＰＣのアプリケーションは多種多様である。最も簡単なアプリケーションは、低コスト読み出し専用配布媒体である。ＡｒｔＣａｒｄは印刷されるので、社内のデータ配布のため使用されるならば、監査の証跡を与える。
【１４９１】
更に、ＰＣは、しばしば、クローズドシステムのベースとして使用されるが、多数のコンフィギュレーション上のオプションが存在する。複雑なオペレーティングシステムのユーザ用インタフェースに頼るのではなく、ＡｒｔＣａｒｄをＡｒｔＣａｒｄリーダーに単に挿入するだけで、あらゆるコンフィギュレーション上の必要条件を満たすことができる。
【１４９２】
ＡｒｔＣａｒｄの裏面は、アプリケーションとは無関係に、同一の視覚的外観を備えているが（なぜならば、データを格納しているからである）、ＡｒｔＣａｒの表面はアプリケーションに依存している。表面は、アプリケーションの状況においてユーザに理解される。
【１４９３】
したがって、図Ｚ３５の装置は、本、新聞、雑誌、技術マニュアル等の形で情報の効率的な配信を行う。
【１４９４】
更なるアプリケーションでは、図Ｚ３６に示されるように、Ａｒｔｃａｒｄ８０の表面は、サンプル画像に適用される芸術的な効果を含む画像を表示する。カード８０の裏面にプログラムされたデータを読み出すカードリーダー８２を含むカメラシステム８１を準備し、アルゴリズム的なデータをサンプル画像８３に適用して出力画像８４を生成することが可能である。カメラユニット８１は、オンボードインクジェットプリンタと、サンプル画像データを処理するために十分な処理手段と、を含む。ＡｒｔＣａｒｄの構想の更なるアプリケーションは、ＢｉｚＣａｒｄと呼ぶものであり、会社情報を名刺に記憶させる。ＢｉｚＣａｒｄは、会社情報の新しいコンセプトである。ｂｉｚＣａｒｄの表面は、図Ｚ３７に示されるように、外観と機能の点で現在の普通の名刺と全く同じである。それは、写真と連絡先情報とを含み、名刺と同じように多種多様なカードスタイルがある。しかし、各ｂｉＺＣａｒｄの裏面は、黒色ドットと白色ドットの印刷された配列を含み、会社に関する１から２メガバイトの情報を保持する。その結果は、３．５インチ形ディスケットの記憶装置が各名刺に取り付けられていることと同じである。
【１４９５】
情報は、会社情報、特定製品シート、ウェブサイトポインタ、電子メールアドレス、経歴等、ｂｉｚＣａｒｄの所有者が望む情報であれば何でも構わない。ＢｉｚＣａｒｄは、ＵＳＢポートを用いて標準的なＰＣに接続可能なＰＣ付属型カードリーダーのような如何なるＡｒｔＣａｒｄリーダーでも読むことが可能である。ＢｉｚＣａｒｄは、ドキュメントとして専用組み込み装置に表示させてもよい。ＰＣの場合、ユーザはそのｂｉｚＣａｒｄをリーダーに挿入するだけでよい。ｂｉｚＣａｒは、好ましくは、ウェブサイトと全く同様に、通常のウェブブラウザを使用してナビゲートされる。
【１４９６】
所有者の写真及びデジタル署名を、会社の公開鍵へのポインタと共に収容することによって、各ｂｉＺＣａｒｄは、その人が、本当にその人本人であり、且つ指定の会社のために実際に働いている人であることを電子的に検証するために使用できる。その上、会社の公開鍵を指すことにより、ｂｉＺＣａｒｄは、安全な通信を簡単に開始させることができる。
【１４９７】
ＴｏｕｒＣａｒｄと呼ばれる更なるアプリケーションは、ある都市への旅行者及び訪問者のための情報を格納したＡｒｔＣａｒｄのアプリケーションである。ｔｏｕｒＣａｒｄがＡｒｔｃａｒｄブックリーダーに挿入されると、情報は次の形式をとり得る：
＊地図
＊公共輸送機関時刻表
＊名所
＊郷土史
＊行事及び催事
＊レストラン案内
＊ショッピングセンター
ＴｏｕｒＣａｒｄは、観光客用パンフレット、ガイドブック、及び街角案内の低コスト代替物である。製造コストがカード１枚当たりわずか１セントであれば、ｔｏｕｒＣａｒｄは、観光客案内所、ホテル、及び観光地で、最低限のコスト、又は広告による資金援助があれば無料で配布可能である。ブックリーダーの携帯性は、これを旅行者にとって完璧なソリューションにする。ＴｏｕｒＣａｒｄは、ＡｒｔＣａｒｄリーダーを備わっているコンピュータが任意のウェブブラウザ上でｔｏｕｒＣａｒｄに符号化された情報を復号化することができる情報キオスクでも使用可能である。
【１４９８】
ブックリーダーの双方向性は、ｔｏｕｒＣａｒｄを非常に多用途化する。例えば、地図に格納されたハイパーテキストリンクは、呼び物ビルディングの歴史的物語を表示するために選択可能である。このように、旅行者は、その都市のガイド付きツアーに出かけることが可能であり、関連した交通機関の路線図及び時刻表は何時でも利用可能である。ｔｏｕｒＣａｒｄは、地図と、ガイドブックと、時刻表と、レストラン案内と、を別々にする必要性を無くし、各個の旅行者に対する簡単なソリューションを作成する。勿論、データカードにはこの他にも多くの利用可能性がある。例えば、新聞、学習案内、ポップグループカード、ベースボールカード、時刻表、音楽データファイル、製品パーツ、広告、テレビガイド、映画ガイド、見本市情報、雑誌のクーポンカード、レシピ、求人広告、医療情報、プログラム及びソフトウェア、競馬新聞、電子新聞、年次報告書、レストランガイド、ホテルガイド、バケーションガイド、翻訳プログラム、ゴルフコース情報、ニュース放送、コミック、気象詳細等がある。
【１４９９】
例えば、ＡｒｔＣａｒｄは、本の内容、又は新聞の内容を含み得る。このようなシステムの一例は図Ｚ３５に示され、ＡｒｔＣａｒｄ７０は、一方の面に本のタイトルを含み、もう一方の面には本の符号化された内容が印刷されている。カード７０はリーダー７２に挿入され、リーダー７２には、カードリーダー７２の折り畳みを可能にさせるフレキシブルディスプレイ７３が含まれ得る。カードリーダー７２は表示制御部７４を含み、表示制御部は、前ページへの移動、次ページへの移動、及びカードリーダー７２のその他の制御を可能にさせる。
【図面の簡単な説明】
【１５００】
【図１】好適な実施例によって構成されたＡｒｔｃａｍ装置の説明図である。
【図２】主要なＡｒｔｃａｍ電子コンポーネントの概略ブロック図である。
【図３】Ａｒｔｃａｍ中央プロセッサの概略ブロック図である。
【図３（ａ）】ＶＬＩＷベクトルプロセッサの詳細図である。
【図４】処理ユニットの詳細図である。
【図５】ＡＬＵ１８８の詳細図である。
【図６】入力ブロックの詳細図である。
【図７】出力ブロックの詳細図である。
【図８】レジスタブロックの詳細図である。
【図９】クロスバー１の詳細図である。
【図１０】クロスバー２の詳細図である。
【図１１】読み出しプロセスブロックの詳細図である。
【図１２】読み出しプロセスブロックの詳細図である。
【図１３】バレルシフタブロックの詳細図である。
【図１４】アダー／ロジックブロックの詳細図である。
【図１５】乗算ブロックの詳細図である。
【図１６】Ｉ／Ｏアドレス生成器の詳細図である。
【図１７】画素蓄積フォーマットの説明図である。
【図１８】順次読み出しイタレータプロセスの説明図である。
【図１９】ボックス読み出しイタレータプロセスの説明図である。
【図２０】ボックス書き込みイタレータプロセスの説明図である。
【図２１】垂直ストリップ読み出し／書き込みイタレータプロセスの説明図である。
【図２２】垂直ストリップ読み出し／書き込みイタレータプロセスの説明図である。
【図２３】シーケンシャル生成プロセスの説明図である。
【図２４】シーケンシャル生成プロセスの説明図である。
【図２５】垂直ストリップ生成プロセスの説明図である。
【図２６】垂直ストリップ生成プロセスの説明図である。
【図２７】画素データ構造の説明図である。
【図２８】画素処理プロセスの説明図である。
【図２９】表示コントローラの概略ブロック図である。
【図３０】ＣＣＤ像編成の説明図である。
【図３１】論理的画像用の蓄積フォーマットの説明図である。
【図３２】内部画像メモリ蓄積フォーマットの説明図である。
【図３３】画像ピラミッド蓄積フォーマットの説明図である。
【図３４】Ａｒｔｃａｒｄをサンプリングするプロセスの時系列の説明図である。
【図３５】スーパーサンプリングプロセスの説明図である。
【図３６】回転したＡｒｔｃａｒｄを読み取るプロセスの説明図である。
【図３７】Ａｒｔｃａｒｄを復号化するために必要なステップのフローチャートである。
【図３８】単一のＡｒｔｃａｒｄの左隅の拡大図である。
【図３９】検出用の単一ターゲットである。
【図４０】ターゲットを検出するため使用される方法の説明図である。
【図４１】二つのターゲット間の距離を計算する方法の説明図である。
【図４２】重心ドリフトのプロセスの説明図である。
【図４３】重心ルックアップテーブルの一形態を示す図である。
【図４４】重心更新プロセスの説明図である。
【図４５】好適な実施例において利用されるデルタ処理用ルックアップテーブルの説明図である。
【図４６】Ａｒｔｃａｒｄのスクランブルを解除するプロセスの説明図である。
【図４７】ドットの系列の拡大図である。
【図４８】ドットカードのデータ面の説明図である。
【図４９】単一データブロックの概略説明図である。
【図５０】単一データブロックの説明図である。
【図５１】図５０のデータブロックの部分拡大図である。
【図５２】図５０のデータブロックの部分拡大図である。
【図５３】単一ターゲット構造の説明図である。
【図５４】データブロックのターゲット構造の説明図である。
【図５５】データ領域のボーダークロック用領域に対するターゲットの位置関係の説明図である。
【図５６】データブロックのオリエンテーションカラムの説明図である。
【図５７】データブロックのドットのアレイの説明図である。
【図５８】リード・ソロモン符号化のデータの構造の概略説明図である。
【図５９】例示的なリード・ソロモン符号化プロセスの説明図である。
【図６０】リード・ソロモン符号化プロセスの説明図である。
【図６１】データブロック内の符号化されたデータのレイアウトの説明図である。
【図６２】代替的なＡｒｔｃａｒｄをサンプリングする際のサンプリングプロセスの説明図である。
【図６３】回転した代替的なＡｒｔｃａｒｄをサンプリングする一例の拡大図である。
【図６４】スキャニングプロセスの説明図である。
【図６５】スキャニングプロセスの起こり得るスキャニング分布の説明図である。
【図６６】シンボル誤りとリード・ソロモンブロック誤りの確率の間の関係を示す図である。
【図６７】復号化プロセスのフローチャートである。
【図６８】復号化プロセスのプロセス稼働図である。
【図６９】復号化におけるデータフローステップの説明図である。
【図７０】読み出しプロセスの詳細図である。
【図７１】代替的なＡｒｔｃａｒｄの開始を検出するプロセスの詳細図である。
【図７２】ビットデータ抽出プロセスの詳細図である。
【図７３】復号化プロセスで利用されるセグメンテーションプロセスの説明図である。
【図７４】ターゲットを見つける復号化プロセスの詳細図である。
【図７５】ターゲットを見つける際に利用されるデータ構造の説明図である。
【図７６】Ｌａｎｃｏｓ３関数構造の説明図である。
【図７７】クロックマーク及びボーダー領域を示すデータブロックの部分拡大図である。
【図７８】ビットイメージを復号化する際の処理ステップの説明図である。
【図７９】ビットイメージを復号化する際のデータフローステップの説明図である。
【図８０】好適な実施例のスクランブル解除プロセスの説明図である。
【図８１】コンボルバの一実施形態の説明図である。
【図８２】コンボルブプロセスの説明図である。
【図８３】コンポジットプロセスの説明図である。
【図８４】通常のコンポジットプロセスの詳細図である。
【図８５】ワープマップを使用するワーププロセスの説明図である。
【図８６】ワープバイリニア補間プロセスの説明図である。
【図８７】スパン計算のプロセスの説明図である。
【図８８】基本スパン計算プロセスの説明図である。
【図８９】スパン計算プロセスの詳細な一実施形態の説明図である。
【図９０】画像ピラミッドレベルを読み取るプロセスの説明図である。
【図９１】バイリニア補間のためピラミッドテーブルを使用する方法の説明図である。
【図９２】ヒストグラム収集プロセスの説明図である。
【図９３】色変換プロセスの説明図である。
【図９４】色変換プロセスの説明図である。
【図９５】色空間変換プロセスの詳細図である。
【図９６】入力座標を計算するプロセスの説明図である。
【図９７】フィードバック付きコンポジット処理するプロセスの説明図である。
【図９８】汎用スケーリングプロセスの説明図である。
【図９９】Ｘスケーリングプロセスにおけるスケールの説明図である。
【図１００】Ｙスケーリングプロセスにおけるスケールの説明図である。
【図１０１】モザイクプロセスの説明図である。
【図１０２】サブピクセル移動プロセスの説明図である。
【図１０３】コンポジットプロセスの説明図である。
【図１０４】フィードバック付きでコンポジットするプロセスの説明図である。
【図１０５】入力画像からの色でタイル貼りするプロセスの説明図である。
【図１０６】フィードバック付きでタイル貼りするプロセスの説明図である。
【図１０７】テクスチャ置換でタイル貼りするプロセスの説明図である。
【図１０８】入力画像からの色でタイル貼りするプロセスの説明図である。
【図１０８】入力画像からの色でタイル貼りするプロセスの説明図である。
【図１０９】フィードバック無しでテクスチャを与えるプロセスの説明図である。
【図１１０】フィードバック付きでテクスチャを与えるプロセスの説明図である。
【図１１１】ＣＣＤ画素の回転のプロセスの説明図である。
【図１１２】緑色サブピクセルの補間のプロセスの説明図である。
【図１１３】青色サブピクセルの補間のプロセスの説明図である。
【図１１４】赤色サブピクセルの補間のプロセスの説明図である。
【図１１５】奇数画素行に対し０度回転のＣＣＤ画素補間のプロセスの説明図である。
【図１１６】偶数画素行に対し０度回転のＣＣＤ画素補間のプロセスの説明図である。
【図１１７】Ｌａｂ色空間への色変換のプロセスの説明図である。
【図１１８】１／√Ｘの計算のプロセスの説明図である。
【図１１９】１／√Ｘの計算の実施例の詳細説明図である。
【図１２０】バンプマップによる法線計算のプロセスの説明図である。
【図１２１】バンプマップによる照度計算のプロセスの説明図である。
【図１２２】バンプマップによる照度計算のプロセスの詳細説明図である。
【図１２３】指向性ライトを使用するＬの計算のプロセスの説明図である。
【図１２４】オムニライト及びスポットライトを使用するＬの計算のプロセスの説明図である。
【図１２４】オムニライト及びスポットライトを使用するＬの計算の一実施形態の説明図である。
【図１２６】Ｎ．Ｌ内積を計算するプロセスの説明図である。
【図１２７】Ｎ．Ｌ内積を計算するプロセスの詳細説明図である。
【図１２８】Ｒ．Ｖ内積を計算するプロセスの説明図である。
【図１２９】Ｒ．Ｖ内積を計算するプロセスの詳細説明図である。
【図１３０】減衰計算の入力及び出力の説明図である。
【図１３１】減衰計算の実際の実施形態の説明図である。
【図１３２】円錐ファクタのグラフの説明図である。
【図１３３】半影計算のプロセスの説明図である。
【図１３４】半影計算に利用される角の説明図である。
【図１３５】半影計算への入力及び出力の説明図である。
【図１３６】半影計算の実際の実施形態の説明図である。
【図１３７】周辺光計算への入力及び出力の説明図である。
【図１３８】周辺光計算の実際の実施形態の説明図である。
【図１３９】散光計算の実際の実施形態の説明図である。
【図１４０】散光計算への入力及び出力の説明図である。
【図１４１】散光計算の実際の実施形態の説明図である。
【図１４２】反射計算への入力及び出力の説明図である。
【図１４３】反射計算の実際の実施形態の説明図である。
【図１４４】反射計算への入力及び出力の説明図である。
【図１４５】反射計算の実際の実施形態の説明図である。
【図１４６】周辺光だけの独計算の実際の実施形態の説明図である。
【図１４７】光計算のプロセス概要の説明図である。
【図１４８】単一無限光源用の照明計算の一例の説明図である。
【図１４９】バンプマップを用いないオムニ光源用の照明計算の一例の説明図である。
【図１５０】バンプマップを用いるオムニ光源用の照明計算の一例の説明図である。
【図１５１】バンプマップを用いないスポットライト光源用の照明計算の一例の説明図である。
【図１５２】関連したバンプマップを用いて画像に単一スポットライトを当てるプロセスの説明図である。
【図１５３】単一プリントヘッドの論理的レイアウトの説明図である。
【図１５４】プリントヘッドインタフェースの構造の説明図である。
【図１５５】Ｌａｂ画像の回転のプロセスの説明図である。
【図１５６】印刷画像の画素のフォーマットの説明図である。
【図１５７】ディザリングプロセスの説明図である。
【図１５８】８ビットドット出力を生成するプロセスの説明図である。
【図１５９】カードリーダーの斜視図である。
【図１６０】カードリーダーの展開斜視図である。
【図１６１】Ａｒｔｃａｒｄリーダーのクローズアップ図である。
【図１６２】プリントロール及びプリントヘッドの斜視図である。
【図１６３】プリントロールの第１の展開斜視図である。
【図１６４】プリントロールの第２の展開斜視図である。
【図１６４Ａ】本発明によるプリントカートリッジの形のプリントロール及びプリントヘッドの別の実施例の３次元図である。
【図１６４Ｂ】図１６４Ａのプリントカートリッジの３次元断面図である。
【図１６４Ｃ】図１６４Ａのプリントカートリッジの３次元展開図である。
【図１６４Ｄ】図１６４Ａのプリントカートリッジの一部を形成するインクカートリッジの３次元展開図である。
【図１６４Ｅ】図１６４Ａのプリントカートリッジのエアーフィルタの３次元図である。
【図１６５】プリントロール認証チップの説明図である。
【図１６６】プリントロール認証チップの拡大図である。
【図１６７】一段階認証チップデータプロトコルの説明図である。
【図１６８】二段階認証チップデータプロトコルの説明図である。
【図１６９】第１のプレゼンスオンリープロトコルの説明図である。
【図１７０】第２のプレゼンスオンリープロトコルの説明図である。
【図１７１】第３のデータプロトコルの説明図である。
【図１７２】第４のデータプロトコルの説明図である。
【図１７３】最長期間ＬＦＳＲの概略ブロック図である。
【図１７４】クロック制限フィルタの概略ブロック図である。
【図１７５】タンパー検出ラインの概略ブロック図である。
【図１７６】特大のｎＭＯＳトランジスタの概略ブロック図である。
【図１７７】タンパー検出ラインからの多数のＸＯＲの取り出しを説明する図である。
【図１７８】タンパーラインがノイズ発生回路を覆う状態の説明図である。
【図１７９】通常のＦＥＴの実施形態の説明図である。
【図１８０】好適な実施例の修正されたＦＥＴの実施形態の説明図である。
【図１８１】認証チップの略ブロックである。
【図１８２】メモリマップの一例の説明図である。
【図１８３】定数メモリマップの一例の説明図である。
【図１８４】ＲＡＭメモリマップの一例の説明図である。
【図１８５】フラッシュメモリ変数メモリマップの一例の説明図である。
【図１８６】フラッシュメモリプログラムメモリマップの一例の説明図である。
【図１８７】状態機械のコンポーネント間のデータフロー及び関係を示す図である。
【図１８８】Ｉ／Ｏユニットのコンポーネント間のデータフロー及び関係を示す図である。
【図１８９】算術論理ユニット（ＡＬＵ）の概略ブロック図である。
【図１９０】ＲＰＬユニットの概略ブロック図である。
【図１９１】ＡＬＵのＲＯＲブロックの概略ブロック図である。
【図１９２】プログラムカウンタユニットのブロック図である。
【図１９３】メモリユニットの概略ブロック図である。
【図１９４】アドレス生成ユニットの概略ブロック図である。
【図１９５】ＪＳＩＧＥＮユニットの概略ブロック図である。
【図１９６】ＪＳＲＧＥＮユニットの概略ブロック図である。
【図１９７】ＤＢＲＧＥＮユニットの概略ブロック図である。
【図１９８】ＬＤＫＧＥＮユニットの概略ブロック図である。
【図１９９】ＲＰＬＧＥＮユニットの概略ブロック図である。
【図２００】ＶＡＲＧＥＮユニットの概略ブロック図である。
【図２０１】ＣＬＲＧＥＮユニットの概略ブロック図である。
【図２０２】ＢＩＴＧＥＮユニットの概略ブロック図である。
【図２０３】プリントロール認証チップに記憶された情報を示す図である。
【図２０４】Ａｒｔｃａｍ認証チップ内に記憶されたデータの説明図である。
【図２０５】プリントヘッドパルス特徴付けプロセスの説明図である。
【図２０６】プリントヘッドインク供給機構の拡大断面斜視図である。
【図２０７】インクヘッド供給ユニットの底面斜視図である。
【図２０８】インクヘッド供給ユニットの底面側の断面図である。
【図２０９】インクヘッド供給ユニットの上面斜視図である。
【図２１０】インクヘッド供給ユニットの上面側の断面図である。
【図２１１】プリントヘッドの一部分の斜視図である。
【図２１２】プリントヘッドユニットの拡大斜視図である。
【図２１３】Ａｒｔｃａｍカメラの内部の上面側の斜視図であり、平らにされた部品が示されている。
【図２１４】Ａｒｔｃａｍカメラの内部の底面側の斜視図であり、平らにされた部品が示されている。
【図２１５】Ａｒｔｃａｍカメラの内部の第１の上面側の斜視図であり、Ａｒｔｃａｍに収容された部品が示されている。
【図２１６】Ａｒｔｃａｍカメラの内部の第２の上面側の斜視図であり、Ａｒｔｃａｍに収容された部品が示されている。
【図２１７】Ａｒｔｃａｍカメラの内部の第２の上面側の斜視図であり、Ａｒｔｃａｍに収容された部品が示されている。
【図２１８】ポストカードプリントロールの裏書き部分の説明図である。
【図２１９】画像印刷後のポストカードプリントロールの対応した表画像の説明図である。
【図２２０】顧客が購入できる状態のプリントロールの形態の説明図である。
【図２２１】Ａｒｔｃａｍアプリケーション全体のソフトウェア／ハードウェアモジュールのレイアウトの説明図である。
【図２２２】カメラマネージャのソフトウェア／ハードウェアモジュールのレイアウトの説明図である。
【図２２３】画像処理マネージャのソフトウェア／ハードウェアモジュールのレイアウトの説明図である。
【図２２４】プリンタマネージャのソフトウェア／ハードウェアモジュールのレイアウトの説明図である。
【図２２５】画像処理マネージャのソフトウェア／ハードウェアモジュールのレイアウトの説明図である。
【図２２６】ファイルマネージャのソフトウェア／ハードウェアモジュールのレイアウトの説明図である。
【図２２７】代替的な形態のプリントロールの部分断面斜視図である。
【図２２８】図２２７のプリントロールの左側の拡大斜視図である。
【図２２９】単一プリントロールの右側の拡大斜視図である。
【図２３０】プリントロールのコア部分の部分断面拡大斜視図である。
【図２３１】プリントロールのコア部分の第２の拡大斜視図である。

Claims (28)

  1. ハウジングと、
    ハウジングに配置されて、カートリッジのシリアルナンバー、媒体および媒体顔料のうちの少なくとも一つに関するデータを運ぶメモリ回路を有している集積回路デバイスと、
    を備える印刷カートリッジ。
  2. 印刷カートリッジの媒体顔料を決める方法であって、前記方法は、印刷カートリッジのハウジングに配置されている集積回路デバイスのメモリ回路を読みとるステップを備えており、前記メモリ回路は媒体顔料に関するデータを運ぶ、方法。
  3. ハウジングと、
    ハウジング内に配置され、媒体顔料の供給を含んでいる媒体顔料供給設備と、
    ハウジングに配置されて、媒体顔料に関するデータを運ぶメモリ回路を有している集積回路デバイスと、
    を備える印刷カートリッジ。
  4. プロセッサに集積回路デバイスを電気的に接続する通信リード線を含んでいる、請求項３に記載の印刷カートリッジ。
  5. 集積回路デバイスは保護メカニズムを取り入れて集積回路デバイスの複製を阻止している、請求項３に記載の印刷カートリッジ。
  6. 集積回路デバイスは、媒体顔料に関する前記データを運ぶコードが格納されるよう事前にプログラムされている事前プログラムチップの形を成している、請求項３に記載の印刷カートリッジ。
  7. チップはフラッシュメモリ製造工程の製品である、請求項６に記載の印刷カートリッジ。
  8. チップは、媒体顔料に関する暗号化データを運ぶコードが格納されるよう事前にプログラムされている、請求項６に記載の印刷カートリッジ。
  9. チップは、以下の特徴群、媒体顔料を識別するシリアルナンバー、媒体顔料の種類、媒体顔料の粘度、媒体顔料の表面張力、媒体顔料の光学的特徴および媒体の種類に対応する最適なインク滴の量、から選択される少なくとも一つの特徴に関するデータを運ぶコードが格納されるよう事前にプログラムされている、請求項６に記載の印刷カートリッジ。
  10. 印刷カートリッジの媒体を決める方法であって、前記方法は、印刷カートリッジのハウジングに配置される集積回路デバイスのメモリ回路を読みとるステップを備えており、メモリ回路は印刷カートリッジの媒体に関するデータを運ぶ、方法。
  11. ハウジングと、
    ハウジング内に配置され、媒体の供給を含んでいる媒体供給設備と、
    ハウジングに配置されて、媒体に関するデータを運ぶメモリ回路を有している集積回路デバイスと、
    を備える、印刷カートリッジ。
  12. プロセッサに集積回路デバイスを電気的に接続する通信リード線を含んでいる、請求項１１に記載の印刷カートリッジ。
  13. 集積回路デバイスは保護メカニズムを取り入れて集積回路デバイスの複製を阻止している、請求項１１に記載の印刷カートリッジ。
  14. 集積回路デバイスは、媒体に関する前記データを運ぶコードが格納されるよう事前にプログラムされている事前プログラムチップの形を成している、請求項１１に記載の印刷カートリッジ。
  15. チップはフラッシュメモリ製造工程の製品である、請求項１４に記載の印刷カートリッジ。
  16. チップは、媒体に関する暗号化データを運ぶコードが格納されるよう事前にプログラムされている、
    請求項１４に記載の印刷カートリッジ。
  17. チップは、以下の特徴群、媒体を識別するシリアルナンバー、媒体の種類および媒体の長さ、から選択される少なくとも一つの特徴に関するデータを運ぶコードが格納されるよう事前にプログラムされている、請求項１４に記載の印刷カートリッジ。
  18. 印刷カートリッジの媒体および媒体顔料を決める方法であって、前記方法は、印刷カートリッジのハウジングに配置される集積回路デバイスのメモリ回路を読みとるステップを備えており、メモリ回路は印刷カートリッジの媒体顔料および媒体に関するデータを運ぶ、方法。
  19. ハウジングと、
    ハウジング内に配置され、媒体の供給および媒体顔料の供給をそれぞれが含んでいる、媒体供給設備および媒体顔料供給設備と、
    ハウジングに配置されて、媒体顔料および媒体に関するデータを運ぶメモリ回路を有している集積回路デバイスと、
    を備える、印刷カートリッジ。
  20. プロセッサに集積回路デバイスを電気的に接続する通信リード線を含んでいる、請求項１９に記載の印刷カートリッジ。
  21. 集積回路デバイスは保護メカニズムを取り入れて集積回路デバイスの複製を阻止している、請求項１９に記載の印刷カートリッジ。
  22. 集積回路デバイスは、媒体顔料および媒体に関する前記データを運ぶコードが格納されるよう事前にプログラムされている事前プログラムチップの形を成している、請求項１９に記載の印刷カートリッジ。
  23. チップはフラッシュメモリ製造工程の製品である、請求項２２に記載の印刷カートリッジ。
  24. チップは、媒体に関する暗号化データを運ぶコードが格納されるよう事前にプログラムされている、請求項２２に記載の印刷カートリッジ。
  25. チップは、以下の特徴群、媒体を識別するシリアルナンバー、媒体顔料を識別するシリアルナンバー、媒体の長さ、媒体の種類、媒体顔料の粘度、媒体顔料の表面張力、媒体顔料の光学的特徴および媒体の種類に対応する媒体顔料の最適なインク滴の量、から選択される少なくとも一つの特徴に関するデータを運ぶコードが格納されるよう事前にプログラムされている、請求項２２に記載の印刷カートリッジ。
  26. 印刷カートリッジの認証チップであって、前記印刷カートリッジは、ハウジングと、ハウジング内に配置され且つ媒体顔料の供給を含んでいる媒体顔料供給設備と、ハウジングに配置され媒体顔料を印字機構に送る送り機構とを有しており、前記認証チップは、
    ハウジングに取り付け可能であって、媒体顔料に関するデータを取り入れるメモリ回路を有している集積回路デバイス
    を備えている、印刷カートリッジの認証チップ。
  27. 印刷カートリッジの認証チップであって、前記印刷カートリッジは、ハウジングと、ハウジング内に配置され且つ媒体の供給を含んでいる媒体供給設備と、ハウジングに配置され媒体を印字機構に送る送り機構とを有しており、前記認証チップは、
    ハウジングに取り付け可能であって、媒体に関するデータを取り入れるメモリ回路を有している集積回路デバイス
    を備えている、印刷カートリッジの認証チップ。
  28. 印刷カートリッジの認証チップであって、前記印刷カートリッジは、ハウジングと、ハウジング内に配置され且つ媒体顔料の供給および媒体の供給を含んでいる媒体顔料供給設備および媒体供給設備と、ハウジングに配置され媒体顔料および媒体を印字機構に送る送り機構とを有しており、前記認証チップは、
    ハウジングに取り付け可能であって、媒体顔料および媒体に関するデータを取り入れるメモリ回路を有している集積回路デバイス
    を備えている、印刷カートリッジの認証チップ。
JP2003518836A 2001-08-06 2002-07-09 集積回路デバイスを有する印刷カートリッジ Pending JP2004536736A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/922,036 US6547364B2 (en) 1997-07-12 2001-08-06 Printing cartridge with an integrated circuit device
PCT/AU2002/000914 WO2003013865A1 (en) 2001-08-06 2002-07-09 Printing cartridge with an integrated circuit device

Publications (1)

Publication Number Publication Date
JP2004536736A true JP2004536736A (ja) 2004-12-09

Family

ID=25446393

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003518836A Pending JP2004536736A (ja) 2001-08-06 2002-07-09 集積回路デバイスを有する印刷カートリッジ

Country Status (11)

Country Link
US (7) US6547364B2 (ja)
EP (1) EP1425178A4 (ja)
JP (1) JP2004536736A (ja)
KR (2) KR100601836B1 (ja)
CN (1) CN1299913C (ja)
AU (1) AU2002344712B2 (ja)
CA (1) CA2456739A1 (ja)
IL (1) IL160258A (ja)
NZ (1) NZ531183A (ja)
WO (1) WO2003013865A1 (ja)
ZA (1) ZA200400868B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007116215A (ja) * 2005-10-18 2007-05-10 Fuji Electric Holdings Co Ltd 耐タンパーモジュール装置
JP2010042629A (ja) * 2008-08-15 2010-02-25 Sony Corp 液体吐出装置及び液体吐出方法

Families Citing this family (125)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7280251B1 (en) 1996-02-26 2007-10-09 Rah Color Technologies System and method for calibrating color printers
US6786420B1 (en) 1997-07-15 2004-09-07 Silverbrook Research Pty. Ltd. Data distribution mechanism in the form of ink dots on cards
US6618117B2 (en) 1997-07-12 2003-09-09 Silverbrook Research Pty Ltd Image sensing apparatus including a microcontroller
US6547364B2 (en) * 1997-07-12 2003-04-15 Silverbrook Research Pty Ltd Printing cartridge with an integrated circuit device
US6624848B1 (en) 1997-07-15 2003-09-23 Silverbrook Research Pty Ltd Cascading image modification using multiple digital cameras incorporating image processing
US6985207B2 (en) 1997-07-15 2006-01-10 Silverbrook Research Pty Ltd Photographic prints having magnetically recordable media
AUPO802797A0 (en) 1997-07-15 1997-08-07 Silverbrook Research Pty Ltd Image processing method and apparatus (ART54)
US7110024B1 (en) 1997-07-15 2006-09-19 Silverbrook Research Pty Ltd Digital camera system having motion deblurring means
AUPO850597A0 (en) 1997-08-11 1997-09-04 Silverbrook Research Pty Ltd Image processing method and apparatus (art01a)
US6690419B1 (en) 1997-07-15 2004-02-10 Silverbrook Research Pty Ltd Utilising eye detection methods for image processing in a digital image camera
US6195150B1 (en) * 1997-07-15 2001-02-27 Silverbrook Research Pty Ltd Pseudo-3D stereoscopic images and output device
US6879341B1 (en) 1997-07-15 2005-04-12 Silverbrook Research Pty Ltd Digital camera system containing a VLIW vector processor
US7551201B2 (en) 1997-07-15 2009-06-23 Silverbrook Research Pty Ltd Image capture and processing device for a print on demand digital camera system
AUPP702098A0 (en) 1998-11-09 1998-12-03 Silverbrook Research Pty Ltd Image creation method and apparatus (ART73)
AUPQ056099A0 (en) 1999-05-25 1999-06-17 Silverbrook Research Pty Ltd A method and apparatus (pprint01)
US7099028B2 (en) * 2001-07-20 2006-08-29 Hewlett-Packard Development Company, L.P. Systems and methods for providing restricted web site access to users of certain brands of printing device replaceable components
US20050162455A1 (en) * 2001-08-06 2005-07-28 Kia Silverbrook Printing cartridge with an integrated circuit device
US7052117B2 (en) 2002-07-03 2006-05-30 Dimatix, Inc. Printhead having a thin pre-fired piezoelectric layer
US7589850B2 (en) * 2002-12-30 2009-09-15 Lexmark International, Inc. Licensing method for use with an imaging device
US7182445B2 (en) * 2003-04-25 2007-02-27 Hewlett-Packard Development Company, L.P. Replaceable printer component
US7240995B2 (en) * 2003-05-06 2007-07-10 Lexmark International, Inc. Method of authenticating a consumable
US7434053B2 (en) * 2003-08-28 2008-10-07 Hewlett-Packard Development Company, L.P. Methods and systems for providing an identification key to a printing device
US7353499B2 (en) * 2003-09-25 2008-04-01 Sun Microsystems, Inc. Multiple instruction dispatch tables for application program obfuscation
US8220058B2 (en) * 2003-09-25 2012-07-10 Oracle America, Inc. Rendering and encryption engine for application program obfuscation
US7424620B2 (en) * 2003-09-25 2008-09-09 Sun Microsystems, Inc. Interleaved data and instruction streams for application program obfuscation
US7415618B2 (en) * 2003-09-25 2008-08-19 Sun Microsystems, Inc. Permutation of opcode values for application program obfuscation
US20050069138A1 (en) * 2003-09-25 2005-03-31 Sun Microsystems, Inc., A Delaware Corporation Application program obfuscation
US7363620B2 (en) * 2003-09-25 2008-04-22 Sun Microsystems, Inc. Non-linear execution of application program instructions for application program obfuscation
US7934494B1 (en) * 2003-10-10 2011-05-03 Donna Gail Schneider Collapsible heating apparatus
US20050157125A1 (en) * 2004-01-21 2005-07-21 Silverbrook Research Pty Ltd Inkjet printer cartridge with integral shield
US20050157112A1 (en) * 2004-01-21 2005-07-21 Silverbrook Research Pty Ltd Inkjet printer cradle with shaped recess for receiving a printer cartridge
US7198352B2 (en) * 2004-01-21 2007-04-03 Kia Silverbrook Inkjet printer cradle with cartridge stabilizing mechanism
US20050157000A1 (en) * 2004-01-21 2005-07-21 Silverbrook Research Pty Ltd Inkjet printer cradle with end data and power contacts
US7364263B2 (en) * 2004-01-21 2008-04-29 Silverbrook Research Pty Ltd Removable inkjet printer cartridge
US7469989B2 (en) * 2004-01-21 2008-12-30 Silverbrook Research Pty Ltd Printhead chip having longitudinal ink supply channels interrupted by transverse bridges
US7360868B2 (en) * 2004-01-21 2008-04-22 Silverbrook Research Pty Ltd Inkjet printer cartridge with infrared ink delivery capabilities
US7097291B2 (en) * 2004-01-21 2006-08-29 Silverbrook Research Pty Ltd Inkjet printer cartridge with ink refill port having multiple ink couplings
US7364264B2 (en) * 2004-01-21 2008-04-29 Silverbrook Research Pty Ltd Inkjet printer cradle with single drive motor performing multiple functions
US7328985B2 (en) * 2004-01-21 2008-02-12 Silverbrook Research Pty Ltd Inkjet printer cartridge refill dispenser with security mechanism
US7448734B2 (en) * 2004-01-21 2008-11-11 Silverbrook Research Pty Ltd Inkjet printer cartridge with pagewidth printhead
US20050157128A1 (en) * 2004-01-21 2005-07-21 Silverbrook Research Pty Ltd Pagewidth inkjet printer cartridge with end electrical connectors
US7645025B2 (en) * 2004-01-21 2010-01-12 Silverbrook Research Pty Ltd Inkjet printer cartridge with two printhead integrated circuits
US7367647B2 (en) * 2004-01-21 2008-05-06 Silverbrook Research Pty Ltd Pagewidth inkjet printer cartridge with ink delivery member
US7731327B2 (en) * 2004-01-21 2010-06-08 Silverbrook Research Pty Ltd Desktop printer with cartridge incorporating printhead integrated circuit
US7524016B2 (en) * 2004-01-21 2009-04-28 Silverbrook Research Pty Ltd Cartridge unit having negatively pressurized ink storage
US7121655B2 (en) * 2004-01-21 2006-10-17 Silverbrook Research Pty Ltd Inkjet printer cartridge refill dispenser
US7425050B2 (en) * 2004-01-21 2008-09-16 Silverbrook Research Pty Ltd Method for facilitating maintenance of an inkjet printer having a pagewidth printhead
US7374355B2 (en) * 2004-01-21 2008-05-20 Silverbrook Research Pty Ltd Inkjet printer cradle for receiving a pagewidth printhead cartridge
US7441865B2 (en) * 2004-01-21 2008-10-28 Silverbrook Research Pty Ltd Printhead chip having longitudinal ink supply channels
US7083273B2 (en) * 2004-01-21 2006-08-01 Silverbrook Research Pty Ltd Inkjet printer cartridge with uniform compressed air distribution
US7303255B2 (en) * 2004-01-21 2007-12-04 Silverbrook Research Pty Ltd Inkjet printer cartridge with a compressed air port
US7232208B2 (en) * 2004-01-21 2007-06-19 Silverbrook Research Pty Ltd Inkjet printer cartridge refill dispenser with plunge action
US8491076B2 (en) 2004-03-15 2013-07-23 Fujifilm Dimatix, Inc. Fluid droplet ejection devices and methods
US7281778B2 (en) 2004-03-15 2007-10-16 Fujifilm Dimatix, Inc. High frequency droplet ejection device and method
US7738137B2 (en) * 2004-03-23 2010-06-15 Lexmark International, Inc. Inkjet print head synchronous serial output for data integrity
US7387370B2 (en) * 2004-04-29 2008-06-17 Hewlett-Packard Development Company, L.P. Microfluidic architecture
US20050243118A1 (en) * 2004-04-29 2005-11-03 Ward Jefferson P Consumable cartridge theft deterrence apparatus and methods
US7293359B2 (en) * 2004-04-29 2007-11-13 Hewlett-Packard Development Company, L.P. Method for manufacturing a fluid ejection device
US8099791B1 (en) 2004-06-25 2012-01-17 Lexmark International, Inc. Method of authenticating a consumable in an imaging device
US8587798B2 (en) * 2004-07-30 2013-11-19 Hewlett-Packard Development Company, L.P. Replacement component for a printing device
US8281132B2 (en) * 2004-11-29 2012-10-02 Broadcom Corporation Method and apparatus for security over multiple interfaces
US9116641B2 (en) * 2004-11-30 2015-08-25 Panduit Corp. Market-based labeling system and method
US7280772B2 (en) * 2004-12-29 2007-10-09 Lexmark International, Inc. Method for detecting whether a cartridge installed in an imaging apparatus is potentially counterfeit
JP5004806B2 (ja) 2004-12-30 2012-08-22 フジフィルム ディマティックス， インコーポレイテッド インクジェットプリント法
US20060190324A1 (en) * 2005-02-24 2006-08-24 Lexmark International, Inc. Method for providing reduced cost imaging to customers
WO2007030504A2 (en) 2005-09-07 2007-03-15 Retail Inkjet Solutions System and method for refilling inkjet cartridges
US7441102B2 (en) * 2006-02-28 2008-10-21 Freescale Semiconductor, Inc. Integrated circuit with functional state configurable memory and method of configuring functional states of the integrated circuit memory
EP2016593B1 (en) * 2006-04-20 2014-11-05 NVE Corporation Enclosure tamper detection and protection
US20070255966A1 (en) * 2006-05-01 2007-11-01 Vincenzo Condorelli Cryptographic circuit with voltage-based tamper detection and response circuitry
US7739323B2 (en) * 2006-06-20 2010-06-15 International Business Machines Corporation Systems, methods and computer program products for providing a combined moduli-9 and 3 residue generator
US7987615B2 (en) * 2006-11-08 2011-08-02 Lg Electronics Inc. Exhaust structure for clothes dryer in apartment building
TWI320754B (en) * 2006-11-10 2010-02-21 Ind Tech Res Inst A print data processing mothod and device therefor
US7988247B2 (en) 2007-01-11 2011-08-02 Fujifilm Dimatix, Inc. Ejection of drops having variable drop size from an ink jet printer
EP2135254B1 (en) 2007-03-09 2016-05-25 NVE Corporation Stressed magnetoresistive tamper detection devices
KR100906404B1 (ko) * 2007-07-13 2009-07-09 삼성에스디에스 주식회사 소모품의 복제 방지 장치 및 방법
WO2009014971A1 (en) * 2007-07-20 2009-01-29 Bigfoot Networks, Inc. Client authentication device and methods thereof
US7944047B2 (en) * 2007-09-25 2011-05-17 Qimonda Ag Method and structure of expanding, upgrading, or fixing multi-chip package
KR100997239B1 (ko) * 2008-03-03 2010-11-29 삼성전자주식회사 Crum 유닛, 교체가능유닛 및 이를 이용하는 화상형성장치와, 그 인증 및 암호화 데이터 통신 방법
JP5038229B2 (ja) * 2008-05-09 2012-10-03 キヤノン株式会社 画像処理装置、画像処理方法並びに画像処理プログラム及びそれを記録する記録媒体
US8172140B2 (en) * 2008-07-29 2012-05-08 International Business Machines Corporation Doped implant monitoring for microchip tamper detection
US9003559B2 (en) * 2008-07-29 2015-04-07 International Business Machines Corporation Continuity check monitoring for microchip exploitation detection
US8332659B2 (en) 2008-07-29 2012-12-11 International Business Machines Corporation Signal quality monitoring to defeat microchip exploitation
US8214657B2 (en) * 2008-07-29 2012-07-03 International Business Machines Corporation Resistance sensing for defeating microchip exploitation
US8332661B2 (en) * 2008-09-11 2012-12-11 Mostovych Andrew N Method and apparatus for prevention of tampering, unauthorized use, and unauthorized extraction of information from microdevices
JP5391635B2 (ja) * 2008-10-06 2014-01-15 富士通株式会社 解析装置、データ保存方法およびデータ保存プログラム
US8938590B2 (en) * 2008-10-18 2015-01-20 Micron Technology, Inc. Indirect register access method and system
US8236247B2 (en) * 2008-12-23 2012-08-07 Intercat Equipment, Inc. Material withdrawal apparatus and methods of regulating material inventory in one or more units
US8242790B2 (en) * 2009-02-23 2012-08-14 Lewis James M Method and system for detection of tampering related to reverse engineering
US8598890B2 (en) * 2009-02-23 2013-12-03 Lewis Innovative Technologies Method and system for protecting products and technology from integrated circuits which have been subject to tampering, stressing and replacement as well as detecting integrated circuits that have been subject to tampering
WO2011156021A2 (en) * 2010-03-01 2011-12-15 The Trustees Of Columbia University In The City Of New York Systems and methods for detecting design-level attacks against a digital circuit
US8539254B1 (en) * 2010-06-01 2013-09-17 Xilinx, Inc. Method and integrated circuit for protecting against differential power analysis attacks
US8782434B1 (en) 2010-07-15 2014-07-15 The Research Foundation For The State University Of New York System and method for validating program execution at run-time
CN102173229B (zh) * 2011-01-07 2012-10-31 珠海天威技术开发有限公司 芯片及其认证方法
US10412235B2 (en) 2011-09-30 2019-09-10 Hewlett-Packard Development Company, L.P. Identification bit memory cells in data storage chip
US8635467B2 (en) 2011-10-27 2014-01-21 Certicom Corp. Integrated circuit with logic circuitry and multiple concealing circuits
US8334705B1 (en) 2011-10-27 2012-12-18 Certicom Corp. Analog circuitry to conceal activity of logic circuitry
US8909942B1 (en) * 2012-03-30 2014-12-09 Western Digital Technologies, Inc. MRAM-based security for data storage systems
US9218477B2 (en) 2012-04-13 2015-12-22 Lewis Innovative Technologies Electronic physical unclonable functions
US9063721B2 (en) 2012-09-14 2015-06-23 The Research Foundation For The State University Of New York Continuous run-time validation of program execution: a practical approach
USD845978S1 (en) * 2013-01-23 2019-04-16 Yandex Europe Ag Display screen with graphical user interface
US9357102B2 (en) 2013-09-25 2016-05-31 Lexmark International, Inc. Systems and methods of securing operational information associated with an imaging device
US9218235B2 (en) 2013-09-25 2015-12-22 Lexmark International, Inc. Systems and methods of verifying operational information associated with an imaging device
US11888844B2 (en) * 2014-02-18 2024-01-30 Secuve Co., Ltd. Electrical circuit testing device and method
EP3201003B1 (en) * 2014-10-31 2019-12-04 Hewlett-Packard Development Company, L.P. Encryption of fluid cartridges for use with imaging devices
KR20160082794A (ko) * 2014-12-29 2016-07-11 삼성디스플레이 주식회사 타이밍 제어 회로 및 이를 포함하는 표시 장치
US9996857B2 (en) 2015-03-17 2018-06-12 Dow Jones & Company, Inc. Systems and methods for variable data publication
USD787587S1 (en) * 2015-04-03 2017-05-23 Seiko Epson Corporation Tape cartridge for a label printer
USD787588S1 (en) * 2015-04-03 2017-05-23 Seiko Epson Corporation Tape cartridge for a label printer
JP1543547S (ja) * 2015-04-03 2016-02-08
USD788844S1 (en) * 2015-04-03 2017-06-06 Seiko Epson Corporation Tape cartridge for a label printer
USD787590S1 (en) * 2015-04-03 2017-05-23 Seiko Epson Corporation Tape cartridge for a label printer
US9898286B2 (en) * 2015-05-05 2018-02-20 Intel Corporation Packed finite impulse response (FIR) filter processors, methods, systems, and instructions
CN105346256B (zh) * 2015-11-09 2017-03-22 杭州旗捷科技有限公司 一种打印机芯片、墨盒、和打印机芯片存储分配方法
US9969165B2 (en) * 2016-01-08 2018-05-15 Canon Kabushiki Kaisha Liquid discharge head and liquid discharge apparatus
US10118696B1 (en) 2016-03-31 2018-11-06 Steven M. Hoffberg Steerable rotating projectile
US10795836B2 (en) * 2017-04-17 2020-10-06 Microsoft Technology Licensing, Llc Data processing performance enhancement for neural networks using a virtualized data iterator
CN107154041B (zh) * 2017-05-16 2019-08-09 武汉精测电子集团股份有限公司 一种用于显示面板缺陷分类的学习方法
EP3652666B1 (en) 2018-01-30 2022-08-31 Hewlett-Packard Development Company, L.P. Verification by replaceable printer components
CN108537113B (zh) * 2018-03-02 2019-01-04 黄润梓 眼睛伤害度评估方法
US11712637B1 (en) 2018-03-23 2023-08-01 Steven M. Hoffberg Steerable disk or ball
US10733327B2 (en) * 2018-06-26 2020-08-04 Taiwan Semiconductor Manufacturing Co., Ltd. Method and apparatus for protecting a PUF generator
MX2021009111A (es) 2019-02-06 2021-11-04 Hewlett Packard Development Co Circuitos integrados con bits de personalizacion.
CN110321103B (zh) * 2019-06-27 2021-05-11 北京信息科技大学 一种基于物理设备的真随机数生成方法及设备
US11630784B2 (en) 2019-11-20 2023-04-18 Raytheon Company Low-cost physical tamper detection and response for cryptographically secure sanitization
CN112622448B (zh) * 2020-12-17 2021-08-13 上海坚芯电子科技有限公司 支持循环加墨的墨盒芯片设计的方法和系统

Family Cites Families (162)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1982369U (de) 1967-08-04 1968-03-28 Elbe Kamera Gmbh Verpackungskoerper.
US3748939A (en) 1971-08-11 1973-07-31 Borden Inc Traversing film cutter
US4000239A (en) 1971-12-13 1976-12-28 Teijin Limited Process for spinning naphthalate polyester fibers
OA04528A (fr) 1972-04-27 1980-03-30 Granger Maurice Dispositif de distribution et coupe simultannées de bandes de matériaux enroulés.
CA974408A (en) * 1973-02-07 1975-09-16 C And C Yachts Manufacturing Ltd. Stanchion base
JPS595273B2 (ja) 1974-03-08 1984-02-03 サトウ シゲオ 孔と空間で煙の不純物を完全に析出冷却しタバコを甘く楽しくする、安価な吸口
US4405829A (en) 1977-12-14 1983-09-20 Massachusetts Institute Of Technology Cryptographic communications system and method
DE3024672A1 (de) 1980-06-30 1982-01-28 Jens Ing.(grad.) 6458 Rodenbach Drefahl Dachabdeckung
US4494862A (en) 1980-09-30 1985-01-22 Minolta Camera Kabushiki Kaisha Computerized information processing system equipped with copying apparatus
US4488563A (en) 1982-04-29 1984-12-18 Mitsubishi Acetate Co., Ltd. Filter plug
US4783823A (en) 1985-09-16 1988-11-08 Omron Tateisi Electronics, Co. Card identifying method and apparatus
DE3687345T2 (de) 1985-12-26 1993-07-29 Asahi Glass Matex Co Ltd Betonbewehrungseinheit.
EP0237940B1 (en) 1986-03-19 1993-09-08 Sharp Kabushiki Kaisha Manual copying apparatus
US4748668A (en) 1986-07-09 1988-05-31 Yeda Research And Development Company Limited Method, apparatus and article for identification and signature
US4845770A (en) 1986-11-20 1989-07-04 Oki Electric Industry Co., Ltd. Method and apparatus for processing embossed card
US4914452A (en) 1987-05-08 1990-04-03 Ricoh Company, Ltd. Ink sheet/recording paper cassette
US4791443A (en) 1987-06-12 1988-12-13 Eastman Kodak Company Photographic processor with auxiliary power supply
JPH07118755B2 (ja) 1987-08-19 1995-12-18 株式会社日立製作所 メ−ルシステム
US4987030A (en) 1987-10-07 1991-01-22 Toray Industries, Inc. High-tenacity conjugated fiber and process for preparation thereof
NL8800053A (nl) 1988-01-11 1989-08-01 Philips Nv Videoprocessorsysteem, alsmede afbeeldingssysteem en beeldopslagsysteem, voorzien van een dergelijk videoprocessorsysteem.
US4920548A (en) * 1988-09-28 1990-04-24 Westinghouse Electric Corp. Source range neutron flux count rate system incorporating method and apparatus for eliminating noise from pulse signal
US4902880A (en) 1988-09-30 1990-02-20 Peripheral Dynamics, Inc. Card reader system and method with printing and verification capability
US4937676A (en) * 1989-02-10 1990-06-26 Polariod Corporation Electronic camera system with detachable printer
US5049898A (en) 1989-03-20 1991-09-17 Hewlett-Packard Company Printhead having memory element
DE69028038T2 (de) 1989-05-17 1997-01-30 Minolta Camera Kk Aufnahme- und Reprokamera
JPH07101840B2 (ja) * 1989-08-01 1995-11-01 三菱電機株式会社 ディジタル雑音信号発生回路
ES2252908T3 (es) 1989-08-05 2006-05-16 Canon Kabushiki Kaisha Aparato de impresion por chorros de tinta y cartucho de tinta para el aparato.
US6070003A (en) 1989-11-17 2000-05-30 Texas Instruments Incorporated System and method of memory access in apparatus having plural processors and plural memories
JPH03261276A (ja) 1990-03-12 1991-11-21 Seiko Epson Corp 電子カメラおよびその画像印刷方法
JP3093781B2 (ja) 1990-11-09 2000-10-03 オリンパス光学工業株式会社 合焦位置検出装置
US5493409A (en) 1990-11-29 1996-02-20 Minolta Camera Kabushiki Kaisha Still video camera having a printer capable of printing a photographed image in a plurality of printing modes
JP2990306B2 (ja) 1991-05-14 1999-12-13 富士ゼロックス株式会社 カラー画像記録装置のマーカドット検出方式
JPH04358291A (ja) 1991-06-04 1992-12-11 Hitachi Ltd 色彩画像変更方法
US5231688A (en) 1991-10-07 1993-07-27 Siecor Corporation Furcation kit
US5463470A (en) 1991-10-09 1995-10-31 Fuji Photo Film Co., Ltd. Methods of collecting photometric image data and determining light exposure by extracting feature image data from an original image
US5467118A (en) 1993-12-21 1995-11-14 Hewlett-Packard Company Ink cartridge for a hard copy printing or plotting apparatus
US5581773A (en) 1992-05-12 1996-12-03 Glover; Michael A. Massively parallel SIMD processor which selectively transfers individual contiguously disposed serial memory elements
US5262944A (en) * 1992-05-15 1993-11-16 Hewlett-Packard Company Method for use of color and selective highlighting to indicate patient critical events in a centralized patient monitoring system
US5398131A (en) * 1992-08-13 1995-03-14 Hall; Dennis R. Stereoscopic hardcopy methods
US5604537A (en) 1992-09-10 1997-02-18 Canon Kabushiki Kaisha Imaging apparatus having an automatic focusing means
FR2698195B1 (fr) 1992-11-19 1994-12-16 Gemplus Card Int Procédé et circuit de cryptage et d'authentification pour carte à mémoire synchrone.
US5398315A (en) 1992-12-30 1995-03-14 North American Philips Corporation Multi-processor video display apparatus
JP3686684B2 (ja) 1993-05-19 2005-08-24 富士通株式会社 エアブラシ方法
GB2278480A (en) 1993-05-25 1994-11-30 Sharp Kk Optical apparatus
KR950003362A (ko) 1993-07-21 1995-02-16 마에다 가츠노스케 섬유강화 열가소성수지구조물과 그 제조방법 및 압출기
JPH07123317A (ja) 1993-10-21 1995-05-12 Canon Inc 防振機能付き撮影装置
US5562353A (en) 1993-11-02 1996-10-08 Casio Computer Co., Ltd. Tape printing apparatus that calculates character sizes and line lengths
US6116768A (en) 1993-11-30 2000-09-12 Texas Instruments Incorporated Three input arithmetic logic unit with barrel rotator
GB9325076D0 (en) 1993-12-07 1994-02-02 The Technology Partnership Plc Electronic camera
US5621545A (en) 1993-12-08 1997-04-15 Motta; Ricardo J. Image production using color error diffusion
JPH07220035A (ja) * 1993-12-22 1995-08-18 Xerox Corp 光学的読み取り可能レコード
US6182901B1 (en) * 1993-12-22 2001-02-06 Xerox Corporation Orientational disambiguation for self-clocking glyph codes
US5682191A (en) * 1994-01-24 1997-10-28 Iris Graphics Inc. Ink jet printing apparatus having modular components
JPH07219689A (ja) * 1994-01-31 1995-08-18 Hitachi Ltd プリンタおよびこれを用いるシステム
US5726435A (en) 1994-03-14 1998-03-10 Nippondenso Co., Ltd. Optically readable two-dimensional code and method and apparatus using the same
WO1996005061A1 (en) 1994-08-09 1996-02-22 Encad, Inc. Printer ink cartridge
US5812156A (en) * 1997-01-21 1998-09-22 Hewlett-Packard Company Apparatus controlled by data from consumable parts with incorporated memory devices
US6203147B1 (en) * 1994-12-22 2001-03-20 Hewlett-Packard Company Electrical and fluidic interface for an ink supply
JPH08186757A (ja) 1994-12-28 1996-07-16 Canon Inc 電子カメラ
US5642226A (en) 1995-01-18 1997-06-24 Rosenthal; Bruce A. Lenticular optical system
US5792249A (en) 1995-01-25 1998-08-11 Canon Kabushiki Kaisha Liquid composition, ink set, image-forming method and apparatus using the same
DE19549376A1 (de) 1995-03-07 1996-09-26 Francotyp Postalia Gmbh Anordnung zur Ermittlung einer Farbbandrestmenge für Thermotransferdruckverfahren
JP3542397B2 (ja) 1995-03-20 2004-07-14 キヤノン株式会社 撮像装置
WO1996032265A1 (en) 1995-04-12 1996-10-17 Eastman Kodak Company A color video printer and a photocd system with integrated printer
US5768482A (en) 1995-06-14 1998-06-16 Hewlett-Packard Company Resolution-triggered sharpening for scaling of a digital-matrix image
US5999697A (en) 1995-07-21 1999-12-07 Sony Corporation Apparatus for recording and/or reproducing still images
US5999203A (en) 1995-08-18 1999-12-07 Ttp Group, Plc Printer assembly with easily loaded paper cartridge
US5847836A (en) 1995-08-29 1998-12-08 Canon Kabushiki Kaisha Printer-built-in image-sensing apparatus and using strobe-light means electric-consumption control method thereof
JPH09116843A (ja) 1995-10-20 1997-05-02 Canon Inc プリンター付撮影装置
US5613175A (en) 1995-08-31 1997-03-18 Xerox Corporation Anisotropic imaging member
JP3313952B2 (ja) 1995-09-14 2002-08-12 キヤノン株式会社 インクジェット記録装置
EP0763930B1 (en) 1995-09-15 2002-10-16 Agfa-Gevaert Method for calculating color gamuts
US5917963A (en) 1995-09-21 1999-06-29 Canon Kabushiki Kaisha Image processing apparatus and image processing method
US5757394A (en) 1995-09-27 1998-05-26 Lexmark International, Inc. Ink jet print head identification circuit with programmed transistor array
US5745175A (en) 1995-10-02 1998-04-28 Flashpoint Technologies, Inc. Method and system for providing automatic focus control for a still digital camera
US5634730A (en) 1995-11-06 1997-06-03 Bobry; Howard H. Hand-held electronic printer
US5717197A (en) * 1995-12-21 1998-02-10 Xerox Corporation Tiled embedded data block-types for generic embedded data block systems
US5992994A (en) 1996-01-31 1999-11-30 Hewlett-Packard Company Large inkjet print swath media support system
US5995772A (en) 1996-02-16 1999-11-30 Lexmark International Inc. Imaging apparatus cartridge including an encoded device
US6009188A (en) 1996-02-16 1999-12-28 Microsoft Corporation Method and system for digital plenoptic imaging
JPH09232435A (ja) * 1996-02-22 1997-09-05 Oki Electric Ind Co Ltd 半導体集積回路
US5963104A (en) * 1996-04-15 1999-10-05 Vlsi Technology, Inc. Standard cell ring oscillator of a non-deterministic randomizer circuit
JP3423532B2 (ja) 1996-05-24 2003-07-07 キヤノン株式会社 画像読取装置
US6074042A (en) * 1997-06-04 2000-06-13 Hewlett-Packard Company Ink container having a guide feature for insuring reliable fluid, air and electrical connections to a printing system
US5961226A (en) 1996-08-16 1999-10-05 Ricoh Company, Ltd. Printing apparatus
US5866253A (en) 1996-08-19 1999-02-02 Isorca, Inc. Synthetic reinforcing strands with spaced filaments
JPH10129049A (ja) 1996-10-31 1998-05-19 Sony Corp プリントメディアカートリッジ及びプリンタ
JP3031613B2 (ja) 1996-11-12 2000-04-10 株式会社つくばソフト研究所 カラー／濃淡画像入力出力装置と入力出力方法
US6222452B1 (en) 1996-12-16 2001-04-24 Confidence International Ab Electronic identification tag
US5788388A (en) * 1997-01-21 1998-08-04 Hewlett-Packard Company Ink jet cartridge with ink level detection
US5860363A (en) 1997-01-21 1999-01-19 Hewlett-Packard Company Ink jet cartridge with separately replaceable ink reservoir
US6573927B2 (en) 1997-02-20 2003-06-03 Eastman Kodak Company Electronic still camera for capturing digital image and creating a print order
US5894309A (en) 1997-02-27 1999-04-13 Mitsubishi Electric Information Technology Center America, Inc. System for modifying lighting in photographs
US6421050B1 (en) 1997-02-27 2002-07-16 Mitsubishi Electric Research Laboratories, Inc. User interface for creation of image generation and transformation functions
US6786420B1 (en) * 1997-07-15 2004-09-07 Silverbrook Research Pty. Ltd. Data distribution mechanism in the form of ink dots on cards
AUPO799197A0 (en) * 1997-07-15 1997-08-07 Silverbrook Research Pty Ltd Image processing method and apparatus (ART01)
US6227643B1 (en) 1997-05-20 2001-05-08 Encad, Inc. Intelligent printer components and printing system
US6416154B1 (en) 1997-07-12 2002-07-09 Silverbrook Research Pty Ltd Printing cartridge with two dimensional code identification
US6702417B2 (en) * 1997-07-12 2004-03-09 Silverbrook Research Pty Ltd Printing cartridge with capacitive sensor identification
US6547364B2 (en) * 1997-07-12 2003-04-15 Silverbrook Research Pty Ltd Printing cartridge with an integrated circuit device
US6803989B2 (en) * 1997-07-15 2004-10-12 Silverbrook Research Pty Ltd Image printing apparatus including a microcontroller
US6618117B2 (en) * 1997-07-12 2003-09-09 Silverbrook Research Pty Ltd Image sensing apparatus including a microcontroller
US6565181B2 (en) 1997-07-12 2003-05-20 Silverbrook Research Pty Ltd Printing cartridge with switch array identification
US7077515B2 (en) 1997-07-15 2006-07-18 Silverbrook Research Pty Ltd Media cartridge for inkjet printhead
US6879341B1 (en) * 1997-07-15 2005-04-12 Silverbrook Research Pty Ltd Digital camera system containing a VLIW vector processor
US6665454B1 (en) 1997-07-15 2003-12-16 Silverbrook Research Pty Ltd Dot adjacency compensation in optical storage systems using ink dots
AUPO798697A0 (en) 1997-07-15 1997-08-07 Silverbrook Research Pty Ltd Data processing method and apparatus (ART51)
US6217165B1 (en) * 1997-07-15 2001-04-17 Silverbrook Research Pty. Ltd. Ink and media cartridge with axial ink chambers
US6918654B2 (en) 1997-07-15 2005-07-19 Silverbrook Research Pty Ltd Ink distribution assembly for an ink jet printhead
US7246897B2 (en) 1997-07-15 2007-07-24 Silverbrook Research Pty Ltd Media cartridge for inkjet printhead
AUPO802797A0 (en) 1997-07-15 1997-08-07 Silverbrook Research Pty Ltd Image processing method and apparatus (ART54)
US6195150B1 (en) * 1997-07-15 2001-02-27 Silverbrook Research Pty Ltd Pseudo-3D stereoscopic images and output device
US7410243B2 (en) 1997-07-15 2008-08-12 Silverbrook Research Pty Ltd Inkjet nozzle with resiliently biased ejection actuator
US6727948B1 (en) 1997-07-15 2004-04-27 Silverbrook Research Pty Ltd Utilizing autofocus information for image processing in a digital camera
US6985207B2 (en) 1997-07-15 2006-01-10 Silverbrook Research Pty Ltd Photographic prints having magnetically recordable media
US7284843B2 (en) 1997-07-15 2007-10-23 Silverbrook Research Pty Ltd Ink distribution assembly for an ink jet printhead
US7050143B1 (en) 1998-07-10 2006-05-23 Silverbrook Research Pty Ltd Camera system with computer language interpreter
AUPO801997A0 (en) 1997-07-15 1997-08-07 Silverbrook Research Pty Ltd Media processing method and apparatus (ART21)
US7578582B2 (en) 1997-07-15 2009-08-25 Silverbrook Research Pty Ltd Inkjet nozzle chamber holding two fluids
AUPO850597A0 (en) 1997-08-11 1997-09-04 Silverbrook Research Pty Ltd Image processing method and apparatus (art01a)
US7110024B1 (en) 1997-07-15 2006-09-19 Silverbrook Research Pty Ltd Digital camera system having motion deblurring means
AUPO850097A0 (en) 1997-08-11 1997-09-04 Silverbrook Research Pty Ltd Image processing method and apparatus (art31)
AUPP398798A0 (en) 1998-06-09 1998-07-02 Silverbrook Research Pty Ltd Image creation method and apparatus (ij43)
US6459495B1 (en) * 1997-07-15 2002-10-01 Silverbrook Research Pty Ltd Dot center tracking in optical storage systems using ink dots
IL121640A (en) * 1997-08-27 2000-06-01 Scitex Corp Ltd Ink cartridge
JP4093618B2 (ja) * 1997-10-08 2008-06-04 富士通株式会社 デジタルコード信号を記録した記録担体の発行／読取装置および記録担体
US5923942A (en) 1997-11-14 1999-07-13 Ricoh Company, Ltd. Printer and paper tray having a user programmable paper size
JPH11160734A (ja) * 1997-11-28 1999-06-18 Semiconductor Energy Lab Co Ltd 液晶電気光学装置
JPH11196359A (ja) 1997-12-27 1999-07-21 Konica Corp 画像形成装置
JP3487576B2 (ja) 1997-12-29 2004-01-19 キヤノン株式会社 インクジェット記録装置
US6014008A (en) 1998-01-22 2000-01-11 Ericsson, Inc. Battery identification system
JPH11254700A (ja) * 1998-03-10 1999-09-21 Canon Inc インクジェット記録装置及びメディアカートリッジ
US7083108B2 (en) * 1998-07-10 2006-08-01 Silverbrook Research Pty Ltd Redundantly encoded data structure for encoding a surface
ES2297940T3 (es) * 1998-06-03 2008-05-01 Scott Laboratories, Inc. Aparato para proporcionar a un paciente consciente alivio del dolor y la ansiedad asociados con procedimiento medicos o quirurgicos.
US6161915A (en) 1998-06-19 2000-12-19 Lexmark International, Inc Identification of thermal inkjet printer cartridges
US6816968B1 (en) * 1998-07-10 2004-11-09 Silverbrook Research Pty Ltd Consumable authentication protocol and system
DE19832269A1 (de) 1998-07-17 2000-01-20 Herhof Umwelttechnik Gmbh Geschlossener Behälter zum Kompostieren von Rottegut
DE19832369A1 (de) 1998-07-18 2000-01-20 Tally Computerdrucker Gmbh Verfahren und Einrichtung zum Messen des Tintenvolumens eines Tintenvorratsbehälters in einem Tintendrucker, insbesondere eines auswechselbaren Tintenvorratsbehälters
JP3829900B2 (ja) 1998-12-24 2006-10-04 セイコーエプソン株式会社 インクジェットプリンタ及びインクカートリッジ交換検出方法
US6304825B1 (en) 1999-01-19 2001-10-16 Xerox Corporation Rotary encoder error compensation system and method for photoreceptor surface motion sensing and control
US6658276B2 (en) * 1999-01-25 2003-12-02 Masimo Corporation Pulse oximeter user interface
US6267522B1 (en) 1999-04-19 2001-07-31 Hewlett-Packard Company Media holding apparatus, media size detector and method for detecting size of media for a document-generating device
DE29908918U1 (de) * 1999-05-20 1999-07-29 Feodor Burgmann Dichtungswerke GmbH & Co, 82515 Wolfratshausen Gleitringdichtungsanordnung
AUPQ056099A0 (en) * 1999-05-25 1999-06-17 Silverbrook Research Pty Ltd A method and apparatus (pprint01)
US6547363B1 (en) 1999-07-14 2003-04-15 Seiko Epson Corporation Ink cartridge, ink jet type printing apparatus using the same, and ink cartridge change control method in the apparatus
JP2001092255A (ja) 1999-09-27 2001-04-06 Hitachi Maxell Ltd 電子写真式記録装置、情報媒体及び印刷方法
JP2001096760A (ja) 1999-09-30 2001-04-10 Ricoh Co Ltd インクジェット記録装置及びインクカートリッジ
JP3582471B2 (ja) 1999-10-04 2004-10-27 セイコーエプソン株式会社 半導体集積回路、この半導体集積回路を有するインクカートリッジ、及び、このインクカートリッジを装着したインクジェット記録装置
JP2001117743A (ja) 1999-10-15 2001-04-27 Seiko Epson Corp カートリッジ情報表示構成およびカートリッジ情報表示プログラムが記録されたコンピュータ読み取り可能な記憶媒体
US6304684B1 (en) 2000-02-15 2001-10-16 Cyberecord, Inc. Information processing system and method of using same
GB0011917D0 (en) 2000-05-17 2000-07-05 Cambridge Consultants Printing
WO2002002333A1 (en) * 2000-06-30 2002-01-10 Silverbrook Research Pty Ltd Print cartridge with air filtering means
US6425661B1 (en) 2000-06-30 2002-07-30 Silverbrook Research Pty Ltd Ink cartridge
WO2002002940A1 (de) * 2000-07-06 2002-01-10 Luk Fahrzeug-Hydraulik Gmbh & Co. Kg Sicherheitseinrichtung für klimakompressor
US6547354B1 (en) * 2000-07-28 2003-04-15 Hewlett-Packard Company Printing system that utilizes print masks with resolutions that are non-integral multiples of each other
GB2354202B (en) 2000-08-07 2002-09-18 Dynamic Cassette Int A printer cartridge kit and method
US6924835B1 (en) * 2000-10-20 2005-08-02 Silverbrook Research Pty Ltd Method and apparatus for fault tolerant data storage on photographs
US6822564B2 (en) * 2002-01-24 2004-11-23 Masimo Corporation Parallel measurement alarm processor
US7468032B2 (en) * 2002-12-18 2008-12-23 Cardiac Pacemakers, Inc. Advanced patient management for identifying, displaying and assisting with correlating health-related data
US6958207B1 (en) 2002-12-07 2005-10-25 Niyaz Khusnatdinov Method for producing large area antireflective microtextured surfaces
US7403834B2 (en) * 2003-05-08 2008-07-22 Regents Of The University Of California Methods of and apparatuses for controlling process profiles
JP2005193384A (ja) 2003-12-26 2005-07-21 Ricoh Co Ltd 画像処理方法、装置、および画像形成装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007116215A (ja) * 2005-10-18 2007-05-10 Fuji Electric Holdings Co Ltd 耐タンパーモジュール装置
JP2010042629A (ja) * 2008-08-15 2010-02-25 Sony Corp 液体吐出装置及び液体吐出方法
JP4582225B2 (ja) * 2008-08-15 2010-11-17 ソニー株式会社 液体吐出装置及び液体吐出方法

Also Published As

Publication number Publication date
US20120113293A1 (en) 2012-05-10
WO2003013865A1 (en) 2003-02-20
US20020030712A1 (en) 2002-03-14
US6953235B2 (en) 2005-10-11
US20040004651A1 (en) 2004-01-08
US20050146583A1 (en) 2005-07-07
US6547364B2 (en) 2003-04-15
KR20040045421A (ko) 2004-06-01
US20080087736A1 (en) 2008-04-17
CN1299913C (zh) 2007-02-14
US7527209B2 (en) 2009-05-05
CN1558829A (zh) 2004-12-29
KR100629216B1 (ko) 2006-09-27
CA2456739A1 (en) 2003-02-20
KR20040053107A (ko) 2004-06-23
IL160258A0 (en) 2004-07-25
US20050151777A1 (en) 2005-07-14
US20090251737A1 (en) 2009-10-08
EP1425178A4 (en) 2006-04-19
US8098285B2 (en) 2012-01-17
ZA200400868B (en) 2005-01-26
US7193482B2 (en) 2007-03-20
IL160258A (en) 2006-10-05
AU2002344712B2 (en) 2004-10-21
EP1425178A1 (en) 2004-06-09
NZ531183A (en) 2005-08-26
KR100601836B1 (ko) 2006-07-19
US7275800B2 (en) 2007-10-02

Similar Documents

Publication Publication Date Title
KR100629216B1 (ko) 집적 회로 장치가 구비된 프린팅 카트리지
KR100574290B1 (ko) 마이크로제어기를 포함하는 이미지 프린팅 장치
JP4309954B2 (ja) 向きの検知を伴うカメラデバイス、及び方法
WO1999004368A1 (en) A camera with internal printing system
IL160172A (en) Print cartridge with barcode recognition
IL160256A (en) Print cartridge with pressure sensor array detection
AU2002344712A1 (en) Printing cartridge with an integrated circuit device
WO2003013862A1 (en) A printing cartridge with capacitive sensor identification
AU2002317636A1 (en) A printing cartridge with capacitive sensor identification
WO2003015395A1 (en) Image sensing apparatus including a microcontroller
AU2002317629A1 (en) Image sensing apparatus including a microcontroller
AU2002319008A1 (en) A printing cartridge with pressure sensor array identification
IL160175A (en) Print cartridge with radio frequency detection and print cartridge media determination method
AU2002317630A1 (en) Image printing apparatus including a microcontroller
EP1425180A2 (en) Printing cartridge with two dimensional code identification
AU2002317030A1 (en) Printing cartridge with two dimensional code identification
AU2002317029A1 (en) Printing cartridge with radio frequency identification
IL174357A (en) Printing facility
JP2001523900A5 (ja)

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070501

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070515

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070713

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071023

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080318