JPH07101840B2 - ディジタル雑音信号発生回路 - Google Patents

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、例えばディジタル化された電話音声信号の
有音時間帯の信号のみを伝送するディジタル音声挿入
（Digital Speech Interpolation;以下DSIと称す）装
置、DSI装置に高能率音声符号化技術を組合わせたディ
ジタル回線多重化装置（Digital Circuit Multiplicati
on Equipment;以下DCMEと称す）や、音声パケット伝送
装置において、送話側からの信号が送られて来ない無音
時間帯に、聴き手の違和感を緩和するため、受信側でそ
の振幅を制御して挿入するPCM符号化された疑似ランダ
ム雑音信号の発生回路に関するものである。

［従来の技術］ 従来疑似ランダム雑音信号発生回路としては、第２図に
示す様なものが有った。

第２図は、実公平１−12446に示されたもので、図にお
いて、（１）は排他的論理和回路、（２）はｎビットシ
フトレジスタ、（３）は重みづけ抵抗器、（４）は加算
器、（５）はパルス振幅変調された出力雑音信号、（1
0）は疑似ランダムビットシーケンス発生回路、（30）
はパルス振幅変調回路（以下PAM回路と称す）である。

次に動作について説明する。ｎビットシフトレジスタ
（２）の出力と適当な段からの出力の組み合わせの排他
的論理和を排他的論理和回路（１）でとり、その出力を
入力に帰還することにより、疑似ランダムビットシーケ
ンス発生回路（10）は、疑似ランダムビットシーケンス
を発生する。パルス振幅変調回路（30）において、複数
の重み付け抵抗器（３）によりシフトレジスタ（２）の
各段の出力に重み付けを行った後、加算回路（４）で加
算を行えば、パルス振幅変調された疑似ランダム雑音信
号出力（５）が得られる。シフトレジスタ（２）の段数
ｎを十分大きくとれば、ホワイトノイズとして使用出来
ることは良く知られている。第３図は、第２図の回路構
成において、RAM回路（30）の部分をデジタル回路構成
にして示したもので、第２図における複数の重み付け抵
抗器（３）は、複数の論理積回路（31a）〜（31n）と複
数の係数回路（32a）〜（32n）の組合わせに置換えら
れ、振幅の制御は複数の論理積回路（31a）〜（31n）に
より振幅制御信号（６）に従って加算回路（４）におい
て加算されるシフトレジスタ段数を選択する事で実現さ
れる。即ち、加算する段数が多いとき、パルス振幅変調
された疑似ランダム雑音信号出力（５）の振幅は大きく
なり、加算する段数が少ないとき、同信号の振幅は小さ
くなる。このようにして得られるパルス振幅変調された
疑似ランダム雑音信号を、DSI装置、DCMEや音声パケッ
ト伝送装置の受信側での、無信号時のPCM挿入雑音信号
として使おうとする場合、第４図に示す様に、パルス振
幅変調された疑似ランダム雑音信号出力をPAM−PCM変換
する符号変換回路（７）を設けることが必要である。

［発明が解決しようとする課題］ 従来の回路はこの様に構成されていたので、以下の様な
問題点があった。

１）雑音信号のランダム性を確保する為に、十分なビッ
ト数の加算が必要であり、雑音信号の振幅を制御するた
めには、（32a）〜（32n）の係数を全て１に固定した場
合には、加算するビット数の選択で振幅制御を行う必要
上、更に多くのビット数が必要であり、多段のシフトレ
ジスタと、それに対応した多数の論理積回路及び、それ
らを１ビット単位で選択制御する振幅制御回路と、多入
力の加算回路が必要となり、一方（32a）〜（32n）の各
係数に重み付けを行う時には、加算回路に接続されるシ
フトレジスタの段数は前述の方式に比べ少なくて済む
が、その符号語長が重み付けに対応して大きくなってい
る為、多ビット幅で多入力の加算回路が必要となり、い
ずれの場合も回路構成が大規模となる。

２）PCM符号化された疑似ランダム雑音信号を出力する
には、第３図に示す様なPAM−PCM符号変換を行うため
の、例えばアナログ−ディジタル変換器で構成されるよ
うな符号変換回路（７）が必要である。

この発明は上記の様な問題点を解決するためになされた
ものであり、十分なランダム性を備え、かつ振幅を予め
定められた特性振幅に制御されたPCM符号化疑似ランダ
ム雑音信号を簡単な回路構成で得ることを目的としてい
る。

［課題を解決するための手段］ この発明によるディジタル雑音信号発生回路は、互いに
独立して動作する、発生雑音の周波数スペクトラムを均
一化する為の疑似ランダムビットシーケンス発生回路
と、発生雑音の振幅を予め定められた特性に制御するた
めの振幅制御回路と、前記疑似ランダムビットシーケン
ス発生回路の出力と前記振幅制御回路の出力を入力とし
てPCM符号化された疑似ランダム雑音信号を発生するシ
フトレジスタとを備えたものである。

［作用］ この発明においては、疑似ランダムビットシーケンス発
生回路の出力は、PCM符号化疑似ランダム雑音信号の各
符号語の信号極性を定める目的でのみ用いられる。疑似
ランダムビットシーケンスによって制御された極性ビッ
ト系列が、擬似ランダム雑音信号のスペクトラム均一性
を定める事になる。疑似ランダム雑音信号の周波数スペ
クトラムは第５図に示す様に均一な周波数間隔で並ぶ多
数の線スペクトラムの集合で表される。線スペクトラム
間隔をΔｆとすれば、疑似ランダム雑音信号は基本周波
数Δｆ、及びその高周波成分の集合で構成されると言え
る。疑似ランダムビットシーケンス中に出現するある極
性（例えば＋極性）を表す符号語（例えば“1"）ビット
の連続と、それに引続く逆極性（例えば−極性）を表す
符号語（例えば“0"）ビットの連続との合計連続個数の
内の最大のものをNmaxとし、PCMサンプリング周期をＴ
とすれば、 Δｆ＝1/（Nmax×Ｔ） となり、Δｆが十分小さくなるような疑似ランダムビッ
トシーケンスを発生するようにシフトレジスタの段数を
選べば、聴覚上特定の周波数成分を認識することはなく
なり、ホワイトノイズと見なすことが出来る。一般に多
用されている、ｎ段シフトレジスタを用いた2ⁿ−１ビッ
トｍ系列疑似ランダムビットシーケンスを周波数スペク
トラムを均一化するための疑似ランダムビットシーケン
スとして用いる場合、Nmaxの値はｎ連続の“1"とｎ−１
連続の“O"の合計の2n−１となり、125μsec周期（8kH
z）サンプリングのPCM方式を考えれば、 Δｆ＝8/（2n−１） （kHz） となる。

一方、疑似ランダム雑音信号の振幅を制御するには、上
記疑似ランダムビットシーケンスで極性ビットを制御さ
れたPCM符号語の振幅情報ビット値を制御すれば良い。
振幅制御回路に於いて、所望の疑似雑音信号レベルに対
応する所定の振幅情報値を設定し、PCM符号語を生成す
ることで実現する。

振幅が一定なPCM符号語時系列の極性ビットを疑似ラン
ダムビットシーケンスで制御することは、振幅の絶対値
は一定で、且つ、疑似ランダムビットシーケンスに対応
した極性を持つサンプル系列を発生することを意味し、
その周波数スペクトラムの均一性は、前述の通り、疑似
ランダムビットシーケンスによって制御され、その信号
強度は設定するPCM符号語の振幅情報値に対応すること
となる。

［実施例］ 第１図は、この発明の１実施例を示すブロック図であ
り、図において、（１）は排他的論理和回路、（２）は
ｎビットシフトレジスタ、（６）は振幅制御信号、
（８）はPCM符号化疑似ランダム雑音信号出力、（９）
は振幅制御回路、（10）は疑似ランダムビットシーケン
ス発生回路、（11）は疑似ランダムビットシーケンス信
号出力、（20）はPCM符号語発生用シフトレジスタ、（2
1）はPCMサンプリングクロック信号、（22）はPCM符号
語出力用シリアルクロック信号、（91）は振幅情報値信
号である。

次に動作について説明する。疑似ランダムビットシーケ
ンス信号出力は、実公平１−12446にも示される様に、
ｎ段シフトレジスタ（２）の適当な段の出力の組み合せ
の排他的論理和をとって初段入力に帰還することによっ
て構成される疑似ランダムビットシーケンス発生回路
（10）で得られることは良く知られている。ここでは、
PCM符号化疑似ランダム雑音信号出力として、例えば、
国際電信電話諮問委員会（CCITT）勧告G.711に規定され
るμ−1awPCM符号化則に準拠するPCM信号を発生させる
場合について考えてみる。

PCM符号語発生用シフトレジスタ（20）としては、８ビ
ットシフトレジスタを用いる。この８ビットシフトレジ
スタの並列入力信号としては、その最上位ビットに極性
ビット信号として疑似ランダム信号出力（11）が接続さ
れ、続く７ビットには、振幅制御回路（９）から出力さ
れる振幅情報値が接続される。CCITT勧告G.711に規定さ
れるμ−1awPCM信号は、最上位ビットである極性ビット
が“1"の時は、そのサンプル値は正の値であることを示
し、その極性ビットが“0"である時には、そのサンプル
値は負の値である事を示し、続く７ビットでその振幅の
絶対値を表す際に、最大振幅は0000000、最小振幅を111
1111で表わし、正負各々８セグメントの折れ線で1og特
性を近似する符号化則を持つ信号である。PCM符号語の
極性ビットはサンプル毎に与えられなければならないの
で、疑似ランダムビットシーケンス発生回路（10）のｎ
ビットシフトレジスタ（２）には、シフトクロック信号
として周期ＴのPCMサンプリングクロック信号（21）を
与える。振幅制御回路（９）は、外部から印加される振
幅制御信号（６）に対応する雑音信号強度を発生するよ
う不揮発性メモリに予め較正された符号変換テーブルを
持ち、μ−1awPCM符号語である振幅情報値（91）を発生
し、前記PCM符号語発生用シフトレジスタ（20）に印加
する。PCM符号語発生用シフトレジスタ（20）は、同じ
く外部から印加され、前記疑似ランダムビットシーケン
ス発生回路にも供給される周期ＴのPCMサンプリングク
ロック信号（21）によって並列入力信号をその各レジス
タの値として取込むことにより、シフトレジスタ内部の
８ビットのレジスタの値でPCM符号化疑似ランダム雑音
信号のサンプル値を形成する。PCM符号語発生用シフト
レジスタ（20）の内部に形成されたPCM符号語は、同じ
く外部から印加されるPCM符号語出力用シリアルクロッ
ク信号（22）によって、PCM符号化疑似ランダム雑音信
号出力（８）として、最上位ビットである極性ビットか
ら順に外部へ、シリアル信号として出力される。PCM符
号化疑似ランダム雑音信号出力は必ずしも上記例の様に
μ−1aw符号化則に準拠する必要は無く、同じくCCITT勧
告G.711に規定されるＡ−1aw符号化則、あるいは線形PC
M符号化則に従ったものでよく、各々のPCM符号化則に対
応して、振幅制御回路（９）が出力する振幅情報値信号
（91）を符号変換テーブルで較正すれば同様の効果が得
られる。

［発明の効果］ 以上の様に、本発明によれば、疑似ランダムビットシー
ケンス発生回路のシフトレジスタ段数は発生雑音信号の
振幅制御に要求される条件とは独立に、発生雑音スペク
トラムのランダム性にのみ着目して決定でき、発生雑音
信号の振幅制御は加算器等を用いず、予め較正された符
号変換テーブルを不揮発性メモリ又は組合わせ論理回路
等で構成される振幅制御回路で実現でき、PCM符号とし
て出力するためにPAM−PCM変換回路も必要としないの
で、簡単な回路構成で従来の方式と同等の効果を得る事
が出来る。

【図面の簡単な説明】

第１図はこの発明の一実施例を示すディジタル雑音発生
回路、第２図、第３図及び第４図は従来のディジタル雑
音発生回路、第５図はこの発明によるディジタル雑音発
生回路の発生するPCM符号化疑似ランダム雑音信号出力
の周波数スペクトラムを示す図である。 （１）は排他的論理和回路、（２）はｎビットシフトレ
ジスタ、（３）は重みづけ抵抗器、（４）は加算器、
（５）はパルス振幅変調された出力雑音信号、（６）は
振幅制御信号、（７）は符号変換回路、（８）はPCM符
号化疑似ランダム雑音信号、出力（９）は振幅制御回
路、（10）は疑似ランダムビットシーケンス発生回路、
（11）は疑似ランダムビットシーケンス信号出力、（2
0）はPCM符号語発生用シフトレジスタ、（21）はPCMサ
ンプリングクロック信号、（22）はPCM符号語出力用シ
リアルクロック信号、（31a）〜（31n）は論理積回路、
（32a）〜（32n）は係数回路、（91）は振幅情報値信号
である。 なお各図中、同一符号は同一又は相当部分を示す。

Claims (1)

【特許請求の範囲】
1. 【請求項１】発生雑音の周波数スペクトラムを均一化す
   るためのPCM符号語の極性ビット情報を発生する疑似ラ
   ンダムビットシーケンス発生回路と、発生雑音の振幅を
   予め定められた特性に制御する振幅制御回路と、前記疑
   似ランダムビットシーケンス発生回路の出力を前記PCM
   符号語の極性ビット情報として、また前記振幅制御回路
   の出力を前記PCM符号語の振幅情報として入力し、これ
   らの情報によって構成され、振幅が一定に制御され極性
   が前記疑似ランダムビットシーケンスに従って変化する
   PCM符号化された疑似ランダム雑音シリアル信号列を発
   生するPCM符号語発生用シフトレジスタとを備えたこと
   を特徴とするディジタル雑音信号発生回路。