JPH0364116A - ディジタル雑音信号発生回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、例えばディジタル化された電話音声信号の
有音時間帯の信号のみを伝送するディジタル音声挿入（
Ｄｉｇｉｔａｌ　５ｐｅｅｃｈ　Ｉｎｔｅｒｐｏｌａｔ
ｉｏｎ：以下ＤＳＩと称す）装置、ＤＳＩ装置に高能率
音声符号化技術を組合わせたディジタル回線多重化装置
（Ｄｉｇｉｔａｌ　Ｃ１ｒｃｕｉｔ　Ｍｕｌｔｉｐｌｉ
ｃａｔｉｏｎ　　ＥＱｕｉｐｍｅｎｔ　Ｈ以下ＤＣＭＥ
と称す〉や、音声パケット伝送装置において、送話側か
らの信号が送られて来ない無音時間帯に、聴き手の違和
感を緩和するため、受信側でその振幅を制御して挿入す
るＰＣＭ符号イし、された疑似ランダム雑音信号の発生
回路に関するものである。

［従来の技術］ 従来疑似ランダム雑音信号発生回路としては、第２図に
示す様なものが有った。

第急図は、実公平１−１２４４６に示されたもので、図
において、（１）は排他的論理和回路、（２）はｎビッ
トシフトレジスタ、（３〉は重みづけ抵抗器、〈４）は
加算器、（５〉はパルス振幅変調された出力雑音信号、
（１ｏ）は疑似ランダムビットシーケンス発生回路、（
３ｏ〉はパルス振幅変調回路〈以下ＰＡＭ回路と称す〉
である。

次に動作について説明する。ｎビットシフトレジスタ（
２）の出力と適当な段がらの出力の組み合わせの排他的
論理和を排他的論理和回路（１）でとり、その出力を入
力に帰還することに」こり、疑似ランダムビットシーケ
ンス発生回路路（１０）は、疑似ランダムビットシーケ
ンスを発生する。

パルス振幅変調回路（３０〉において、複数の重み付は
抵抗器（３〉によりシフトレジスタ（２）の各段の出力
に重み付けを行った後、加算回路〈４〉で加算を行えば
、パルス振幅変調された疑似ランダム雑音信号出力（５
）が得られる。シフトレジスタ（２〉の段数ｎを十分大
きくとれば、ホワイトノイズとして使用出来ることは良
く知られている。　第３図は、第２図の回路構成におい
て、ＲＡＭ回路（３０〉の部分をデジタル回路構成にし
て示したもので、第２図における複数の重み付は抵抗器
（３〉は、複数の論理積回路（３１ａ〉〜（３１ｎ＞と
複数の係数回路（３２ａ）〜（３２ｎ＞の組合わせに置
換えられ、振幅の制御は複数の論理積回路（３１ａ）〜
（３１ｎ＞により振幅制御信号（６）に従って加算回路
（４）において加算されるシフトレジスタ段数を選択す
る事で実現される。　即ち、加算する段数が多いとき、
パルス振幅変調された疑似ランダム雑音信号出力（５）
の振幅は大きくなり、加算する段数が少ないとき、同信
号の振幅は小さくなる。このようにして得られるパルス
振幅変調された疑似ランダム雑音信号を、ＤＳＩ装置、
ＤＣＭＥや音声パケット伝送装置の受信側での、無信号
時のＰＣＭ挿入雑音信号として使おうとする場合、第４
図に示す様に、パルス振幅変調された疑似ランダム雑音
信号出力をＲＡＭ−ＰＣＭ変換する符号変換回路（７〉
を設けることが必要である。

［発明が解決しようとする課題］ 従来の回路はこの様に構成されていたので、以下の様な
問題点があった。

１〉雑音信号のランダム性を確保する為に、十分なビッ
ト数の加算が必要であり、雑音信号の振幅を制御するた
めには、（３２ａ）〜（３２ｎ）の係数を全て１に固定
した場合には、加算するビット数の選択で振幅制御を行
う必要上、更に多くのビット数が必要であり、多段のシ
フトレジスタと、それに対応した多数の論理積回路及び
、それらをｌピット単位で選択制御する振幅ＩＩＩ御回
路と、多入力の加算回路が必要となり、一方（３２ａ）
〜（３２ｎ＞の各係数に重み付けを行う時には、加算回
路に接続されるシフトレジスタの段数は前述の方式に比
べ少なくて済むが、その符号語長が重み付けに対応して
大きくなっている為、多ビツト幅で多入力の加算回路が
必要となり、いずれの場合も回路構成が大規模となる。

２）ＰＣＭ符号化された疑似ランダム雑音信号を出力す
るには、第３図に示す様なＰＡＭ−ＰＣＭ符号変換を行
うための、例えばアナログ−ディジタル変換器で構成さ
れるような符号変換回路（７〉が必要である。

この発明は上記の様な問題点を解決するためになされた
ものであり、十分なランダム性を備え、かつ振幅を予め
定められた特性振幅に制御されたＰＣＭ符号化疑似ラン
ダム雑音信号を簡単な回路構成で得ることを目的として
いる。

［課題を解決するための手段］ この発明によるディジタル雑音信号発生回路は、互いに
独立して動作する、発生雑音の周波数スペクトラムを均
一化する為の疑似ランダムビットシーケンス発生回路と
、発生雑音の振幅を予め定められた特性に制御するため
の振幅制御回路と、前記疑似ランダムビットシーケンス
発生回路の出力と前記振幅制御回路の出力を入力として
ＰＣＭ符号化された疑似ランダム雑音信号を発生するシ
フトレジスタとを備えたものである。

［作用］ この発明においては、疑似ランダムビットシーケンス発
生回路の出力は、ＰＣＭ符号化擬似ランダム雑音信号の
各符号語の信号極性を定める目的でのみ用いられる。疑
似ランダムビットシーケンスによって制御された極性ビ
ット系列が、擬似ランダム雑音信号のスペクトラム均一
性を定める事になる。疑似ランダム雑音信号の周波数ス
ペクトラムは第５図に示す様に均一な周波数間隔で並ぶ
多数の線スペクトラムの集合で表される。線スペクトラ
ム間隔をΔｆとすれば、疑似ランダム雑音信号は基本周
波数Δｆ、及びその高調波成分の集合で構成されると言
える。疑似ランダムビットシーケンス中に出現するある
極性（例えば十極性）を表す符号語（例えば°゛ｌ“）
ピットの連続と、それに引続く逆極性〈例えば−極性）
を表す符号語（例えば“０°゛）ピットの連続との合計
連続個数の内の最大のものをＮｍａｘとし、ＰＣＭサン
プリング周期をＴとすれば、 Δｆ＝１／（Ｎｍａｘ　　ｘ　　Ｔ） となり、Δｆが十分小さくなるような疑似ランダムビッ
トシーケンスを発生するようにシフトレジスタの段数を
選べば、聴覚上特定の周波数成分を認識することはなく
なり、ホワイトノイズと見なすことが出来る。一般に多
用されている、ｎ段シフトレジスタを用いた２″′−１
ビツトｍ系列疑似ランダムビットシーケンスを周波数ス
ペクトラムを均一化するための疑似ランダムビットシー
ケンスとして用いる場合、Ｎｍａｘの値はｎ連続のＩＩ
　Ｉ　ＩＩとｎ−１連続のＩＩ　ＯＩＩの合計の２ｎ−
１となり、１２５μｓｅｃ周期（８ｋＨｚ＞サンプリン
グのＰＣＭ方式を考えれば、 Δｆ　＝８／　（２ｎ　−１）　　　　　（ｋＨｚ　）
となる。

一方、疑似ランダム雑音信号の振幅を制御するには、上
記疑似ランダムピッｌ−シーケンスで極性ビットを制御
されたＰＣＭ符号語の振幅情報ビット値を制御する方法
とすれば良い。振幅制御回路に於いて、所望の疑似雑音
信号レベルに対応する所定の振幅情報値を設定し、ＰＣ
Ｍ符号語を生成することで実現する。

振幅が一定なＰＣＭ符号語時系列の極性ビットを疑似ラ
ンダムビットシーケンスで制御することは、振幅の絶対
値は一定で、且つ、疑似ランダムビットシーケンスに対
応した極性を持つサンプル系列を発生することを意味し
、その周波数スペクトラムの均一性は、前述の通り、疑
似ランダムビットシーケンスによって制御され、その信
号強度は設定するＰＣＭ符号語の振幅情報値に対応する
こととなる。

［実施例］ 第１図は、この発明のｌ実施例を示すブロック図であり
、図において、（１）は排他的論理和回路、（２〉はｎ
ビットシフトレジスタ、（６）は振幅制御信号、〈８〉
はＰＣＭ符号化疑似ランダム雑音信号出力、（９）は振
幅制御回路、（１０〉は疑似ランダムビットシーケンス
発生回路、（１１）は疑似ランダムビットシーケンス信
号出力、（２０〉はＰＣＭ符号語発生用シフトレジスタ
、（２１）はＰＣＭサンプリングクロック信号、〈２２
〉はＰＣＭ符号語出力用シリアルクロック信号、（９１
）は振幅情報値信号である。

次に動作について説明する。疑似ランダムビットシーケ
ンス信号出力は、実公平１−１２４４６にも示される様
に、ｎ段シフトレジスタ（２）の適当な段の出力の組み
合せの排他的論理和をとって初段入力に帰還することに
よって構成される疑似ランダムビットシーケンス発生回
路（ｌＯ）で得られることは良く知られている。ここで
は、ＰＣＭ符号化疑似ランダム雑音信号出力として、例
えば、国際電信電話諮問委員会（ＣＣＩＴＴ）勧告Ｇ、
７１１に規定されるμｍ１ａｗＰｃＭ符号化則に準拠す
るＰＣＩＶＩ信号を発生させる場合について考えてみる
。

ＰＣＭ符号語発生用シフトレジスタ（２０）としては、
８ビツトシフトレジスタを用いる。この８ビツトシフト
レジスタの並列入力信号としては、その最上位ビットに
極性ビット信号として疑似ランダム信号出力（１１）が
接続され、続く７ビツトには、振幅制御回路（９〉から
出力される振幅情報値が接続される。ＣＣＩＴＴ勧告Ｇ
、７１１に規定されるμｍ１ａｗＰＣＭ信号は、最上位
ビットである極性ビットが“Ｉ　ＩＴの時は、そのサン
プル値は正の値であることを示し、その極性ビットが“
０°“である時には、そのサンプル値は負の値である事
を示し、続く７ビツトでその振幅の絶対値を表す際に、
最大振幅はｏｏｏｏｏｏｏ、最小振幅を１１１１１１１
で表わ′し、正負各々８セグメントの折れ線でｌｏｇ特
性を近似する符号化則を持つ信号である。ＰＣＭ符号語
の極性ビットはサンプル毎に与えられなければならない
ので、疑似ランダムビットシーケンス発生回路（１０）
のｎビットシフトレジスタ（２）には、シフトクロック
信号として周期ＴのＰＣＭサンプリングクロック信号（
２１〉を与える。振幅ｆｆ１ｌＩ御回路〈９）は、外部
から印加される振幅制御信号〈６〉に対応する雑音信号
強度を発生するよう不揮発性メモリに予め較正された符
号変換テーブルを持ち、μｍ１ａｗＰＣＭ符号語である
振幅情報値〈９１〉を発生し、前記ＰＣＭ符号語発生用
シフトレジスタ（２０〉に印加する。ＰＣＭ符号語発生
用シフトレジスタ（２０）は、同じく外部から印加され
、前記疑似ランダムビットシーケンス発生回路にも供給
される周期ＴのＰＣＭサンプリングクロック信号（２１
〉によって並列入力信号をその各レジスタの値として取
込むことにより、シフトレジスタ内部の８ビツトのレジ
スタの値でＰＣＭ符号化疑似ランダム雑音信号のサンプ
ル値を形成する。

ＰＣＭ符号語発生用シフトレジスタ（２０）の内部に形
成されたＰＣＭ符号語は、同じく外部から印加されるＰ
ＣＭ符号語出力用シリアルクロック信号〈２２〉によっ
て、ＰＣＭ符号化疑似ランダム雑音信号出力（８）とし
て、最上位ビットである極性ビットから順に外部へ、シ
リアル信号として出力される。ＰＣＭ符号化疑似ランダ
ム雑音信号出力は必ずしも上記例の様にμｍｌａｗ符号
化則に準拠する必要は無く、同じ（ＣＣＩＴＴ勧告Ｇ、
７１１に規定されるＡ−１ａｗ符号化則、あるいは線形
ＰＣＭ符号化則に従ったものでよく、各々のＰＣＭ符号
化則に対応して、振幅制御回路（９〉が出力する振幅情
報値信号（９１〉を符号変換テーブルで較正すれば同様
の効果が得られる。

［発明の効果］ 以上の様に、本発明によれば、疑似ランダムビットシー
ケンス発生回路のシフトレジスタ段数は発生雑音信号の
振幅制御に要求される条件とは独立に、発生雑音スペク
トラムのランダム性にのみ着目して決定でき、発生雑音
信号の振幅制御は加算器等を用いず、予め較正された符
号変換テーブルを不揮発性メモリ又は組合わせ論理回路
等で構成される振幅制御回路で実現でき、ＰＣＭ符号と
して出力するためにＲＡＭ−ＰＣＭ変換回路も必要とし
ないので、簡単な回Ｆ！１１構成で従来の方式と同等の
効果を得る事が出来る。

【図面の簡単な説明】

第１図はこの発明の一実施例を示すディジタル雑音発生
回路、第２図、第３図及び第４図は従来のディジタル雑
音発生回路、第５図はこの発明によるディジタル雑音発
生回路の発生するＰＣＭ符号化疑似ランダム雑音信号出
力の周波数スペクトラムを示す図である。 （１〉は排他的論理和回路、（２〉はｎビットシフトレ
ジスタ、（３〉は重みづけ抵抗器、（４）は加算器、（
５〉はパルス振幅変調された出力雑音信号、（６）は振
幅制御信号、（７）は符号変換回路、（８）はＰＣＭ符
号化疑似ランダム雑音信号出力、（９〉は振幅制御回路
、（１０）は疑似ランダムビットシーケンス発生回路、
（１■）は疑似ランダムビットシーケンス信号出力、（
２０〉はＰＣＭ符号語発生用シフトレジスタ、（２１）
はＰＣＭサンプリングクロック信号、（２２）はＰＣＭ
符号語出力用シリアルクロック信号、（３１ａ）〜（３
１ｎ＞は論理積回路、（３２ａ）〜（３２ｎ＞は係数回
路、（９１）は振幅情報値信号である。 なお各図中、同一符号は同−又は相当部分を示す。

Claims (1)

【特許請求の範囲】
1. 発生雑音の周波数スペクトラムを均一化する疑似ランダ
   ムビットシーケンス発生回路と、発生雑音の振幅を予め
   定められた特性に制御する振幅制御回路と、前記疑似ラ
   ンダムビットシーケンス発生回路の出力と前記振幅制御
   回路の出力を入力としてＰＣＭ符号化された疑似ランダ
   ム雑音信号を発生するＰＣＭ符号語発生用シフトレジス
   タとを備えたことを特徴とするディジタル雑音信号発生
   回路。