JP2007116215A - 耐タンパーモジュール装置 - Google Patents

耐タンパーモジュール装置 Download PDF

Info

Publication number
JP2007116215A
JP2007116215A JP2005302414A JP2005302414A JP2007116215A JP 2007116215 A JP2007116215 A JP 2007116215A JP 2005302414 A JP2005302414 A JP 2005302414A JP 2005302414 A JP2005302414 A JP 2005302414A JP 2007116215 A JP2007116215 A JP 2007116215A
Authority
JP
Japan
Prior art keywords
tamper
noise
secret information
processing means
module device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005302414A
Other languages
English (en)
Inventor
Fumiyuki Ikeda
文幸 池田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Holdings Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Holdings Ltd filed Critical Fuji Electric Holdings Ltd
Priority to JP2005302414A priority Critical patent/JP2007116215A/ja
Publication of JP2007116215A publication Critical patent/JP2007116215A/ja
Pending legal-status Critical Current

Links

Images

Abstract

【課題】 装置からの漏洩情報を計測して装置内部にある秘密情報を解読されないようにする。
【解決手段】 秘密情報を処理する秘密情報処理手段16と、雑音を発生する雑音発生手段30と、雑音発生手段30および秘密情報処理手段16に接続され、秘密情報処理手段16の作動に関連して雑音電力を生じる雑音出力手段32とを含んでなる耐タンパーモジュール装置を提供する。
【選択図】 図1

Description

本発明は、秘密情報を内蔵した端末の内部の仕組みを解析して複製や変造などを行うリバースエンジニアリングを防止するための装置に関する。
近年、ICカードや携帯電話端末において様々な電子マネーが物品の購入や決済に利用されている。そして、このような電子マネーに対応する端末には、端末が盗まれて、その内部にある(例えば、暗号鍵やソースコードなどの)秘密情報が複製または変造されるリバースエンジニアリングを防止するための様々な手段が設けられている。
ここで、なりすましや秘密情報の漏洩を防止して、携帯端末装置内の秘密情報を保護する技術として、特許文献1の携帯端末装置が知られている。この特許文献1は、パスワードの失敗回数が一定値を超えたり、各種のタンパー(tamper)を検出すると、秘密情報を暗号化秘密情報やダミー情報に置き換えて、秘密情報を消去する制御手段を含んでいる。また、特許文献1は、タンパーを検出すると、秘密情報をダミー情報に置き換え、その後に出力される秘密情報が予めリストに記載されたダミー秘密情報と一致した場合にはそのサービスを許可しない手段も含んでいる。この特許文献1の技術によれば、携帯端末装置内の秘密情報を保護し、不正な端末利用者を検出してサービスを拒否することができる。
ここで、「タンパー」とは、装置内部にある秘密情報の不正な解析を意味する。そして、このような解析は、秘密情報に関連する構成部品(モジュール)からデータを得るために装置を変形させるなどの物理的、化学的、または機械的な手法を伴うことが多い。そのため、モジュールの変形を起こすための物理的、化学的、または機械的な手法を伴って、装置内部にある秘密情報の不正な解析を行うことを、以下、「狭義のタンパー」とよぶ。
しかしながら、近年の技術進歩によって、非常に精密な測定を行うことができる測定装置が開発されたことから、上記の「狭義のタンパー」を伴うことなく秘密情報を推定する手法が提案されている。その一例として、以下に説明するサイドチャンネル攻撃による手法がC.Kocher らによって提案されている。この手法は、秘密情報の処理に関連する構成部品(モジュール)の処理実行時に出力される何らかの漏洩信号に基づいて秘密情報を推定するものである。具体的には、暗号処理を行うモジュールの計算時間や電力消費量などを表す漏洩信号を外部から計測し、この計測により得られた漏洩信号と秘密鍵などの秘密情報との間の相関関係を利用して、秘密情報の推定または暗号化された秘密情報の解読を試みるというものである。
ここで、上記のサイドチャンネル攻撃の例として以下の(1)〜(3)が知られている。
(1)タイミング攻撃
計算している時間を検知して秘密情報を推定するものである。秘密情報を推定する際に、統計的処理を行って推定する方法や、一度の計算時間から秘密情報を割り出す方法もある。
(2)SPA(Simple Power Analysis)攻撃
電力消費量を検知して秘密情報を推定するものである。秘密情報の推定の際に、統計的手法を用いずに、電力消費量の波形を直接観測することにより、秘密情報を推定する。
(3)DPA(Differential Power Analysis)攻撃
電力差分解析攻撃という。電力消費量を検知して、この検知された電力消費量に統計的処理を行うことによって秘密情報を推定するものである。この攻撃は、サイドチャンネル攻撃の中でも最も強力なものの一つである。
ここで、タイミング攻撃に対する防御法としては、モンゴメリ型楕円曲線や標数2の楕円曲線を用いることが知られている。また、SPA攻撃に対する防御法としては、ダミー演算を挿入することや、モンゴメリ型楕円曲線を用いることや、加算と2倍算の演算公式を同一にすること[JQ01、LS01]が知られている。しかし、DPA攻撃については、有効な対策が知られていない。
そのため、上記のサイドチャンネル攻撃から秘密情報を保護するためには、モジュールの変形を起こすための物理的、化学的、または機械的な手段、すなわち狭義のタンパーへの対策だけでは不十分である。従って、上記のサイドチャンネル攻撃に対しては、特許文献1の技術では、モジュール内部にある秘密情報を十分に保護することができないおそれがある。
特開2001−16655号公報
本発明は、秘密情報の漏洩をより確実に防止することができる携帯端末装置を提供するものである。
本発明は、携帯端末装置の外部へと出力される物理的に測定可能な信号に基づいて、その内部にある秘密情報を推定することを防止する携帯端末装置を提供するものである。
具体的には、秘密情報を処理する秘密情報処理手段と、雑音を発生する雑音発生手段と、該雑音発生手段および該秘密情報処理手段に接続され、該秘密情報処理手段の作動に関連して雑音電力を生じる雑音出力手段とを含んでなる耐タンパーモジュール装置を提供する。
ここで、前記の耐タンパーモジュール装置は、前記雑音発生手段が熱雑音を発生する態様や、前記雑音発生手段がダイオードを含む態様や、前記秘密情報処理手段が電子マネー処理手段である態様や、前記雑音出力手段による雑音電力量は、前記秘密情報処理手段による消費電力量よりも大きい態様であることが好ましい。また、上記の耐タンパーモジュール装置の前記雑音出力手段は、前記雑音の増幅率を時間的に変化させることができるものであることがより好ましい。
さらに、前記の耐タンパーモジュール装置は、暗号化された情報を記憶している第1メモリと、前記秘密情報処理手段において使用される暗号鍵を記憶している第2メモリと、該第1メモリと暗号化された情報を通信するスクランブル処理手段と、該スクランブル処理手段に通信される前記情報が変造または改ざんされているかどうかを検知する完全性検査手段と、該完全性検査手段と前記第2メモリとに接続されたタンパー検出手段であって、前記情報が変造または改ざんされていることを検知した場合またはタンパー信号を検知した場合には、前記第2メモリ内の前記暗号鍵を消去するものであるタンパー検出手段とをさらに含む態様であることが好ましい。ここで、所定の範囲外の電圧変動または周波数変動が検知されると、前記タンパー検出手段にタンパー信号を送信する、電圧変動検知手段または周波数変動検知手段を備えた故障誘導検知手段をさらに含む態様や、少なくとも前記各手段のいずれかを含む筐体が、金属メッシュにより覆われている態様であることがより好ましい。
ここで、前記の「雑音」とは、「信号の伝達を妨害または悪影響を及ぼすような電気的変化」を意味し、時間的に不規則に発生するものである。具体的には、このような雑音は、電子の運動によって発生する温度に比例した熱雑音や、静電誘導や磁気誘導や電磁誘導などの誘導雑音を含みうる。熱雑音は、温度が絶対零度よりも高い伝導体中において、電荷キャリアの不規則な動きによって発生する。そして、導体の温度が高くなると、電荷キャリアのランダムな動きの速度が増すため、熱雑音も増大する。また、このような熱雑音は、ジョンソンノイズ、ホワイトノイズ、ショットノイズと呼ばれるノイズを含みうる。
また、前記の「秘密情報処理手段」とは、電子マネーやクレジットカードなどの秘密情報を処理する装置または構成部品を含みうる。
さらに、前記の「タンパー信号」とは、モジュールの変形を起こすための物理的、化学的、または機械的な手法を用いてモジュール内部にある秘密情報の不正な解析を行うこと(狭義のタンパー)を示す信号を含みうる。
なお、前記の耐タンパーモジュール装置では、前記雑音出力手段が雑音の増幅率を時間的に変化させて出力することにより、前記秘密情報処理手段における消費電力量がわからないようにして、前記秘密情報処理手段での計算時間を推測あるいは測定されないようにすることができる。
本発明によれば、雑音出力手段からの雑音に基づく電力消費が秘密情報処理手段の電力消費に重畳されるように構成されているため、雑音が印加された後の総電力消費量から秘密情報を推定することができない。従って、携帯情報端末の内部にある秘密情報をサイドチャンネル攻撃などから有効に保護することができる。
図1に、本発明の実施に用いられる携帯端末装置の第1の実施形態を示す。ここで、図1は、携帯端末装置は、耐タンパーセキュアモジュール筐体0と、その筐体0の内部に設けられたマイクロコントローラ1と、マイクロコントローラ1のブートローダ手段11に暗号化されたコードを通信するFLASHメモリ2と、マイクロコントローラ1のスクランブル処理手段と暗号化されたコードを通信するSRAM3および4と、マイクロコントローラ1の内部駆動回路27に接続されるバッテリ5と、バッテリ5および内部駆動回路27に接続された電源6とを含んでいる。
図1の携帯端末装置は、上記の狭義のタンパーを防止する機能を備えている。具体的には、耐タンパーセキュアモジュール筐体0は不透明の樹脂によって覆われており、マイクロコントローラ1は金属メッシュ28によってシールドされている。そのため、筐体0やマイクロコントローラ1のパッケージを破壊してその内部にある回路のパターンを解析するのを困難にしている。
次に、図1のマイクロコントローラ1の構成を説明する。マイクロコントローラ1は、FLASHメモリ2からの暗号を受信するブートローダ手段11と、ブートローダ手段11に接続された完全性検査手段12と、完全性検査手段12に接続されたスクランブル処理手段15と、スクランブル処理手段15に接続された命令・解析・実行手段13と、完全性検査手段12に接続され、タンパー信号を受信するタンパー検出手段18と、タンパー検出手段18に接続され、暗号鍵を記憶している内部メモリ17と、命令・解析・実行手段13および内蔵メモリ17に接続された電子マネー処理手段16と、タンパー検出手段18および内部駆動回路27に接続された故障誘導検知手段20と、電子マネー処理手段16に接続された熱雑音出力手段32とを含んでなる。また、熱雑音を発生する熱雑音発生手段30において発生した熱雑音を増幅する熱雑音増幅手段31からの出力信号は電力増幅を行う熱雑音出力手段32に入力される。
まず、本発明の実施に用いられる携帯端末装置の動作について簡単に説明する。FLASHメモリ2のコードは予め暗号化されており、このコードは、ブートローダ手段11を介してスクランブル処理手段15へと送られる。そして、スクランブル処理手段15において暗号化されたコードやデータが、SRAM3および4へとダウンロードされる。マイクロコントローラ1とSRAM3および4との間では、ある種の暗号鍵によって暗号化されたデータが送受信されるので、攻撃者がその間のバス信号をモニタしてもその解析は困難である。そして、SRAM3および4から送られた暗号化されたコードやデータは、スクランブル手段15において復号化される。この復号化されたコードやデータは、命令・解析・実行手段13において解析され、電子マネー処理手段16において実行される。
次に、本発明の実施に用いられる携帯端末装置の電子マネー処理手段16の構成を説明する。電子マネー処理手段16は、内蔵メモリ17に接続され、内蔵メモリ17に記憶された秘密鍵を用いて暗号を復号化するためのDES(Data Encryption Standard)暗号処理手段23およびRSA暗号処理手段24と、DES暗号処理手段23およびRSA暗号処理手段24に接続され、復号化された暗号を処理するための暗号処理手段25および署名処理手段26とを含んでいる。そして、電子マネー処理手段16は、例えばICカード7と暗号通信を行い、ICカード7による電子決済を処理する。
次に、電子マネー処理手段16にある秘密情報の漏洩を防止する手法を具体的に説明する。電子マネー処理手段16内の各手段23〜26において秘密情報が処理されると、その処理に応じた電力が電子マネー処理手段16において消費される。そして、電子マネー処理手段16内の各手段23〜26での消費電力は、高精度な測定装置を用いることにより測定して解析することができてしまう。このような消費電力の測定に基づく上述のサイドチャンネル攻撃によって、電子マネー処理手段16内の秘密情報が漏洩するおそれがある。
そのため、本発明の実施に用いられる携帯端末装置では、電子マネー処理手段16がICカード7と通信していることを示す信号または指令を、熱雑音出力手段32に送信するように構成されている。そして、この信号を受けた熱雑音出力手段32は、電子マネー処理手段16での消費電力量とは別の電力を出力するので、雑音電力が重畳的に消費される。ここで、この別の電力の消費量は、熱雑音発生手段30において発生した雑音(熱雑音)の大きさと、熱雑音増幅手段31による増幅率とによって決定される。また、この別の電力が出力されるタイミングは、電子マネー処理手段16において電力が消費されるタイミングと少なくとも一部が重なるように行われる。
従って、本発明の実施に用いられる携帯端末装置では、電子マネー処理手段16からの出力に基づいて秘密情報を推定することはできない。
図2に、本発明の実施に用いられる携帯端末装置の電子マネー処理手段16においてサイドチャンネル攻撃の対象となるDES暗号が処理されたときに消費される電流の波形を示す。図2では、真性乱数の一種である熱雑音を10倍程度に増幅した電流を、DES処理手段23において消費される電流に加えて消費している。そのため、統計的データやタイミング的データを攻撃者が取得したとしても、DES処理手段23においてDES暗号の処理によって消費される電流を区別して検知することができない。
なお、上記の実施形態では、雑音発生手段として、熱雑音ダイオード(noisy diode)を使用している。しかしながら、その代わりとして、例えばトランジスタや抵抗器などの他のデバイスを使用することができる。
次に、「狭義のタンパー」が行われたときの動作について説明する。まず、FLASHメモリ2のコードが変造された場合を考える(なお、FLASHメモリ2のコードは予め暗号化されているので、攻撃者がこのコードを解析するのは困難である)。この場合には、マイクロコントローラ1のブートローダ手段11およびスクランブル処理手段15に接続された完全性検査手段12が、FLASH2のコードが変造されたことを検知することができる。そして、完全性検査手段12がFLASHメモリ2の変造を検知すると、完全性検査手段12は、タンパー検知手段18にタンパー信号を送信する。そして、このタンパー信号を受けたタンパー検知手段18は、内蔵メモリ17に記憶されている各種の暗号鍵を消去する。内蔵メモリの暗号鍵が消去された後は、この携帯端末装置は動作することができないため、秘密情報の漏洩を防止することができる。
次に、正規以外の入力(I2)を加えてマイクロコントローラ1の実行を妨害して故障を誘導し、これに乗じて内部のデータを取り出す手法の防止策を説明する。本発明の実施に用いられる携帯端末装置は、電圧変動検知手段22および周波数変動検知手段21を備えた故障誘導検知手段20を含んでいる。この電圧変動検知手段22または周波数変動検知手段21が正規以外の入力(I2)を検知すると、故障誘導検知手段20は、タンパー検知手段18にタンパー信号を送信する。そして、このタンパー信号を受けたタンパー検知手段18は、内蔵メモリ17に記憶されている各種の暗号鍵を消去する。暗号鍵が消去された後は、この携帯端末装置は動作することができないため、秘密情報の漏洩を防止することができる。
以上のように、本発明は、「狭義のタンパー」のみならず、「広義のタンパー」にも対応した暗号装置または暗号モジュールを提供するものである。以下、表1を用いて、狭義のタンパーおよび広義のタンパーとそれに対する対策について具体的に説明する。
Figure 2007116215
ここで、「狭義のタンパー」に対する対策は、「防止」、「検知」、「反応」、「痕跡」の4つのカテゴリ分類を含む。「防止」とは、モジュールまたは筐体を堅牢に構成することや、筐体内に樹脂を充填することや、チップ表面を金属膜などでシールドすることや、回路構成を複雑にすることや、規格外の信号をフィルタリングすることや、アクセス制御を行うことなどを含む。「検知」とは、物理的な作用や、外部からの規格外の信号や、フォールト(誤り訂正符号や検算結果)などを各種センサーにより検知することを含む。「反応」とは、メモリ内容のクリアや、機能の自己破壊や、警報による報知などの状態変化を含む。「痕跡」とは、攻撃の痕跡を残すための仕組みを含むものであり、特殊シールによる封印や、モジュールへのアクセスログなどを記録することを含む。
一方、「広義のタンパー」に対する対策は、上記の「狭義のタンパー」に対する対策に加えて、漏洩信号の防止と「低減(reduction)」というカテゴリをさらに含む。この「低減」とは、漏洩信号の低減を意味するものであり、例えば上記のサイドチャンネル攻撃による漏洩信号の検知を困難にして、情報の漏洩を防止することなどを含む。
次に、図3を参照して、暗号装置または暗号モジュールに対する具体的な攻撃モデルを説明する。図3では、攻撃対象となる「攻撃ターゲット」と、それを保護するために攻撃ターゲットのまわりに設けられた「外部モジュール」とが区別して記載されている。暗号装置の場合を例にとると、暗号装置が「攻撃ターゲット」であり、暗号装置を取り巻く各種の筐体が「外部モジュール」に該当する。また、パッケージに収められた暗号LSIの場合には、モジュール内のLSIチップが「攻撃ターゲット」であり、プラスチックやセラミックのパッケージが「外部モジュール」に該当する。暗号装置の場合には、筐体は「外部モジュール」の一部を構成する。
また、図3には、狭義のタンパー手段(T)によって外部モジュールが取り除かれた状態が表されている。狭義のタンパーなどにより外部モジュールが取り除かれると、この「攻撃ターゲット」に対して直接に操作を加えて情報を得ることができる。なお、外部モジュールで覆われている場合であっても、この部分に何らかの形で攻撃ターゲットに影響を及ぼす入力を与えることによって漏洩情報を得ることができる場合もある。
図3には、暗号モジュールに備えられている正規の入出力手段である「正規I/Oチャネル」も示されている。このチャネルは、暗号モジュールに対して変形などの特別の操作を加えることなく利用できるチャネルであるため、「攻撃ターゲット」の内容を解析する際に最初に注目すべき箇所であると考えられる。
次に、図3において、攻撃者が暗号モジュール内の「攻撃ターゲット」の解析に際して使用できる操作や信号などを整理すると、以下の(1)〜(8)の8通りに分類される。ここで、(1)〜(8)のそれぞれについて、図3に記載した対応する記号(I1〜I3、O1〜O3、T、E)を付している。
(1)正規の入力(I1)
正規の入出力部(以下「I/O」とよぶ)から想定された信号を入力することを含む。具体的には、各種データポートからの入力や、キーパッドからの入力などが該当する。
(2)正規以外の入力(I2)
正規のI/Oから規格外の信号を入力することと、モジュールの変形を前提としない信号またはエネルギーを注入することを含む。具体的には、規格外の電圧または周波数の信号を入力することや、電界、磁界、電磁波、または放射線をモジュール外部から照射することなどが該当する。
(3)モジュール内部への入力(I3)
モジュールの変形を前提とする狭義のタンパー手段に基づいて入力される信号を含む。具体的には、プローブ用ニードルを用いて攻撃ターゲットに信号を直接入力することや、光、電磁波、分子線、またはイオン線を攻撃ターゲットへと直接照射することなどが該当する。
(4)正規の出力(O1)
正規のI/Oから想定された信号を出力することを含む。具体的には、各種データポートからの出力や、液晶パネルもしくは液晶ディスプレイへの表示または音声の出力などが該当する。
(5)漏洩情報(O2)
正規のI/Oからの想定外の漏洩情報と、モジュールの変形を前提としない(つまり狭義のタンパーを伴わない)装置内部からの漏洩情報とを含む。具体的には、処理時間の変化や消費電力の変化や輻射電磁波などの漏洩情報(いわゆるサイドチャンネル情報)が該当する。
(6)モジュール内部からの出力(O3)
狭義のタンパー手段に基づくモジュールの変形を前提として取り出される信号を含む。具体的には、(入力を必ずしも必要としない)回路パターンの解析や、プローブ用ニードルを用いて装置内部の信号を観測することや、攻撃ターゲットであるモジュールからの輻射電磁波を観測することや、攻撃ターゲットであるモジュールの温度変化を観測することなどが該当する。
(7)狭義のタンパー(T)
モジュールの変形を起こすための物理的、化学的、または機械的な手段によるタンパーをいう。具体的には、攻撃ターゲットであるモジュールを覆う外部モジュールを切削することや、外部モジュールに孔を開けることや、外部モジュールを溶かすことや、外部モジュールを分解することなどが該当する。
(8)環境条件(E)
装置またはモジュールを取り巻く定常的な環境に関連する条件を含む。具体的には、装置またはモジュール周辺の温度や大気の組成、定常的な光や磁界や電界の印加などが該当する。なお、非定常的な印加については、上記の(2)の正規以外の入力(I2)に分類される。
次に、図4に、攻撃ターゲットであるモジュール(暗号モジュール)への入出力に関係する上記の(1)〜(6)の組合せと、これらの入出力を組み合わせた具体的な攻撃とを整理したものを示す。ここでは、回路パターンの観察のように解析手段として入力を要しない場合(入力無しの場合)を別扱いにせず、入力3種類と出力3種類とを組み合わせた合計9通りのパターンを考える。
これらの9通りのそれぞれに対応する解析手法を構成する必要があるようにも考えられるが、現実的にはそのすべての組合せが一様に重要ではない。そのため、重要性の高いいくつかの代表的な解析手法について検討すれば、実用上は十分である。
一例としてサイドチャンネル攻撃の場合を説明する。サイドチャンネル攻撃において使用される入出力情報としては、入力情報は正規の入力(I1)と正規以外の入力(I2)とモジュール内部への入力(I3)とのいずれかであり、出力情報は主として「漏洩情報(O2)」である。しかし、サイドチャンネル攻撃はモジュールの変形を起こさずに解析できることに意味があるので、実際には、モジュールの変形を必要とする「モジュール内部への入力(I3)」は除外して考えることができる。さらに、正規の入力(I1)と正規以外の入力(I2)とを比較すると、不正の検知がより難しいという観点から「正規の入力(I1)」 のみを与えるサイドチャンネル攻撃への対策がより重要であると考えられる。つまり、サイドチャンネル攻撃の典型例は、「正規の入力(I1)」と「漏洩情報(O2)」との組み合わせであるといえる。以下、この正規の入力(I1)と漏洩情報(O2)との組み合わせを(I1、O2)と表示する。
図4では、(I1、O2)を中心にして楕円で囲まれた部分が、サイドチャンネル攻撃の対象となりうる範囲である。ここで、この楕円で囲まれた部分は、(I1、O2)からはみ出している。これは、(I1、O2)以外に、はみ出した部分(I2、O1)の組合せについてもサイドチャンネル攻撃の対象となりうることを示すものである。
また、サイドチャンネル攻撃以外のものとしては、フォールトベース攻撃や侵入型攻撃が挙げられる。典型的なフォールトベース攻撃は、(I2、O1)の組合せにより実現される。また、上記のサイドチャンネル攻撃と同様に、フォールトベース攻撃も(I2、O1)からはみ出した部分があることから、フォールトベース攻撃は(I2、O1)以外の組合せの余地があることがわかる。ここで、サイドチャンネル攻撃とフォールとベース攻撃とは、(I1、O1)の組み合わせをともに含んでいるので、サイドチャンネル攻撃の対策がフォールトベース攻撃の対策としても有効となりうる。
その他の攻撃としては、侵入型攻撃(Invasive attack)と呼ばれる解析手法がある。この手法は、もともと狭義のタンパーを前提とするモジュール内部への解析を指しているため、(I3、O3)の組合せが最も典型的な場合であると考えられる。なお、(I3、O3)の組合せ以外は、モジュールの変形を要さない攻撃であるため、非侵入型攻撃(Non-invasive attack)である。
なお、本明細書に記載した実施形態は、本発明の単なる例示であり、これに限定されるものではないことに注意されたい。つまり、上記の実施形態に対して、さらなる変更または修正を行うことができる。このような変更または修正された実施形態は、本明細書によって開示される範囲内にすべて包含されるものであり、特許請求の範囲によって保護されるものである。
本発明の実施に用いられる携帯端末装置の構成を示す概略図である。 本発明の実施に用いられる携帯端末装置の実施形態において、DES処理手段での消費電流と、その10倍程度の大きさに増幅された熱雑音による消費電流との時間変化を示す図である。 暗号モジュールに対する攻撃として考えられる手法を示す概略図である。 暗号モジュールへの代表的な攻撃手法と、これに関連性の高い暗号モジュールの入出力との関係を示す図である。
符号の説明
1 マイクロコントローラ
2 FLASHメモリ
3、4 SRAM
5 バッテリ
6 電源
7 ICカード
16 電子マネー処理手段
17 内蔵メモリ
18 タンパー検出手段
20 故障誘導検知手段
30 熱雑音発生手段
31 熱雑音増幅手段
32 熱雑音出力手段

Claims (9)

  1. 秘密情報を処理する秘密情報処理手段と、
    雑音を発生する雑音発生手段と、
    該雑音発生手段および該秘密情報処理手段に接続され、該秘密情報処理手段の作動に関連して雑音電力を生じる雑音出力手段と
    を含んでなる耐タンパーモジュール装置。
  2. 前記雑音発生手段が熱雑音を発生する請求項1に記載の耐タンパーモジュール装置。
  3. 前記雑音発生手段がダイオードを含むものである請求項1または2に記載の耐タンパーモジュール装置。
  4. 前記秘密情報処理手段は電子マネー処理手段である請求項1から3のいずれかに記載の耐タンパーモジュール装置。
  5. 前記雑音出力手段による雑音電力量は、前記秘密情報処理手段による消費電力量よりも大きいものである請求項1から4のいずれかに記載の耐タンパーモジュール装置。
  6. 前記雑音出力手段は、前記雑音の増幅率を時間的に変化させることを特徴とする請求項5に記載の耐タンパーモジュール装置。
  7. 暗号化された情報を記憶している第1メモリと、
    前記秘密情報処理手段において使用される暗号鍵を記憶している第2メモリと、
    該第1メモリと暗号化された情報を通信するスクランブル処理手段と、
    該スクランブル処理手段に通信される前記情報が変造または改ざんされているかどうかを検知する完全性検査手段と、
    該完全性検査手段と前記第2メモリとに接続されたタンパー検出手段であって、前記情報が変造または改ざんされていることを検知した場合またはタンパー信号を検知した場合には、前記第2メモリ内の前記暗号鍵を消去するものであるタンパー検出手段と
    をさらに含む請求項1から6のいずれかに記載の耐タンパーモジュール装置。
  8. 所定の範囲外の電圧変動または周波数変動が検知されると、前記タンパー検出手段にタンパー信号を送信する、電圧変動検知手段または周波数変動検知手段を備えた故障誘導検知手段をさらに含む請求項7に記載の耐タンパーモジュール装置。
  9. 少なくとも前記各手段のいずれかを含む筐体が、金属メッシュにより覆われている請求項1から8のいずれかに記載の耐タンパーモジュール装置。
JP2005302414A 2005-10-18 2005-10-18 耐タンパーモジュール装置 Pending JP2007116215A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005302414A JP2007116215A (ja) 2005-10-18 2005-10-18 耐タンパーモジュール装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005302414A JP2007116215A (ja) 2005-10-18 2005-10-18 耐タンパーモジュール装置

Publications (1)

Publication Number Publication Date
JP2007116215A true JP2007116215A (ja) 2007-05-10

Family

ID=38098041

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005302414A Pending JP2007116215A (ja) 2005-10-18 2005-10-18 耐タンパーモジュール装置

Country Status (1)

Country Link
JP (1) JP2007116215A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005252705A (ja) * 2004-03-04 2005-09-15 Sony Corp データ処理回路および制御方法
US8848903B2 (en) 2008-02-06 2014-09-30 Nec Corporation Device for evaluating side-channel attack resistance, method for evaluating side-channel attack resistance, and program for evaluating side-channel attack

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002141897A (ja) * 2000-10-31 2002-05-17 Advanced Mobile Telecommunications Security Technology Research Lab Co Ltd 耐タンパー機能を有する暗号回路
JP2003018143A (ja) * 2001-06-28 2003-01-17 Mitsubishi Electric Corp 情報処理装置
WO2004047052A1 (ja) * 2002-11-15 2004-06-03 Hitachi, Ltd. 耐タンパー情報処理装置
JP2004536736A (ja) * 2001-08-06 2004-12-09 シルバーブルック リサーチ ピーティワイ リミテッド 集積回路デバイスを有する印刷カートリッジ
WO2005069210A1 (fr) * 2003-12-29 2005-07-28 Commissariat A L'energie Atomique Protection d'une puce de circuit integre contenant des donnees confidentielles

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002141897A (ja) * 2000-10-31 2002-05-17 Advanced Mobile Telecommunications Security Technology Research Lab Co Ltd 耐タンパー機能を有する暗号回路
JP2003018143A (ja) * 2001-06-28 2003-01-17 Mitsubishi Electric Corp 情報処理装置
JP2004536736A (ja) * 2001-08-06 2004-12-09 シルバーブルック リサーチ ピーティワイ リミテッド 集積回路デバイスを有する印刷カートリッジ
WO2004047052A1 (ja) * 2002-11-15 2004-06-03 Hitachi, Ltd. 耐タンパー情報処理装置
WO2005069210A1 (fr) * 2003-12-29 2005-07-28 Commissariat A L'energie Atomique Protection d'une puce de circuit integre contenant des donnees confidentielles
JP2007535022A (ja) * 2003-12-29 2007-11-29 コミツサリア タ レネルジー アトミーク 機密データを含む集積回路チップの保護

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005252705A (ja) * 2004-03-04 2005-09-15 Sony Corp データ処理回路および制御方法
JP4674440B2 (ja) * 2004-03-04 2011-04-20 ソニー株式会社 データ処理回路
US8687799B2 (en) 2004-03-04 2014-04-01 Sony Corporation Data processing circuit and control method therefor
US8848903B2 (en) 2008-02-06 2014-09-30 Nec Corporation Device for evaluating side-channel attack resistance, method for evaluating side-channel attack resistance, and program for evaluating side-channel attack

Similar Documents

Publication Publication Date Title
Rostami et al. A primer on hardware security: Models, methods, and metrics
US10733291B1 (en) Bi-directional communication protocol based device security
Anderson et al. Cryptographic processors-a survey
US6973570B1 (en) Integrated circuit comprising encryption circuitry selectively enabled by verifying a device
KR100341665B1 (ko) 암호및변경검출기능을갖는기밀데이타프로세서
Prinetto et al. Hardware Security, Vulnerabilities, and Attacks: A Comprehensive Taxonomy.
Parameswaran et al. Embedded systems security—an overview
Shepherd et al. Physical fault injection and side-channel attacks on mobile devices: A comprehensive analysis
JP2005510095A (ja) 情報漏洩が低減される装置および方法
WO2014075000A1 (en) Methods and systems for glitch-resistant cryptographic discrete-log based signing
US9832027B2 (en) Tamper detection systems and methods for industrial and metering devices not requiring a battery
Roy et al. Circuit CAD tools as a security threat
Sravani et al. Attacks on cryptosystems implemented via VLSI: A review
Tsalis et al. A taxonomy of side channel attacks on critical infrastructures and relevant systems
Guilley et al. SoC security: a war against side-channels
Hamdioui et al. Hacking and protecting IC hardware
Nisarga et al. System-level tamper protection using MSP MCUs
JP5187765B2 (ja) 半導体装置、情報不正取得防止方法、情報不正取得防止プログラムおよびプログラム記録媒体
Leng Smart card applications and security
EP1739587A1 (en) Portable electronic apparatus and secured data output method therefor
JP2007116215A (ja) 耐タンパーモジュール装置
Kaur et al. Stratification of hardware attacks: Side channel attacks and fault injection techniques
Lemke Embedded security: Physical protection against tampering attacks
Sravani et al. Side-channel attacks on cryptographic devices and their countermeasures—a review
Wanderley et al. Security fpga analysis

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080916

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20110301

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20110302

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110414

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20110413

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20110413

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110527

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110927