JP3423532B2 - 画像読取装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、原稿画像を読み取
り画像信号を出力する画像読取装置に関するものであ
る。

【０００２】

【従来の技術】従来、インクジェットヘッドやサーマル
ヘッド等の記録カートリッジをキャリッジに装着し、こ
のキャリッジを移動することにより、記録カートリッジ
によって記録紙上に画像を記録するプリンタが、パーソ
ナルコンピュータやワードプロセッサ等の出力機器とし
て用いられている。

【０００３】この様なプリンタにおいて、キャリッジに
記録カートリッジに換えて光電変換機能を備えた画像読
取カートリッジを装着して原稿画像の読み取りを行な
い、読み取って得た画像データをパーソナルコンピュー
タやワードプロセッサ等に入力するスキャナとして用い
る提案がなされている。

【０００４】

【発明が解決しようとする課題】このようなプリンタ
を、スキャナとして充分機能させるには、原稿画像を単
に白黒の２値画像として読みとるだけでなく、白黒及び
中間調濃度及びカラーを含む多値画像として読みとるこ
と、あるいは、高解像度画質、ＦＡＸ用解像度等、解像
度の多様化などがパーソナルコンピュータ等の処理能力
の向上にともなって要求されている。

【０００５】しかしながら、２値／多値／カラー等の各
種モード、あるいは、各解像度に対応をとって、それぞ
れの基準値、それぞれの画像読み取りデータを全て画像
読取カートリッジ側のメモリに記憶しておくような構成
にすると、メモリ容量の増大などを招き、コストアッ
プ、スペースの拡大などの好ましくない構成となってし
まう欠点があった。

【０００６】

【課題を解決するための手段】本発明は、上記課題を解
決するためになされたもので、請求項１に記載の画像読
取装置は、画像を読み取り画像信号を出力する読取手段
と、前記読取手段による読取モードを２値モードと多値
モードのいずれかに切り換えるモード切換手段と、少な
くとも１つの読取モードに対応した補正データを記憶可
能な第１の記憶手段と、前記第１の記憶手段に記憶され
ている補正データに基づいて前記読取手段から出力され
た画像信号に所定の補正処理を施す補正手段と、を内蔵
した読取カートリッジと、２値モードに対応した補正デ
ータ及び多値モードに対応した補正データを記憶可能な
第２の記憶手段と、前記モード切換手段により切り換え
られる読取モードに対応した補正データを前記第２の記
憶手段から読み出して前記第１の記憶手段に書き込むよ
うに制御する制御手段と、を内蔵し、前記読取カートリ
ッジを着脱自在な制御装置とから構成され、前記第１の
記憶手段の記憶容量を前記第２の記憶手段の記憶容量よ
りも小さくするとともに、前記多値モードで画像を読み
取る場合に使用する前記読取手段の画素数を、前記２値
モードで画像を読み取る場合に使用する画素数よりも少
なくしたことを特徴とする。

【０００７】

【０００８】

【０００９】

【００１０】

【００１１】

【００１２】

【００１３】

【００１４】

【００１５】

【発明の実施の形態】図１は本発明を実施した画像記録
／読取装置の主要部の構成を示す図である。１０１は１
２８個のインク吐出口を有したインクジェットヘッド
（記録カートリッジ）であり、この記録カートリッジ１
０１はキャリッジ１０３に脱着自在な構成となってい
る。１０４及び１０５はキャリッジ１０３を軸方向に移
動可能に保持するガイド軸、１０６はベルトであり、キ
ャリッジ１０３をガイド軸１０４及び１０５に沿って矢
印ｂ方向に往復移動するためにキャリッジモータ１０７
の駆動力をキャリッジ１０３に伝達する。１０８はフレ
キシブル・プリンテッド・カード（ＦＰＣ）であり、印
字ヘッド１０１と制御基板１０９とを電気的に接続す
る。１１０は紙送りローラであり、ローラモータ１０２
によって回転し、記録紙１１１を矢印ａ方向に移動す
る。

【００１６】画像の記録動作について以下説明する。前
述の如く記録カートリッジ１０１には１２８個のインク
吐出口があり、キャリッジ１０３が図示左から右へ１回
移動（往動）することにより、記録紙１１１上には最大
１２８行のドット記録がなされる。キャリッジ１０３の
図示左から右への１回の往動の終了後、紙送りローラ１
１０が回転して記録紙１１１を記録巾分移動する。ま
た、キャリッジ１０３を図示右から左へ移動（復動）
し、次の画像記録に備える。そして、このキャリッジ１
０３及び記録紙１１１の移動を複数回繰り返し行なうこ
とによって記録紙１１１上に画像が記録が実行される。

【００１７】尚、以上の説明では、キャリッジ１０３が
往動中にドット記録する動作を説明したが、往動時のみ
ならず、復動時にもドット記録する往復印字を行なって
もよい。

【００１８】前述した如く、記録カートリッジ１０１は
キャリッジ１０３に脱着可能であり、本実施の形態にお
いては、記録カートリッジ１０１に代えて、図２に示す
スキャナカートリッジ１０２がキャリッジ１０３に装着
可能である。スキャナカートリッジ１０２は記録紙１１
１に代わって紙送りローラ１１０により搬送される原稿
の画像を光電変換して電気信号として出力するものであ
る。

【００１９】図２において、２０１は読取るべき原稿を
露光するためのＬＥＤで、Ｒ，Ｇ，Ｂ各１個ずつ設けら
れている。２０２はフィールドレンズ、２０３はミラ
ー、２０４はマスタレンズであり、ＬＥＤ２０１により
露光された原稿からの反射光をラインセンサ２０５に導
びく。ラインセンサ２０５は１ライン上に配列された１
２８画素の光電変換素子を有し、原稿画像の濃淡に応じ
たレベルのアナログ画像信号を出力する。

【００２０】このスキャナカートリッジ１０２を記録カ
ートリッジ１０１に代えてキャリッジ１０３に装着し、
原稿画像の読取りを行なう読取動作について以下説明す
る。

【００２１】原稿を記録紙１１１に代えて、紙送りロー
ラ１１０にて所定の読取位置に搬送させる。スキャナカ
ートリッジ１０２が装着されたキャリッジ１０３は、前
述の記録動作と同様に図示左から右へ往動する。これに
より、原稿上の画像が１２８画素巾でラインセンサ２０
５により読取られる。キャリッジ１０３の１回の往動の
終了後、紙送りローラ１１０が回転して原稿を１２８画
素分移動するとともに、キャリッジ１０３を右から左へ
復動し、次の画像読取りに備える。そして、このキャリ
ッジ１０３及び原稿の移動を複数回繰返し行なうことに
よって原稿の画像読取りが実行される。

【００２２】尚、以上の説明では、往動中に原稿画像の
読取りを行なったが、往動中のみならず復動中にも画像
読取りを行なってもよい。

【００２３】また、ローラモータ１０２による紙送りロ
ーラ１１０の回転による原稿の移動量は、前述した１２
８画素分のみではなく、例えば１／２の６４画素分や１
／４の３２画素分の移動が可能である。

【００２４】また、スキャナカートリッジ１０２は、後
で詳述する如く、画像を白黒の２値情報として読取る２
値読取りモードと、画像を中間濃度を含めて３値以上、
例えば８ビット６４階調の多値情報として読取る多値読
取りモードとで、読取動作する。

【００２５】図３は、図１の装置全体を表すブロック図
である。使用目的に応じて記録カートリッジ１０１又は
スキャナカートリッジ１０２がヘッド接続部２に接続さ
れる。ヘッド接続部２には記録カートリッジ１０１とス
キャナカートリッジ１０２のいずれかがキャリッジ１０
３に装着されているかを識別するヘッド識別部４が設け
られ、この識別情報は本体装置のコントローラ５に伝達
される。

【００２６】まず本装置を記録装置として用いた場合の
動作を、各ブロックの機能及び構造の説明と、共に説明
する。この場合は、ヘッド接続部２に記録カートリッジ
１０１が接続される。

【００２７】文字あるいは画像等の記録（あるいは印
字、以下記録と記す）する記録データは、ホストコンピ
ュータ１１から、インタフェース（Ｉ／Ｆ）１０を通じ
て、ホストコンピュータ１１と演算制御部８の制御を受
けながら転送が行なわれる。コントローラ５は、記録デ
ータを受け、記録カートリッジ１０１で記録紙にドット
記録するためのドットデータとに加工し、加工後のドッ
トデータをメモリ２５に格納する。さらにコントローラ
５は、演算制御部８の制御を受けつつ、メモリ２５から
ドットデータを読出しヘッド接続線３（図１のＦＰＣ１
０８）、ヘッド接続部２を通じて、記録データをシリア
ルに記録カートリッジ１０１に記録クロックに同期して
送り込み、文字あるいは画像等を前記記録紙にドット記
録を行う。

【００２８】尚、ローラモータ１４（図１のローラモー
タ１０２に対応）は演算制御部８、コントローラ５に制
御されるモータドライバ８により回転し記録紙を送る。

【００２９】また、図１のキャリッジ１０３は演算制御
部８、コントローラ５に制御されるモータドライバ７に
よりキャリッジモータ１２を駆動することにより移動さ
れる。

【００３０】また、センサ９によって記録紙あるいは、
画像読み取り用の原稿が不図示の紙置き台にセットされ
ているかどうか、さらに、キャリッジ１３がスタートポ
ジションにあるかどうか等の検出を行う。

【００３１】尚、インタフェース１０には、前述した文
字、画像データのみならず、画像記録及び読取りに関る
各種パラメータがホストコンピュータ１１から入力さ
れ、演算制御部８では、この各種パラメータに従って、
画像記録及び読取りのための各種動作制御を実行する。

【００３２】次に、本装置を画像読取装置として用いる
場合の動作を説明する。この場合は、ヘッド接続部２に
スキャナカートリッジ１０２が接続される。

【００３３】前述の如く画像読取装置として動作すると
きも、スキャナカートリッジ１０２が原稿に対して、記
録ヘッド１が記録時に動作した動きと同様な動きでスキ
ャンをする。スキャナカートリッジ１０２の中にあるＬ
ＥＤ１７（図２のＬＥＤ２０１に対応）が原稿に対して
照射し、文字あるいは画像の等の反射光を光電変換特性
を持つラインセンサ１８（図２のラインセンサ２０５に
対応）が検出する。ラインセンサ１８で検出された信号
を増幅器１９で、アナログ／デジタル変換器（以下Ａ／
Ｄと記す）２０で扱うレベルで最適なレベルまで増幅
し、Ａ／Ｄ２０に入力する。ここで各画素８ビットのデ
ジタルデータに変換したものを画像処理ＩＣ２１でシェ
ーディング補正、２値化等の、補正あるいは画像処理を
行ない、画像データとして本体装置にデータクロックに
同期してシリアルに転送する。

【００３４】この転送は、前述した記録時の記録データ
の流れとは、逆の経路を通ってホストコンピュータ１１
に送られることになる。つまり、画像処理ＩＣ２１から
ヘッド接続部２、ヘッド接続線３、コントローラ５を介
して、メモリ２５に格納される。さらにコントローラ５
はインタフェース１０を通してホストコンピュータ１１
に同期合わせしつつ画像データを送り込む。この時、コ
ントローラ５は、画像処理ＩＣ２１から受けた画像デー
タをインタフェース１０で送り易い形、あるいは、ホス
トコンピュータ１１が扱易い形にして、演算制御部８の
制御を受けながら転送する。

【００３５】次に、画像読取りの時の画像データの本体
装置へのシリアル転送について説明する。前述の如く本
実施の形態の装置は２値読取りモード及び多値読取りモ
ードとで動作可能である。尚、この読取りモードはホス
トコンピュータ１１から指示され、演算制御部８はその
モードに応じて装置動作を制御する。

【００３６】図４は本体装置におけるコントローラ５の
シリアル画像データ及び転送クロックの入出力部を示す
図である。８１〜８４はゲート回路であり、本装置を画
像記録装置として用いるか画像読取装置として用いるか
を規定するプリンタ／スキャナモード信号により夫々動
作する。

【００３７】即ち、前述の如く、キャリッジ１０３に記
録カートリッジ１０１が装着されていることが識別部４
で識別された場合には、プリンタ／スキャナモード信号
によりゲート回路８２及び８４をアクティブにし、コン
トローラ５からゲート回路８２，８４から端子８５，８
６を介してシリアル画像データ及び転送クロックをヘッ
ド接続部２に供給する。

【００３８】一方、キャリッジ１０３にスキャナカート
リッジ１０２が装着されていることが識別部４で識別さ
れた場合には、プリンタ／スキャナモード信号によりゲ
ート回路８１及び８３をアクティブにし、ヘッド接続部
２から端子８５，８６を介してゲート回路８１，８３に
よりコントローラ５へシリアル画像データ及び転送クロ
ックを取込む。

【００３９】この様に、コントローラ５の端子８５，８
６を、画像記録装置として利用する場合には出力端子と
して、また、画像読取装置として利用する場合には入力
端子として用いる。

【００４０】尚、本体装置が画像記録又は読取装置のい
ずれかとして利用されることが確定していない場合（識
別される前）には、全てのゲート回路８１〜８４をハイ
インピーダンス状態を保つ様にする。

【００４１】図５は、スキャナユニット１０２の画像処
理ＩＣ２１の構成を示すもので、前述の如くＡ／Ｄ２０
によって各画素８ビットのパラレルなデジタルデータと
なった画像データが画像処理ＩＣ２１に入力する。

【００４２】画像処理ＩＣ２１では、まず、Ａ／Ｄ２０
からの８ビットのデジタル画像データに対してシェーデ
ィング補正，エッジ強調処理等の画像処理を処理回路４
１において行なう。この画像処理によってＡ／Ｄ２０か
らの８ビットのデジタル画像データは６ビットのパラレ
ルな多値画像データとなって処理回路４１から出力され
る。

【００４３】処理回路４１に接続されている基準データ
メモリ６０には、白基準データ等の基準データを格納す
る。つまり、画像読み取りにおける、センサ２０５で読
みとれる画像の最大値として、基準とする所定の白を読
み取った時の読みとりデータを白基準データとして、基
準データメモリ６０に格納する。さらに、センサ２０５
で読みとれる画像の最小値として、基準とする所定の黒
を読み取った時の読みとりデータを黒基準データとして
基準データメモリ６０に格納する。

【００４４】この、白基準データ、黒基準データはセン
サ２０５、レンズ２０４、光源２０１等の不均一性を補
正するためのいわゆるシェーディング補正を行うための
データである。つまり、センサ２０５の各画素につい
て、例えば前記白基準データから黒基準データを引いた
値を基準にして、原稿を読み取った時のセンサ２０５の
各画素の読みとりデータの比を取った値を原稿読みとり
データとして、出力することで前記不均一補正（シェー
ディング補正）をした精度の高い画像読みとりデータを
得ることができる。

【００４５】このときの白基準データ、黒基準データ
は、センサ２０５の光電変換における蓄積時間が変わる
ことによって、若干ではあるが変化することがあり、光
源の位置関係によっても、センサ２０５へ入力される反
射光はセンサ２０５の各画素への入力反射光の不均一性
が変化する。

【００４６】例えば前述した２値モードと多値モードで
は、蓄積時間を変えるため前記基準データは、変わって
くるため、それぞれ記憶しておかなければならない。さ
らに、前記光源の位置関係のように、カラーのスキャナ
を構成するための光源（ＬＥＤ）のＲ（赤）、Ｇ
（緑）、Ｂ（青）を別々に点灯した場合でも、それぞれ
の照射位置条件が若干ずつ異なるため前記基準データ等
は、ＲＧＢそれぞれで異なり各々で必要になってくる。

【００４７】ここで、基準データメモリ６０（第１の記
憶手段）が無限大の容量を有することが許されているの
であれば総ての基準データを基準データメモリに記憶し
ておけばよいのであるが、装置全体のコスト、スペース
等の問題から基準データメモリの容量は制限される。

【００４８】そこで、本実施の形態では前述したような
各蓄積時間、各光源（ＲＧＢ）等に対応した基準データ
を全て本体装置のメモリ２５（第２の記憶手段）に記憶
しておき、必要なときに読み出してスキャナカートリッ
ジの基準データメモリ６０に書き込むようにした。例え
ば、Ｒ，Ｇ，Ｂ光源を順次点灯する場合は、それぞれの
光源点灯時（Ｒ点灯の時、Ｇ点灯の時、Ｂ点灯の時）に
対応した基準データを制御手段である演算制御部８によ
り本体装置のメモリ２５から読み出し、読取カートリッ
ジ１０２の画像処理ＩＣ２１内に設けた基準値メモリ６
０に書き込む。そして基準データメモリ６０に書き込ま
れた補正データにより画像データに対するシェーディン
グ補正を行うことができる。また、基準データ等を全て
記憶しておくメモリは、本体装置のメモリ２５ではな
く、本体装置に接続されているホストコンピュータ１１
のメモリを用いても良いのは言うまでもない。

【００４９】上記の様に基準データメモリ６０を使用す
る場合、基準データメモリ６０のメモリ容量としては、
例えば、センサ１８に１２８画素のセンサが搭載されて
いれば白基準データは１２８画素×８ｂｉｔ、黒基準デ
ータは１２８画素×４ｂｉｔ（黒側のレベルは低いため
４ｂｉｔとした）程度のデータが記憶できるくらいのメ
モリをスキャナカートリッジ１０２に搭載すれば良いこ
とになり、スキャナカートリッジを低容量、低コスト、
小形な構成とすることが可能になる。

【００５０】基準データメモリ６０に記憶しておくデー
タのなかで、たとえば増幅器１９が、オートゲインコン
トロールを搭載している増幅器だとすると各々の蓄積時
間、光源の種類（Ｒ，Ｇ，Ｂ）のばらつき等でゲインが
変化することから、増幅器の増幅率も基準データとして
同様に記憶しておくことが必要となる。したがって、前
記実施の形態と同様に各々の蓄積時間、光源の種類によ
るゲインデータを全て本体装置かホストコンピュータ１
１のメモリに記憶して、各々の蓄積時間、光源の種類に
応じて必要な時にのみ読み出しスキャナユニットの基準
データメモリ６０に書き込み使用すればよい。

【００５１】処理回路４１からの６ビットの多値画像デ
ータは２値化回路４２及び合成回路４３に入力される。
２値化回路４２では入力する６ビットの多値画像データ
を予め定められた閾値と比較することにより２値化し、
各画素１ビットの２値画像データに変換し、この２値画
像データは合成回路４３に入力される。

【００５２】合成回路４３には処理回路４１からの６ビ
ットのパラレルな多値画像データと２値化回路４２から
の１ビットの２値画像データ、及び、入力画像データの
モード（例えば、エッジ強調処理の有無を示す）を示す
２値のモードデータが入力される。そして、これら全８
ビットのデータを合成して８ビットのパラレルな画像デ
ータとして出力する。図６にこの合成回路４３から出力
される８ビットのパラレルな画像データを示す。図の如
く、最上位ビットには１ビットのモードデータが、ま
た、２ビット目には２値画像データが、下位６ビットに
は６ビットの多値画像データが夫々セットされる。

【００５３】合成回路４３からの８ビットパラレルな画
像データは選択回路４４を介してバッファメモリ４５又
はバッファメモリ４６にＷアドレスカウンタ４８からの
書込みアドレスに従って書込まれる。バッファメモリ４
５及び４６は夫々ＳＲＡＭからなり、ラインセンサ２０
５による１ライン分（１２８画素）の画像データを格納
可能な容量をもつ。そして、ラインセンサ２０５による
１ラインの読取り毎に選択回路４４によってバッファメ
モリ４５，４６を交互に選択して画像データの書込みを
行なう。また、バッファメモリ４５及び４６の出力は選
択回路４７に入力し、選択回路４７は１ライン分の画像
データの完了したバッファメモリを選択し、選択したバ
ッファメモリからＲアドレスカウンタ４９からの読出し
アドレスに従って読出される画像データを選択して出力
する。

【００５４】図７に画像データのバッファメモリ４５，
４６に関する入出力タイミングを示す。

【００５５】図において、φＴＲ信号はラインセンサ１
８の蓄積時間を規定する信号であり、ラインセンサ１８
の１ラインの読取り周期に同期した信号である。

【００５６】ラインセンサ１８が１番目のφＴＲ信号に
従って読込んだ画像信号（アナログ信号）は、２番目の
φＴＲ信号に同期してラインセンサ１８から読み出され
て増幅器１９に入力され、更に、Ａ／Ｄ２０において８
ビットのデジタル画像データとなりバッファメモリ４５
に書込まれる。この様にしてバッファメモリ４５に書込
まれたデジタル画像データは、３番目のφＴＲ信号に同
期して、読出しクロックＲ−ＣＬＫに従ってバッファメ
モリ４５から読出される。

【００５７】また、２番目のφＴＲ信号に従ってライン
センサ１８により読込んだ画像信号は、３番目のφＴＲ
信号に同期してラインセンサ１８から読出され増幅器１
９，Ａ／Ｄ２０を介してバッファメモリ４６に書込まれ
る。そして、４番目のφＴＲ信号に同期してバッファメ
モリ４６から読出される。以上の動作が３番目，４番目
・・・のφＴＲ信号に従ってラインセンサ１８により読
込んだ画像信号に対して実行される。

【００５８】即ち、選択回路４４と選択回路４７は互い
に異なるバッファメモリを選択し、これにより、選択回
路４４により選択されているバッファメモリに画像デー
タを書込んでいる間に、他方のバッファメモリを選択回
路４７により選択して画像データの読出しを行なう、い
わゆるダブルバッファとして動作する。

【００５９】選択回路４７で選択されたバッファメモリ
からのパラレルな８ビット画像データはパラレル・シリ
アル変換回路（以下、Ｐ／Ｓとする）５０に順次に入力
される。また、選択回路４７の出力８ビットのうち２ビ
ット目の１ビットの２値画像データは切換回路５１に順
次に入力される。

【００６０】Ｐ／Ｓ５０においては、順次パラレル入力
する８ビットのパラレル画像データを８ビットシリアル
な画像データに変換し、Ｍ−ＣＬＫに従ってシリアルに
切換回路５１に出力する。尚、バッファメモリ４５，４
６の読出しアドレスを発生するＲアドレスカウンタ４９
はＲ−ＣＬＫに同期してアドレス発生する。そして、Ｐ
／Ｓ５０にはこのＲアドレスカウンタ４９へのＲ−ＣＬ
Ｋの８倍の周波数のＭ−ＣＬＫが入力される。

【００６１】従って、選択回路４７から切換回路５１に
順次に入力される２値画像データはＲ−ＣＬＫに同期し
たシリアルな２値データであり、また、Ｐ／Ｓ５０から
切換回路５１に入力されるシリアルデータはＲ−ＣＬＫ
の８倍の周波数のＭ−ＣＬＫに同期したものとなる。

【００６２】切換回路５１は、ホストコンピュータ１１
からの２値読取りモード又は多値読取りモードの指示に
従って切換動作し、２値読取りモードの指示時には選択
回路４７からのシリアルな２値画像データを選択し、一
方、多値読取りモードの指示時にはＰ／Ｓ５０によって
パラレル・シリアル変換されたシリアルな画像データを
選択し、出力回路５３に供給する。

【００６３】また、切換回路５２は、切換回路５１と同
様にホストコンピュータ１１からの読取りモードの指示
に従って切換動作し、２値読取りモードの指示時にはＲ
アドレスカウンタ４９に入力されるＲ−ＣＬＫを転送ク
ロックとして選択し、一方、多値読取りモードの指示時
にはＰ／Ｓ回路５０に入力されるＭ−ＣＬＫを転送クロ
ックとして選択し、出力回路５３に供給する。

【００６４】図８に出力回路５３からの出力画像データ
を示す。

【００６５】２値読取りモード及び多値読取りモードの
両モードにおいて、１ライン分（１２８画素）のシリア
ル画像データはφＴＲ信号の１周期の区間で出力回路５
３から出力される。従って、２値読取りモードにおいて
はφＴＲ信号の１周期に１２８ビットの２値データをＲ
−ＣＬＫに従ってシリアル出力し、また、多値読取りモ
ードにおいてはφＴＲ信号の１周期に８ビット×１２８
画素＝１２４ｂｉｔの２値データをＭ−ＣＬＫ（Ｒ−Ｃ
ＬＫの８倍の周波数）に従ってシリアル出力する。この
様に、２値読取りモードと多値読取りモードとで転送ク
ロックの周波数を切換える。これにより、多値画像デー
タをも、２値画像データの転送時間と同じ時間内で転送
できる。尚、以上説明におけるＷ−ＣＬＫ，Ｒ−ＣＬＫ
及びＭ−ＣＬＫの各クロックはクロック発生回路５４に
おいて水晶発振器からの基本クロックを分周して形成さ
れる。

【００６６】尚、前述の実施例において、Ａ／Ｄ２０か
らの８ビットパラレル画像データを画像処理回路４１で
画像処理した結果の６ビットパラレル画像データをその
まま用いずに、１ビットのモードデータ及び１ビットの
２値画像データを付加して、トータル８ビットのデータ
として取扱ったのは、ホストコンピュータ１１や本体装
置のコントローラ５等が８ビット単位（バイト単位）で
の取扱いに適したものであり、８ビットデータとした方
が処理効率が良いからである。

【００６７】尚、８ビットデータとせずに、処理回路４
１からの６ビットパラレル画像データそのものを多値画
像データとして出力する構成としてもよい。この場合
は、パラレル／シリアル変換後の画像データは１画素当
り６ビットのシリアル２値データとなるので、パラレル
／シリアル変換用クロック及び転送クロックは２値画像
データ転送用のものの６倍となり、多値読取りモードに
おける画像データのシリアル転送速度の低減がなされ、
電源電流の削減、放射ノイズの抑制等がなされる。

【００６８】ところで、ラインセンサ１８の画素数が１
２８ケあるとすると、画像読取りが２値読取りモードの
場合は、図９の（１）のようにラインセンサ１８の全体
を用いて画像読取り動作を行なう。図１０は、ラインセ
ンサ１８の全画素１２８ケを用いて１ライン分スキャン
したときの原稿１１１上における読取り範囲ＲＡを示し
ている。この時のデータ量は、１ライン分２１０ｍｍ
（Ａ４サイズ横）、解像度３６０ｄｐｉとすると、 １（ｂｉｔ）×１２８（画素）×３６０／２５．４×２１０（ｍｍ） ＝３８０９７６．４（ｂｉｔ） …式（１） となり、約３８１Ｋビット以上のメモリ容量が必要とな
る。即ち、装置本体のメモリ２５は、１Ｍビットの容量
のものを設置すれば充分であることになる。

【００６９】また、このメモリ２５は本体装置を記録装
置として動作するときも、使用するメモリであるため、
その他の演算制御にも使用する最低限必要な容量（例え
ば、２Ｍビット）となる。

【００７０】次に、例えば８ビットの多値読取りモード
の動作を説明する。８ビット多値読取りモードにおい
て、ラインセンサ１８の全画素を用いて読取りを実行す
る場合のデータ量は、前記式（１）に対して８ビットを
掛け合わせれば算出できる。即ち、８×３８０９７６．
４＝３．０５Ｍビット必要となり、前記メモリ容量を大
きく増量せねばならない容量となってしまい、コストア
ップ等の好ましくない構成となってしまうこととなる。
また、スキャナユニット１０２から装置本体へのシリア
ル画像転送速度も高速なものとなってしまう。

【００７１】従って、本実施例ではこの８ビット多値読
取りモードの時、図９の（２）に示す如く、読取り画素
数をラインセンサ１８の全画素数１２８ケに対して１／
２の６４個を使用することで１スキャン当りのデータ量
を削減し、シリアル転送速度を低下させることができ、
また、メモリ２５をそのまま使用して多値画像読取り可
能に構成する。

【００７２】次に、前述した２値及び多値読取りモード
に関る画像処理ＩＣ２１の動作を図５を用いて説明す
る。

【００７３】ホストコンピュータ１１の指示に従って２
値読取りモードで動作する場合は、ラインセンサ１８の
画素全１２８ケで読み取って得た、画像のアナログ信号
を増幅器１９で増幅し、Ａ／Ｄ２０で８ビットのディジ
タルデータにする。この時、２値読取りモードの指令に
従って２値化回路４２は、ディジタルデータを所定のし
きい値で白／黒（２値）判定して１２８画素分全てバッ
ファメモリＡ４５又はＢ４６に出力し書込む。

【００７４】一方、多値読取りモードで動作する場合
は、前記２値読取り動作と同様にラインセンサ１８の全
１２８画素で読取って得た、画像のアナログ信号を増幅
器１９で増幅し、Ａ／Ｄ２０で８ビットのディジタルデ
ータ（多値データ）にする。この時、多値読取りモード
の指令に従ってラインセンサ１８の全画素数の１／２の
画素に対するデータを選択し、バッファメモリ４５又は
４６に書込む。つまり、図９（２）に示す１２８／２＝
６４画素に対するデータを画像処理ＩＣ２１で処理をし
て多値データとして出力するのである。尚、この６４画
素分の範囲は、１２８画素の中のどの部分を使っても良
いのは、言うまでもない。

【００７５】尚、多値読取りモードにおけるスキャナカ
ートリッジのスキャン動作としては、１回のスキャンに
よる読取り巾が２値読取りモードに比して１／２となる
ので、原稿の移動巾も１／２となり、また、２値読取り
モードのスキャン回数よりも、多値読取りモードの方が
２倍多くスキャン動作をすることになる。

【００７６】この様に、多値読取りモードにおいて、１
ラインの読取り画素数を２値読取りモードにおける１／
２とすることにより、多値読取りモードにおける画像デ
ータのシリアル転送に用いる転送クロックを２値読取り
モードのものの４倍に落とすことができる。

【００７７】以上のような構成で、画像の２値読取り、
多値読取りを本体装置の記録装置としての構成を大きく
変えることなく、さらにおおきなコストアップもなく実
現できるのである。

【００７８】尚、以上の実施例では、ラインセンサとし
て１２８画素のものを用いたが、ラインセンサの画素数
はこれに限るものではなく、また、多値読取りを８ビッ
ト以外の階調を用いて実行しても良いことは言う迄もな
い。

【００７９】また、画像記録と画像読取りの兼用装置の
みならず、画像読取り専用の装置にも本発明は適用可能
である。

【００８０】

【００８１】

【００８２】

【００８３】

【００８４】

【００８５】

【００８６】

【００８７】

【発明の効果】以上説明したように、本発明によれば、
２値モードと多値モードで画像を読み取る画像読取装置
において、読取カートリッジの小型化、低コスト化を実
現し、さらに、多値モードで読み取る際の１スキャン当
りのデータ量を削減することで、装置全体としてのメモ
リ容量を増加させることなく、多値モードで読み取った
画像信号に所定の補正処理を施すことができる。

【００８８】

【００８９】

【００９０】

【００９１】

【図面の簡単な説明】

【図１】本発明を適用した画像記録装置の構成図。

【図２】スキャナユニットの構成図。

【図３】装置の全体ブロック図。

【図４】コントローラの入出力を示す図。

【図５】画像処理ＩＣのブロック図。

【図６】画像データの形式を示す図。

【図７】バッファメモリに関する画像データの入出力を
示すタイミングチャート図。

【図８】画像データの転送動作を示すタイミングチャー
ト図。

【図９】ラインセンサの読取り画素位置を示す図。

【図１０】原稿上における読取り範囲を示す図。

【符号の説明】

２ ヘッド接続部 ３ ヘッド接続線 １８ ラインセンサ ２５ メモリ ６０ 基準データメモリ １０１ 記録カートリッジ １０２ スキャナカートリッジ

フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ Ｈ０４Ｎ 1/48 Ｈ０４Ｎ 1/40 Ｄ 1/60 1/46 Ａ (56)参考文献 特開 平２−134064（ＪＰ，Ａ) 特開 平７−221988（ＪＰ，Ａ) 特開 平７−74949（ＪＰ，Ａ) 特開 平８−98027（ＪＰ，Ａ) 特開 平５−316341（ＪＰ，Ａ) 特開 平１−94763（ＪＰ，Ａ) 特開 平２−84881（ＪＰ，Ａ) 特開 平１−103069（ＪＰ，Ａ) 特開 昭64−7856（ＪＰ，Ａ) 特開 平５−167843（ＪＰ，Ａ) 特開 平３−7472（ＪＰ，Ａ) 特開 平７−107245（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H04N 1/024 - 1/207 H04N 1/40 - 1/409 H04N 1/46 - 1/64 B41J 3/24 - 3/62

Claims (4)

(57)【特許請求の範囲】
1. 【請求項１】 画像を読み取り画像信号を出力する読取
   手段と、前記読取手段による読取モードを２値モードと
   多値モードのいずれかに切り換えるモード切換手段と、
   少なくとも１つの読取モードに対応した補正データを記
   憶可能な第１の記憶手段と、前記第１の記憶手段に記憶
   されている補正データに基づいて前記読取手段から出力
   された画像信号に所定の補正処理を施す補正手段と、を
   内蔵した読取カートリッジと、 ２値モードに対応した補正データ及び多値モードに対応
   した補正データを記憶可能な第２の記憶手段と、前記モ
   ード切換手段により切り換えられる読取モードに対応し
   た補正データを前記第２の記憶手段から読み出して前記
   第１の記憶手段に書き込むように制御する制御手段と、
   を内蔵し、前記読取カートリッジを着脱自在な制御装置
   とから構成され、 前記第１の記憶手段の記憶容量を前記第２の記憶手段の
   記憶容量よりも小さくするとともに、前記多値モードで
   画像を読み取る場合に使用する前記読取手段の画素数
   を、前記２値モードで画像を読み取る場合に使用する画
   素数よりも少なくしたことを特徴とする画像読取装置。
2. 【請求項２】 請求項１において、前記補正手段は、前
   記画像信号のシェーディングを補正することを特徴とす
   る画像読取装置。
3. 【請求項３】 請求項１において、前記補正手段は、前
   記画像信号の黒レベルを補正することを特徴とする画像
   読取装置。
4. 【請求項４】 請求項１において、前記補正手段は、前
   記画像信号の白レベルを補正することを特徴とする画像
   読取装置。