JP2004526323A - 少なくとも一つの要素を初期支持体から最終支持体まで選択的に移送する方法 - Google Patents

少なくとも一つの要素を初期支持体から最終支持体まで選択的に移送する方法 Download PDF

Info

Publication number
JP2004526323A
JP2004526323A JP2002580377A JP2002580377A JP2004526323A JP 2004526323 A JP2004526323 A JP 2004526323A JP 2002580377 A JP2002580377 A JP 2002580377A JP 2002580377 A JP2002580377 A JP 2002580377A JP 2004526323 A JP2004526323 A JP 2004526323A
Authority
JP
Japan
Prior art keywords
support
layer
label
surface layer
moving support
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002580377A
Other languages
English (en)
Other versions
JP4249490B2 (ja
Inventor
クリストフ・フィグ
ベルナール・アスパール
ヴァンサン・ブレ
Original Assignee
コミツサリア タ レネルジー アトミーク
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by コミツサリア タ レネルジー アトミーク filed Critical コミツサリア タ レネルジー アトミーク
Publication of JP2004526323A publication Critical patent/JP2004526323A/ja
Application granted granted Critical
Publication of JP4249490B2 publication Critical patent/JP4249490B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68368—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01094—Plutonium [Pu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0201—Separation of the wafer into individual elements, e.g. by dicing, cleaving, etching or directly during growth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0201—Separation of the wafer into individual elements, e.g. by dicing, cleaving, etching or directly during growth
    • H01S5/0202—Cleaving
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/0215—Bonding to the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/0217—Removal of the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Thin Film Transistor (AREA)
  • Die Bonding (AREA)
  • Led Device Packages (AREA)
  • Dicing (AREA)
  • Micromachines (AREA)
  • Soundproofing, Sound Blocking, And Sound Damping (AREA)

Abstract

本発明は、ラベル（１６，２６，３６）を初期支持体（１０，２０，３０）から最終支持体（１９，２９，３９）へ選択的に移動する方法であって、各ラベルは、マイクロ電子デバイス及び／又は光電子デバイス及び／又は音響デバイス及び／又は機械的デバイスを構成する少なくとも一つの構成要素（１１，２１，３１）から形成されており、前記構成要素は、前記初期支持体の表面層に形成されている、方法において、ａ）前記初期支持体（１０，２０，３０）の表面層上に移動支持体（１４，２４，３４）を固定する段階と、ｂ）前記表面層に対応しない前記初期支持体の一部を除去する段階と、ｃ）前記表面層の厚さに従って行われた切断によって、前記移動支持体及び前記表面層から形成された集合体上で前記ラベルを横方向に画定する段階であって、前記切断は、分離すべき区域を残す、前記ラベルを横方向に画定する段階と、ｄ）移送すべき一つ又は複数のラベル（１６，２６，３６）を捕らえ、対応する前記分離すべき区域にこれらの区域が分離するようにエネルギーを入力することによってこれらのラベルを引き剥がす段階と、ｅ）最終支持体（１９，２９，３９）上に、前記段階ｄ）で引き剥がされたラベル又は一組のラベルを移送して固定する段階と、を備えることを特徴とする方法に関する。

Description

【技術分野】
【０００１】
上述の発明は、ラベルと称し得る一つ又は複数の要素の、製造支持体（manufacturing support）から受取支持体（receiving support）への選択的移動に関する。
【０００２】
特に本発明は、チップが製造される初期基板からそれ自身マイクロ電子技術によって処理することのできる新しい基板（すなわち受取支持体）まで、部分的に又は完全に揃えられた半導体チップの移動に関する。
【０００３】
本発明は特に、電子的に試験されてきたチップ、例えば１ｍｍ２から１ｃｍ２までの面積のチップを、初期基板から処理済又は未処理の半導体材料、透明材料、（例えば：ガラス）、軟性支持体又は剛性支持体（例えば：プラスチック）から形成された支持体、又はセラミックスから形成された支持体まで移動することを可能にする。本発明はまた例えば、垂直空洞表面放出レーザ（vertical cavity surface emitting laser）すなわちＶＣＳＥＬ又はＩＩＩ−Ｖ族半導体の小片のような光電子素子を、初期基板から、シリコン上にＩＩＩ−Ｖ族半導体素子を得るためにマイクロ電子技術に従って準備することのできる小さなシリコンプレート上に移動することができる。
【０００４】
本発明はまた、電子的に試験されかつ必要ならば薄くされた電子回路を、スマートカードを形成するために接着剤によってプラスチックカード上に移動することに応用することができる。
【背景技術】
【０００５】
半導体チップ又はチップ群を受取支持体へ移動する方法はいくつか存在する。「エピタキシャル・リフトオフ」と称される技術、有機接着又は無機接着（分子接着による）、及び「フリップチップ」と称される技術について触れることができる。このフリップチップと称される技術は、他の２つの方法のように小さなサイズの又は極端に薄い個々の要素を扱うことができない。
【０００６】
無機接着又は分子接着の技術は、非常に多くの材料に対してよく知られている。分子接着は２つの異なる種類の接着：吸収接着（absorbent gluing）及び疎水接着（hydrophobic gluing）を含む。吸収接着の場合には、接着は、構造の表面にある−ＯＨ基の相互作用によって酸化ケイ素の場合にＳｉ−Ｏ−Ｓｉ結合が形成されることで生じる。この種の相互作用と結び付けられた力は強い。室温で１００ｍＪ／ｍ２のオーダーである接着エネルギーは、４００℃で３０分間アニーリングした後５００ｍＪ／ｍ２に達する。疎水性接着の場合には、接着は、構造表面の−Ｈ基又は−Ｆ基の相互作用よってシリコン接着の場合にＳｉ−Ｓｉ結合へ発展することで生じる。接着エネルギーは、５００〜６００℃のオーダーの温度まで吸収接着に対するよりも弱い。接着エネルギーは一般に、J. Appl. Phys. 64(10), November 15, 1988, pp.4943-4950 に発表された「Bonding of silicom wafers for silicon-on-insulator」という論文において W.P. Maszara らによって公表されたブレード法（blade method）によって決定される。
【０００７】
接着エネルギーを制御することによって可逆分子接着を達成することができ、ここで、仏国特許第２７８１９２５号明細書に開示されたように、要素の接着エネルギーは移動支持体上で低くなる可能性があり、移動すべき要素は、移動支持体上よりも受取支持体上でより強い接着エネルギーを有するように処理することができ、かくしてｎ間で要素を選択的に移動することが可能となる。前記特許文献では、接着エネルギーは、移動すべき要素と受取支持体との間よりも該要素と移動支持体との間においてより低い。依然として、要素と受取支持体との間で接着している間に我々が得るエネルギーは、表面の処理と使用された材料とに依存して、室温で０〜２００ｍＪ／ｍ２の間の接着エネルギーである。したがって移動すべき要素と移動支持体との間の結合エネルギーは２００ｍＪ／ｍ２よりも下である。前記特許文献に記述されている方法は、移動支持体に強力に、例えば２００ｍＪ／ｍ２以上のエネルギーで接着された要素を移動できなくする。
【０００８】
仏国特許第２７９６４９１号明細書は、チップが予め接着された移動支持体上で独立して扱われるチップの、最終基板上への移動を開示している。これらのチップは、移動支持体を介して形成されるとともに該移動支持体を完全に通過する開口部のおかげで、移動支持体上で独立して扱われる。機械的な（例えば錐による）作用、化学的な作用、又は空気作用による作用、或いは組み合わせによって、移動支持体からチップを分離すること、及び受取支持体上にチップを接着することが可能となる。この方法は、移動支持体上にチップを弱く接着すること、及び受取支持体上にチップを強力に接着することに適用することができる。この方法は、移動すべき各要素の選択を可能とするよう調整されてきた特別な移動支持体の準備を必要とする。加えてこの方法は、「選択及び配置」装置のような標準的なマイクロ電子装置と両立しない。
【０００９】
米国特許第６０２７９５８号明細書及び国際公開第９８／０２９２１号パンフレットは、集積密度を増加させつつ要素を壊れにくくするために、ＳＯＩ基板上に製造された微細な要素の移動を開示している。最初は、要素はマイクロ電子の従来技術によって形成され；次いでこれら要素は金属の堆積によって一緒に連結される。この方法によれば、移動すべき要素は、化学的停止層が接着剤によって堆積されていた移動支持体上に接着される。最初の基板は、停止層を暴露するために取り除かれる。次に、これら要素は受取支持体上に一緒に接合される。次いで移動支持体は取り除かれる。
【００１０】
この方法は、薄層内の一連の要素を受取支持体へ移動することを可能にする。したがってこの方法は集約的な方法である。この移動方法では、要素は厚い支持体と一緒に保持され、これら要素を扱うことを可能にする。個々の要素は、これら要素と常に接触している厚い基板（初期基板、移動支持体、受取支持体）のために、決して他の要素から分離することができない。この方法は、薄層内の要素を選択的に移動することを許さない。
【００１１】
「エピタキシャル・リフトオフ」と称される技術は、独特の方法で要素を移動することを可能にする。第１段階は、エピタキシーによって、移動すべき要素を形成することである（単独の移動の場合には米国特許第４８８３５６１号明細書を参照）。エピタキシャル層はひっくり返すことができる（重複した移動の場合には米国特許第５４０１９８３号明細書を参照）。要素を形成する全ての層を形成する前に、犠牲層が成長基板上にエピタキシャル成長される。複数のラベルがフォトリソグラフィによって画定される。樹脂が、下部食刻（under-engraving）を再開して侵食残基を排出するためにラベルを曲線状にして凹状構造を与えるように、ラベル上に堆積される。次いで犠牲層は湿式法によって化学的に侵食される。エピタキシャル層によって形成された膜は樹脂によって曲線状にされているので、膜は少しずつ曲がり、これにより侵食溶液が膜と基板との間に形成されたひびを貫通することができるようになる。侵食が済んだら、膜は真空ペンチ（vacuum plier）によって回収することができ、次いでターゲット基板（米国特許第４８８３５６１号明細書参照）又は移動支持体（米国特許第５４０１９８３号明細書参照）上に移動することができる。移動の後、樹脂は化学的に除去され；次いで受取基板上に移動されたラベルは、界面に捕らわれているガスを除去するために圧力下で熱処理にさらされる。
【００１２】
この方法では、犠牲層はエピタキシャル層；したがって「エピタキシャル・リフトオフ」という名称である。要素は個別に又は集合的に移動支持体上に移動させることができ、ファン・デル・ワールス力によって受取支持体上に独立して形成することができ、その上ひとたび移動支持体が除去されてしまえば再び熱することができる。この方法の主な利点は、この方法が初期基板を元に戻すということである。しかしながら、犠牲層の横方向の下部食刻のために、移動すべきチップの寸法は制限される。E. YABLONOVITCH らの論文 Appl. Phys. Lett. 56(24), 1990, p.2419 は、最大寸法が２ｃｍ×４ｃｍで侵食時間がかなり長いことについて触れている。最大速度は、横方向の寸法が短い（１ｃｍよりも下）場合に０．３ｍｍ／ｈである。その上、侵食速度は侵食残基を排出するために移動すべき要素の曲線に依存するので、移動することのできる要素の厚さを４．５μｍに制限する（K.H. CALHOUN and al., IEEE photon. Technol. Lett., February 1993 を参照）。
【００１３】
リフトオフ技術は何年もの間知られてきた（例えば米国特許第３９４３００３号明細書参照）。この技術は、厚い感光性樹脂を基板上に堆積する段階と、材料、一般には金属を堆積したい箇所で該樹脂を露出して開口する段階と、を含む。材料は低温堆積法（cold depositing method）によって（一般的には粉状化によって）基板の表面全体に堆積される。実際に堆積された材料は、樹脂が開口された場所で接着するのみである。次いで樹脂は溶媒（例えばアセトン）内で溶解され、材料のうち接着部分のみが残る。
【００１４】
他の方法は、欧州特許第１０４１６２０号明細書に提案されている。これらの方法は、薄いチップを受容支持体上に移動することを可能にする。これらの方法は、チップを個々に処理することに基づいている。チップは一つずつ移動支持体上に接着され、個々に薄くされ、次いで受容支持体上に移動される。基板から個々に移動することの前に来るのは、薄くするための共通処理（collective treatment）ではない。
【発明の開示】
【課題を解決するための手段】
【００１５】
本発明の目的は、好ましくは薄く均一な又は不均一な層内のラベル（すなわち一つの要素又は一群の要素）を、製造支持体となり得る初期支持体から、最終支持体へ選択的に移動することである。本発明は特に、あらゆる半導体材料から製造され得る電子チップを移動することを可能にする。本発明は、一つ又は複数のＶＣＳＥＬ型レーザ、キャビティ内の一つ又は複数の光検出器、又は光検出器とレーザとの組み合わせとすることができる。本発明はまた、一つ又は複数の電子部品、スマートカード用回路、薄膜トランジスタ、メモリデバイス、又はこれらの間で光電子機能、電子機能、又は機械的（ＭＥＭＳ）機能などを備えた要素の組み合わせとすることができる。
【００１６】
本発明は、製造基板上に電子的に製造され試験された一つ又は複数のＶＣＳＥＬレーザから形成されたチップを、シリコン上に形成された読み取り回路及びアドレッシング回路へ移動することを可能にする。他の応用では、本発明は、光電子部品を、ガラス、導波管、等のような光学機能のみを備えた受取支持体上に移動することを可能にする。本発明はまた、電子回路から形成された半導体素子を、スマートカードのような電子回路によって実行される機能を操作するために用いられる受取支持体上に移動することを可能にする。この移動は、いくつかの利点を有しており、主な利点の一つは、エピタクシー、堆積、又はマイクロ電子で使用される他の手段によっては所望の特性を有して実施することのできない、電子的、光学的、光電子的、又は機械的機能を、基板上に集積することができることである。
【００１７】
リンクパラメータが著しく異なる（数百に対して数個）要素をエピタキシャル成長させることは、構造欠陥の存在のために電子特性及び光学特性が劣化するのを防止する特性によっては達成されない。他の領域では、マイクロ電子プロセスをもって、プラスチック支持体上に要素を形成することができないのは明らかである。なぜならば、まず第１にプラスチック支持体は使用された温度に耐性がなく、第２にこれらのプラスチック支持体は元来、半導体産業のフロント・エンド段階における清浄度基準（cleanliness criteria）と共存しないからである。
【００１８】
加えて、本発明は、「フロント・エンド」と共存する分子接着による接合を用いることによって、薄い要素を支持体上に結合することを可能にする。本発明は、例えば高温を伴うようなプロセスを用いて移動した後に要素を処理することを可能にする。このようにして、例えばエピタクシーを再開するか又は要素と支持体との間の接合を行うことができる。
【００１９】
ラベルの移動によって、要素が形成される各基板間の直径の違いから解放され得る。ラベルの移動は特に、移動されたある区域のみが要素を形成するのに用いられるプレートの完全移動と比べれば、出発材料の損失を制限することができる。
【００２０】
製造された要素のラベルを移動することの他の利点は、電子的に試験された回路を移動することができる、したがって品質のよい要素のみを移動することができることである。
【００２１】
加えて、薄くされた要素の移動は、垂直方向の障害物との干渉を減少させ、これら要素の重量を減らし、さらにこれら要素を壊れにくくするという利点を有する。しかし、薄層又は膜の移動は、これらの層又は膜の寸法が小さく取り扱いが困難であることによって困難となる。やむを得ず形状が曲がってしまうのを、又は壊れてさえしまうのを避けるために、これらの膜を取り扱うための剛性付与体（rigidificator）として用いられる移動支持体を用いることは、操作を容易にするために好都合である。剛性付与体とは、前もって切断された区域が壊れるのを防止し、一連のチップを支持することを可能にし、かつ移動すべきラベル又は要素が裂けること及び／又は砕けること及び／又は壊れることを防止する堅固さを備えた、あらゆる有機支持体又は無機支持体を意味する。この剛性付与体は、例えば最低の厚さ２００μｍを有する単結晶シリコンプレート（００１）とすることができる。剛性付与体はまた、ガラス又は例えば可視、赤外、又は紫外に対して透明なあらゆる材料から形成することができる。剛性付与体は特に、チップを基板上に整列することを可能にする。剛性付与体はまた、接着層（例えば紫外線で硬化し得る接着剤）の処理を可能にする。
【００２２】
ラベルを移動するために用いられる剛性付与体は、マイクロ電子で一般的に用いられる支持体（単結晶基板又は多結晶基板、ガラス、等）、又は紫外線に反応しやすいプラスチック膜、両面膜、伸縮自在な膜、テフロン（登録商標）膜、等のような他の支持体とすることができる。剛性付与体は、これら異なる支持体のそれぞれの特性をより良く使用することを可能にする、これら異なる支持体の組み合わせとすることができる。
【００２３】
剛性付与体は、処理すべき一連のチップを全段階においてに取り扱うことができなければならない。剛性付与体は、全ての準備された要素のうち、一つの要素を選択的に取除くことができなければならない。このために、移動すべき要素における層の全て又は一部において、及び剛性付与体の全て又は一部に対して、前もって切断することが行われる。かくして全体の一体的構成を維持している区域が保持され、例えば機械エネルギー及び／又は熱エネルギー及び／又は化学エネルギーを局所的に供給することによって、移動すべき要素を選択的に分離することが可能となる。
【００２４】
本発明の目的はまた、要素を移動するための経済的な方法を提供することである。
【００２５】
本発明の目的は、ラベルを初期支持体から最終支持体へ選択的に移動する方法であって、各ラベルは、マイクロ電子デバイス及び／又は光電子デバイス及び／又は音響デバイス及び／又は機械的デバイスを構成する少なくとも一つの要素から形成されており、前記要素は、前記初期支持体の表面層に形成されている、方法において、ａ）前記初期支持体の表面層上に移動支持体を固定する段階と、ｂ）前記表面層に対応しない前記初期支持体の一部を除去する段階と、ｃ）前記移動支持体及び前記表面層から形成された集合体上で前記ラベルを横方向に画定する段階であって、前記表面層の厚さに従って切断され、前記切断によって、分離すべき区域を残す、前記ラベルを横方向に画定する段階と、ｄ）移送すべき一つ又は複数のラベルを捕らえ、対応する前記分離すべき区域にこれらの区域が分離するようにエネルギーを入力することによってこれらのラベルを引き剥がす段階と、ｅ）最終支持体上に、前記段階ｄ）で引き剥がされたラベル又は一組のラベルを移送して固定する段階と、を備えることを特徴とする方法に関する。
【００２６】
要素とは、移動の前又は後で処理され得るか又はそのようにして使用され得る材料の、最小の一層であると理解せねばならない。材料は、半導体材料（Ｓｉ，ＳｉＣ，ＧａＡｓ，ＩｎＰ，ＧａＮ，ＨｇＣｄＴｅ）、圧電性物質（ＬｉＮｂＯ３，ＬｉＴａＯ３）、パイロ電気物質、強誘電体、磁性体、又は絶縁材から選択することができる。
【００２７】
加えて表面層が前記要素を覆う接着層から形成されている場合には、段階ａ）は移動支持体を接着層に固定する段階を含むことができる。接着層は、両面接着膜、或いは、接着剤、例えばポリマー型接着剤（例えばポリイミド、ＢＣＢ、エポキシ型樹脂又は感光性樹脂）、ワックス、酸化ケイ素（例えばＳＯＧ，ＰＥＣＶＤ，又は熱型）、及びケイ素から選択された材料とすることができる。接着層が要素を覆う場合には、堆積されかつ研磨された層とすることができる。
【００２８】
段階ａ）では、固定は、熱処理によって強化された分子接着によって行うことができる。
【００２９】
段階ｂ）では、表面層に対応しない初期支持体の一部を除去することは、機械的矯正、研磨、乾式化学侵食又は湿式化学侵食、弱体化された層に沿った破壊から選択された一つ又は複数の方法によって実施することができる。
【００３０】
段階ｃ）では、切断は、乾式化学食刻又は湿式化学食刻、のこ引き、超音波、劈開、或いはレーザビームによって行うことができる。
【００３１】
段階ｄ）では、捕らえることは、機械的手段、毛管現象、静電気的手段、又は好ましくは空気作用による手段（例えば吸引）及び／又は化学的手段によって実施することができる。
【００３２】
段階ｄ）では、エネルギー入力は、機械エネルギー及び／又は熱エネルギー及び／又は化学エネルギーの入力とすることができる。引き裂くことは、移動すべきラベルに対する圧力及び吸引の効果を組み合わせることによって行うことができる。
【００３３】
好都合には、段階ｅ）では、固定は、分子接着又は接着によって得ることができる。接着は、接着剤、エポキシ樹脂、又は反応性金属層又は非反応性金属層によって行うことができる。
【００３４】
段階ａ）の後、移動されたラベル又は移動された一組のラベルと対応する移動支持体の一部は、少なくとも部分的に除去することができる。この除去は、リフトオフ技術、化学侵食又は接着層の選択的侵食、機械的力の応用、及び弱体化された層に沿った破壊から選択された一つ又は複数の方法によって行うことができる。弱体化された層は、例えばマイクロキャビティ及び／又はイオン注入によって得られた気体状マイクロ泡、或いは初期支持体から表面層を分離することのできる他のあらゆる手段によって得ることができる。
【００３５】
段階ｃ）の前に、移動支持体に、段階ｃ）の間前記支持体を堅固に保つことを可能にする手段を加えることができる。段階ｃ）の後、移動支持体を堅固にする手段は、少なくとも部分的に除去することができる。
【００３６】
これらの手段は形状が機械的に曲げられ、曲げることによって破断区域の破壊が容易になる。これらの手段はまた、プラスチックフィルムとすることができる。
【００３７】
表面層は、該表面層に対応しない初期支持体の一部付近に少なくとも一つの停止層を含むことができる。この停止層もまた除去することができる。
【００３８】
段階ａ）の前に、マイクロ電子デバイス及び／又は光電子デバイス及び／又は音響デバイス及び／又は機械的デバイスを構成する前記要素は、作動条件を評価するために試験することができる。
【００３９】
段階ａ）では、移動支持体の固定は、表面層上に、移動支持体を形成する材料層を堆積することによって得ることができる。
【００４０】
段階ｃ）では、切断は、表面層及び／又は移動支持体から行うことができる。
【００４１】
初期支持体上にラベルを固定する前に、固定（洗浄、犠牲層の除去、研磨）を改善するために表面の準備を行うことができる。最終支持体を固定している間、ラベルはさらに、ラベル及び支持体上に予め設けられた印、又は好ましくは透明材料から形成された透明支持体のどちらかを用いることによって、支持体上に整列することができる。
【００４２】
段階ｅ）の後、能動マイクロ電子デバイス又は受動マイクロ電子デバイス及び／又は光電子及び／又はセンサを構成する前記要素を開示することを可能とする段階を計画することができる。
【００４３】
初期支持体がＳＯＩ型、すなわち前記要素が形成される酸化ケイ素層及びシリコン層を連続的に支持するシリコン基板から形成されている場合には、酸化ケイ素層は停止層として使用される。
【００４４】
添付の図面を参照し、不完全な実施例として与えられた次の記述を読むことによって、本発明はより良く理解され、他の優位点及び特徴は明らかとなろう。
【発明を実施するための最良の形態】
【００４５】
一般的に言って、本方法はマイクロ電子技術及び／又は光電子技術によって基板上に完全に又は部分的に形成された要素に適用される。要素は、一つ又は複数の化学的停止層上に形成することができるかも知れない。要素は、初期支持体上で電気試験にさらされ得るかも知れない。
【００４６】
強い表面トポロジー（surface topoloty）が存在する場合には、表面の研磨は、材料を堆積し、次いで、化学機械的研磨をするか又はいかなる次の研磨をも必要としない十分に滑らかな材料で容量を満たすことによって、実施することができる。充填材料の層が十分に厚く堅固である場合には、層はまた剛性付与体の機能を果たすとともに移動支持体を形成することもできる。加えて、必要ならば、接着の機能も果たすことができる。
【００４７】
初期支持体上に移動支持体を固定するために、異なる技術：分子接着、接着剤、エポキシ樹脂、等を用いることができる。分子接着は特に、接触するようになる表面が滑らかであるときに相応しい。接着層は、移動支持体上に表面層を固定するために役立つことがある。接着層は、両面接着膜、ポリマー型（ポリイミド、ＢＣＢ，エポキシ樹脂、又は感光性樹脂）のような接着剤、ワックス、ガラス、及びデポジット法による又は熱的に形成したスピンオングラス酸化ケイ素、から選択された材料から形成することができる。
【００４８】
ラベルを捕えることは、従来の選択及び配置・技術、又は、ラベルが保持され、かつ移動すべきラベルの破壊を誘起するためにエネルギーが局所的に導入される他のあらゆる技術によって行うことができる。好都合には、ラベルは、他のラベルから分離するために圧力を及ぼしながらラベルを吸引することのできる道具を用いて扱われる。この道具は、引き裂かれたラベルを最終基板上に移動することを可能にする。
【００４９】
好ましくは、移動支持体は、マイクロ電子で用いられかつ安価な基板、例えば単結晶シリコン又は多結晶シリコン、ガラス、サファイア、．．．等々である。
【００５０】
要素は、複数の停止層から形成された初期基板上に形成することができる。複数の停止層を使用すると、初期支持体の化学侵食で生じた表面を滑らかにする上で好都合である。複数の停止層を使用することによってまた、移動すべきラベル及び恐らくは移動支持体の垂直方向の弱体化に起因する粒子を除去することが可能となる。
【００５１】
本発明を適用する上での第１実施例は、部分断面図である図１Ａから図１Ｊに示されている。
【００５２】
図１Ａは、初期支持体として用いられるとともに、当業者に公知の技術に従って半導体チップ１１（例えば光電子要素又はマイクロ電子要素）が形成された、例えばＧａＡｓを使った基板１０を示す。チップ１１は、例えばＡｌｘＧａ（１−ｘ）Ａｓから形成された少なくとも一つの停止層１２によって、初期支持体の残りの部分から分離されている。この停止層は、例えば乾式化学食刻又は湿式化学食刻に関連して停止層及び犠牲層を形成するので、移動の際により良い均一性を与える。
【００５３】
図１Ｂに示されているように、チップ１１を含む基板表面１０は、移動支持体上に接着することができるようになだらかにされる。この操作は、接着剤、エポキシ樹脂、又はガラス、シリカ、又はケイ素のような鉱物材料から形成することのできる層１３を、堆積するか又は塗布することによって得ることができる。層１３の平坦化は必要である。停止層１２、要素すなわち半導体チップ１１、及び層１３は、初期支持体の表面層を形成する。
【００５４】
図１Ｃでは、移動支持体１４が層１３の自由表面上に接着されている。層１３がエポキシ樹脂である場合には、次いで重合される。層１３が鉱物層である場合には、熱処理をすることによって移動支持体１４に対する接着エネルギーを増加させることができる。
【００５５】
図１Ｄは、初期支持体１０、より正確には表面層に対応しない初期支持体の一部が除去されたようすを示す。この除去は、従来の方法：機械的矯正、研磨、又は乾式化学侵食又は湿式化学侵食、又は従来の方法の組み合わせによって行うことができる。基板は、要素が完成する前にイオン又はガスをイオン注入することによって深さを薄くすることができる。次いで基板薄層の分離は、機械的エネルギーの入力（仏国特許第２−７４８８５１号明細書参照）によって得ることができる。
【００５６】
図１Ｅに示されているように、一片の剛性付与体１５は、移動支持体１４の自由表面上に固定される。この一片１５は、切断支持体となり得る。次いで移動すべきラベルは、切断１７によって垂直に予備切断される。移動すべきラベル１６は少なくとも一つのチップ１１を含む。ラベルの予備切断は、層１２及び１３で完全に実施され、移動支持体１４で部分的に実施される。予備切断は、移動支持体１４内で破壊することのできる区域を残す。この予備切断は、化学食刻によって、丸のこ、円盤のこぎり、糸のこによって、又は超音波によって行われる。用途に依存して、装置は最終支持体上に移動する前又は後に完成することができる。
【００５７】
停止層１２の自由表面は、前の操作の間に出現してこの表面を分子接着に不適当なものにする粒子及び汚染成分を除去するために化学的に処理される。複数の停止層が平らにされ、一つ又は複数のこれらの層は、表面に存在する汚染物を同時に除去するために、乾式又は湿式法によって化学的に、又は化学機械的研磨によってさえ、除去することができる。さらに、剛性付与体の一片１５（図１Ｅ参照）は必ずしも化学処理と共存できる訳ではないので、表面は分子接着に従う必要があり、一片１５は図１Ｆに示すように切断１７を形成した直後に除去することができる。
【００５８】
次いで移動すべきラベル１６は、圧力、吸引、圧縮及び吸引の連続、圧縮及び断気の連続、吸引及び真空解放（vacuum release）の連続、の下で破壊する破断区域を用いて選択的に取られる（図１Ｇ及び図１Ｈ参照）。好ましくは、破壊は、道具１８の急な圧力によって行われ、これによって移動すべきラベル、例えばチップの寸法に適合されたエンプティ・プライヤ（empty plier）を扱うことができる。
【００５９】
次いで除去されたラベル１６は、図１Ｉに示すように分子接着によって最終支持体１９に固定される。最終支持体１９は、ラベル１６の分子接着、例えば吸収型化学洗浄又は化学機械的研磨を可能とするようにマイクロ電子表面の準備に当てられてきた。
【００６０】
次いで層１３の材料は下部食刻（under-engraving）によって除去され、その結果ラベルの残りと一緒に移動された移動支持体の一部が分離される。この移動支持体の一部はまた剪断によっても除去することができ、次いで層１３の材料は化学侵食によって除去することができる。すると図１Ｊに示す構造が得られる。
【００６１】
本発明の適用の第２実施例は、部分断面図で図２Ａから図２Ｉに示されている。
【００６２】
図２Ａは、初期支持体として用いられる基板２０を示す。基板２０は、化学停止層として用いられたシリカ層２２と、半導体２１チップが当業者に公知の技術に従って形成された薄いシリコン層とから形成されたＳＯＩ基板である。シリカ層２２及び薄いシリコン層は、初期支持体の表面層を形成する。
【００６３】
この実施例では、チップ２１（例えばマイクロ電子素子、回路をアドレス指定するＴＦＴトランジスタ）は、選択的な方法で移動されることを意味する。次いでチップ２１の自由表面は、図２Ｂに示すように移動支持体２４とは独立して形成される。移動支持体２４は、付加的な層の存在なしにチップ２１の自由表面に接着される。
【００６４】
機械的切断、レーザ切断、部分劈開、欠陥製造（defect production）、劈開開始から選択された切断方法によって、切断２７は、破断区域を残すように、シリカ層２２及び薄層を含み、かつ部分的に移動支持体２４を含む、初期支持体２０に形成される。切断２７は、チップを含む各ラベルと共に、複数のラベル２６を画定する。この様子は図２Ｃに示されている。
【００６５】
次いで所期支持体２０の大きな塊の部分は、図２Ｄに示すように除去される。この除去は、従来の方法、又は従来の方法の組み合わせによって実施することができる。例として、機械的矯正、研磨、乾式又は湿式化学侵食を挙げることができる。適用の第２実施例では、各ラベルの移動面は接着するために滑らかにする必要がないので、矯正は単独で用いることができる。
【００６６】
移動すべきラベル２６は選択的に取られ（図２Ｅ及び図２Ｆ参照）、破断区域は適用の第１実施例で述べられた方法の一つによって破壊される。好ましくは、破壊は、移動すべきラベル、例えばバキューム・プライヤ（vacuum plier）を扱うことのできる道具２８の圧力によって実施される。
【００６７】
次いで取られたラベル２６は、接着ブロック２０１を介して受取支持体又は最終支持体２９上に接着される。この様子は図２Ｇに示されている。最終支持体２９は有機材料とすることができる。スマートカードを作るために電子回路を受け取るよう意図されたカードとすることができる。溶媒（例えば商業用ワックス又はアセトン）によって除去することのできる接着剤の種類を選択することができる。
【００６８】
最終支持体２９に移動されたチップ２１と共になお存在する移動支持体２４の一部は、適用の第１実施例で述べた方法の一つによって除去することができる。すると図２Ｈに示す構造が得られる。
【００６９】
次いで、例えばマイクロ電子で公知の技術により金属コンタクト２０２及び２０３を形成することによって図２Ｉに示すように移動されたチップ２１に対して、技術的に補足することができる。
【００７０】
本発明の適用の第３実施例は、部分断面図である図３Ａから図３Ｅに示されている。
【００７１】
図３Ａは初期支持体として用いられる基板３０を示す。基板３０は、半導体チップが当業者に公知の技術に従って形成されたＧａＡｓ基板とすることができる。例えばＡｌｘＧａ（１−ｘ）Ａｓ内の少なくとも一つの停止層３２は、半導体チップを基板３０から分離する。この停止層（又は場合によってはこれら停止層）は、例えば乾式又は湿式化学食刻に関する停止層及び犠牲層を構成するので、移動の際により等質であるという優位点を与える。
【００７２】
適用の本実施例における半導体チップは、基本要素３１と全体を示す参照番号３４で括られた追加要素とから形成されている。したがって、停止層３２及び基本要素３１は、一組の追加要素３４が移動支持体として用いられる一方で、初期支持体の表面層を形成する。
【００７３】
図３Ｂは、初期支持体が従来の方法又は従来の方法の組み合わせによって除去されたようすを示す。例えば機械的矯正、研磨、乾式又は湿式化学侵食について触れることができる。
【００７４】
次いで移動すべきラベルは、前の実施例で述べられた方法の一つによって予備切断される。図３Ｃは、切断が構造の各自由表面から形成されたことを示す。それぞれが線状である切断３７及び３３７は、一つ又は複数の基本要素３１を含むラベル３６を画定する。切断３７及び３３７の各整列の間には破断区域が残っている。
【００７５】
移動すべきラベル３６は選択的に取られ（図３Ｄ参照）、破断区域は、適用の第１実施例で述べられた方法の一つによって破断される。好ましくは、破断は、移動すべきラベル、例えば真空やっとこを扱うことのできる道具３８の急な加圧によって実施される。
【００７６】
次いで取られたラベル３６は、分子接着によって受取支持体すなわち最終支持体３９上に接着され、道具３８は除去される。この様子は図３Ｅに示されている。最終支持体３９は、支持体上のラベル３６の分子接着を改善するために、マイクロ電子表面の準備に当てられてきた。
【図面の簡単な説明】
【００７７】
【図１Ａ】本発明に係る選択的移動方法を実施するための第１実施例を示す横断面図である。
【図１Ｂ】本発明に係る選択的移動方法を実施するための第１実施例を示す横断面図である。
【図１Ｃ】本発明に係る選択的移動方法を実施するための第１実施例を示す横断面図である。
【図１Ｄ】本発明に係る選択的移動方法を実施するための第１実施例を示す横断面図である。
【図１Ｅ】本発明に係る選択的移動方法を実施するための第１実施例を示す横断面図である。
【図１Ｆ】本発明に係る選択的移動方法を実施するための第１実施例を示す横断面図である。
【図１Ｇ】本発明に係る選択的移動方法を実施するための第１実施例を示す横断面図である。
【図１Ｈ】本発明に係る選択的移動方法を実施するための第１実施例を示す横断面図である。
【図１Ｉ】本発明に係る選択的移動方法を実施するための第１実施例を示す横断面図である。
【図１Ｊ】本発明に係る選択的移動方法を実施するための第１実施例を示す横断面図である。
【図２Ａ】本発明に係る選択的移動方法を実施するための第２実施例を示す横断面図である。
【図２Ｂ】本発明に係る選択的移動方法を実施するための第２実施例を示す横断面図である。
【図２Ｃ】本発明に係る選択的移動方法を実施するための第２実施例を示す横断面図である。
【図２Ｄ】本発明に係る選択的移動方法を実施するための第２実施例を示す横断面図である。
【図２Ｅ】本発明に係る選択的移動方法を実施するための第２実施例を示す横断面図である。
【図２Ｆ】本発明に係る選択的移動方法を実施するための第２実施例を示す横断面図である。
【図２Ｇ】本発明に係る選択的移動方法を実施するための第２実施例を示す横断面図である。
【図２Ｈ】本発明に係る選択的移動方法を実施するための第２実施例を示す横断面図である。
【図２Ｉ】本発明に係る選択的移動方法を実施するための第２実施例を示す横断面図である。
【図２Ｊ】本発明に係る選択的移動方法を実施するための第２実施例を示す横断面図である。
【図３Ａ】本発明に係る選択的移動方法を実施するための第３実施例を示す横断面図である。
【図３Ｂ】本発明に係る選択的移動方法を実施するための第３実施例を示す横断面図である。
【図３Ｃ】本発明に係る選択的移動方法を実施するための第３実施例を示す横断面図である。
【図３Ｄ】本発明に係る選択的移動方法を実施するための第３実施例を示す横断面図である。
【図３Ｅ】本発明に係る選択的移動方法を実施するための第３実施例を示す横断面図である。
【符号の説明】
【００７８】
１０，２０，３０ 初期支持体
１１，２１，３１ 要素
１２，２２，３２ 停止支持体
１３ 接着層
１４，２４，３４ 移動支持体
１６，２６，３６ ラベル
１９，２９，３９ 最終支持体
２２ 酸化ケイ素層（ケイ素層）

Claims (27)

  1. ラベル（１６，２６，３６）を初期支持体（１０，２０，３０）から最終支持体（１９，２９，３９）へ選択的に移動する方法であって、各ラベルは、マイクロ電子デバイス及び／又は光電子デバイス及び／又は音響デバイス及び／又は機械的デバイスを構成する少なくとも一つの要素（１１，２１，３１）から形成されており、前記要素は、前記初期支持体の表面層に形成されている、方法において、
    ａ）前記初期支持体（１０，２０，３０）の表面層上に移動支持体（１４，２４，３４）を固定する段階と、
    ｂ）前記表面層に対応しない前記初期支持体の一部を除去する段階と、
    ｃ）前記移動支持体及び前記表面層から形成された集合体上で前記ラベルを横方向に画定する段階であって、前記表面層の厚さに従って切断され、該切断によって、分離すべき区域を残す、前記ラベルを横方向に画定する段階と、
    ｄ）移送すべき一つ又は複数のラベル（１６，２６，３６）を捕らえ、対応する前記分離すべき区域にこれらの区域が分離するようにエネルギーを入力することによってこれらのラベルを引き剥がす段階と、
    ｅ）最終支持体（１９，２９，３９）上に、前記段階ｄ）で引き剥がされたラベル又は一組のラベルを移送して固定する段階と、
    を備えることを特徴とする方法。
  2. 請求項１記載の方法において、
    前記表面層は、前記要素（１１）を覆う接着層（１３）から形成され、
    前記段階ａ）は、前記接着層（１３）上に前記移動支持体（１４）を固定する段階を含むことを特徴とする方法。
  3. 請求項２記載の方法において、
    前記接着層（１３）は、両面接着膜、又は、接着剤、ワックス、酸化ケイ素、及びケイ素から選択された材料であることを特徴とする方法。
  4. 請求項３記載の方法において、
    前記接着剤は、ポリイミド、ＢＣＢ、エポキシ樹脂、及び感光性樹脂から選択された接着剤であることを特徴とする方法。
  5. 請求項２記載の方法において、
    前記要素（１１）を覆う前記接着層（１３）は、堆積され研磨された層であることを特徴とする方法。
  6. 請求項１記載の方法において、
    前記段階ａ）で、前記固定は、分子接着によって行われることを特徴とする方法。
  7. 請求項６記載の方法において、
    分子接着による前記固定は、熱処理によって強化されることを特徴とする方法。
  8. 請求項１記載の方法において、
    前記段階ｂ）で、前記表面層に対応しない前記初期支持体（１０，２０，３０）の一部の除去は、機械的矯正、ポリシング、乾式化学的侵食又は湿式化学的侵食、弱体化された層に沿った分断から選択された一つ又は複数の方法によって実施されることを特徴とする方法。
  9. 請求項１記載の方法において、
    前記切断は、乾式化学的食刻又は湿式化学的食刻、のこ引き、超音波、劈開、又はレーザ光線によって行われることを特徴とする方法。
  10. 請求項１記載の方法において、
    前記段階ｄ）で、捕らえることは、機械的手段、毛管現象、静電気的手段、空気圧手段及び／又は化学的手段を含む技術によって実施されることを特徴とする方法。
  11. 請求項１記載の方法において、
    前記段階ｄ）で、エネルギーの入力は、機械的エネルギー及び／又は熱エネルギー及び／又は化学的エネルギーの入力であることを特徴とする方法。
  12. 請求項１記載の方法において、
    前記段階ｄ）で、引き剥がすことは、移動すべきラベル（１６，２６，３６）に対する圧力及び吸引の効果を組み合わせることによって行われることを特徴とする方法。
  13. 請求項１記載の方法において、
    前記段階ｅ）で、固定は、分子接着又は接着によって得られることを特徴とする方法。
  14. 請求項１３記載の方法において、
    前記段階ｅ）で、固定は、接着剤、エポキシ樹脂、反応性金属層、又は非反応性金属層を用いて接着することによって得られることを特徴とする方法。
  15. 請求項１記載の方法において、
    前記段階ｅ）で、移動されたラベル（１６，２６）に対応する移動支持体（１４，２４）の一部は、少なくとも部分的に除去されることを特徴とする方法。
  16. 請求項１５記載の方法において、
    前記移動支持体（１６，２６）の一部の、少なくとも部分的な、除去は、リフトオフ技術、接着層の化学的侵食又は選択的侵食、機械的力の応用、及び弱体化された層に沿った分断から選択された一つ又は複数の方法によって実施されることを特徴とする方法。
  17. 請求項１記載の方法において、
    前記段階ｃ）で、移動支持体（１４）に、前記段階ｃ）の間前記移動支持体（１４）の剛性を維持する手段（１５）を追加することを特徴とする方法。
  18. 請求項１７記載の方法において、
    前記段階ｃ）で、前記移相支持体（１４）を固定することを可能とする手段（１５）は、少なくとも部分的に除去されることを特徴とする方法。
  19. 請求項１記載の方法において、
    前記表面層は、該表面層に対応しない初期支持体（１０，２０，３０）の一部の近くに少なくとも一つの停止支持体（１２，２２，３２）を含むことを特徴とする方法。
  20. 請求項１９記載の方法において、
    前記停止支持体もまた除去されることを特徴とする方法。
  21. 請求項１記載の方法において、
    前記段階ａ）で、マイクロ電子デバイス及び／又は光電子デバイス及び／又は音響デバイス及び／又は機械的デバイスを構成する前記要素（１１，２１，３１）は、作動条件を決定するために試験されることを特徴とする方法。
  22. 請求項１記載の方法において、
    前記段階ａ）で、前記移動支持体の固定は、前記表面層上に材料層を、該材料層が前記移動支持体を形成するように堆積することによって得られることを特徴とする方法。
  23. 請求項１記載の方法において、
    前記段階ｃ）で、切断は、前記表面層及び／又は前記移動支持体から実施されることを特徴とする方法。
  24. 請求項１記載の方法において、
    前記ラベル（１６，２６，３６）の最終支持体上に固定する前に、前記固定を改善するために表面の準備が行われることを特徴とする方法。
  25. 請求項１記載の方法において、
    前記段階ｅ）で、能動マイクロ電子デバイス又は受動マイクロ電子デバイス及び／又は光電子デバイス及び／又はセンサを構成する前記要素（１１，２１）を除去するための段階が計画されることを特徴とする方法。
  26. 請求項１記載の方法において、
    前記初期支持体（２０）がＳＯＩ型である、すなわち酸化ケイ素層（２２）と前記要素が形成されたケイ素層（２２）とを連続的に支持するケイ素基板から形成されているので、前記酸化ケイ素層は停止層として用いられることを特徴とする方法。
  27. 請求項１記載の方法において、
    前記最終支持体上に固定している間、前記ラベルは、該ラベル及び最終支持体上に予め固定されたマークを用いることによって、又は、透明材料から形成された移動支持体を用いることによって、最終支持体上に整列されることを特徴とする方法。
JP2002580377A 2001-04-03 2002-04-02 少なくとも一つの要素を初期支持体から最終支持体まで選択的に移送する方法 Expired - Fee Related JP4249490B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR0104502A FR2823012B1 (fr) 2001-04-03 2001-04-03 Procede de transfert selectif d'au moins un element d'un support initial sur un support final
PCT/FR2002/001132 WO2002082502A2 (fr) 2001-04-03 2002-04-02 Procede de transfert selectif de puces semiconductrices d'un support initial sur un support final

Publications (2)

Publication Number Publication Date
JP2004526323A true JP2004526323A (ja) 2004-08-26
JP4249490B2 JP4249490B2 (ja) 2009-04-02

Family

ID=8861875

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002580377A Expired - Fee Related JP4249490B2 (ja) 2001-04-03 2002-04-02 少なくとも一つの要素を初期支持体から最終支持体まで選択的に移送する方法

Country Status (11)

Country Link
US (1) US6959863B2 (ja)
EP (1) EP1386346B1 (ja)
JP (1) JP4249490B2 (ja)
KR (1) KR100878059B1 (ja)
CN (1) CN1322575C (ja)
AT (1) ATE301332T1 (ja)
DE (1) DE60205358T2 (ja)
FR (1) FR2823012B1 (ja)
MY (1) MY124843A (ja)
TW (1) TWI255486B (ja)
WO (1) WO2002082502A2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015531540A (ja) * 2012-09-07 2015-11-02 ソイテックＳｏｉｔｅｃ 選択された界面に沿って少なくとも２つの基板を分離するための方法

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6682955B2 (en) * 2002-05-08 2004-01-27 Micron Technology, Inc. Stacked die module and techniques for forming a stacked die module
US6794273B2 (en) * 2002-05-24 2004-09-21 Fujitsu Limited Semiconductor device and manufacturing method thereof
PT1568071T (pt) * 2002-11-29 2019-06-17 Fraunhofer Ges Forschung Pastilha com camada de separação e camada de suporte e seu processo de fabrico
US7056810B2 (en) 2002-12-18 2006-06-06 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor apparatus, and semiconductor apparatus and electric appliance
WO2005048363A2 (en) * 2003-11-12 2005-05-26 Cree, Inc. Methods of processing semiconductor wafer backsides having light emitting devices (leds) thereon and leds so formed
GB2412786A (en) * 2004-03-24 2005-10-05 E2V Tech Uk Ltd Method and apparatus for manufacturing chip scale components or microcomponents
FR2871291B1 (fr) * 2004-06-02 2006-12-08 Tracit Technologies Procede de transfert de plaques
FR2877142B1 (fr) * 2004-10-21 2007-05-11 Commissariat Energie Atomique Procede de transfert d'au moins un objet de taille micrometrique ou millimetrique au moyen d'une poignee en polymere.
CN100383929C (zh) * 2005-02-01 2008-04-23 矽品精密工业股份有限公司 一种半导体处理制程
WO2006121906A1 (en) * 2005-05-10 2006-11-16 Dow Corning Corporation Sub-micron decal transfer lithography
US7779522B2 (en) * 2006-05-05 2010-08-24 Fujifilm Dimatix, Inc. Method for forming a MEMS
US20070257580A1 (en) * 2006-05-05 2007-11-08 Fujifilm Dimatix, Inc. Polishing Piezoelectric Material
US8201325B2 (en) * 2007-11-22 2012-06-19 International Business Machines Corporation Method for producing an integrated device
US7927975B2 (en) 2009-02-04 2011-04-19 Micron Technology, Inc. Semiconductor material manufacture
JP5637136B2 (ja) * 2009-07-07 2014-12-10 株式会社村田製作所 弾性波デバイスおよび弾性波デバイスの製造方法
US20110012239A1 (en) * 2009-07-17 2011-01-20 Qualcomm Incorporated Barrier Layer On Polymer Passivation For Integrated Circuit Packaging
US8630326B2 (en) 2009-10-13 2014-01-14 Skorpios Technologies, Inc. Method and system of heterogeneous substrate bonding for photonic integration
US8735191B2 (en) 2012-01-04 2014-05-27 Skorpios Technologies, Inc. Method and system for template assisted wafer bonding using pedestals
US9922967B2 (en) 2010-12-08 2018-03-20 Skorpios Technologies, Inc. Multilevel template assisted wafer bonding
WO2014020387A1 (en) 2012-07-31 2014-02-06 Soitec Methods of forming semiconductor structures including mems devices and integrated circuits on opposing sides of substrates, and related structures and devices
CN103009387B (zh) * 2012-12-20 2016-05-04 华南理工大学 一种液滴微操作机械手及控制方法
KR20220075241A (ko) * 2014-08-05 2022-06-07 쿨리케 & 소파 네덜란드 비.브이. 쉬운 조립을 위한 초소형 또는 초박형 개별 컴포넌트의 구성
US9209142B1 (en) * 2014-09-05 2015-12-08 Skorpios Technologies, Inc. Semiconductor bonding with compliant resin and utilizing hydrogen implantation for transfer-wafer removal
CN108431971B (zh) * 2015-12-23 2021-07-27 歌尔股份有限公司 微发光二极管转移方法及制造方法
US9887119B1 (en) * 2016-09-30 2018-02-06 International Business Machines Corporation Multi-chip package assembly
WO2021138794A1 (en) * 2020-01-07 2021-07-15 Yangtze Memory Technologies Co., Ltd. Methods for multi-wafer stacking and dicing

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5244818A (en) * 1992-04-08 1993-09-14 Georgia Tech Research Corporation Processes for lift-off of thin film materials and for the fabrication of three dimensional integrated circuits
JPH0778795A (ja) * 1993-09-07 1995-03-20 Nec Yamaguchi Ltd ダイシング装置
JPH07105285A (ja) 1993-10-06 1995-04-21 Fuji Electric Co Ltd 製造ライン稼動状況モニタリングシステム
JPH07106285A (ja) * 1993-10-08 1995-04-21 Oki Electric Ind Co Ltd 半導体製造方法
US5391257A (en) * 1993-12-10 1995-02-21 Rockwell International Corporation Method of transferring a thin film to an alternate substrate
JP3438369B2 (ja) * 1995-01-17 2003-08-18 ソニー株式会社 部材の製造方法
JP3197884B2 (ja) * 1995-05-18 2001-08-13 株式会社日立製作所 実装方法
US6027958A (en) * 1996-07-11 2000-02-22 Kopin Corporation Transferred flexible integrated circuit
US6013534A (en) * 1997-07-25 2000-01-11 The United States Of America As Represented By The National Security Agency Method of thinning integrated circuits received in die form
FR2781925B1 (fr) * 1998-07-30 2001-11-23 Commissariat Energie Atomique Transfert selectif d'elements d'un support vers un autre support
US6036809A (en) * 1999-02-16 2000-03-14 International Business Machines Corporation Process for releasing a thin-film structure from a substrate
EP1041620A3 (en) 1999-04-02 2005-01-05 Interuniversitair Microelektronica Centrum Vzw Method of transferring ultrathin substrates and application of the method to the manufacture of a multi-layer thin film device
DE19921230B4 (de) * 1999-05-07 2009-04-02 Giesecke & Devrient Gmbh Verfahren zum Handhaben von gedünnten Chips zum Einbringen in Chipkarten
US6214733B1 (en) * 1999-11-17 2001-04-10 Elo Technologies, Inc. Process for lift off and handling of thin film materials

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015531540A (ja) * 2012-09-07 2015-11-02 ソイテックＳｏｉｔｅｃ 選択された界面に沿って少なくとも２つの基板を分離するための方法

Also Published As

Publication number Publication date
DE60205358D1 (de) 2005-09-08
WO2002082502A2 (fr) 2002-10-17
TWI255486B (en) 2006-05-21
FR2823012B1 (fr) 2004-05-21
MY124843A (en) 2006-07-31
EP1386346A2 (fr) 2004-02-04
KR20030090706A (ko) 2003-11-28
JP4249490B2 (ja) 2009-04-02
DE60205358T2 (de) 2006-07-06
FR2823012A1 (fr) 2002-10-04
CN1513204A (zh) 2004-07-14
US6959863B2 (en) 2005-11-01
EP1386346B1 (fr) 2005-08-03
KR100878059B1 (ko) 2009-01-14
CN1322575C (zh) 2007-06-20
WO2002082502A3 (fr) 2003-11-06
US20040104272A1 (en) 2004-06-03
ATE301332T1 (de) 2005-08-15

Similar Documents

Publication Publication Date Title
JP4249490B2 (ja) 少なくとも一つの要素を初期支持体から最終支持体まで選択的に移送する方法
US7060590B2 (en) Layer transfer method
EP1301432B1 (en) Method of fabricating devices incorporating microelectromechanical systems using uv curable tapes
KR100933897B1 (ko) 분리가능 기판 또는 분리가능 구조체 및 그 생산방법
EP1378004B1 (fr) Procede de realisation d'un substrat demontable a tenue mecanique controlee
KR20030093359A (ko) 박막 및 그 제조방법
KR101148052B1 (ko) 기판의 준비 및 어셈블링 방법
JP2005532674A (ja) エレメントを基板から基板へ移設する方法
JP2008517474A (ja) ポリマーハンドルを用いてマイクロメートル級またはミリメートル級のサイズの少なくとも１つの対象物を運搬するための方法
JP4854958B2 (ja) 仮支持部材除去を伴う基板の製造方法並びにそのための基板
CN111834278A (zh) 光器件层的移设方法
JP5888842B2 (ja) 埋め込み型脆化層が分割によって暴露された表面から基板を超音波平坦化する方法
JP4586156B2 (ja) 層移載方法
JP4468107B2 (ja) 半導体装置の製造方法、半導体装置及び半導体回路基板
JP2576250B2 (ja) 薄膜素子形成方法及び薄膜素子構造
JP2001326195A (ja) 半導体チップおよびその製造方法ならびに実装方法
CN115280487A (zh) 用于制造堆叠结构的方法
JPH03185852A (ja) 半導体装置の製造方法
JPH02168617A (ja) はり合せ基板の未接着部の薄膜の除去方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050208

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071106

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20080206

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20080214

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080507

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080603

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20080903

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20080910

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081128

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081219

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090115

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120123

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4249490

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130123

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140123

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees