TWI255486B - Process of selective transfer of at least one element from an initial support to a final support - Google Patents

Process of selective transfer of at least one element from an initial support to a final support Download PDF

Info

Publication number
TWI255486B
TWI255486B TW091106745A TW91106745A TWI255486B TW I255486 B TWI255486 B TW I255486B TW 091106745 A TW091106745 A TW 091106745A TW 91106745 A TW91106745 A TW 91106745A TW I255486 B TWI255486 B TW I255486B
Authority
TW
Taiwan
Prior art keywords
support
layer
transfer
stage
label
Prior art date
Application number
TW091106745A
Other languages
English (en)
Inventor
Christophe Figuet
Bernard Aspar
Vincent Blet
Original Assignee
Commissariat Energie Atomique
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat Energie Atomique filed Critical Commissariat Energie Atomique
Application granted granted Critical
Publication of TWI255486B publication Critical patent/TWI255486B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68368—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01094—Plutonium [Pu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0201—Separation of the wafer into individual elements, e.g. by dicing, cleaving, etching or directly during growth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0201—Separation of the wafer into individual elements, e.g. by dicing, cleaving, etching or directly during growth
    • H01S5/0202—Cleaving
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/0215—Bonding to the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/0217—Removal of the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Thin Film Transistor (AREA)
  • Die Bonding (AREA)
  • Led Device Packages (AREA)
  • Dicing (AREA)
  • Micromachines (AREA)
  • Soundproofing, Sound Blocking, And Sound Damping (AREA)

Description

1255486 A7 __B7_ 五^發明説明（1 ) — ^ — 技術範疇 本發明係有關於一種將一或數個所謂標藏的構件從一 製造支承件選擇性地移轉至一接收支承件。 特定言之，係有關於部份完成或完全完成的半導體曰 片從製造處的起始基材移轉至可接受微電子技術處理之 新基材（或接收基材）。 本發明特別可使吾人能夠將已經過電子測試之S曰片 (警如1平方公厘或1平方公分面積的晶片）從其起始基材移 轉至由經處理或未經處理的半導體材料、透明材料（譬如玻 璃）、一軟或剛性支承件（譬如塑膠）或一陶瓷製支承件等一 支承件。譬如，亦可使吾人能夠將譬如垂直共振腔面射雷 射（VCSEL)或小件的III-V半導體等光電組件從其根據微電 子技術製備之小矽板上的起始基材進行移轉，藉以獲得矽 上的III-V半導體構件。 亦可適合以膠劑將經過電子測試及依需要縮減之電子 電路移轉至一塑膠卡上藉以製造智慧卡。 先則技術*的描述 已經存.在數種將半導體晶片或晶片組移轉至一接收支 承件之方法，可引用所謂“磊晶移除（epitaxial lift off)，，、有 機或確物性膠接（藉由分子性黏附）之技術；以及所謂‘‘覆 晶·’技術。後者方法並不能夠讓吾人像前兩種方法般地處理 個別小尺寸或極細的組件。 已經對於多種材料熟知礦物性膠接或分子性黏附技 街’分子性黏附係包括兩種不同類型的膠接：吸收性膠接及 衣紙張尺度適用中國g家標準（〇is) Α4規格（210X297公爱·） 4 ......— —— (請先閲讀背面之注意事項再填寫本頁) 訂— 1255486 A7 B7 五、發明説明（2 (請先閱讀背面之注意事项再填寫本頁) 斥水性膠接。在吸收性膠接中，膠接係來自於一結構表面 上的-0H根朝向氧化石夕中Si-0-Si鍵的組態之交互作用的變 化’此類型交互作用具有強烈的相關力量，室溫處於1 〇〇 毫焦耳/平方公尺左右的膠接能量係在30分鐘4〇〇艺退火之 後達到500毫焦耳/平方公尺。在斥水性膠接中，膠接係來 自於結構表面上的-H或-F根朝向矽黏附中的si-Si鍵之交 互作用的變化，此膠接能量在到達5〇〇至6〇〇°C左右之前係 比吸收性膠接更微弱’膠接能量一般係取決於W.p.瑪撒拉 (Maszara)等人在 1988 年 11 月 15 曰 J.Appl.Phys.64(10)第 4943 至 4950 頁中的 “Bonding of silicon wafers for siliCOn-on-insulator(矽晶絕緣體之矽晶圓黏合），，所揭示的 刃片法。 吾人能夠藉由控制膠接能量來達成可逆性分子黏附， 如FR-A-2 781 925文件所揭示，在移轉支承件上可具有低 的分子黏附能量，且待移轉構件可在接收支承件上經過處 理而具有比移轉支承件更強的黏附能量，所以吾人能夠在n 之間選擇性地移轉一構件。此文件中，在待移轉構件與移 轉支承件之間係具有比構件及接收支承件更低的黏附能 量。然而，依據表面處理及所使用材料，構件與接收支承 件之間膠接期間獲得之能量係為室溫下介於〇至2〇〇毫焦耳 /平方公尺的黏附能量。待移轉構件與移轉支承件之間的結 合能因此係低於200毫焦耳/平方公尺，此文件描述的方法 並不能夠移轉強力黏附在移轉支承件上譬如處於超過2〇() 毫焦耳/平方公尺的能量之構件。
1255486 A7 ______B7 _ 五、發明説明（3 ) ----------------#----- (請先閱讀背面之注意事項再填寫本頁) FR-A-2 796 491號中揭露：將位於一先前膠接的移轉支 承件上之個別處理的晶片移轉至一最終支承件上。藉由完 全貫穿通過移轉支承件之開口，在移轉支承件上個別地處 理這些晶片。藉由一機械性（譬如藉由錐針）、化學性或氣 動作用或其組合，吾人能夠將一晶片與移轉支承件切斷連 接並黏附在接收.支承件上。此方式可適用於一晶片在移轉 支承件上之低黏附、以及接收支承件上之強力黏附。其中 需要製備一種經過調控能夠選擇各個待移轉構件之特殊移 轉支承件。此外’其與諸如“揀放（pick and place)，，設備等 標準微電子設備並不相容。 #- US-A-6,027,958號及 WO-A-98/02921 號中揭示：移轉在 SOI基材上處理的細微構件將可增加積體密度並使組件更 加強固。首先，藉由常用的微電子技術來製造組件；然後 以一金屬沉積聯結在一起。根據該方法，待移轉構件係黏 附在一移轉支承件上，此移轉支承件已藉由一黏劑材料沉 積有一化學阻止層，取出起始支承件以露出阻止層，然後， 組件係集體接合在一接收支承件上，然後取出移轉支承件。 此方法能夠使吾人將一組組件以一薄層移轉往一接收 支承件，因此為一種集體性方法，此移轉方法中，組件以 一可供吾人處理用的厚支承件保持在一起，個別組件因為 永遠接觸到組件之厚基材（起始基材、移轉支承件 '接收支 承件）所以絕對不會與其他組件分離，此方法無法在薄層中 選擇性地移轉一構件。 胃 所謂“磊晶移除”的技術使得吾人能夠以個別方式移轉 衣紙張&度適用中國國家標準（CNTS) A4規格（210X297公爱) '"""" --------β 1255486 A7 __ B7_ 五、發明説明（4 ) 一組件，第一步驟係利用磊晶製造待移轉組件（對於簡單移 轉請見美國專利4,883,561號），可將磊晶層倒置（雙重移轉 請見美國專利5,401，983號）。在形成構成組件的所有層之 前，將一犧牲層磊製在成長基材上，以微影蝕刻來界定標 籤。一樹脂沉積在標籤上產生曲線並提供凹形結構以復原 下方的雕刻並排空侵襲的殘留物，然後以濕程序化學性侵 襲此犧牲層。因為蟲晶層形成的膜係由樹脂提供曲線，膜 逐漸下彎，使得侵襲溶液能夠穿透膜與基材之間形成的裂 縫。當結束侵襲時，藉由真空钳取回此膜然後移轉至一目 標基材上（見美國專利4,883,561號）或一移轉支承件上（見 美國專利5,401，983號）。移轉之後，以化學方式移除樹脂； 然後，移轉至接收基材上的標籤係受到加壓熱處理以移除 困在介面中的氣體。 此技術中，犧牲層係為一磊製層，因此稱為“磊晶移 除'構件可個別或集體移轉至一移轉支承件上且可在一接 收支承件上藉由凡德瓦力呈獨立狀，然後在移轉支承件已 移除之後重新點燃。此技術的優點在於可取回起始基材， 但由於犧牲層的側向下方雕刻，所移轉晶片的尺寸有其限 制，E·雅布隆諾維區（E.YABLONOVITCH)等人在1990年 Appl.Phyys.Lett.56(26)的第2419頁提及一種2公分x4公分 的最大尺寸及很長的侵襲時間，對於低侧向尺寸（小於1公 分）之最大速度為0·3公厘/小時。並且，因為侵襲速度係取 決於針對侵襲殘留物排放之移轉構件的曲線，故將可移轉 組件的厚度限制為4.5微米（請見Κ·Η·寇洪 本紙張尺度適用中國國家標準（CNS) Α4規格（210X297公釐） -----------------------¥------------------、可................埠 (請先閲讀背面之注意事項再填寫本頁) 1255486 A7 _B7_ 五、發明説明（5 ) (K.H.CALHOUN)等人在 IEEE photon Technol.Lett·的文 件，1993年2月）。 向來習知此種“移除’’技術（譬如，請見美國專利 3,943,003號）’此技術係包括將一厚感光樹脂沉積在一基材 上，在希望沉積一種常為金屬的材料之地點將樹脂露出及 開啟。藉由一種冷沉積方法（通常以粉碎方式）在基材整個 表面上沉積此材料，所沉積的材料實際上僅黏附至樹脂已 開啟的地點，此樹脂隨後溶於一溶劑（譬如丙中，且僅 留下材料的黏附部份。 其他方法揭露於EP-A-1 041 620號中，藉以能夠將薄 晶片移轉至一主支承件上，這些方法係依據晶片的個別處 理’晶片逐一膠接在一移轉支承件上、且個別變薄然後移 轉至一主支承件上，變薄然後從基材個別移轉之過程並非 一種集體處理。 本發明之目的係將較佳位於薄均質性或異質性層中之 標籤（亦即一構件或一組構件）從一可能身為製造支承件的 起始支承件選擇性地移轉至一最終支承件。特定言之，吾 人藉以能夠移轉可能由任何半導體材料製造之電子晶片， 其可為一或數種VCSEL類型雷射、一或數種腔内光偵測 器、或光偵測器與雷射之一組合。其亦可為一或數個電子 構件、智慧卡用電路、薄膜電晶體、記憶體元件、或與光 電、電子或機械（MEMS)功能之一組件組合。 本發明可將一由一或數個在一製造基材（譬如GaAs或 InP)上經過電子製造及測試的VcSEL雷射所構成之晶片移 本紙張尺度適用中國国家標準（CNS) Α4規格（21〇><297公爱） .g - ------------——#…… (請先閲讀背面之注意事項再填寫本頁) •訂， 1255486 五、發明説明（6 ) 轉至一石夕上製成的讀取與定址電路。另一應用中，本發明 可將光電組件移轉至一僅有一種光學功能（譬如玻璃波導） 的接收支承件上，亦可將一電子電路所製成的一半導趙構 件移轉至-接收支承件上，此接收支承件係用於處理孽如 智慧卡等電子電路所執行之功能，此移轉具有數項優點且 主要優點係為：藉由磊晶、沉積或微電子所用的任何其他方 式’將一基材上無法達成之一電子或光學或光電或機械功 能與所需要的性質予以整合。 顯然，由於出現結構性缺陷，無法達成具有一種可防 止電特徵與光學特徵劣化的性質之大幅的聯結參數差異 (數百項中有數項）之組件的遙晶成長。其他領域中，顯然， 吾人無法藉由微電子程序將組件製作在塑膠支承件上，首 先疋因為塑膠支承件無法承受使用溫度，再者因為其本身 性質即與半導體業前端階段的清潔標準不相容。 此外，本發明使吾人能夠以分子性黏附採用與前端相 容的一接合件將一薄組件聯結在一支承件上，所以吾人譬 如可在以諸如高溫等程序進行移轉之後處理組件。譬如， 利用此方式’吾人可重新進行一蠢晶或進行組件與支承件 之間的連接。 標藏的移轉亦可使得吾人不再受到可在其上製作組件 的基材之間的直徑差異所困擾，特定言之，相較於其中僅 使用所移轉的特定區來製造組件之一完整的板移轉，上述 方式可具有有限的起始材料損失。 移轉所製造組件的標藏之另一項優點係為能夠移轉一 衣紙乐尺度適用中國國家標準（CNS) A4規格（210X297公釐） 9 - (請先閲讀背面之注意事項再填寫本頁) 1255486 A7 ____ _B7_ 五、發明説明（7 ) 經過電子測試的電路，因此僅移轉良好的組件。 此外’移轉變薄組件將具有降低垂直阻礙、降低這些 組件的重量、甚且使其較強固之優點。但薄層或膜的移轉 因為具有小尺寸難以操作所以並不容易，為了利於操作， 最好使用一作為可供操縱這些膜的增強剛性件之移轉支承 件’以免在束限下彎曲變形或甚至破裂。所謂增強剛性件 係指具有可防止預切區產生破裂的剛性、可支承晶片組、 及防止待移轉標籤或構件產生分割及/或折斷及/或破裂之 任何有機或礦物性支承件，此增強剛性件譬如可為一具有 200微米最小厚度的單晶性矽板（〇〇1)，亦可由玻璃或任何 譬如在可見光、紅外線或紫外線中呈現透明的材料所製 成，特定言之，如此可將晶片對準在支承件上，亦可處理 黏附層（譬如可以紫外線硬化的膠）。 用以移轉標籤的增強剛性件係可為微電子常用的一支 承件（單晶性或多晶性基材、玻璃等）或諸如對於紫外線敏 感的塑膠膜、雙面膜、可拉伸膜、鐵弗龍®(Tefl〇n⑧)膜等 其他支承件’其亦可為這些不同支承件之一組合物藉以更 良好地利用其性質。 增強剛性件必須此夠處理晶片組以在集體性階段期間 進行移轉，必須能夠在所有製備構件令選擇性釋放一個構 件’因此，在所移轉構件的所有或部份層中以及全部或部 份的增強剛性件上產生一預切，藉此維持住保有整體性的 一區，譬如可能局部性供應機械能及/或熱能及/或化學能 藉以選擇性分離所移轉構件。 衣紙張尺度適用中國國家標準（CNS) A4規格（210X297公釐） 10 -i::#…： (請先閲讀背面之注意事項再填寫本頁) -訂- 1255486 A7 __ B7 五、發明説明（8 ) 本發明之目的亦為提供一種合乎經濟的移轉構件之方 法。 本發明之目的係有關於一種將標籤從一起始支承件選 擇性地移轉至一最終支承件之方法，其中由至少一構件所 製成的各標籤係為一微電子及/或光電及/或聲音及/或機械 元件的一部份，·製作在起始支承件的一表面層中之構件以 及方法係包括以下階段: a) 將一移轉支承件固定在起始支承件的表面層上； b) 消除並不對應於表面層之起始支承件的部份； c) 在移轉支承件及表面層製成的地點，依據表面層的 厚度而切割藉以側向界定標籤，此切割留下可破裂的區； d) 握持一或數個待移轉的標籤，並將能量輸入相對應 之可破裂Q中加以撕開’此能量輸入使得這些區破裂； e) 將步驟d)中撕開的標藏或標箴組移轉及固定至最終 支承件上。 吾人必須瞭解，對於構成的構件而言，在移轉之前或 之後可處理或使用最少一層材料，此材料可選自包括下列 各物之群組：半導體材料（Si、SiC、GaAs、InP、GaN、 HgCdTe)、壓電物質（LiNb03、LiTa03)、熱電體、鐵電體、 磁性甚或絕緣材料。 若表面層額外由一覆蓋住該等構件的黏附層所構成， 則階段a)可能包括將移轉支承件固定在黏附層上。黏附層 係可為一雙面黏劑膜、或為選自包括下列各物之群組之一 種材料：譬如聚合物型膠（譬如聚醯亞胺、BCB、環氧樹脂 本紙張尺度適用中S國家標準（CNS) A4規格（210X297公釐） 11 (請先閲讀背面之注意事項再填寫本頁) .裝· 訂· 線- 1255486 A7 -— —__B7_ 五、發明説明（9 ) 型或感光型樹脂）等膠、一蠟、氧化矽（譬如S〇g
、PECVD 或熱型）及矽。若復蓋住構件，則可為一經沉積及拋光的層。 階段a)中，可藉由分子性黏附達成固定，其中以一熱 處理來增強分子性黏附。 階段b)中，可藉由選自包括下列各物之群組之一或數 種方法來消除不對應於表面層之起始支承件的部份：機械 矯正、拋光、乾或濕化學侵襲、沿著一弱化層破裂。 1¾丰又c)中’可藉由乾或濕化學雕刻、鋸割、超音波、 劈切或雷射束來達成切割。 1¾段d)中’可藉由機械裝置、毛細管、靜電裝置、或 較佳以氣動（譬如吸取）及或化學裝置來達成握持。 階段d)中，能量輸入可為一種機械能及/或熱能及/或化 學能輸入，可合併使用壓力及吸取對於待移轉標籤之效果 加以撕開。 階段e)中’最好藉由分子性黏附或膠接來獲得固定， 藉由膠、環氧樹脂或一反應性或非反應性金屬層來達成膠 接。 階段a)之後，可移除且至少部份地移除對應於所移轉 仏藏或移轉標藏組之移轉支承件部份，可藉由選自包括下 列各物之群組之一或數種方法達成移除：移除技術、黏附層 的化學侵襲或選擇性侵襲、施加機械力及沿著一弱化層裂 開。譬如藉由生成微腔穴及/或離子植入產生的氣態微泡、 或譬如藉由出現一埋設多孔層或藉由任何其他能夠將表面 層與起始支承件分離之裝置來獲得弱化層。 衣紙張尺度適用中國國家標準（CNS) Α4規格（210Χ297公着） 12 (請先閱讀背面之注意事項再填寫本頁) 訂· 1255486 A7 B7 五、發明説明（l〇 ) 在階段C)之前，添加移轉支承件作為能夠在階段勻期 間維持支承件的剛性之裝置。在階段0之後，可至少部份 地移除此等用於增加移轉支承件的剛性之裝置。 這些裝置可機械性彎曲變形，藉由彎曲可更容易在破 裂區中產生破裂，這些裝置亦可為塑膠膜。 表面層可包括至少一個阻止層，此阻止區係與不對應 於表面層之起始支承件部份相鄰，亦可移除此阻止層。 階段a)之前，可測試該構成一微電子及/或光電及/或聲 音及/或機械元件之構件，以評估其工作條件。 又a)中’可將一層材料沉積在表面層上藉以固定住 移轉支承件，該層材料係形成移轉支承件。 階段c)中，可從表面層及/或從移轉支承件產生切割。 在標戴固定至起始支承件之前，可作一表面準備以改 良固定（清潔、移除一犧牲層、拋光）。在固定起始支承件 時’可利用標蕺及支承件上的預製標記或較佳利用一透明 材料製成的移轉支承件，將標藏另外對準於該支承件上。 階段e)之後，可計畫一項揭露該構成一主動或被動微 電子元件及/或光電及/或一感測器的構件之階段。 若起始支承件為SOI型，亦即由連續支承一氧化矽層 及其中製作有該構件的一矽層之一矽基材所構成，則氧化 矽層係作為一阻止層。 選式簡覃説明 可由圖式及下列非限制性範例的描述來更清楚地瞭解 本發明及其他優點及特殊處，其中： 13 (請先閱讀背面之注念事項再填寫本頁) 表紙張尺度適用中國國家標準（CNS) A4規格（210X297公釐〉 1255486 A7 -------- 87__—_ 五、發明説明（U ) " ~' — 第1A至1J圖為顯示用於實行根據本發明選擇性移轉 方法的第一範例之橫剖視圖； 第2A至21圖為顯示用於實行根據本發明選擇性移轉 方法的第二範例之橫剖視圖； 第3A至3E圖為顯示用於實行根據本發明選擇性移轉 方法的第三範例之橫剖視圖。 登明施用模式的詳細描诚 一般而言，此方法係應用於以微電子及/或光電技術部 伤或7C全製作在基材上之構件，構件可能製作於一或數個 化學阻止層上’且可能在其起始支承件上受到一電性測試。 若存在強烈的表面拓樸結構，可以材料沉積、然後化 學機械拋光或以一種足夠平坦而不需後續拋光之材料來充 填容積，藉以進行一表面拋光。若充填材料具有足夠厚度 及剛性，其亦可實行增強剛性的功能並可構成移轉支承 件’此外亦可視需要實行一黏附功能。 可使用下列不同技術將移轉支承件固定在起始支承件 上··分子性黏附、膠、環氧樹脂等。當具有平坦的接觸表面 時，特別適合採用分子性黏附。一黏附層可有效地將表面 層固定在移轉支承件上，可由選自包括下列各物之群組之 一種材料製成：一雙面黏劑膜、諸如聚合物型（聚醯亞胺、 BCB '環氡樹脂或感光樹脂）等膠、蠟、玻璃、沉積或熱性 旋塗玻璃矽氧化物。 可藉由一種典型的揀放技術或可固持住標籤並局部導 入能量使得待移轉標蕺破裂之任何其他技術來達成標籤的 14 尽纸張尺度適3中國國家標準（CNS) A4規格（210X297公釐） 1255486 A7 B7 五、發明説明（12 ) 握持。最好，以一種可吸住此標籤並施壓使之與其他標籤 分離的工具來操縱標籤，此工具可將撕下的標籤移轉至最 終支承件上。 較佳，移轉支承件係為一種使用於微電子之基材而且 不昂貴，譬如為單晶性或多晶性矽、玻璃、藍寶石··.等。 元件可製作於由數個阻止層所構成之一起始支承件 φ 上’使用數個阻止層可有利地弄平起始支承件化學侵襲所 形成的表面，使用數個阻止層亦可移除待移轉標籤以及可 能包括移轉支承件在垂直弱化時產生之粒子。 施用本發明的第一範例係顯示於身為部份剖視圖之第 1A至1J圖中。 第1A圖顯示一譬如GaAs材質之基材10,其作為一起始 支承件且在其上依據此技藝習知的技術製作半導體晶片 (Π )(譬如光電或微電子組件）。晶片11係由至少一阻止層 12(譬如AlxGa(lx)As材質）與起始支承件的其餘部份分離。 譬如，對於乾或濕化學雕刻而言，此阻止層因為形成一阻 止層及一犧牲層，所以在移轉時可提供更好的均質性。 如第1B圖所示，將包括晶片11的基材表面10加以整平 而得以膠接在一移轉支承件上，可藉由沉積或分散一層13 來獲得此操作，此層13可由膠、環氧樹脂或一諸如玻璃、 二氡化矽或矽等礦物材料製成。層13可能需要進行平面 化，阻止層12、構件或半導體晶片11及層13係形成起始支 承件的表面層。 第1C圖中，一移轉支承件14係膠接在層π的自由面 (請先閲讀背面之：;x意事项再填寫本頁) -裝丨 訂— ··線，
15 1255486 A7 ________B7_ 五、發明説明（I3 ) 上，層13若為一環氧樹脂層則進行聚合作用，層13若為一 碟物層，則一熱處理可對於移轉支承件14增加黏附能量。 第1D圖顯示已經移除了起始支承件1 〇(精確言之係為 起始支承件中不對應於表面層之部份），可藉由下列一種典 型方法或典型方法之組合來達成此移除：機械矯正、拋棄或 乾或濕化學侵襲。在組件完成前，基材可能已在深度方向 受到離子植入或氣體所弱化，然後可輸入機械能以產生基 材薄層的分離（請見文件FR-2 748 851號）。 如第1E圖所示，一增強剛性件15係固定在移轉支承件 14的自由面上，此增強剛性件丨5可為一切割支承件，然後 以切割17垂直預切此等待移轉標藏，一待移轉標籤16係包 括至少一個晶片11，在層12及13中完全進行標蕺的預切， 在移轉支承件14中則部份進行標籤的預切。預切將留下可 在移轉支承件中破裂的區，可藉由化學雕刻、圓形鑛、盤 形鋸、螺鋸或超音波產生此預切。依據應用的不同，可在 移轉至最終支承件之前或之後製成元件。 阻止層12的自由面係經過化學處理藉以消除可能在先 前操作期間出現使此面不適合分子性黏附之粒子及污染元 素。若已計畫具有數個阻止層，可用乾或濕方法或甚至用 機械化學抛光以化學方式移除一或數個阻止層，藉以同時 移除出現在表面上的污染物。並且，因為增強剛性件1 5 (見 第1E圖）不一定與一表面在分子性黏附時所需要的化學處 理相容，可如第丨!：圖所示在剛剛構成切割17之後即移除增 強剛性件15。 衣紙法尺度適用中國國家標準（CNS) A4規格（210><297公爱） ---------- (請先閲讀背面之注意事項再填寫本頁) 、订— 16 1255486 五、發明説明（μ ) 然後選擇性地揀取待移轉的標籤16(見第1G及1H 圖），破裂區係在壓力、真空吸取、壓力及真空吸取的工序、 壓力及壓力釋放的工序、真空吸取及真空釋放的工序之下 而破裂。較佳藉由一工具18驟然施壓而產生破裂，故能夠 操縱待移轉標籤，工具18譬如為具有配合晶片尺寸的空鉗 件。 如第II圖所示，移除的標籤16隨後藉由分子性黏附固 定至一最終支承件19上。最終支承件19可能已接受譬如吸 收型化學清潔或機械化學拋光等微電子表面製備而能夠進 行標籤16之分子性黏附。 隨後以下方雕刻來移除層13的材料，使得連同標籤的 其餘部份一起移轉之部份的移轉支承件產生分離。亦可由 剪切來移除此部份的移轉支承件，隨後可藉由化學侵襲來 移除層13的材料’吾人藉此獲得第ij圖所示之結構。 本發明的第二施用範例係顯示於身為部份剖視圖之第 2A至21圖中。 第2A圖顯示作為起始支承件之一基材，基材2〇係為由 一作為化學阻止層的二氧化矽層22、以及已依此技藝習知 技術製成的一薄矽層所構成之S0I基材。二氧化矽層22及 薄矽層係構成起始支承件的表面層。 此範例中，預定以一種選擇性方式來移轉晶片21(譬如· 微電子元件、TFT電晶體定址電路），如第2B圖所示，晶片 21的自由表面則與一移轉支承件24獨立無關。移轉支承件 24係勝接在晶片21的自由表面上而不出現額外的_層。 衣紙張尺度適用中國國家標準（CNS) A4規格（21〇x297公董） 17 -
---------------------:裝—— (請先閱讀背面之注意事項再填寫本頁) >tr· :線- 1255486 A7 ____B7___ 五、發明説明（IS) 藉由選自包括下列各物之群組之切割方法在起始支承 件20中並包括在二氧化矽層22及薄層中且部份在移轉支承 件24中產生切割27並留下破裂區：機械切割、雷射切割、部 份劈切、產生缺陷、劈切引發。切割27可劃定標籤26使各 標籤包括一晶片，如第2C圖所示。 然後如第2D圖所示移除起始支承件20的大部份，可藉 由譬如下列一種典型方法或典型方法之一組合來進行此移 除··機械端正、拋光、乾或濕化學侵襲。此第二施用範例中， 因為各標籤的移轉面不需平坦即可膠接，所以可單獨使用 端正。 藉由第一施用範例中提及之一種方法來選擇性楝取待 移轉標籤26(見第2E及2F圖）並使破裂區破裂。較佳，藉由 一譬如真空鉗等工具28的壓力來產生破裂，故能夠操縱待 移轉標藏。 然後所揀取的標籤26係經由一膠塊2〇 1膠接在一接收 支承件或最終支承件29上，如第2G圖所示。最終支承件29 可為一種有機材料，其可為預定用於接收一電子電路以構 成智慧卡之卡，可選用可由一溶劑（譬如市售蠟或丙酮）移 除之一種類型的膠。 可藉由第一施用範例提及之一種方法來移除移轉至最 終支承件29上之晶片21仍出現的移轉支承件24部份，吾人 藉此獲得第2H圖所示之結構。 然後可在如第21圖所示移轉之晶片21上製作一種技術 性補充部，譬如藉由一種微電子習知技術來製造金屬接觸 表紙張尺度適用中g國家標準（CNS) A4規格（21〇><297公釐） 18 -----------------#----- (請先閱讀背面之注意事項再填寫本頁) •訂| 五、發明説明（l6) 部202及203 。 施用本發明的第三範例係顯示於身為部份剖視圖之第 3A至3E圊中。 第3A圖顯示作為起始支承件之一基材％，其可為一 GaAs基材且已依據此技藝習知的技術在其上製作半導體 晶片。譬如AlxG.an.x)As材質的至少一阻止層^係使半導體 晶片與基材30分離。譬如相對於一乾或濕化學雕刻而言， 此一或多個阻止層因為構成一阻止層及一犧牲層所以在移 轉時可提供更好均質性之優點。 此施用範例中，半導體晶片係由基本構件31以及成組 標為34的補紐構件所構成，因此可視為纽止層32及基 本構件形成起始以件的表面層，而補充性構料組則 作為一移轉支承件。 第3B圖顯示，已經由譬如選自包括以下各物之群組之 種典型方法或典型方法之一組合來移除起始支承件機 械矯正、拋光、乾或濕化學侵襲。 隨後由上述範例所提及之一種方法來預切待移轉標 戴第3 C圖顯示已經從結構的各自由面作出切割，切割3 7 及^ 3 7係分別以線劃定含有一或數個基本結構3丨之標箴 36 ’在切割37與337的對準部份之間仍留有一破裂區。 選擇性揀取待移轉標藏35(見第3D圖），藉由第一施用 範例提及的一種方法使破裂區破裂。較佳，藉由一譬如真 工甜等工具3 8驟然施慶以產生破裂，故可操縱待移轉標籤。 然後將所揀取標籤36藉由分子性黏附膠接在一接收支 1255486 A7 _____B7_五、發明説明（l7) 承件或最終支承件39上，並移去工具38,如第3£圖所示。 最終支承件39可能已經接受微電子表面製備，藉以改良標 籤36在該支承件上之分子性黏附。 元件標號對照 10...起始支承件 28··.工具 11…晶片 29···最終支承件 12…阻止層 30...基材 13···層 31…基本構件 14…移轉支承件 32...阻止層 15...增強剛性件 34.··補充性構件 16…待移轉標籤 35···待移轉標籤 17…切割 36···標藏 18···工具 37…切割 19...最終支承件 38…工具 20…基材 39···最終支承件 21...晶片 201··.膠塊 22...二氧化矽層 202…金屬接觸部 24...移轉支承件 203…金屬接觸部 26...待移轉標籤 337···切割、 27...切割 本紙張尺度適用中3國家標準（CNS) Α4規格（210X297公釐） 20 -----------------#----- (請先閲讀背面之注意事項再填寫本頁) 訂丨

Claims (1)

1255釋 6 ί L,,
21 χ255486 六、申請專利範圍 一 4·如申请專利範圍第3項之方法，其中該膠為一種選自包 括下列各物的群組之膠··聚醯亞胺、BCB及環氧樹脂或 感光樹脂。 5.如申請專利範圍第2項之方法，其中覆蓋住該等構件⑼ 之黏附層（13)係為-經沉積及拋光的層。 6·如申請專利範圍第W之方法，其中在階段&)中係藉由 为子性點附來達成該固定。 7.如申請專利範圍第6項之方法，其中藉由一熱處理來強 化由分子性黏附所進行的固定。 如申明專利範圍第1項之方法，其中在階段b)中藉由選 自包括下列各物的群組之一或數種方法來進行不與該 表面層對應之該起始支承件（1〇52〇,3〇)的部份之移除： 機械橋正、拋光、乾或濕化學侵襲、沿著一弱化層破裂。 9·如申請專利範圍第以之方法，其中藉由乾或濕化學雕 刻、銀切、超音波、劈切或雷射束來達成該切割。
士申叫專利範圍第丨項之方法，其中在階段^中藉由一種 有關於違自包括下列各物的群組之技術來進行該握持： 機械j置、毛細作用、靜電装置、氣動及/或化學裝置。 士申:月專利範圍第1項之方法，其中在階段d)中該能量輸 入係為機械能及/或熱能及/或化學能之一輸入。 12·如申請專利範圍第！項之方法，其中在階段d)中藉由合併 用[力及吸取對於該或該等待移轉標籤（16,26,36)之 效果來達成該撕除。 13.如申請專利範圍第之方法，其中在階段^中藉由分子 22 I255486 申請專利範圍 性黏附或膠接來獲取該固定。 14.^°申請專利範圍第13項之方法，#中在階段e)中藉由 膠、％氧樹脂或一反應性或非反應性金屬層之膠接來獲 得該固定。 士申明專利範圍第丨項之方法，其中在階段幻中至少部份 地移除不與該或該等移轉標籤（16,26)對應之該移轉支承 件（14,24)的部份。 16·如申請專利範圍第"項之方法，其中藉由選自包括下列 各物的群組之—或數種方法來進行該移轉支承件（16,26) 勺之至少部份移除：移除技術、化學或選擇性侵襲 黏附層、施加機械力及沿著一弱化層破裂。 17·如申5月專利範圍第i項之方法，其中在階段C)中對於該移 轉支承件（14)增添在階段c)期間使其保持剛性之裝置 (15)。 " 18、如申請專利範圍第17項之方法，其中在階段c)中係至少 部份地移除了該可增強移轉支承件（14)的剛性之裝置 (15)。 、 其中該表面層係包括至 19·如申請專利範圍第1項之方法 少-阻止層阳2,32)，此至少一阻止層〇2,22,32)係鄰 近於不與該表面層對應之該起始支承件（1G,2G，30)的部 份0 瓜如申請專利範圍第19項之方法，其中亦移除該阻止層。 21·如申請專利範圍第㈣之方法，其中在階段a)中測試該構 成-微電子及/或光電及/或聲音及/或機械元件之構件
23 1255486 六、申請專利範圍 〇uui)以決定其卫作條件。 22.如申請專利範圍第}項之方法， 一層材料沉積在該表面居，、中在階段3)中，藉由將 定，其中該材料層係構成移轉支承件的固 认如申請專·圍第】項 轉支承件。 :=從該移轉支承件來進彳=段…觸 24.如申蜎專利範圍第1項之方
㈣0,的最終二件其上 備，藉以改良固定。 之則達成-表面製 25=請專利範圍第1項之方法，其中在階⑽，計書- 出該構成該主動或被動微電子及/或光電元 件及/或-感測器之構件⑴,21)。
26.如申st專利範圍第i項之方法其中因為該起始支承件 剛於細型，亦即由連續支承住一石夕氧化物層⑼ 及其中製作有該構件（22)之該石夕層之一石夕基材所構成， 該矽氧化物層係作為一阻止層。 A如中睛專利範圍第1項之方法，其中在固定於該最終支 承件上的期間，湘預先設立在該標籤及i終支承件上 的標記或利用—由透明材料製成的移轉支承件，將該標 籤對準於該最終支承件上。 24
TW091106745A 2001-04-03 2002-04-03 Process of selective transfer of at least one element from an initial support to a final support TWI255486B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR0104502A FR2823012B1 (fr) 2001-04-03 2001-04-03 Procede de transfert selectif d'au moins un element d'un support initial sur un support final

Publications (1)

Publication Number Publication Date
TWI255486B true TWI255486B (en) 2006-05-21

Family

ID=8861875

Family Applications (1)

Application Number Title Priority Date Filing Date
TW091106745A TWI255486B (en) 2001-04-03 2002-04-03 Process of selective transfer of at least one element from an initial support to a final support

Country Status (11)

Country Link
US (1) US6959863B2 (zh)
EP (1) EP1386346B1 (zh)
JP (1) JP4249490B2 (zh)
KR (1) KR100878059B1 (zh)
CN (1) CN1322575C (zh)
AT (1) ATE301332T1 (zh)
DE (1) DE60205358T2 (zh)
FR (1) FR2823012B1 (zh)
MY (1) MY124843A (zh)
TW (1) TWI255486B (zh)
WO (1) WO2002082502A2 (zh)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6682955B2 (en) * 2002-05-08 2004-01-27 Micron Technology, Inc. Stacked die module and techniques for forming a stacked die module
US6794273B2 (en) * 2002-05-24 2004-09-21 Fujitsu Limited Semiconductor device and manufacturing method thereof
EP1568071B1 (de) * 2002-11-29 2019-03-20 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Wafer mit trennschicht und trägerschicht und dessen herstellungsverfahren
US7056810B2 (en) 2002-12-18 2006-06-06 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor apparatus, and semiconductor apparatus and electric appliance
WO2005048363A2 (en) * 2003-11-12 2005-05-26 Cree, Inc. Methods of processing semiconductor wafer backsides having light emitting devices (leds) thereon and leds so formed
GB2412786A (en) * 2004-03-24 2005-10-05 E2V Tech Uk Ltd Method and apparatus for manufacturing chip scale components or microcomponents
FR2871291B1 (fr) * 2004-06-02 2006-12-08 Tracit Technologies Procede de transfert de plaques
FR2877142B1 (fr) * 2004-10-21 2007-05-11 Commissariat Energie Atomique Procede de transfert d'au moins un objet de taille micrometrique ou millimetrique au moyen d'une poignee en polymere.
CN100383929C (zh) * 2005-02-01 2008-04-23 矽品精密工业股份有限公司 一种半导体处理制程
EP1891479B1 (en) * 2005-05-10 2014-04-09 Dow Corning Corporation Sub-micron decal transfer lithography
US20070257580A1 (en) * 2006-05-05 2007-11-08 Fujifilm Dimatix, Inc. Polishing Piezoelectric Material
US7779522B2 (en) * 2006-05-05 2010-08-24 Fujifilm Dimatix, Inc. Method for forming a MEMS
US8201325B2 (en) * 2007-11-22 2012-06-19 International Business Machines Corporation Method for producing an integrated device
US7927975B2 (en) 2009-02-04 2011-04-19 Micron Technology, Inc. Semiconductor material manufacture
WO2011004665A1 (ja) * 2009-07-07 2011-01-13 株式会社村田製作所 弾性波デバイスおよび弾性波デバイスの製造方法
US20110012239A1 (en) * 2009-07-17 2011-01-20 Qualcomm Incorporated Barrier Layer On Polymer Passivation For Integrated Circuit Packaging
US8630326B2 (en) 2009-10-13 2014-01-14 Skorpios Technologies, Inc. Method and system of heterogeneous substrate bonding for photonic integration
US8735191B2 (en) 2012-01-04 2014-05-27 Skorpios Technologies, Inc. Method and system for template assisted wafer bonding using pedestals
US9922967B2 (en) 2010-12-08 2018-03-20 Skorpios Technologies, Inc. Multilevel template assisted wafer bonding
CN104507853B (zh) 2012-07-31 2016-11-23 索泰克公司 形成半导体设备的方法
FR2995447B1 (fr) 2012-09-07 2014-09-05 Soitec Silicon On Insulator Procede de separation d'au moins deux substrats selon une interface choisie
CN103009387B (zh) * 2012-12-20 2016-05-04 华南理工大学 一种液滴微操作机械手及控制方法
KR102240810B1 (ko) * 2014-08-05 2021-04-15 유니카르타, 인크. 쉬운 조립을 위한 초소형 또는 초박형 개별 컴포넌트의 구성
US9209142B1 (en) * 2014-09-05 2015-12-08 Skorpios Technologies, Inc. Semiconductor bonding with compliant resin and utilizing hydrogen implantation for transfer-wafer removal
WO2017107097A1 (en) * 2015-12-23 2017-06-29 Goertek.Inc Micro-led transfer method and manufacturing method
US9887119B1 (en) * 2016-09-30 2018-02-06 International Business Machines Corporation Multi-chip package assembly
WO2021138794A1 (en) 2020-01-07 2021-07-15 Yangtze Memory Technologies Co., Ltd. Methods for multi-wafer stacking and dicing

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5244818A (en) * 1992-04-08 1993-09-14 Georgia Tech Research Corporation Processes for lift-off of thin film materials and for the fabrication of three dimensional integrated circuits
JPH0778795A (ja) * 1993-09-07 1995-03-20 Nec Yamaguchi Ltd ダイシング装置
JPH07105285A (ja) 1993-10-06 1995-04-21 Fuji Electric Co Ltd 製造ライン稼動状況モニタリングシステム
JPH07106285A (ja) * 1993-10-08 1995-04-21 Oki Electric Ind Co Ltd 半導体製造方法
US5391257A (en) * 1993-12-10 1995-02-21 Rockwell International Corporation Method of transferring a thin film to an alternate substrate
JP3438369B2 (ja) * 1995-01-17 2003-08-18 ソニー株式会社 部材の製造方法
JP3197884B2 (ja) * 1995-05-18 2001-08-13 株式会社日立製作所 実装方法
US6027958A (en) * 1996-07-11 2000-02-22 Kopin Corporation Transferred flexible integrated circuit
US6013534A (en) * 1997-07-25 2000-01-11 The United States Of America As Represented By The National Security Agency Method of thinning integrated circuits received in die form
FR2781925B1 (fr) * 1998-07-30 2001-11-23 Commissariat Energie Atomique Transfert selectif d'elements d'un support vers un autre support
US6036809A (en) 1999-02-16 2000-03-14 International Business Machines Corporation Process for releasing a thin-film structure from a substrate
EP1041620A3 (en) 1999-04-02 2005-01-05 Interuniversitair Microelektronica Centrum Vzw Method of transferring ultrathin substrates and application of the method to the manufacture of a multi-layer thin film device
DE19921230B4 (de) * 1999-05-07 2009-04-02 Giesecke & Devrient Gmbh Verfahren zum Handhaben von gedünnten Chips zum Einbringen in Chipkarten
US6214733B1 (en) * 1999-11-17 2001-04-10 Elo Technologies, Inc. Process for lift off and handling of thin film materials

Also Published As

Publication number Publication date
WO2002082502A2 (fr) 2002-10-17
JP4249490B2 (ja) 2009-04-02
FR2823012A1 (fr) 2002-10-04
EP1386346A2 (fr) 2004-02-04
CN1322575C (zh) 2007-06-20
DE60205358T2 (de) 2006-07-06
KR100878059B1 (ko) 2009-01-14
US6959863B2 (en) 2005-11-01
EP1386346B1 (fr) 2005-08-03
JP2004526323A (ja) 2004-08-26
WO2002082502A3 (fr) 2003-11-06
CN1513204A (zh) 2004-07-14
DE60205358D1 (de) 2005-09-08
MY124843A (en) 2006-07-31
KR20030090706A (ko) 2003-11-28
US20040104272A1 (en) 2004-06-03
FR2823012B1 (fr) 2004-05-21
ATE301332T1 (de) 2005-08-15

Similar Documents

Publication Publication Date Title
TWI255486B (en) Process of selective transfer of at least one element from an initial support to a final support
US8241996B2 (en) Substrate stiffness method and resulting devices for layer transfer process
EP2375443B1 (en) Method for preparing and assembling substrates
TWI310795B (en) A method of fabricating an epitaxially grown layer
EP1497857B1 (fr) Procede de manipulation de couches semiconductrices pour leur amincissement
KR20030093359A (ko) 박막 및 그 제조방법
US20070029043A1 (en) Pre-made cleavable substrate method and structure of fabricating devices using one or more films provided by a layer transfer process
JP2012160754A (ja) 材料ブロックを切り取るための方法ならびに薄膜の形成方法
EP1364400B1 (fr) Procede de fabrication de couches minces sur un support specifique et une application
JP2004522296A (ja) 積層構造を形成するための方法
TW200428538A (en) Method of fabricating vertical integrated circuits
JP2005505128A (ja) 破損し易い物体を取扱うための吸引保持デバイス及びその方法、及びその製造方法
TW200423295A (en) Method of detaching a thin film at moderate temperature after co-implantation
JP2010517258A (ja) 粗界面を形成し制御するための方法
TWI857218B (zh) 用於製作堆疊結構之方法
JP4959552B2 (ja) 可撓性単結晶フィルム及びその製造方法
JP2576250B2 (ja) 薄膜素子形成方法及び薄膜素子構造
TW200809910A (en) Method for forming micromachined structures
TW202205522A (zh) 用於製作堆疊結構之方法
JP2023546787A (ja) 変形可能層及び圧電層を含むｍｅｍｓアプリケーション用の複合構造体、並びに関連付けられた製造方法
Shuja Implant Fabrication of Single Crystal Silicon MEMS: A Novel Processing Route

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees