JP2004505442A - 改善されたいわゆるソーボーを有する集積回路を製造する方法 - Google Patents
改善されたいわゆるソーボーを有する集積回路を製造する方法 Download PDFInfo
- Publication number
- JP2004505442A JP2004505442A JP2002514764A JP2002514764A JP2004505442A JP 2004505442 A JP2004505442 A JP 2004505442A JP 2002514764 A JP2002514764 A JP 2002514764A JP 2002514764 A JP2002514764 A JP 2002514764A JP 2004505442 A JP2004505442 A JP 2004505442A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- conductor track
- track section
- additional
- track sections
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
- H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
本発明による集積回路(6)は、半導体ダイス(47)およびこの半導体ダイス(47)上に実現され、半導体ダイス(47)の境界面(52、53、54、55)内に配置される集積回路構成(16)を含む。本発明によると、2つの導体トラックセクション(34、35)が設けられ、これは、集積回路構成(16)から出、各々境界面(55)まで延び、これらは集積回路(6)を製造する際にテストの目的で有効信号(BR1)を加えるために必要とされる。本発明によると、さらに、追加の導体トラックセクション(41)が設けられ、これは、2つの導体トラックセクション(34、35)に隣接して配置され、集積回路構成(16)から出、境界面(55)に向かって、好ましくは、この境界面(55)まで延び、これはテストを妨害するスプリアス信号(BR2)を加える役割を果たす。
Description
【0001】
本発明は集積回路を製造する方法に関する。この方法の際に、(最初に)半導体ウェーハ上に集積回路構成が製造され、(その後)テストの目的で必要とされ、後に切断される導体トラックが形成され、これら導体トラックは各々集積回路構成から外に向かって延びる2つの導体トラックセクションを持つ。
【0002】
本発明は、さらに、集積回路構成と2つの導体トラックセクションを含む集積回路に関する。これら2つの導体トラックセクションは、集積回路構成から外にに向かって延び、集積回路を製造する際にテストの目的で必要とされる導体トラックの部分を構成し、製造の後に切断された導体トラックを形成する。
【0003】
上述のような方法および集積回路が特許文書DE 42 00 586 A1において開示されている。この周知の方法を用いて製造された周知の集積回路は、完成した集積回路において、2つの導体セクションが、第一にしばしば当分野においてソーボー(saw bow)と呼ばれる、前もって切断された導体トラックの部分(portions of previously severed conductor track)を形成し、第二にこれが集積回路の関連する集積回路構成から外に向かって延び、第三にこれが集積回路構成を含む半導体ダイスの境界面まで延び、第四にこれが集積回路の製造の際にテストの目的で用いられる有効信号を加えるために必要とされ、簡単にアクセスできるという問題を有する。こうして簡単にアクセスできることの一つの望ましくない弊害は、このために、これら2つの導体トラックセクションの間に、導電材、例えば、導電性の接着材、導電性の液体あるいは導電性の半田接合を用いて導電接続を形成することができ、このため、当初テストの目的で必要とされた導体トラック、つまり、いわゆるソーボー(saw bow)の代わりに、後になって、不当な代替の導電接続を形成することが可能となることである。こうして、当初の接続の代わりに、この代替の導電接続を利用して、有効信号をテストの目的で不正に加えることが可能となる。こうして、後になって、許可のない者が、集積回路の正当な製造業者によって製造され、テストの目的に対しては不能にされた集積回路に関して、不正に、少なくともテスト動作を遂行することが可能となる。このため、とりわけ、集積回路内に格納されている本来なら許可された製造業者によって遂行されるテスト動作のときのみアクセスを許される機密データが、不正にアクセスされる危険および可能性がある。
【0004】
本発明の目的は、上述の問題を排除することができる、集積回路を製造するための改善された方法、および改善された集積回路を、単純かつ安価なやり方にて実現することにある。
【0005】
上述の目的を達成するために本発明による方法内には様々な特徴が盛り込まれ、こうして本発明による方法は以下に示すような特徴を持つ:
つまり、本発明による集積回路を製造する方法においては、(第一に)半導体ウェーハ上に分離ストリップの長方形パターンが形成され、(第二に)半導体ウェーハ上のこれら分離ストリップの間に複数の並置された集積回路構成が形成され、(第三に)集積回路を製造する際に各集積回路に対してテストの目的で必要とされる少なくとも一つの導体トラックが形成される。これら導体トラックは2つの導体トラックセクションを有し、これら2つの導体トラックセクションは関連する集積回路構成から出て、各々少なくとも分離ストリップ内へと延び、これらの集積回路構成から遠い方の端のエリアにおいて互いに電気的に接続される。これら導体トラックはテストの目的で用いられる有効信号を印加する機能を果たす。(第四に)集積回路を製造する際に、各集積回路に対して導体トラックセクションに隣接して少なくとも一つの追加の導体トラックセクションが形成されるが、この追加の導体トラックセクションは関連する集積回路構成から出て、分離ストリップに向かって延び、テストを妨害するスプリアス信号を印加する機能を果たす。(第五に)半導体ウェーハ上に集積回路が製造された後に半導体ウェーハが分離ストリップに沿って半導体ダイスに分割されるが、この分割の際に導体トラックが切断される。
【0006】
さらに、上述の目的を達成するために本発明による集積回路内には様々な特徴が盛り込まれ、こうして本発明による集積回路は以下に示すような特徴を持つ:
つまり、本発明による集積回路は、境界面によって区切られた半導体ダイス、および境界面内に配置された半導体ダイス上に実現される集積回路構成を含む。本発明によると、(第一の特徴として)2つの導体トラックセクションが設けられ、これら2つの導体トラックセクションは集積回路構成から出て、境界面まで延び、集積回路を製造する際にテストの目的で用いられる有効信号(BR1)を印加するために必要とされる。本発明によると、(第二の特徴として) 少なくとも一つの追加の導体トラックセクションが設けられ、この少なくとも一つの追加の導体トラックセクションは、導体トラックセクションに隣接して配置され、集積回路構成から出て、境界面に向かって延び、テストを妨害するスプリアス信号(BR2)を印加する機能を果たす。
【0007】
本発明による方法および本発明による集積回路によって達成される主な長所は以下の通りである。つまり、当初テストの目的で必要とされた導体トラックの2つの導体トラックセクション、つまり、いわゆるソーボー(saw bow)が不当に導電材にて電気的に相互接続された場合、当初テストの目的で必要とされた導体トラックのこれら2つの導体トラックセクションが電気的に相互接続されるのみでなく、(本発明によると)これに加えて、少なくとも一つの追加の導体トラックセクションが2つの導体トラックセクションに電気的に接続され、短絡回路が形成される。この長所として、導電材を用いて代替接続を形成することでテスト動作を不正に遂行することが試みられた場合、テストの目的に対して採用される有効信号のみでなく、テストを妨害するスプリアス信号も加えられることとなる。結果として、テストの目的に採用される有効信号の評価が妨害スプリアス信号が存在するために不可能となり、こうして、長所として、機密データに対する望ましくないスパイ行為を阻止することが可能となる。
【0008】
正確を期すために注意しておくと、本発明による集積回路でも、代替の接続を用いて、この導電性の代替の接続内に追加の導体トラックセクションが含まれないように、導体トラックセクションを電気的に相互接続することは、理論的には、可能であり、事実、これは、テストの目的に対して必要とされる。ただし、このような導電性の代替の接続を実現するために要求される労力は、特許文書DE 42 00 586 A1において開示される集積回路の場合にこのような導電性の代替の接続を実現するために要求される労力より比較にならないほど大きく、このような代替の接続を不正に形成することは、もはや、集積技術に詳しい研究ラボラトリあるいは開発ラボラトリにおいてのみ可能であり、このような代替の接続を高度に複雑な設備を持たない人によって不正に形成することはもはや不可能である。
【0009】
本発明による一つの好ましい方法および本発明による一つの好ましい集積回路においては、追加の導体セクションが形成されあるいは存在し、これは隣接する導体トラックセクションと共に境界面まで延びる。このような好ましい実施例は、長所として、集積回路の半導体ダイスに平行して延び、追加の導体トラックセクションとこの追加の導体トラックセクションに隣接する導体トラックセクションの両方が配置される境界面のエリア内に、代替の接続を不正に形成することが試みられた場合、この追加の導体トラックセクションとそれに隣接する導体トラックセクションの間に短絡回路接続が形成される。
【0010】
本発明によるもう一つの好ましい方法および本発明によるもう一つの好ましい集積回路においては、たった一つの追加の導体トラックセクションのみが形成されあるいは存在し、追加の導体トラックセクションは2つの導体トラックセクションの間に配置される。ただし、代替として、2つの導体トラックセクションの各々に対して一つの追加の導体トラックセクションを設けることも、さらに、1つあるいは2つより多くの追加の導体トラックセクションを、つまり、3つあるいはこれより多くの追加の導体トラックセクションを設けることもできる。
【0011】
本発明の上述の特徴およびさらなる特徴が以下に説明する実施例から明らかになると思われるが、以下では本発明のこれら特徴についてこれら実施例を用いて説明する。
【0012】
以下では本発明について図面に示される2つの実施例を用いて説明するが、これらは単に一例であり、本発明を制限するものではないことに注意する。
【0013】
【発明の実施の形態】
図1は半導体ウェーハ1の小さな部分のみを示す。半導体ウェーハ1は多数の集積回路を含むが、図1には全部で8個の集積回路2、3、4、5、7、8、9、10のみが示され、一つの集積回路6のみが線図にて示される。説明の実施例においては、半導体ウェーハ上に実現される全ての集積回路は本質的に同一の構造を持つ。
【0014】
半導体ウェーハ1上に実現される集積回路の製造は後に説明する方法を用いて達成される。
【0015】
この集積回路を製造する方法においては、(最初に)半導体ウェーハ1上に分離ストリップの長方形パターン11が形成される。図1には、これら分離ストリップの内の全部で4つ、つまり、第一の分離ストリップ12、第二の分離ストリップ13、第三の分離ストリップ14および第四の分離ストリップ15が示される。これら分離ストリップは、いわゆるダイシング経路(dicing paths)と呼ばれ、これに沿って半導体ウェーハ1は、半導体ウェーハ1上に集積回路が製造された後にダイスに切断される。
【0016】
分離ストリップのパターンが形成された後、半導体ウェーハ上の分離ストリップの間に複数の隣接する集積回路構成が形成されるが、図1には一つの回路構成16のみが示される。回路構成16は集積回路6の一部を成す。回路構成16は集積回路6の全ての受動および能動回路素子を含み、これら回路要素は集積回路技術を用いて実現される。集積回路構成の製造については、これはここでの説明には重要でないためにこれ以上の詳細な説明は割愛する。
【0017】
集積回路および集積回路構成を製造する際に、(その後)図1の集積回路6に対して示されるようなコンタクトパッド17、18、19、20、21、22、23、24が形成される。これらコンタクトパッド17、18、19、20、21、22、23、24の各々は、図1に集積回路6の集積回路構成16に対して示すように、短い導体トラック25、26、27、28、29、30、31、32を介して集積回路の集積回路構成に接続される。これらコンタクトパッド17〜24はボンドワイヤを接続する役割を持ち、これらボンドワイヤを介して各々の集積回路は集積回路の外部の電気回路の回路要素に接続される。集積回路を製造する際に、これらコンタクトパッド17〜24はテスト動作を遂行するためにも用いられ、この場合はテストデバイスのコンタクトプローブがコンタクトパッド17〜24の少なくとも幾つかの上に置かれ、こうすることで、電源電位、制御信号およびテスト信号をテストされるべき集積回路のコンタクトパッド17〜24を介して供給できるようにされる。
【0018】
集積回路を製造する際に、(その後)テストの目的で必要とされる少なくとも一つの導体トラック33が各々の集積回路に対して、従って、集積回路6に対しても形成される。説明の実施例においては、導体トラック33は少なくとも一つのテスト動作を行なえるようにするために、つまり、少なくとも一つのテスト動作を起動するために要求される。
【0019】
この導体トラックは、2つの導体トラックセクションを持ち、これら2つの導体トラックセクションは、閾値と関係する集積回路構成(threshold relevant integrated circuit configuration)から出て、各々、少なくとも一つの分離ストリップへと延びる。集積回路6においては、導体トラック33の第一の導体トラックセクション34および第二の導体トラックセクション35が集積回路構成16から出、これら2つの導体トラック34、35は第四の分離ストリップ15内へと延びるのみでなく、これらは第四の分離ストリップ15を越えて少し飛び出る。
【0020】
各々の集積回路の二つの導体トラックセクションは、集積回路構成から離れた方のそれらの端のエリアにおいて導電的に相互接続される。例えば、集積回路6の導体トラックセクション34と35の場合は、集積回路構成16から離れた方のエリアにおいて、これら2つの導体トラックセクション34、35を横断する方向あるいは直交方向に延びる接続導体トラックセクション36を介して導電的に相互接続される。
【0021】
こうして2つの導体トラックセクション34と35および接続導体セクション36を用いて形成される導体トラック33は、テストの目的に用いるための有効な信号を供給する役割を果たす。
【0022】
この点に関して、集積回路の2つの導体トラックセクションは、図1の集積回路5に対して示されるように、必ずしも分離ストリップを越えて延びる必要はないことに注意する。例えば、集積回路5の場合は、導体トラック37は2つの導体トラックセクション38、39を持ち、これらの集積デバイス5内に含まれる集積回路構成から離れた方の端は、ちょうど第三の分離ストリップ14の所まで延び、この場合は、2つの導体トラックセクション38と39を電気的に相互接続する接続導電トラックセクション40はこの第三の分離ストリップ内に位置する。
【0023】
集積回路を製造するための説明の方法においては、好ましくは、集積回路を製造する過程において、各々の集積回路に対して、追加の導体トラックセクションが形成され、この追加の導体トラックセクションは、導体トラックセクションに、説明の実施例においては2つの導体トラックセクションに、隣接して配置される。説明の実施例においては、たった一つの追加の導体トラックセクションが形成され、この追加のトラックセクションは、導体トラックの2つの導体トラックセクションの間に配置される。例えば、図1に示すように、追加の導体トラックセクション41は、導体トラック33の2つの導体トラックセクション34、35の間に配置され、追加の導体トラックセクション42は、導体トラック37の導体トラックセクション38と39の間に配置される。
【0024】
各追加の導体トラックセクションは、関連する集積回路構成から出て、分離ストリップに向かって延びる。一つの追加の導体トラックセクション41が集積回路構成16から出て、第四の分離ストリップ15に向かって延びる。説明の実施例においては、追加の導体トラックセクション41は、好ましくは、第四の分離ストリップ15を少し越えた所で終端する。ただし、追加の導体トラックセクション41は、別のやり方としてもっと短くすることもでき、この場合、第四の分離ストリップ15内にまで延ばすことも、あるいは第四の分離ストリップ15の手前で終端させることもできる。このことは他の追加の導体トラックセクション42にも同様に当てはまり、追加の導体トラックセクション42は追加の導体トラックセクション41より短くされる。
【0025】
各々の集積回路の追加の導体トラックセクション、例えば、集積回路6および5の2つの追加の導体トラックセクション41および42は、テストを妨害するスプリアス信号を印加する役割を持つ。
【0026】
上述のように半導体ウェーハ上に集積回路を製造した後に、各集積回路に関してテスト動作が遂行される。このテスト動作の際に、テストのために用いられる有効信号が導体トラック、例えば、導体トラック33、37を介して加えられるが、これは長期に渡って知られている慣行である。説明の実施例においては、この有効信号は実際のテスト動作を起動する役割を持つ。
【0027】
上述のように半導体ウェーハ上に集積回路が製造され、その後、上述の必要なテスト動作が遂行された後に、半導体ウェーハ1は分離ストリップに沿って半導体ダイスに分割される。鋸引動作(sawing operation)によって達成されるこの分割は、全ての分離ストリップに沿って、例えば、図1に示す分離ストリップ12、13、14、15に沿って遂行される。半導体ウェーハ1の個別の半導体ダイスへのこの分割の際に、導体トラック、例えば、図1に示す導体トラック33と37は切断され、追加の導体トラック、例えば、図1に示す追加の導体トラック41も少なくとも一部分が切断される。図1にはこれら半導体ダイスの内の全部で9個の半導体ダイス43、44、45、46、47、48、49、50、51が点線によって示される。
【0028】
上述の過程を終了した後に、複数の集積回路、例えば、集積回路6が得られる。これら全ての集積回路の構造について以下に集積回路6との関連で簡単に説明する。
【0029】
集積回路6は、図1に点線にて示される分離ストリップ12、13、14、15と類似する4つの境界面52、53、54、55にて区切られる半導体ダイス47から成る。集積回路6は半導体ダイス47上に実現された集積回路構成47を含み、境界面52、53、54、55内に位置する。
【0030】
集積回路6は、さらに、もはや当初の全長は持たない2つの導体トラックセクション34、35を有する。これら2つの導体トラックセクション34、35は、集積回路構成16から出、第四の境界面55まで延びる。集積回路6を製造する際に、これら2つの導体トラックセクション34、35は、上述のように、テストの目的で有効信号を加えるために必要とされた。
【0031】
さらに、集積回路6は、もはや当初の全長は持たない追加の導体トラックセクション41を含む。この追加の導体トラックセクション41は2つの導体トラックセクション34、35に隣接して配置され、集積回路構成16から第四の境界面55に向かって延びる。説明の実施例においては、たった1つの、つまり、追加の導体トラックセクション41のみが設けられ、これは2つの導体トラックセクション34と35の間に配置される。追加の導体トラックセクション41は、テストを妨害するスプリアス信号を加える働きをする。
【0032】
注意すべき点として、追加の導体トラックセクション41は、必ずしも2つの導体トラックセクション34と35の間に配置する必要はなく、代わりに、2つの導体トラックセクション34と35の間のエリアの外側に配置することもでき、この場合は、これら2つの導体トラックセクション34と35の一方に隣接して配置される。この場合、追加の導体トラックセクション41は、2つの導体トラックセクション34と35の一方に可能な限り接近して配置することが重要となる。実際には、追加の導体トラックセクション41と隣接する導体トラックセクション34および/あるいは35の間の距離はたった数マイクロメートルである。追加の導体トラックセクション41および2つの導体トラックセクション34と35の幅は優に1μm以下となる。さらに、単に一つの追加の導体トラックセクション41のみでなく、2つあるいはそれ以上の追加の導体トラックセクションを設けることもできる。
【0033】
以下では集積回路6の回路配列の部分56の詳細について簡単に説明するが、この回路配列自体は集積回路構成16から形成される。
【0034】
部分56は、説明の実施例においては、ある与えられたビット列を表す信号BR1を生成および供給するように適合化された信号発生器57を備える。この与えられたビット列は、基本的にはランダムビット列から成り、これは、以降、純粋に用語の定義の目的で、非反転ビット列(non−inverted bit string)と呼ばれる。非反転ビット列を表す信号BR1は、信号発生器57を用いて生成され、第一の導電接続58に加えられる。
【0035】
部分56は、さらに、比較器59を備える。信号発生器57によって生成された非反転ビット列を表す信号BR1は、信号発生器57から第二の導電接続60を介して比較器59に直接に加えられる。さらに、信号発生器57によって生成された非反転ビット列を表す信号BR1は、導体トラック33、つまり、第一の導体 トラックセクション34、接続導体トラックセクション36および第二の導体トラックセクション35を経由し、第二の導体トラックセクション35に接続された第三の導電接続61を介して、比較器59に間接的に加えられる。各々が非反転ビット列を表すこれら2つの加えられた信号BR1が互いに等しい場合は、比較器59は回路点62に起動信号(enable signal)を供給し、この結果として集積回路6内のさらなるテスト動作あるいはテスト過程が起動され、これが遂行できるようにされる。
【0036】
部分56は、さらに、インバータ段63を備える。信号発生器57によって生成された非反転ビット列を表す信号BR1は、信号発生器57の出力からインバータ段63に直接に加えられる。インバータ段63は、この段に加えられた非反転ビット列を表す信号BR1を反転し、この結果としてインバータ段63は反転されたビット列を表す信号BR2を第四の導電接続64に供給する。第四の導電接続64は、追加の導体トラック41セクションに接続されており、この結果、反転されたビット列を表す信号BR2が追加の導体トラックセクション41上に現れ、この追加の導体トラックセクション41を介して、与えられた条件の下で、テストを妨害するスプリアス信号として送信される。
【0037】
完成した集積回路6は、第四の境界面55まで届く2つの導体トラックセクション34、35、並びに追加の導体トラックセクション41を含む。これら3つの導体トラックセクション34、35、および41は、完成した集積回路6内において自由にアクセスすることができ、このため、プラスチックカバーにてカバーすることもできるが、ただし、これによって、比較的容易なこれら3つの導体トラックセクション34、35、41へのアクセスを排除することはできない。換言すれば、これは、2つの導体トラックセクション34と35は簡単にアクセスでき、このため2つの導体トラックセクション34と35は、導電材、例えば、半田、導電性のペースト、あるいは導電性のゲルなどを用いて、2つの導体トラックセクション34と35の間に存在していた当初の接続導体トラックセクション36に代わる代替の接続を実現することで、簡単に電気的に相互接続することができることを意味する。例えば、これは、半導体ダイス47の主表面の導体トラックセクション34および35が配置されているエリアと、この主表面に対して垂直に延びる境界面55のエリアに導電材を塗布することで実現することができる。
【0038】
ただし、本発明によると、不正に導体トラックセクション34、35および41のカバーが除去され、集積回路6の導体トラックセクション34、35および41にこのような導電材が塗布された場合でも、2つの導電トラックセクション34と35の間に導電性の代替の接続が形成されるばかりでなく、これら導電トラックセクション34、35および41相互間の距離が非常に小さなために、2つの導電トラックセクション34、35と追加の導体トラックセクション41の間にも導電接続が形成され、このためこれらの間に短絡回路が形成される。テスト動作を不正に遂行する試みがなされた場合、結果として、比較器59は、信号発生器57によって生成された非反転ビット列を表す第一の導電接続58を経由して第一の導体トラックセクション34に加えられた信号BR1を受信するのみでなく、インバータ段63によって生成された反転ビット列を表す第四の導電接続64を経由して追加の導体トラックセクション41に加えられた信号BR2も、第二の導体トラックセクション35と第三の導体トラックセクション61を経由して受信することとなり、この結果、比較器59は2つの互いに異なる信号BR1とBR2を受信することとなり、このため肯定的な比較結果が生成されることはなく、従って比較器59は起動信号RSを回路点62に供給することはない。このため、起動信号RSを用いて起動される一つあるいはそれ以上のその後のテスト動作あるいはテストシーケンスは、起動信号RSが不在のために、起動できなくなる。本発明の方法は、こうして、簡単なやり方にて、集積回路6内に格納されている機密データが、許可なく、あるいは望ましくないやり方にて、テスト動作あるいはテストシーケンスを不当に起動することで、検出されるを阻止する防止する。
【0039】
図2は図1の実施例を修正した実施例を示す。図2に、他の集積回路2、3、4、5、7、8、9、10と共に示される集積回路6は、導体トラック65を備え、これは、第一の導体トラックセクション66と第二の導体トラックセクション67を持つ。第一の導体トラックセクション66は第一の分離ストリップ12を越えて延び、第二の導体トラックセクション67は第四の分離ストリップ15を越えて延びる。この実施例においては、こうして第一の導体トラックセクション66は第一の境界面52に向かって延び、第二の導体トラックセクション67は第四の境界面55に向かって延びる。これら2つの導体トラックセクション66と67は、2つの接続トラックセクション68と69を用いて互いに電気的に接続され、これら2つの接続トラックセクション68と69は互いに直接に電気的に接続される。
【0040】
図2に示す集積回路6は、インバータ段63の代わりに、別個のもう一つの信号発生器70を備え、このもう一つの信号発生器はテストを妨害するスプリアス信号ISを生成し、この信号は第四の導電接続64を経由して追加の導体トラックセクション71に加えられる。
【0041】
図2に示す集積回路6内の2つの導体トラックセクション66と67が、万一、導電材を用いて実現される代替の接続を用いて電気的に接続された場合、この実施例においても、結果として、追加の導体トラックセクション71と少なくとも第二の導体トラックセクション67との間に短絡回路が形成され、このため比較器59は起動信号RSを生成しない。
【0042】
図1に示す集積回路6においては導体トラック33はU字型とされが、これは必須ではなく、導体トラックは、くさび型とすることもできる。この場合、導体トラックは、2つの導体トラックセクションのみから構成され、これらは集積回路構成から出、集積回路構成から離れたエリアにおいて互いに電気的に接続され、結果として別個の接続導体セクションは不要となる。
【0043】
図1および図2に示す集積回路6においては、信号発生器57はある与えられたビット列を表す信号BR1を生成するように適合化される。ただし、これは必須ではなく、代替として、ある与えられたレンジ内にくるべき少なくとも一つのパラメータを持つアナログ信号を供給するように適合化することもできる。
【図面の簡単な説明】
【図1】
その上に本発明の方法を用いて本発明の第一の実施例による集積回路が実現される半導体ウェーハの一部分の平面図である。
【図2】
その上に本発明の方法を用いて本発明の第二の実施例による集積回路が実現される半導体ウェーハの一部分を図1と類似のやり方にて示す。
【符号の説明】
1 半導体ウェーハ
6 集積回路
16 集積回路構成
34、35 導体トラックセクション
41 追加の導体トラックセクション
47 半導体ダイス
52、53、54、55 境界面
57 信号発生器
58 第一の導電接続
59 比較器
BR1 有効信号
BR2 スプリアス信号
本発明は集積回路を製造する方法に関する。この方法の際に、(最初に)半導体ウェーハ上に集積回路構成が製造され、(その後)テストの目的で必要とされ、後に切断される導体トラックが形成され、これら導体トラックは各々集積回路構成から外に向かって延びる2つの導体トラックセクションを持つ。
【0002】
本発明は、さらに、集積回路構成と2つの導体トラックセクションを含む集積回路に関する。これら2つの導体トラックセクションは、集積回路構成から外にに向かって延び、集積回路を製造する際にテストの目的で必要とされる導体トラックの部分を構成し、製造の後に切断された導体トラックを形成する。
【0003】
上述のような方法および集積回路が特許文書DE 42 00 586 A1において開示されている。この周知の方法を用いて製造された周知の集積回路は、完成した集積回路において、2つの導体セクションが、第一にしばしば当分野においてソーボー(saw bow)と呼ばれる、前もって切断された導体トラックの部分(portions of previously severed conductor track)を形成し、第二にこれが集積回路の関連する集積回路構成から外に向かって延び、第三にこれが集積回路構成を含む半導体ダイスの境界面まで延び、第四にこれが集積回路の製造の際にテストの目的で用いられる有効信号を加えるために必要とされ、簡単にアクセスできるという問題を有する。こうして簡単にアクセスできることの一つの望ましくない弊害は、このために、これら2つの導体トラックセクションの間に、導電材、例えば、導電性の接着材、導電性の液体あるいは導電性の半田接合を用いて導電接続を形成することができ、このため、当初テストの目的で必要とされた導体トラック、つまり、いわゆるソーボー(saw bow)の代わりに、後になって、不当な代替の導電接続を形成することが可能となることである。こうして、当初の接続の代わりに、この代替の導電接続を利用して、有効信号をテストの目的で不正に加えることが可能となる。こうして、後になって、許可のない者が、集積回路の正当な製造業者によって製造され、テストの目的に対しては不能にされた集積回路に関して、不正に、少なくともテスト動作を遂行することが可能となる。このため、とりわけ、集積回路内に格納されている本来なら許可された製造業者によって遂行されるテスト動作のときのみアクセスを許される機密データが、不正にアクセスされる危険および可能性がある。
【0004】
本発明の目的は、上述の問題を排除することができる、集積回路を製造するための改善された方法、および改善された集積回路を、単純かつ安価なやり方にて実現することにある。
【0005】
上述の目的を達成するために本発明による方法内には様々な特徴が盛り込まれ、こうして本発明による方法は以下に示すような特徴を持つ:
つまり、本発明による集積回路を製造する方法においては、(第一に)半導体ウェーハ上に分離ストリップの長方形パターンが形成され、(第二に)半導体ウェーハ上のこれら分離ストリップの間に複数の並置された集積回路構成が形成され、(第三に)集積回路を製造する際に各集積回路に対してテストの目的で必要とされる少なくとも一つの導体トラックが形成される。これら導体トラックは2つの導体トラックセクションを有し、これら2つの導体トラックセクションは関連する集積回路構成から出て、各々少なくとも分離ストリップ内へと延び、これらの集積回路構成から遠い方の端のエリアにおいて互いに電気的に接続される。これら導体トラックはテストの目的で用いられる有効信号を印加する機能を果たす。(第四に)集積回路を製造する際に、各集積回路に対して導体トラックセクションに隣接して少なくとも一つの追加の導体トラックセクションが形成されるが、この追加の導体トラックセクションは関連する集積回路構成から出て、分離ストリップに向かって延び、テストを妨害するスプリアス信号を印加する機能を果たす。(第五に)半導体ウェーハ上に集積回路が製造された後に半導体ウェーハが分離ストリップに沿って半導体ダイスに分割されるが、この分割の際に導体トラックが切断される。
【0006】
さらに、上述の目的を達成するために本発明による集積回路内には様々な特徴が盛り込まれ、こうして本発明による集積回路は以下に示すような特徴を持つ:
つまり、本発明による集積回路は、境界面によって区切られた半導体ダイス、および境界面内に配置された半導体ダイス上に実現される集積回路構成を含む。本発明によると、(第一の特徴として)2つの導体トラックセクションが設けられ、これら2つの導体トラックセクションは集積回路構成から出て、境界面まで延び、集積回路を製造する際にテストの目的で用いられる有効信号(BR1)を印加するために必要とされる。本発明によると、(第二の特徴として) 少なくとも一つの追加の導体トラックセクションが設けられ、この少なくとも一つの追加の導体トラックセクションは、導体トラックセクションに隣接して配置され、集積回路構成から出て、境界面に向かって延び、テストを妨害するスプリアス信号(BR2)を印加する機能を果たす。
【0007】
本発明による方法および本発明による集積回路によって達成される主な長所は以下の通りである。つまり、当初テストの目的で必要とされた導体トラックの2つの導体トラックセクション、つまり、いわゆるソーボー(saw bow)が不当に導電材にて電気的に相互接続された場合、当初テストの目的で必要とされた導体トラックのこれら2つの導体トラックセクションが電気的に相互接続されるのみでなく、(本発明によると)これに加えて、少なくとも一つの追加の導体トラックセクションが2つの導体トラックセクションに電気的に接続され、短絡回路が形成される。この長所として、導電材を用いて代替接続を形成することでテスト動作を不正に遂行することが試みられた場合、テストの目的に対して採用される有効信号のみでなく、テストを妨害するスプリアス信号も加えられることとなる。結果として、テストの目的に採用される有効信号の評価が妨害スプリアス信号が存在するために不可能となり、こうして、長所として、機密データに対する望ましくないスパイ行為を阻止することが可能となる。
【0008】
正確を期すために注意しておくと、本発明による集積回路でも、代替の接続を用いて、この導電性の代替の接続内に追加の導体トラックセクションが含まれないように、導体トラックセクションを電気的に相互接続することは、理論的には、可能であり、事実、これは、テストの目的に対して必要とされる。ただし、このような導電性の代替の接続を実現するために要求される労力は、特許文書DE 42 00 586 A1において開示される集積回路の場合にこのような導電性の代替の接続を実現するために要求される労力より比較にならないほど大きく、このような代替の接続を不正に形成することは、もはや、集積技術に詳しい研究ラボラトリあるいは開発ラボラトリにおいてのみ可能であり、このような代替の接続を高度に複雑な設備を持たない人によって不正に形成することはもはや不可能である。
【0009】
本発明による一つの好ましい方法および本発明による一つの好ましい集積回路においては、追加の導体セクションが形成されあるいは存在し、これは隣接する導体トラックセクションと共に境界面まで延びる。このような好ましい実施例は、長所として、集積回路の半導体ダイスに平行して延び、追加の導体トラックセクションとこの追加の導体トラックセクションに隣接する導体トラックセクションの両方が配置される境界面のエリア内に、代替の接続を不正に形成することが試みられた場合、この追加の導体トラックセクションとそれに隣接する導体トラックセクションの間に短絡回路接続が形成される。
【0010】
本発明によるもう一つの好ましい方法および本発明によるもう一つの好ましい集積回路においては、たった一つの追加の導体トラックセクションのみが形成されあるいは存在し、追加の導体トラックセクションは2つの導体トラックセクションの間に配置される。ただし、代替として、2つの導体トラックセクションの各々に対して一つの追加の導体トラックセクションを設けることも、さらに、1つあるいは2つより多くの追加の導体トラックセクションを、つまり、3つあるいはこれより多くの追加の導体トラックセクションを設けることもできる。
【0011】
本発明の上述の特徴およびさらなる特徴が以下に説明する実施例から明らかになると思われるが、以下では本発明のこれら特徴についてこれら実施例を用いて説明する。
【0012】
以下では本発明について図面に示される2つの実施例を用いて説明するが、これらは単に一例であり、本発明を制限するものではないことに注意する。
【0013】
【発明の実施の形態】
図1は半導体ウェーハ1の小さな部分のみを示す。半導体ウェーハ1は多数の集積回路を含むが、図1には全部で8個の集積回路2、3、4、5、7、8、9、10のみが示され、一つの集積回路6のみが線図にて示される。説明の実施例においては、半導体ウェーハ上に実現される全ての集積回路は本質的に同一の構造を持つ。
【0014】
半導体ウェーハ1上に実現される集積回路の製造は後に説明する方法を用いて達成される。
【0015】
この集積回路を製造する方法においては、(最初に)半導体ウェーハ1上に分離ストリップの長方形パターン11が形成される。図1には、これら分離ストリップの内の全部で4つ、つまり、第一の分離ストリップ12、第二の分離ストリップ13、第三の分離ストリップ14および第四の分離ストリップ15が示される。これら分離ストリップは、いわゆるダイシング経路(dicing paths)と呼ばれ、これに沿って半導体ウェーハ1は、半導体ウェーハ1上に集積回路が製造された後にダイスに切断される。
【0016】
分離ストリップのパターンが形成された後、半導体ウェーハ上の分離ストリップの間に複数の隣接する集積回路構成が形成されるが、図1には一つの回路構成16のみが示される。回路構成16は集積回路6の一部を成す。回路構成16は集積回路6の全ての受動および能動回路素子を含み、これら回路要素は集積回路技術を用いて実現される。集積回路構成の製造については、これはここでの説明には重要でないためにこれ以上の詳細な説明は割愛する。
【0017】
集積回路および集積回路構成を製造する際に、(その後)図1の集積回路6に対して示されるようなコンタクトパッド17、18、19、20、21、22、23、24が形成される。これらコンタクトパッド17、18、19、20、21、22、23、24の各々は、図1に集積回路6の集積回路構成16に対して示すように、短い導体トラック25、26、27、28、29、30、31、32を介して集積回路の集積回路構成に接続される。これらコンタクトパッド17〜24はボンドワイヤを接続する役割を持ち、これらボンドワイヤを介して各々の集積回路は集積回路の外部の電気回路の回路要素に接続される。集積回路を製造する際に、これらコンタクトパッド17〜24はテスト動作を遂行するためにも用いられ、この場合はテストデバイスのコンタクトプローブがコンタクトパッド17〜24の少なくとも幾つかの上に置かれ、こうすることで、電源電位、制御信号およびテスト信号をテストされるべき集積回路のコンタクトパッド17〜24を介して供給できるようにされる。
【0018】
集積回路を製造する際に、(その後)テストの目的で必要とされる少なくとも一つの導体トラック33が各々の集積回路に対して、従って、集積回路6に対しても形成される。説明の実施例においては、導体トラック33は少なくとも一つのテスト動作を行なえるようにするために、つまり、少なくとも一つのテスト動作を起動するために要求される。
【0019】
この導体トラックは、2つの導体トラックセクションを持ち、これら2つの導体トラックセクションは、閾値と関係する集積回路構成(threshold relevant integrated circuit configuration)から出て、各々、少なくとも一つの分離ストリップへと延びる。集積回路6においては、導体トラック33の第一の導体トラックセクション34および第二の導体トラックセクション35が集積回路構成16から出、これら2つの導体トラック34、35は第四の分離ストリップ15内へと延びるのみでなく、これらは第四の分離ストリップ15を越えて少し飛び出る。
【0020】
各々の集積回路の二つの導体トラックセクションは、集積回路構成から離れた方のそれらの端のエリアにおいて導電的に相互接続される。例えば、集積回路6の導体トラックセクション34と35の場合は、集積回路構成16から離れた方のエリアにおいて、これら2つの導体トラックセクション34、35を横断する方向あるいは直交方向に延びる接続導体トラックセクション36を介して導電的に相互接続される。
【0021】
こうして2つの導体トラックセクション34と35および接続導体セクション36を用いて形成される導体トラック33は、テストの目的に用いるための有効な信号を供給する役割を果たす。
【0022】
この点に関して、集積回路の2つの導体トラックセクションは、図1の集積回路5に対して示されるように、必ずしも分離ストリップを越えて延びる必要はないことに注意する。例えば、集積回路5の場合は、導体トラック37は2つの導体トラックセクション38、39を持ち、これらの集積デバイス5内に含まれる集積回路構成から離れた方の端は、ちょうど第三の分離ストリップ14の所まで延び、この場合は、2つの導体トラックセクション38と39を電気的に相互接続する接続導電トラックセクション40はこの第三の分離ストリップ内に位置する。
【0023】
集積回路を製造するための説明の方法においては、好ましくは、集積回路を製造する過程において、各々の集積回路に対して、追加の導体トラックセクションが形成され、この追加の導体トラックセクションは、導体トラックセクションに、説明の実施例においては2つの導体トラックセクションに、隣接して配置される。説明の実施例においては、たった一つの追加の導体トラックセクションが形成され、この追加のトラックセクションは、導体トラックの2つの導体トラックセクションの間に配置される。例えば、図1に示すように、追加の導体トラックセクション41は、導体トラック33の2つの導体トラックセクション34、35の間に配置され、追加の導体トラックセクション42は、導体トラック37の導体トラックセクション38と39の間に配置される。
【0024】
各追加の導体トラックセクションは、関連する集積回路構成から出て、分離ストリップに向かって延びる。一つの追加の導体トラックセクション41が集積回路構成16から出て、第四の分離ストリップ15に向かって延びる。説明の実施例においては、追加の導体トラックセクション41は、好ましくは、第四の分離ストリップ15を少し越えた所で終端する。ただし、追加の導体トラックセクション41は、別のやり方としてもっと短くすることもでき、この場合、第四の分離ストリップ15内にまで延ばすことも、あるいは第四の分離ストリップ15の手前で終端させることもできる。このことは他の追加の導体トラックセクション42にも同様に当てはまり、追加の導体トラックセクション42は追加の導体トラックセクション41より短くされる。
【0025】
各々の集積回路の追加の導体トラックセクション、例えば、集積回路6および5の2つの追加の導体トラックセクション41および42は、テストを妨害するスプリアス信号を印加する役割を持つ。
【0026】
上述のように半導体ウェーハ上に集積回路を製造した後に、各集積回路に関してテスト動作が遂行される。このテスト動作の際に、テストのために用いられる有効信号が導体トラック、例えば、導体トラック33、37を介して加えられるが、これは長期に渡って知られている慣行である。説明の実施例においては、この有効信号は実際のテスト動作を起動する役割を持つ。
【0027】
上述のように半導体ウェーハ上に集積回路が製造され、その後、上述の必要なテスト動作が遂行された後に、半導体ウェーハ1は分離ストリップに沿って半導体ダイスに分割される。鋸引動作(sawing operation)によって達成されるこの分割は、全ての分離ストリップに沿って、例えば、図1に示す分離ストリップ12、13、14、15に沿って遂行される。半導体ウェーハ1の個別の半導体ダイスへのこの分割の際に、導体トラック、例えば、図1に示す導体トラック33と37は切断され、追加の導体トラック、例えば、図1に示す追加の導体トラック41も少なくとも一部分が切断される。図1にはこれら半導体ダイスの内の全部で9個の半導体ダイス43、44、45、46、47、48、49、50、51が点線によって示される。
【0028】
上述の過程を終了した後に、複数の集積回路、例えば、集積回路6が得られる。これら全ての集積回路の構造について以下に集積回路6との関連で簡単に説明する。
【0029】
集積回路6は、図1に点線にて示される分離ストリップ12、13、14、15と類似する4つの境界面52、53、54、55にて区切られる半導体ダイス47から成る。集積回路6は半導体ダイス47上に実現された集積回路構成47を含み、境界面52、53、54、55内に位置する。
【0030】
集積回路6は、さらに、もはや当初の全長は持たない2つの導体トラックセクション34、35を有する。これら2つの導体トラックセクション34、35は、集積回路構成16から出、第四の境界面55まで延びる。集積回路6を製造する際に、これら2つの導体トラックセクション34、35は、上述のように、テストの目的で有効信号を加えるために必要とされた。
【0031】
さらに、集積回路6は、もはや当初の全長は持たない追加の導体トラックセクション41を含む。この追加の導体トラックセクション41は2つの導体トラックセクション34、35に隣接して配置され、集積回路構成16から第四の境界面55に向かって延びる。説明の実施例においては、たった1つの、つまり、追加の導体トラックセクション41のみが設けられ、これは2つの導体トラックセクション34と35の間に配置される。追加の導体トラックセクション41は、テストを妨害するスプリアス信号を加える働きをする。
【0032】
注意すべき点として、追加の導体トラックセクション41は、必ずしも2つの導体トラックセクション34と35の間に配置する必要はなく、代わりに、2つの導体トラックセクション34と35の間のエリアの外側に配置することもでき、この場合は、これら2つの導体トラックセクション34と35の一方に隣接して配置される。この場合、追加の導体トラックセクション41は、2つの導体トラックセクション34と35の一方に可能な限り接近して配置することが重要となる。実際には、追加の導体トラックセクション41と隣接する導体トラックセクション34および/あるいは35の間の距離はたった数マイクロメートルである。追加の導体トラックセクション41および2つの導体トラックセクション34と35の幅は優に1μm以下となる。さらに、単に一つの追加の導体トラックセクション41のみでなく、2つあるいはそれ以上の追加の導体トラックセクションを設けることもできる。
【0033】
以下では集積回路6の回路配列の部分56の詳細について簡単に説明するが、この回路配列自体は集積回路構成16から形成される。
【0034】
部分56は、説明の実施例においては、ある与えられたビット列を表す信号BR1を生成および供給するように適合化された信号発生器57を備える。この与えられたビット列は、基本的にはランダムビット列から成り、これは、以降、純粋に用語の定義の目的で、非反転ビット列(non−inverted bit string)と呼ばれる。非反転ビット列を表す信号BR1は、信号発生器57を用いて生成され、第一の導電接続58に加えられる。
【0035】
部分56は、さらに、比較器59を備える。信号発生器57によって生成された非反転ビット列を表す信号BR1は、信号発生器57から第二の導電接続60を介して比較器59に直接に加えられる。さらに、信号発生器57によって生成された非反転ビット列を表す信号BR1は、導体トラック33、つまり、第一の導体 トラックセクション34、接続導体トラックセクション36および第二の導体トラックセクション35を経由し、第二の導体トラックセクション35に接続された第三の導電接続61を介して、比較器59に間接的に加えられる。各々が非反転ビット列を表すこれら2つの加えられた信号BR1が互いに等しい場合は、比較器59は回路点62に起動信号(enable signal)を供給し、この結果として集積回路6内のさらなるテスト動作あるいはテスト過程が起動され、これが遂行できるようにされる。
【0036】
部分56は、さらに、インバータ段63を備える。信号発生器57によって生成された非反転ビット列を表す信号BR1は、信号発生器57の出力からインバータ段63に直接に加えられる。インバータ段63は、この段に加えられた非反転ビット列を表す信号BR1を反転し、この結果としてインバータ段63は反転されたビット列を表す信号BR2を第四の導電接続64に供給する。第四の導電接続64は、追加の導体トラック41セクションに接続されており、この結果、反転されたビット列を表す信号BR2が追加の導体トラックセクション41上に現れ、この追加の導体トラックセクション41を介して、与えられた条件の下で、テストを妨害するスプリアス信号として送信される。
【0037】
完成した集積回路6は、第四の境界面55まで届く2つの導体トラックセクション34、35、並びに追加の導体トラックセクション41を含む。これら3つの導体トラックセクション34、35、および41は、完成した集積回路6内において自由にアクセスすることができ、このため、プラスチックカバーにてカバーすることもできるが、ただし、これによって、比較的容易なこれら3つの導体トラックセクション34、35、41へのアクセスを排除することはできない。換言すれば、これは、2つの導体トラックセクション34と35は簡単にアクセスでき、このため2つの導体トラックセクション34と35は、導電材、例えば、半田、導電性のペースト、あるいは導電性のゲルなどを用いて、2つの導体トラックセクション34と35の間に存在していた当初の接続導体トラックセクション36に代わる代替の接続を実現することで、簡単に電気的に相互接続することができることを意味する。例えば、これは、半導体ダイス47の主表面の導体トラックセクション34および35が配置されているエリアと、この主表面に対して垂直に延びる境界面55のエリアに導電材を塗布することで実現することができる。
【0038】
ただし、本発明によると、不正に導体トラックセクション34、35および41のカバーが除去され、集積回路6の導体トラックセクション34、35および41にこのような導電材が塗布された場合でも、2つの導電トラックセクション34と35の間に導電性の代替の接続が形成されるばかりでなく、これら導電トラックセクション34、35および41相互間の距離が非常に小さなために、2つの導電トラックセクション34、35と追加の導体トラックセクション41の間にも導電接続が形成され、このためこれらの間に短絡回路が形成される。テスト動作を不正に遂行する試みがなされた場合、結果として、比較器59は、信号発生器57によって生成された非反転ビット列を表す第一の導電接続58を経由して第一の導体トラックセクション34に加えられた信号BR1を受信するのみでなく、インバータ段63によって生成された反転ビット列を表す第四の導電接続64を経由して追加の導体トラックセクション41に加えられた信号BR2も、第二の導体トラックセクション35と第三の導体トラックセクション61を経由して受信することとなり、この結果、比較器59は2つの互いに異なる信号BR1とBR2を受信することとなり、このため肯定的な比較結果が生成されることはなく、従って比較器59は起動信号RSを回路点62に供給することはない。このため、起動信号RSを用いて起動される一つあるいはそれ以上のその後のテスト動作あるいはテストシーケンスは、起動信号RSが不在のために、起動できなくなる。本発明の方法は、こうして、簡単なやり方にて、集積回路6内に格納されている機密データが、許可なく、あるいは望ましくないやり方にて、テスト動作あるいはテストシーケンスを不当に起動することで、検出されるを阻止する防止する。
【0039】
図2は図1の実施例を修正した実施例を示す。図2に、他の集積回路2、3、4、5、7、8、9、10と共に示される集積回路6は、導体トラック65を備え、これは、第一の導体トラックセクション66と第二の導体トラックセクション67を持つ。第一の導体トラックセクション66は第一の分離ストリップ12を越えて延び、第二の導体トラックセクション67は第四の分離ストリップ15を越えて延びる。この実施例においては、こうして第一の導体トラックセクション66は第一の境界面52に向かって延び、第二の導体トラックセクション67は第四の境界面55に向かって延びる。これら2つの導体トラックセクション66と67は、2つの接続トラックセクション68と69を用いて互いに電気的に接続され、これら2つの接続トラックセクション68と69は互いに直接に電気的に接続される。
【0040】
図2に示す集積回路6は、インバータ段63の代わりに、別個のもう一つの信号発生器70を備え、このもう一つの信号発生器はテストを妨害するスプリアス信号ISを生成し、この信号は第四の導電接続64を経由して追加の導体トラックセクション71に加えられる。
【0041】
図2に示す集積回路6内の2つの導体トラックセクション66と67が、万一、導電材を用いて実現される代替の接続を用いて電気的に接続された場合、この実施例においても、結果として、追加の導体トラックセクション71と少なくとも第二の導体トラックセクション67との間に短絡回路が形成され、このため比較器59は起動信号RSを生成しない。
【0042】
図1に示す集積回路6においては導体トラック33はU字型とされが、これは必須ではなく、導体トラックは、くさび型とすることもできる。この場合、導体トラックは、2つの導体トラックセクションのみから構成され、これらは集積回路構成から出、集積回路構成から離れたエリアにおいて互いに電気的に接続され、結果として別個の接続導体セクションは不要となる。
【0043】
図1および図2に示す集積回路6においては、信号発生器57はある与えられたビット列を表す信号BR1を生成するように適合化される。ただし、これは必須ではなく、代替として、ある与えられたレンジ内にくるべき少なくとも一つのパラメータを持つアナログ信号を供給するように適合化することもできる。
【図面の簡単な説明】
【図1】
その上に本発明の方法を用いて本発明の第一の実施例による集積回路が実現される半導体ウェーハの一部分の平面図である。
【図2】
その上に本発明の方法を用いて本発明の第二の実施例による集積回路が実現される半導体ウェーハの一部分を図1と類似のやり方にて示す。
【符号の説明】
1 半導体ウェーハ
6 集積回路
16 集積回路構成
34、35 導体トラックセクション
41 追加の導体トラックセクション
47 半導体ダイス
52、53、54、55 境界面
57 信号発生器
58 第一の導電接続
59 比較器
BR1 有効信号
BR2 スプリアス信号
Claims (6)
- 集積回路を製造する方法であって、半導体ウェーハ上に分離ストリップの長方形パターンが形成され、前記半導体ウェーハ上の分離ストリップの間に複数の並置された集積回路構成が形成され、これら集積回路を製造する際に各集積回路に対してテストの目的で必要とされる少なくとも一つの導体トラックが形成され、これら導体トラックが2つの導体トラックセクションを有し、これら2つの導体トラックセクションが関連する集積回路構成から出て、各々が少なくとも前記分離ストリップ内へと延び、これらの集積回路構成から遠い方の端のエリアにおいて互いに電気的に接続され、これら導体トラックがテストの目的で用いられる有効信号を印加する機能を果たし、前記集積回路を製造する際に各集積回路に対して前記導体トラックセクションに隣接して少なくとも一つの追加の導体トラックセクションが形成され、この追加の導体トラックセクションが関連する前記集積回路構成から出て、前記分離ストリップに向かって延び、テストを妨害するスプリアス信号を印加する機能を果たし、前記半導体ウェーハ上に前記集積回路が製造された後に前記半導体ウェーハが前記分離ストリップに沿って半導体ダイスに分割され、この分割の際に前記導体トラックが切断されることを特徴とする方法。
- 少なくとも一つの追加の導体トラックセクションが形成され、これが分離ストリップ内へと延び、前記半導体ウェーハが前記半導体ダイスに分割される際に切断されることを特徴とする請求項1記載の方法。
- 2つの前記導体トラックセクションの間に1つの追加の導体トラックセクションのみが形成されることを特徴とする請求項1記載の方法。
- 集積回路であって、この集積回路が:
境界面によって区切られた半導体ダイス、および
前記境界面内に配置された前記半導体ダイス上に実現される集積回路構成を含み、
さらに、2つの導体トラックセクションが設けられ、これら2つの導体トラックセクションは前記集積回路構成から出て、前記境界面まで延び、前記集積回路を製造する際にテストの目的で用いられる有効信号を印可するために必要とされ、さらに、少なくとも一つの追加の導体トラックセクションが設けられ、この少なくとも一つの追加の導体トラックセクションが前記導体トラックセクションに隣接して配置され、前記集積回路構成から出て、前記境界面に向かって延び、テストを妨害するスプリアス信号を印加する機能を果たすことを特徴とする集積回路。 - 前記追加の導体トラックセクションおよび隣接する前記導体トラックセクションが前記境界面まで延びることを特徴とする請求項4記載の集積回路。
- たった一つの追加の導体トラックセクションが前記2つの導体トラックセクションの間に配置されることを特徴とする請求項4記載の集積回路。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP00890228 | 2000-07-21 | ||
PCT/EP2001/007685 WO2002009153A2 (en) | 2000-07-21 | 2001-07-04 | Method of fabricating integrated circuits, providing improved so-called 'saw bow' conductive tracks |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004505442A true JP2004505442A (ja) | 2004-02-19 |
Family
ID=8175954
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002514764A Pending JP2004505442A (ja) | 2000-07-21 | 2001-07-04 | 改善されたいわゆるソーボーを有する集積回路を製造する方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US6475817B2 (ja) |
EP (1) | EP1360724B1 (ja) |
JP (1) | JP2004505442A (ja) |
AT (1) | ATE334479T1 (ja) |
DE (1) | DE60121820T2 (ja) |
WO (1) | WO2002009153A2 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
ATE450836T1 (de) * | 2002-06-28 | 2009-12-15 | Nxp Bv | Datenträger mit erkennungsmitteln zum erkennen einer durchgeführten veränderung einer in speichermitteln gespeicherten information |
DE102004014644A1 (de) * | 2004-03-25 | 2005-10-13 | Atmel Germany Gmbh | Integrierter Schaltkreis |
WO2006013508A2 (en) * | 2004-07-26 | 2006-02-09 | Koninklijke Philips Electronics N.V. | Wafer with improved conductive loops in the dicing lines |
US20200350263A1 (en) * | 2019-04-30 | 2020-11-05 | Nxp B.V. | Semiconductor devices with security features |
US20200350220A1 (en) * | 2019-04-30 | 2020-11-05 | Nxp B.V. | Semiconductor device with security features |
US10896878B2 (en) | 2019-06-18 | 2021-01-19 | Nxp B.V. | Integrated circuit saw bow break point |
US11721586B2 (en) | 2019-12-19 | 2023-08-08 | Nxp B.V. | Method and system for regulating plasma dicing rates |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4444063A (en) * | 1980-08-27 | 1984-04-24 | Sangamo Weston Limited | Torque measuring systems |
DE3234745C2 (de) * | 1982-09-20 | 1986-03-06 | Siemens AG, 1000 Berlin und 8000 München | Verfahren zur Handhabung von filmmontierten integrierten Schaltkreisen und Vorrichtung zu seiner Durchführung |
JPH01276735A (ja) * | 1988-04-28 | 1989-11-07 | Fuji Electric Co Ltd | 集積回路素子ウエハ |
JPH0758725B2 (ja) * | 1990-01-19 | 1995-06-21 | 株式会社東芝 | 半導体ウェハ |
US5059899A (en) * | 1990-08-16 | 1991-10-22 | Micron Technology, Inc. | Semiconductor dies and wafers and methods for making |
DE4200586A1 (de) * | 1992-01-11 | 1993-07-15 | Philips Patentverwaltung | Verfahren zum herstellen von integrierten schaltungen sowie integrierte schaltung |
GB2278965B (en) * | 1993-06-07 | 1997-08-27 | Centalic Tech Dev Ltd | Testing Apparatus |
DE19712314A1 (de) * | 1997-03-24 | 1998-10-01 | Thomas & Betts Gmbh | Verbindung für die Zündeinrichtung von Airbag-Systemen in Kraftfahrzeugen |
-
2001
- 2001-07-04 AT AT01954011T patent/ATE334479T1/de not_active IP Right Cessation
- 2001-07-04 EP EP01954011A patent/EP1360724B1/en not_active Expired - Lifetime
- 2001-07-04 JP JP2002514764A patent/JP2004505442A/ja active Pending
- 2001-07-04 DE DE60121820T patent/DE60121820T2/de not_active Expired - Fee Related
- 2001-07-04 WO PCT/EP2001/007685 patent/WO2002009153A2/en active IP Right Grant
- 2001-07-19 US US09/908,559 patent/US6475817B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20020016033A1 (en) | 2002-02-07 |
EP1360724B1 (en) | 2006-07-26 |
EP1360724A2 (en) | 2003-11-12 |
WO2002009153A3 (en) | 2003-09-04 |
ATE334479T1 (de) | 2006-08-15 |
US6475817B2 (en) | 2002-11-05 |
DE60121820T2 (de) | 2007-02-08 |
DE60121820D1 (de) | 2006-09-07 |
WO2002009153A2 (en) | 2002-01-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2840544B2 (ja) | 検査プローブ、集積回路の動作可能性を検査するため該集積回路を有する半導体基板の導電性検査パッドと係合する方法及び装置、及び該装置を形成する方法 | |
US6159826A (en) | Semiconductor wafer and fabrication method of a semiconductor chip | |
KR100487530B1 (ko) | 테스트 소자 그룹이 구비된 반도체 소자 | |
KR920015499A (ko) | 웨이퍼 번인 및 검사 시스템 | |
JP2000500888A (ja) | セキュリティを強化した半導体素子,半導体回路構成,およびその製造方法 | |
JPH0773106B2 (ja) | 半導体装置の製造方法 | |
JP2004505442A (ja) | 改善されたいわゆるソーボーを有する集積回路を製造する方法 | |
JP3157715B2 (ja) | 半導体集積回路 | |
JP3048429B2 (ja) | 半導体集積回路装置 | |
CN107230671A (zh) | 半导体集成电路芯片以及半导体集成电路晶片 | |
EP2385551A1 (en) | Silicon substrate wafer and test method | |
JP2000349130A (ja) | 半導体集積回路基板とその製造方法およびその特性チェック方法 | |
KR950024290A (ko) | 반도체 칩에서 연소과정 실행방법 | |
KR100676612B1 (ko) | 반도체 소자의 패드 | |
EP0890956A3 (en) | Semiconductor device having a security circuit for preventing illegal access | |
JPH0496343A (ja) | 半導体装置 | |
JP2978883B1 (ja) | 半導体装置 | |
JPH04254342A (ja) | 半導体集積回路装置 | |
JPS59500840A (ja) | メモリの加速試験用のパッド | |
KR970077418A (ko) | 리드 프레임을 이용한 노운 굳 다이 제조 방법 | |
JPH07111282A (ja) | 半導体チップおよびそれを用いた半導体集積回路装置 | |
JPH0661297A (ja) | 半導体装置 | |
KR100439575B1 (ko) | 칩성능시험용 세라믹 패키지 | |
JP2792356B2 (ja) | 半導体装置 | |
KR20000056451A (ko) | 관통하는 복수개의 슬릿들을 가지는 반도체소자용 본딩패드 |