KR950024290A - 반도체 칩에서 연소과정 실행방법 - Google Patents

반도체 칩에서 연소과정 실행방법 Download PDF

Info

Publication number
KR950024290A
KR950024290A KR1019940037172A KR19940037172A KR950024290A KR 950024290 A KR950024290 A KR 950024290A KR 1019940037172 A KR1019940037172 A KR 1019940037172A KR 19940037172 A KR19940037172 A KR 19940037172A KR 950024290 A KR950024290 A KR 950024290A
Authority
KR
South Korea
Prior art keywords
supply voltage
component
conductive layer
semiconductor wafer
conductive
Prior art date
Application number
KR1019940037172A
Other languages
English (en)
Inventor
홀거 휘프너
베르너 베버
Original Assignee
발도르프, 옴케
지멘스 악티엔게젤샤프트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 발도르프, 옴케, 지멘스 악티엔게젤샤프트 filed Critical 발도르프, 옴케
Publication of KR950024290A publication Critical patent/KR950024290A/ko

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/2856—Internal circuit aspects, e.g. built-in test features; Test chips; Measuring material aspects, e.g. electro migration [EM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2863—Contacting devices, e.g. sockets, burn-in boards or mounting fixtures

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Environmental & Geological Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

반도체 웨이터상의 성분(1)에서 연소검사 과정의 실행방법에서, 상호접점(5,6) 및 단자 패드(7,8)를 가진 구성된 금속화부는 일시적인 전압공급으로 인가되며, 검사동안 공급전압을 상기 금속화에 대한 성분에 인가되고, 연소검사는 실행 되며 금속화는 반도체 웨이퍼의 표면으로 부터 차레로 제거된다. 단락 방지를 의해 상기 금속부터 각 성분(1)의 단자접점(2,3)간의 리드에 안정 퓨즈(4)로서 형성된다.

Description

반도체 칩에서 연소과정 실행방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 실시도.

Claims (5)

  1. 반도체 성분에서 연소과정의 실행방법에 있어서, 검사될 성분(1)은 반도체 웨이퍼상의 전기적으로 구성된 전도성 층(5,6,7,8)을 제공하는바, 이는 공통으로 제조되고, 상기 전도성 층은 단자가 각각 제공되도록 구성되고, 공급 전압을 인가하기 의하여 검사될 모든 성분(1)은 상기 전도성 층을 경유하여 공급 전압에 접속할 수 있고, 연소검사 과정은 공급전압이 반도체 웨이퍼상에 위치하여 검사될 성분에 상기 전도성 층을 경유하여 인가하여 실행하고, 상기 전도성 층은 다음 검사과정에서 제거되는 것을 특징으로 하는 반도체 성분에서 연소과정의 실행방법.
  2. 제1항에 있어서, 전도성 층은 콤형구조로 이루어지는바, 서로 평행한 구조의 다수의 상호접점(5,6)은 공급전압에 대한 단자패드(7,8)로 부터 나뉘어지고, 상기 상호접점은 다음에 서로 일련으로 배열된 다수성분의 단자접점(2,3)을 전기 전도성 형태로 접속하는 것을 특징으로 반도체 성분에서 연소과정의 실행방법.
  3. 제2항에 있어서 안정 퓨즈(4)로서 압축부는 공급전압의 접점에 제공된 상호접점(5,6)중 적어도 하나에서 모든 성분(1)을 분리하는 형태인 것을 반도체 성분에서 연소과정의 실행방법.
  4. 제3항에 있어서, 상기 안정퓨즈(4)는 동작신호가 반도체 웨이퍼 또는 도핑영역(n 또는 p)의 전도성의 동작신호에 대응하는 공급전압의 폴의 접속에 제공하는 상호접접(5)이 관련성분(1)의 기능성분을 형성하기 위한 반도체 웨이퍼에 제공되는 형상인 것을 특징으로 하는 반도체 성분에서 연소과정의 실행방법.
  5. 제1항 내지 제4항중 어느 한항에 있어서, 절연층은 전도성 층(5,6,7,8)의 인가전에 인가하며 공급전압의 접속에 제왕된 성분(1)의 위치해서 홀을 경유해 제공되고, 절연층은 리프트 오프층으로서 상기 절연층의 실시동안 다음 연소 검사과장을 리프트 오프하는 것을 특징으로 하는 반도체 성분에서 연소과정의 실행 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940037172A 1994-01-04 1994-12-27 반도체 칩에서 연소과정 실행방법 KR950024290A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DEP4400118.5 1994-01-04
DE4400118A DE4400118A1 (de) 1994-01-04 1994-01-04 Verfahren zum Durchführen von Burn-in-Prozeduren an Halbleiterchips

Publications (1)

Publication Number Publication Date
KR950024290A true KR950024290A (ko) 1995-08-21

Family

ID=6507455

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940037172A KR950024290A (ko) 1994-01-04 1994-12-27 반도체 칩에서 연소과정 실행방법

Country Status (4)

Country Link
EP (1) EP0661550A3 (ko)
JP (1) JPH07211756A (ko)
KR (1) KR950024290A (ko)
DE (1) DE4400118A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100658243B1 (ko) * 1998-08-26 2006-12-14 지멘스 악티엔게젤샤프트 조밀한 피치를 가진 전기 퓨즈 및 반도체 제조 방법

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5600257A (en) * 1995-08-09 1997-02-04 International Business Machines Corporation Semiconductor wafer test and burn-in
DE19707312C2 (de) * 1997-02-11 2002-10-24 X Fab Semiconductor Foundries Schaltungsanordnung zur Verbesserung der Zuverlässigkeit beim Prüfen integrierter Schaltkreise
DE19936321C2 (de) * 1999-08-02 2003-12-24 Infineon Technologies Ag Anordnung und Verfahren zum Testen einer Vielzahl von Halbleiterchips auf Waferebene
DE10152086B4 (de) * 2001-10-23 2007-03-22 Infineon Technologies Ag Verfahren zum Testen einer Mehrzahl von Bauelementen auf einem Wafer mit einer gemeinsamen Datenleitung und einer gemeinsamen Versorgungsleitung
CN114578216B (zh) * 2022-04-30 2022-07-15 南昌耀德精密五金有限公司 一种芯片测试用导电装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4281449A (en) * 1979-12-21 1981-08-04 Harris Corporation Method for qualifying biased burn-in integrated circuits on a wafer level
JP2585799B2 (ja) * 1989-06-30 1997-02-26 株式会社東芝 半導体メモリ装置及びそのバーンイン方法
US5047711A (en) * 1989-08-23 1991-09-10 Silicon Connections Corporation Wafer-level burn-in testing of integrated circuits
DE69219165T2 (de) * 1991-01-11 1997-08-07 Texas Instruments Inc Prüf- und Einbrennsystem für einen Wafer und Methode für deren Herstellung

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100658243B1 (ko) * 1998-08-26 2006-12-14 지멘스 악티엔게젤샤프트 조밀한 피치를 가진 전기 퓨즈 및 반도체 제조 방법

Also Published As

Publication number Publication date
EP0661550A3 (de) 1997-01-08
DE4400118A1 (de) 1995-07-06
EP0661550A2 (de) 1995-07-05
JPH07211756A (ja) 1995-08-11

Similar Documents

Publication Publication Date Title
KR100274558B1 (ko) 웨이퍼 번인 및 검사 시스템
CN100442068C (zh) 测试被测体的电气特性的测试方法及测试装置
KR940001341A (ko) 전자 장치로의 빠른 전기 접근을 위한 순간 접속법
KR970707444A (ko) 프로브 구조(probe structure)
KR100295637B1 (ko) 반도체웨이퍼의구조및반도체칩의제조방법
JP3063687B2 (ja) マルチチップモジュール
KR880004568A (ko) 반도체집적회로장치
KR970018092A (ko) 필드 프로그램 가능한 상호연결칩 상에 형성되는 앤티퓨즈 장치 및 그 제조 방법
KR950024290A (ko) 반도체 칩에서 연소과정 실행방법
KR880014651A (ko) 반도체상의 게이트 산화물의 테스트방법
EP0295007A3 (en) Film carrier, method for manufacturing a semiconductor device utilizing the same and an associated tester
JPH0773106B2 (ja) 半導体装置の製造方法
KR20080088653A (ko) 집적 회로 소자 및 그 제조 방법과, 집적 회로 및 그 제조 방법
JP2004505442A (ja) 改善されたいわゆるソーボーを有する集積回路を製造する方法
KR970007386A (ko) 전자 디바이스 접촉용 테스팅 보드 및 전자 디바이스 테스트 방법
CN215910593U (zh) 一种适于场效应管老炼试验的老炼板
JP3324770B2 (ja) 半導体デバイスのバーンイン及びテスト用半導体ウェーハ
JP3338645B2 (ja) コンタクタ
JP2001217390A (ja) 被評価素子を備えた高集積回路チップおよびその被評価素子検査法
KR0151836B1 (ko) 웨이퍼 레벨 번인 및 테스트 방법
RU2133067C1 (ru) Интегральная схема
JPH0252262A (ja) マルチチップパッケージの電気検査方法
JPH05299468A (ja) 半導体集積回路
JPH09307210A (ja) チップオンボード型半導体装置
JPS63122231A (ja) 多層回路基板

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid