KR880014651A - 반도체상의 게이트 산화물의 테스트방법 - Google Patents

반도체상의 게이트 산화물의 테스트방법 Download PDF

Info

Publication number
KR880014651A
KR880014651A KR1019880006351A KR880006351A KR880014651A KR 880014651 A KR880014651 A KR 880014651A KR 1019880006351 A KR1019880006351 A KR 1019880006351A KR 880006351 A KR880006351 A KR 880006351A KR 880014651 A KR880014651 A KR 880014651A
Authority
KR
South Korea
Prior art keywords
gate
insulating layer
layer
wafer
gate electrode
Prior art date
Application number
KR1019880006351A
Other languages
English (en)
Other versions
KR970003725B1 (ko
Inventor
에드워드 튜너 티모시
Original Assignee
포올 밸로드
에스지에스 톰슨 마이크로 일렉트로닉스 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 포올 밸로드, 에스지에스 톰슨 마이크로 일렉트로닉스 인코포레이티드 filed Critical 포올 밸로드
Publication of KR880014651A publication Critical patent/KR880014651A/ko
Application granted granted Critical
Publication of KR970003725B1 publication Critical patent/KR970003725B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2644—Adaptations of individual semiconductor devices to facilitate the testing thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28176—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

내용 없음

Description

반도체상의 게이트 산화물의 테스트 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 종전 기술의 조립상태의 어떤 특정단계에 있는 실리콘 웨이퍼 일부의 단면도, 제2도는 본 발명의 실시를 위해 변형된 그 다음 단계에 있는 실리콘 웨이퍼의 단면도.

Claims (7)

  1. 게이트 산화물층위에 놓여있는 다결정성 실리콘 게이트 전극을 각각 가지고 있는 여럿의 MOS 트랜지스터를 포함하는 집적회로를 각각 포함하는 여럿의 개개의 다이스를 포함하는 집적회로의 제조방법에 있어서, 테스트되는 게이트 산화물 구역위에 다결정성 게이트 전극을 포함하는 실리콘 웨이퍼를 만들고, 웨이터위에 절연층을 디포지트시키고 동시에 테스트되는 트랜지스터 그룹의 게이트 전극 부분을 선택적으로 노출시키기 위하여 상기 층의 패턴을 형성하고; 전기적 연결부를 형성하기 위하여 노출된 게이트 전극에 금속층을 디포지트 시키고, 금속층의 각 분리된 부분이 그 게이트 산화물이 같이 나란히 테스트되는 트랜지스터 그룹의 게이트전극의 일부분만 덮도록 상기 금속층의 패턴을 형성하고, 그 다음 게이트 산화물 구역을 통하여 동시에 전류를 통과시키기 위하여 상기 금속층과 실리콘 웨이퍼 사이에 전압을 걸어주고, 다이구역에서 선택된 트랜지스터의 어떤 게이트 산화물층에 비정상적으로 큰 전류를 검출하기 위하여 전류를 측정하는 단계로 구성된 것을 특징으로 하는 단일의 다이구역에서 트랜지스터 그룹의 게이트 산화물을 동시에 테스트하는 방법.
  2. 제1항에 있어서, 가해진 전압이 결함이 없는 게이트 산화물층을 통하여는 미미한 전류이고 결함있는 게이트 산화물층을 통하여는 중요한 전류가 되는 값을 가진 것을 특징으로 하는 방법.
  3. 제2항에 있어서, 동시에 테스트되는 트렌지스터의 그룹이 하나의 다이에 있는 모든 트랜지스터인 것을 특징으로 하는 방법.
  4. 제1항에 있어서, 상기 측정단계후에 패턴이 형성된 금속층을 제거하고, 첫 번째 레벨금속에 대한 연결이 필요하게 되는 실리콘 웨이퍼의 활성구역을 노출시키기 위하여 절연층에 추가의 구멍을 형성하고, 연결부를 형성하기 위하여 다결정성 게이트 전극 및 실리콘 웨이퍼의 노출된 활성구역에 첫 번째 레벨 금속을 디포지트시키는 단계를 더 포함하는 것을 특징으로 하는 방법.
  5. a) 소스, 드레인 및 게이트 부재를 그 위에 가지는 반도체 웨이퍼 기판을 만들고; b) 상기 기판, 소스, 드레인 및 게이트 부재에 절연층을 만들고 ; c) 상기 절연층을 상기 게이트 부재에 해당하는 노출 마스크를 통하여 포토레지스트로 코팅하고, 단지 게이트부재 위치위에 있는 절연층 위치에서 적어도 포토레지스트의 일부분을 제거하기 위하여 상기 포토레지스트층을 형성하고; d) 게이트 부재위에 놓여있는 절연층의 적어도 일부를 제거하고 상기 게이트 부재위에 놓여있지 않은 절연층부분을 그대로 두고; e) 상기 금속층과 각 게이트부재 사이의 전기적 연결을 형성하지만 금속층과 상기 기판 사이의 직접적인 전기적 연결이 되지 않도록 하기 위하여 상기 절연층 위에 전기적으로 전도성의 금속층을 디포지트하고; f) 상기 금속층을 여럿의 반도체 다이스에 해당하는 여럿의 구역으로 나누고, 각 금층 구역과 상기 기판 사이에 전압을 걸어주고, 그 사이의 어떤 전류흐름을 측정하고; g) 상기 기판으로부터 상기 금속구역을 제거하고; h) 활성 또는 다른 구역에 대한 금속접촉이 필요한 구역으로부터 절연층을 제거하는 단계로 구성된 것을 특징으로 하는 반도체 장치를 제조하는 동안 게이트 부재를 테스트하는 방법.
  6. 여럿의 트랜지스터, 여럿의 소스 및 여럿의 트랜지스터에 포함되기 위한 웨이퍼의 드레인 구역을 각각 포함하는 여럿의 다이스로 다이싱하기 위한 사이즈 반도체 웨이퍼; 웨이퍼 위의 게이트 절연층 ; 한쌍의 소스와 트랜스터에 포함되기 위한웨이퍼의 드레인 구역사이에 있는 절연층위의 여럿의 게이트 전극; 웨이퍼 및 게이트 전극위에 뻗어있고, 밑에 놓여있는 게이트 절연층 부분이 테스트되는 게이트 전극 구역위에 선택적으로 개구를 포함하는 디포지트된 절연층; 디포지트된 절연층위에 뻗어 있고,디포지드된 절연층에 있는 개구를 통하여 게이트전극에 선택적으로 낮은 저항접촉을 만들고, 웨이퍼의 개개의 다이부분의 게이트 전극에만 나란하게 접촉을 하여 각 다이부분에 있는 결합된 게이트 절연층을 나란히 테스트하기에 유용한 전도성 접촉층으로 구성된 것을 특징으로 하는 반도체 웨이퍼의 각 개개의 다이부분에서 트랜지스터의 게이트 절연층을 나란히 테스트하도록 된 반도체 집적회로 장치의 제조에 있어서 중간단계의 물건.
  7. 제6항에 있어서,웨이퍼가 실리콘 게이트 절연층이 산화실리콘인 것을 특징으로 하는 물건.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임
KR1019880006351A 1987-05-29 1988-05-28 반도체상의 게이트 산화물의 테스트 방법 KR970003725B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/055,335 US4760032A (en) 1987-05-29 1987-05-29 Screening of gate oxides on semiconductors
US07/055335 1987-05-29

Publications (2)

Publication Number Publication Date
KR880014651A true KR880014651A (ko) 1988-12-24
KR970003725B1 KR970003725B1 (ko) 1997-03-21

Family

ID=21997165

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019880006351A KR970003725B1 (ko) 1987-05-29 1988-05-28 반도체상의 게이트 산화물의 테스트 방법

Country Status (4)

Country Link
US (1) US4760032A (ko)
EP (1) EP0294259A3 (ko)
JP (1) JPS647633A (ko)
KR (1) KR970003725B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100340588B1 (ko) * 1997-12-26 2002-09-18 재단법인 포항산업과학연구원 누설전류를이용한실리콘웨이퍼특성판정장치

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4921810A (en) * 1988-06-22 1990-05-01 Nec Electronics Inc. Method for testing semiconductor devices
US4963825A (en) * 1989-12-21 1990-10-16 Intel Corporation Method of screening EPROM-related devices for endurance failure
US5196701A (en) * 1991-07-31 1993-03-23 International Business Machines Corporation High-resolution detection of material property variations
US5391502A (en) * 1993-08-27 1995-02-21 Vlsi Technology, Inc. Per-wafer method for globally stressing gate oxide during device fabrication
JP3274924B2 (ja) * 1993-12-15 2002-04-15 株式会社東芝 半導体装置のスクリーニング方法
US5596207A (en) * 1994-04-08 1997-01-21 Texas Instruments Incorporated Apparatus and method for detecting defects in insulative layers of MOS active devices
US5448179A (en) * 1994-07-12 1995-09-05 The United States Of America As Represented By The Secretary Of The Air Force Screening of conductors and contacts on microelectronic devices
US5798281A (en) * 1995-11-08 1998-08-25 Texas Instruments Incorporated Method for stressing oxide in MOS devices during fabrication using first and second opposite potentials
JP3638715B2 (ja) * 1996-05-27 2005-04-13 株式会社ルネサステクノロジ 半導体装置の評価方法
DE10149773A1 (de) * 2001-10-09 2003-04-24 Bosch Gmbh Robert Verfahren zum Selektieren fehlerhafter Dielektrika eines Halbleiterbauelements
US20050268186A1 (en) * 2004-05-06 2005-12-01 Wei-Jung Chen Semiconductor wafer with test circuit and manufacturing method
CN103545229B (zh) * 2013-10-21 2016-01-27 上海华力微电子有限公司 监控电子束扫描仪缺陷检出率的方法
CN103545230B (zh) * 2013-10-21 2016-05-04 上海华力微电子有限公司 监控电子束扫描仪缺陷检出率的方法
US9406572B2 (en) 2014-10-30 2016-08-02 Infineon Technologies Ag Method for processing a substrate and a method of process screening for integrated circuits

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3750268A (en) * 1971-09-10 1973-08-07 Motorola Inc Poly-silicon electrodes for c-igfets
US3889188A (en) * 1973-07-30 1975-06-10 Ibm Time zero determination of FET reliability
US3851245A (en) * 1973-12-26 1974-11-26 Ibm Method for determining whether holes in insulated layer of semiconductor substrate are fully open
GB1577850A (en) * 1977-08-25 1980-10-29 Ferranti Ltd Electrical connectors
US4224733A (en) * 1977-10-11 1980-09-30 Fujitsu Limited Ion implantation method
DE2824308A1 (de) * 1978-06-02 1979-12-13 Siemens Ag Verfahren zum einpraegen einer spannung mit einem elektronenstrahl
JPS56155542A (en) * 1981-02-06 1981-12-01 Nec Corp Field-effect semiconductor device and measuring method thereof
JPS57164534A (en) * 1981-04-03 1982-10-09 Nec Corp Screening method for semiconductor element
US4542340A (en) * 1982-12-30 1985-09-17 Ibm Corporation Testing method and structure for leakage current characterization in the manufacture of dynamic RAM cells
JPS60136323A (ja) * 1983-12-26 1985-07-19 Hitachi Ltd 絶縁体膜の検査方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100340588B1 (ko) * 1997-12-26 2002-09-18 재단법인 포항산업과학연구원 누설전류를이용한실리콘웨이퍼특성판정장치

Also Published As

Publication number Publication date
US4760032A (en) 1988-07-26
EP0294259A3 (en) 1989-04-26
EP0294259A2 (en) 1988-12-07
KR970003725B1 (ko) 1997-03-21
JPS647633A (en) 1989-01-11

Similar Documents

Publication Publication Date Title
KR880014651A (ko) 반도체상의 게이트 산화물의 테스트방법
US5477062A (en) Semiconductor wafer
US7682846B2 (en) Single and double-gate pseudo-FET devices for semiconductor materials evaluation
DE60236375D1 (de) Integrierte anitfuse-struktur für finfet- und cmos-vorrichtungen
US3851245A (en) Method for determining whether holes in insulated layer of semiconductor substrate are fully open
KR100223924B1 (ko) 전극의 라인폭을 측정하기 위한 테스트패턴
JPS6153855B2 (ko)
KR890008980A (ko) 반도체 장치의 제조방법
JP2585556B2 (ja) 半導体集積回路装置
KR100451489B1 (ko) 반도체소자의테스트패턴및그의형성방법
JPS61139701A (ja) パタ−ン寸法測定回路
JPS60153137A (ja) 半導体装置の寸法測定方法
KR100259581B1 (ko) 테스트 패턴
KR970007832B1 (ko) 반도체 소자의 콘택체인 패턴 형성방법
JPS6242378B2 (ko)
JP2008060213A (ja) 半導体装置の製造方法
JPS6188539A (ja) Ｍｏｓ電界効果トランジスタ
JPH01201964A (ja) 半導体装置
JPH03268441A (ja) 半導体集積回路基板
JPS58219743A (ja) Ｍｏｓ型半導体装置の試験方法
JPS592348A (ja) 半導体装置
JPS6049674A (ja) 半導体装置及びその製造方法
JPS58166771A (ja) 半導体装置の製造方法
JPH04213850A (ja) 半導体素子の特性測定方法
JPH0614539B2 (ja) 半導体集積回路装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
NORF Unpaid initial registration fee