JPS60136323A - 絶縁体膜の検査方法 - Google Patents
絶縁体膜の検査方法Info
- Publication number
- JPS60136323A JPS60136323A JP24385383A JP24385383A JPS60136323A JP S60136323 A JPS60136323 A JP S60136323A JP 24385383 A JP24385383 A JP 24385383A JP 24385383 A JP24385383 A JP 24385383A JP S60136323 A JPS60136323 A JP S60136323A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- current
- insulator film
- dielectric breakdown
- breakdown voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、半導体素子のゲート絶縁体膜の絶縁不良品を
非破壊で検査する方法に関する。
非破壊で検査する方法に関する。
半導体ランダムアクセスメモリ装置は、使用中突然動作
不能になることが良くある。これは、半導体ランダムア
クセスメモリ装置のゲート絶縁体膜の耐圧低下によるも
のが多い。この原因としては、初期スクリーニングが不
完全だったため、耐圧の低いものを十分に除去できなか
ったことが考えられる。
不能になることが良くある。これは、半導体ランダムア
クセスメモリ装置のゲート絶縁体膜の耐圧低下によるも
のが多い。この原因としては、初期スクリーニングが不
完全だったため、耐圧の低いものを十分に除去できなか
ったことが考えられる。
従来、絶縁体膜の検査方法には次のようなものがある。
第１に、製造の途中でサンプルを抜き取って、電流−電
圧特性の降伏電圧以上の電圧を印加し、破壊的に耐圧を
測定してロット判別する方法、第２に絶縁体膜に電圧を
一定時間印加した後耐圧（電流−電圧特性の降伏電圧）
を測定する方法、第５にメモリ装置の製造完了後、装置
の使用動作電圧の範囲あるいは動作電圧より高い電圧を
一定時間印加した後、動作をチェックする方法がある。
圧特性の降伏電圧以上の電圧を印加し、破壊的に耐圧を
測定してロット判別する方法、第２に絶縁体膜に電圧を
一定時間印加した後耐圧（電流−電圧特性の降伏電圧）
を測定する方法、第５にメモリ装置の製造完了後、装置
の使用動作電圧の範囲あるいは動作電圧より高い電圧を
一定時間印加した後、動作をチェックする方法がある。
しかし、第１の方法では、全数検査でないため耐圧の分
布形状が不明であり、分布形状の異るものが混在し、絶
縁破壊電圧の低下品を十分除くことができない。また第
２の方法では、検 ７査時間の長期化、絶縁体膜を降伏
させて耐圧チェックすることによる絶縁劣化などが生じ
る。
布形状が不明であり、分布形状の異るものが混在し、絶
縁破壊電圧の低下品を十分除くことができない。また第
２の方法では、検 ７査時間の長期化、絶縁体膜を降伏
させて耐圧チェックすることによる絶縁劣化などが生じ
る。
さらに第５の方法は、検査時間の長期化はもとより、試
験電圧の不足のため絶縁破壊電圧の低いものを除去でき
ない可能性がある。
験電圧の不足のため絶縁破壊電圧の低いものを除去でき
ない可能性がある。
このように、従来の絶縁体膜の検査方法にあっては、製
造工程の流れの中で円滑に検査することができず、迅速
かつ高精度に検査することが不可能で、製品検査での歩
留りが悪いという不都合がある。このことは、ひいては
信頼性の高い半導体メモリ装置を効率的かつ経済的に得
ることを困難にする。
造工程の流れの中で円滑に検査することができず、迅速
かつ高精度に検査することが不可能で、製品検査での歩
留りが悪いという不都合がある。このことは、ひいては
信頼性の高い半導体メモリ装置を効率的かつ経済的に得
ることを困難にする。
本発明の目的は、ゲート用絶縁体膜の絶縁破壊電圧の判
定が非破壊でできる検査方法を提供するにある。
定が非破壊でできる検査方法を提供するにある。
半導体素子用絶縁体膜の絶縁破壊電圧は、絶縁体膜の′
電流−電圧特性において降伏電圧より低い電圧範囲の電
流変化比の太きいものほど低いことが、本発明者らの実
験的により判明しｔ。
電流−電圧特性において降伏電圧より低い電圧範囲の電
流変化比の太きいものほど低いことが、本発明者らの実
験的により判明しｔ。
このことに基づいて、本発明の検査方法は、半導体用絶
縁体膜に絶縁破壊電圧あるいは降伏電圧より小さい所定
の電圧を印加し、該印加電圧に対応する電流を測定して
、第１の所定電圧に対応する第１の所定電流値と、第２
の所定電圧に対応する第２の所定電流値との比をめ、該
電流値の比の大きさから絶縁破壊電圧を推定し絶縁耐圧
を判定９選別するようになしたことを特徴とする。
縁体膜に絶縁破壊電圧あるいは降伏電圧より小さい所定
の電圧を印加し、該印加電圧に対応する電流を測定して
、第１の所定電圧に対応する第１の所定電流値と、第２
の所定電圧に対応する第２の所定電流値との比をめ、該
電流値の比の大きさから絶縁破壊電圧を推定し絶縁耐圧
を判定９選別するようになしたことを特徴とする。
以下、本発明を図面に示した実施例に基づいて説明する
。第１図は、本発明の検査方法を実施するための検査装
置の一例の概略図および検査すべき試料である半導体素
子の一例の断面図である。第１図において、１はＰ形あ
るいはル形のシリコン半導体素子基板、２は二酸化シリ
コンあるいは窒化シリコンの絶縁体膜、５はアルミニウ
ムの電極、４は電流−電圧特性測定回路装置で、４αは
電流検出部、 ４ｂは電圧設定部。
。第１図は、本発明の検査方法を実施するための検査装
置の一例の概略図および検査すべき試料である半導体素
子の一例の断面図である。第１図において、１はＰ形あ
るいはル形のシリコン半導体素子基板、２は二酸化シリ
コンあるいは窒化シリコンの絶縁体膜、５はアルミニウ
ムの電極、４は電流−電圧特性測定回路装置で、４αは
電流検出部、 ４ｂは電圧設定部。
５は上記電流検出部４ａ及び電圧設定部４ｂの制御と所
要の処理を行う例えば、マイクロコンビエータを利用し
て構成しうる制御装置で、５αはその制御回路部、 ５
ｈは同表示器（例えばＣＦＬＴ ） 。
要の処理を行う例えば、マイクロコンビエータを利用し
て構成しうる制御装置で、５αはその制御回路部、 ５
ｈは同表示器（例えばＣＦＬＴ ） 。
５Ｃは同記録用のプリンタである。
以下本発明の検査方法の一実施例について第１図をもと
に述べる。半導体素子基板１０表面に、熱酸化法あるい
は窒化法によって作成された二酸化シリコン２あるいは
窒化シリコンの絶縁体膜６を形成し、その表面にアルミ
ニウム蒸着を行いそれを電極５とする。これに電流−電
圧特性測定回路装置４の電圧設定部４ｂの電圧を制御回
路部５ａの選択制御の下に第１の電圧値例えば０．１■
を電極５に印加し、電流検出部４αで自動的に電流を検
出、測定し、その結果を制御回路部５（Ｚに取り込み、
所要の演算処理を行う。次に上記と同様に、電圧設定部
４ｂを制御して第２の電圧値例えば１．０ｖを電極６に
印加し、そのときの電流を電流検出部４αで自動的に検
出、測定し、それを制御回路部５αに取り込み、先に取
り込み処理されている第１の電圧値に対応して、一時記
録されている電流値との電流変化比の対数を計算させる
。
に述べる。半導体素子基板１０表面に、熱酸化法あるい
は窒化法によって作成された二酸化シリコン２あるいは
窒化シリコンの絶縁体膜６を形成し、その表面にアルミ
ニウム蒸着を行いそれを電極５とする。これに電流−電
圧特性測定回路装置４の電圧設定部４ｂの電圧を制御回
路部５ａの選択制御の下に第１の電圧値例えば０．１■
を電極５に印加し、電流検出部４αで自動的に電流を検
出、測定し、その結果を制御回路部５（Ｚに取り込み、
所要の演算処理を行う。次に上記と同様に、電圧設定部
４ｂを制御して第２の電圧値例えば１．０ｖを電極６に
印加し、そのときの電流を電流検出部４αで自動的に検
出、測定し、それを制御回路部５αに取り込み、先に取
り込み処理されている第１の電圧値に対応して、一時記
録されている電流値との電流変化比の対数を計算させる
。
この電流変化比の対数値は、絶縁体膜２の絶縁破壊電圧
が小さいものはと大きくなり、この比によって絶縁体膜
２を評価することができる。
が小さいものはと大きくなり、この比によって絶縁体膜
２を評価することができる。
第２図は本発明の検査方法において、絶縁体膜２の膜厚
が４０ＯＡのものの絶縁破壊電圧と電流変化比の関係を
示すグラフである。この図から明らかなように、電流変
化比の大きいものほど絶縁破壊電圧が小さいことがわか
る。すなわち、絶縁破壊電圧以下の微少な電圧での電流
の変化比をめることによって、絶縁体膜２の絶縁破壊電
圧を推定することができ、絶縁破壊電圧を判定１選別で
きる。
が４０ＯＡのものの絶縁破壊電圧と電流変化比の関係を
示すグラフである。この図から明らかなように、電流変
化比の大きいものほど絶縁破壊電圧が小さいことがわか
る。すなわち、絶縁破壊電圧以下の微少な電圧での電流
の変化比をめることによって、絶縁体膜２の絶縁破壊電
圧を推定することができ、絶縁破壊電圧を判定１選別で
きる。
尚、第２図は電極５にステップ状の正の電圧を印加した
場合のものであるが、負の電圧を印加してもよい。また
、本実施例では所定電圧の設定は自動で行ったが手動で
行ってもよい。さらに電圧はランプ状でもよい。また電
極５はインジウム、金等の金属あるいはポリシリコンを
用いてもよい。
場合のものであるが、負の電圧を印加してもよい。また
、本実施例では所定電圧の設定は自動で行ったが手動で
行ってもよい。さらに電圧はランプ状でもよい。また電
極５はインジウム、金等の金属あるいはポリシリコンを
用いてもよい。
以上Ｎす明゛したよ）に、本発明によれば半導体素子用
絶縁体膜の絶縁破壊電圧の検査を非破壊かつ迅速に実施
することができる。また半導体素子の製造工程の流れの
中で非破壊で検査できるので信頼性の高い半導体装置を
歩留りよく得ることかで牧る。
絶縁体膜の絶縁破壊電圧の検査を非破壊かつ迅速に実施
することができる。また半導体素子の製造工程の流れの
中で非破壊で検査できるので信頼性の高い半導体装置を
歩留りよく得ることかで牧る。
第１図は本発明の検査方法に使用する検査装置の一例の
概略図および検査すべき半導体素子の一例の断面図、第
２図は本発明の検査方法における電流の変化の対数比と
絶縁破壊電圧との関係を示すグラフである。 １・・・半導体素子基板、２・・・絶縁体膜、５・・・
電極、 ４・・・電流−電圧特性測定回路装置、４α・・・電流
検出部、４ｂ・・・電圧設定部、５・・・制御装置、５
ａ・・・制御回路部、代理人弁理士 高 橋 明 夫 第１図 り ｂ 第２図 電を支部の対セ］Ｌ
概略図および検査すべき半導体素子の一例の断面図、第
２図は本発明の検査方法における電流の変化の対数比と
絶縁破壊電圧との関係を示すグラフである。 １・・・半導体素子基板、２・・・絶縁体膜、５・・・
電極、 ４・・・電流−電圧特性測定回路装置、４α・・・電流
検出部、４ｂ・・・電圧設定部、５・・・制御装置、５
ａ・・・制御回路部、代理人弁理士 高 橋 明 夫 第１図 り ｂ 第２図 電を支部の対セ］Ｌ
Claims (1)
- 半導体素子表面の絶縁体膜に該絶縁体膜の絶縁破壊電圧
より小さい所定の第１及び第２の電圧を印加し、該第１
の所定電圧に対応する第１の電流値と上記第２の所定電
圧に対応する第２の電流値との比の対数値をめ、該電流
値の対数比の大きさから絶縁体膜の絶縁破壊電圧をめる
ようになしたことを特徴とする絶縁体膜の検査方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24385383A JPS60136323A (ja) | 1983-12-26 | 1983-12-26 | 絶縁体膜の検査方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24385383A JPS60136323A (ja) | 1983-12-26 | 1983-12-26 | 絶縁体膜の検査方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60136323A true JPS60136323A (ja) | 1985-07-19 |
| JPH0129062B2 JPH0129062B2 (ja) | 1989-06-07 |
Family
ID=17109927
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24385383A Granted JPS60136323A (ja) | 1983-12-26 | 1983-12-26 | 絶縁体膜の検査方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60136323A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4760032A (en) * | 1987-05-29 | 1988-07-26 | Sgs-Thomson Microelectronics, Inc. | Screening of gate oxides on semiconductors |
| US4860079A (en) * | 1987-05-29 | 1989-08-22 | Sgs-Thompson Microelectronics, Inc. | Screening of gate oxides on semiconductors |
| US4980639A (en) * | 1985-03-11 | 1990-12-25 | Nippon Telegraph And Telephone Public Corporation | Method and apparatus for testing integrated electronic device |
| JP2010062344A (ja) * | 2008-09-04 | 2010-03-18 | Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 | 半導体用ウエハの評価方法、半導体ウエハの製造方法及び半導体ウエハの製造工程の評価方法 |
-
1983
- 1983-12-26 JP JP24385383A patent/JPS60136323A/ja active Granted
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4980639A (en) * | 1985-03-11 | 1990-12-25 | Nippon Telegraph And Telephone Public Corporation | Method and apparatus for testing integrated electronic device |
| US4760032A (en) * | 1987-05-29 | 1988-07-26 | Sgs-Thomson Microelectronics, Inc. | Screening of gate oxides on semiconductors |
| US4860079A (en) * | 1987-05-29 | 1989-08-22 | Sgs-Thompson Microelectronics, Inc. | Screening of gate oxides on semiconductors |
| JP2010062344A (ja) * | 2008-09-04 | 2010-03-18 | Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 | 半導体用ウエハの評価方法、半導体ウエハの製造方法及び半導体ウエハの製造工程の評価方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0129062B2 (ja) | 1989-06-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6047243A (en) | Method for quantifying ultra-thin dielectric reliability: time dependent dielectric wear-out | |
| WO2001041190A3 (en) | A method for measuring stress induced leakage current and gate dielectric integrity using corona discharge | |
| WO1996023319A2 (en) | Wafer level prediction of thin oxide reliability | |
| US7821627B2 (en) | Fabrication and test methods and systems | |
| KR100546303B1 (ko) | 코로나 전하를 이용한 집적 회로 소자의 콘택홀 모니터링방법 | |
| KR100707585B1 (ko) | Ｍｏｓ 트랜지스터 소자의 정전용량-전압 특성을 이용한캐리어 농도 분포 측정 자동화 시스템 및 방법 | |
| JPS60136323A (ja) | 絶縁体膜の検査方法 | |
| US6166558A (en) | Method for measuring gate length and drain/source gate overlap | |
| JP4844101B2 (ja) | 半導体装置の評価方法および半導体装置の製造方法 | |
| US6528335B2 (en) | Electrical method for assessing yield-limiting asperities in silicon-on-insulator wafers | |
| JP3147758B2 (ja) | 絶縁層の評価方法 | |
| US4520312A (en) | Method for determining the integrity of passivant coverage over rectifying junctions in semiconductor devices | |
| JPS6111465B2 (ja) | ||
| US7190186B2 (en) | Method and apparatus for determining concentration of defects and/or impurities in a semiconductor wafer | |
| JP2010056264A (ja) | シリコンウェーハの評価方法および製造方法 | |
| KR100489994B1 (ko) | 반도체 소자의 불량 검출 방법 | |
| JPH0352247A (ja) | 半導体試験装置 | |
| KR100731073B1 (ko) | Ｍｏｓ 트랜지스터 소자 게이트 산화막의 평탄 대역 상태정전용량 측정 방법 | |
| JPS60185174A (ja) | 絶縁体膜の評価方法 | |
| JPS6113638A (ja) | 半導体装置の表面形状検査方法 | |
| JPH0529424A (ja) | 半導体装置の検査方法 | |
| JPS63124437A (ja) | 半導体素子用絶縁体薄膜の評価装置 | |
| JPS60115847A (ja) | 絶縁体膜の検査方法 | |
| JP4735337B2 (ja) | 半導体素子の評価方法、ならびに半導体ウェーハの品質評価方法および製造方法 | |
| JP3019564B2 (ja) | 絶縁膜の評価方法 |