JPS592348A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS592348A JPS592348A JP11102482A JP11102482A JPS592348A JP S592348 A JPS592348 A JP S592348A JP 11102482 A JP11102482 A JP 11102482A JP 11102482 A JP11102482 A JP 11102482A JP S592348 A JPS592348 A JP S592348A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- terminal
- cell
- time
- exposed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（１）発明の技術分野
本発明は半導体装置、詳しくは電子ビームプロービング
による半導体集積回路（ＩＣ）の不良解析に適したマス
タースライスＩＣの構造に関する。
による半導体集積回路（ＩＣ）の不良解析に適したマス
タースライスＩＣの構造に関する。
（２）技術の背景
（１）
電子ビーム（Ｅｌｌ）ブロービングは、ＥＢを試料に照
射して得られる２次電子信号が試料表面の電位情報を含
むことを利用した技術である。ＥＢブロービングによる
と、ＩＣのような微細パターンの表面電位とその時間変
化に対する情報を短時間に得ることが可能となるので、
最近注目されるようになった。
射して得られる２次電子信号が試料表面の電位情報を含
むことを利用した技術である。ＥＢブロービングによる
と、ＩＣのような微細パターンの表面電位とその時間変
化に対する情報を短時間に得ることが可能となるので、
最近注目されるようになった。
従来、半導体装置の不良解析を行うため、その半導体装
置の適当箇所に８０（μｍ）口程度のマイクロ・パッド
を形成し、そのバンドをメカニカル・プローブで触接す
ることにより良否の判定を行なってきた。しかし、その
場合に用いられるマイクロ・パッドの寸法は大型である
ので、それを多数形成することは不可能に近く、不良解
析に限度があった。
置の適当箇所に８０（μｍ）口程度のマイクロ・パッド
を形成し、そのバンドをメカニカル・プローブで触接す
ることにより良否の判定を行なってきた。しかし、その
場合に用いられるマイクロ・パッドの寸法は大型である
ので、それを多数形成することは不可能に近く、不良解
析に限度があった。
そこで、電圧が印加された半導体装置に電子ビームを照
射すると、それによって得られる２次電子が電圧の有無
によって曲げられ、一定場所に設置した２次電子検知器
に検知されまたはされないことを利用して不良解析を行
う技術が開発され（２） たのである。
射すると、それによって得られる２次電子が電圧の有無
によって曲げられ、一定場所に設置した２次電子検知器
に検知されまたはされないことを利用して不良解析を行
う技術が開発され（２） たのである。
（３）従来技術と問題市
ＩＣへのｔ！Ｂ照射で問題となることの−っにＩＣの損
傷がある。 ＦＢを照射することは被照射対象（ＩＣ）
に電流とエネルギーを与えることであり、ＩＣになんら
かの影響が与えられることは本質的に避けられない。ま
た、多層配線構造のＩＣについては、ＥＢプロービング
では表面から数百人程度までの深さの情報しか得られな
いから、下層配線の電位情報を得ることが困難である。
傷がある。 ＦＢを照射することは被照射対象（ＩＣ）
に電流とエネルギーを与えることであり、ＩＣになんら
かの影響が与えられることは本質的に避けられない。ま
た、多層配線構造のＩＣについては、ＥＢプロービング
では表面から数百人程度までの深さの情報しか得られな
いから、下層配線の電位情報を得ることが困難である。
ところで、マスタースライス方式のＩＣが開発されてい
る。同方式は、半導体チップ上にあらかじめ抵抗、トラ
ンジスタ等から成る単位セルを配列しておき、拡散工程
までは各品種とも共通に作成し、配線パターンを変える
ことによって多品種のＩＣを作成することをいう。単位
セルの配列の特徴としては、セル部と配線部が分かれて
いることである。マスタースライス方式のＩＣには本発
明との関係で問題点はないが、前記した特徴が従来のＥ
Ｂブロービングに対して意味をもつ。すなわち、（３） マスタースライス方式のＩＣの構造から、配線部は８Ｂ
照射の影響が少ないので、その特徴を利用してＥＢ前照
射おける問題点を解決しようとするものである。
る。同方式は、半導体チップ上にあらかじめ抵抗、トラ
ンジスタ等から成る単位セルを配列しておき、拡散工程
までは各品種とも共通に作成し、配線パターンを変える
ことによって多品種のＩＣを作成することをいう。単位
セルの配列の特徴としては、セル部と配線部が分かれて
いることである。マスタースライス方式のＩＣには本発
明との関係で問題点はないが、前記した特徴が従来のＥ
Ｂブロービングに対して意味をもつ。すなわち、（３） マスタースライス方式のＩＣの構造から、配線部は８Ｂ
照射の影響が少ないので、その特徴を利用してＥＢ前照
射おける問題点を解決しようとするものである。
（４）発明の目的
本発明は上記従来のＩＩ！Ｂプロービングにおける問題
点に鑑み、ＩＣを損傷することな（ＩＣパターンの表面
電位とその時間変化についての情報が短時間内に得られ
るＩＣの構造を提供するにある。
点に鑑み、ＩＣを損傷することな（ＩＣパターンの表面
電位とその時間変化についての情報が短時間内に得られ
るＩＣの構造を提供するにある。
（５）発明の構成
そし゛にの目的は本発明によれば、マスタースライス方
式のＩｃにおいて、各論理ゲートの入出力信号の電位が
当該ＩＣの配線部で容易に測定可能なセル構造と配線を
行うこと、すなわち、各論理ゲートの入出力端子の位置
を配線領域に出しておく構造のＩＣを提供することによ
り達成され、また多層配線の場合、下層配線層の端子は
、コンタクト穴（ＶＩＡホール）′Ｊを利用してＥ８７
″ローブが可能な如く最上層に露出して配置される。
式のＩｃにおいて、各論理ゲートの入出力信号の電位が
当該ＩＣの配線部で容易に測定可能なセル構造と配線を
行うこと、すなわち、各論理ゲートの入出力端子の位置
を配線領域に出しておく構造のＩＣを提供することによ
り達成され、また多層配線の場合、下層配線層の端子は
、コンタクト穴（ＶＩＡホール）′Ｊを利用してＥ８７
″ローブが可能な如く最上層に露出して配置される。
（６）発明の実施例
（４）
以下、本発明の実施例を図面によって詳述する。
第１図にはマスタースライス構造のＩＣが模式的に平面
図で示され、同図において、１はマスタースライス構造
ＩＣ，２はセル配列領域、３は配線領域を示す。セル配
列領域２はすべての品種について共通に形成しておき、
特定のプログラムをもったＩＣの注文があれば、配線領
域３のみをそれに対応してパターニングしてＩＣを形成
する。かかる構造のＩＣは顧客の注文に短期間内に応じ
うる利点がある。
図で示され、同図において、１はマスタースライス構造
ＩＣ，２はセル配列領域、３は配線領域を示す。セル配
列領域２はすべての品種について共通に形成しておき、
特定のプログラムをもったＩＣの注文があれば、配線領
域３のみをそれに対応してパターニングしてＩＣを形成
する。かかる構造のＩＣは顧客の注文に短期間内に応じ
うる利点がある。
本発明においては、ＥＢ前照射受ける端子を、セル部か
ら配線部へ引き出して露出させてあり、その状態は第２
図の模式的平面図に示される。なお同図において、第１
図に示した部分と同じ部分は同一符号を付して表示し、
４は接地線、５は電源接続線、６はＥＢブロービング用
線端子示す。端子６は、セル内の微細パターンに公知の
技術で接続されているから、それに［ｉＢを照射して得
られる２次電子信号を測定することにより、当該バター
（５） ンの表面電位とその時間変化に対する情報が得られるも
のである。かかるＥＢプロービング用端子６は、通常の
技術で例えばアルミニウムを蒸着し、それをパターニン
グすることにより容易に形成される。
ら配線部へ引き出して露出させてあり、その状態は第２
図の模式的平面図に示される。なお同図において、第１
図に示した部分と同じ部分は同一符号を付して表示し、
４は接地線、５は電源接続線、６はＥＢブロービング用
線端子示す。端子６は、セル内の微細パターンに公知の
技術で接続されているから、それに［ｉＢを照射して得
られる２次電子信号を測定することにより、当該バター
（５） ンの表面電位とその時間変化に対する情報が得られるも
のである。かかるＥＢプロービング用端子６は、通常の
技術で例えばアルミニウムを蒸着し、それをパターニン
グすることにより容易に形成される。
肺照躬を受けるＩＣが例えば２層配線構造のものである
とき、下層配線をなんらかの方法でＩＣの表面に露出し
なければならない。その場合は、ＩＣを第３図に示す如
き構造とする。
とき、下層配線をなんらかの方法でＩＣの表面に露出し
なければならない。その場合は、ＩＣを第３図に示す如
き構造とする。
第３図を参照すると、１１は例えばシリコン基板、１２
４；ｌソース領域、１３はドレイン領域、１４はゲート
酸化膜、１５はゲート、１８．１７は絶縁層、１８は第
１層（下層）配線、１９は第２層配線、Ｃはセル領域、
Ｗは配線領域を示し、セル領域ＣにはＭＯＳトランジス
タが形成されているものである。かかるｔＣにおいて、
第２層配線についての情報は前記した如くにして得られ
るが、ＥＢ前照射よっては第１層配線１８についての情
報が得られない。
４；ｌソース領域、１３はドレイン領域、１４はゲート
酸化膜、１５はゲート、１８．１７は絶縁層、１８は第
１層（下層）配線、１９は第２層配線、Ｃはセル領域、
Ｗは配線領域を示し、セル領域ＣにはＭＯＳトランジス
タが形成されているものである。かかるｔＣにおいて、
第２層配線についての情報は前記した如くにして得られ
るが、ＥＢ前照射よっては第１層配線１８についての情
報が得られない。
そこで、第３図のＩＣにおいては、絶縁層１７を形成し
た後に、通常の窓開は技術を用いてＶＩＡホ（６） −ル（通し穴）２０を形成する。次いで、第２層配線１
９を形成のときにＨＢプロービング用端子２１を絶縁層
１７上に突き出して形成する。かかる端子２１は第２図
の端子６と同様に配線領域において露出しているのであ
るから、それにＥＢを照射したときのＩＣの破損は避け
られる。
た後に、通常の窓開は技術を用いてＶＩＡホ（６） −ル（通し穴）２０を形成する。次いで、第２層配線１
９を形成のときにＨＢプロービング用端子２１を絶縁層
１７上に突き出して形成する。かかる端子２１は第２図
の端子６と同様に配線領域において露出しているのであ
るから、それにＥＢを照射したときのＩＣの破損は避け
られる。
（７）発明の効果
以上、詳細に説明したように、本発明のＩＣにおいては
、ＥＢ熱照射よりすべての論理ゲートの入出力端子の電
位を直接測定することが可能になり、しかもＩＣチップ
に与える影響はきわめて少なく、ＥＢプロービングによ
るＩＣの不良解析に効果的である。
、ＥＢ熱照射よりすべての論理ゲートの入出力端子の電
位を直接測定することが可能になり、しかもＩＣチップ
に与える影響はきわめて少なく、ＥＢプロービングによ
るＩＣの不良解析に効果的である。
第１図はマスタースライス構造のＩＣの平面図、第２図
は第１図のＩＣにおけるＥＢプロービング用端子の配置
を示す平面図、第３図は多層配線ＩＣのＥＢプロービン
グ用端子を示す断面図である。 １−マスタースライス構造のｉｃ。 ２、Ｃ−−−セル配列領域、３．Ｗ−配線領域、（７） １１− シリコン基板、１６．１７−絶縁層、１８−第
１Ｊｉｌ配線、１９−第２層配線、２Ｏ−ＶＩＡポール
、６．２１− プロービング用端子 （８）
は第１図のＩＣにおけるＥＢプロービング用端子の配置
を示す平面図、第３図は多層配線ＩＣのＥＢプロービン
グ用端子を示す断面図である。 １−マスタースライス構造のｉｃ。 ２、Ｃ−−−セル配列領域、３．Ｗ−配線領域、（７） １１− シリコン基板、１６．１７−絶縁層、１８−第
１Ｊｉｌ配線、１９−第２層配線、２Ｏ−ＶＩＡポール
、６．２１− プロービング用端子 （８）
Claims (1)
- 【特許請求の範囲】 ＋１１複数の基本セルを備えたセル配列領域とそれとは
分かれた配線領域とから成る半導体集積回路において、
前記セル配列領域の各論理ゲートのための電子ビームプ
ローブ用端子が配線領域に露出して設けられた半導体装
置。 （２）前記セル配列領域が多層配線を含むものであり、
下層配線上の絶縁層に形成された通し穴を経て電子ビー
ムプローブ用端子が最上層に露出して設けられた特許請
求の範囲第１項記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11102482A JPS592348A (ja) | 1982-06-28 | 1982-06-28 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11102482A JPS592348A (ja) | 1982-06-28 | 1982-06-28 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS592348A true JPS592348A (ja) | 1984-01-07 |
Family
ID=14550455
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11102482A Pending JPS592348A (ja) | 1982-06-28 | 1982-06-28 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS592348A (ja) |
-
1982
- 1982-06-28 JP JP11102482A patent/JPS592348A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR880014651A (ko) | 반도체상의 게이트 산화물의 테스트방법 | |
| JP2983999B2 (ja) | 並列素子の自動化選別相互接続方法 | |
| JP2001298062A (ja) | 集積化された半導体における検査構造部 | |
| US6635515B2 (en) | Method of manufacturing a semiconductor device having signal line above main ground or main VDD line | |
| JPS592348A (ja) | 半導体装置 | |
| JPH07122604A (ja) | 半導体集積回路装置 | |
| JP2699663B2 (ja) | 半導体装置の故障解析方法 | |
| JPS6041726Y2 (ja) | 半導体集積回路装置 | |
| JP2745556B2 (ja) | 半導体装置の故障解析方法 | |
| JPH03268441A (ja) | 半導体集積回路基板 | |
| JP3093216B2 (ja) | 半導体装置及びその検査方法 | |
| US6677608B2 (en) | Semiconductor device for detecting gate defects | |
| JPH11297782A (ja) | テスト回路 | |
| JPS63122136A (ja) | 集積回路 | |
| KR100252761B1 (ko) | 게이트선폭 측정방법 | |
| JPS58161336A (ja) | 半導体集積回路装置 | |
| JPH02100336A (ja) | 半導体装置の故障解析方法 | |
| US7232695B2 (en) | Method and apparatus for completely covering a wafer with a passivating material | |
| JPS61139701A (ja) | パタ−ン寸法測定回路 | |
| JPS63304638A (ja) | 半導体集積回路の検査方法 | |
| KR20010026189A (ko) | 패드의 형성 방법 | |
| JPH04129240A (ja) | 半導体装置 | |
| JPS6116542A (ja) | 半導体集積回路の検査方法 | |
| JPH01162371A (ja) | 寸法測定パターンを有する半導体集積回路装置の製造方法 | |
| JPH02103946A (ja) | イオン注入の異物検査方法 |