JPS63304638A - 半導体集積回路の検査方法 - Google Patents
半導体集積回路の検査方法Info
- Publication number
- JPS63304638A JPS63304638A JP13922987A JP13922987A JPS63304638A JP S63304638 A JPS63304638 A JP S63304638A JP 13922987 A JP13922987 A JP 13922987A JP 13922987 A JP13922987 A JP 13922987A JP S63304638 A JPS63304638 A JP S63304638A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- potential
- upper layer
- wirings
- layer wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 12
- 238000007689 inspection Methods 0.000 title description 2
- 238000000034 method Methods 0.000 claims description 6
- 230000005685 electric field effect Effects 0.000 abstract description 8
- 239000000523 sample Substances 0.000 abstract description 6
- 230000008878 coupling Effects 0.000 abstract description 3
- 238000010168 coupling process Methods 0.000 abstract description 3
- 238000005859 coupling reaction Methods 0.000 abstract description 3
- 238000010894 electron beam technology Methods 0.000 abstract description 2
- 238000003745 diagnosis Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 22
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、半導体集積回路の下層配線の電位変−化を上
層配線パターンに取り出すことを目的とした半導体集積
回路の検査方法に関するものである。
層配線パターンに取り出すことを目的とした半導体集積
回路の検査方法に関するものである。
従来の技術
半導体集積回路の診断方法として、電子プローブを用い
る方法が近年開発されている。しかし、現状では周辺の
配線の電位変化による局所電界効果の影響により所望配
線の本来の情報が得られない欠点がある。
る方法が近年開発されている。しかし、現状では周辺の
配線の電位変化による局所電界効果の影響により所望配
線の本来の情報が得られない欠点がある。
第２図は、従来の多層配線構造を有する半導体集積回路
の断面図である。同図において、１はシリコン基板、２
は下層絶縁膜、３，４．５は下層配線、６は層間絶縁膜
、７は上層配線である。
の断面図である。同図において、１はシリコン基板、２
は下層絶縁膜、３，４．５は下層配線、６は層間絶縁膜
、７は上層配線である。
発明が解決しようとする問題点
上記の構造で、配線４の電位波形を電子プローブにより
測定しようとする場合、隣接する配線３．５の電位変化
を受けて、本来の配線４の電位波形を得ることができな
い欠点がある。
測定しようとする場合、隣接する配線３．５の電位変化
を受けて、本来の配線４の電位波形を得ることができな
い欠点がある。
本発明の目的は、隣接配線の電位変化による局所電界効
果を受けず、所望の配線の電位波形を得ることが可能な
半導体集積回路の検査方法を提供することである。
果を受けず、所望の配線の電位波形を得ることが可能な
半導体集積回路の検査方法を提供することである。
問題点を解決するための手段
本発明は、下層配線パターン上に矩形あるいはそれと同
等パターンの上層配線を形成し、隣接の上層配線を接地
電位または接地同等電位にすることを特徴とする半導体
集積回路の検査方法である。
等パターンの上層配線を形成し、隣接の上層配線を接地
電位または接地同等電位にすることを特徴とする半導体
集積回路の検査方法である。
作用
本発明によれば、隣接配線の電位変化による局所電界効
果は、接地電位の上層配線パターンによって吸収される
ので、その影響を受けず、所望配線の電位変化が容量結
合により、直上の上層配線パターンにあられれ、その本
来のものを得ることが可能である。
果は、接地電位の上層配線パターンによって吸収される
ので、その影響を受けず、所望配線の電位変化が容量結
合により、直上の上層配線パターンにあられれ、その本
来のものを得ることが可能である。
実施例
本発明の一実施例を第１図に基づいて説明する。第１図
は実施例半導体集積回路の断面図である。同図において
、第２図七同一部分には同一符号を付し、その説明を省
略する。
は実施例半導体集積回路の断面図である。同図において
、第２図七同一部分には同一符号を付し、その説明を省
略する。
同図において、下層配線３，４．５上に矩形もしくはそ
れと同等パターンの上層配ｆｉ８，９゜１０形成し、そ
のうちの下層配線３，５上の上層配線９．１０は接地電
位と同値にしである。
れと同等パターンの上層配ｆｉ８，９゜１０形成し、そ
のうちの下層配線３，５上の上層配線９．１０は接地電
位と同値にしである。
この半導体集積回路を周知の電子プローブを用いた診断
装置で、上層配線８に電子ビームを照射したとき、下層
配線４の電位変化が容量結合により、上層配線８にあら
れれ、下層配線３，５の電位変化による局所電界効果の
影響を受けることな（、下層配線４の電位変化を測定す
ることが可能になる。
装置で、上層配線８に電子ビームを照射したとき、下層
配線４の電位変化が容量結合により、上層配線８にあら
れれ、下層配線３，５の電位変化による局所電界効果の
影響を受けることな（、下層配線４の電位変化を測定す
ることが可能になる。
発明の効果
本発明によれば、上層配線によりシールド電極を形成し
て接地電位にすることにより、隣接配線による局所電界
効果の影響を受けず、所望の配線の電位波形を電子プロ
ーブにより測定することが可能となる。
て接地電位にすることにより、隣接配線による局所電界
効果の影響を受けず、所望の配線の電位波形を電子プロ
ーブにより測定することが可能となる。
第１図は本発明実施例に用いた半導体集積回路の断面図
、第２図は従来例の断面図である。 １・・・・・・シリコン基板、２・・・・・・下層絶縁
膜、３゜４．５・・・・・・下層配線、６・・・・・・
層間絶縁膜、７・・・・・・上層配線、８・・・・・・
電位測定用パターン、９，１０・・・・・・シールド電
極。 代理人の氏名 弁理士 中尾敏男 ほか１名ト、℃〜
＼
、第２図は従来例の断面図である。 １・・・・・・シリコン基板、２・・・・・・下層絶縁
膜、３゜４．５・・・・・・下層配線、６・・・・・・
層間絶縁膜、７・・・・・・上層配線、８・・・・・・
電位測定用パターン、９，１０・・・・・・シールド電
極。 代理人の氏名 弁理士 中尾敏男 ほか１名ト、℃〜
＼
Claims (1)
- 下層配線パターン上に、矩形あるいはそれと同等パター
ンの上層配線を形成し、隣接の前記上層配線を接地電位
または接地同等電位にすることを特徴とする半導体集積
回路の検査方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13922987A JPS63304638A (ja) | 1987-06-03 | 1987-06-03 | 半導体集積回路の検査方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13922987A JPS63304638A (ja) | 1987-06-03 | 1987-06-03 | 半導体集積回路の検査方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63304638A true JPS63304638A (ja) | 1988-12-12 |
Family
ID=15240492
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13922987A Pending JPS63304638A (ja) | 1987-06-03 | 1987-06-03 | 半導体集積回路の検査方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63304638A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0678752A1 (en) * | 1989-03-21 | 1995-10-25 | International Business Machines Corporation | Method for opens/shorts testing of capacity coupled networks in substrates using electron beams |
-
1987
- 1987-06-03 JP JP13922987A patent/JPS63304638A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0678752A1 (en) * | 1989-03-21 | 1995-10-25 | International Business Machines Corporation | Method for opens/shorts testing of capacity coupled networks in substrates using electron beams |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5159752A (en) | Scanning electron microscope based parametric testing method and apparatus | |
| US5999010A (en) | Method of measuring interconnect coupling capacitance in an IC chip | |
| US6894522B2 (en) | Specific site backside underlaying and micromasking method for electrical characterization of semiconductor devices | |
| US7614147B2 (en) | Method of creating contour structures to highlight inspection region | |
| JPS63304638A (ja) | 半導体集積回路の検査方法 | |
| JPS58101434A (ja) | プロ−ブカ−ド | |
| JPH0622256B2 (ja) | 半導体集積回路装置の製造方法 | |
| JPS6041726Y2 (ja) | 半導体集積回路装置 | |
| JPS61252641A (ja) | 半導体集積回路の検査方法 | |
| JPH0555322A (ja) | 半導体装置 | |
| JPH0725725Y2 (ja) | 高密度マイクロパッド | |
| JP2745556B2 (ja) | 半導体装置の故障解析方法 | |
| JPS63122136A (ja) | 集積回路 | |
| JPH0496343A (ja) | 半導体装置 | |
| JPS6116542A (ja) | 半導体集積回路の検査方法 | |
| JPS6167238A (ja) | 半導体装置 | |
| JP3201328B2 (ja) | 回路装置の試験方法 | |
| JPH06177221A (ja) | 信頼性評価用半導体装置及び信頼性評価用の評価パターンを内蔵した製品ｌｓｉ、ウエハー | |
| JPS60100444A (ja) | 半導体集積回路の試験方法 | |
| JPS61292334A (ja) | 半導体装置の検査方法 | |
| JPH04369849A (ja) | 半導体集積回路装置 | |
| JPH0153513B2 (ja) | ||
| TW514742B (en) | Internal probe pad for failure analysis | |
| JPS60177641A (ja) | プロ−ブカ−ド | |
| JPH0442923A (ja) | 半導体装置の配線パターン形成方法 |