JPS61252641A - 半導体集積回路の検査方法 - Google Patents
半導体集積回路の検査方法Info
- Publication number
- JPS61252641A JPS61252641A JP60093705A JP9370585A JPS61252641A JP S61252641 A JPS61252641 A JP S61252641A JP 60093705 A JP60093705 A JP 60093705A JP 9370585 A JP9370585 A JP 9370585A JP S61252641 A JPS61252641 A JP S61252641A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- passivation film
- integrated circuit
- potential
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、配線パターンの上層に絶縁性物質のパッシベ
ーション膜を有する半導体集積回路の検査方法に関する
ものである。
ーション膜を有する半導体集積回路の検査方法に関する
ものである。
（従来の技術）
近年、半導体集積回路の集積度は高まり、そのパターン
も非常に微細かつ多層化している。そのために、集積回
路の検査は、製品開発の上で益々重要になっているため
にもかかわらず、困難さを増している。
も非常に微細かつ多層化している。そのために、集積回
路の検査は、製品開発の上で益々重要になっているため
にもかかわらず、困難さを増している。
通常、集積回路の検査を行なうには、その集積回路に種
々の検査用入力信号を与え、その結果表われる出力信号
が正常かどうかによって撫積回路の良否を判定している
。また、各機能部を解析的に検査する場合、先端が微小
な金属針をチップの所要点に接触させて、その電圧およ
び波形を測定することにより、各機能部の動作解明を行
なっている。しかし、この機械的触針には、集積回路を
破壊する恐れがあり、また空間的な分解能が不十分で、
金属針に容量があることから、多くの時間を費やす割に
は得るものが少なく、高密度集積回路には適用できない
。
々の検査用入力信号を与え、その結果表われる出力信号
が正常かどうかによって撫積回路の良否を判定している
。また、各機能部を解析的に検査する場合、先端が微小
な金属針をチップの所要点に接触させて、その電圧およ
び波形を測定することにより、各機能部の動作解明を行
なっている。しかし、この機械的触針には、集積回路を
破壊する恐れがあり、また空間的な分解能が不十分で、
金属針に容量があることから、多くの時間を費やす割に
は得るものが少なく、高密度集積回路には適用できない
。
そこで、これに代わる集積回路の診断方法として、電子
プローブを用いる方法が盛んに開発されている。しかし
、現状では周辺の配線の電位変化による局所電界効果の
影響により、所望配線の本来の情報が得られない欠点が
ある。
プローブを用いる方法が盛んに開発されている。しかし
、現状では周辺の配線の電位変化による局所電界効果の
影響により、所望配線の本来の情報が得られない欠点が
ある。
第２図は、従来の表面に絶縁性物質のパッシベーション
膜を有する半導体集積回路の断面図である。同図におい
て、１はシリコン半導体基板、２は下層絶縁膜、３，４
は配線で、５は絶縁性物質のパッシベーション膜である
。
膜を有する半導体集積回路の断面図である。同図におい
て、１はシリコン半導体基板、２は下層絶縁膜、３，４
は配線で、５は絶縁性物質のパッシベーション膜である
。
（発明が解決しようとする問題点）
上記の構造で配線３の電位および波形を測定しようとす
る場合、配線４の電位変化の影響を受けて１本来の配線
３の電位および波形を得ることができない欠点がある。
る場合、配線４の電位変化の影響を受けて１本来の配線
３の電位および波形を得ることができない欠点がある。
本発明の目的は、隣接配線の電位変化による局所電界効
果を受けず、配線本来の電位および波形を得ることが可
能な検査方法を提供することである。
果を受けず、配線本来の電位および波形を得ることが可
能な検査方法を提供することである。
（問題点を解決するための手段）
本発明の半導体集積回路の検査方法は、配線パターンの
上層に絶縁性物質のパッシベーション膜を有する半導体
集積回路において、前記パッシベーション膜を形成し、
前記配線パターンの反転パターン形成用マスクを用いて
、前記パッシベーション膜上に、前記配線パターンの反
転パターンを。
上層に絶縁性物質のパッシベーション膜を有する半導体
集積回路において、前記パッシベーション膜を形成し、
前記配線パターンの反転パターン形成用マスクを用いて
、前記パッシベーション膜上に、前記配線パターンの反
転パターンを。
導電性物質により形成し、この反転パターンの電位を、
前記半導体集積回路の接地電位と同値にする工程を備え
たものである。
前記半導体集積回路の接地電位と同値にする工程を備え
たものである。
（作 用）
本発明によれば、隣接配線の電位変化による局所電界は
、接地電位の反転パターンによって吸収され、その影響
を受けず所望配線の電位および波形は、その本来のもの
を得ることが可能である。
、接地電位の反転パターンによって吸収され、その影響
を受けず所望配線の電位および波形は、その本来のもの
を得ることが可能である。
（実施例）
本発明による一実施例を第１図に基づいて説明する。第
１図は半導体集積回路の断面図である。
１図は半導体集積回路の断面図である。
同図において、第２図と同一部分には同一符号を付し、
その説明を省略する。
その説明を省略する。
同図において、配線３以外のパッシベーション膜５上に
シールド電極を形成するため、配線パターン３の反転パ
ターン形成用マスクを用いて、シールド電極６を形成し
ている。配線３の上部のパッシベーション膜上にはシー
ルド電極はなく、配線４の上部のパッジベージ目ン膜５
上にはシールド電極６がある。さらに、シールド電極６
の電位を集積回路の接地電位と同値にする。この集積回
路を周知の電子プローブを用いた診断装置で配線３上部
のパッシベーション膜５上から、あるいはパッシベーシ
ョン膜５を除去して、直接に配線３を測定することによ
り、隣接配線４の電位変化による局所電界効果の影響を
受けることなしに、配線３の電位−および波形を測定す
ることができる。
シールド電極を形成するため、配線パターン３の反転パ
ターン形成用マスクを用いて、シールド電極６を形成し
ている。配線３の上部のパッシベーション膜上にはシー
ルド電極はなく、配線４の上部のパッジベージ目ン膜５
上にはシールド電極６がある。さらに、シールド電極６
の電位を集積回路の接地電位と同値にする。この集積回
路を周知の電子プローブを用いた診断装置で配線３上部
のパッシベーション膜５上から、あるいはパッシベーシ
ョン膜５を除去して、直接に配線３を測定することによ
り、隣接配線４の電位変化による局所電界効果の影響を
受けることなしに、配線３の電位−および波形を測定す
ることができる。
また、上記説明には、１層配線構造を有する半導体集積
回路について行なったが、２層配線以上の多層配線構造
についても同様である。
回路について行なったが、２層配線以上の多層配線構造
についても同様である。
（発明の効果）
本発明によれば、既存の配線形成技術を用いて。
パッシベーション膜上にシールド電極を形成し、接地電
位にすることにより、隣接配線による局所電界効果によ
る影響を受けず、所望の配線の電位および波形を電子プ
ローブにより測定することが可能となる効果がある。
位にすることにより、隣接配線による局所電界効果によ
る影響を受けず、所望の配線の電位および波形を電子プ
ローブにより測定することが可能となる効果がある。
第１図は本発明に用いる半導体集積回路の断面図、第２
図は従来の半導体集積回路の断面図である。 １ ・・・シリコン半導体基板、 ２ ・・・下層絶縁
膜、 ３，４ ・・・配線、 ５・・・パッシベーショ
ン膜、 ６ ・・パシールド電極。
図は従来の半導体集積回路の断面図である。 １ ・・・シリコン半導体基板、 ２ ・・・下層絶縁
膜、 ３，４ ・・・配線、 ５・・・パッシベーショ
ン膜、 ６ ・・パシールド電極。
Claims (1)
- 配線パターンの上層に絶縁性物質のパッシベーション
膜を有する半導体集積回路において、前記パッシベーシ
ョン膜を形成し、前記配線パターンの反転パターン形成
用マスクを用いて、前記パッシベーション膜上に、前記
配線パターンの反転パターンを導電性物質により形成し
、該反転パターンの電位を、前記半導体集積回路の接地
電位と同値にする工程をそなえたことを特徴とする半導
体集積回路の検査方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60093705A JPS61252641A (ja) | 1985-05-02 | 1985-05-02 | 半導体集積回路の検査方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60093705A JPS61252641A (ja) | 1985-05-02 | 1985-05-02 | 半導体集積回路の検査方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61252641A true JPS61252641A (ja) | 1986-11-10 |
Family
ID=14089822
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60093705A Pending JPS61252641A (ja) | 1985-05-02 | 1985-05-02 | 半導体集積回路の検査方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61252641A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2771853A1 (fr) * | 1997-11-28 | 1999-06-04 | Sgs Thomson Microelectronics | Plot de test de circuit integre |
-
1985
- 1985-05-02 JP JP60093705A patent/JPS61252641A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2771853A1 (fr) * | 1997-11-28 | 1999-06-04 | Sgs Thomson Microelectronics | Plot de test de circuit integre |
| US6246072B1 (en) | 1997-11-28 | 2001-06-12 | Stmicroelectronics S.A. | Integrated circuit test pad |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61252641A (ja) | 半導体集積回路の検査方法 | |
| US6143355A (en) | Print alignment method for multiple print thick film circuits | |
| JPS58101434A (ja) | プロ−ブカ−ド | |
| JP3599929B2 (ja) | 回路基板のパターン静電容量測定方法 | |
| JPS63304638A (ja) | 半導体集積回路の検査方法 | |
| JPS6116542A (ja) | 半導体集積回路の検査方法 | |
| JPH01318245A (ja) | プローブカード検査用治具 | |
| JPH0725725Y2 (ja) | 高密度マイクロパッド | |
| JPH02222156A (ja) | プローブカード | |
| JPH0250452A (ja) | プローバ | |
| EP1202070B1 (en) | Method of inspecting an electrical disconnection between circuits | |
| JPH0974122A (ja) | 半導体装置における容量測定パターン及び容量測定方法 | |
| JPS61292335A (ja) | 半導体装置 | |
| JP3734995B2 (ja) | 集積回路装置 | |
| JPS60177641A (ja) | プロ−ブカ−ド | |
| JP2745556B2 (ja) | 半導体装置の故障解析方法 | |
| JPS58161336A (ja) | 半導体集積回路装置 | |
| JPS61292334A (ja) | 半導体装置の検査方法 | |
| JPS59174771A (ja) | 回路基板絶縁抵抗試験装置 | |
| JP2826400B2 (ja) | 半導体装置の検査方法 | |
| JP3734994B2 (ja) | 集積回路の試験方法 | |
| JPS6167238A (ja) | 半導体装置 | |
| JPH0582605A (ja) | 半導体集積回路素子およびウエハテスト検査方法 | |
| JPH0673361B2 (ja) | 半導体ウェーハ上の集積回路の試験方法 | |
| JPH0595045U (ja) | 半導体装置 |