JPS59174771A - 回路基板絶縁抵抗試験装置 - Google Patents
回路基板絶縁抵抗試験装置Info
- Publication number
- JPS59174771A JPS59174771A JP58049880A JP4988083A JPS59174771A JP S59174771 A JPS59174771 A JP S59174771A JP 58049880 A JP58049880 A JP 58049880A JP 4988083 A JP4988083 A JP 4988083A JP S59174771 A JPS59174771 A JP S59174771A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- insulation resistance
- power source
- tested
- patterns
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
- Testing Relating To Insulation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の属する技術分野〕
本発明は電子回路基板の絶縁抵抗試験装置にかか）、特
に微細印刷配線パターンを有する多層セラミック回路基
板の絶縁抵抗試験装置に関する。
に微細印刷配線パターンを有する多層セラミック回路基
板の絶縁抵抗試験装置に関する。
従来この種の回路基板絶縁抵抗試験装置は、印刷配線パ
ターン試験装置自身で絶縁抵抗試験を行う場合が多かっ
た。
ターン試験装置自身で絶縁抵抗試験を行う場合が多かっ
た。
しかし多層セラミック回路基板のように微細な印刷配線
パターンが数多く印刷される様な場合通常のプリント回
路基板の試験のごとくプローブ接触子を全パターン上に
同時に接続するにはプローブ接触子の物理的寸法の小型
化だけでは対処し切れず、又仮に接続できたとしても被
試験セラミック回路基板の種類毎の接続装置又は、マス
ク板等の治具が必要となる為非接触型の試嵌を行う場合
が多い。
パターンが数多く印刷される様な場合通常のプリント回
路基板の試験のごとくプローブ接触子を全パターン上に
同時に接続するにはプローブ接触子の物理的寸法の小型
化だけでは対処し切れず、又仮に接続できたとしても被
試験セラミック回路基板の種類毎の接続装置又は、マス
ク板等の治具が必要となる為非接触型の試嵌を行う場合
が多い。
ただ非接触型の試験技術では絶縁抵抗試験が原理的に不
可能であシ絶縁抵抗劣化による障害は基板に回路を搭載
後の機能試験で代用する場合が多いが必ずしも絶縁抵抗
劣化を全て検出できず、使用状態に於いて劣化が進行す
る場合もありうるという欠点がおった。
可能であシ絶縁抵抗劣化による障害は基板に回路を搭載
後の機能試験で代用する場合が多いが必ずしも絶縁抵抗
劣化を全て検出できず、使用状態に於いて劣化が進行す
る場合もありうるという欠点がおった。
本発明は上記欠点を解決するためになされたものでその
目的は簡単な接続装置でもって被試験回路基板の種類に
とられれない絶縁抵抗試験装置を提供することにある。
目的は簡単な接続装置でもって被試験回路基板の種類に
とられれない絶縁抵抗試験装置を提供することにある。
本発明は被試験回路基板の座標位置決めするＸ−Ｙテー
ブルと、被試験回路基板の印刷配線パターンに接触する
１本のプローブ接触針と、被試験回路基板にバイアス電
位を印加するバイアス電源と、プローブ接触針に接続さ
れ電流−電圧変換演算増幅器と、演算増幅器の出力を比
較判定するアナログ電位比較器とを含むことを特徴とす
る回路基板絶縁抵抗試験装置にある。
ブルと、被試験回路基板の印刷配線パターンに接触する
１本のプローブ接触針と、被試験回路基板にバイアス電
位を印加するバイアス電源と、プローブ接触針に接続さ
れ電流−電圧変換演算増幅器と、演算増幅器の出力を比
較判定するアナログ電位比較器とを含むことを特徴とす
る回路基板絶縁抵抗試験装置にある。
次に本発明について図面を参照して詳細に説明する。
第１図は本発明の一実施例による回路基板絶縁抵抗試験
装置のブロック図である。第一図に於いてＸ−Ｙテーブ
ル７の上に固定された被試験セラミック回路基板１と、
被試験セラミック回路基板１にバイアス電位を印加する
為のバイアス電源２と、被試験セラミック回路基板１の
印刷パターンをプロービングするプローブ接触針８と、
このプローブ接触針８に接続された演算増幅器３と、演
算増幅器３の出力電位を比較判定する為の基準電源４及
びアナログ電位比較器５とよシ構成される。
装置のブロック図である。第一図に於いてＸ−Ｙテーブ
ル７の上に固定された被試験セラミック回路基板１と、
被試験セラミック回路基板１にバイアス電位を印加する
為のバイアス電源２と、被試験セラミック回路基板１の
印刷パターンをプロービングするプローブ接触針８と、
このプローブ接触針８に接続された演算増幅器３と、演
算増幅器３の出力電位を比較判定する為の基準電源４及
びアナログ電位比較器５とよシ構成される。
Ｘ−Ｙテーブル７はたとえば被試験セラミック回路基板
１の印刷配線パターンの位置（ｘ、ｙ座標）を被試験セ
ラミック回路基板を設計したＣＡＤ（Ｃｏｍｐｕｔｅｒ
Ａｉｄｅｄ Ｄｅｓｉｇｎ） システム等よυ出力さ
れた情報によシブロープ接触針８でブロービングできる
様各印刷配線パターン毎にＸ−Ｙ座標の位置決めをした
後、Ｚ軸方向に上昇せしめ印刷配線パターンとプローブ
接触針８が接続される。
１の印刷配線パターンの位置（ｘ、ｙ座標）を被試験セ
ラミック回路基板を設計したＣＡＤ（Ｃｏｍｐｕｔｅｒ
Ａｉｄｅｄ Ｄｅｓｉｇｎ） システム等よυ出力さ
れた情報によシブロープ接触針８でブロービングできる
様各印刷配線パターン毎にＸ−Ｙ座標の位置決めをした
後、Ｚ軸方向に上昇せしめ印刷配線パターンとプローブ
接触針８が接続される。
被試験セラミック回路基板１の電源層及びグラウンド層
には予めバイアス電源２が印加されておシ、今もし被試
験セラミック回路基板１の電源層又はグラウンド層とプ
ローブ接触針８が接続されている印刷配線パターンとの
間で絶縁抵抗の劣化したパターンがあった場合、バイア
ス電源２よシ其の絶縁抵抗劣化個所を経由してプローブ
接触針８には微弱な漏れ電流が流れ込む。この漏れ電流
を演算増幅器３でもって電流−電圧変換を行う。
には予めバイアス電源２が印加されておシ、今もし被試
験セラミック回路基板１の電源層又はグラウンド層とプ
ローブ接触針８が接続されている印刷配線パターンとの
間で絶縁抵抗の劣化したパターンがあった場合、バイア
ス電源２よシ其の絶縁抵抗劣化個所を経由してプローブ
接触針８には微弱な漏れ電流が流れ込む。この漏れ電流
を演算増幅器３でもって電流−電圧変換を行う。
仮υに其の出力電圧ｊｉ［をＶｏ、演算増幅器帰環抵抗
をＲｆ、絶縁抵抗値を几Ｘ、バイアス電位をＶＢとすれ
ばＶｇ −−Ｒｆ −Ｖ Ｂ／Ｒｘの出力電圧値となり
、几ｆ。
をＲｆ、絶縁抵抗値を几Ｘ、バイアス電位をＶＢとすれ
ばＶｇ −−Ｒｆ −Ｖ Ｂ／Ｒｘの出力電圧値となり
、几ｆ。
及びＶＢは固定値である為、■Ｏの値により絶縁抵抗試
験Ｘを判定する事ができる。演算増幅器３の出力をアナ
ログ電位比較器５でもつ１基準電源４と比較し成る絶縁
抵抗値以下には判定結果出力信号６の論理値がたとえば
１１１が出力される様基準電源４の電位値を、Ａ？して
おけば判定結果出力信号６を観測しながらＸ−Ｙテーブ
ル７を全印刷配線パターンにプローブ接触針８がつぎつ
ぎ接続される電位１を決めを行ってゆく事により絶縁抵
抗の劣化パターンの位置等を試験診断ができる。
験Ｘを判定する事ができる。演算増幅器３の出力をアナ
ログ電位比較器５でもつ１基準電源４と比較し成る絶縁
抵抗値以下には判定結果出力信号６の論理値がたとえば
１１１が出力される様基準電源４の電位値を、Ａ？して
おけば判定結果出力信号６を観測しながらＸ−Ｙテーブ
ル７を全印刷配線パターンにプローブ接触針８がつぎつ
ぎ接続される電位１を決めを行ってゆく事により絶縁抵
抗の劣化パターンの位置等を試験診断ができる。
被試験セラミック回路基板に微細な印刷配線ツクターン
が数多く印刷されている様な場合、通常のプリント回路
基板の試緘の様にプローブ接触子を全パターン上に同時
に接続する吟は多くの技術的困難さかあシ、又仮に接続
したとしても被試験セラミック回路基板種類毎の接続装
置が必要となシ、従来この種のパターン試験には画像処
理、静電容量測定、又は電子ビー−ムプロービング等が
使用されているがこれらの試験技術では絶縁抵抗試験は
原理的に実施できず、実際のセラミック基板使用状態に
於いては、絶縁抵抗劣化個所のリーク電流によシ金属マ
イグレーション等が発生する場合がある・ 本発明の一実施例ではＸ−Ｙテーブルによｊ 一点毎の
ブロービングを行っている為簡単な接続装置構成でもっ
て被試験セラミックの種類にとられれず絶縁抵抗不良を
検出できる。
が数多く印刷されている様な場合、通常のプリント回路
基板の試緘の様にプローブ接触子を全パターン上に同時
に接続する吟は多くの技術的困難さかあシ、又仮に接続
したとしても被試験セラミック回路基板種類毎の接続装
置が必要となシ、従来この種のパターン試験には画像処
理、静電容量測定、又は電子ビー−ムプロービング等が
使用されているがこれらの試験技術では絶縁抵抗試験は
原理的に実施できず、実際のセラミック基板使用状態に
於いては、絶縁抵抗劣化個所のリーク電流によシ金属マ
イグレーション等が発生する場合がある・ 本発明の一実施例ではＸ−Ｙテーブルによｊ 一点毎の
ブロービングを行っている為簡単な接続装置構成でもっ
て被試験セラミックの種類にとられれず絶縁抵抗不良を
検出できる。
本発明によれば、以上説明したように被試験セラミック
基板の電源及びグラウンド層にバイアス電位を印加し其
のリーク電流の大小を比較判定しなからＸ、Ｙテーブル
で全パターンをプロービングする事により容易に被試験
セラミック基板の絶縁抵抗試験ができるという効果があ
る。
基板の電源及びグラウンド層にバイアス電位を印加し其
のリーク電流の大小を比較判定しなからＸ、Ｙテーブル
で全パターンをプロービングする事により容易に被試験
セラミック基板の絶縁抵抗試験ができるという効果があ
る。
第１図は本発明の一実施例を部分的に示すブロック図で
ある。 １・・・・・・被試験セラミック回路基板、２・・・・
・・バイアス電源、３・・・・・・演算増幅器、４・・
・・・・基準電源、５・・・・・・アナログ電位比較器
、６・・・・・・判定結果出力信号、７・・・・・・Ｘ
、−Ｙ、テーブル、８・・・・・・プローブ接触針。
ある。 １・・・・・・被試験セラミック回路基板、２・・・・
・・バイアス電源、３・・・・・・演算増幅器、４・・
・・・・基準電源、５・・・・・・アナログ電位比較器
、６・・・・・・判定結果出力信号、７・・・・・・Ｘ
、−Ｙ、テーブル、８・・・・・・プローブ接触針。
Claims (1)
- 被試験回路基板の座標位置決めするＸ−Ｙテーブルと、
被試験回路基板の印刷配線パターンに接触する１本のプ
ローブ接触針と、被試験回路基板Ｉｃ／＜イアスミ位を
印加するバイアス電源と、プロニブ接触針に接続された
電流−電圧変換演算増幅器と、演算増幅器の出力を比較
判定するアナログ電位比較器とを含むことを特徴とする
回路基板絶縁抵抗試験装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58049880A JPS59174771A (ja) | 1983-03-25 | 1983-03-25 | 回路基板絶縁抵抗試験装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58049880A JPS59174771A (ja) | 1983-03-25 | 1983-03-25 | 回路基板絶縁抵抗試験装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59174771A true JPS59174771A (ja) | 1984-10-03 |
Family
ID=12843353
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58049880A Pending JPS59174771A (ja) | 1983-03-25 | 1983-03-25 | 回路基板絶縁抵抗試験装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59174771A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103823161A (zh) * | 2012-11-19 | 2014-05-28 | 纬创资通股份有限公司 | 绝缘状态检测系统、绝缘状态检测方法及萤光显微镜系统 |
-
1983
- 1983-03-25 JP JP58049880A patent/JPS59174771A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103823161A (zh) * | 2012-11-19 | 2014-05-28 | 纬创资通股份有限公司 | 绝缘状态检测系统、绝缘状态检测方法及萤光显微镜系统 |
| CN103823161B (zh) * | 2012-11-19 | 2016-08-03 | 纬创资通股份有限公司 | 绝缘状态检测系统、绝缘状态检测方法及萤光显微镜系统 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5138266A (en) | Single-probe charge measurement testing method | |
| JPH06160457A (ja) | 回路板試験装置 | |
| JP3165056B2 (ja) | 基板検査装置および基板検査方法 | |
| US20030146763A1 (en) | Circuit and method for determining the location of defect in a circuit | |
| JPH01112179A (ja) | 回路板検査装置および方法 | |
| US20030030459A1 (en) | Apparatus and methods for testing circuit boards | |
| US6452410B1 (en) | Apparatus and method for electrolytic bare board testing | |
| US5432460A (en) | Apparatus and method for opens and shorts testing of a circuit board | |
| US6529019B1 (en) | Multiple axis magnetic test for open integrated circuit pins | |
| JPS59174771A (ja) | 回路基板絶縁抵抗試験装置 | |
| JP3784479B2 (ja) | 回路基板検査方法 | |
| JPH08327708A (ja) | 被試験基板における電子回路動作試験方法及びその装置 | |
| JP4259692B2 (ja) | 回路基板検査装置 | |
| JPH09203765A (ja) | ビジュアル併用型基板検査装置 | |
| JPH1164428A (ja) | 部品検査装置 | |
| JP2767291B2 (ja) | 検査装置 | |
| JP3281164B2 (ja) | Ｉｃのインサーキットテスタによる足浮き検出方法 | |
| JPH05190637A (ja) | 半導体集積回路の試験方法 | |
| JP2000310660A (ja) | 基板検査装置および基板検査方法 | |
| JP2767991B2 (ja) | 検査基板と回路基板検査方法並びに回路基板検査装置 | |
| JPH05264676A (ja) | 故障検出方法及び検出装置 | |
| JPH01244384A (ja) | 論理集積回路の故障診断装置 | |
| JPS60111973A (ja) | 回路基板結線識別装置 | |
| JPH07287042A (ja) | インサーキット検査方法 | |
| Swaminathan et al. | A survey of test techniques for MCM substrates |