JPH09307210A - チップオンボード型半導体装置 - Google Patents
チップオンボード型半導体装置Info
- Publication number
- JPH09307210A JPH09307210A JP8122995A JP12299596A JPH09307210A JP H09307210 A JPH09307210 A JP H09307210A JP 8122995 A JP8122995 A JP 8122995A JP 12299596 A JP12299596 A JP 12299596A JP H09307210 A JPH09307210 A JP H09307210A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- electrode
- electronic component
- chip
- insulating substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0266—Marks, test patterns or identification means
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
(57)【要約】
【課題】 実装する半導体チップの電気的特性検査を行
なう際、部品点数が増加するという課題があった。 【解決手段】 まず、相互に絶縁されたランド電極３
８，３９を形成した絶縁基板２９上に半導体チップ３０
のみを実装し、パッド電極３１，３２，３３をボンディ
ングワイヤー４０，４１，４２で配線パターン４３，４
４，４５に接続する。この状態で配線パターン４３，４
４，４５を使用して半導体チップ３０の電気的特性検査
を行う。次に回路仕様上必要な電子部品３４を絶縁基板
２９上に実装する。電子部品３４の端子電極３６によっ
て絶縁基板２９上のランド電極３８，３９を短絡するこ
とにより、半導体チップ３０のパッド電極３２，３３を
短絡する所定の回路が得られる。
なう際、部品点数が増加するという課題があった。 【解決手段】 まず、相互に絶縁されたランド電極３
８，３９を形成した絶縁基板２９上に半導体チップ３０
のみを実装し、パッド電極３１，３２，３３をボンディ
ングワイヤー４０，４１，４２で配線パターン４３，４
４，４５に接続する。この状態で配線パターン４３，４
４，４５を使用して半導体チップ３０の電気的特性検査
を行う。次に回路仕様上必要な電子部品３４を絶縁基板
２９上に実装する。電子部品３４の端子電極３６によっ
て絶縁基板２９上のランド電極３８，３９を短絡するこ
とにより、半導体チップ３０のパッド電極３２，３３を
短絡する所定の回路が得られる。
Description
【０００１】
【発明の属する技術分野】本発明は、実装された半導体
チップの電気的特性検査を行えるチップオンボード型半
導体装置に関するものである。
チップの電気的特性検査を行えるチップオンボード型半
導体装置に関するものである。
【０００２】
【従来の技術】従来より、半導体チップのみを最初に実
装し、実装された前記半導体チップの電気的特性検査を
行った後に前記半導体チップ以外の電子部品を実装する
ことで所定の回路を形成するチップオンボード型半導体
装置が採用されている。
装し、実装された前記半導体チップの電気的特性検査を
行った後に前記半導体チップ以外の電子部品を実装する
ことで所定の回路を形成するチップオンボード型半導体
装置が採用されている。
【０００３】以下、従来のチップオンボード型半導体装
置について図面を参照しながら説明する。
置について図面を参照しながら説明する。
【０００４】図３は従来のチップオンボード型半導体装
置の斜視図、図４は前記従来のチップオンボード型半導
体装置において半導体チップの電気的特性検査方法を説
明するための斜視図である。
置の斜視図、図４は前記従来のチップオンボード型半導
体装置において半導体チップの電気的特性検査方法を説
明するための斜視図である。
【０００５】図３及び図４において、１は絶縁基板、２
は絶縁基板１上に実装された半導体チップであり、３，
４，５は半導体チップ２のパッド電極である。６は絶縁
基板１上に実装された電子部品であり、７，８は電子部
品６の端子電極である。９は絶縁基板１上に実装された
電子部品であり、１０，１１は電子部品９の端子電極で
ある。なお、電子部品６，９と端子電極７，８，１０，
１１は図４には図示していない。１２，１３は絶縁基板
１上に形成されたランド電極であり、電子部品６を実装
することにより各々電子部品６の端子電極７，８に接続
する。１４，１５は絶縁基板１上に形成されたランド電
極であり、電子部品９を実装することにより各々電子部
品９の端子電極１０，１１に接続する。１６，１７，１
８はボンディングワイヤーであり、各々一端が半導体チ
ップ２のパッド電極３，４，５に接続されている。１
９，２０，２１は絶縁基板１上に形成された配線パター
ンである。配線パターン１９はランド電極１２に接続
し、かつボンディングワイヤー１６を経由して半導体チ
ップ２のパッド電極３に接続している。配線パターン２
０はランド電極１３および１４に接続し、かつボンディ
ングワイヤー１７を経由して半導体チップ２のパッド電
極４に接続している。配線パターン２１はランド電極１
５に接続し、かつボンディングワイヤー１８を経由して
半導体チップ２のパッド電極５に接続している。
は絶縁基板１上に実装された半導体チップであり、３，
４，５は半導体チップ２のパッド電極である。６は絶縁
基板１上に実装された電子部品であり、７，８は電子部
品６の端子電極である。９は絶縁基板１上に実装された
電子部品であり、１０，１１は電子部品９の端子電極で
ある。なお、電子部品６，９と端子電極７，８，１０，
１１は図４には図示していない。１２，１３は絶縁基板
１上に形成されたランド電極であり、電子部品６を実装
することにより各々電子部品６の端子電極７，８に接続
する。１４，１５は絶縁基板１上に形成されたランド電
極であり、電子部品９を実装することにより各々電子部
品９の端子電極１０，１１に接続する。１６，１７，１
８はボンディングワイヤーであり、各々一端が半導体チ
ップ２のパッド電極３，４，５に接続されている。１
９，２０，２１は絶縁基板１上に形成された配線パター
ンである。配線パターン１９はランド電極１２に接続
し、かつボンディングワイヤー１６を経由して半導体チ
ップ２のパッド電極３に接続している。配線パターン２
０はランド電極１３および１４に接続し、かつボンディ
ングワイヤー１７を経由して半導体チップ２のパッド電
極４に接続している。配線パターン２１はランド電極１
５に接続し、かつボンディングワイヤー１８を経由して
半導体チップ２のパッド電極５に接続している。
【０００６】図４において、２２は半導体検査装置であ
る。２３，２４，２５は半導体検査装置２２の検査プロ
ーブであり、各々の先端は配線パターン１９，２０，２
１と接触している。２６，２７，２８は配線ケーブルで
あり、半導体検査装置２２と検査プローブ２３，２４，
２５を接続する。なお、半導体検査装置２２と検査プロ
ーブ２３，２４，２５及び配線ケーブル２６，２７，２
８は前記従来のチップオンボード型半導体装置を構成す
る要素ではない。
る。２３，２４，２５は半導体検査装置２２の検査プロ
ーブであり、各々の先端は配線パターン１９，２０，２
１と接触している。２６，２７，２８は配線ケーブルで
あり、半導体検査装置２２と検査プローブ２３，２４，
２５を接続する。なお、半導体検査装置２２と検査プロ
ーブ２３，２４，２５及び配線ケーブル２６，２７，２
８は前記従来のチップオンボード型半導体装置を構成す
る要素ではない。
【０００７】以上のように構成された前記従来のチップ
オンボード型半導体装置について、以下その動作を説明
する。
オンボード型半導体装置について、以下その動作を説明
する。
【０００８】まず、図４に示すように半導体チップ２の
みを絶縁基板１上に実装し、半導体チップ２のパッド電
極３，４，５をボンディングワイヤー１６，１７，１８
によって配線パターン１９，２０，２１に接続する。こ
の状態では半導体チップ２のパッド電極３，４，５は各
々絶縁されているため、半導体検査装置２２は検査プロ
ーブ２３，２４，２５を介して半導体チップ２の電気的
特性検査を行うことができる。
みを絶縁基板１上に実装し、半導体チップ２のパッド電
極３，４，５をボンディングワイヤー１６，１７，１８
によって配線パターン１９，２０，２１に接続する。こ
の状態では半導体チップ２のパッド電極３，４，５は各
々絶縁されているため、半導体検査装置２２は検査プロ
ーブ２３，２４，２５を介して半導体チップ２の電気的
特性検査を行うことができる。
【０００９】半導体チップ２の電気的特性検査を行った
後、図３に示すように電子部品６，９を絶縁基板１上に
実装することによって、所定の回路を得ることができ
る。
後、図３に示すように電子部品６，９を絶縁基板１上に
実装することによって、所定の回路を得ることができ
る。
【００１０】
【発明が解決しようとする課題】しかしながら前記従来
の構成において、前記従来のチップオンボード型半導体
装置の回路が半導体チップ２のパッド電極４，５間を短
絡させる仕様である場合、ランド電極１４，１５間を短
絡専用の電子部品９によって短絡させる必要がある。
の構成において、前記従来のチップオンボード型半導体
装置の回路が半導体チップ２のパッド電極４，５間を短
絡させる仕様である場合、ランド電極１４，１５間を短
絡専用の電子部品９によって短絡させる必要がある。
【００１１】すなわち半導体チップ２のパッド電極４，
５を絶縁して電気的特性検査を行うために、回路仕様上
は不必要な短絡用の電子部品９が必要となり、前記従来
のチップオンボード型半導体装置の部品点数を増加させ
るという課題があった。
５を絶縁して電気的特性検査を行うために、回路仕様上
は不必要な短絡用の電子部品９が必要となり、前記従来
のチップオンボード型半導体装置の部品点数を増加させ
るという課題があった。
【００１２】また短絡用の電子部品９を用いるかわり
に、あらかじめランド電極１４，１５間を短絡するよう
な配線パターンを絶縁基板１上に形成した場合、半導体
チップ２の検査時には既に半導体チップ２のパッド電極
４，５が短絡されているため、半導体検査装置２２は半
導体チップ２のパッド電極４，５を独立して電気的特性
検査ができず、半導体チップ２の故障検出率が低下して
しまうという課題があった。
に、あらかじめランド電極１４，１５間を短絡するよう
な配線パターンを絶縁基板１上に形成した場合、半導体
チップ２の検査時には既に半導体チップ２のパッド電極
４，５が短絡されているため、半導体検査装置２２は半
導体チップ２のパッド電極４，５を独立して電気的特性
検査ができず、半導体チップ２の故障検出率が低下して
しまうという課題があった。
【００１３】本発明は、前記課題を解決するものであっ
て、実装する半導体チップの複数のパッド電極を短絡す
る回路仕様においても、回路仕様上は不必要な短絡用の
部品による部品点数の増加を招くことなく、また故障検
出率を低下させることなく、実装された半導体チップの
電気的特性検査を行うことのできるチップオンボード型
半導体装置を提供することを目的とする。
て、実装する半導体チップの複数のパッド電極を短絡す
る回路仕様においても、回路仕様上は不必要な短絡用の
部品による部品点数の増加を招くことなく、また故障検
出率を低下させることなく、実装された半導体チップの
電気的特性検査を行うことのできるチップオンボード型
半導体装置を提供することを目的とする。
【００１４】
【課題を解決するための手段】前記従来のような課題を
解決するために、本発明のチップオンボード型半導体装
置は、絶縁基板上に実装され少なくとも１個以上の端子
電極を備える回路仕様上必要な電子部品と、前記電子部
品の第１の端子電極と、前記絶縁基板上に形成され前記
電子部品の第１の端子電極に接続する第１のランド電極
と、前記第１のランド電極とは絶縁して前記絶縁基板上
に形成され前記電子部品の第１の端子電極に接続し前記
電子部品の第１の端子電極を経由して前記第１のランド
電極と接続する第２のランド電極から構成されている。
解決するために、本発明のチップオンボード型半導体装
置は、絶縁基板上に実装され少なくとも１個以上の端子
電極を備える回路仕様上必要な電子部品と、前記電子部
品の第１の端子電極と、前記絶縁基板上に形成され前記
電子部品の第１の端子電極に接続する第１のランド電極
と、前記第１のランド電極とは絶縁して前記絶縁基板上
に形成され前記電子部品の第１の端子電極に接続し前記
電子部品の第１の端子電極を経由して前記第１のランド
電極と接続する第２のランド電極から構成されている。
【００１５】
【発明の実施の形態】前記構成により、回路仕様上必要
な電子部品の端子電極を利用して配線の短絡を行うた
め、短絡用の電子部品を省略することができる。
な電子部品の端子電極を利用して配線の短絡を行うた
め、短絡用の電子部品を省略することができる。
【００１６】以下、本発明の一実施形態について図面を
参照しながら説明する。図１は、本実施形態にかかるチ
ップオンボード型半導体装置の斜視図で、図２は本実施
形態にかかるチップオンボード型半導体装置において半
導体チップの電気的特性検査方法を説明するための斜視
図である。
参照しながら説明する。図１は、本実施形態にかかるチ
ップオンボード型半導体装置の斜視図で、図２は本実施
形態にかかるチップオンボード型半導体装置において半
導体チップの電気的特性検査方法を説明するための斜視
図である。
【００１７】図１及び図２において、２９は絶縁基板、
３０は絶縁基板２９上に実装された半導体チップであ
り、３１，３２，３３は半導体チップ３０のパッド電極
である。３４は絶縁基板２９上に実装された回路仕様上
必要な電子部品であり、３５，３６は電子部品３４の端
子電極である。なお、電子部品３４と端子電極３５，３
６は図２には図示していない。３７は絶縁基板２９上に
形成されたランド電極であり、電子部品３４を実装する
ことにより電子部品３４の端子電極３５に接続する。３
８は絶縁基板２９上に形成されたランド電極であり、電
子部品３４を実装することにより電子部品３４の端子電
極３６に接続する。３９はランド電極３８とは絶縁して
絶縁基板２９上に形成されたランド電極であり、電子部
品３４を実装することにより電子部品３４の端子電極３
６に接続し、端子電極３６を経由してランド電極３８と
接続する。４０，４１，４２はボンディングワイヤーで
あり、各々一端が半導体チップ３０のパッド電極３１，
３２，３３に接続されている。４３，４４，４５は絶縁
基板２９上に形成された配線パターンである。配線パタ
ーン４３はランド電極３７に接続し、かつボンディング
ワイヤー４０を経由して半導体チップ３０のパッド電極
３１に接続している。配線パターン４４はランド電極３
８に接続し、かつボンディングワイヤー４１を経由して
半導体チップ３０のパッド電極３２に接続している。配
線パターン４５はランド電極３９に接続し、かつボンデ
ィングワイヤー４２を経由して半導体チップ３０のパッ
ド電極３３に接続している。
３０は絶縁基板２９上に実装された半導体チップであ
り、３１，３２，３３は半導体チップ３０のパッド電極
である。３４は絶縁基板２９上に実装された回路仕様上
必要な電子部品であり、３５，３６は電子部品３４の端
子電極である。なお、電子部品３４と端子電極３５，３
６は図２には図示していない。３７は絶縁基板２９上に
形成されたランド電極であり、電子部品３４を実装する
ことにより電子部品３４の端子電極３５に接続する。３
８は絶縁基板２９上に形成されたランド電極であり、電
子部品３４を実装することにより電子部品３４の端子電
極３６に接続する。３９はランド電極３８とは絶縁して
絶縁基板２９上に形成されたランド電極であり、電子部
品３４を実装することにより電子部品３４の端子電極３
６に接続し、端子電極３６を経由してランド電極３８と
接続する。４０，４１，４２はボンディングワイヤーで
あり、各々一端が半導体チップ３０のパッド電極３１，
３２，３３に接続されている。４３，４４，４５は絶縁
基板２９上に形成された配線パターンである。配線パタ
ーン４３はランド電極３７に接続し、かつボンディング
ワイヤー４０を経由して半導体チップ３０のパッド電極
３１に接続している。配線パターン４４はランド電極３
８に接続し、かつボンディングワイヤー４１を経由して
半導体チップ３０のパッド電極３２に接続している。配
線パターン４５はランド電極３９に接続し、かつボンデ
ィングワイヤー４２を経由して半導体チップ３０のパッ
ド電極３３に接続している。
【００１８】図２において、４６は半導体検査装置であ
る。４７，４８，４９は半導体検査装置４６の検査プロ
ーブであり、各々の先端は配線パターン４３，４４，４
５と接触している。５０，５１，５２は配線ケーブルで
あり、半導体検査装置４６と検査プローブ４７，４８，
４９を接続する。なお、半導体検査装置４６と検査プロ
ーブ４７，４８，４９及び配線ケーブル５０，５１，５
２は本実施形態にかかるチップオンボード型半導体装置
を構成する要素ではない。
る。４７，４８，４９は半導体検査装置４６の検査プロ
ーブであり、各々の先端は配線パターン４３，４４，４
５と接触している。５０，５１，５２は配線ケーブルで
あり、半導体検査装置４６と検査プローブ４７，４８，
４９を接続する。なお、半導体検査装置４６と検査プロ
ーブ４７，４８，４９及び配線ケーブル５０，５１，５
２は本実施形態にかかるチップオンボード型半導体装置
を構成する要素ではない。
【００１９】以上のように構成された本実施形態にかか
るチップオンボード型半導体装置について、以下その動
作を説明する。
るチップオンボード型半導体装置について、以下その動
作を説明する。
【００２０】まず、図２に示すように半導体チップ３０
のみを絶縁基板２９上に実装し、半導体チップ３０のパ
ッド電極３１，３２，３３をボンディングワイヤー４
０，４１，４２によって配線パターン４３，４４，４５
に接続する。この状態では半導体チップ３０のパッド電
極３１，３２，３３は各々絶縁されているため、半導体
検査装置４６は検査プローブ４７，４８，４９を介して
半導体チップ３０の電気的特性検査が行える。
のみを絶縁基板２９上に実装し、半導体チップ３０のパ
ッド電極３１，３２，３３をボンディングワイヤー４
０，４１，４２によって配線パターン４３，４４，４５
に接続する。この状態では半導体チップ３０のパッド電
極３１，３２，３３は各々絶縁されているため、半導体
検査装置４６は検査プローブ４７，４８，４９を介して
半導体チップ３０の電気的特性検査が行える。
【００２１】半導体チップ３０の電気的特性検査を行っ
た後、図１に示すように電子部品３４を絶縁基板２９上
に実装することで、電子部品３４の端子電極３６が絶縁
基板２９上のランド電極３８，３９を短絡し、所定の回
路が得られる。
た後、図１に示すように電子部品３４を絶縁基板２９上
に実装することで、電子部品３４の端子電極３６が絶縁
基板２９上のランド電極３８，３９を短絡し、所定の回
路が得られる。
【００２２】以上のように本実施形態のチップオンボー
ド型半導体装置では回路仕様上必要な電子部品３４の端
子電極３６によって絶縁基板２９上のランド電極３８，
３９を短絡し所定の回路を得るため、半導体チップ３０
のパッド電極３２，３３を短絡するための電子部品を省
略することができる。
ド型半導体装置では回路仕様上必要な電子部品３４の端
子電極３６によって絶縁基板２９上のランド電極３８，
３９を短絡し所定の回路を得るため、半導体チップ３０
のパッド電極３２，３３を短絡するための電子部品を省
略することができる。
【００２３】なお、本実施形態では電子部品３４の端子
電極３６によって短絡されるランド電極の数を２個とし
たが、これに代えて３個以上としてもよい。
電極３６によって短絡されるランド電極の数を２個とし
たが、これに代えて３個以上としてもよい。
【００２４】
【発明の効果】本発明のチップオンボード型半導体装置
では、実装する半導体チップの複数のパッド電極を短絡
する回路において、回路仕様上必要な電子部品の端子電
極を利用して配線を短絡し所定の回路を得るため、回路
仕様上は不必要な短絡用の部品による部品点数の増加を
招くことなく、実装する半導体チップの電気的特性検査
を行うことができる。
では、実装する半導体チップの複数のパッド電極を短絡
する回路において、回路仕様上必要な電子部品の端子電
極を利用して配線を短絡し所定の回路を得るため、回路
仕様上は不必要な短絡用の部品による部品点数の増加を
招くことなく、実装する半導体チップの電気的特性検査
を行うことができる。
【図面の簡単な説明】
【図１】本発明の一実施形態にかかるチップオンボード
型半導体装置を示す斜視図
型半導体装置を示す斜視図
【図２】前記チップオンボード型半導体装置において半
導体チップの電気的特性検査方法を説明するための斜視
図
導体チップの電気的特性検査方法を説明するための斜視
図
【図３】従来のチップオンボード型半導体装置を示す斜
視図
視図
【図４】前記従来のチップオンボード型半導体装置にお
いて半導体チップの電気的特性検査方法を説明するため
の斜視図
いて半導体チップの電気的特性検査方法を説明するため
の斜視図
１ 絶縁基板 ２ 半導体チップ ３ パッド電極 ４ パッド電極 ５ パッド電極 ６ 電子部品 ７ 端子電極 ８ 端子電極 ９ 電子部品 １０ 端子電極 １１ 端子電極 １２ ランド電極 １３ ランド電極 １４ ランド電極 １５ ランド電極 １６ ボンディングワイヤー １７ ボンディングワイヤー １８ ボンディングワイヤー １９ 配線パターン ２０ 配線パターン ２１ 配線パターン ２２ 半導体検査装置 ２３ 検査プローブ ２４ 検査プローブ ２５ 検査プローブ ２６ 配線ケーブル ２７ 配線ケーブル ２８ 配線ケーブル ２９ 絶縁基板 ３０ 半導体チップ ３１ パッド電極 ３２ パッド電極 ３３ パッド電極 ３４ 電子部品 ３５ 端子電極 ３６ 端子電極 ３７ ランド電極 ３８ ランド電極 ３９ ランド電極 ４０ ボンディングワイヤー ４１ ボンディングワイヤー ４２ ボンディングワイヤー ４３ 配線パターン ４４ 配線パターン ４５ 配線パターン ４６ 半導体検査装置 ４７ 検査プローブ ４８ 検査プローブ ４９ 検査プローブ ５０ 配線ケーブル ５１ 配線ケーブル ５２ 配線ケーブル
───────────────────────────────────────────────────── フロントページの続き (72)発明者 植田 賢治 大阪府高槻市幸町１番１号 松下電子工業 株式会社内
Claims (1)
- 【請求項１】 絶縁基板と、前記絶縁基板上に実装され
少なくとも２個以上のパッド電極を備える半導体チップ
と、前記半導体チップの第１のパッド電極と、前記半導
体チップの第２のパッド電極と、前記絶縁基板上に実装
され少なくとも１個以上の端子電極を備える電子部品
と、前記電子部品の第１の端子電極と、前記絶縁基板上
に形成され前記電子部品の第１の端子電極に接続する第
１のランド電極と、前記第１のランド電極とは絶縁して
前記絶縁基板上に形成され前記電子部品の第１の端子電
極に接続し前記電子部品の第１の端子電極を経由して前
記第１のランド電極と接続する第２のランド電極と、前
記絶縁基板上に形成され前記半導体チップの前記第１の
パッド電極と前記第１のランド電極に接続する第１の配
線パターンと、前記絶縁基板上に形成され前記半導体チ
ップの前記第２のパッド電極と前記第２のランド電極に
接続する第２の配線パターンを備えるチップオンボード
型半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8122995A JPH09307210A (ja) | 1996-05-17 | 1996-05-17 | チップオンボード型半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8122995A JPH09307210A (ja) | 1996-05-17 | 1996-05-17 | チップオンボード型半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09307210A true JPH09307210A (ja) | 1997-11-28 |
Family
ID=14849682
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8122995A Pending JPH09307210A (ja) | 1996-05-17 | 1996-05-17 | チップオンボード型半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09307210A (ja) |
-
1996
- 1996-05-17 JP JP8122995A patent/JPH09307210A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7280370B2 (en) | Electronic package and circuit board having segmented contact pads | |
| JPH1164425A (ja) | 電子部品における導通検査方法及び装置 | |
| JPH11248748A (ja) | プローブカード | |
| JPH0580104A (ja) | モータ用プリント配線板の製造方法 | |
| JP3604233B2 (ja) | 検査用ヘッド | |
| JPH09307210A (ja) | チップオンボード型半導体装置 | |
| JPH077038B2 (ja) | プリント基板検査装置 | |
| JPS612338A (ja) | 検査装置 | |
| JP2001357914A (ja) | 電気回路基板に対する同軸ケーブルの接続構造 | |
| JPH09307024A (ja) | チップキャリア | |
| JPH11311638A (ja) | プローブおよび検査装置 | |
| KR200311472Y1 (ko) | 반도체 패키지 테스트용 기판 커넥터 | |
| JP3338645B2 (ja) | コンタクタ | |
| JPH05297020A (ja) | プローブ組立体 | |
| KR940006872Y1 (ko) | 멀티 칩 모듈(Multi Chip Module)의 회로기판 구조 | |
| JPH09191169A (ja) | 印刷配線板 | |
| JP3287184B2 (ja) | 半導体デバイスの検査回路構造 | |
| JPH0545398A (ja) | 回路基板の試験方法 | |
| JPH01319956A (ja) | 半導体集積回路 | |
| JP3182943B2 (ja) | ハイブリッドｉｃ | |
| US6603663B2 (en) | Electronic unit | |
| JP2570033B2 (ja) | プリント配線板用導通検査機 | |
| JP2003092463A (ja) | プリント配線板及びプリント配線板の実装状態検査方法 | |
| JP2002190506A (ja) | プローブカード | |
| JPH08110362A (ja) | 微細パターンを含むプリント配線板の導通検査方法 |