JP2004363592A5 - - Google Patents

Download PDF

Info

Publication number
JP2004363592A5
JP2004363592A5 JP2004158994A JP2004158994A JP2004363592A5 JP 2004363592 A5 JP2004363592 A5 JP 2004363592A5 JP 2004158994 A JP2004158994 A JP 2004158994A JP 2004158994 A JP2004158994 A JP 2004158994A JP 2004363592 A5 JP2004363592 A5 JP 2004363592A5
Authority
JP
Japan
Prior art keywords
layer
manufacturing
ion implantation
lattice
dose
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004158994A
Other languages
English (en)
Other versions
JP2004363592A (ja
Filing date
Publication date
Priority claimed from US10/448,947 external-priority patent/US6855436B2/en
Application filed filed Critical
Publication of JP2004363592A publication Critical patent/JP2004363592A/ja
Publication of JP2004363592A5 publication Critical patent/JP2004363592A5/ja
Pending legal-status Critical Current

Links

Claims (38)

  1. 格子緩和された高品質SiGeオン・インシュレータ基板材料を製造する方法において、
    Geの拡散バリアの働きをするのに充分なイオン濃度を有する注入リッチ領域を形成するためにSi含有基板にイオンを注入する工程を含み、
    前記注入リッチ領域は、その上にSi含有基板の表面層が配置され、
    注入されたSi含有基板の上にGe含有層を形成する工程を含み、
    (i)拡散バリア層の形成と、(ii)前記Ge含有層、および注入リッチ領域の上に配置されるSi含有基板の前記表面層に渡るGeの相互拡散とを可能にする温度で基板を加熱する工程を含み、これにより前記拡散バリア層の上に格子緩和されたSiGe層を形成する、製造方法。
  2. 前記注入イオンは、酸素イオン,窒素イオン,NOイオン,不活性ガスまたはこれらの混合物を含む請求項1に記載の製造方法。
  3. 前記注入イオンは、酸素イオンを含む請求項1に記載の製造方法。
  4. 前記注入する工程は、ブランケット注入処理またはマスクされた注入処理を含む請求項1に記載の製造方法。
  5. 前記注入する工程は、×1017/cm2 以上のイオン・ドーズを用いて行われる高ドーズ・イオン注入処理を含む請求項1に記載の製造方法。
  6. 前記高ドーズ・イオン注入は、0.05〜500mA/cm2のビーム電流密度および150〜1000keVのエネルギーで作動するイオン注入装置内で行われる請求項5に記載の製造方法。
  7. 前記高ドーズ・イオン注入処理は、200℃〜800℃の温度で行われる請求項5に記載の製造方法。
  8. 前記高ドーズ・イオン注入処理は、ベース・イオン注入工程の後に続いて4K〜200℃の温度で行われる更なるイオン注入工程を含む請求項5に記載の製造方法。
  9. 前記更なるイオン注入工程は、0.05〜10mA/cm2のビーム電流密度で、×1014×1016/cm2 のイオン・ドーズ、40keV以上のエネルギーを用いて行われる請求項8に記載の製造方法。
  10. 前記注入する工程は、×1017/cm2 以下のイオン・ドーズを用いて行われる低ドーズ・イオン注入処理を含む請求項1に記載の製造方法。
  11. 前記低ドーズ・イオン注入は、0.05500mA/cm2 のビーム電流密度および40〜10000keVのエネルギーで作動するイオン注入装置内で行われる請求項10に記載の製造方法。
  12. 前記低ドーズ・イオン注入処理は、100℃〜800℃の温度で行われる請求項10に記載の製造方法。
  13. 前記低ドーズ・イオン注入処理は、ベース・イオン注入工程の後に続いて4K〜200℃の温度で行われる更なるイオン注入工程を含む請求項10に記載の製造方法。
  14. 前記更なるイオン注入工程は、0.05〜10mA/cm2 のビーム電流密度で、×1014×1016/cm2のイオン・ドーズ、40keV以上のエネルギーを用いて行われる請求項13に記載の製造方法。
  15. 前記Ge含有層は、SiGe合金層または純Geである請求項1に記載の製造方法。
  16. 前記Ge含有層は、最大99.99原子パーセントのGeからなるSiGe合金層である請求項1に記載の製造方法。
  17. 前記Ge含有層は、減圧化学気相成長、常圧化学気相成長、超高真空化学気相成長、分子線エピタキシおよびプラズマ化学気相成長からなるグループから選択されるエピタキシャル成長処理によって形成される請求項1に記載の製造方法。
  18. 前記加熱する工程の前に前記Ge含有層の上にSiキャップ層を形成する工程を更に含む請求項1に記載の製造方法。
  19. 前記Siキャップ層は、エピSi、エピSiGe、a:Si、a:SiGe、単結晶または多結晶Si、またはこれらの多層の組み合わせを含む請求項18に記載の製造方法。
  20. 表面酸化膜層は、前記加熱する工程の間に形成される請求項1に記載の製造方法。
  21. ウエット化学エッチング処理を利用して前記表面酸化膜層を除去する工程を更に含む請求項20に記載の製造方法。
  22. 前記加熱する工程は、少なくとも1つの酸素含有ガスを含む酸化雰囲気中で行われる請求項1に記載の製造方法。
  23. 不活性ガスを更に含み、前記不活性ガスが前記少なくとも1つの酸素含有ガスを希釈するために用いられる請求項22に記載の製造方法。
  24. 前記加熱する工程は、900℃〜1350℃の温度で行われる請求項1に記載の製造方法。
  25. 前記格子緩和されたSiGe層の上に追加のSiGe層を成長する工程を更に含む請求項1に記載の製造方法。
  26. 前記追加のSiGe層の上に歪みSi層を形成する工程を更に含む請求項25に記載の製造方法。
  27. 前記格子緩和されたSiGe層の上に歪みSi層を形成する工程を更に含む請求項1に記載の製造方法。
  28. Si含有基板と、
    前記Si含有基板の上に存在してGe拡散を妨げる絶縁領域と、
    前記絶縁領域の上に存在する格子緩和されたSiGe層とを備え、
    前記格子緩和されたSiGe層は、2000nm以下の厚さおよび×10@7 原子/cm2 以下の欠陥密度を有する基板材料。
  29. 前記絶縁領域は、パターニングされた請求項28に記載の基板材料。
  30. 前記絶縁領域は、埋め込み酸化膜領域である請求項28に記載の基板材料。
  31. 前記格子緩和されたSiGe層は、1〜100%の測定された格子緩和を有する請求項28に記載の基板材料。
  32. Si含有基板と、
    前記Si含有基板の上に存在してGe拡散を妨げる絶縁領域と、
    前記絶縁領域の上に存在する格子緩和されたSiGe層と、
    前記格子緩和されたSiGe層の上に形成される歪みSi層とを備え、
    前記格子緩和されたSiGe層は、2000nm以下の厚さおよび×107原子/cm2以下の欠陥密度を有するヘテロ構造。
  33. 前記絶縁領域は、パターニングされた請求項32に記載のヘテロ構造。
  34. 前記絶縁領域は、埋め込み酸化膜領域である請求項32に記載のヘテロ構造。
  35. 前記格子緩和されたSiGe層は、1〜100%の測定された格子緩和を有する請求項32に記載の基板材料。
  36. 前記歪みSi層は、エピSi層を含む請求項32に記載のヘテロ構造。
  37. 格子緩和されたSiGeと歪みSiの交互層、前記歪みSi層の上に形成される請求項32に記載のヘテロ構造。
  38. 前記歪みSi層は、GaAsとGaPからなるグループから選択される格子間不整合化合物で置き換えられる請求項32に記載のヘテロ構造。
JP2004158994A 2003-05-30 2004-05-28 十分に格子緩和された高品質SiGeオン・インシュレータ基板材料を製造する方法、基板材料、およびヘテロ構造 Pending JP2004363592A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/448,947 US6855436B2 (en) 2003-05-30 2003-05-30 Formation of silicon-germanium-on-insulator (SGOI) by an integral high temperature SIMOX-Ge interdiffusion anneal

Publications (2)

Publication Number Publication Date
JP2004363592A JP2004363592A (ja) 2004-12-24
JP2004363592A5 true JP2004363592A5 (ja) 2007-04-05

Family

ID=33451646

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004158994A Pending JP2004363592A (ja) 2003-05-30 2004-05-28 十分に格子緩和された高品質SiGeオン・インシュレータ基板材料を製造する方法、基板材料、およびヘテロ構造

Country Status (5)

Country Link
US (5) US6855436B2 (ja)
JP (1) JP2004363592A (ja)
KR (2) KR100763317B1 (ja)
CN (1) CN1332425C (ja)
TW (1) TWI345828B (ja)

Families Citing this family (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7026249B2 (en) * 2003-05-30 2006-04-11 International Business Machines Corporation SiGe lattice engineering using a combination of oxidation, thinning and epitaxial regrowth
US7169226B2 (en) * 2003-07-01 2007-01-30 International Business Machines Corporation Defect reduction by oxidation of silicon
WO2005010946A2 (en) * 2003-07-23 2005-02-03 Asm America, Inc. DEPOSITION OF SiGe ON SILICON-ON-INSULATOR STRUCTURES AND BULK SUBSTRATES
US6989058B2 (en) * 2003-09-03 2006-01-24 International Business Machines Corporation Use of thin SOI to inhibit relaxation of SiGe layers
US7029980B2 (en) * 2003-09-25 2006-04-18 Freescale Semiconductor Inc. Method of manufacturing SOI template layer
US7566482B2 (en) * 2003-09-30 2009-07-28 International Business Machines Corporation SOI by oxidation of porous silicon
KR100925310B1 (ko) * 2004-01-16 2009-11-04 인터내셔널 비지네스 머신즈 코포레이션 고 완화율 및 저 적층 결함 밀도를 갖는 박막 sgoi웨이퍼를 형성하는 방법
US20050170570A1 (en) * 2004-01-30 2005-08-04 International Business Machines Corporation High electrical quality buried oxide in simox
TWI239569B (en) * 2004-02-06 2005-09-11 Ind Tech Res Inst Method of making strain relaxation SiGe epitaxial pattern layer to control the threading dislocation density
US7217949B2 (en) * 2004-07-01 2007-05-15 International Business Machines Corporation Strained Si MOSFET on tensile-strained SiGe-on-insulator (SGOI)
US7172930B2 (en) * 2004-07-02 2007-02-06 International Business Machines Corporation Strained silicon-on-insulator by anodization of a buried p+ silicon germanium layer
US7241647B2 (en) * 2004-08-17 2007-07-10 Freescale Semiconductor, Inc. Graded semiconductor layer
US7531395B2 (en) * 2004-09-01 2009-05-12 Micron Technology, Inc. Methods of forming a layer comprising epitaxial silicon, and methods of forming field effect transistors
US8673706B2 (en) * 2004-09-01 2014-03-18 Micron Technology, Inc. Methods of forming layers comprising epitaxial silicon
US7132355B2 (en) 2004-09-01 2006-11-07 Micron Technology, Inc. Method of forming a layer comprising epitaxial silicon and a field effect transistor
US7144779B2 (en) * 2004-09-01 2006-12-05 Micron Technology, Inc. Method of forming epitaxial silicon-comprising material
US7141115B2 (en) * 2004-09-02 2006-11-28 International Business Machines Corporation Method of producing silicon-germanium-on-insulator material using unstrained Ge-containing source layers
US7235812B2 (en) * 2004-09-13 2007-06-26 International Business Machines Corporation Method of creating defect free high Ge content (>25%) SiGe-on-insulator (SGOI) substrates using wafer bonding techniques
US20060105559A1 (en) * 2004-11-15 2006-05-18 International Business Machines Corporation Ultrathin buried insulators in Si or Si-containing material
CN100336172C (zh) * 2004-12-22 2007-09-05 上海新傲科技有限公司 改进注氧隔离技术制备的绝缘体上的硅锗材料结构及工艺
US7384857B2 (en) * 2005-02-25 2008-06-10 Seiko Epson Corporation Method to fabricate completely isolated silicon regions
JP2006270000A (ja) * 2005-03-25 2006-10-05 Sumco Corp 歪Si−SOI基板の製造方法および該方法により製造された歪Si−SOI基板
JP4757519B2 (ja) * 2005-03-25 2011-08-24 株式会社Sumco 歪Si−SOI基板の製造方法および該方法により製造された歪Si−SOI基板
JP4427489B2 (ja) * 2005-06-13 2010-03-10 株式会社東芝 半導体装置の製造方法
FR2888400B1 (fr) * 2005-07-08 2007-10-19 Soitec Silicon On Insulator Procede de prelevement de couche
JP5004072B2 (ja) * 2006-05-17 2012-08-22 学校法人慶應義塾 イオン照射効果評価方法、プロセスシミュレータ及びデバイスシミュレータ
US7968438B2 (en) * 2006-08-08 2011-06-28 Stc.Unm Ultra-thin high-quality germanium on silicon by low-temperature epitaxy and insulator-capped annealing
US7732309B2 (en) * 2006-12-08 2010-06-08 Applied Materials, Inc. Plasma immersed ion implantation process
DE102006058820A1 (de) * 2006-12-13 2008-06-19 Siltronic Ag Verfahren zur Herstellung von SGOI- und GeOI-Halbleiterstrukturen
TWI508142B (zh) * 2006-12-18 2015-11-11 Applied Materials Inc 低能量、高劑量砷、磷與硼植入晶圓的安全處理
US7528056B2 (en) * 2007-01-12 2009-05-05 International Business Machines Corporation Low-cost strained SOI substrate for high-performance CMOS technology
US7977221B2 (en) 2007-10-05 2011-07-12 Sumco Corporation Method for producing strained Si-SOI substrate and strained Si-SOI substrate produced by the same
JP2011507231A (ja) * 2007-12-07 2011-03-03 エージェンシー フォー サイエンス,テクノロジー アンド リサーチ シリコン−ゲルマニウムナノワイヤ構造およびその形成方法
FR2925979A1 (fr) * 2007-12-27 2009-07-03 Commissariat Energie Atomique PROCEDE DE FABRICATION D'UN SUBSTRAT SEMICONDUCTEUR SUR ISOLANT COMPRENANT UNE ETAPE D'ENRICHISSEMENT EN Ge LOCALISE
EP2161742A1 (en) 2008-09-03 2010-03-10 S.O.I.TEC. Silicon on Insulator Technologies S.A. Method for Fabricating a Locally Passivated Germanium-on-Insulator Substrate
US20100216295A1 (en) * 2009-02-24 2010-08-26 Alex Usenko Semiconductor on insulator made using improved defect healing process
DE102009010883B4 (de) * 2009-02-27 2011-05-26 Amd Fab 36 Limited Liability Company & Co. Kg Einstellen eines nicht-Siliziumanteils in einer Halbleiterlegierung während der FET-Transistorherstellung mittels eines Zwischenoxidationsprozesses
US8045364B2 (en) * 2009-12-18 2011-10-25 Unity Semiconductor Corporation Non-volatile memory device ion barrier
US8779383B2 (en) 2010-02-26 2014-07-15 Advanced Technology Materials, Inc. Enriched silicon precursor compositions and apparatus and processes for utilizing same
TWI689467B (zh) 2010-02-26 2020-04-01 美商恩特葛瑞斯股份有限公司 用以增進離子植入系統中之離子源的壽命及性能之方法與設備
JP5257401B2 (ja) * 2010-04-28 2013-08-07 株式会社Sumco 歪シリコンsoi基板の製造方法
CN102800700B (zh) * 2011-05-26 2015-04-29 中芯国际集成电路制造(上海)有限公司 晶体管及其形成方法
KR20130017914A (ko) 2011-08-12 2013-02-20 삼성전자주식회사 광전 집적회로 기판 및 그 제조방법
CN103219275B (zh) * 2012-01-19 2016-03-23 中国科学院上海微系统与信息技术研究所 具有高弛豫和低缺陷密度的SGOI或sSOI的制备方法
KR102007258B1 (ko) 2012-11-21 2019-08-05 삼성전자주식회사 광전 집적회로 기판의 제조방법
US11062906B2 (en) 2013-08-16 2021-07-13 Entegris, Inc. Silicon implantation in substrates and provision of silicon precursor compositions therefor
CN104576379B (zh) * 2013-10-13 2018-06-19 中国科学院微电子研究所 一种mosfet结构及其制造方法
US9406508B2 (en) * 2013-10-31 2016-08-02 Samsung Electronics Co., Ltd. Methods of forming a semiconductor layer including germanium with low defectivity
WO2017051775A1 (ja) * 2015-09-24 2017-03-30 東洋アルミニウム株式会社 ペースト組成物及びシリコンゲルマニウム層の形成方法
US9570300B1 (en) * 2016-02-08 2017-02-14 International Business Machines Corporation Strain relaxed buffer layers with virtually defect free regions
US11348824B2 (en) * 2017-09-13 2022-05-31 University Of Technology Sydney Electrical isolation structure and process
US10720527B2 (en) 2018-01-03 2020-07-21 International Business Machines Corporation Transistor having an oxide-isolated strained channel fin on a bulk substrate
US10192779B1 (en) 2018-03-26 2019-01-29 Globalfoundries Inc. Bulk substrates with a self-aligned buried polycrystalline layer
US10840152B2 (en) * 2018-09-27 2020-11-17 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
EP3748689A1 (en) * 2019-06-06 2020-12-09 Infineon Technologies Dresden GmbH & Co . KG Semiconductor device and method of producing the same

Family Cites Families (61)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US593625A (en) * 1897-11-16 Ernest p
US4818655A (en) * 1986-03-03 1989-04-04 Canon Kabushiki Kaisha Electrophotographic light receiving member with surface layer of a-(Six C1-x)y :H1-y wherein x is 0.1-0.99999 and y is 0.3-0.59
US4749660A (en) 1986-11-26 1988-06-07 American Telephone And Telegraph Company, At&T Bell Laboratories Method of making an article comprising a buried SiO2 layer
US4786608A (en) 1986-12-30 1988-11-22 Harris Corp. Technique for forming electric field shielding layer in oxygen-implanted silicon substrate
FR2616590B1 (fr) 1987-06-15 1990-03-02 Commissariat Energie Atomique Procede de fabrication d'une couche d'isolant enterree dans un substrat semi-conducteur par implantation ionique et structure semi-conductrice comportant cette couche
US4902642A (en) 1987-08-07 1990-02-20 Texas Instruments, Incorporated Epitaxial process for silicon on insulator structure
US4866498A (en) * 1988-04-20 1989-09-12 The United States Department Of Energy Integrated circuit with dissipative layer for photogenerated carriers
US5114780A (en) 1990-04-17 1992-05-19 Raychem Corporation Electronic articles containing a fluorinated poly(arylene ether) dielectric
JPH0425135A (ja) 1990-05-18 1992-01-28 Fujitsu Ltd 半導体基板
US5212397A (en) 1990-08-13 1993-05-18 Motorola, Inc. BiCMOS device having an SOI substrate and process for making the same
US5288650A (en) 1991-01-25 1994-02-22 Ibis Technology Corporation Prenucleation process for simox device fabrication
US5519336A (en) 1992-03-03 1996-05-21 Honeywell Inc. Method for electrically characterizing the insulator in SOI devices
JP3291510B2 (ja) 1992-03-31 2002-06-10 シャープ株式会社 半導体装置
EP0610599A1 (en) * 1993-01-04 1994-08-17 Texas Instruments Incorporated High voltage transistor with drift region
US5374566A (en) 1993-01-27 1994-12-20 National Semiconductor Corporation Method of fabricating a BiCMOS structure
US5461243A (en) * 1993-10-29 1995-10-24 International Business Machines Corporation Substrate for tensilely strained semiconductor
JPH07321323A (ja) * 1994-05-24 1995-12-08 Matsushita Electric Ind Co Ltd 薄膜トランジスタおよびその製造方法
US5468657A (en) 1994-06-17 1995-11-21 Sharp Microelectronics Technology, Inc. Nitridation of SIMOX buried oxide
US5399507A (en) * 1994-06-27 1995-03-21 Motorola, Inc. Fabrication of mixed thin-film and bulk semiconductor substrate for integrated circuit applications
US5563428A (en) * 1995-01-30 1996-10-08 Ek; Bruce A. Layered structure of a substrate, a dielectric layer and a single crystal layer
US5589407A (en) 1995-09-06 1996-12-31 Implanted Material Technology, Inc. Method of treating silicon to obtain thin, buried insulating layer
US5846867A (en) * 1995-12-20 1998-12-08 Sony Corporation Method of producing Si-Ge base heterojunction bipolar device
KR100240649B1 (ko) 1996-11-07 2000-02-01 정선종 삼원계 확산 방지막 형성 방법
US5770875A (en) * 1996-09-16 1998-06-23 International Business Machines Corporation Large value capacitor for SOI
US6399970B2 (en) * 1996-09-17 2002-06-04 Matsushita Electric Industrial Co., Ltd. FET having a Si/SiGeC heterojunction channel
US6043166A (en) 1996-12-03 2000-03-28 International Business Machines Corporation Silicon-on-insulator substrates using low dose implantation
US6090689A (en) 1998-03-04 2000-07-18 International Business Machines Corporation Method of forming buried oxide layers in silicon
JPH1126390A (ja) 1997-07-07 1999-01-29 Kobe Steel Ltd 欠陥発生防止方法
US6103599A (en) * 1997-07-25 2000-08-15 Silicon Genesis Corporation Planarizing technique for multilayered substrates
US5930643A (en) 1997-12-22 1999-07-27 International Business Machines Corporation Defect induced buried oxide (DIBOX) for throughput SOI
US6486037B2 (en) * 1997-12-22 2002-11-26 International Business Machines Corporation Control of buried oxide quality in low dose SIMOX
US6258693B1 (en) 1997-12-23 2001-07-10 Integrated Device Technology, Inc. Ion implantation for scalability of isolation in an integrated circuit
WO1999039380A1 (fr) * 1998-02-02 1999-08-05 Nippon Steel Corporation Substrat soi et procede de fabrication dudit substrat
US6380019B1 (en) * 1998-11-06 2002-04-30 Advanced Micro Devices, Inc. Method of manufacturing a transistor with local insulator structure
US5994759A (en) 1998-11-06 1999-11-30 National Semiconductor Corporation Semiconductor-on-insulator structure with reduced parasitic capacitance
US6074929A (en) 1998-12-22 2000-06-13 National Semiconductor Corporation Box isolation technique for integrated circuit structures
US6607948B1 (en) * 1998-12-24 2003-08-19 Kabushiki Kaisha Toshiba Method of manufacturing a substrate using an SiGe layer
JP3884203B2 (ja) * 1998-12-24 2007-02-21 株式会社東芝 半導体装置の製造方法
KR20000045305A (ko) * 1998-12-30 2000-07-15 김영환 완전 공핍형 에스·오·아이 소자 및 그 제조방법
WO2000075981A1 (fr) 1999-06-03 2000-12-14 Asahi Kasei Microsystems Co., Ltd. Procede de fabrication d'un dispositif a semi-conducteurs
US6248642B1 (en) 1999-06-24 2001-06-19 Ibis Technology Corporation SIMOX using controlled water vapor for oxygen implants
US6333532B1 (en) * 1999-07-16 2001-12-25 International Business Machines Corporation Patterned SOI regions in semiconductor chips
US6235607B1 (en) * 1999-12-07 2001-05-22 Advanced Micro Devices, Inc. Method for establishing component isolation regions in SOI semiconductor device
JP4226175B2 (ja) 1999-12-10 2009-02-18 富士通株式会社 半導体装置およびその製造方法
WO2001054202A1 (en) * 2000-01-20 2001-07-26 Amberwave Systems Corporation Strained-silicon metal oxide semiconductor field effect transistors
US6417078B1 (en) 2000-05-03 2002-07-09 Ibis Technology Corporation Implantation process using sub-stoichiometric, oxygen doses at different energies
JP3995428B2 (ja) 2001-03-29 2007-10-24 株式会社東芝 半導体基板の製造方法及び半導体装置の製造方法
WO2002082514A1 (en) 2001-04-04 2002-10-17 Massachusetts Institute Of Technology A method for semiconductor device fabrication
JP3875040B2 (ja) 2001-05-17 2007-01-31 シャープ株式会社 半導体基板及びその製造方法ならびに半導体装置及びその製造方法
US6602757B2 (en) * 2001-05-21 2003-08-05 International Business Machines Corporation Self-adjusting thickness uniformity in SOI by high-temperature oxidation of SIMOX and bonded SOI
US6846727B2 (en) * 2001-05-21 2005-01-25 International Business Machines Corporation Patterned SOI by oxygen implantation and annealing
US6541356B2 (en) * 2001-05-21 2003-04-01 International Business Machines Corporation Ultimate SIMOX
US6593625B2 (en) * 2001-06-12 2003-07-15 International Business Machines Corporation Relaxed SiGe layers on Si or silicon-on-insulator substrates by ion implantation and thermal annealing
JP2003008022A (ja) 2001-06-20 2003-01-10 Mitsubishi Materials Silicon Corp 半導体基板及び電界効果型トランジスタ並びにこれらの製造方法
CN1184692C (zh) * 2001-08-24 2005-01-12 中国科学院上海冶金研究所 一种多层结构绝缘层上锗化硅材料及制备方法
EP1315199A1 (en) * 2001-11-22 2003-05-28 ETH Zürich Formation of high-mobility silicon-germanium structures by low-energy plasma enhanced chemical vapor deposition
US6515335B1 (en) * 2002-01-04 2003-02-04 International Business Machines Corporation Method for fabrication of relaxed SiGe buffer layers on silicon-on-insulators and structures containing the same
US6805962B2 (en) * 2002-01-23 2004-10-19 International Business Machines Corporation Method of creating high-quality relaxed SiGe-on-insulator for strained Si CMOS applications
US6562703B1 (en) * 2002-03-13 2003-05-13 Sharp Laboratories Of America, Inc. Molecular hydrogen implantation method for forming a relaxed silicon germanium layer with high germanium content
US20030211711A1 (en) * 2002-03-28 2003-11-13 Hirofumi Seki Wafer processing method and ion implantation apparatus
US6841457B2 (en) * 2002-07-16 2005-01-11 International Business Machines Corporation Use of hydrogen implantation to improve material properties of silicon-germanium-on-insulator material made by thermal diffusion

Similar Documents

Publication Publication Date Title
JP2004363592A5 (ja)
TWI282117B (en) High-quality SGOI by oxidation near the alloy melting temperature
TWI345828B (en) Formation of silicon-germanium-on-insulator (sgoi) by an integral high temperature simox-ge interdiffusion anneal
JP4238087B2 (ja) SiGeオンインシュレータ基板材料の製造方法
TWI306662B (en) Defect reduction by oxidation of silicon
US20050221591A1 (en) Method of forming high-quality relaxed SiGe alloy layers on bulk Si substrates
US6743651B2 (en) Method of forming a SiGe-on-insulator substrate using separation by implantation of oxygen
JP2006120782A (ja) 半導体ウェーハの製造方法
TWI304622B (en) Use of thin soi to inhibit relaxation of sige layers
JPS62177909A (ja) 半導体装置の製造方法
JP3875040B2 (ja) 半導体基板及びその製造方法ならびに半導体装置及びその製造方法
JP2001148473A (ja) 半導体装置及びその製造方法
JP2000353699A (ja) ある材料層の上に酸化物を形成する方法
JP2002016013A (ja) 炭化珪素半導体装置の製造方法
JP2503628B2 (ja) バイポ―ラトランジスタの製造方法
TWI336115B (en) Method of producing simox wafer
JPS5837913A (ja) 半導体装置の製造方法
CN110875376B (zh) 外延基板及其制造方法
JP2000357689A (ja) 酸化物領域を有する集積回路デバイス
JP2009016393A (ja) 半導体基板、半導体装置、及び半導体基板の製造方法
JP2010027731A (ja) Simoxウェーハの製造方法及びsimoxウェーハ
JP4598241B2 (ja) Simox基板の製造方法
JP6295815B2 (ja) 貼り合わせウェーハの製造方法
JP2003282471A (ja) 半導体基板の製造方法
JP2005109464A (ja) 貼り合せウェーハの製造方法および貼り合わせウェーハ