KR100754312B1 - 일체적 고온 ＳＩＭＯＸ-Ｇｅ 상호확산 어닐에 의한절연체-상-규소-게르마늄(ＳＧＯＩ)의 형성된 기판 물질 및헤테로구조물 - Google Patents

일체적 고온 ＳＩＭＯＸ-Ｇｅ 상호확산 어닐에 의한절연체-상-규소-게르마늄(ＳＧＯＩ)의 형성된 기판 물질 및헤테로구조물 Download PDF

Info

Publication number
KR100754312B1
KR100754312B1 KR1020060086725A KR20060086725A KR100754312B1 KR 100754312 B1 KR100754312 B1 KR 100754312B1 KR 1020060086725 A KR1020060086725 A KR 1020060086725A KR 20060086725 A KR20060086725 A KR 20060086725A KR 100754312 B1 KR100754312 B1 KR 100754312B1
Authority
KR
South Korea
Prior art keywords
layer
sige
insulator
present
substrate
Prior art date
Application number
KR1020060086725A
Other languages
English (en)
Other versions
KR20060102320A (ko
Inventor
가밤 지 샤히디
스티븐 더블유 베델
데벤드라 케이 시다나
케이쓰 이 포겔
Original Assignee
인터내셔널 비지네스 머신즈 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인터내셔널 비지네스 머신즈 코포레이션 filed Critical 인터내셔널 비지네스 머신즈 코포레이션
Publication of KR20060102320A publication Critical patent/KR20060102320A/ko
Application granted granted Critical
Publication of KR100754312B1 publication Critical patent/KR100754312B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76243—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using silicon implanted buried insulating layers, e.g. oxide layers, i.e. SIMOX techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76267—Vertical isolation by silicon implanted buried insulating layers, e.g. oxide layers, i.e. SIMOX techniques
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12674—Ge- or Si-base component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12681—Ga-, In-, Tl- or Group VA metal-base component

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Recrystallisation Techniques (AREA)
  • Element Separation (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

SIMOX 및 Ge 상호확산을 사용하여 실질적으로 이완된(relaxed) 고품질 절연체-상-SiGe 기판 물질의 형성 방법이 제공된다. 상기 방법은 먼저 이온을 Si-함유 기판에 이식하여 Si-함유 기판중에 이식 풍부 영역을 형성하는 것을 포함한다. 이식 풍부 영역은 후속된 고온에서의 어닐링 동안 Ge 확산에 대해 저항성을 갖는 장벽 층을 형성하기에 충분한 이온 농도를 갖는다. 다음으로, Ge-함유 층을 Si-함유 기판의 표면 상에 형성하고, 이후 가열 단계를 장벽 층의 형성 및 Ge의 상호확산을 허용하는 온도에서 수행함으로써 상기 장벽 층 상부에 실질적으로 이완된 단결정 SiGe 층을 형성한다.
SIMOX, SiGe 기판, Ge 상호확산

Description

일체적 고온 ＳＩＭＯＸ-Ｇｅ 상호확산 어닐에 의한 절연체-상-규소-게르마늄(ＳＧＯＩ)의 형성된 기판 물질 및 헤테로구조물{FORMATION OF SILICON-GERMANIUM-ON-INSULATOR(SGOI) BY AN INTEGRAL HIGH TEMPERATURE SIMOX-Ge INTERDIFFUSION ANNEAL}
도 1a 내지 1d는 본 발명에서 얇고 고품질이며 실질적으로 이완된(relaxed) 절연체-상-SiGe 기판 물질을 제조하는데 사용되는 기본 공정 단계를 (단면도를 통해) 보여주는 도면이다. 상기 도면에서, Ge 확산에 대해 저항성을 갖는 연속적, 즉 비패턴화된 장벽 층이 형성된다.
도 2a 내지 2d는 얇고 고품질이며 실질적으로 이완된 절연체-상-SiGe 기판 물질을 제조하는 본 발명의 다른 실시양태에 사용되는 기본 공정 단계를 (단면도를 통해) 보여주는 도면이다. 상기 도면에서, Ge 확산에 대해 저항성을 갖는 패턴화 장벽 층이 형성된다.
도 3a 내지 3d는 도 1b에 도시된 구조물 또는 도 2b에 도시된 구조물 상에 형성된 Ge-함유 층 상부에 Si 캡 층이 형성되는 본 발명의 다른 실시양태를 (단면도를 통해) 보여주는 도면이다.
도 4a 내지 4b는 각각 도 1d 및 2d의 얇고 고품질이며 실질적으로 이완된 절연체-상-SiGe 기판 물질 상의 변형된(strained) Si 층의 형성을 (단면도를 통해) 보여주는 도면이다.
도 5는 본 발명의 공정 단계를 사용하여 형성된 절연체-상-SiGe 기판 물질의 SEM이다.
관련출원
본 출원은 동시계류중이고 동시양도된, "변형된 Si CMOS 용도를 위한 고품질 이완 절연체-상-SiGe의 생성 방법(Method of Creating High-Quality Relaxed SiGe-On-Insulator for Strained Si CMOS Applications)"이란 명칭으로 2002년 1월 23일자로 출원된 미국 특허출원 제10/055,138호와 관련되며, 그의 전체 내용은 본원에 참고로 인용된다.
본 발명은 반도체 기판 물질을 제조하는 방법에 대한 것으로, 더욱 구체적으로는 절연체-상-규소(SOI) 형성의 측면을 Ge-함유 층의 상호확산과 조합함에 의해 실질적으로 이완된 고품질 SiGe 합금 결정층을 절연층 위에 제조하는 방법에 관한 것이다. 본 발명의 방법은 후속적인 Si 에피택셜 과성장에 의해 그 위에 변형된 Si 층을 생성하기 위한 격자 오부합된(mismatched) 템플레이트로서 사용될 수 있는 실질적으로 이완된 고품질 절연체-상-SiGe 기판 물질을 제공한다. 상기 변형된 Si 층은 높은 담체 이동성을 가지며 고성능 상보성 금속 산화물 반도체(CMOS) 용도에 유용하다. 본 발명은 또한 절연체-상-SiGe뿐만 아니라 적어도 절연체-상-SiGe 기 판 물질을 포함하는 구조물에 관한 것이다.
반도체 산업에서, 절연체-상-규소 기판은 당해 분야에서 산소의 이온 이식에 의한 분리(separation by ion implantation of oxygen; SIMOX)라 지칭되는 공정을 사용하여 형성될 수 있다. 통상의 SIMOX 공정에서, Si 웨이퍼에 산소를 고 투여량(5E16 원자/cm2 이상의 수준으로)으로 이식한 후 매우 고온(약 1300℃ 이상 수준으로)에서 어닐링 및 산화시켜 잘 형성된 연속적인 매립된 산화물 층을 Si 웨이퍼의 표면 아래에 형성한다. 고온 어닐링은 매립된 산화물 층을 화학적으로 형성하는 역할 및 규소의 융점 근방에서 어닐링함으로써 표면근방 규소층에 존속하는 임의의 결함을 소멸하는 역할 둘 모두를 한다.
변형된 Si-기본 헤테로구조물을 사용하는 최근의 고수준 활동도로 인해, SiGe 층이 실질적으로 이완되고 고품질인 절연체-상-SiGe(SGOI) 기판을 제공할 필요성이 있다. SGOI 기판은 예를 들어 SIMOX 공정을 포함하는 다양한 공정을 사용하여 형성될 수 있다. 종래 기술에서, 약 1 내지 약 5㎛의 두께를 갖는 두꺼운 SiGe 층을 먼저 Si 웨이퍼 상부에 침착시킨 후 SIMOX 공정을 수행한다. 이러한 종래의 공정은 다음의 두 결점을 갖는다. 즉, 1) 연속적 산화물 층이 형성되기 전에 Ge가 벌크로 확산하는 경향이 있고, 2) O 피크 근방의 Ge의 존재로 Ge 농도가 매우 낮지 않은 한 고품질의 매립된 산화물 층의 형성이 억제되는 것이다.
SGOI 기판 물질을 형성하는 종래의 SIMOX 공정에 관련된 결점에 비추어 볼 때, 연속적인 매립된 절연층이 형성되기 전에 Ge가 벌크 Si로 확산되는 경향을 감 소시키고 이완된 고품질 SiGe 합금 층을 매립된 절연층 상부에 제공하는 새롭고 개선된 SIMOX 방법을 제공할 필요성이 있다.
본 발명의 목적은 얇고 고품질이며 실질적으로 이완된 절연체-상-SiGe 기판 물질의 제조 방법을 제공하는 것이다.
본 발명의 다른 목적은 미스핏(misfit) 및 쓰레딩 전위(threading dislocation)와 같은 추가의 결함 생성에 대해 안정적인 얇고 고품질이며 실질적으로 이완된 절연체-상-SiGe 기판 물질의 제조 방법을 제공하는 것이다.
본 발명의 또 다른 목적은 CMOS 공정 단계와 호환가능한 얇고 고품질이며 실질적으로 이완된 절연체-상-SiGe 기판 물질의 제조 방법을 제공하는 것이다.
본 발명의 또 다른 목적은 변형된(strained) Si 층을 형성하기 위한 격자 오부합된 템플레이트, 즉 기판으로서 사용될 수 있는 얇고 고품질이며 실질적으로 이완된 절연체-상-SiGe 기판 물질의 제조 방법을 제공하는 것이다.
본 발명의 또 다른 목적은 높은 담체 이동성을 가지며 고성능 CMOS 용도에 유용한 변형된 Si/실질적으로 이완된 절연체-상-SiGe 구조물을 제공하는 것이다.
본 발명의 또 다른 목적은 절연체-상-규소(SOI) 형성의 측면을 Ge-함유 층의 상호확산과 조합함에 의해, 절연층 위에 실질적으로 이완된 고품질 SiGe 합금 결정 층을 제조하는 방법을 제공하는 것이다.
본 발명의 다른 목적은 SIMOX 어닐의 결함 소멸 특성의 이점을 살리면서 Ge 확산에 매우 저항성인 매립된 절연층 위에 실질적으로 이완된 고품질 SiGe 합금 결 정 층을 형성하도록 하는, 실질적으로 이완된 고품질 절연체-상-SiGe 기판 물질의 제조 방법을 제공하는 것이다.
상기 및 다른 목적 및 이점은 본 발명에서 먼저 산소 이온과 같은 이식 이온을 Si-함유 기판에 이식하여 Si-함유 기판에 이식 풍부 영역을 형성하는 것을 포함하는 방법을 사용함으로써 달성된다. 상기 이식 풍부 영역은 후속되는 고온에서의 어닐링 동안 Ge 확산에 대해 저항성을 갖는 장벽 층이 형성되기에 충분한 이온 농도를 갖는다. 다음에, Ge-함유 층, 예컨대 SiGe 또는 순수 Ge를 Si-함유 기판의 표면상에 형성하고, 이후 가열 단계를 장벽 층의 형성 및 Ge의 상호확산을 허용하는 온도에서 수행함으로써 실질적으로 이완된 단결정 SiGe 층을 상기 장벽 층 상부에 형성한다. 상기 실질적으로 이완된 단결정 층이 적어도 SiGe 또는 순수 Ge 층의 균질 혼합물뿐만 아니라 상기 이식 풍부 영역 위에 놓인 Si-함유 기판의 일부를 포함한다는 것에 주목한다.
본 발명의 상기 단계 이후에, 변형된 Si 층은 상기 실질적으로 이완된 단결정 SiGe층 상부에서 에피택셜하게 성장하여 다양한 고성능 CMOS 용도에 사용될 수 있는 변형된 Si/이완된 SiGe-함유 헤테로구조물을 형성할 수 있다.
본 방법은 또한 비패턴화된 장벽 층(즉, 연속적인 장벽 층) 또는 패턴화된 장벽 층(즉, 반도체 물질에 의해 둘러싸인 불연속 및 고립된 장벽 영역 또는 섬)을 형성하는 것을 고려한다.
본 발명의 또 다른 실시양태에서, 상기 구조물을 가열하기 전에 Ge-함유 층 상부에 Si 캡 층을 형성한다. 본 발명의 이 실시양태는 어닐링 이전에 SiGe 층의 열역학적 안정성을 변경한다(결함 생성 방지의 관점에서). SiGe 층은 약 2000nm 이하의 두께를 가지며, 약 10 내지 약 200nm의 두께가 더욱 바람직하다.
본 발명의 다른 측면은 전술된 공정 단계를 이용하여 형성된 절연체-상-SiGe 기판 물질에 관한 것이다. 특히, 본 발명의 기판 물질은 Si-함유 기판; 상기 Si-함유 기판 상부에 존재하고 Ge 확산에 대해 저항성을 갖는 절연 영역; 및 상기 절연 영역 상부에 존재하고 약 2000nm 이하의 두께를 갖는 실질적으로 이완된 SiGe 층을 포함한다. 본 발명의 절연체-상-SiGe 기판 물질의 특징적인 구성은 현행의 SGOI 물질에 전형적인 결함 밀도를 갖는다는 점이다. 구체적으로는, 절연체-상-SiGe 기판 물질은 약 5×107 cm-2 이하의 측정된 결함 밀도를 갖는다.
본 발명의 또 다른 측면은 적어도 전술된 기판 물질을 포함하는 헤테로구조물에 관한 것이다. 구체적으로는, 본 발명의 헤테로구조물은 Si-함유 기판; 상기 Si-함유 기판 상부에 존재하고 Ge 확산에 대해 저항성을 갖는 절연 영역; 상기 절연 영역 상부에 존재하고 약 2000nm 이하의 두께를 갖는 실질적으로 이완된 SiGe 층; 및 상기 실질적으로 이완된 SiGe 층 상부에 형성된 변형된 Si 층을 포함한다.
본 발명의 다른 측면은 적어도 본 발명의 절연체-상-SiGe 기판 물질을 포함하는 초격자 구조물 및 다른 격자 오부합된 구조물을 위한 템플레이트에 관한 것이다.
본 발명은, 후속적인 에피택셜 Si의 과성장을 위한 격자 오부합된 템플레이트로서 작용할 수 있는 얇고 고품질이며 실질적으로 이완된 절연체-상-SiGe 기판 물질을 제조하는 방법을 제공하는데, 이제 본원에 첨부된 도면을 참조하여 본 발명을 더욱 상세하게 설명할 것이다. 첨부 도면에서, 유사 및/또는 상응하는 요소에는 유사한 참조 번호를 붙인다.
먼저, 본 발명의 기본 공정 단계를 도시하는 도 1a 내지 1d를 참조한다. 구체적으로, 도 1a는 본 발명의 제 1 공정 단계를 도시하며, 여기서 이온(12)은 Si-함유 기판(10)으로 이식되어 Si-함유 기판(10)에 이식 풍부 영역(14)을 형성한다. 도시한 바와 같이, 상기 이식 풍부 영역(14)은 Si-함유 기판(10)의 표면 층 아래에 위치한다. 본원에서 "Si-함유"란 용어는 적어도 규소를 포함하는 반도체 기판을 나타낸다. 예시적인 예는 Si, SiGe, SiC, SiGeC, Si/Si, Si/SiC, Si/SiGeC, 및 그 안에 임의의 수의 매립된 산화물(연속적, 비연속적 또는 연속 및 비연속의 혼합) 영역을 포함할 수 있는 예비형성된 절연체-상-규소를 포함하나 이에 한정되지 않는다.
본 발명의 이 시점에서 Si-함유 기판(10)에 이식된 이온(12)은 후속의 가열 단계에 처해질 때 Ge 확산에 대해 저항성을 갖는 장벽 층을 형성할 수 있는 임의의 이온이다. 이러한 이온의 예시적인 예는 산소 이온, 질소 이온, NO 이온, 불활성 기체 및 이들의 혼합물을 포함하나 이에 한정되지 않는다. 본 발명의 이 시점에서 Si-함유 기판(10)에 이식되는 바람직한 이온(12)은 산소 이온이다.
Si-함유 기판에 이식 풍부 영역(14)을 형성하기에 충분한 농도로 이온(12)을 Si-함유 기판(10)에 이식한다. 본 발명의 이 시점에서 형성된 이식 풍부 영역(14)은 후속 가열 단계에 처해질 때 Si-함유 기판에 Ge 확산에 저항성인 장벽 층을 형성하기에 충분한 이온 농도를 갖는다. 전형적으로, 본 발명의 이 단계에서 형성된 이식 풍부 영역(14)은 약 1×1022 원자/cm3 이상의 이온 농도를 갖는다.
이식 풍부 영역(14)은 Si-함유 기판(10)의 상부 표면 아래에 형성되어 Si-함유 물질의 표면 층이 이식 풍부 영역(14) 상부에 놓이도록 한다. 전형적으로, 이식 풍부 영역(14)은 Si-함유 기판(10)의 상부 표면 아래에 약 5nm 이상으로 형성된다.
이온(12)은 당업자에게 공지된 통상의 SIMOX 공정 및 조건뿐만 아니라 동시양도된 2001년 5월 21일자로 출원된 미국 특허출원 제 09/861,593호, 2001년 5월 21일자로 출원된 제 09/861,594호, 2001년 5월 21자로 출원된 제 09/861,596호, 및 2001년 6월 19일자로 출원된 제 09/884,670호, 및 사다나(Sadana) 등의 미국 특허 제 5,930,634호에 언급된 다양한 SIMOX 공정 및 조건을 사용하여 이식되며, 이들 각각의 전체 내용은 본원에 참고로 인용된다. 이식은 도 1a에 도시된 바와 같은 블랭킷(blanket) 이식일 수 있거나 도 2a에 도시된 바와 같은 패턴화 이식이 사용될 수 있다. 패턴화 이식은 Si-함유 기판(10)의 상부 표면상에 직접 형성된 마스크를 포함할 수 있거나 Si-함유 기판(10)의 상부 표면으로부터 일정 거리 떨어져 위치한 마스크를 사용할 수 있다.
비록 다양한 이식 조건이 본 발명에 사용될 수 있으나, 하기는 Si-함유 기 판(10)에 이식 풍부 영역(14)을 형성하는 일반적인 이식 조건을 제공한다.
I. 고-투여량 이온 이식 : 본원에서 "고-투여량"이란 용어는 약 4E17 cm-2 이상의 이온 투여량을 나타내고, 약 4E17 내지 약 2E18 cm-2의 이온 투여량이 더욱 바람직하다. 고-이온 투여량을 사용하는 것 이외에, 상기 이식은 전형적으로 약 0.05 내지 약 500 밀리암페어 cm-2의 빔 전류 밀도 및 약 150 내지 약 1000 keV의 에너지에서 작동하는 이온 이식 장치에서 수행된다. 더욱 바람직하게는, 상기 이식은 약 150 내지 약 210 keV의 에너지를 사용하여 수행된다.
상기 이식은 종종 기본 이온 이식이라 지칭될 수 있으며, 약 200℃ 내지 약 800℃의 온도 및 약 0.05 내지 약 500 mA cm-2의 빔 전류 밀도에서 수행된다. 더욱 바람직하게는, 기본 이온 이식은 약 200℃ 내지 약 600℃의 온도 및 약 5 내지 약 10 mA cm-2의 빔 전류 밀도에서 수행된다.
요구되는 경우, 기본 이온 이식 단계 이후에 약 1E14 내지 약 1E16 cm-2의 이온 투여량을 사용하여 수행되는 제 2 산소 이식이 후속될 수 있으며, 약 1E15 내지 약 4E15 cm-2의 이온 투여량이 더욱 바람직하다. 제 2 이온 이식은 약 40 keV 이상의 에너지에서 수행되며, 약 120 내지 약 450 keV의 에너지가 더욱 바람직하다.
상기 제 2 이식은 약 4 K 내지 약 200℃의 온도에서 약 0.05 내지 약 10 mA cm-2의 빔 전류 밀도로 수행된다. 더욱 바람직하게는, 제 2 이온 이식은 약 25℃ 내지 약 100℃의 온도에서 약 0.5 내지 약 5.0 mA cm-2의 빔 전류 밀도로 수행될 수 있다.
제 2 이온 이식이 기본 이온 이식 단계에 기인한 손상 영역 아래에 비정질 영역을 형성한다는 것을 주목한다. 본 발명의 후속 가열 단계 동안, 상기 비정질 및 손상 영역은 Ge 확산에 대해 저항성을 갖는 장벽 층의 일부가 된다.
II. 저-투여량 이온 이식 : 본 발명의 본 실시양태에 대해 본원에서 "저-투여량"이란 용어는 약 4E17 cm-2 이하의 이온 투여량을 나타내며, 약 1E16 내지 약 3.9E17 cm-2의 이온 투여량이 더욱 바람직하다. 이 저-투여량 이식은 약 40 내지 약 10000 keV의 에너지에서 수행되며, 약 40 내지 약 210 keV의 이식 에너지가 더욱 바람직하다.
상기 이식은, 기본 이온 이식이라 지칭될 수 있으며, 약 100℃ 내지 약 800℃의 온도에서 수행된다. 더욱 바람직하게는, 상기 기본 이온 이식은 약 200℃ 내지 약 650℃의 온도에서 약 0.05 내지 약 500 mA cm-2의 빔 전류 밀도로 수행될 수 있다.
요구되는 경우, 기본 이식 단계 이후에 전술된 조건을 사용하여 수행되는 제 2 이온 이식이 후속될 수 있다.
상기 유형의 이식 조건이 예시적인 것이며 본 발명의 범위를 제한하는 것이 아님을 다시 강조한다. 대신, 본 발명은 통상의 SIMOX 공정에 전형적으로 사용되는 모든 통상적인 이온 이식을 고려한다.
도 1b는 Ge-함유 층(16)이 Si-함유 기판(10)의 상부 표면 상부에 형성된 후에 형성된 구조물을 도시한다. 본 발명의 이 시점에서 형성된 Ge-함유 층(16)은 SiGe 합금 층 또는 순수 Ge 층일 수 있다. "SiGe 합금 층"이란 용어는 99.99원자% 이하의 Ge를 포함하는 SiGe 합금을 포함하고, 순수 Ge는 100원자% Ge를 포함하는 층을 포함한다. SiGe 합금 층이 사용될 경우, SiGe 합금 층중의 Ge 함량이 약 0.1 내지 약 99.9원자%인 것이 바람직하고, 약 10 내지 약 35의 Ge 원자%가 더욱 바람직하다.
본 발명에 따르면, Ge-함유 층(16)은 (i) 열역학적으로 안정한 SiGe 합금 또는 순수 Ge 층을 (임계 두께 미만으로) 성장시키거나, (ii) 준안정적(metastable)이고 결함, 즉 미스핏 및 TD 전위가 없는 SiGe 합금 또는 순수 Ge 층을 성장시키거나, (iii) 부분적으로 또는 완전히 이완된(이완 정도는 성장 온도, Ge 농도, 두께 또는 Si 캡핑 층의 존재에 의해 제어됨) SiGe 층을 성장시킬 수 있는 당업자에게 공지된 임의의 통상적인 에피택셜 성장 방법을 사용하여 Si-함유 기판(10)의 상부 표면 상부에 형성된다. 조건 (i), (ii) 또는 (iii)을 만족할 수 있는 이러한 에피택셜 성장 공정의 실례는 저압 화학 증착(LPCVD), 초고진공 화학 증착(UHVCVD), 대기압 화학 증착(APCVD), 분자 빔(MBE) 에피택시(epitaxy) 및 플라즈마-강화된 화학 증착(PECVD)을 포함하나 이에 한정되지 않는다.
본 발명의 이 시점에서 형성된 Ge-함유 층(16)의 두께는 변할 수 있으나, 전 형적으로는 Ge-함유 층(16)은 약 10 내지 약 500 nm의 두께를 갖고, 약 20 내지 약 200 nm의 두께가 더욱 바람직하다.
본 발명의 다른 실시양태에서, 도 3a-3b를 참조하면, 본 발명의 가열 단계를 수행하기 이전에 Ge-함유 층(16) 상부에 임의적인 캡 층(18)을 형성한다. 본 발명에 사용되는 임의적인 캡 층은 에피택셜 규소(epi-Si), 에피택셜 규소-게르마늄(epi-SiGe), 비정질 규소(a:Si), 비정질 규소-게르마늄(a:SiGe), 단결정 또는 다결정성 Si 또는 다층을 포함하는 이들의 조합을 포함하나 이에 한정되지 않는 임의의 Si 또는 Si-함유 물질을 포함한다. 바람직한 실시양태에서, 캡 층(18)은 epi Si를 포함한다. 층들(16,18)이 동일한 반응 챔버에서 형성되거나 형성되지 않을 수 있다는 것을 주목한다.
존재하는 경우, 임의적인 캡 층(18)은 약 1 내지 약 100 nm의 두께를 갖고, 약 1 내지 약 30 nm의 두께가 더욱 바람직하다. 임의적인 캡 층(18)은 전술된 에피택셜 성장 공정을 포함하는 임의의 잘 공지된 침착 공정을 사용하여 형성된다.
본 발명의 한 실시양태에서, Si-함유 기판(10)의 표면상에 약 1 내지 약 2000 nm의 두께를 갖는 순수 Ge 또는 SiGe 합금(15 내지 20 원자% Ge)을 형성하고, 이후 상기 Ge 또는 SiGe 층 상부에 약 1 내지 약 100 nm의 두께를 갖는 Si 캡 층(18)을 형성하는 것이 바람직하다.
이식된 Si-함유 기판 상부에 Ge-함유 층(16)(및 임의적인 캡 층(18))을 형성한 후에, 표면 Si-함유 층, Ge-함유 층(16) 및 존재하는 경우 임의적인 Si 캡(18)에 걸쳐 Ge의 상호확산을 허용하는 온도에서 기판을 가열, 즉 어닐링하여, 역시 가 열 단계 동안 형성된 장벽 층(22) 상부에 실질적으로 이완된 단결정 SiGe 층(20)을 형성한다. 도 1c는 본 발명의 가열 단계가 수행된 후에 형성되는 결과적인 구조물을 도시한다. 산화물 층(24)이 상기 가열 단계 동안 층(20) 상부에 형성된다는 것에 주목한다. 이 산화물 층은 항상은 아니지만 전형적으로, 그러나 가열 단계 이후에 구조물로부터 통상적인 습식 에칭 공정을 사용하여 제거되며, 여기서 산화물을 제거하는데 SiGe에 비해 높은 선택성을 갖는 HF와 같은 화학 에칭제(etchant)를 사용한다.
산화물 층을 제거할 경우, 단결정 Si 층이 층(20) 상부에 형성될 수 있으며 본 발명의 상기 공정 단계는 다층 이완된 SiGe 기판 물질을 제조하기 위해 임의의 회수로 반복될 수 있다는 것을 주목한다.
본 발명의 가열 단계 이후에 형성된 산화물 층(24)은 약 10 내지 약 1000 nm의 범위일 수 있는 변화가능한 두께를 가지며, 약 20 내지 약 500 nm의 두께가 더욱 바람직하다.
특히, 본 발명의 가열 단계는 약 900℃ 내지 약 1350℃의 고온에서 수행되는 어닐링 단계이고, 약 1200℃ 내지 약 1335℃의 온도가 더욱 바람직하다. 게다가, 본 발명의 가열 단계는 O2, NO, N2O, 오존, 공기 및 기타 산소-함유 기체와 같은 1종 이상의 산소-함유 기체를 포함하는 산화 분위기에서 수행된다. 산소-함유 기체는 서로 부가혼합되거나(예컨대 O2와 NO의 부가혼합물), 상기 기체는 He, Ar, N2, Xe, Kr 또는 Ne와 같은 불활성 기체로 희석될 수 있다.
가열 단계는 전형적으로 10 내지 약 1800분 범위의 가변 시간 동안 수행될 수 있으며, 약 60 내지 약 600분의 시간이 더욱 바람직하다. 가열 단계는 단일 표적 온도에서 수행되거나, 또는 다양한 램프(ramp) 비율 및 소크(soak) 시간을 사용하는 다양한 램프 및 소크 사이클을 사용할 수 있다.
가열 단계는 산화 분위기하에 수행되어 표면 산화물 층, 즉 층(24)의 존재를 달성하며, 이는 Ge 원자에 대한 확산 장벽으로서 작용한다. 따라서, 산화물 층(24)이 구조의 표면상에 형성되면, Ge는 장벽 층(22)과 산화물 층(24) 사이에 갖힌다. 표면 산화물의 두께가 증가함에 따라, Ge는 층들(14,16, 및 임의적으로 18)에 걸쳐 더욱 균일하게 분포되게 되지만, Ge는 계속해서 효율적으로 침식성 산화물 층으로부터 거부된다. 상기(이제 균질화된) 층들이 상기 가열 단계 동안 얇게 됨에 따라, 상대 Ge 분율은 증가한다. 효율적인 열 혼합은 본 발명에서 가열 단계가 희석된 산소-함유 기체중에서 약 1200℃ 내지 약 1320℃의 온도에서 수행될 경우 달성된다.
또한, 본원에서는 SiGe 층의 융점을 기준으로 맞춰진 가열 사이클을 사용하는 것이 고려된다. 이러한 경우에, 온도는 SiGe 층의 융점 미만 구역(tract)으로 조정된다.
산화가 너무 빨리 일어나면, Ge가 표면 산화물/SiGe 계면으로부터 충분히 빨리 확산되어 나올 수 없고, 산화물을 통해 수송(및 손실)되거나 Ge의 계면 농도가 너무 높아져 합금 용융 온도에 도달할 것이다.
본 발명의 고온 가열 단계의 역할은 (1) Si-함유 기판중의 Ge 확산에 대해 저항성을 갖는 장벽 층(22)을 형성하고; (2) Ge 원자가 더욱 빨리 확산되도록 함으로써 어닐링 동안 균질한 분포를 유지하고; (3) 초기의 층화된 구조물을 균형(equilibrium) 배열을 용이하게 할 열적 경비(budget)로 처리하는 것이다. 상기 가열 단계가 수행된 후, 구조물은 장벽 층(22)과 표면 산화물 층(24) 사이에 개재된 균일하고 실질적으로 이완된 SiGe 합금 층, 즉 층(20)을 포함한다.
본 발명에 따르면, 실질적으로 이완된 SiGe 층(20)은 약 2000 nm 이하의 두께를 갖고, 약 10 내지 약 100 nm의 두께가 더욱 바람직하다. 본 발명의 어닐링 단계 동안 형성된 장벽 층(22)은 약 500 nm 이하의 두께를 가지며, 약 50 내지 약 200 nm의 두께가 더욱 바람직하다. 본 발명에서 형성된 실질적으로 이완된 SiGe 층(20)이 종래 기술의 SiGe 완충 층보다 얇고 미스핏 및 TD를 포함하는 약 5×107 결함/cm2 미만의 결함 밀도를 갖는다는 것에 주목한다. 상기 결함 밀도 값은 현재의 SGOI 물질에 대해 보고된 값에 근접한다.
본 발명에서 형성된 실질적으로 이완된 SiGe 층(20)은 약 0.1 내지 약 99.9 원자%의 최종 Ge 함량을 갖고, 약 10 내지 약 35 원자%의 Ge가 더욱 바람직하다. 실질적으로 이완된 SiGe 층(20)의 또 하나의 특징적 부분은 약 1 내지 약 100%의 측정된 격자 이완도를 갖는다는 것이고, 약 50 내지 약 80%의 측정된 격자 이완도가 더욱 바람직하다.
전술된 바와 같이, 표면 산화물 층(24)은 본 발명의 이 시점에서 스트리핑(stripping)되어 예를 들어 도 2d에 도시된 절연체-상-SiGe를 제공한다(캡 층이 이완된 SiGe 층을 형성하는데 사용되었기 때문에 기판 물질이 캡 층을 포함하지 않는다는 것을 주목한다).
도 2a 내지 2d는 패턴화 장벽 층(22)이 형성된 본 발명의 실시양태를 도시한다. 본 발명의 본 실시양태에서, 도 2a에 도시된 바와 같은 마스킹된 이온 이식 단계가 수행된다. 도 2a에서, 참조번호 15는 본 발명의 본 실시양태에 사용되는 이식 마스크를 나타낸다. 도 2a에 도시된 이식 마스크는 당해 분야에 널리 공지된 통상의 기법을 사용하여 형성된다. 이식 마스크(15)가 도 2a에 도시된 이식 단계 이후에 제거될 수 있지만, 이는 또한 Ge-함유 층(16)의 형성 동안 구조물 상에 남아있을 수 있다(도 2b 참조). Ge-함유 층(16)을 형성한 후, 마스크(15)는 본 발명의 이 시점에서 제거될 수 있다. 이식 마스크 제거는 당업자에게 잘 공지된 통상의 스트리핑 공정을 사용하여 수행된다. 도 2c는 가열 단계 이후의 구조물을 도시하고 도 2d는 산화물 층(24)을 제거한 후의 구조물을 도시한다. 이식 마스크는 전체 공정에 걸쳐 구조 상에 남을 수 있다는 것을 주목한다.
도 4a 내지 b는 각각 도 1d 및 2d의 SiGe 층(20) 상부에 Si 층(26)을 형성한 후에 수득된 구조물을 도시한다. Si 층(26)은 당해 분야에 공지된 통상의 에피택셜 침착 공정을 사용하여 형성된다. epi-Si 층(26)의 두께는 변할 수 있으나 전형적으로는 epi-Si 층(26)은 약 1 내지 약 100 nm의 두께를 갖고, 약 1 내지 약 30 nm의 두께가 더욱 바람직하다.
일부 경우에, 추가의 SiGe가 실질적으로 이완된 SiGe 층(20) 상부에 전술된 공정 단계를 사용하여 형성될 수 있고, 이후에 epi-Si 층(26)이 형성될 수 있다. 층(20)이 epi-층(26)에 비해 큰 면내 격자 파라미터를 갖기 때문에, epi-층(26)은 신장(tensile) 방식으로 긴장될 것이다.
상기한 바와 같이, 본 발명은 또한 적어도 본 발명의 절연체-상-SiGe 기판 물질을 포함하는 격자 오부합된 구조물뿐만 아니라 초격자 구조물을 고려한다. 초격자 구조물의 경우, 상기 구조물은 적어도 본 발명의 실질적으로 이완된 절연체-상-SiGe 기판 물질을 포함하고, 상기 기판 물질의 실질적으로 이완된 SiGe 층 상부에 Si 및 SiGe의 교호 층이 형성된다.
격자 오부합된 구조물의 경우, GaAs, GaP 또는 기타 화합물이 본 발명의 절연체-상-SiGe 기판 물질의 실질적으로 이완된 SiGe 층 상부에 형성된다.
도 5는 본 발명의 방법을 사용하여 형성된 실질적으로 이완된 절연체-상-SiGe 기판 물질의 실제 SEM(표면 산화물이 스트리핑 제거된)이다. 특히, 도 5에 도시된 절연체-상-SiGe 기판 물질은 먼저 산소 이온을 Si-함유 웨이퍼로 전술된 범위 내에 있는 이식 조건을 사용하여 이식함으로써 제조되었다. 600Å-17% SiGe 합금 층을 이후 상기 이식된 Si-함유 기판 상부에 성장시키고 이후 단일 어닐/산화를 1320℃에서 Ar-O2 분위기에서 수행하였다. 화상에서, 상부(흑색) 영역은 샘플 위의 영역(SEM 챔버)이다. 제 1 밝은 회색 층은 SGOI 층이고, 그 아래에는 고온 단계 동안 형성된 매립된 산화물 층(BOX)인 더 어두운 회색 밴드가 있다. BOX 아래의 밝은 회색 층은 Si 기판이다. X선 회절로 SiGe 층(94.2 nm)이 4원자% Ge를 함유하고 92% 이완되었다는 것이 밝혀졌다. 매립된 산화물은 약 47.10 nm의 두께를 갖고 연속적이고 잘 성형되었다.
요약하면, 본 발명에서 절연체-상-SiGe 기판 물질은 고온 SIMOX의 이점을 Ge 확산의 단순성 및 절연체-상-SiGe 형성의 격리 방법과 조합한 통합된 공정으로서 형성된다.
본 발명은 그의 바람직한 실시양태에 대해 특별히 나타내고 기술되었으나, 당업자는 형태 및 세부에서의 상기 및 다른 변화가 본 발명의 범주 및 의의로부터 벗어나지 않고 이루어질 수 있음을 이해할 것이다. 따라서 본 발명은 기술되고 예시된 정확한 형태 및 세부사항에 한정되는 것이 아니고, 하기 청구의 범위의 범위 내에 있도록 의도된 것이다.
본 발명에 따르면, 얇고 고품질이며 실질적으로 이완된 절연체-상-SiGe 기판 물질이 제조된다.

Claims (8)

  1. Si-함유 기판;
    상기 Si-함유 기판 상부에 존재하고 Ge 확산에 대해 저항성을 가지며, 그 두께가 50 nm 이상이고 200nm 미만인 절연 영역; 및
    상기 절연 영역 상부에 존재하고, 2000 nm 이하의 두께 및 5×107 cm-2 이하의 결함 밀도를 갖는 이완된 SiGe 층을 포함하는 기판 물질.
  2. 제 1 항에 있어서,
    상기 절연 영역이 패턴화 또는 비패턴화된 것인 기판 물질.
  3. 제 2 항에 있어서,
    상기 절연 영역이 매립된 산화물 영역인 기판 물질.
  4. 제 1 항에 있어서,
    상기 이완된 SiGe 층이 1 내지 100%의 측정된 격자 이완도를 갖는 기판 물질.
  5. Si-함유 기판;
    상기 Si-함유 기판 상부에 존재하고 Ge 확산에 대해 저항성을 가지며, 그 두께가 50 nm 이상이고 200nm 미만인 절연 영역;
    상기 절연 영역 상부에 존재하고, 2000 nm 이하의 두께 및 5×107 cm-2 이하의 결함 밀도를 갖는 이완된 SiGe 층; 및
    상기 이완된 SiGe 층 상부에 형성된 변형된 Si 층을 포함하는 헤테로구조물.
  6. 제 5 항에 있어서,
    상기 변형된 Si 층이 epi-Si 층을 포함하는 헤테로구조물.
  7. 제 5 항에 있어서,
    이완된 SiGe와 변형된 Si의 교호 층이 상기 변형된 Si 층 상부에 형성된 헤테로구조물.
  8. 제 5 항에 있어서,
    상기 변형된 Si 층이 GaAs 및 GaP로 이루어진 군으로부터 선택된 격자 오부합된(mismatched) 화합물로 치환된 헤테로구조물.
KR1020060086725A 2003-05-30 2006-09-08 일체적 고온 ＳＩＭＯＸ-Ｇｅ 상호확산 어닐에 의한절연체-상-규소-게르마늄(ＳＧＯＩ)의 형성된 기판 물질 및헤테로구조물 KR100754312B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/448,947 US6855436B2 (en) 2003-05-30 2003-05-30 Formation of silicon-germanium-on-insulator (SGOI) by an integral high temperature SIMOX-Ge interdiffusion anneal
US10/448,947 2003-05-30

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020040030221A Division KR100763317B1 (ko) 2003-05-30 2004-04-29 일체적 고온 ＳＩＭＯＸ-Ｇｅ 상호확산 어닐에 의한절연체-상-규소-게르마늄(ＳＧＯＩ)의 형성

Publications (2)

Publication Number Publication Date
KR20060102320A KR20060102320A (ko) 2006-09-27
KR100754312B1 true KR100754312B1 (ko) 2007-09-03

Family

ID=33451646

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020040030221A KR100763317B1 (ko) 2003-05-30 2004-04-29 일체적 고온 ＳＩＭＯＸ-Ｇｅ 상호확산 어닐에 의한절연체-상-규소-게르마늄(ＳＧＯＩ)의 형성
KR1020060086725A KR100754312B1 (ko) 2003-05-30 2006-09-08 일체적 고온 ＳＩＭＯＸ-Ｇｅ 상호확산 어닐에 의한절연체-상-규소-게르마늄(ＳＧＯＩ)의 형성된 기판 물질 및헤테로구조물

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020040030221A KR100763317B1 (ko) 2003-05-30 2004-04-29 일체적 고온 ＳＩＭＯＸ-Ｇｅ 상호확산 어닐에 의한절연체-상-규소-게르마늄(ＳＧＯＩ)의 형성

Country Status (5)

Country Link
US (5) US6855436B2 (ko)
JP (1) JP2004363592A (ko)
KR (2) KR100763317B1 (ko)
CN (1) CN1332425C (ko)
TW (1) TWI345828B (ko)

Families Citing this family (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7026249B2 (en) * 2003-05-30 2006-04-11 International Business Machines Corporation SiGe lattice engineering using a combination of oxidation, thinning and epitaxial regrowth
US7169226B2 (en) * 2003-07-01 2007-01-30 International Business Machines Corporation Defect reduction by oxidation of silicon
JP2007505477A (ja) * 2003-07-23 2007-03-08 エーエスエム アメリカ インコーポレイテッド シリコン−オン−インシュレーター構造及びバルク基板に対するＳｉＧｅの堆積
US6989058B2 (en) * 2003-09-03 2006-01-24 International Business Machines Corporation Use of thin SOI to inhibit relaxation of SiGe layers
US7029980B2 (en) * 2003-09-25 2006-04-18 Freescale Semiconductor Inc. Method of manufacturing SOI template layer
US7566482B2 (en) * 2003-09-30 2009-07-28 International Business Machines Corporation SOI by oxidation of porous silicon
JP4686480B2 (ja) * 2004-01-16 2011-05-25 インターナショナル・ビジネス・マシーンズ・コーポレーション 高度な緩和及び低い積層欠陥密度を有する薄いＳｉＧｅオン・インシュレータ（ＳＧＯＩ）ウェハを形成する方法。
US20050170570A1 (en) * 2004-01-30 2005-08-04 International Business Machines Corporation High electrical quality buried oxide in simox
TWI239569B (en) * 2004-02-06 2005-09-11 Ind Tech Res Inst Method of making strain relaxation SiGe epitaxial pattern layer to control the threading dislocation density
US7217949B2 (en) * 2004-07-01 2007-05-15 International Business Machines Corporation Strained Si MOSFET on tensile-strained SiGe-on-insulator (SGOI)
US7172930B2 (en) * 2004-07-02 2007-02-06 International Business Machines Corporation Strained silicon-on-insulator by anodization of a buried p+ silicon germanium layer
US7241647B2 (en) * 2004-08-17 2007-07-10 Freescale Semiconductor, Inc. Graded semiconductor layer
US8673706B2 (en) * 2004-09-01 2014-03-18 Micron Technology, Inc. Methods of forming layers comprising epitaxial silicon
US7531395B2 (en) * 2004-09-01 2009-05-12 Micron Technology, Inc. Methods of forming a layer comprising epitaxial silicon, and methods of forming field effect transistors
US7144779B2 (en) * 2004-09-01 2006-12-05 Micron Technology, Inc. Method of forming epitaxial silicon-comprising material
US7132355B2 (en) * 2004-09-01 2006-11-07 Micron Technology, Inc. Method of forming a layer comprising epitaxial silicon and a field effect transistor
US7141115B2 (en) * 2004-09-02 2006-11-28 International Business Machines Corporation Method of producing silicon-germanium-on-insulator material using unstrained Ge-containing source layers
US7235812B2 (en) * 2004-09-13 2007-06-26 International Business Machines Corporation Method of creating defect free high Ge content (>25%) SiGe-on-insulator (SGOI) substrates using wafer bonding techniques
US20060105559A1 (en) * 2004-11-15 2006-05-18 International Business Machines Corporation Ultrathin buried insulators in Si or Si-containing material
CN100336172C (zh) * 2004-12-22 2007-09-05 上海新傲科技有限公司 改进注氧隔离技术制备的绝缘体上的硅锗材料结构及工艺
US7384857B2 (en) * 2005-02-25 2008-06-10 Seiko Epson Corporation Method to fabricate completely isolated silicon regions
JP4757519B2 (ja) * 2005-03-25 2011-08-24 株式会社Ｓｕｍｃｏ 歪Ｓｉ−ＳＯＩ基板の製造方法および該方法により製造された歪Ｓｉ−ＳＯＩ基板
JP2006270000A (ja) * 2005-03-25 2006-10-05 Sumco Corp 歪Ｓｉ−ＳＯＩ基板の製造方法および該方法により製造された歪Ｓｉ−ＳＯＩ基板
JP4427489B2 (ja) * 2005-06-13 2010-03-10 株式会社東芝 半導体装置の製造方法
FR2888400B1 (fr) * 2005-07-08 2007-10-19 Soitec Silicon On Insulator Procede de prelevement de couche
JP5004072B2 (ja) * 2006-05-17 2012-08-22 学校法人慶應義塾 イオン照射効果評価方法、プロセスシミュレータ及びデバイスシミュレータ
US7968438B2 (en) * 2006-08-08 2011-06-28 Stc.Unm Ultra-thin high-quality germanium on silicon by low-temperature epitaxy and insulator-capped annealing
US7732309B2 (en) * 2006-12-08 2010-06-08 Applied Materials, Inc. Plasma immersed ion implantation process
DE102006058820A1 (de) * 2006-12-13 2008-06-19 Siltronic Ag Verfahren zur Herstellung von SGOI- und GeOI-Halbleiterstrukturen
WO2008077020A2 (en) 2006-12-18 2008-06-26 Applied Materials, Inc. Safe handling of low energy, high dose arsenic, phosphorus, and boron implanted wafers
US7528056B2 (en) * 2007-01-12 2009-05-05 International Business Machines Corporation Low-cost strained SOI substrate for high-performance CMOS technology
US7977221B2 (en) 2007-10-05 2011-07-12 Sumco Corporation Method for producing strained Si-SOI substrate and strained Si-SOI substrate produced by the same
WO2009072984A1 (en) * 2007-12-07 2009-06-11 Agency For Science, Technology And Research A silicon-germanium nanowire structure and a method of forming the same
FR2925979A1 (fr) * 2007-12-27 2009-07-03 Commissariat Energie Atomique PROCEDE DE FABRICATION D'UN SUBSTRAT SEMICONDUCTEUR SUR ISOLANT COMPRENANT UNE ETAPE D'ENRICHISSEMENT EN Ge LOCALISE
EP2161742A1 (en) * 2008-09-03 2010-03-10 S.O.I.TEC. Silicon on Insulator Technologies S.A. Method for Fabricating a Locally Passivated Germanium-on-Insulator Substrate
US20100216295A1 (en) * 2009-02-24 2010-08-26 Alex Usenko Semiconductor on insulator made using improved defect healing process
DE102009010883B4 (de) * 2009-02-27 2011-05-26 Amd Fab 36 Limited Liability Company & Co. Kg Einstellen eines nicht-Siliziumanteils in einer Halbleiterlegierung während der FET-Transistorherstellung mittels eines Zwischenoxidationsprozesses
US8045364B2 (en) 2009-12-18 2011-10-25 Unity Semiconductor Corporation Non-volatile memory device ion barrier
US8779383B2 (en) 2010-02-26 2014-07-15 Advanced Technology Materials, Inc. Enriched silicon precursor compositions and apparatus and processes for utilizing same
TWI582836B (zh) 2010-02-26 2017-05-11 恩特葛瑞斯股份有限公司 用以增進離子植入系統中之離子源的壽命及性能之方法與設備
JP5257401B2 (ja) * 2010-04-28 2013-08-07 株式会社Ｓｕｍｃｏ 歪シリコンｓｏｉ基板の製造方法
CN102800700B (zh) * 2011-05-26 2015-04-29 中芯国际集成电路制造(上海)有限公司 晶体管及其形成方法
KR20130017914A (ko) 2011-08-12 2013-02-20 삼성전자주식회사 광전 집적회로 기판 및 그 제조방법
CN103219275B (zh) * 2012-01-19 2016-03-23 中国科学院上海微系统与信息技术研究所 具有高弛豫和低缺陷密度的SGOI或sSOI的制备方法
KR102007258B1 (ko) 2012-11-21 2019-08-05 삼성전자주식회사 광전 집적회로 기판의 제조방법
WO2015023903A1 (en) 2013-08-16 2015-02-19 Entegris, Inc. Silicon implantation in substrates and provision of silicon precursor compositions therefor
CN104576379B (zh) * 2013-10-13 2018-06-19 中国科学院微电子研究所 一种mosfet结构及其制造方法
US9406508B2 (en) * 2013-10-31 2016-08-02 Samsung Electronics Co., Ltd. Methods of forming a semiconductor layer including germanium with low defectivity
CN108028187B (zh) * 2015-09-24 2022-06-07 东洋铝株式会社 膏状组合物及硅锗层的形成方法
US9570300B1 (en) 2016-02-08 2017-02-14 International Business Machines Corporation Strain relaxed buffer layers with virtually defect free regions
US11348824B2 (en) * 2017-09-13 2022-05-31 University Of Technology Sydney Electrical isolation structure and process
US10720527B2 (en) 2018-01-03 2020-07-21 International Business Machines Corporation Transistor having an oxide-isolated strained channel fin on a bulk substrate
US10192779B1 (en) 2018-03-26 2019-01-29 Globalfoundries Inc. Bulk substrates with a self-aligned buried polycrystalline layer
US10840152B2 (en) * 2018-09-27 2020-11-17 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
EP3748689A1 (en) * 2019-06-06 2020-12-09 Infineon Technologies Dresden GmbH & Co . KG Semiconductor device and method of producing the same

Family Cites Families (61)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US593625A (en) * 1897-11-16 Ernest p
US4818655A (en) * 1986-03-03 1989-04-04 Canon Kabushiki Kaisha Electrophotographic light receiving member with surface layer of a-(Six C1-x)y :H1-y wherein x is 0.1-0.99999 and y is 0.3-0.59
US4749660A (en) * 1986-11-26 1988-06-07 American Telephone And Telegraph Company, At&T Bell Laboratories Method of making an article comprising a buried SiO2 layer
US4786608A (en) * 1986-12-30 1988-11-22 Harris Corp. Technique for forming electric field shielding layer in oxygen-implanted silicon substrate
FR2616590B1 (fr) * 1987-06-15 1990-03-02 Commissariat Energie Atomique Procede de fabrication d'une couche d'isolant enterree dans un substrat semi-conducteur par implantation ionique et structure semi-conductrice comportant cette couche
US4902642A (en) * 1987-08-07 1990-02-20 Texas Instruments, Incorporated Epitaxial process for silicon on insulator structure
US4866498A (en) * 1988-04-20 1989-09-12 The United States Department Of Energy Integrated circuit with dissipative layer for photogenerated carriers
US5114780A (en) * 1990-04-17 1992-05-19 Raychem Corporation Electronic articles containing a fluorinated poly(arylene ether) dielectric
JPH0425135A (ja) 1990-05-18 1992-01-28 Fujitsu Ltd 半導体基板
US5212397A (en) * 1990-08-13 1993-05-18 Motorola, Inc. BiCMOS device having an SOI substrate and process for making the same
US5288650A (en) * 1991-01-25 1994-02-22 Ibis Technology Corporation Prenucleation process for simox device fabrication
US5519336A (en) * 1992-03-03 1996-05-21 Honeywell Inc. Method for electrically characterizing the insulator in SOI devices
JP3291510B2 (ja) * 1992-03-31 2002-06-10 シャープ株式会社 半導体装置
EP0610599A1 (en) * 1993-01-04 1994-08-17 Texas Instruments Incorporated High voltage transistor with drift region
US5374566A (en) * 1993-01-27 1994-12-20 National Semiconductor Corporation Method of fabricating a BiCMOS structure
US5461243A (en) * 1993-10-29 1995-10-24 International Business Machines Corporation Substrate for tensilely strained semiconductor
JPH07321323A (ja) * 1994-05-24 1995-12-08 Matsushita Electric Ind Co Ltd 薄膜トランジスタおよびその製造方法
US5468657A (en) * 1994-06-17 1995-11-21 Sharp Microelectronics Technology, Inc. Nitridation of SIMOX buried oxide
US5399507A (en) * 1994-06-27 1995-03-21 Motorola, Inc. Fabrication of mixed thin-film and bulk semiconductor substrate for integrated circuit applications
US5563428A (en) * 1995-01-30 1996-10-08 Ek; Bruce A. Layered structure of a substrate, a dielectric layer and a single crystal layer
US5589407A (en) * 1995-09-06 1996-12-31 Implanted Material Technology, Inc. Method of treating silicon to obtain thin, buried insulating layer
US5846867A (en) * 1995-12-20 1998-12-08 Sony Corporation Method of producing Si-Ge base heterojunction bipolar device
KR100240649B1 (ko) * 1996-11-07 2000-02-01 정선종 삼원계 확산 방지막 형성 방법
US5770875A (en) * 1996-09-16 1998-06-23 International Business Machines Corporation Large value capacitor for SOI
US6399970B2 (en) * 1996-09-17 2002-06-04 Matsushita Electric Industrial Co., Ltd. FET having a Si/SiGeC heterojunction channel
US6043166A (en) * 1996-12-03 2000-03-28 International Business Machines Corporation Silicon-on-insulator substrates using low dose implantation
US6090689A (en) * 1998-03-04 2000-07-18 International Business Machines Corporation Method of forming buried oxide layers in silicon
JPH1126390A (ja) * 1997-07-07 1999-01-29 Kobe Steel Ltd 欠陥発生防止方法
US6103599A (en) * 1997-07-25 2000-08-15 Silicon Genesis Corporation Planarizing technique for multilayered substrates
US5930643A (en) * 1997-12-22 1999-07-27 International Business Machines Corporation Defect induced buried oxide (DIBOX) for throughput SOI
US6486037B2 (en) * 1997-12-22 2002-11-26 International Business Machines Corporation Control of buried oxide quality in low dose SIMOX
US6258693B1 (en) * 1997-12-23 2001-07-10 Integrated Device Technology, Inc. Ion implantation for scalability of isolation in an integrated circuit
KR100565438B1 (ko) * 1998-02-02 2006-03-30 신닛뽄세이테쯔 카부시키카이샤 Soi기판 및 그의 제조방법
US5994759A (en) * 1998-11-06 1999-11-30 National Semiconductor Corporation Semiconductor-on-insulator structure with reduced parasitic capacitance
US6380019B1 (en) * 1998-11-06 2002-04-30 Advanced Micro Devices, Inc. Method of manufacturing a transistor with local insulator structure
US6074929A (en) * 1998-12-22 2000-06-13 National Semiconductor Corporation Box isolation technique for integrated circuit structures
JP3884203B2 (ja) * 1998-12-24 2007-02-21 株式会社東芝 半導体装置の製造方法
US6607948B1 (en) * 1998-12-24 2003-08-19 Kabushiki Kaisha Toshiba Method of manufacturing a substrate using an SiGe layer
KR20000045305A (ko) * 1998-12-30 2000-07-15 김영환 완전 공핍형 에스·오·아이 소자 및 그 제조방법
KR100383702B1 (ko) * 1999-06-03 2003-05-16 아사히 가세이 마이크로시스템 가부시끼가이샤 반도체 장치의 제조 방법
US6248642B1 (en) * 1999-06-24 2001-06-19 Ibis Technology Corporation SIMOX using controlled water vapor for oxygen implants
US6333532B1 (en) * 1999-07-16 2001-12-25 International Business Machines Corporation Patterned SOI regions in semiconductor chips
US6235607B1 (en) * 1999-12-07 2001-05-22 Advanced Micro Devices, Inc. Method for establishing component isolation regions in SOI semiconductor device
JP4226175B2 (ja) 1999-12-10 2009-02-18 富士通株式会社 半導体装置およびその製造方法
WO2001054202A1 (en) * 2000-01-20 2001-07-26 Amberwave Systems Corporation Strained-silicon metal oxide semiconductor field effect transistors
US6417078B1 (en) * 2000-05-03 2002-07-09 Ibis Technology Corporation Implantation process using sub-stoichiometric, oxygen doses at different energies
JP3995428B2 (ja) 2001-03-29 2007-10-24 株式会社東芝 半導体基板の製造方法及び半導体装置の製造方法
WO2002082514A1 (en) 2001-04-04 2002-10-17 Massachusetts Institute Of Technology A method for semiconductor device fabrication
JP3875040B2 (ja) 2001-05-17 2007-01-31 シャープ株式会社 半導体基板及びその製造方法ならびに半導体装置及びその製造方法
US6846727B2 (en) * 2001-05-21 2005-01-25 International Business Machines Corporation Patterned SOI by oxygen implantation and annealing
US6541356B2 (en) * 2001-05-21 2003-04-01 International Business Machines Corporation Ultimate SIMOX
US6602757B2 (en) * 2001-05-21 2003-08-05 International Business Machines Corporation Self-adjusting thickness uniformity in SOI by high-temperature oxidation of SIMOX and bonded SOI
US6593625B2 (en) * 2001-06-12 2003-07-15 International Business Machines Corporation Relaxed SiGe layers on Si or silicon-on-insulator substrates by ion implantation and thermal annealing
JP2003008022A (ja) 2001-06-20 2003-01-10 Mitsubishi Materials Silicon Corp 半導体基板及び電界効果型トランジスタ並びにこれらの製造方法
CN1184692C (zh) * 2001-08-24 2005-01-12 中国科学院上海冶金研究所 一种多层结构绝缘层上锗化硅材料及制备方法
EP1315199A1 (en) * 2001-11-22 2003-05-28 ETH Zürich Formation of high-mobility silicon-germanium structures by low-energy plasma enhanced chemical vapor deposition
US6515335B1 (en) * 2002-01-04 2003-02-04 International Business Machines Corporation Method for fabrication of relaxed SiGe buffer layers on silicon-on-insulators and structures containing the same
US6805962B2 (en) * 2002-01-23 2004-10-19 International Business Machines Corporation Method of creating high-quality relaxed SiGe-on-insulator for strained Si CMOS applications
US6562703B1 (en) * 2002-03-13 2003-05-13 Sharp Laboratories Of America, Inc. Molecular hydrogen implantation method for forming a relaxed silicon germanium layer with high germanium content
US20030211711A1 (en) * 2002-03-28 2003-11-13 Hirofumi Seki Wafer processing method and ion implantation apparatus
US6841457B2 (en) * 2002-07-16 2005-01-11 International Business Machines Corporation Use of hydrogen implantation to improve material properties of silicon-germanium-on-insulator material made by thermal diffusion

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
미국특허공보 제6515335호

Also Published As

Publication number Publication date
KR20040104360A (ko) 2004-12-10
CN1574226A (zh) 2005-02-02
US20040241460A1 (en) 2004-12-02
US6861158B2 (en) 2005-03-01
TW200510179A (en) 2005-03-16
TWI345828B (en) 2011-07-21
US6855436B2 (en) 2005-02-15
US7084050B2 (en) 2006-08-01
US20040241459A1 (en) 2004-12-02
KR100763317B1 (ko) 2007-10-05
US20050090080A1 (en) 2005-04-28
JP2004363592A (ja) 2004-12-24
US7501318B2 (en) 2009-03-10
US20050095803A1 (en) 2005-05-05
KR20060102320A (ko) 2006-09-27
US20050153487A1 (en) 2005-07-14
CN1332425C (zh) 2007-08-15
US7317226B2 (en) 2008-01-08

Similar Documents

Publication Publication Date Title
KR100754312B1 (ko) 일체적 고온 ＳＩＭＯＸ-Ｇｅ 상호확산 어닐에 의한절연체-상-규소-게르마늄(ＳＧＯＩ)의 형성된 기판 물질 및헤테로구조물
JP4582487B2 (ja) ＳｉＧｅオンインシュレータ基板材料
KR100763676B1 (ko) 합금 용융점 근처에서의 어닐링에 의한 고품질 ｓｇｏｉ
US7074686B2 (en) Method of creating high-quality relaxed SiGe-on-insulator for strained Si CMOS applications
US7067400B2 (en) Method for preventing sidewall consumption during oxidation of SGOI islands
JP4452132B2 (ja) シリコンの酸化による欠陥低減
US6743651B2 (en) Method of forming a SiGe-on-insulator substrate using separation by implantation of oxygen
US20060057403A1 (en) Use of thin SOI to inhibit relaxation of SiGe layers
US20050221591A1 (en) Method of forming high-quality relaxed SiGe alloy layers on bulk Si substrates
JP2007505502A (ja) 埋込多孔質シリコン層の酸化によるシリコン・ゲルマニウムオンインシュレータ構造の形成

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20100429

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee