JP2004200181A - 半導体記憶装置の製造方法 - Google Patents
半導体記憶装置の製造方法 Download PDFInfo
- Publication number
- JP2004200181A JP2004200181A JP2002182040A JP2002182040A JP2004200181A JP 2004200181 A JP2004200181 A JP 2004200181A JP 2002182040 A JP2002182040 A JP 2002182040A JP 2002182040 A JP2002182040 A JP 2002182040A JP 2004200181 A JP2004200181 A JP 2004200181A
- Authority
- JP
- Japan
- Prior art keywords
- film
- spacer
- nsg
- silicon nitride
- polysilicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 33
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 15
- 239000004065 semiconductor Substances 0.000 title claims abstract description 14
- 238000003860 storage Methods 0.000 title abstract 2
- 125000006850 spacer group Chemical group 0.000 claims abstract description 100
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 81
- 229920005591 polysilicon Polymers 0.000 claims abstract description 81
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 69
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 69
- 238000005530 etching Methods 0.000 claims abstract description 59
- 238000010438 heat treatment Methods 0.000 claims abstract description 8
- 238000000151 deposition Methods 0.000 claims 1
- 230000008569 process Effects 0.000 abstract description 10
- 230000015572 biosynthetic process Effects 0.000 abstract description 2
- 238000003754 machining Methods 0.000 abstract 1
- 238000001312 dry etching Methods 0.000 description 18
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 10
- 229910052710 silicon Inorganic materials 0.000 description 10
- 239000010703 silicon Substances 0.000 description 10
- 238000009792 diffusion process Methods 0.000 description 8
- 239000000758 substrate Substances 0.000 description 8
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 6
- 239000010410 layer Substances 0.000 description 6
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 6
- 238000000137 annealing Methods 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 4
- 238000009616 inductively coupled plasma Methods 0.000 description 4
- 239000002344 surface layer Substances 0.000 description 4
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 238000004380 ashing Methods 0.000 description 2
- 239000006227 byproduct Substances 0.000 description 2
- 239000012141 concentrate Substances 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000002784 hot electron Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
【解決手段】窒化珪素膜13が開口され,エッチング端がテーパ形状となるように所望の深さにエッチングされたポリシリコン膜12上に,第1の熱酸化膜14を形成する工程と,窒化珪素膜13の開口部側壁にテーパ形状部を覆う第1のNSG膜の側壁スペーサ115を形成して熱処理を加える工程と,第1のNSG膜の側壁スペーサ115内側に第2のNSG膜の側壁スペーサ15形成する工程と,ポリシリコンプラグ18を形成した後ポリシリコンプラグ18上に第2の熱酸化膜19を形成する工程と,窒化珪素膜13を除去してからポリシリコン膜12をエッチングする工程と,第1のNSG膜の側壁スペーサ115を除去する工程と,を含むことを特徴とする。
【選択図】 図1
Description
【発明の属する技術分野】
本発明は半導体記憶装置,特にフラッシュメモリのフローティングゲート形成に関するものである。
【0002】
【従来の技術】
フラッシュメモリは電源を切っても記憶データを保持できる不揮発性のメモリであり,そのセル構造は多様であるが,基本的には制御ゲート(コントロールゲート)とシリコン基板との間に浮遊ゲート(フローティングゲート)を設けた二重ゲート構造から成るMOSトランジスタである。
【0003】
そのメカニズムは,フローティングゲート内に電子の存在する状態と存在しない状態とによりメモリセルに電流を流し始めるコントロールゲートの電圧が異なるため,それによって論理データの1及び0を記憶するものである。また,フローティングゲートは絶縁膜により完全に周りを囲まれて浮遊した状態であるので,フローティングゲートに電子を電気的に注入,又は放出した後に電源を切っても,フローティングゲート内の電子は漏れ出さないし,新たに入ることもなく,これが不揮発性となる所以である。
【0004】
ここで,多様なセル構造のうち図6に示すようなものがある。シリコン基板にソースライン拡散層57,ドレインライン拡散層77が形成されており,ゲート酸化膜51を介してフローティングゲート65,コントロールゲートとなるワード線70が形成されている。ワード線70は,トンネル酸化膜69,熱酸化膜54を介してフローティングゲート65と絶縁されている。ソースライン拡散層57の上は,ソースライン68が形成されている。フローティングゲート65のワード線70に対向する箇所は,先端が尖った形状になっている。以降,この尖った形状部を尖端部60と呼ぶ。
【0005】
このような構造を有するタイプのフラッシュメモリは,書き込みのときは,ソースを0Vにして,ドレインとワード線を高電圧にすると,電子がソースからドレインに高電界で流れ,ドレイン近傍でシリコン表面から酸化膜へのエネルギー障壁を越えることができる電子,ホットエレクトロンが発生し,これがワード線の高電圧に引かれてフローティングゲートに注入される。また,消去のときは,図5中のワード線に電圧を印加してフローティングゲートの先端の尖った部分(尖端部)に電荷を集中させ,フローティングゲートから電子を抜き取る仕組みとなっている。
【0006】
したがって,このような構造を有するフラッシュメモリにおいては,フローティングゲートの尖端部分を高精度かつ安定に形成することが重要である。一般に良好とされる尖端部形状は,尖端部角度が45°前後,尖端部高さが20nm〜30nmである。
【0007】
次に,尖端部を形成するための従来技術による製法を図7に示す。シリコン基板50上にゲート酸化膜51を8nm,ポリシリコン膜52を80nm,窒化珪素膜53,300nmを順次生成し,フォトレジストにより窒化珪素膜53上に,フローティングゲート,並びにソース形成予定部をパターニング形成する。これをマスクにドライエッチング装置にて窒化珪素膜53をドライエッチングして開口し,アッシング装置にてレジストを灰化する(図7(a))。
【0008】
次に開口された窒化珪素膜53をマスクに,例えば,ダウンフロー,μ波タイプのエッチング装置にて,圧力0.5mTorr,エッチングガスCF4/O2=100/30sccm,μ波パワー800W,下部電極60℃,エッチング時間15秒で,ポリシリコン膜52を約30nmの深さにエッチングし,テーパ角度45°の形状にする(図7(b))。
【0009】
次にポリシリコン膜52の表面上に,850℃で約6nmの熱酸化膜54を生成する(図7(c))。次に全面にLPCVD法により約180nmのTEOS(テトラエトキシシラン)−NSG(Nondoped Silicate Glass)膜を生成し,ドライエッチング装置にてNSGスペーサ55を形成する(図8(d))。さらに,窒化珪素膜53,およびNSGスペーサ55をマスクにしてポリシリコン膜52をドライエッチング装置にてエッチングする(図8(e))。
【0010】
その後,LPCVD法により全面にTEOS−NSG膜を約60nm形成して,ドライエッチング装置にてNSGスペーサ56を形成し,ゲート酸化膜51をエッチング後,イオン注入によりソース拡散領域57を形成する(図8(f))。次に,全面にポリシリコン膜を生成し,ドライエッチング装置にてエッチバックしてポリシリコンプラグ58を形成した後,850℃でポリシリコンプラグ58表面に約10nm厚みの熱酸化膜59を生成する(図8(g))。次に,例えば,5%フッ酸液,45秒にて,窒化珪素膜53表面の酸化膜を除去した後,窒化珪素膜53を例えば,150℃のH3PO4(リン酸)にて約4000秒(オーバエッチ30%)で除去する(図9(h))。
【0011】
次にNSGスペーサ56および熱酸化膜59をマスクにしてポリシリコン膜52を例えば,ICPタイプ(誘導結合プラズマタイプ)のドライエッチング装置にて,1stステップ圧力5mTorr,エッチングガスCl2=50sccm,ソースパワー250W,ボトムパワー150W,下部電極温度75℃,エッチング時間5秒,2ndステップ圧力5mTorr,エッチングガスHBr/O2=100/1sccm,ソースパワー200W,ボトムパワー50W,下部電極温度75℃,EPD,3rdステップ圧力60mTorr,エッチングガスHBr/O2/He=100/1/100sccm,ソースパワー250W,ボトムパワー70W,下部電極温度75℃,エッチング時間15秒でドライエッチングし,尖端部60を形成する(図9(i))。
【0012】
【発明が解決しようとする課題】
しかしながら,上記の方法では窒化珪素膜53をH3PO4により除去する時のオーバエッチングによりNSGスペーサ56が横方向に後退してしまう。その後,ポリシリコン膜52のエッチングの際に,尖端60部分がNSGスペーサ56に覆われず,むき出しになったままドライエッチングされるため,尖端部60がエッチングされ,形状が悪化したり,尖端部60の高さが低くなってしまう問題点があった。
【0013】
また,NSGスペーサ56の後退を防ぐためにNSGスペーサ56をアニールして,緻密な膜にしてエッチレートを低下させる方法があるが,NSGスペーサの表面ほど温度が高温となるため,スペーサの内部と表面で膜質が変わってしまい,図10のように,H3PO4により除去する時のオーバエッチングによりNSGスペーサの形が歪んでしまう問題点があった。
【0014】
本発明は,従来の半導体記憶装置の製造方法が有する上記問題点に鑑みてなされたものであり,本発明の目的は,フラッシュメモリのフローティングゲート形成において,尖端部分が削られて形状変形したり,高さが低くなったりすることなく,尖端形状を設計通り安定して形成する新規かつ改良された半導体記憶装置の製造方法を提供することである。
【0015】
【課題を解決するための手段】
上記課題を解決するため,本発明の第1の観点によれば,まず開口された窒化珪素膜をマスクに,ポリシリコン膜をエッチングして,後に前記フローティングゲートの尖端部となるテーパ形状部と,その上に熱酸化膜を形成する。次に,窒化珪素膜の開口部の側壁に,前記ポリシリコン膜のテーパ形状部を覆う第1のNSG膜のスペーサ(側壁スペーサ)を形成して,この第1のNSG膜のスペーサに熱処理(アニール)を加えて,緻密な膜にする。その後,第1のNSG膜のスペーサの内側に,第2のNSG膜のスペーサを形成し,従来技術と同様にポリシリコンプラグ,熱酸化膜を形成した後,窒化珪素膜のみを除去する。そして,第1のNSG膜のスペーサと第2のNSG膜のスペーサと熱酸化膜とをマスクに,ポリシリコン膜をエッチングして,前記フローティングゲートの尖端部を形成する。さらに尖端部を覆っていた第1のNSG膜のスペーサは除去する。目的形状を得るため,この一連の製造方法が提供される。
【0016】
こうして,従来のNSGスペーサの外側に,尖端部分を覆う更なるNSGスペーサを形成し,かつ,アニールしたことにより,窒化珪素膜を除去する時の,H3PO4エッチングでの窒化珪素/NSG選択比が向上し,NSGスペーサが横方向に後退することもないので,その後の尖端部を形成するポリシリコン膜のエッチングにおいて,尖端部分が確実に覆われているので,尖端が削られることなく,形状を安定して形成することができる。
【0017】
また,本発明の第2の観点によれば,まず開口された窒化珪素膜をマスクに,ポリシリコン膜をエッチングして,後に前記フローティングゲートの尖端部となるテーパ形状部を形成し,窒化珪素膜の開口部にNSG膜の側壁スペーサ,ポリシリコンプラグ,熱酸化膜を形成し,窒化珪素膜を除去するまでは従来技術と同様である。次に,全面に絶縁膜を被着して,NSG膜のスペーサの外側の側壁に,ポリシリコン膜のテーパ形状部を覆う絶縁膜のスペーサを形成する。こうして,絶縁膜のスペーサとNSG膜のスペーサと熱酸化膜とをマスクに,ポリシリコン膜をエッチングして,フローティングゲートの尖端部を形成した後,絶縁膜のスペーサは除去する一連の方法が提供される。この絶縁膜としては,窒化珪素膜,またはNSG膜を用いることが好ましい。
【0018】
こうして,NSGスペーサが横方向に後退して尖端部分をむき出しにしてしまう窒化珪素膜除去工程後に,NSGスペーサの外側側壁に尖端部分を覆う絶縁膜スペーサを形成することにより,ポリシリコンエッチング時に尖端部が削られることなく,尖端形状を安定して形成することができる。
【0019】
また,絶縁膜として用いられる窒化珪素膜,またはNSG膜のうち,NSGスペーサの場合,ポリシリコン/NSG選択比が,ポリシリコン/窒化珪素膜選択比より高いため,ポリシリコンエッチングによる尖端形成時に,マスクとしてのNSGスペーサ形状がより安定し,良好な尖端形状を得ることができる。
【0020】
さらに,本発明の第3の観点によれば,従来同様,開口された窒化珪素膜をマスクに,ポリシリコン膜をエッチングして,後にフローティングゲートの尖端部となるテーパ形状部を形成し,窒化珪素膜の開口部側壁に熱処理を施して緻密な膜にしたNSG膜のスペーサを形成する。次に,NSG膜のスペーサと前記窒化珪素膜との表面の熱処理によって変質した層をエッチングする。その後は従来技術通りポリシリコンプラグ,熱酸化膜を形成し,窒化珪素膜を除去してから,NSG膜のスペーサと熱酸化膜とをマスクに,ポリシリコン膜をエッチングして,フローティングゲートの尖端部を形成する方法を用いることができる。
【0021】
こうして,NSGスペーサと窒化珪素膜との表層の,熱処理によりH3PO4によるエッチレートが遅くなっている部分を除去することにより,H3PO4エッチング時に不要なオーバエッチがいらなくなり,NSGスペーサが歪んだ形状にならないので,その後の尖端部を形成するポリシリコン膜のエッチングで,尖端形状が安定する。
【0022】
また,上記でこのNSGスペーサの表層のエッチレートが遅くなっている部分を除去する時,NSGの主反応副生成物であるCOの発光波長の発光強度をモニタして,NSG膜の側壁スペーサの熱処理による変質層の終了判定を行うことにより,膜質のバラツキ,エッチングレートの変動を吸収できて,NSGスペーサ形状がさらに安定し,尖端形状も良好となる。
【0023】
【発明の実施の形態】
以下に添付図面を参照しながら,本発明にかかる半導体記憶装置の製造方法の好適な実施の形態について詳細に説明する。なお,本明細書及び図面において,実質的に同一の機能構成を有する構成要素については,同一の符号を付することにより重複説明を省略する。
【0024】
(第1の実施の形態)
第1の実施の形態によるフラッシュメモリセルの形成方法について,図1に示す。従来技術と同様に,シリコン基板10上にゲート酸化膜11を8nm,ポリシリコン膜12を80nm,窒化珪素膜13を300nmを順次生成し,窒化珪素膜13上に,フローティングゲート,並びにソース形成予定部をフォトレジストにテーパターニング形成する。これをマスクにドライエッチング装置にて窒化珪素膜13をドライエッチングし,アッシング装置にてレジストを灰化して除去する。
【0025】
次に窒化珪素膜13をマスクに,例えば,ドライエッチング装置の一種であるダウンフロー,μ波タイプのエッチング装置にて,圧力0.5mTorr,エッチングガスCF4/O2=100/30sccm,μ波パワー800W,下部電極60℃,エッチング時間15秒の条件で,ポリシリコン膜12を約30nmの深さにエッチングし,テーパ角度45°の形状にする。さらに,ポリシリコン膜12の表面上に,850℃で約6nmの熱酸化膜14を生成する(図1(a))。
【0026】
その後,LPCVD法により全面に約20nmのTEOS−NSG膜を生成する。次に,例えばRIE型のドライエッチング装置で圧力1000mTorr,RFパワー=400W,エッチングガスCHF3/CF4/Ar=40/90/900sccm,下部電極温度0℃,エッチング時間10秒によりTEOS−NSG膜をエッチングすると,ポリシリコン膜12のテーパ部分がちょうど隠れる程度のNSGスペーサ115が形成される(図1(b))。
【0027】
この後,約850℃のアニール処理を行い,膜をアニールする。次に,約160nmのNSG膜をLPCVD法により形成し,ドライエッチング装置によりエッチングしNSGスペーサ15を形成する(図1(c))。以後は,従来技術の図8(e)〜(g)と同様であり,NSGスペーサ16,ソース拡散領域17,ポリシリコンプラグ18,熱酸化膜19を形成する。次に,窒化珪素膜13を例えば,150℃のH3PO4にて約4000秒(オーバエッチ30%)で除去する(図2(d))。
【0028】
さらに,NSGスペーサ15,115,および熱酸化膜19をマスクにしてポリシリコン膜12を例えば,ICPタイプ(誘導結合プラズマタイプ)のドライエッチング装置にて,1stステップ圧力5mTorr,エッチングガスCl2=50sccm,ソースパワー250W,ボトムパワー150W,下部電極温度75℃,エッチング時間5秒,2ndステップ圧力5mTorr,エッチングガスHBr/O2=100/1sccm,ソースパワー200W,ボトムパワー50W,下部電極温度75℃,EPD,3rdステップ圧力60mTorr,エッチングガスHBr/O2/He=100/1/100sccm,ソースパワー250W,ボトムパワー70W,下部電極温度75℃,エッチング時間15秒でドライエッチングし,尖端部を形成する(図2(e))。
【0029】
エッチングを3回に分けるのは,第1のステップではポリシリコン膜表面の自然酸化膜を除去するものであり,第2のステップではポリシリコン膜を垂直にエッチングしており,さらに第3のステップで下地の段差に残ったポリシリコンを除去している。その後例えば,5%フッ酸40秒でNSGスペーサを除去すると尖端形状が得られる(図2(f))。
【0030】
こうして,NSGスペーサ115を形成し,かつ,アニールして焼きしめたことにより,窒化珪素膜除去時のH3PO4エッチングでの窒化珪素/NSG選択比が向上してNSGスペーサが横方向に後退せず尖端部を覆っているので,その後の尖端部を形成するポリシリコン膜エッチングでの尖端形状が安定する。
【0031】
(第2の実施の形態)
図3に第2の実施の形態による,フラッシュメモリセルの形成方法について,示す。窒化珪素膜を除去するまでは,従来技術と同様であり,シリコン基板20上にゲート酸化膜21,ポリシリコン膜22,窒化珪素膜を順次生成し,ポリシリコン膜22をエッチングし,テーパ角度45°の形状にする。ポリシリコン膜22の表面上に,熱酸化膜24を生成後,NSGスペーサ25を形成し,ポリシリコン膜22をエッチング後,NSGスペーサ26を形成する。ゲート酸化膜21をエッチング後,ソース拡散領域27を形成し,ポリシリコンプラグ28を形成した後,熱酸化膜29を生成してから,窒化珪素膜を除去する。
【0032】
従来技術の図6(h)状態の次に,全面にLPCVD法により窒化珪素膜205を約20nm堆積したのが図3(a)である。さらに,例えばRIE型のドライエッチング装置を用いて圧力1000mTorr,RFパワー=400W,エッチングガスCHF3/CF4/Ar=40/90/900sccm,下部電極温度0℃,エッチング時間15秒で窒化珪素膜スペーサ215を形成する(図3(b))。
【0033】
次に窒化珪素膜スペーサ215,NSGスペーサ25および熱酸化膜29をマスクに,従来条件と同様にドライエッチングを行い,ポリシリコン膜22をエッチングして尖端部を形成する(図3(c))。その後,窒化珪素膜スペーサ215を例えば,150℃のH3PO4,約240秒にて除去する。
【0034】
こうして,本実施の形態では,窒化珪素膜を除去後にNSGスペーサ両外側側壁に窒化珪素膜スペーサを形成したことにより,尖端部分を覆うことができるので,第1の実施の形態と同様,尖端部を形成するポリシリコンエッチング時の形状を安定して形成できる。
【0035】
(第3の実施の形態)
図4に第3の実施の形態による,フラッシュメモリセルの形成方法について,示す。従来技術の図8(f)までは,従来技術と同様であり,シリコン基板30上にゲート酸化膜31,ポリシリコン膜32,窒化珪素膜33を順次生成し,ポリシリコン膜32をエッチングし,テーパ角度45°の形状にする。ポリシリコン膜32の表面上に,熱酸化膜34を生成後,NSGスペーサ35を形成し,ポリシリコン膜32をエッチング後,NSGスペーサ36を形成する。ゲート酸化膜31をエッチング後,ソース拡散領域37を形成し,ポリシリコンプラグ38を形成する。
【0036】
次にポリシリコンプラグ38上に熱酸化膜39を30nm被着する(図4(a))。次に,第2の実施の形態では,窒化珪素膜を被着していたが,第3の実施の形態では,TEOS−NSG膜305をLPCVD法により20nm生成する(図4(b))。
【0037】
その後,例えばRIE型のドライエッチング装置を用いて圧力1000mTorr,RFパワー=400W,エッチングガスCHF3/CF4/Ar=40/90/900sccm,下部電極温度0℃,エッチング時間10秒でTEOS−NSG膜305をエッチングし,NSGスペーサ315を形成する(図4(c))。次にNSGスペーサ315,NSGスペーサ35および熱酸化膜39をマスクに従来条件と同様のドライエッチング装置,条件にてポリシリコン膜32をエッチングする(図4(d))。その後,例えば,5%フッ酸30秒にてNSGスペーサ315を除去して尖端部を形成する。
【0038】
第3の実施の形態では,第2の実施の形態での窒化珪素膜スペーサの代わりに,NSGスペーサを用いたことにより,尖端部を形成するポリシリコンエッチングの際に,NSG/ポリシリコン選択比が高くなるので,NSGスペーサがエッチングされて後退することなく,より尖端形状が安定する。
【0039】
(第4の実施の形態)
図4に第4の実施の形態による,フラッシュメモリセルの形成方法について,示す。シリコン基板40上にゲート酸化膜41,ポリシリコン膜42,窒化珪素膜43を順次生成し,ポリシリコン膜42をエッチングし,テーパ角度45°の形状にする。ポリシリコン膜42の表面上に,熱酸化膜44を生成後,NSG膜をCVD法により全面に被着しアニールする。その後ドライエッチングによりNSGスペーサ45を形成する。
【0040】
上記の従来技術の図8(d)において窒化珪素膜43を320nm,NSGスペーサ45の膜厚を0.20μmとした状態(図5(a))で,例えば等方的ケミカルエッチャ−にて選択比NSG/窒化珪素=1,NSG/ポリシリコン=2となる条件,例えば圧力20Torr,RFパワー=700W,エッチングガスC2F6/O2=100/9000sccm,電極温度=250℃,エッチング時間30秒にてNSGスペーサ45の表層を20nmエッチングする(図5(b))。その後は,第2,第3の実施の形態と同様である。
【0041】
こうして,NSGスペーサ45の表層の,熱によりアニールされ,H3PO4によるエッチレートが遅くなっている変質層部分をドライエッチにより除去したことにより,H3PO4エッチング後のオーバエッチでNSGスペーサが歪んだ形状にならず,尖端部を覆っているので,その後のポリシリコン膜のエッチング時に尖端形状が安定して形成される。
【0042】
(第5の実施の形態)
第4の実施の形態での等方的ケミカルエッチャーでのエッチングにおいて,NSGの主反応副生成物であるCOの発光波長,例えば440nmの波長の発光強度をモニターし,NSGスペーサ表面のエッチングレートが遅い部分のエッチングが終了した時点で終点を判定する。
【0043】
こうして,発光波形により終点判定をしたことにより,膜質のバラツキ,エッチングレートの変動を吸収できるので,窒化珪素膜をH3PO4にてエッチングする際のオーバエッチを最低限にとどめることができ,尖端部を覆うNSGスペーサ形状が良好になるので,尖端形状をより安定して形成することができる。
【0044】
以上,添付図面を参照しながら本発明にかかる半導体素子の製造方法の好適な実施形態について説明したが,本発明はかかる例に限定されない。当業者であれば,特許請求の範囲に記載された技術的思想の範疇内において各種の変更例または修正例に想到し得ることは明らかであり,それらについても当然に本発明の技術的範囲に属するものと了解される。
【0045】
【発明の効果】
以上説明したように本発明によれば,フラッシュメモリにおいて,消去時にコントロールゲートに電圧を印加してフローティングゲートの先端の尖った部分に電荷を集中させ,フローティングゲートから電子を抜き取るタイプのフローティングゲート形成に関し,フローティングゲート周囲のポリシリコン膜をドライエッチングにより除去する際に,尖端部分をNSGスペーサや,窒化珪素膜スペーサで覆い,エッチングされないようにしたことにより,尖端形状を設計通り高精度に,安定して形成することができる。また,これにより,フラッシュメモリの消去動作が安定して,デバイスの信頼性を向上することができる。
【図面の簡単な説明】
【図1】(a)〜(c)は,本発明の第1の実施の形態にかかるフラッシュメモリセルのゲート部の工程断面図である。
【図2】(d)〜(f)は,本発明の第1の実施の形態にかかるフラッシュメモリセルゲート部の,図1の(c)の続きの工程断面図である。
【図3】(a)〜(c)は,本発明の第2の実施の形態にかかるフラッシュメモリセルのゲート部の工程断面図である。
【図4】(a)〜(d)は,本発明の第3の実施の形態にかかるフラッシュメモリセルのゲート部の工程断面図である。
【図5】(a),(b)は,本発明の第4の実施の形態にかかるフラッシュメモリセルのゲート部の工程断面図である。
【図6】従来技術によるフラッシュメモリセル部の断面図である。
【図7】(a)〜(c)は,従来技術によるフラッシュメモリセルのゲート部の工程断面図である。
【図8】(d)〜(g)は,従来技術によるフラッシュメモリセルのゲート部の,図7(c)の続きの工程断面図である。
【図9】(h),(i)は,従来技術によるフラッシュメモリセルのゲート部の,図8(g)の続きの工程断面図である。
【図10】従来技術によるフラッシュメモリセルのゲート部の工程断面図であり,図9(h)で,NSGスペーサが歪んだ場合の図である。
【符号の説明】
10 シリコン基板
11 ゲート酸化膜
12 ポリシリコン膜
13 窒化珪素膜
14 熱酸化膜
15 NSGスペーサ
16 NSGスペーサ
17 ソース拡散領域
18 ポリシリコンプラグ
19 熱酸化膜
115 NSGスペーサ
Claims (6)
- フローティングゲートを有する半導体記憶装置の製造方法において;
開口された窒化珪素膜をマスクに,ポリシリコン膜をエッチングして,後に前記フローティングゲートとなるテーパ形状部を形成する第1工程と,
前記窒化珪素膜の開口部の前記ポリシリコン膜上に,第1の熱酸化膜を形成する第2工程と,
前記窒化珪素膜の開口部の側壁に,前記ポリシリコン膜のテーパ形状部を覆う第1のNSG膜のスペーサを形成する第3工程と,
前記第1のNSG膜のスペーサに熱処理を加えて,緻密な膜にする第4工程と,
前記第1のNSG膜のスペーサの内側に,第2のNSG膜のスペーサを形成する第5工程と,
前記窒化珪素膜の開口部を埋めるようにポリシリコンプラグを形成した後,前記ポリシリコンプラグ上に第2の熱酸化膜を形成する第6工程と,
前記窒化珪素膜のみを除去する第7工程と,
前記第1のNSG膜のスペーサと前記第2のNSG膜のスペーサと前記第2の熱酸化膜とをマスクに,前記ポリシリコン膜をエッチングする第8工程と,
前記第1のNSG膜のスペーサを除去する第9工程と,
を含むことを特徴とする,半導体記憶装置の製造方法。 - フローティングゲートを有する半導体記憶装置の製造方法において;
開口された窒化珪素膜をマスクに,前記窒化珪素膜下のポリシリコン膜をエッチングして,後に前記フローティングゲートとなるテーパ形状部を形成する第1工程と,
前記窒化珪素膜の開口部の前記ポリシリコン膜上に,第1の熱酸化膜を形成する第2工程と,
前記窒化珪素膜の開口部側壁にNSG膜のスペーサを形成した後,前記窒化珪素膜の開口部を埋めるようにポリシリコンプラグを形成し,前記ポリシリコンプラグ上に第2の熱酸化膜を形成する第3工程と,
前記窒化珪素膜を除去した後,全面に絶縁膜を被着する第4工程と,
前記NSG膜のスペーサの外側の側壁に,前記ポリシリコン膜のテーパ形状部を覆う前記絶縁膜のスペーサを形成する第5工程と,
前記絶縁膜のスペーサと前記NSG膜のスペーサと前記第2の熱酸化膜とをマスクに,前記ポリシリコン膜をエッチングする第6工程と,
前記絶縁膜のスペーサを除去する第7工程と,
を含むことを特徴とする,半導体記憶装置の製造方法。 - 前記第1工程において,絶縁膜は窒化珪素膜であることを特徴とする,請求項2に記載の半導体記憶装置の製造方法。
- 前記第1工程において,絶縁膜はNSG膜であることを特徴とする,請求項2に記載の半導体記憶装置の製造方法。
- フローティングゲートを有する半導体記憶装置の製造方法において;
開口された窒化珪素膜をマスクに,前記窒化珪素膜下のポリシリコン膜をエッチングして,後に前記フローティングゲートとなるテーパ形状部を形成する第1工程と,
前記窒化珪素膜の開口部の前記ポリシリコン膜上に,第1の熱酸化膜を形成する第2工程と,
前記窒化珪素膜の開口部側壁に,前記ポリシリコン膜のテーパ形状部を覆う,熱処理を施して緻密な膜にしたNSG膜のスペーサを形成する第3工程と,
前記NSG膜のスペーサと前記窒化珪素膜との表面の変質層をエッチングする第4工程と,
前記窒化珪素膜の開口部を埋めるようにポリシリコンプラグを形成し,前記ポリシリコンプラグ上に第2の熱酸化膜を形成する第5工程と,
前記窒化珪素膜を除去する第6工程と,
前記NSG膜のスペーサと前記第2の熱酸化膜とをマスクに,前記ポリシリコン膜をエッチングする第7工程と,
を含むことを特徴とする,半導体記憶装置の製造方法。 - 前記工程にて,エッチング時の前記NSG膜の発光強度をモニタして,前記NSG膜の側壁スペーサの熱処理による変質層の終了判定を行うことを特徴とする,請求項5に記載の半導体記憶装置の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002182040A JP3481934B1 (ja) | 2002-06-21 | 2002-06-21 | 半導体記憶装置の製造方法 |
US10/284,107 US6727144B2 (en) | 2002-06-21 | 2002-10-31 | Manufacturing method for semiconductor storage device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002182040A JP3481934B1 (ja) | 2002-06-21 | 2002-06-21 | 半導体記憶装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP3481934B1 JP3481934B1 (ja) | 2003-12-22 |
JP2004200181A true JP2004200181A (ja) | 2004-07-15 |
Family
ID=29728308
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002182040A Expired - Fee Related JP3481934B1 (ja) | 2002-06-21 | 2002-06-21 | 半導体記憶装置の製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US6727144B2 (ja) |
JP (1) | JP3481934B1 (ja) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005268804A (ja) * | 2004-03-18 | 2005-09-29 | Samsung Electronics Co Ltd | スプリットゲート型の不揮発性の半導体メモリ素子及びその製造方法 |
US7211486B2 (en) | 2004-07-06 | 2007-05-01 | Sanyo Electric Co., Ltd. | Method of manufacturing a semiconductor device |
US7582930B2 (en) | 2002-12-27 | 2009-09-01 | Nec Electronics Corporation | Non-volatile memory and method for manufacturing non-volatile memory |
JP2011040626A (ja) * | 2009-08-13 | 2011-02-24 | Renesas Electronics Corp | 半導体記憶装置及び半導体記憶装置の製造方法 |
US8377774B2 (en) | 2006-03-24 | 2013-02-19 | Renesas Electronics Corporation | Split gate type non-volatile semiconductor memory device and method of manufacturing the same |
US8617951B2 (en) | 2007-03-30 | 2013-12-31 | Renesas Electronics Corporation | Method of manufacturing a semiconductor memory device having a floating gate |
US9653304B2 (en) | 2014-11-14 | 2017-05-16 | Lapis Semiconductor Co., Ltd. | Semiconductor device and method of manufacturing semiconductor device |
JP2019075414A (ja) * | 2017-10-12 | 2019-05-16 | ラピスセミコンダクタ株式会社 | 半導体装置及び半導体装置の製造方法 |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3983094B2 (ja) * | 2002-04-25 | 2007-09-26 | Necエレクトロニクス株式会社 | 不揮発性半導体記憶装置の製造方法 |
US20050082601A1 (en) * | 2003-10-20 | 2005-04-21 | Wen-Ting Chu | Split gate field effect transistor with a self-aligned control gate |
TWI233666B (en) * | 2004-04-13 | 2005-06-01 | Powerchip Semiconductor Corp | Method of manufacturing non-volatile memory cell |
US7518179B2 (en) * | 2004-10-08 | 2009-04-14 | Freescale Semiconductor, Inc. | Virtual ground memory array and method therefor |
US7064030B2 (en) * | 2004-10-08 | 2006-06-20 | Freescale Semiconductor, Inc. | Method for forming a multi-bit non-volatile memory device |
US7151314B2 (en) * | 2004-11-17 | 2006-12-19 | Oki Electric Industry Co., Ltd. | Semiconductor device with superimposed poly-silicon plugs |
KR100640533B1 (ko) * | 2005-10-04 | 2006-11-01 | 동부일렉트로닉스 주식회사 | 스플리트 게이트형 비휘발성 기억 장치 및 그 제조방법 |
KR100965030B1 (ko) * | 2007-10-10 | 2010-06-21 | 주식회사 하이닉스반도체 | 반도체 소자 및 반도체 소자의 콘택 플러그 형성 방법 |
US9378960B2 (en) * | 2011-04-21 | 2016-06-28 | Wafertech, Llc | Method and structure for improved floating gate oxide integrity in floating gate semiconductor devices |
JP2017045835A (ja) * | 2015-08-26 | 2017-03-02 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法および半導体装置 |
JP6649216B2 (ja) * | 2016-09-16 | 2020-02-19 | 株式会社東芝 | 半導体装置およびその製造方法 |
CN108538843A (zh) * | 2018-04-09 | 2018-09-14 | 上海华虹宏力半导体制造有限公司 | 闪存单元及半导体结构的制备方法 |
CN110858566A (zh) * | 2018-08-22 | 2020-03-03 | 无锡华润上华科技有限公司 | 半导体器件的制造方法 |
CN112908859B (zh) * | 2021-03-24 | 2024-04-19 | 上海华虹宏力半导体制造有限公司 | 闪存存储器的制造方法 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5029130A (en) * | 1990-01-22 | 1991-07-02 | Silicon Storage Technology, Inc. | Single transistor non-valatile electrically alterable semiconductor memory device |
US5414286A (en) * | 1992-03-19 | 1995-05-09 | Sharp Kabushiki Kaisha | Nonvolatile memory, method of fabricating the same, and method of reading information from the same |
US6369420B1 (en) | 1998-07-02 | 2002-04-09 | Silicon Storage Technology, Inc. | Method of self-aligning a floating gate to a control gate and to an isolation in an electrically erasable and programmable memory cell, and a cell made thereby |
US6284596B1 (en) * | 1998-12-17 | 2001-09-04 | Taiwan Semiconductor Manufacturing Company | Method of forming split-gate flash cell for salicide and self-align contact |
JP2000216273A (ja) | 1999-01-25 | 2000-08-04 | Sanyo Electric Co Ltd | 不揮発性半導体記憶装置とその製造方法 |
US6329685B1 (en) | 1999-09-22 | 2001-12-11 | Silicon Storage Technology, Inc. | Self aligned method of forming a semiconductor memory array of floating gate memory cells and a memory array made thereby |
US6563167B2 (en) * | 2001-01-05 | 2003-05-13 | Silicon Storage Technology, Inc. | Semiconductor memory array of floating gate memory cells with floating gates having multiple sharp edges |
US6621115B2 (en) * | 2001-11-06 | 2003-09-16 | Integrated Memory Technologies, Inc. | Scalable flash EEPROM memory cell with floating gate spacer wrapped by control gate |
-
2002
- 2002-06-21 JP JP2002182040A patent/JP3481934B1/ja not_active Expired - Fee Related
- 2002-10-31 US US10/284,107 patent/US6727144B2/en not_active Expired - Fee Related
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7582930B2 (en) | 2002-12-27 | 2009-09-01 | Nec Electronics Corporation | Non-volatile memory and method for manufacturing non-volatile memory |
JP2005268804A (ja) * | 2004-03-18 | 2005-09-29 | Samsung Electronics Co Ltd | スプリットゲート型の不揮発性の半導体メモリ素子及びその製造方法 |
US7211486B2 (en) | 2004-07-06 | 2007-05-01 | Sanyo Electric Co., Ltd. | Method of manufacturing a semiconductor device |
US8377774B2 (en) | 2006-03-24 | 2013-02-19 | Renesas Electronics Corporation | Split gate type non-volatile semiconductor memory device and method of manufacturing the same |
US8617951B2 (en) | 2007-03-30 | 2013-12-31 | Renesas Electronics Corporation | Method of manufacturing a semiconductor memory device having a floating gate |
JP2011040626A (ja) * | 2009-08-13 | 2011-02-24 | Renesas Electronics Corp | 半導体記憶装置及び半導体記憶装置の製造方法 |
US9653304B2 (en) | 2014-11-14 | 2017-05-16 | Lapis Semiconductor Co., Ltd. | Semiconductor device and method of manufacturing semiconductor device |
JP2019075414A (ja) * | 2017-10-12 | 2019-05-16 | ラピスセミコンダクタ株式会社 | 半導体装置及び半導体装置の製造方法 |
JP7118616B2 (ja) | 2017-10-12 | 2022-08-16 | ラピスセミコンダクタ株式会社 | 半導体装置及び半導体装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
US6727144B2 (en) | 2004-04-27 |
JP3481934B1 (ja) | 2003-12-22 |
US20030235951A1 (en) | 2003-12-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3481934B1 (ja) | 半導体記憶装置の製造方法 | |
US6882003B2 (en) | Method and apparatus for a flash memory device comprising a source local interconnect | |
TW200535990A (en) | Forming method of self-aligned contact for semiconductor device | |
US5970371A (en) | Method of forming sharp beak of poly to improve erase speed in split-gate flash EEPROM | |
JP2006190947A (ja) | リセスゲート及びそれを備えた半導体装置の製造方法 | |
JP2005123518A (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
JP4221420B2 (ja) | 半導体装置の製造方法 | |
KR20040023857A (ko) | 비휘발성 메모리 장치의 제조 방법 | |
JP4834304B2 (ja) | 半導体素子の製造方法 | |
JP3780362B2 (ja) | 半導体素子の製造方法 | |
JP2010147414A (ja) | 半導体装置およびその製造方法 | |
US6921695B2 (en) | Etching method for forming a square cornered polysilicon wordline electrode | |
KR20080034714A (ko) | 비휘발성 메모리소자 및 제조방법 | |
US7586145B2 (en) | EEPROM flash memory device with jagged edge floating gate | |
US20080102617A1 (en) | Method of Fabricating Flash Memory Device | |
JP4170612B2 (ja) | 半導体装置およびその製造方法 | |
US20070202646A1 (en) | Method for forming a flash memory floating gate | |
US20050056883A1 (en) | Method to improve flash forward tunneling voltage (FTV) performance | |
JP2005183916A (ja) | フラッシュ素子の製造方法 | |
KR100673195B1 (ko) | 플래쉬 메모리 소자의 게이트 패턴 형성방법 | |
JP2002270705A (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
KR20040058989A (ko) | 플래시 메모리 소자의 제조 방법 | |
JP2001057382A (ja) | 半導体装置の製造方法 | |
KR100665900B1 (ko) | 리세스게이트를 구비한 반도체 소자의 제조 방법 | |
KR20070113861A (ko) | 플래쉬 메모리 소자의 소자분리막 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030930 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081010 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081010 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091010 Year of fee payment: 6 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091010 Year of fee payment: 6 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091010 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101010 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101010 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111010 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111010 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121010 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121010 Year of fee payment: 9 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121010 Year of fee payment: 9 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121010 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131010 Year of fee payment: 10 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |