JP2004200181A - 半導体記憶装置の製造方法 - Google Patents
半導体記憶装置の製造方法 Download PDFInfo
- Publication number
- JP2004200181A JP2004200181A JP2002182040A JP2002182040A JP2004200181A JP 2004200181 A JP2004200181 A JP 2004200181A JP 2002182040 A JP2002182040 A JP 2002182040A JP 2002182040 A JP2002182040 A JP 2002182040A JP 2004200181 A JP2004200181 A JP 2004200181A
- Authority
- JP
- Japan
- Prior art keywords
- film
- spacer
- nsg
- silicon nitride
- polysilicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
【課題】フラッシュメモリのフローティングゲートに関し，コントロールゲートに対向する先端箇所を尖った形状に安定して加工する製造方法を提供する。
【解決手段】窒化珪素膜１３が開口され，エッチング端がテーパ形状となるように所望の深さにエッチングされたポリシリコン膜１２上に，第１の熱酸化膜１４を形成する工程と，窒化珪素膜１３の開口部側壁にテーパ形状部を覆う第１のＮＳＧ膜の側壁スペーサ１１５を形成して熱処理を加える工程と，第１のＮＳＧ膜の側壁スペーサ１１５内側に第２のＮＳＧ膜の側壁スペーサ１５形成する工程と，ポリシリコンプラグ１８を形成した後ポリシリコンプラグ１８上に第２の熱酸化膜１９を形成する工程と，窒化珪素膜１３を除去してからポリシリコン膜１２をエッチングする工程と，第１のＮＳＧ膜の側壁スペーサ１１５を除去する工程と，を含むことを特徴とする。
【選択図】 図１
【解決手段】窒化珪素膜１３が開口され，エッチング端がテーパ形状となるように所望の深さにエッチングされたポリシリコン膜１２上に，第１の熱酸化膜１４を形成する工程と，窒化珪素膜１３の開口部側壁にテーパ形状部を覆う第１のＮＳＧ膜の側壁スペーサ１１５を形成して熱処理を加える工程と，第１のＮＳＧ膜の側壁スペーサ１１５内側に第２のＮＳＧ膜の側壁スペーサ１５形成する工程と，ポリシリコンプラグ１８を形成した後ポリシリコンプラグ１８上に第２の熱酸化膜１９を形成する工程と，窒化珪素膜１３を除去してからポリシリコン膜１２をエッチングする工程と，第１のＮＳＧ膜の側壁スペーサ１１５を除去する工程と，を含むことを特徴とする。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は半導体記憶装置，特にフラッシュメモリのフローティングゲート形成に関するものである。
【０００２】
【従来の技術】
フラッシュメモリは電源を切っても記憶データを保持できる不揮発性のメモリであり，そのセル構造は多様であるが，基本的には制御ゲート（コントロールゲート）とシリコン基板との間に浮遊ゲート（フローティングゲート）を設けた二重ゲート構造から成るＭＯＳトランジスタである。
【０００３】
そのメカニズムは，フローティングゲート内に電子の存在する状態と存在しない状態とによりメモリセルに電流を流し始めるコントロールゲートの電圧が異なるため，それによって論理データの１及び０を記憶するものである。また，フローティングゲートは絶縁膜により完全に周りを囲まれて浮遊した状態であるので，フローティングゲートに電子を電気的に注入，又は放出した後に電源を切っても，フローティングゲート内の電子は漏れ出さないし，新たに入ることもなく，これが不揮発性となる所以である。
【０００４】
ここで，多様なセル構造のうち図６に示すようなものがある。シリコン基板にソースライン拡散層５７，ドレインライン拡散層７７が形成されており，ゲート酸化膜５１を介してフローティングゲート６５，コントロールゲートとなるワード線７０が形成されている。ワード線７０は，トンネル酸化膜６９，熱酸化膜５４を介してフローティングゲート６５と絶縁されている。ソースライン拡散層５７の上は，ソースライン６８が形成されている。フローティングゲート６５のワード線７０に対向する箇所は，先端が尖った形状になっている。以降，この尖った形状部を尖端部６０と呼ぶ。
【０００５】
このような構造を有するタイプのフラッシュメモリは，書き込みのときは，ソースを０Ｖにして，ドレインとワード線を高電圧にすると，電子がソースからドレインに高電界で流れ，ドレイン近傍でシリコン表面から酸化膜へのエネルギー障壁を越えることができる電子，ホットエレクトロンが発生し，これがワード線の高電圧に引かれてフローティングゲートに注入される。また，消去のときは，図５中のワード線に電圧を印加してフローティングゲートの先端の尖った部分（尖端部）に電荷を集中させ，フローティングゲートから電子を抜き取る仕組みとなっている。
【０００６】
したがって，このような構造を有するフラッシュメモリにおいては，フローティングゲートの尖端部分を高精度かつ安定に形成することが重要である。一般に良好とされる尖端部形状は，尖端部角度が４５°前後，尖端部高さが２０ｎｍ〜３０ｎｍである。
【０００７】
次に，尖端部を形成するための従来技術による製法を図７に示す。シリコン基板５０上にゲート酸化膜５１を８ｎｍ，ポリシリコン膜５２を８０ｎｍ，窒化珪素膜５３，３００ｎｍを順次生成し，フォトレジストにより窒化珪素膜５３上に，フローティングゲート，並びにソース形成予定部をパターニング形成する。これをマスクにドライエッチング装置にて窒化珪素膜５３をドライエッチングして開口し，アッシング装置にてレジストを灰化する（図７（ａ））。
【０００８】
次に開口された窒化珪素膜５３をマスクに，例えば，ダウンフロー，μ波タイプのエッチング装置にて，圧力０．５ｍＴｏｒｒ，エッチングガスＣＦ４／Ｏ２＝１００／３０ｓｃｃｍ，μ波パワー８００Ｗ，下部電極６０℃，エッチング時間１５秒で，ポリシリコン膜５２を約３０ｎｍの深さにエッチングし，テーパ角度４５°の形状にする（図７（ｂ））。
【０００９】
次にポリシリコン膜５２の表面上に，８５０℃で約６ｎｍの熱酸化膜５４を生成する（図７（ｃ））。次に全面にＬＰＣＶＤ法により約１８０ｎｍのＴＥＯＳ（テトラエトキシシラン）−ＮＳＧ（Ｎｏｎｄｏｐｅｄ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）膜を生成し，ドライエッチング装置にてＮＳＧスペーサ５５を形成する（図８（ｄ））。さらに，窒化珪素膜５３，およびＮＳＧスペーサ５５をマスクにしてポリシリコン膜５２をドライエッチング装置にてエッチングする（図８（ｅ））。
【００１０】
その後，ＬＰＣＶＤ法により全面にＴＥＯＳ−ＮＳＧ膜を約６０ｎｍ形成して，ドライエッチング装置にてＮＳＧスペーサ５６を形成し，ゲート酸化膜５１をエッチング後，イオン注入によりソース拡散領域５７を形成する（図８（ｆ））。次に，全面にポリシリコン膜を生成し，ドライエッチング装置にてエッチバックしてポリシリコンプラグ５８を形成した後，８５０℃でポリシリコンプラグ５８表面に約１０ｎｍ厚みの熱酸化膜５９を生成する（図８（ｇ））。次に，例えば，５％フッ酸液，４５秒にて，窒化珪素膜５３表面の酸化膜を除去した後，窒化珪素膜５３を例えば，１５０℃のＨ３ＰＯ４（リン酸）にて約４０００秒（オーバエッチ３０％）で除去する（図９（ｈ））。
【００１１】
次にＮＳＧスペーサ５６および熱酸化膜５９をマスクにしてポリシリコン膜５２を例えば，ＩＣＰタイプ（誘導結合プラズマタイプ）のドライエッチング装置にて，１ｓｔステップ圧力５ｍＴｏｒｒ，エッチングガスＣｌ２＝５０ｓｃｃｍ，ソースパワー２５０Ｗ，ボトムパワー１５０Ｗ，下部電極温度７５℃，エッチング時間５秒，２ｎｄステップ圧力５ｍＴｏｒｒ，エッチングガスＨＢｒ／Ｏ２＝１００／１ｓｃｃｍ，ソースパワー２００Ｗ，ボトムパワー５０Ｗ，下部電極温度７５℃，ＥＰＤ，３ｒｄステップ圧力６０ｍＴｏｒｒ，エッチングガスＨＢｒ／Ｏ２／Ｈｅ＝１００／１／１００ｓｃｃｍ，ソースパワー２５０Ｗ，ボトムパワー７０Ｗ，下部電極温度７５℃，エッチング時間１５秒でドライエッチングし，尖端部６０を形成する（図９（ｉ））。
【００１２】
【発明が解決しようとする課題】
しかしながら，上記の方法では窒化珪素膜５３をＨ３ＰＯ４により除去する時のオーバエッチングによりＮＳＧスペーサ５６が横方向に後退してしまう。その後，ポリシリコン膜５２のエッチングの際に，尖端６０部分がＮＳＧスペーサ５６に覆われず，むき出しになったままドライエッチングされるため，尖端部６０がエッチングされ，形状が悪化したり，尖端部６０の高さが低くなってしまう問題点があった。
【００１３】
また，ＮＳＧスペーサ５６の後退を防ぐためにＮＳＧスペーサ５６をアニールして，緻密な膜にしてエッチレートを低下させる方法があるが，ＮＳＧスペーサの表面ほど温度が高温となるため，スペーサの内部と表面で膜質が変わってしまい，図１０のように，Ｈ３ＰＯ４により除去する時のオーバエッチングによりＮＳＧスペーサの形が歪んでしまう問題点があった。
【００１４】
本発明は，従来の半導体記憶装置の製造方法が有する上記問題点に鑑みてなされたものであり，本発明の目的は，フラッシュメモリのフローティングゲート形成において，尖端部分が削られて形状変形したり，高さが低くなったりすることなく，尖端形状を設計通り安定して形成する新規かつ改良された半導体記憶装置の製造方法を提供することである。
【００１５】
【課題を解決するための手段】
上記課題を解決するため，本発明の第１の観点によれば，まず開口された窒化珪素膜をマスクに，ポリシリコン膜をエッチングして，後に前記フローティングゲートの尖端部となるテーパ形状部と，その上に熱酸化膜を形成する。次に，窒化珪素膜の開口部の側壁に，前記ポリシリコン膜のテーパ形状部を覆う第１のＮＳＧ膜のスペーサ（側壁スペーサ）を形成して，この第１のＮＳＧ膜のスペーサに熱処理（アニール）を加えて，緻密な膜にする。その後，第１のＮＳＧ膜のスペーサの内側に，第２のＮＳＧ膜のスペーサを形成し，従来技術と同様にポリシリコンプラグ，熱酸化膜を形成した後，窒化珪素膜のみを除去する。そして，第１のＮＳＧ膜のスペーサと第２のＮＳＧ膜のスペーサと熱酸化膜とをマスクに，ポリシリコン膜をエッチングして，前記フローティングゲートの尖端部を形成する。さらに尖端部を覆っていた第１のＮＳＧ膜のスペーサは除去する。目的形状を得るため，この一連の製造方法が提供される。
【００１６】
こうして，従来のＮＳＧスペーサの外側に，尖端部分を覆う更なるＮＳＧスペーサを形成し，かつ，アニールしたことにより，窒化珪素膜を除去する時の，Ｈ３ＰＯ４エッチングでの窒化珪素／ＮＳＧ選択比が向上し，ＮＳＧスペーサが横方向に後退することもないので，その後の尖端部を形成するポリシリコン膜のエッチングにおいて，尖端部分が確実に覆われているので，尖端が削られることなく，形状を安定して形成することができる。
【００１７】
また，本発明の第２の観点によれば，まず開口された窒化珪素膜をマスクに，ポリシリコン膜をエッチングして，後に前記フローティングゲートの尖端部となるテーパ形状部を形成し，窒化珪素膜の開口部にＮＳＧ膜の側壁スペーサ，ポリシリコンプラグ，熱酸化膜を形成し，窒化珪素膜を除去するまでは従来技術と同様である。次に，全面に絶縁膜を被着して，ＮＳＧ膜のスペーサの外側の側壁に，ポリシリコン膜のテーパ形状部を覆う絶縁膜のスペーサを形成する。こうして，絶縁膜のスペーサとＮＳＧ膜のスペーサと熱酸化膜とをマスクに，ポリシリコン膜をエッチングして，フローティングゲートの尖端部を形成した後，絶縁膜のスペーサは除去する一連の方法が提供される。この絶縁膜としては，窒化珪素膜，またはＮＳＧ膜を用いることが好ましい。
【００１８】
こうして，ＮＳＧスペーサが横方向に後退して尖端部分をむき出しにしてしまう窒化珪素膜除去工程後に，ＮＳＧスペーサの外側側壁に尖端部分を覆う絶縁膜スペーサを形成することにより，ポリシリコンエッチング時に尖端部が削られることなく，尖端形状を安定して形成することができる。
【００１９】
また，絶縁膜として用いられる窒化珪素膜，またはＮＳＧ膜のうち，ＮＳＧスペーサの場合，ポリシリコン／ＮＳＧ選択比が，ポリシリコン／窒化珪素膜選択比より高いため，ポリシリコンエッチングによる尖端形成時に，マスクとしてのＮＳＧスペーサ形状がより安定し，良好な尖端形状を得ることができる。
【００２０】
さらに，本発明の第３の観点によれば，従来同様，開口された窒化珪素膜をマスクに，ポリシリコン膜をエッチングして，後にフローティングゲートの尖端部となるテーパ形状部を形成し，窒化珪素膜の開口部側壁に熱処理を施して緻密な膜にしたＮＳＧ膜のスペーサを形成する。次に，ＮＳＧ膜のスペーサと前記窒化珪素膜との表面の熱処理によって変質した層をエッチングする。その後は従来技術通りポリシリコンプラグ，熱酸化膜を形成し，窒化珪素膜を除去してから，ＮＳＧ膜のスペーサと熱酸化膜とをマスクに，ポリシリコン膜をエッチングして，フローティングゲートの尖端部を形成する方法を用いることができる。
【００２１】
こうして，ＮＳＧスペーサと窒化珪素膜との表層の，熱処理によりＨ３ＰＯ４によるエッチレートが遅くなっている部分を除去することにより，Ｈ３ＰＯ４エッチング時に不要なオーバエッチがいらなくなり，ＮＳＧスペーサが歪んだ形状にならないので，その後の尖端部を形成するポリシリコン膜のエッチングで，尖端形状が安定する。
【００２２】
また，上記でこのＮＳＧスペーサの表層のエッチレートが遅くなっている部分を除去する時，ＮＳＧの主反応副生成物であるＣＯの発光波長の発光強度をモニタして，ＮＳＧ膜の側壁スペーサの熱処理による変質層の終了判定を行うことにより，膜質のバラツキ，エッチングレートの変動を吸収できて，ＮＳＧスペーサ形状がさらに安定し，尖端形状も良好となる。
【００２３】
【発明の実施の形態】
以下に添付図面を参照しながら，本発明にかかる半導体記憶装置の製造方法の好適な実施の形態について詳細に説明する。なお，本明細書及び図面において，実質的に同一の機能構成を有する構成要素については，同一の符号を付することにより重複説明を省略する。
【００２４】
（第１の実施の形態）
第１の実施の形態によるフラッシュメモリセルの形成方法について，図１に示す。従来技術と同様に，シリコン基板１０上にゲート酸化膜１１を８ｎｍ，ポリシリコン膜１２を８０ｎｍ，窒化珪素膜１３を３００ｎｍを順次生成し，窒化珪素膜１３上に，フローティングゲート，並びにソース形成予定部をフォトレジストにテーパターニング形成する。これをマスクにドライエッチング装置にて窒化珪素膜１３をドライエッチングし，アッシング装置にてレジストを灰化して除去する。
【００２５】
次に窒化珪素膜１３をマスクに，例えば，ドライエッチング装置の一種であるダウンフロー，μ波タイプのエッチング装置にて，圧力０．５ｍＴｏｒｒ，エッチングガスＣＦ４／Ｏ２＝１００／３０ｓｃｃｍ，μ波パワー８００Ｗ，下部電極６０℃，エッチング時間１５秒の条件で，ポリシリコン膜１２を約３０ｎｍの深さにエッチングし，テーパ角度４５°の形状にする。さらに，ポリシリコン膜１２の表面上に，８５０℃で約６ｎｍの熱酸化膜１４を生成する（図１（ａ））。
【００２６】
その後，ＬＰＣＶＤ法により全面に約２０ｎｍのＴＥＯＳ−ＮＳＧ膜を生成する。次に，例えばＲＩＥ型のドライエッチング装置で圧力１０００ｍＴｏｒｒ，ＲＦパワー＝４００Ｗ，エッチングガスＣＨＦ３／ＣＦ４／Ａｒ＝４０／９０／９００ｓｃｃｍ，下部電極温度０℃，エッチング時間１０秒によりＴＥＯＳ−ＮＳＧ膜をエッチングすると，ポリシリコン膜１２のテーパ部分がちょうど隠れる程度のＮＳＧスペーサ１１５が形成される（図１（ｂ））。
【００２７】
この後，約８５０℃のアニール処理を行い，膜をアニールする。次に，約１６０ｎｍのＮＳＧ膜をＬＰＣＶＤ法により形成し，ドライエッチング装置によりエッチングしＮＳＧスペーサ１５を形成する（図１（ｃ））。以後は，従来技術の図８（ｅ）〜（ｇ）と同様であり，ＮＳＧスペーサ１６，ソース拡散領域１７，ポリシリコンプラグ１８，熱酸化膜１９を形成する。次に，窒化珪素膜１３を例えば，１５０℃のＨ３ＰＯ４にて約４０００秒（オーバエッチ３０％）で除去する（図２（ｄ））。
【００２８】
さらに，ＮＳＧスペーサ１５，１１５，および熱酸化膜１９をマスクにしてポリシリコン膜１２を例えば，ＩＣＰタイプ（誘導結合プラズマタイプ）のドライエッチング装置にて，１ｓｔステップ圧力５ｍＴｏｒｒ，エッチングガスＣｌ２＝５０ｓｃｃｍ，ソースパワー２５０Ｗ，ボトムパワー１５０Ｗ，下部電極温度７５℃，エッチング時間５秒，２ｎｄステップ圧力５ｍＴｏｒｒ，エッチングガスＨＢｒ／Ｏ２＝１００／１ｓｃｃｍ，ソースパワー２００Ｗ，ボトムパワー５０Ｗ，下部電極温度７５℃，ＥＰＤ，３ｒｄステップ圧力６０ｍＴｏｒｒ，エッチングガスＨＢｒ／Ｏ２／Ｈｅ＝１００／１／１００ｓｃｃｍ，ソースパワー２５０Ｗ，ボトムパワー７０Ｗ，下部電極温度７５℃，エッチング時間１５秒でドライエッチングし，尖端部を形成する（図２（ｅ））。
【００２９】
エッチングを３回に分けるのは，第１のステップではポリシリコン膜表面の自然酸化膜を除去するものであり，第２のステップではポリシリコン膜を垂直にエッチングしており，さらに第３のステップで下地の段差に残ったポリシリコンを除去している。その後例えば，５％フッ酸４０秒でＮＳＧスペーサを除去すると尖端形状が得られる（図２（ｆ））。
【００３０】
こうして，ＮＳＧスペーサ１１５を形成し，かつ，アニールして焼きしめたことにより，窒化珪素膜除去時のＨ３ＰＯ４エッチングでの窒化珪素／ＮＳＧ選択比が向上してＮＳＧスペーサが横方向に後退せず尖端部を覆っているので，その後の尖端部を形成するポリシリコン膜エッチングでの尖端形状が安定する。
【００３１】
（第２の実施の形態）
図３に第２の実施の形態による，フラッシュメモリセルの形成方法について，示す。窒化珪素膜を除去するまでは，従来技術と同様であり，シリコン基板２０上にゲート酸化膜２１，ポリシリコン膜２２，窒化珪素膜を順次生成し，ポリシリコン膜２２をエッチングし，テーパ角度４５°の形状にする。ポリシリコン膜２２の表面上に，熱酸化膜２４を生成後，ＮＳＧスペーサ２５を形成し，ポリシリコン膜２２をエッチング後，ＮＳＧスペーサ２６を形成する。ゲート酸化膜２１をエッチング後，ソース拡散領域２７を形成し，ポリシリコンプラグ２８を形成した後，熱酸化膜２９を生成してから，窒化珪素膜を除去する。
【００３２】
従来技術の図６（ｈ）状態の次に，全面にＬＰＣＶＤ法により窒化珪素膜２０５を約２０ｎｍ堆積したのが図３（ａ）である。さらに，例えばＲＩＥ型のドライエッチング装置を用いて圧力１０００ｍＴｏｒｒ，ＲＦパワー＝４００Ｗ，エッチングガスＣＨＦ３／ＣＦ４／Ａｒ＝４０／９０／９００ｓｃｃｍ，下部電極温度０℃，エッチング時間１５秒で窒化珪素膜スペーサ２１５を形成する（図３（ｂ））。
【００３３】
次に窒化珪素膜スペーサ２１５，ＮＳＧスペーサ２５および熱酸化膜２９をマスクに，従来条件と同様にドライエッチングを行い，ポリシリコン膜２２をエッチングして尖端部を形成する（図３（ｃ））。その後，窒化珪素膜スペーサ２１５を例えば，１５０℃のＨ３ＰＯ４，約２４０秒にて除去する。
【００３４】
こうして，本実施の形態では，窒化珪素膜を除去後にＮＳＧスペーサ両外側側壁に窒化珪素膜スペーサを形成したことにより，尖端部分を覆うことができるので，第１の実施の形態と同様，尖端部を形成するポリシリコンエッチング時の形状を安定して形成できる。
【００３５】
（第３の実施の形態）
図４に第３の実施の形態による，フラッシュメモリセルの形成方法について，示す。従来技術の図８（ｆ）までは，従来技術と同様であり，シリコン基板３０上にゲート酸化膜３１，ポリシリコン膜３２，窒化珪素膜３３を順次生成し，ポリシリコン膜３２をエッチングし，テーパ角度４５°の形状にする。ポリシリコン膜３２の表面上に，熱酸化膜３４を生成後，ＮＳＧスペーサ３５を形成し，ポリシリコン膜３２をエッチング後，ＮＳＧスペーサ３６を形成する。ゲート酸化膜３１をエッチング後，ソース拡散領域３７を形成し，ポリシリコンプラグ３８を形成する。
【００３６】
次にポリシリコンプラグ３８上に熱酸化膜３９を３０ｎｍ被着する（図４（ａ））。次に，第２の実施の形態では，窒化珪素膜を被着していたが，第３の実施の形態では，ＴＥＯＳ−ＮＳＧ膜３０５をＬＰＣＶＤ法により２０ｎｍ生成する（図４（ｂ））。
【００３７】
その後，例えばＲＩＥ型のドライエッチング装置を用いて圧力１０００ｍＴｏｒｒ，ＲＦパワー＝４００Ｗ，エッチングガスＣＨＦ３／ＣＦ４／Ａｒ＝４０／９０／９００ｓｃｃｍ，下部電極温度０℃，エッチング時間１０秒でＴＥＯＳ−ＮＳＧ膜３０５をエッチングし，ＮＳＧスペーサ３１５を形成する（図４（ｃ））。次にＮＳＧスペーサ３１５，ＮＳＧスペーサ３５および熱酸化膜３９をマスクに従来条件と同様のドライエッチング装置，条件にてポリシリコン膜３２をエッチングする（図４（ｄ））。その後，例えば，５％フッ酸３０秒にてＮＳＧスペーサ３１５を除去して尖端部を形成する。
【００３８】
第３の実施の形態では，第２の実施の形態での窒化珪素膜スペーサの代わりに，ＮＳＧスペーサを用いたことにより，尖端部を形成するポリシリコンエッチングの際に，ＮＳＧ／ポリシリコン選択比が高くなるので，ＮＳＧスペーサがエッチングされて後退することなく，より尖端形状が安定する。
【００３９】
（第４の実施の形態）
図４に第４の実施の形態による，フラッシュメモリセルの形成方法について，示す。シリコン基板４０上にゲート酸化膜４１，ポリシリコン膜４２，窒化珪素膜４３を順次生成し，ポリシリコン膜４２をエッチングし，テーパ角度４５°の形状にする。ポリシリコン膜４２の表面上に，熱酸化膜４４を生成後，ＮＳＧ膜をＣＶＤ法により全面に被着しアニールする。その後ドライエッチングによりＮＳＧスペーサ４５を形成する。
【００４０】
上記の従来技術の図８（ｄ）において窒化珪素膜４３を３２０ｎｍ，ＮＳＧスペーサ４５の膜厚を０．２０μｍとした状態（図５（ａ））で，例えば等方的ケミカルエッチャ−にて選択比ＮＳＧ／窒化珪素＝１，ＮＳＧ／ポリシリコン＝２となる条件，例えば圧力２０Ｔｏｒｒ，ＲＦパワー＝７００Ｗ，エッチングガスＣ２Ｆ６／Ｏ２＝１００／９０００ｓｃｃｍ，電極温度＝２５０℃，エッチング時間３０秒にてＮＳＧスペーサ４５の表層を２０ｎｍエッチングする（図５（ｂ））。その後は，第２，第３の実施の形態と同様である。
【００４１】
こうして，ＮＳＧスペーサ４５の表層の，熱によりアニールされ，Ｈ３ＰＯ４によるエッチレートが遅くなっている変質層部分をドライエッチにより除去したことにより，Ｈ３ＰＯ４エッチング後のオーバエッチでＮＳＧスペーサが歪んだ形状にならず，尖端部を覆っているので，その後のポリシリコン膜のエッチング時に尖端形状が安定して形成される。
【００４２】
（第５の実施の形態）
第４の実施の形態での等方的ケミカルエッチャーでのエッチングにおいて，ＮＳＧの主反応副生成物であるＣＯの発光波長，例えば４４０ｎｍの波長の発光強度をモニターし，ＮＳＧスペーサ表面のエッチングレートが遅い部分のエッチングが終了した時点で終点を判定する。
【００４３】
こうして，発光波形により終点判定をしたことにより，膜質のバラツキ，エッチングレートの変動を吸収できるので，窒化珪素膜をＨ３ＰＯ４にてエッチングする際のオーバエッチを最低限にとどめることができ，尖端部を覆うＮＳＧスペーサ形状が良好になるので，尖端形状をより安定して形成することができる。
【００４４】
以上，添付図面を参照しながら本発明にかかる半導体素子の製造方法の好適な実施形態について説明したが，本発明はかかる例に限定されない。当業者であれば，特許請求の範囲に記載された技術的思想の範疇内において各種の変更例または修正例に想到し得ることは明らかであり，それらについても当然に本発明の技術的範囲に属するものと了解される。
【００４５】
【発明の効果】
以上説明したように本発明によれば，フラッシュメモリにおいて，消去時にコントロールゲートに電圧を印加してフローティングゲートの先端の尖った部分に電荷を集中させ，フローティングゲートから電子を抜き取るタイプのフローティングゲート形成に関し，フローティングゲート周囲のポリシリコン膜をドライエッチングにより除去する際に，尖端部分をＮＳＧスペーサや，窒化珪素膜スペーサで覆い，エッチングされないようにしたことにより，尖端形状を設計通り高精度に，安定して形成することができる。また，これにより，フラッシュメモリの消去動作が安定して，デバイスの信頼性を向上することができる。
【図面の簡単な説明】
【図１】（ａ）〜（ｃ）は，本発明の第１の実施の形態にかかるフラッシュメモリセルのゲート部の工程断面図である。
【図２】（ｄ）〜（ｆ）は，本発明の第１の実施の形態にかかるフラッシュメモリセルゲート部の，図１の（ｃ）の続きの工程断面図である。
【図３】（ａ）〜（ｃ）は，本発明の第２の実施の形態にかかるフラッシュメモリセルのゲート部の工程断面図である。
【図４】（ａ）〜（ｄ）は，本発明の第３の実施の形態にかかるフラッシュメモリセルのゲート部の工程断面図である。
【図５】（ａ），（ｂ）は，本発明の第４の実施の形態にかかるフラッシュメモリセルのゲート部の工程断面図である。
【図６】従来技術によるフラッシュメモリセル部の断面図である。
【図７】（ａ）〜（ｃ）は，従来技術によるフラッシュメモリセルのゲート部の工程断面図である。
【図８】（ｄ）〜（ｇ）は，従来技術によるフラッシュメモリセルのゲート部の，図７（ｃ）の続きの工程断面図である。
【図９】（ｈ），（ｉ）は，従来技術によるフラッシュメモリセルのゲート部の，図８（ｇ）の続きの工程断面図である。
【図１０】従来技術によるフラッシュメモリセルのゲート部の工程断面図であり，図９（ｈ）で，ＮＳＧスペーサが歪んだ場合の図である。
【符号の説明】
１０ シリコン基板
１１ ゲート酸化膜
１２ ポリシリコン膜
１３ 窒化珪素膜
１４ 熱酸化膜
１５ ＮＳＧスペーサ
１６ ＮＳＧスペーサ
１７ ソース拡散領域
１８ ポリシリコンプラグ
１９ 熱酸化膜
１１５ ＮＳＧスペーサ
【発明の属する技術分野】
本発明は半導体記憶装置，特にフラッシュメモリのフローティングゲート形成に関するものである。
【０００２】
【従来の技術】
フラッシュメモリは電源を切っても記憶データを保持できる不揮発性のメモリであり，そのセル構造は多様であるが，基本的には制御ゲート（コントロールゲート）とシリコン基板との間に浮遊ゲート（フローティングゲート）を設けた二重ゲート構造から成るＭＯＳトランジスタである。
【０００３】
そのメカニズムは，フローティングゲート内に電子の存在する状態と存在しない状態とによりメモリセルに電流を流し始めるコントロールゲートの電圧が異なるため，それによって論理データの１及び０を記憶するものである。また，フローティングゲートは絶縁膜により完全に周りを囲まれて浮遊した状態であるので，フローティングゲートに電子を電気的に注入，又は放出した後に電源を切っても，フローティングゲート内の電子は漏れ出さないし，新たに入ることもなく，これが不揮発性となる所以である。
【０００４】
ここで，多様なセル構造のうち図６に示すようなものがある。シリコン基板にソースライン拡散層５７，ドレインライン拡散層７７が形成されており，ゲート酸化膜５１を介してフローティングゲート６５，コントロールゲートとなるワード線７０が形成されている。ワード線７０は，トンネル酸化膜６９，熱酸化膜５４を介してフローティングゲート６５と絶縁されている。ソースライン拡散層５７の上は，ソースライン６８が形成されている。フローティングゲート６５のワード線７０に対向する箇所は，先端が尖った形状になっている。以降，この尖った形状部を尖端部６０と呼ぶ。
【０００５】
このような構造を有するタイプのフラッシュメモリは，書き込みのときは，ソースを０Ｖにして，ドレインとワード線を高電圧にすると，電子がソースからドレインに高電界で流れ，ドレイン近傍でシリコン表面から酸化膜へのエネルギー障壁を越えることができる電子，ホットエレクトロンが発生し，これがワード線の高電圧に引かれてフローティングゲートに注入される。また，消去のときは，図５中のワード線に電圧を印加してフローティングゲートの先端の尖った部分（尖端部）に電荷を集中させ，フローティングゲートから電子を抜き取る仕組みとなっている。
【０００６】
したがって，このような構造を有するフラッシュメモリにおいては，フローティングゲートの尖端部分を高精度かつ安定に形成することが重要である。一般に良好とされる尖端部形状は，尖端部角度が４５°前後，尖端部高さが２０ｎｍ〜３０ｎｍである。
【０００７】
次に，尖端部を形成するための従来技術による製法を図７に示す。シリコン基板５０上にゲート酸化膜５１を８ｎｍ，ポリシリコン膜５２を８０ｎｍ，窒化珪素膜５３，３００ｎｍを順次生成し，フォトレジストにより窒化珪素膜５３上に，フローティングゲート，並びにソース形成予定部をパターニング形成する。これをマスクにドライエッチング装置にて窒化珪素膜５３をドライエッチングして開口し，アッシング装置にてレジストを灰化する（図７（ａ））。
【０００８】
次に開口された窒化珪素膜５３をマスクに，例えば，ダウンフロー，μ波タイプのエッチング装置にて，圧力０．５ｍＴｏｒｒ，エッチングガスＣＦ４／Ｏ２＝１００／３０ｓｃｃｍ，μ波パワー８００Ｗ，下部電極６０℃，エッチング時間１５秒で，ポリシリコン膜５２を約３０ｎｍの深さにエッチングし，テーパ角度４５°の形状にする（図７（ｂ））。
【０００９】
次にポリシリコン膜５２の表面上に，８５０℃で約６ｎｍの熱酸化膜５４を生成する（図７（ｃ））。次に全面にＬＰＣＶＤ法により約１８０ｎｍのＴＥＯＳ（テトラエトキシシラン）−ＮＳＧ（Ｎｏｎｄｏｐｅｄ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）膜を生成し，ドライエッチング装置にてＮＳＧスペーサ５５を形成する（図８（ｄ））。さらに，窒化珪素膜５３，およびＮＳＧスペーサ５５をマスクにしてポリシリコン膜５２をドライエッチング装置にてエッチングする（図８（ｅ））。
【００１０】
その後，ＬＰＣＶＤ法により全面にＴＥＯＳ−ＮＳＧ膜を約６０ｎｍ形成して，ドライエッチング装置にてＮＳＧスペーサ５６を形成し，ゲート酸化膜５１をエッチング後，イオン注入によりソース拡散領域５７を形成する（図８（ｆ））。次に，全面にポリシリコン膜を生成し，ドライエッチング装置にてエッチバックしてポリシリコンプラグ５８を形成した後，８５０℃でポリシリコンプラグ５８表面に約１０ｎｍ厚みの熱酸化膜５９を生成する（図８（ｇ））。次に，例えば，５％フッ酸液，４５秒にて，窒化珪素膜５３表面の酸化膜を除去した後，窒化珪素膜５３を例えば，１５０℃のＨ３ＰＯ４（リン酸）にて約４０００秒（オーバエッチ３０％）で除去する（図９（ｈ））。
【００１１】
次にＮＳＧスペーサ５６および熱酸化膜５９をマスクにしてポリシリコン膜５２を例えば，ＩＣＰタイプ（誘導結合プラズマタイプ）のドライエッチング装置にて，１ｓｔステップ圧力５ｍＴｏｒｒ，エッチングガスＣｌ２＝５０ｓｃｃｍ，ソースパワー２５０Ｗ，ボトムパワー１５０Ｗ，下部電極温度７５℃，エッチング時間５秒，２ｎｄステップ圧力５ｍＴｏｒｒ，エッチングガスＨＢｒ／Ｏ２＝１００／１ｓｃｃｍ，ソースパワー２００Ｗ，ボトムパワー５０Ｗ，下部電極温度７５℃，ＥＰＤ，３ｒｄステップ圧力６０ｍＴｏｒｒ，エッチングガスＨＢｒ／Ｏ２／Ｈｅ＝１００／１／１００ｓｃｃｍ，ソースパワー２５０Ｗ，ボトムパワー７０Ｗ，下部電極温度７５℃，エッチング時間１５秒でドライエッチングし，尖端部６０を形成する（図９（ｉ））。
【００１２】
【発明が解決しようとする課題】
しかしながら，上記の方法では窒化珪素膜５３をＨ３ＰＯ４により除去する時のオーバエッチングによりＮＳＧスペーサ５６が横方向に後退してしまう。その後，ポリシリコン膜５２のエッチングの際に，尖端６０部分がＮＳＧスペーサ５６に覆われず，むき出しになったままドライエッチングされるため，尖端部６０がエッチングされ，形状が悪化したり，尖端部６０の高さが低くなってしまう問題点があった。
【００１３】
また，ＮＳＧスペーサ５６の後退を防ぐためにＮＳＧスペーサ５６をアニールして，緻密な膜にしてエッチレートを低下させる方法があるが，ＮＳＧスペーサの表面ほど温度が高温となるため，スペーサの内部と表面で膜質が変わってしまい，図１０のように，Ｈ３ＰＯ４により除去する時のオーバエッチングによりＮＳＧスペーサの形が歪んでしまう問題点があった。
【００１４】
本発明は，従来の半導体記憶装置の製造方法が有する上記問題点に鑑みてなされたものであり，本発明の目的は，フラッシュメモリのフローティングゲート形成において，尖端部分が削られて形状変形したり，高さが低くなったりすることなく，尖端形状を設計通り安定して形成する新規かつ改良された半導体記憶装置の製造方法を提供することである。
【００１５】
【課題を解決するための手段】
上記課題を解決するため，本発明の第１の観点によれば，まず開口された窒化珪素膜をマスクに，ポリシリコン膜をエッチングして，後に前記フローティングゲートの尖端部となるテーパ形状部と，その上に熱酸化膜を形成する。次に，窒化珪素膜の開口部の側壁に，前記ポリシリコン膜のテーパ形状部を覆う第１のＮＳＧ膜のスペーサ（側壁スペーサ）を形成して，この第１のＮＳＧ膜のスペーサに熱処理（アニール）を加えて，緻密な膜にする。その後，第１のＮＳＧ膜のスペーサの内側に，第２のＮＳＧ膜のスペーサを形成し，従来技術と同様にポリシリコンプラグ，熱酸化膜を形成した後，窒化珪素膜のみを除去する。そして，第１のＮＳＧ膜のスペーサと第２のＮＳＧ膜のスペーサと熱酸化膜とをマスクに，ポリシリコン膜をエッチングして，前記フローティングゲートの尖端部を形成する。さらに尖端部を覆っていた第１のＮＳＧ膜のスペーサは除去する。目的形状を得るため，この一連の製造方法が提供される。
【００１６】
こうして，従来のＮＳＧスペーサの外側に，尖端部分を覆う更なるＮＳＧスペーサを形成し，かつ，アニールしたことにより，窒化珪素膜を除去する時の，Ｈ３ＰＯ４エッチングでの窒化珪素／ＮＳＧ選択比が向上し，ＮＳＧスペーサが横方向に後退することもないので，その後の尖端部を形成するポリシリコン膜のエッチングにおいて，尖端部分が確実に覆われているので，尖端が削られることなく，形状を安定して形成することができる。
【００１７】
また，本発明の第２の観点によれば，まず開口された窒化珪素膜をマスクに，ポリシリコン膜をエッチングして，後に前記フローティングゲートの尖端部となるテーパ形状部を形成し，窒化珪素膜の開口部にＮＳＧ膜の側壁スペーサ，ポリシリコンプラグ，熱酸化膜を形成し，窒化珪素膜を除去するまでは従来技術と同様である。次に，全面に絶縁膜を被着して，ＮＳＧ膜のスペーサの外側の側壁に，ポリシリコン膜のテーパ形状部を覆う絶縁膜のスペーサを形成する。こうして，絶縁膜のスペーサとＮＳＧ膜のスペーサと熱酸化膜とをマスクに，ポリシリコン膜をエッチングして，フローティングゲートの尖端部を形成した後，絶縁膜のスペーサは除去する一連の方法が提供される。この絶縁膜としては，窒化珪素膜，またはＮＳＧ膜を用いることが好ましい。
【００１８】
こうして，ＮＳＧスペーサが横方向に後退して尖端部分をむき出しにしてしまう窒化珪素膜除去工程後に，ＮＳＧスペーサの外側側壁に尖端部分を覆う絶縁膜スペーサを形成することにより，ポリシリコンエッチング時に尖端部が削られることなく，尖端形状を安定して形成することができる。
【００１９】
また，絶縁膜として用いられる窒化珪素膜，またはＮＳＧ膜のうち，ＮＳＧスペーサの場合，ポリシリコン／ＮＳＧ選択比が，ポリシリコン／窒化珪素膜選択比より高いため，ポリシリコンエッチングによる尖端形成時に，マスクとしてのＮＳＧスペーサ形状がより安定し，良好な尖端形状を得ることができる。
【００２０】
さらに，本発明の第３の観点によれば，従来同様，開口された窒化珪素膜をマスクに，ポリシリコン膜をエッチングして，後にフローティングゲートの尖端部となるテーパ形状部を形成し，窒化珪素膜の開口部側壁に熱処理を施して緻密な膜にしたＮＳＧ膜のスペーサを形成する。次に，ＮＳＧ膜のスペーサと前記窒化珪素膜との表面の熱処理によって変質した層をエッチングする。その後は従来技術通りポリシリコンプラグ，熱酸化膜を形成し，窒化珪素膜を除去してから，ＮＳＧ膜のスペーサと熱酸化膜とをマスクに，ポリシリコン膜をエッチングして，フローティングゲートの尖端部を形成する方法を用いることができる。
【００２１】
こうして，ＮＳＧスペーサと窒化珪素膜との表層の，熱処理によりＨ３ＰＯ４によるエッチレートが遅くなっている部分を除去することにより，Ｈ３ＰＯ４エッチング時に不要なオーバエッチがいらなくなり，ＮＳＧスペーサが歪んだ形状にならないので，その後の尖端部を形成するポリシリコン膜のエッチングで，尖端形状が安定する。
【００２２】
また，上記でこのＮＳＧスペーサの表層のエッチレートが遅くなっている部分を除去する時，ＮＳＧの主反応副生成物であるＣＯの発光波長の発光強度をモニタして，ＮＳＧ膜の側壁スペーサの熱処理による変質層の終了判定を行うことにより，膜質のバラツキ，エッチングレートの変動を吸収できて，ＮＳＧスペーサ形状がさらに安定し，尖端形状も良好となる。
【００２３】
【発明の実施の形態】
以下に添付図面を参照しながら，本発明にかかる半導体記憶装置の製造方法の好適な実施の形態について詳細に説明する。なお，本明細書及び図面において，実質的に同一の機能構成を有する構成要素については，同一の符号を付することにより重複説明を省略する。
【００２４】
（第１の実施の形態）
第１の実施の形態によるフラッシュメモリセルの形成方法について，図１に示す。従来技術と同様に，シリコン基板１０上にゲート酸化膜１１を８ｎｍ，ポリシリコン膜１２を８０ｎｍ，窒化珪素膜１３を３００ｎｍを順次生成し，窒化珪素膜１３上に，フローティングゲート，並びにソース形成予定部をフォトレジストにテーパターニング形成する。これをマスクにドライエッチング装置にて窒化珪素膜１３をドライエッチングし，アッシング装置にてレジストを灰化して除去する。
【００２５】
次に窒化珪素膜１３をマスクに，例えば，ドライエッチング装置の一種であるダウンフロー，μ波タイプのエッチング装置にて，圧力０．５ｍＴｏｒｒ，エッチングガスＣＦ４／Ｏ２＝１００／３０ｓｃｃｍ，μ波パワー８００Ｗ，下部電極６０℃，エッチング時間１５秒の条件で，ポリシリコン膜１２を約３０ｎｍの深さにエッチングし，テーパ角度４５°の形状にする。さらに，ポリシリコン膜１２の表面上に，８５０℃で約６ｎｍの熱酸化膜１４を生成する（図１（ａ））。
【００２６】
その後，ＬＰＣＶＤ法により全面に約２０ｎｍのＴＥＯＳ−ＮＳＧ膜を生成する。次に，例えばＲＩＥ型のドライエッチング装置で圧力１０００ｍＴｏｒｒ，ＲＦパワー＝４００Ｗ，エッチングガスＣＨＦ３／ＣＦ４／Ａｒ＝４０／９０／９００ｓｃｃｍ，下部電極温度０℃，エッチング時間１０秒によりＴＥＯＳ−ＮＳＧ膜をエッチングすると，ポリシリコン膜１２のテーパ部分がちょうど隠れる程度のＮＳＧスペーサ１１５が形成される（図１（ｂ））。
【００２７】
この後，約８５０℃のアニール処理を行い，膜をアニールする。次に，約１６０ｎｍのＮＳＧ膜をＬＰＣＶＤ法により形成し，ドライエッチング装置によりエッチングしＮＳＧスペーサ１５を形成する（図１（ｃ））。以後は，従来技術の図８（ｅ）〜（ｇ）と同様であり，ＮＳＧスペーサ１６，ソース拡散領域１７，ポリシリコンプラグ１８，熱酸化膜１９を形成する。次に，窒化珪素膜１３を例えば，１５０℃のＨ３ＰＯ４にて約４０００秒（オーバエッチ３０％）で除去する（図２（ｄ））。
【００２８】
さらに，ＮＳＧスペーサ１５，１１５，および熱酸化膜１９をマスクにしてポリシリコン膜１２を例えば，ＩＣＰタイプ（誘導結合プラズマタイプ）のドライエッチング装置にて，１ｓｔステップ圧力５ｍＴｏｒｒ，エッチングガスＣｌ２＝５０ｓｃｃｍ，ソースパワー２５０Ｗ，ボトムパワー１５０Ｗ，下部電極温度７５℃，エッチング時間５秒，２ｎｄステップ圧力５ｍＴｏｒｒ，エッチングガスＨＢｒ／Ｏ２＝１００／１ｓｃｃｍ，ソースパワー２００Ｗ，ボトムパワー５０Ｗ，下部電極温度７５℃，ＥＰＤ，３ｒｄステップ圧力６０ｍＴｏｒｒ，エッチングガスＨＢｒ／Ｏ２／Ｈｅ＝１００／１／１００ｓｃｃｍ，ソースパワー２５０Ｗ，ボトムパワー７０Ｗ，下部電極温度７５℃，エッチング時間１５秒でドライエッチングし，尖端部を形成する（図２（ｅ））。
【００２９】
エッチングを３回に分けるのは，第１のステップではポリシリコン膜表面の自然酸化膜を除去するものであり，第２のステップではポリシリコン膜を垂直にエッチングしており，さらに第３のステップで下地の段差に残ったポリシリコンを除去している。その後例えば，５％フッ酸４０秒でＮＳＧスペーサを除去すると尖端形状が得られる（図２（ｆ））。
【００３０】
こうして，ＮＳＧスペーサ１１５を形成し，かつ，アニールして焼きしめたことにより，窒化珪素膜除去時のＨ３ＰＯ４エッチングでの窒化珪素／ＮＳＧ選択比が向上してＮＳＧスペーサが横方向に後退せず尖端部を覆っているので，その後の尖端部を形成するポリシリコン膜エッチングでの尖端形状が安定する。
【００３１】
（第２の実施の形態）
図３に第２の実施の形態による，フラッシュメモリセルの形成方法について，示す。窒化珪素膜を除去するまでは，従来技術と同様であり，シリコン基板２０上にゲート酸化膜２１，ポリシリコン膜２２，窒化珪素膜を順次生成し，ポリシリコン膜２２をエッチングし，テーパ角度４５°の形状にする。ポリシリコン膜２２の表面上に，熱酸化膜２４を生成後，ＮＳＧスペーサ２５を形成し，ポリシリコン膜２２をエッチング後，ＮＳＧスペーサ２６を形成する。ゲート酸化膜２１をエッチング後，ソース拡散領域２７を形成し，ポリシリコンプラグ２８を形成した後，熱酸化膜２９を生成してから，窒化珪素膜を除去する。
【００３２】
従来技術の図６（ｈ）状態の次に，全面にＬＰＣＶＤ法により窒化珪素膜２０５を約２０ｎｍ堆積したのが図３（ａ）である。さらに，例えばＲＩＥ型のドライエッチング装置を用いて圧力１０００ｍＴｏｒｒ，ＲＦパワー＝４００Ｗ，エッチングガスＣＨＦ３／ＣＦ４／Ａｒ＝４０／９０／９００ｓｃｃｍ，下部電極温度０℃，エッチング時間１５秒で窒化珪素膜スペーサ２１５を形成する（図３（ｂ））。
【００３３】
次に窒化珪素膜スペーサ２１５，ＮＳＧスペーサ２５および熱酸化膜２９をマスクに，従来条件と同様にドライエッチングを行い，ポリシリコン膜２２をエッチングして尖端部を形成する（図３（ｃ））。その後，窒化珪素膜スペーサ２１５を例えば，１５０℃のＨ３ＰＯ４，約２４０秒にて除去する。
【００３４】
こうして，本実施の形態では，窒化珪素膜を除去後にＮＳＧスペーサ両外側側壁に窒化珪素膜スペーサを形成したことにより，尖端部分を覆うことができるので，第１の実施の形態と同様，尖端部を形成するポリシリコンエッチング時の形状を安定して形成できる。
【００３５】
（第３の実施の形態）
図４に第３の実施の形態による，フラッシュメモリセルの形成方法について，示す。従来技術の図８（ｆ）までは，従来技術と同様であり，シリコン基板３０上にゲート酸化膜３１，ポリシリコン膜３２，窒化珪素膜３３を順次生成し，ポリシリコン膜３２をエッチングし，テーパ角度４５°の形状にする。ポリシリコン膜３２の表面上に，熱酸化膜３４を生成後，ＮＳＧスペーサ３５を形成し，ポリシリコン膜３２をエッチング後，ＮＳＧスペーサ３６を形成する。ゲート酸化膜３１をエッチング後，ソース拡散領域３７を形成し，ポリシリコンプラグ３８を形成する。
【００３６】
次にポリシリコンプラグ３８上に熱酸化膜３９を３０ｎｍ被着する（図４（ａ））。次に，第２の実施の形態では，窒化珪素膜を被着していたが，第３の実施の形態では，ＴＥＯＳ−ＮＳＧ膜３０５をＬＰＣＶＤ法により２０ｎｍ生成する（図４（ｂ））。
【００３７】
その後，例えばＲＩＥ型のドライエッチング装置を用いて圧力１０００ｍＴｏｒｒ，ＲＦパワー＝４００Ｗ，エッチングガスＣＨＦ３／ＣＦ４／Ａｒ＝４０／９０／９００ｓｃｃｍ，下部電極温度０℃，エッチング時間１０秒でＴＥＯＳ−ＮＳＧ膜３０５をエッチングし，ＮＳＧスペーサ３１５を形成する（図４（ｃ））。次にＮＳＧスペーサ３１５，ＮＳＧスペーサ３５および熱酸化膜３９をマスクに従来条件と同様のドライエッチング装置，条件にてポリシリコン膜３２をエッチングする（図４（ｄ））。その後，例えば，５％フッ酸３０秒にてＮＳＧスペーサ３１５を除去して尖端部を形成する。
【００３８】
第３の実施の形態では，第２の実施の形態での窒化珪素膜スペーサの代わりに，ＮＳＧスペーサを用いたことにより，尖端部を形成するポリシリコンエッチングの際に，ＮＳＧ／ポリシリコン選択比が高くなるので，ＮＳＧスペーサがエッチングされて後退することなく，より尖端形状が安定する。
【００３９】
（第４の実施の形態）
図４に第４の実施の形態による，フラッシュメモリセルの形成方法について，示す。シリコン基板４０上にゲート酸化膜４１，ポリシリコン膜４２，窒化珪素膜４３を順次生成し，ポリシリコン膜４２をエッチングし，テーパ角度４５°の形状にする。ポリシリコン膜４２の表面上に，熱酸化膜４４を生成後，ＮＳＧ膜をＣＶＤ法により全面に被着しアニールする。その後ドライエッチングによりＮＳＧスペーサ４５を形成する。
【００４０】
上記の従来技術の図８（ｄ）において窒化珪素膜４３を３２０ｎｍ，ＮＳＧスペーサ４５の膜厚を０．２０μｍとした状態（図５（ａ））で，例えば等方的ケミカルエッチャ−にて選択比ＮＳＧ／窒化珪素＝１，ＮＳＧ／ポリシリコン＝２となる条件，例えば圧力２０Ｔｏｒｒ，ＲＦパワー＝７００Ｗ，エッチングガスＣ２Ｆ６／Ｏ２＝１００／９０００ｓｃｃｍ，電極温度＝２５０℃，エッチング時間３０秒にてＮＳＧスペーサ４５の表層を２０ｎｍエッチングする（図５（ｂ））。その後は，第２，第３の実施の形態と同様である。
【００４１】
こうして，ＮＳＧスペーサ４５の表層の，熱によりアニールされ，Ｈ３ＰＯ４によるエッチレートが遅くなっている変質層部分をドライエッチにより除去したことにより，Ｈ３ＰＯ４エッチング後のオーバエッチでＮＳＧスペーサが歪んだ形状にならず，尖端部を覆っているので，その後のポリシリコン膜のエッチング時に尖端形状が安定して形成される。
【００４２】
（第５の実施の形態）
第４の実施の形態での等方的ケミカルエッチャーでのエッチングにおいて，ＮＳＧの主反応副生成物であるＣＯの発光波長，例えば４４０ｎｍの波長の発光強度をモニターし，ＮＳＧスペーサ表面のエッチングレートが遅い部分のエッチングが終了した時点で終点を判定する。
【００４３】
こうして，発光波形により終点判定をしたことにより，膜質のバラツキ，エッチングレートの変動を吸収できるので，窒化珪素膜をＨ３ＰＯ４にてエッチングする際のオーバエッチを最低限にとどめることができ，尖端部を覆うＮＳＧスペーサ形状が良好になるので，尖端形状をより安定して形成することができる。
【００４４】
以上，添付図面を参照しながら本発明にかかる半導体素子の製造方法の好適な実施形態について説明したが，本発明はかかる例に限定されない。当業者であれば，特許請求の範囲に記載された技術的思想の範疇内において各種の変更例または修正例に想到し得ることは明らかであり，それらについても当然に本発明の技術的範囲に属するものと了解される。
【００４５】
【発明の効果】
以上説明したように本発明によれば，フラッシュメモリにおいて，消去時にコントロールゲートに電圧を印加してフローティングゲートの先端の尖った部分に電荷を集中させ，フローティングゲートから電子を抜き取るタイプのフローティングゲート形成に関し，フローティングゲート周囲のポリシリコン膜をドライエッチングにより除去する際に，尖端部分をＮＳＧスペーサや，窒化珪素膜スペーサで覆い，エッチングされないようにしたことにより，尖端形状を設計通り高精度に，安定して形成することができる。また，これにより，フラッシュメモリの消去動作が安定して，デバイスの信頼性を向上することができる。
【図面の簡単な説明】
【図１】（ａ）〜（ｃ）は，本発明の第１の実施の形態にかかるフラッシュメモリセルのゲート部の工程断面図である。
【図２】（ｄ）〜（ｆ）は，本発明の第１の実施の形態にかかるフラッシュメモリセルゲート部の，図１の（ｃ）の続きの工程断面図である。
【図３】（ａ）〜（ｃ）は，本発明の第２の実施の形態にかかるフラッシュメモリセルのゲート部の工程断面図である。
【図４】（ａ）〜（ｄ）は，本発明の第３の実施の形態にかかるフラッシュメモリセルのゲート部の工程断面図である。
【図５】（ａ），（ｂ）は，本発明の第４の実施の形態にかかるフラッシュメモリセルのゲート部の工程断面図である。
【図６】従来技術によるフラッシュメモリセル部の断面図である。
【図７】（ａ）〜（ｃ）は，従来技術によるフラッシュメモリセルのゲート部の工程断面図である。
【図８】（ｄ）〜（ｇ）は，従来技術によるフラッシュメモリセルのゲート部の，図７（ｃ）の続きの工程断面図である。
【図９】（ｈ），（ｉ）は，従来技術によるフラッシュメモリセルのゲート部の，図８（ｇ）の続きの工程断面図である。
【図１０】従来技術によるフラッシュメモリセルのゲート部の工程断面図であり，図９（ｈ）で，ＮＳＧスペーサが歪んだ場合の図である。
【符号の説明】
１０ シリコン基板
１１ ゲート酸化膜
１２ ポリシリコン膜
１３ 窒化珪素膜
１４ 熱酸化膜
１５ ＮＳＧスペーサ
１６ ＮＳＧスペーサ
１７ ソース拡散領域
１８ ポリシリコンプラグ
１９ 熱酸化膜
１１５ ＮＳＧスペーサ
Claims (6)
- フローティングゲートを有する半導体記憶装置の製造方法において；
開口された窒化珪素膜をマスクに，ポリシリコン膜をエッチングして，後に前記フローティングゲートとなるテーパ形状部を形成する第１工程と，
前記窒化珪素膜の開口部の前記ポリシリコン膜上に，第１の熱酸化膜を形成する第２工程と，
前記窒化珪素膜の開口部の側壁に，前記ポリシリコン膜のテーパ形状部を覆う第１のＮＳＧ膜のスペーサを形成する第３工程と，
前記第１のＮＳＧ膜のスペーサに熱処理を加えて，緻密な膜にする第４工程と，
前記第１のＮＳＧ膜のスペーサの内側に，第２のＮＳＧ膜のスペーサを形成する第５工程と，
前記窒化珪素膜の開口部を埋めるようにポリシリコンプラグを形成した後，前記ポリシリコンプラグ上に第２の熱酸化膜を形成する第６工程と，
前記窒化珪素膜のみを除去する第７工程と，
前記第１のＮＳＧ膜のスペーサと前記第２のＮＳＧ膜のスペーサと前記第２の熱酸化膜とをマスクに，前記ポリシリコン膜をエッチングする第８工程と，
前記第１のＮＳＧ膜のスペーサを除去する第９工程と，
を含むことを特徴とする，半導体記憶装置の製造方法。 - フローティングゲートを有する半導体記憶装置の製造方法において；
開口された窒化珪素膜をマスクに，前記窒化珪素膜下のポリシリコン膜をエッチングして，後に前記フローティングゲートとなるテーパ形状部を形成する第１工程と，
前記窒化珪素膜の開口部の前記ポリシリコン膜上に，第１の熱酸化膜を形成する第２工程と，
前記窒化珪素膜の開口部側壁にＮＳＧ膜のスペーサを形成した後，前記窒化珪素膜の開口部を埋めるようにポリシリコンプラグを形成し，前記ポリシリコンプラグ上に第２の熱酸化膜を形成する第３工程と，
前記窒化珪素膜を除去した後，全面に絶縁膜を被着する第４工程と，
前記ＮＳＧ膜のスペーサの外側の側壁に，前記ポリシリコン膜のテーパ形状部を覆う前記絶縁膜のスペーサを形成する第５工程と，
前記絶縁膜のスペーサと前記ＮＳＧ膜のスペーサと前記第２の熱酸化膜とをマスクに，前記ポリシリコン膜をエッチングする第６工程と，
前記絶縁膜のスペーサを除去する第７工程と，
を含むことを特徴とする，半導体記憶装置の製造方法。 - 前記第１工程において，絶縁膜は窒化珪素膜であることを特徴とする，請求項２に記載の半導体記憶装置の製造方法。
- 前記第１工程において，絶縁膜はＮＳＧ膜であることを特徴とする，請求項２に記載の半導体記憶装置の製造方法。
- フローティングゲートを有する半導体記憶装置の製造方法において；
開口された窒化珪素膜をマスクに，前記窒化珪素膜下のポリシリコン膜をエッチングして，後に前記フローティングゲートとなるテーパ形状部を形成する第１工程と，
前記窒化珪素膜の開口部の前記ポリシリコン膜上に，第１の熱酸化膜を形成する第２工程と，
前記窒化珪素膜の開口部側壁に，前記ポリシリコン膜のテーパ形状部を覆う，熱処理を施して緻密な膜にしたＮＳＧ膜のスペーサを形成する第３工程と，
前記ＮＳＧ膜のスペーサと前記窒化珪素膜との表面の変質層をエッチングする第４工程と，
前記窒化珪素膜の開口部を埋めるようにポリシリコンプラグを形成し，前記ポリシリコンプラグ上に第２の熱酸化膜を形成する第５工程と，
前記窒化珪素膜を除去する第６工程と，
前記ＮＳＧ膜のスペーサと前記第２の熱酸化膜とをマスクに，前記ポリシリコン膜をエッチングする第７工程と，
を含むことを特徴とする，半導体記憶装置の製造方法。 - 前記工程にて，エッチング時の前記ＮＳＧ膜の発光強度をモニタして，前記ＮＳＧ膜の側壁スペーサの熱処理による変質層の終了判定を行うことを特徴とする，請求項５に記載の半導体記憶装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002182040A JP3481934B1 (ja) | 2002-06-21 | 2002-06-21 | 半導体記憶装置の製造方法 |
| US10/284,107 US6727144B2 (en) | 2002-06-21 | 2002-10-31 | Manufacturing method for semiconductor storage device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002182040A JP3481934B1 (ja) | 2002-06-21 | 2002-06-21 | 半導体記憶装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP3481934B1 JP3481934B1 (ja) | 2003-12-22 |
| JP2004200181A true JP2004200181A (ja) | 2004-07-15 |
Family
ID=29728308
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002182040A Expired - Fee Related JP3481934B1 (ja) | 2002-06-21 | 2002-06-21 | 半導体記憶装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6727144B2 (ja) |
| JP (1) | JP3481934B1 (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005268804A (ja) * | 2004-03-18 | 2005-09-29 | Samsung Electronics Co Ltd | スプリットゲート型の不揮発性の半導体メモリ素子及びその製造方法 |
| US7211486B2 (en) | 2004-07-06 | 2007-05-01 | Sanyo Electric Co., Ltd. | Method of manufacturing a semiconductor device |
| US7582930B2 (en) | 2002-12-27 | 2009-09-01 | Nec Electronics Corporation | Non-volatile memory and method for manufacturing non-volatile memory |
| JP2011040626A (ja) * | 2009-08-13 | 2011-02-24 | Renesas Electronics Corp | 半導体記憶装置及び半導体記憶装置の製造方法 |
| US8377774B2 (en) | 2006-03-24 | 2013-02-19 | Renesas Electronics Corporation | Split gate type non-volatile semiconductor memory device and method of manufacturing the same |
| US8617951B2 (en) | 2007-03-30 | 2013-12-31 | Renesas Electronics Corporation | Method of manufacturing a semiconductor memory device having a floating gate |
| US9653304B2 (en) | 2014-11-14 | 2017-05-16 | Lapis Semiconductor Co., Ltd. | Semiconductor device and method of manufacturing semiconductor device |
| JP7118616B2 (ja) | 2017-10-12 | 2022-08-16 | ラピスセミコンダクタ株式会社 | 半導体装置及び半導体装置の製造方法 |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3983094B2 (ja) * | 2002-04-25 | 2007-09-26 | Ｎｅｃエレクトロニクス株式会社 | 不揮発性半導体記憶装置の製造方法 |
| US20050082601A1 (en) * | 2003-10-20 | 2005-04-21 | Wen-Ting Chu | Split gate field effect transistor with a self-aligned control gate |
| TWI233666B (en) * | 2004-04-13 | 2005-06-01 | Powerchip Semiconductor Corp | Method of manufacturing non-volatile memory cell |
| US7518179B2 (en) * | 2004-10-08 | 2009-04-14 | Freescale Semiconductor, Inc. | Virtual ground memory array and method therefor |
| US7064030B2 (en) * | 2004-10-08 | 2006-06-20 | Freescale Semiconductor, Inc. | Method for forming a multi-bit non-volatile memory device |
| US7151314B2 (en) * | 2004-11-17 | 2006-12-19 | Oki Electric Industry Co., Ltd. | Semiconductor device with superimposed poly-silicon plugs |
| KR100640533B1 (ko) * | 2005-10-04 | 2006-11-01 | 동부일렉트로닉스 주식회사 | 스플리트 게이트형 비휘발성 기억 장치 및 그 제조방법 |
| KR100965030B1 (ko) * | 2007-10-10 | 2010-06-21 | 주식회사 하이닉스반도체 | 반도체 소자 및 반도체 소자의 콘택 플러그 형성 방법 |
| US9378960B2 (en) * | 2011-04-21 | 2016-06-28 | Wafertech, Llc | Method and structure for improved floating gate oxide integrity in floating gate semiconductor devices |
| JP2017045835A (ja) | 2015-08-26 | 2017-03-02 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法および半導体装置 |
| JP6649216B2 (ja) * | 2016-09-16 | 2020-02-19 | 株式会社東芝 | 半導体装置およびその製造方法 |
| CN108538843A (zh) * | 2018-04-09 | 2018-09-14 | 上海华虹宏力半导体制造有限公司 | 闪存单元及半导体结构的制备方法 |
| CN110858566A (zh) * | 2018-08-22 | 2020-03-03 | 无锡华润上华科技有限公司 | 半导体器件的制造方法 |
| CN112908859B (zh) * | 2021-03-24 | 2024-04-19 | 上海华虹宏力半导体制造有限公司 | 闪存存储器的制造方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5029130A (en) * | 1990-01-22 | 1991-07-02 | Silicon Storage Technology, Inc. | Single transistor non-valatile electrically alterable semiconductor memory device |
| US5414286A (en) * | 1992-03-19 | 1995-05-09 | Sharp Kabushiki Kaisha | Nonvolatile memory, method of fabricating the same, and method of reading information from the same |
| US6369420B1 (en) | 1998-07-02 | 2002-04-09 | Silicon Storage Technology, Inc. | Method of self-aligning a floating gate to a control gate and to an isolation in an electrically erasable and programmable memory cell, and a cell made thereby |
| US6284596B1 (en) * | 1998-12-17 | 2001-09-04 | Taiwan Semiconductor Manufacturing Company | Method of forming split-gate flash cell for salicide and self-align contact |
| JP2000216273A (ja) | 1999-01-25 | 2000-08-04 | Sanyo Electric Co Ltd | 不揮発性半導体記憶装置とその製造方法 |
| US6329685B1 (en) | 1999-09-22 | 2001-12-11 | Silicon Storage Technology, Inc. | Self aligned method of forming a semiconductor memory array of floating gate memory cells and a memory array made thereby |
| US6563167B2 (en) * | 2001-01-05 | 2003-05-13 | Silicon Storage Technology, Inc. | Semiconductor memory array of floating gate memory cells with floating gates having multiple sharp edges |
| US6621115B2 (en) * | 2001-11-06 | 2003-09-16 | Integrated Memory Technologies, Inc. | Scalable flash EEPROM memory cell with floating gate spacer wrapped by control gate |
-
2002
- 2002-06-21 JP JP2002182040A patent/JP3481934B1/ja not_active Expired - Fee Related
- 2002-10-31 US US10/284,107 patent/US6727144B2/en not_active Expired - Fee Related
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7582930B2 (en) | 2002-12-27 | 2009-09-01 | Nec Electronics Corporation | Non-volatile memory and method for manufacturing non-volatile memory |
| JP2005268804A (ja) * | 2004-03-18 | 2005-09-29 | Samsung Electronics Co Ltd | スプリットゲート型の不揮発性の半導体メモリ素子及びその製造方法 |
| US7211486B2 (en) | 2004-07-06 | 2007-05-01 | Sanyo Electric Co., Ltd. | Method of manufacturing a semiconductor device |
| US8377774B2 (en) | 2006-03-24 | 2013-02-19 | Renesas Electronics Corporation | Split gate type non-volatile semiconductor memory device and method of manufacturing the same |
| US8617951B2 (en) | 2007-03-30 | 2013-12-31 | Renesas Electronics Corporation | Method of manufacturing a semiconductor memory device having a floating gate |
| JP2011040626A (ja) * | 2009-08-13 | 2011-02-24 | Renesas Electronics Corp | 半導体記憶装置及び半導体記憶装置の製造方法 |
| US9653304B2 (en) | 2014-11-14 | 2017-05-16 | Lapis Semiconductor Co., Ltd. | Semiconductor device and method of manufacturing semiconductor device |
| JP7118616B2 (ja) | 2017-10-12 | 2022-08-16 | ラピスセミコンダクタ株式会社 | 半導体装置及び半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6727144B2 (en) | 2004-04-27 |
| US20030235951A1 (en) | 2003-12-25 |
| JP3481934B1 (ja) | 2003-12-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3481934B1 (ja) | 半導体記憶装置の製造方法 | |
| US6882003B2 (en) | Method and apparatus for a flash memory device comprising a source local interconnect | |
| TW200535990A (en) | Forming method of self-aligned contact for semiconductor device | |
| US5970371A (en) | Method of forming sharp beak of poly to improve erase speed in split-gate flash EEPROM | |
| JP2006190947A (ja) | リセスゲート及びそれを備えた半導体装置の製造方法 | |
| JP2002016156A (ja) | 不揮発性メモリの製造方法 | |
| JP4221420B2 (ja) | 半導体装置の製造方法 | |
| JP2004104125A (ja) | 不揮発性メモリ装置の製造方法 | |
| JP4834304B2 (ja) | 半導体素子の製造方法 | |
| JP3780362B2 (ja) | 半導体素子の製造方法 | |
| US6921695B2 (en) | Etching method for forming a square cornered polysilicon wordline electrode | |
| KR20080034714A (ko) | 비휘발성 메모리소자 및 제조방법 | |
| US7586145B2 (en) | EEPROM flash memory device with jagged edge floating gate | |
| US20080102617A1 (en) | Method of Fabricating Flash Memory Device | |
| US20070202646A1 (en) | Method for forming a flash memory floating gate | |
| JP2005183916A (ja) | フラッシュ素子の製造方法 | |
| KR100673195B1 (ko) | 플래쉬 메모리 소자의 게이트 패턴 형성방법 | |
| JP2002270705A (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
| KR20040058989A (ko) | 플래시 메모리 소자의 제조 방법 | |
| JP2001057382A (ja) | 半導体装置の製造方法 | |
| KR100665900B1 (ko) | 리세스게이트를 구비한 반도체 소자의 제조 방법 | |
| KR20070113861A (ko) | 플래쉬 메모리 소자의 소자분리막 제조 방법 | |
| JP2003031651A (ja) | 半導体装置の製造方法 | |
| KR100384794B1 (ko) | 플래쉬 메모리 셀 및 그 제조방법 | |
| TW434820B (en) | Method for producing self-aligned contact hole |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030930 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081010 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081010 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091010 Year of fee payment: 6 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091010 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091010 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101010 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101010 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111010 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111010 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121010 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121010 Year of fee payment: 9 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121010 Year of fee payment: 9 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121010 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131010 Year of fee payment: 10 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |