JP2005268804A - スプリットゲート型の不揮発性の半導体メモリ素子及びその製造方法 - Google Patents

スプリットゲート型の不揮発性の半導体メモリ素子及びその製造方法 Download PDF

Info

Publication number
JP2005268804A
JP2005268804A JP2005077986A JP2005077986A JP2005268804A JP 2005268804 A JP2005268804 A JP 2005268804A JP 2005077986 A JP2005077986 A JP 2005077986A JP 2005077986 A JP2005077986 A JP 2005077986A JP 2005268804 A JP2005268804 A JP 2005268804A
Authority
JP
Japan
Prior art keywords
gate
layer
insulating layer
forming
conductive layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005077986A
Other languages
English (en)
Other versions
JP4837299B2 (ja
Inventor
Hee-Seog Jeon
喜錫 田
Seung-Beom Yoon
勝範 尹
Ryutai Kin
龍泰 金
Yong-Suk Choi
容碩 崔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2005268804A publication Critical patent/JP2005268804A/ja
Application granted granted Critical
Publication of JP4837299B2 publication Critical patent/JP4837299B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

【課題】 スプリットゲート型の不揮発性の半導体メモリ素子及びその製造方法を提供する。
【解決手段】 半導体基板上にゲート絶縁層とフローティングゲート用導電層を形成し、マスク層パターンを形成し、その両側壁上に第１犠牲スペーサを形成し、フローティングゲート用導電層上にゲート間絶縁層を形成し、第１犠牲スペーサを除去し、マスク層パターンとゲート間絶縁層をマスクとしてフローティングゲート用導電層をエッチングし、露出された部分上にトンネリング絶縁層を形成し、半導体基板の全体表面にコントロールゲート用導電層を形成し、その上に第２犠牲スペーサを形成し、それをマスクとしてコントロールゲート用導電層をエッチングしてコントロールゲートを形成し、残留するマスク層パターン及びゲート間絶縁層、及び露出したフローティングゲート用導電層をエッチングし、フローティングゲートを形成する。
【選択図】 図１Ａ

Description

本発明は、スプリットゲート型の不揮発性の半導体メモリ素子及びその製造方法に係り、特に、コントロールゲートの誤整列を克服できるように、自己整列方式に形成するスプリットゲート型の不揮発性の半導体メモリ素子及びその製造方法に関する。
不揮発性の半導体メモリ素子は、電気的にデータの消去と保存とが可能であり、電源が供給されなくてもデータの保存が可能であるので、移動通信システム、メモリカードなどを含む多様な分野でその応用が増加する趨勢にある。このような不揮発性メモリのうち、フラッシュメモリは、セル単位のプログラムが可能であり、ブロックまたはセクタ単位の消去が可能なメモリ素子であって、電荷保存の方式によって窒化物を使用するＭＮＯＳ（Ｍｅｔａｌ−Ｎｉｔｒｉｄｅ−Ｏｘｉｄｅ−Ｓｉｌｉｃｏｎ）メモリと、フローティングゲートを使用するフローティングゲートメモリとに区別される。典型的に、フローティングゲート型の不揮発性の半導体メモリは、スタックゲート型、スプリットゲート型またはそれらの組み合わせに区分できる。
従来の一般的なスプリットゲート型の不揮発性の半導体メモリ素子は、半導体基板の活性領域に不純物イオンが注入されたソース領域が形成され、このソース領域を共有しつつその両側の隣接した半導体基板上に、ゲート絶縁層を介在して一対のフローティングゲートが配置されている。フローティングゲートの上部面には、後述するコントロールゲートとの間に厚いゲート間の絶縁層が形成されており、フローティングゲートのソース領域の反対側の側壁には、トンネリング絶縁層が形成されている。コントロールゲートは、フローティングゲートと一部オーバーラップされるように、ゲート間の絶縁層上に延びており、フローティングゲート側壁からゲート絶縁層が形成された半導体基板上に一定した長さだけ延びている。コントロールゲートの側壁の下方の半導体基板内には、ドレイン領域が配置されている。
前述したスプリットゲート型のメモリ素子は、例えば次のような方法で製造できる。まず、半導体基板の全面にゲート絶縁層、フローティングゲート形成のための第１ポリシリコン層、及び窒化物層を順次に形成した後、フォトリソグラフィ工程を利用して、フローティングゲートが形成される部分の第１ポリシリコン層を露出させる窒化物パターンを形成する。次いで、露出された第１ポリシリコン層を熱酸化させてゲート間の絶縁層を形成し、窒化物パターンを除去した後、ゲート間の絶縁層をエッチングマスクとして酸化されていない第１ポリシリコン層をエッチングしてフローティングゲートを形成する。
次いで、ゲート間の絶縁層が形成された半導体基板の全面にＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）などの方法を利用して、トンネリング絶縁層のための絶縁層及びコントロールゲートを形成するための第２ポリシリコン層を形成した後、フォトリソグラフィ工程を利用して第２ポリシリコン層及び絶縁層をパターニングして、コントロールゲート及びトンネリング絶縁層を形成する。次いで、フローティングゲートの間の半導体基板に、不純物イオンを注入してソース領域を形成し、コントロールゲートの外側の半導体基板に、不純物を注入してドレイン領域を形成した後、ソースライン及びビットラインを形成してスプリットゲート型の不揮発性の半導体メモリ素子を完成する。従来の一般的なスプリットゲート型の不揮発性の半導体メモリ素子の構造及び動作の一例が、特許文献１に開示されている。
しかし、従来のスプリットゲート型の不揮発性の半導体メモリ素子の製造方法では、コントロールゲートを形成するためにフォトリソグラフィが利用される。しかし、フォトリソグラフィ工程では、相当なオーバーラップ変動を招く誤整列が発生しうる。誤整列が発生すれば、メモリセルの間にコントロールゲートの下部の有効チャンネル長の差が誘発され、鏡面対称である隣接した２セル、奇数セルと偶数セルとの特性差が発生する。コントロールゲートの有効チャンネル長において、このような変動は、メモリセルのしきい電圧の変動を招く。奇数セルと偶数セルのしきい電圧の変動は、セル間のオン電流の特性差を誘発してセルの均一性を減少させる。
したがって、コントロールゲートの形成のためのフォトリソグラフィ工程で発生する誤整列の問題を克服できる技術が切実に要求されている。
米国特許第６，６４６，９２３号明細書
本発明の目的は、前記従来技術の問題点を解決するために、フローティングゲート及びコントロールゲートを自己整列方式で形成することによって、隣接したメモリセルの間の有効チャンネル長を同一にして、奇数セルと偶数セルとの間のオンセル特性の差を克服できるスプリットゲート型の不揮発性の半導体メモリ素子、及びその製造方法を提供するところにある。
本発明の他の目的は、フローティングゲートとコントロールゲートとのオーバーラップ程度を柔軟に制御できるスプリットゲート型の不揮発性の半導体メモリ素子、及びその製造方法を提供するところにある。
前記本発明の目的を達成するための本発明の第１形態によるスプリットゲート型の不揮発性の半導体メモリ素子の製造方法は、半導体基板上にゲート絶縁層とフローティングゲート用の導電層とを形成する段階と、前記フローティングゲート用の導電層上に、第１方向に延びる第１開口部を限定するマスク層パターンを形成する段階と、前記マスク層パターンの対応する両側壁上に所定の幅を有する第１犠牲スペーサを形成する段階と、前記対応する第１犠牲スペーサの間の露出された前記フローティングゲート用の導電層上にゲート間の絶縁層を形成する段階と、前記第１犠牲スペーサを除去する段階と、前記マスク層パターンと前記ゲート間の絶縁層とをエッチングマスクとして、前記ゲート絶縁層が露出されるまで、前記フローティングゲート用の導電層をエッチングする段階と、前記フローティングゲート用の導電層の露出された部分上にトンネリング絶縁層を形成する段階と、前記トンネリング絶縁層及び前記ゲート間の絶縁層が形成された前記半導体基板の全体表面上に、コントロールゲート用の導電層を形成する段階と、前記第１開口部内の前記マスク層パターンの両側壁上に形成された前記コントロールゲート用の導電層上に、所定の幅を有する第２犠牲スペーサを形成する段階と、前記第２犠牲スペーサをエッチングマスクとして、前記マスク層パターンと前記ゲート間の絶縁層の表面が露出されるように、露出された前記コントロールゲート用の導電層をエッチングして、前記第１開口部内で互いに分離されたコントロールゲートを形成する段階と、前記第２犠牲スペーサ及び分離されたコントロールゲートをエッチングマスクとして、前記フローティングゲート用の導電層が露出されるまで、残留する前記マスク層パターン及び前記ゲート間の絶縁層をエッチングする段階と、前記第２犠牲スペーサ、コントロールゲート及びゲート間の絶縁層をエッチングマスクとして、前記露出されたフローティングゲート用の導電層をエッチングして、前記第１開口部内で互いに分離されたフローティングゲートを形成する段階と、を含む。
前記本発明の目的を達成するための本発明の第２形態によるスプリットゲート型の不揮発性の半導体メモリ素子の製造方法は、半導体基板上にゲート絶縁層とフローティングゲート用の導電層とを形成する段階と、前記フローティングゲート用の導電層上に、第１方向に延びる第１開口部を限定するマスク層パターンを形成する段階と、前記マスク層パターンの対応する両側壁上に所定の幅を有する第１犠牲スペーサを形成する段階と、前記対応する第１犠牲スペーサの間の露出された前記フローティングゲート用の導電層上にゲート間の絶縁層を形成する段階と、前記第１犠牲スペーサを除去する段階と、前記マスク層パターンと前記ゲート間の絶縁層とをエッチングマスクとして、前記ゲート絶縁層が露出されるまで、前記フローティングゲート用の導電層をエッチングする段階と、前記フローティングゲート用の導電層の露出された部分上にトンネリング絶縁層を形成する段階と、前記トンネリング絶縁層及び前記ゲート間の絶縁層が形成された前記半導体基板の全体表面上に、コントロールゲート用の導電層を形成する段階と、前記第１開口部内の前記マスク層パターンの両側壁上に形成された前記コントロールゲート用の導電層上に、第１幅を有する第２犠牲スペーサを形成する段階と、前記第２犠牲スペーサをエッチングマスクとして、前記マスク層パターンと前記ゲート間の絶縁層の表面が露出されるように、前記コントロールゲート用の導電層をエッチングして、前記第１開口部内で互いに分離されたコントロールゲートを形成する段階と、前記第１開口部内の前記マスク層パターンの両側壁上に形成された前記コントロールゲート上に、前記第１幅より大きい幅を有する第３犠牲スペーサを形成する段階と、前記第３犠牲スペーサをエッチングマスクとして、前記フローティングゲート用の導電層が露出されるまで、残留する前記マスク層パターン及び前記ゲート間の絶縁層をエッチングする段階と、前記第３犠牲スペーサ、コントロールゲート及びゲート間の絶縁層をエッチングマスクとして、前記露出されたフローティングゲート用の導電層をエッチングして、前記第１開口部内で互いに分離されたフローティングゲートを形成する段階と、を含む。
前記本発明の第１及び第２形態において、前記マスク層パターンを形成する段階以前に、前記第１方向と直交する第２方向に沿って、前記フローティングゲート用の導電層の少なくとも一部を切断する段階をさらに含みうる。
また、前記マスク層パターンは、第１マスク層及び第２マスク層からなる。または、第１マスク層及び前記ゲート間の絶縁層は、酸化物層であり、前記第２マスク層及び前記第１犠牲スペーサは、窒化物層で形成できる。
トンネリング絶縁層は、熱成長された酸化物層を含みうる。または、前記熱成長された酸化物層上に化学気相蒸着された酸化物層をさらに含みうる。
前記本発明の目的を達成するための本発明の第３形態によるスプリットゲート型の不揮発性の半導体メモリ素子の製造方法は、半導体基板の表面領域に素子分離領域アレイを形成する段階と、前記半導体基板の全体表面上に、ゲート絶縁層とフローティングゲート用の導電層とを形成する段階と、隣接するセルの間のフローティングゲートがワードライン方向に対して互いに分離されうるように、前記フローティングゲート用の導電層の一部を切断する段階と、前記フローティングゲート用の導電層上に、ワードライン方向に延びる複数個の第１開口部を限定するマスク層パターンを形成する段階と、前記マスク層パターンの前記各第１開口部内の対応する両側壁から同一な幅を有する第１犠牲スペーサ対を形成する段階と、前記対応する第１犠牲スペーサ対の間の露出された前記フローティングゲート用の導電層上に、ゲート間の絶縁層を形成する段階と、前記第１犠牲スペーサ対を除去する段階と、前記マスク層パターンと前記ゲート間の絶縁層とをエッチングマスクとして、前記ゲート絶縁層が露出されるまで、前記フローティングゲート用の導電層をエッチングする段階と、前記フローティングゲート用の導電層の露出された部分上にトンネリング絶縁層を形成する段階と、前記トンネリング絶縁層及び前記ゲート間の絶縁層が形成された前記半導体基板の全体表面上に、コントロールゲート用の導電層を形成する段階と、前記各第１開口部内の前記マスク層パターンの両側壁上に形成された前記コントロールゲート用の導電層上に、同一な幅を有する第２犠牲スペーサ対を形成する段階と、前記第２犠牲スペーサ対をエッチングマスクとして、前記マスク層パターンと前記ゲート間の絶縁層の表面が露出されるように、露出された前記コントロールゲート用の導電層をエッチングして、前記各第１開口部内で互いに分離されたコントロールゲート対を形成する段階と、前記第２犠牲スペーサ対及び分離されたコントロールゲート対をエッチングマスクとして、前記フローティングゲート用の導電層が露出されるまで、残留する前記マスク層パターン及び前記ゲート間の絶縁層をエッチングする段階と、前記第２犠牲スペーサ対、コントロールゲート対及びゲート間の絶縁層をエッチングマスクとして、前記露出されたフローティングゲート用の導電層をエッチングして、前記各第１開口部内で互いに分離されたフローティングゲート対を形成する段階と、を含む。
前記本発明の目的を達成するための本発明の第４形態によるスプリットゲート型の不揮発性の半導体メモリ素子の製造方法は、半導体基板の表面領域に素子分離領域アレイを形成する段階と、前記半導体基板の全体表面上にゲート絶縁層とフローティングゲート用の導電層とを形成する段階と、隣接するセルの間のフローティングゲートがワードライン方向に対して互いに分離されうるように、前記フローティングゲート用の導電層の一部を切断する段階と、前記フローティングゲート用の導電層上に、ワードライン方向に延びる複数個の第１開口部を限定するマスク層パターンを形成する段階と、前記マスク層パターンの前記各第１開口部内の対応する両側壁から同一な幅を有する第１犠牲スペーサ対を形成する段階と、前記対応する第１犠牲スペーサ対の間の露出された前記フローティングゲート用の導電層上に、ゲート間の絶縁層を形成する段階と、前記第１犠牲スペーサ対を除去する段階と、前記マスク層パターンと前記ゲート間の絶縁層とをエッチングマスクとして、前記ゲート絶縁層が露出されるまで、前記フローティングゲート用の導電層をエッチングする段階と、前記フローティングゲート用の導電層の露出された部分上にトンネリング絶縁層を形成する段階と、前記トンネリング絶縁層及び前記ゲート間の絶縁層が形成された前記半導体基板の全体表面上に、コントロールゲート用の導電層を形成する段階と、前記各第１開口部内の前記マスク層パターンの両側壁上に形成された前記コントロールゲート用の導電層上に、同一な第１幅を有する第２犠牲スペーサ対を形成する段階と、前記第２犠牲スペーサ対をエッチングマスクとして、前記マスク層パターンと前記ゲート間の絶縁層の表面が露出されるように、露出された前記コントロールゲート用の導電層をエッチングして、前記各第１開口部内で互いに分離されたコントロールゲート対を形成する段階と、前記第１開口部内の前記マスク層パターンの両側壁上に形成された前記コントロールゲート上に、前記第１幅より大きい幅を有する第３犠牲スペーサ対を形成する段階と、前記第３犠牲スペーサ対をエッチングマスクとして、前記フローティングゲート用の導電層が露出されるまで、残留する前記マスク層パターン及び前記ゲート間の絶縁層をエッチングする段階と、前記第３犠牲スペーサ対、コントロールゲート対及びゲート間の絶縁層をエッチングマスクとして、前記露出されたフローティングゲート用の導電層をエッチングして、前記各第１開口部内で互いに分離されたフローティングゲート対を形成する段階と、を含む。
前記本発明の第３及び第４形態において、前記マスク層パターンを形成する段階以前に、前記フローティングゲート用の導電層の一部を切断する段階では、切断部分がビットライン方向に沿ってストライプ状または島状に切断されうる。
前記本発明の目的を達成するための本発明の第５形態によるスプリットゲート型の不揮発性の半導体メモリ素子は、ワードライン方向に沿って複数個のソース領域が形成された半導体基板と、前記半導体基板上にゲート絶縁層を介在して形成されており、隣接したメモリセルと前記ソース領域を共有しつつ互いに向き合っている複数個のフローティングゲート対と、前記フローティングゲート対の各上部の表面上に形成されたゲート間の絶縁層と、前記各フローティングゲートの向き合う反対側の側壁に沿って形成されたトンネリング絶縁層と、前記トンネリング絶縁層の表面と接触しつつ、前記フローティングゲートの側壁から所定距離だけ離れた位置で垂直方向に延びた突出部形態を有し、前記突出部と前記フローティングゲートの側壁及び上部面との間には、前記フローティングゲートを取り囲むカバー部形態に延びた複数個のコントロールゲート対と、を含む。
前記コントロールゲートは、前記フローティングゲートを完全にオーバーラップするか、または部分的にオーバーラップする。または、前記トンネリング絶縁層は、前記コントロールゲートの前記突出部の側壁部分から垂直方向に所定距離だけ延びるように形成されうる。
本発明によれば、コントロールゲート及びフローティングゲートの誤整列を誘発しうるフォト工程に依存せず、自己整列的に形成するので、偶数セルと奇数セルとの間のオン電流の差を克服できる。
本発明によれば、フォト工程に依存せず、フローティングゲートの大きさを自由に制御でき、メモリセルの偶数セルと奇数セルでフローティングゲートの大きさを均一に維持できる。
本発明によれば、フォト工程に依存せず、コントロールゲートの大きさ及びその下部のチャンネル領域の長さを自由に制御でき、メモリセルの偶数セルと奇数セルでその大きさ及び長さを均一に維持できる。
また、本発明によれば、スプリットゲート型のフラッシュメモリ素子において、コントロールゲートとフローティングゲートとのオーバーラップの大きさを自由に制御できる。
以下、添付した図面に基づいて本発明の望ましい実施例を詳細に説明する。しかし、本発明は、多様な形態に具現でき、ここで説明する実施例によって限定されるものと解釈されてはならず、このような実施例は、その開示内容を完璧に行い、発明の思想を当業者に十分に伝達するために提供されるものである。図面において、層及び領域の厚さは、明瞭性のために誇張されている。同じ参照番号は、全体的に同じ要素を意味する。
図１Ａ及び図１Ｂは、本発明の実施例によるスプリットゲート型の不揮発性の半導体メモリ素子の主要構成要素についての概略的なレイアウトを示す。図１２は、完成されたスプリットゲート型の不揮発性の半導体メモリ素子を図１ＡのＡ−Ａ’線でカットした断面図を示し、図２０は、完成されたスプリットゲート型の不揮発性の半導体メモリ素子を図１ＢのＡ−Ａ’線でカットした断面図を示す。図１Ａ及び図２ないし図１２に示された本発明の第１実施例は、図１Ｂ及び図１３ないし図２０で示される本発明の第２実施例と次のような相違点がある。即ち、第１実施例では、フローティングゲート１０４ｂがコントロールゲート１１８ａにより完全に、またはほぼ完全にオーバーラップされる一方、第２実施例では、フローティングゲート１０４ｂがコントロールゲート１１８ｃにより単に部分的にオーバーラップされるという点で区別される。
図１Ａ、図１Ｂ、図１２及び図２０を参照すれば、例えばシリコン単結晶からなる半導体基板１００に、ＬＯＣＯＳ（Ｌｏｃａｌ Ｏｘｉｄａｔｉｏｎ ｏｆ Ｓｉｌｉｃｏｎ）法またはトレンチ分離法により、部分的に素子分離領域１０１が形成され、素子活性領域が定義される。各メモリセルには、互いに分離されて独立されたフローティングゲート１０４ｂが、隣接したメモリセルのフローティングゲート１０４ｂと一定した間隔を有して配置されている。即ち、メモリセルで横方向に沿って奇数セル及び偶数セルが反復的に配置されており、奇数セルと偶数セルとは、縦方向を軸として鏡面対称形態に互いに向き合っており、各偶数セル（または奇数セル）は、隣接した奇数セル（または偶数セル）とソース領域１２２を共有するように配置される。
各セルに配置されているフローティングゲート１０４ｂとオーバーラップされるように、図面の縦方向であるワードライン方向に沿ってワードラインの役割を果たすコントロールゲート１１８ａ、１１８ｃが、素子活性領域及び素子分離領域１０１を越えて長く延びている。素子分離領域１０１が形成されていない隣接したメモリセルのフローティングゲート１０４ｂの間で、ワードライン方向に長く延びた半導体基板１００の素子活性領域には、ソース領域１２２が両セルに共有されるように配置され、隣接したメモリセルのコントロールゲート１１８ａ、１１８ｃの間で、露出される半導体基板１００の素子活性領域には、ドレイン領域１２４、１２８が両セルに共有されるように配置される。各メモリセルのドレイン領域１２４、１２８内には、ビットラインコンタクト１３２が形成され、横方向に沿って素子活性領域上に長く延びたビットライン１３４と電気的に接続する。
図１Ａ、図１Ｂ、図１２及び図２０で示されたように、スプリットゲート型のフラッシュ半導体メモリ素子において、フローティングゲート１０４ｂは、外部と電気的に完全に絶縁された孤立構造を有し、このフローティングゲート１０４ｂへの電子の注入（書き込み）と放出（消去）とによってセルの電流が変わる性質を利用してデータを保存する。書き込みモードで、ソース領域１２２に、例えば１５Ｖ以上の高電圧を印加し、ドレイン領域１２８に適切な電圧を印加すれば、コントロールゲート１１８ａ、１１８ｃに隣接したフローティングゲート１０４ｂの下部の半導体基板１００で、熱電子がゲート絶縁層１０２を通過してフローティングゲート１０４ｂ内に注入される。この際、ゲート絶縁層１０２は、ソース領域１２２に印加された電圧をカップリングして、フローティングゲート１０４ｂの電位を高める役割を果たす。消去モードでは、コントロールゲート１１８ａ、１１８ｃに１５Ｖ以上の電圧を印加すれば、フローティングゲート１０４ｂのエッジチップに高電界が印加されて、フローティングゲート１０４ｂ内の電子がコントロールゲート１１８ａ、１１８ｃに抜け出す。この際、ゲート間の絶縁層１１２ａは、コントロールゲート１１８ａ、１１８ｃとフローティングゲート１０４ｂとの間のカップリング比を減少させて、両端間の電位差を大きく維持させる。このように、フローティングゲート１０４ｂへの電子注入は、チャンネル領域で熱電子を通じたＣＨＥＩ（Ｃｈａｎｎｅｌ Ｈｏｔ Ｅｌｅｃｔｒｏｎ Ｉｎｊｅｃｔｉｏｎ）方式で行われ、電子放出は、フローティングゲート１０４ｂとコントロールゲート１１８ａ、１１８ｃとの間のトンネリング絶縁層１１４、１１６を通じたＦ−Ｎ（Ｆｏｗｌｅｒ−Ｎｏｒｄｈｅｉｍ）トンネリングが利用される。
＜第１実施例＞
図２ないし図１２は、本発明の第１実施例に関する工程断面図であり、図１ＡのＡ−Ａ’線に対応する部分をカットしたものを示す。第１実施例は、コントロールゲートがフローティングゲートの全体をオーバーラップする構造についての実施例である。
図２を参照すれば、ＬＯＣＯＳ法またはＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）等のトレンチ分離法により素子活性領域が定義された、例えば単結晶シリコンからなるｐ型の半導体基板１００上に、ゲート絶縁層１０２としてシリコン酸化物層を約５０ないし１５０Åの厚さになるように熱成長させ、その上に、フローティングゲート用の導電層１０４としてポリシリコン層を約１０００ないし２０００Åの厚さになるように沈積させる。この際、ポリシリコン層には、ｎ型の不純物がドーピングされるように、イオン注入またはＰＯＣｌ３沈積工程を進める。
次いで、後述するフローティングゲートをワードライン方向に分離するために、予めフローティングゲート用の導電層１０４の一部を所定の写真エッチング工程により切断して除去する。即ち、図１Ａで示されるように、ワードライン方向に隣接したセルのフローティングゲート１０４ｂの間を分離できるように、ビットライン方向に沿って素子分離領域１０１上に長く延びたストライプ状に切断するか、または切断部位を素子分離領域１０１内に限定するように、島状に切断できる。
次いで、部分切断されたポリシリコン層上に、第１マスク層１０６として約２０００ないし４０００Åの厚さにシリコン酸化物層を成長させ、その上部に、第２マスク層１０８としてシリコン窒化物層を約５００ないし１０００Åの厚さに形成させ、所定のフォトリソグラフィ工程を利用して、フローティングゲート用の導電層１０４の表面を露出させる所定幅の第１開口部１０９を有するマスク層パターンを形成する。後述するように、前記第１開口部１０９は、フローティングゲートとコントロールゲートとが形成される位置を限定するものであって、ワードライン方向に沿って複数個がストライプ状に形成され、例えば図１Ａと図１２とで示されたように、２個の対応するワードラインについて一つずつ形成される。
次いで、図３を参照すれば、第１マスク層１０６及び第２マスク層１０８からなるマスク層パターンが形成された半導体基板１００の全面に、約２０００ないし４０００Åの窒化物層を形成させ、例えば反応性イオンエッチング（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ：ＲＩＥ）方式のドライ異方性エッチングを進めて、第１開口部１０９に露出されたマスク層パターンの対応する両側壁上に、両側壁から同一な幅を有する第１犠牲スペーサ１１０を形成させる。この際、前記フローティングゲート用の導電層１０４の表面と接触する第１犠牲スペーサ１１０の底面の幅の大きさによって、後述するコントロールゲートの長さが決定されうる。
図４を参照すれば、第１開口部１０９内の両側壁に形成された第１犠牲スペーサ１１０の対の間に露出された、フローティングゲート用の導電層１０４について熱酸化工程を選択的に進めて、ゲート間の絶縁層１１２である熱酸化層を約５００ないし１５００Åの厚さに形成する。
図５を参照すれば、例えば酸化物層であるゲート間の絶縁層１１２についてエッチング選択性がある、例えば窒化物層である第２マスク層１０８及び第１犠牲スペーサ１１０を燐酸を使用して選択的に湿式除去する。次いで、酸化物層からなる第１マスク層１０６及びゲート間の絶縁層１１２をエッチングマスクとして、フローティングゲート用の導電層１０４の露出された部分をゲート絶縁層１０２が露出されるまで異方性エッチングして、ゲート間の絶縁層１１２と第１マスク層１０６との間にストライプ状の第２開口部１１７を形成する。次いで、必要に応じてエッチングされた部位を洗浄した後、トンネリング絶縁層を形成する。本実施例において、トンネリング絶縁層は、熱酸化工程によりフローティングゲート用の導電層１０４の露出された表面とゲート絶縁層１０２の表面上に、薄く形成された熱酸化層である第１トンネリング絶縁層１１４と、基板の全体表面上にＣＶＤ工程により形成されたＣＶＤ酸化層である第２トンネリング絶縁層１１６とからなる二重層であるが、それらのうち、少なくとも一つの層でも構成されうるということは当然である。本実施例において、第１トンネリング絶縁層１１４は、約３０ないし１００Åの厚さに形成し、第２トンネリング絶縁層１１６は、約５０ないし１５０Åの厚さに形成する。
図６を参照すれば、第２トンネリング絶縁層１１６が形成された全体表面上に、コントロールゲート用の導電層１１８としてポリシリコン層を約１０００ないし３０００Åの厚さに形成し、次いで、その上部に、コントロールゲート用の導電層１１８、第１マスク層１０６、ゲート間の絶縁層１１２などとエッチング選択性がある、例えば窒化物層を約１０００ないし３０００Åの厚さに形成した後、例えば、ＲＩＥなどの異方性エッチングを行って、第１開口部１０９内のコントロールゲート用の導電層１１８の側壁上に第２犠牲スペーサ１２０を形成する。コントロールゲート用の導電層１１８の厚さ及び第２犠牲スペーサ１２０の下部幅の大きさは、後続工程によりフローティングゲートの長を決定する重要な要素となる。
図７を参照すれば、第２犠牲スペーサ１２０をエッチングマスクとして露出されたコントロールゲート用の導電層１１８をエッチングして、第２トンネリング絶縁層１１６の表面を露出させる。コントロールゲート用の導電層１１８は、ワードラインに沿って各セル別に分離されてコントロールゲート１１８ａに形成される。
図８を参照すれば、次いで、第２犠牲スペーサ１２０とコントロールゲート１１８ａとをエッチングマスクとして、露出された第２トンネリング絶縁層１１６をエッチングし、次いで、第１マスク層１０６及びゲート間の絶縁層１１２をエッチングしてフローティングゲート用の導電層１０４ａを露出させる。この際、第１開口部内でのゲート間の絶縁層１１２も、各セル別に同一な大きさにそれぞれ分離される。
図９を参照すれば、次いで、第２犠牲スペーサ１２０、コントロールゲート１１８ａ及び分離されたゲート間の絶縁層１１２ａをエッチングマスクとして、露出されたフローティングゲート用の導電層１０４をゲート絶縁層１０２が露出されるまでエッチングして、第３開口部１２１を形成する。この際、フローティングゲート用の導電層１０４は、各セル内で互いに分離された独立のフローティングゲート１０４ｂに形成され、コントロールゲート１１８ｂの外側に残留したフローティングゲート用の導電層１０４は、エッチングされて除去される。この際、コントロールゲート１１８ａの露出された部位も共にある程度エッチングされ、特にトンネリング絶縁層上に突出部形態に形成されたコントロールゲート１１８ａの部位がエッチングされて、その高さが低くなることがある。次いで、残留する第２犠牲スペーサ１２０を除去する。第２犠牲スペーサ１２０は、必要によって残留させうる。
図１０を参照すれば、１．０×１５〜１．０×１６イオン／ｃｍ２程度のｎ型の不純物をイオン注入して、フローティングゲート１０４ｂの間の露出された半導体基板１００内にソース領域１２２を形成させる。必要によっては、マスク層を使用してソース領域１２２のみを選択的に限定した後にイオン注入できる。
図１１を参照すれば、コントロールゲート１１８ａまたは別途のマスクを形成した後、〜１．０×１４イオン／ｃｍ２程度のｎ型の不純物をイオン注入工程を実施して、低濃度のドレイン領域１２４を形成し、次いで、絶縁層として酸化物層を約１０００ないし２０００Åの厚さに形成した後、異方性エッチングして、絶縁スペーサ１２６をコントロールゲート１１８ａの側壁に形成した後、〜１．０×１６イオン／ｃｍ２程度のｎ型の不純物を注入して、高濃度のドレイン領域１２８を形成する。
図１２を参照すれば、基板上に層間絶縁層１３０を厚く形成した後、ＣＭＰ等の平坦化工程を行い、金属コンタクト形成工程によりタングステンプラグ等によるビットラインコンタクト１３２を形成した後、金属処理工程によりビットライン１３４を形成する。ビットラインコンタクト１３２のために、Ｔｉ／ＴｉＮの障壁金属層を形成できる。また、ビットラインのために、ＣＶＤ−タングステンプラグを使用でき、アルミニウムを使用できる。
＜第２実施例＞
図１３ないし図２０は、本発明の第２実施例に関する工程断面図であり、図１ＢのＡ−Ａ’線をカットしたものを示す。第２実施例では、第１実施例で説明した図２ないし図５の過程は同一であるので、その詳細な説明は省略する。第２実施例は、コントロールゲートがフローティングゲートを部分的にオーバーラップする構造についてのものである。
図１３を参照すれば、第２トンネリング絶縁層１１６が形成された全体表面上に、コントロールゲート用の導電層１１８としてポリシリコン層を形成し、次いで、その上部に、コントロールゲート用の導電層１１８、第１マスク層１０６、ゲート間の絶縁層１１２などとエッチング選択性がある、例えば窒化物層を第１実施例よりも薄く形成した後、ＲＩＥなどの異方性エッチングを行って、第１開口部１０９内のコントロールゲート用の導電層１１８の側壁上に第３犠牲スペーサ１２０ａを形成する。第３犠牲スペーサ１２０ａの下部幅の大きさは、後続工程によりフローティングゲートとオーバーラップされる長さを決定する重要な要素となる。
図１４を参照すれば、第３犠牲スペーサ１２０ａをエッチングマスクとして露出されたコントロールゲート用の導電層１１８をエッチングして、第２トンネリング絶縁層１１６の表面を露出させる。コントロールゲート用の導電層１１８は、ワードラインに沿って各セル別に分離されてコントロールゲート１１８ｃに形成される。
図１５を参照すれば、第３犠牲スペーサ１２０ａを除去した後、例えば窒化物層を基板の全面に第３犠牲スペーサ１２０ａの形成時より厚く形成した後に異方性エッチングして、コントロールゲート１１８ｃの突出部の内側壁上に第４犠牲スペーサ１２０ｂを形成する。第４犠牲スペーサ１２０ｂの下部幅は、第３犠牲スペーサ１２０ａの下部幅より大きくなるように行い、第４犠牲スペーサ１２０ｂの下部幅の大きさは、後続工程によりフローティングゲートの長さを決定する要素となる。
図１６を参照すれば、次いで、第４犠牲スペーサ１２０ｂとコントロールゲート１１８ｃとをエッチングマスクとして、露出された第２トンネリング絶縁層１１６をエッチングし、次いで、第１マスク層１０６及びゲート間の絶縁層１１２をエッチングしてフローティングゲート用の導電層１０４を露出させる。この際、第１開口部内でのゲート間の絶縁層１１２ａも、各セル別に同一な大きさにそれぞれ分離される。
図１７を参照すれば、次いで、第４犠牲スペーサ１２０ｂ、コントロールゲート１１８ｃ及び分離されたゲート間の絶縁層１１２ａをエッチングマスクとして、露出されたフローティングゲート用の導電層１０４をゲート絶縁層１０２が露出されるまでエッチングする。この際、フローティングゲート用の導電層１０４は、各セル内で互いに分離された独立のフローティングゲート１０４ｂに形成され、コントロールゲート１１８ｃの外側に残留したフローティングゲート用の導電層１０４は、エッチングされて除去される。この際、コントロールゲート１１８ｃの露出された部位もある程度共にエッチングされ、特にトンネリング絶縁層上に突出部形態に形成されたコントロールゲート１１８ｃの部位がエッチングされて、その高さが低くなることがある。
図１８を参照すれば、１．０×１５〜１．０×１６イオン／ｃｍ２程度のｎ型の不純物をイオン注入して、フローティングゲート１０４ｂの間の露出された半導体基板１００内にソース領域１２２を形成する。必要によっては、マスク層を使用してソース領域１２２のみを選択的に限定した後にイオン注入できる。次いで、残留する第４犠牲スペーサ１２０ｂを除去する。第４犠牲スペーサ１２０ｂは、必要によって残留させうる。
図１９を参照すれば、コントロールゲート１１８ｃまたは別途のマスクを形成した後、〜１．０×１４イオン／ｃｍ２程度のｎ型の不純物をイオン注入工程を実施して、低濃度のドレイン領域１２４を形成し、次いで、絶縁層として酸化物層を約１０００ないし２０００Åの厚さに形成した後、異方性エッチングして絶縁スペーサ１２６をコントロールゲート１１８ｃの側壁に形成した後、〜１．０×１６イオン／ｃｍ２程度のｎ型の不純物を注入して、高濃度のドレイン領域１２８を形成する。
図２０を参照すれば、半導体基板の全面に層間絶縁層１３０を厚く形成した後、ＣＭＰ等の平坦化工程を行い、金属コンタクト形成工程によりタングステンプラグ等によるビットラインコンタクト１３２を形成した後、金属処理工程によりビットライン１３４を形成する。ビットラインコンタクト１３２のために、Ｔｉ／ＴｉＮの障壁金属層を形成できる。また、ビットラインのために、ＣＶＤ−タングステンプラグを使用でき、アルミニウムを使用できる。
以上は、本発明の望ましい実施例についての具体的な説明であるが、本発明は、前記実施例に限定されず、本発明の技術的思想を逸脱しない範囲内で、当業者の技術レベルによって多様に変更できる。
本発明は、奇数セルと偶数セルとの間のオン電流の差を防止するためのスプリットゲート型の不揮発性の半導体メモリ素子に関連した技術分野に利用できる。
本発明の第１実施例によるスプリットゲート型の不揮発性の半導体メモリ素子の主要構成要素についての概略的なレイアウトである。 本発明の第２実施例によるスプリットゲート型の不揮発性の半導体メモリ素子の主要構成要素についての概略的なレイアウトである。 図１ＡのＡ−Ａ’線に沿ってカットした本発明の第１実施例によるスプリットゲート型の不揮発性の半導体メモリ素子の製造過程を示す概略的な工程断面図である。 図１ＡのＡ−Ａ'線に沿ってカットした本発明の第１実施例によるスプリットゲート型の不揮発性の半導体メモリ素子の製造過程を示す概略的な工程断面図である。 図１ＡのＡ−Ａ'線に沿ってカットした本発明の第１実施例によるスプリットゲート型の不揮発性の半導体メモリ素子の製造過程を示す概略的な工程断面図である。 図１ＡのＡ−Ａ'線に沿ってカットした本発明の第１実施例によるスプリットゲート型の不揮発性の半導体メモリ素子の製造過程を示す概略的な工程断面図である。 図１ＡのＡ−Ａ'線に沿ってカットした本発明の第１実施例によるスプリットゲート型の不揮発性の半導体メモリ素子の製造過程を示す概略的な工程断面図である。 図１ＡのＡ−Ａ'線に沿ってカットした本発明の第１実施例によるスプリットゲート型の不揮発性の半導体メモリ素子の製造過程を示す概略的な工程断面図である。 図１ＡのＡ−Ａ'線に沿ってカットした本発明の第１実施例によるスプリットゲート型の不揮発性の半導体メモリ素子の製造過程を示す概略的な工程断面図である。 図１ＡのＡ−Ａ'線に沿ってカットした本発明の第１実施例によるスプリットゲート型の不揮発性の半導体メモリ素子の製造過程を示す概略的な工程断面図である。 図１ＡのＡ−Ａ'線に沿ってカットした本発明の第１実施例によるスプリットゲート型の不揮発性の半導体メモリ素子の製造過程を示す概略的な工程断面図である。 図１ＡのＡ−Ａ'線に沿ってカットした本発明の第１実施例によるスプリットゲート型の不揮発性の半導体メモリ素子の製造過程を示す概略的な工程断面図である。 図１ＡのＡ−Ａ'線に沿ってカットした本発明の第１実施例によるスプリットゲート型の不揮発性の半導体メモリ素子の製造過程を示す概略的な工程断面図である。 図１ＢのＡ−Ａ'線に沿ってカットした本発明の第２実施例によるスプリットゲート型の不揮発性の半導体メモリ素子の製造過程を示す概略的な工程断面図である。 図１ＢのＡ−Ａ'線に沿ってカットした本発明の第２実施例によるスプリットゲート型の不揮発性の半導体メモリ素子の製造過程を示す概略的な工程断面図である。 図１ＢのＡ−Ａ'線に沿ってカットした本発明の第２実施例によるスプリットゲート型の不揮発性の半導体メモリ素子の製造過程を示す概略的な工程断面図である。 図１ＢのＡ−Ａ'線に沿ってカットした本発明の第２実施例によるスプリットゲート型の不揮発性の半導体メモリ素子の製造過程を示す概略的な工程断面図である。 図１ＢのＡ−Ａ'線に沿ってカットした本発明の第２実施例によるスプリットゲート型の不揮発性の半導体メモリ素子の製造過程を示す概略的な工程断面図である。 図１ＢのＡ−Ａ'線に沿ってカットした本発明の第２実施例によるスプリットゲート型の不揮発性の半導体メモリ素子の製造過程を示す概略的な工程断面図である。 図１ＢのＡ−Ａ'線に沿ってカットした本発明の第２実施例によるスプリットゲート型の不揮発性の半導体メモリ素子の製造過程を示す概略的な工程断面図である。 図１ＢのＡ−Ａ'線に沿ってカットした本発明の第２実施例によるスプリットゲート型の不揮発性の半導体メモリ素子の製造過程を示す概略的な工程断面図である。
符号の説明
１００ 半導体基板
１０１ 素子分離領域
１０４ｂ フローティングゲート
１１８ａ コントロールゲート
１３２ ビットラインコンタクト
１３４ ビットライン

Claims (32)

  1. 半導体基板上に、ゲート絶縁層とフローティングゲート用の導電層とを形成する段階と、
    前記フローティングゲート用の導電層上に、第１方向に延びる第１開口部を限定するマスク層パターンを形成する段階と、
    前記マスク層パターンの対応する両側壁上に、所定の幅を有する第１犠牲スペーサを形成する段階と、
    前記対応する第１犠牲スペーサの間の露出された前記フローティングゲート用の導電層上に、ゲート間の絶縁層を形成する段階と、
    前記第１犠牲スペーサを除去する段階と、
    前記マスク層パターンと前記ゲート間の絶縁層とをエッチングマスクとして、前記ゲート絶縁層が露出されるまで、前記フローティングゲート用の導電層をエッチングする段階と、
    前記フローティングゲート用の導電層の露出された部分上に、トンネリング絶縁層を形成する段階と、
    前記トンネリング絶縁層及び前記ゲート間の絶縁層が形成された前記半導体基板の全体表面上に、コントロールゲート用の導電層を形成する段階と、
    前記第１開口部内の前記マスク層パターンの両側壁上に形成された前記コントロールゲート用の導電層上に、所定の幅を有する第２犠牲スペーサを形成する段階と、
    前記第２犠牲スペーサをエッチングマスクとして、前記マスク層パターンと前記ゲート間の絶縁層の表面が露出されるように、露出された前記コントロールゲート用の導電層をエッチングして、前記第１開口部内で互いに分離されたコントロールゲートを形成する段階と、
    前記第２犠牲スペーサ及び分離されたコントロールゲートをエッチングマスクとして、前記フローティングゲート用の導電層が露出されるまで、残留する前記マスク層パターン及び前記ゲート間の絶縁層をエッチングする段階と、
    前記第２犠牲スペーサ、コントロールゲート及びゲート間の絶縁層をエッチングマスクとして、前記露出されたフローティングゲート用の導電層をエッチングして、前記第１開口部内で互いに分離されたフローティングゲートを形成する段階と、を含むことを特徴とするスプリットゲート型の不揮発性の半導体メモリ素子の製造方法。
  2. 前記マスク層パターンを形成する段階以前に、前記第１方向と直交する第２方向に沿って、前記フローティングゲート用の導電層の少なくとも一部を切断する段階をさらに含むことを特徴とする請求項１に記載のスプリットゲート型の不揮発性の半導体メモリ素子の製造方法。
  3. 前記マスク層パターンは、第１マスク層及び第２マスク層からなることを特徴とする請求項１に記載のスプリットゲート型の不揮発性の半導体メモリ素子の製造方法。
  4. 前記第１マスク層及び前記ゲート間の絶縁層は、酸化物層であり、前記第２マスク層及び前記第１犠牲スペーサは、窒化物層であることを特徴とする請求項３に記載のスプリットゲート型の不揮発性の半導体メモリ素子の製造方法。
  5. 前記トンネリング絶縁層は、熱成長された酸化物層を含むことを特徴とする請求項１に記載のスプリットゲート型の不揮発性の半導体メモリ素子の製造方法。
  6. 前記トンネリング絶縁層は、前記熱成長された酸化物層上に化学気相蒸着された酸化物層をさらに含むことを特徴とする請求項５に記載のスプリットゲート型の不揮発性の半導体メモリ素子の製造方法。
  7. 前記分離されたフローティングゲートを形成する段階以後に、
    前記分離されたフローティングゲートの間の前記半導体基板に、不純物イオンを注入してソース領域を形成する段階をさらに含むことを特徴とする請求項１に記載のスプリットゲート型の不揮発性の半導体メモリ素子の製造方法。
  8. 前記フローティングゲートを形成する段階以後に、
    前記半導体基板の全面に不純物イオンを注入して、前記コントロールゲートの側壁の下側の前記半導体基板に低濃度のドレイン領域を形成する段階と、
    前記コントロールゲートの側壁に絶縁スペーサを形成する段階と、
    前記絶縁スペーサの側壁の下側の前記半導体基板に不純物イオンを注入して、高濃度のドレイン領域を形成する段階と、をさらに含むことを特徴とする請求項１に記載のスプリットゲート型の不揮発性の半導体メモリ素子の製造方法。
  9. 前記第１マスク層及び前記ゲート間の絶縁層は、酸化物層であり、前記第２マスク層、前記第１犠牲スペーサ、第２犠牲スペーサ及び第３犠牲スペーサは、窒化物層であることを特徴とする請求項３に記載のスプリットゲート型の不揮発性の半導体メモリ素子の製造方法。
  10. 前記第３犠牲スペーサは、前記第２犠牲スペーサを除去した後に別途に形成した窒化物層であることを特徴とする請求項９に記載のスプリットゲート型の不揮発性の半導体メモリ素子の製造方法。
  11. 前記第３犠牲スペーサは、前記第２犠牲スペーサを除去せずに、その上にさらに形成した窒化物層であることを特徴とする請求項１０に記載のスプリットゲート型の不揮発性の半導体メモリ素子の製造方法。
  12. 半導体基板上に、ゲート絶縁層とフローティングゲート用の導電層とを形成する段階と、
    前記フローティングゲート用の導電層上に、第１方向に延びる第１開口部を限定するマスク層パターンを形成する段階と、
    前記マスク層パターンの対応する両側壁上に、所定の幅を有する第１犠牲スペーサを形成する段階と、
    前記対応する第１犠牲スペーサの間の露出された前記フローティングゲート用の導電層上に、ゲート間の絶縁層を形成する段階と、
    前記第１犠牲スペーサを除去する段階と、
    前記マスク層パターンと前記ゲート間の絶縁層とをエッチングマスクとして、前記ゲート絶縁層が露出されるまで、前記フローティングゲート用の導電層をエッチングする段階と、
    前記フローティングゲート用の導電層の露出された部分上に、トンネリング絶縁層を形成する段階と、
    前記トンネリング絶縁層及び前記ゲート間の絶縁層が形成された前記半導体基板の全体表面上に、コントロールゲート用の導電層を形成する段階と、
    前記第１開口部内の前記マスク層パターンの両側壁上に形成された前記コントロールゲート用の導電層上に、第１幅を有する第２犠牲スペーサを形成する段階と、
    前記第２犠牲スペーサをエッチングマスクとして、前記マスク層パターンと前記ゲート間の絶縁層の表面が露出されるように、前記コントロールゲート用の導電層をエッチングして、前記第１開口部内で互いに分離されたコントロールゲートを形成する段階と、
    前記第１開口部内の前記マスク層パターンの両側壁上に形成された前記コントロールゲート上に、前記第１幅より大きい幅を有する第３犠牲スペーサを形成する段階と、
    前記第３犠牲スペーサをエッチングマスクとして、前記フローティングゲート用の導電層が露出されるまで、残留する前記マスク層パターン及び前記ゲート間の絶縁層をエッチングする段階と、
    前記第３犠牲スペーサ、コントロールゲート及びゲート間の絶縁層をエッチングマスクとして、前記露出されたフローティングゲート用の導電層をエッチングして、前記第１開口部内で互いに分離されたフローティングゲートを形成する段階と、を含むことを特徴とするスプリットゲート型の不揮発性の半導体メモリ素子の製造方法。
  13. 前記マスク層パターンを形成する段階以前に、前記第１方向と直交する第２方向に沿って、前記フローティングゲート用の導電層の少なくとも一部を切断する段階をさらに含むことを特徴とする請求項１２に記載のスプリットゲート型の不揮発性の半導体メモリ素子の製造方法。
  14. 前記マスク層パターンは、第１マスク層及び第２マスク層からなることを特徴とする請求項１２に記載のスプリットゲート型の不揮発性の半導体メモリ素子の製造方法。
  15. 前記第１マスク層及び前記ゲート間の絶縁層は、酸化物層であり、前記第２マスク層及び前記第１犠牲スペーサは、窒化物層であることを特徴とする請求項１４に記載のスプリットゲート型の不揮発性の半導体メモリ素子の製造方法。
  16. 前記トンネリング絶縁層は、熱成長された酸化物層を含むことを特徴とする請求項１２に記載のスプリットゲート型の不揮発性の半導体メモリ素子の製造方法。
  17. 前記トンネリング絶縁層は、前記熱成長された酸化物層上に化学気相蒸着された酸化物層をさらに含むことを特徴とする請求項１６に記載のスプリットゲート型の不揮発性の半導体メモリ素子の製造方法。
  18. 前記分離されたフローティングゲートを形成する段階以後に、
    前記分離されたフローティングゲートの間の前記半導体基板に、不純物イオンを注入してソース領域を形成する段階をさらに含むことを特徴とする請求項１２に記載のスプリットゲート型の不揮発性の半導体メモリ素子の製造方法。
  19. 前記フローティングゲートを形成する段階以後に、
    前記半導体基板の全面に不純物イオンを注入して、前記コントロールゲートの側壁の下側の前記半導体基板に低濃度のドレイン領域を形成する段階と、
    前記コントロールゲートの側壁に絶縁スペーサを形成する段階と、
    前記絶縁スペーサの側壁の下側の前記半導体基板に不純物イオンを注入して、高濃度のドレイン領域を形成する段階と、をさらに含むことを特徴とする請求項１２に記載のスプリットゲート型の不揮発性の半導体メモリ素子の製造方法。
  20. 前記第１マスク層及び前記ゲート間の絶縁層は、酸化物層であり、前記第２マスク層、前記第１犠牲スペーサ、第２犠牲スペーサ及び第３犠牲スペーサは、窒化物層であることを特徴とする請求項１４に記載のスプリットゲート型の不揮発性の半導体メモリ素子の製造方法。
  21. 前記第３犠牲スペーサは、前記第２犠牲スペーサを除去した後に、別途に形成した窒化物層であることを特徴とする請求項２０に記載のスプリットゲート型の不揮発性の半導体メモリ素子の製造方法。
  22. 前記第３犠牲スペーサは、前記第２犠牲スペーサを除去せずに、その上にさらに形成した窒化物層であることを特徴とする請求項２０に記載のスプリットゲート型の不揮発性の半導体メモリ素子の製造方法。
  23. 半導体基板の表面領域に素子分離領域アレイを形成する段階と、
    前記半導体基板の全体表面上に、ゲート絶縁層とフローティングゲート用の導電層とを形成する段階と、
    隣接するセルの間のフローティングゲートがワードライン方向に対して互いに分離されうるように、前記フローティングゲート用の導電層の一部を切断する段階と、
    前記フローティングゲート用の導電層上に、ワードライン方向に延びる複数個の第１開口部を限定するマスク層パターンを形成する段階と、
    前記マスク層パターンの前記各第１開口部内の対応する両側壁から同一な幅を有する第１犠牲スペーサ対を形成する段階と、
    前記対応する第１犠牲スペーサ対の間の露出された前記フローティングゲート用の導電層上に、ゲート間の絶縁層を形成する段階と、
    前記第１犠牲スペーサ対を除去する段階と、
    前記マスク層パターンと前記ゲート間の絶縁層とをエッチングマスクとして、前記ゲート絶縁層が露出されるまで、前記フローティングゲート用の導電層をエッチングする段階と、
    前記フローティングゲート用の導電層の露出された部分上に、トンネリング絶縁層を形成する段階と、
    前記トンネリング絶縁層及び前記ゲート間の絶縁層が形成された前記半導体基板の全体表面上に、コントロールゲート用の導電層を形成する段階と、
    前記各第１開口部内の前記マスク層パターンの両側壁上に形成された前記コントロールゲート用の導電層上に、同一な幅を有する第２犠牲スペーサ対を形成する段階と、
    前記第２犠牲スペーサ対をエッチングマスクとして、前記マスク層パターンと前記ゲート間の絶縁層の表面が露出されるように、露出された前記コントロールゲート用の導電層をエッチングして、前記各第１開口部内で互いに分離されたコントロールゲート対を形成する段階と、
    前記第２犠牲スペーサ対及び分離されたコントロールゲート対をエッチングマスクとして、前記フローティングゲート用の導電層が露出されるまで、残留する前記マスク層パターン及び前記ゲート間の絶縁層をエッチングする段階と、
    前記第２犠牲スペーサ対、コントロールゲート対及びゲート間の絶縁層をエッチングマスクとして、前記露出されたフローティングゲート用の導電層をエッチングして、前記各第１開口部内で互いに分離されたフローティングゲート対を形成する段階と、を含むことを特徴とするスプリットゲート型の不揮発性の半導体メモリ素子の製造方法。
  24. 前記マスク層パターンを形成する段階以前に、前記フローティングゲート用の導電層の一部を切断する段階では、切断部分がビットライン方向に沿ってストライプ状に切断されることを特徴とする請求項２３に記載のスプリットゲート型の不揮発性の半導体メモリ素子の製造方法。
  25. 前記マスク層パターンを形成する段階以前に、前記フローティングゲート用の導電層の一部を切断する段階では、切断部分が前記素子分離領域上から島状に切断されることを特徴とする請求項２３に記載のスプリットゲート型の不揮発性の半導体メモリ素子の製造方法。
  26. 半導体基板の表面領域に素子分離領域アレイを形成する段階と、
    前記半導体基板の全体表面上に、ゲート絶縁層とフローティングゲート用の導電層とを形成する段階と、
    隣接するセルの間のフローティングゲートがワードライン方向に対して互いに分離されうるように、前記フローティングゲート用の導電層の一部を切断する段階と、
    前記フローティングゲート用の導電層上に、ワードライン方向に延びる複数個の第１開口部を限定するマスク層パターンを形成する段階と、
    前記マスク層パターンの前記各第１開口部内の対応する両側壁から同一な幅を有する第１犠牲スペーサ対を形成する段階と、
    前記対応する第１犠牲スペーサ対の間の露出された前記フローティングゲート用の導電層上に、ゲート間の絶縁層を形成する段階と、
    前記第１犠牲スペーサ対を除去する段階と、
    前記マスク層パターンと前記ゲート間の絶縁層とをエッチングマスクとして、前記ゲート絶縁層が露出されるまで、前記フローティングゲート用の導電層をエッチングする段階と、
    前記フローティングゲート用の導電層の露出された部分上に、トンネリング絶縁層を形成する段階と、
    前記トンネリング絶縁層及び前記ゲート間の絶縁層が形成された前記半導体基板の全体表面上に、コントロールゲート用の導電層を形成する段階と、
    前記各第１開口部内の前記マスク層パターンの両側壁上に形成された前記コントロールゲート用の導電層上に、同一な第１幅を有する第２犠牲スペーサ対を形成する段階と、
    前記第２犠牲スペーサ対をエッチングマスクとして、前記マスク層パターンと前記ゲート間の絶縁層の表面が露出されるように、露出された前記コントロールゲート用の導電層をエッチングして、前記各第１開口部内で互いに分離されたコントロールゲート対を形成する段階と、
    前記第１開口部内の前記マスク層パターンの両側壁上に形成された前記コントロールゲート上に、前記第１幅より大きい幅を有する第３犠牲スペーサ対を形成する段階と、
    前記第３犠牲スペーサ対をエッチングマスクとして、前記フローティングゲート用の導電層が露出されるまで、残留する前記マスク層パターン及び前記ゲート間の絶縁層をエッチングする段階と、
    前記第３犠牲スペーサ対、コントロールゲート対及びゲート間の絶縁層をエッチングマスクとして、前記露出されたフローティングゲート用の導電層をエッチングして、前記各第１開口部内で互いに分離されたフローティングゲート対を形成する段階と、を含むことを特徴とするスプリットゲート型の不揮発性の半導体メモリ素子の製造方法。
  27. 前記マスク層パターンを形成する段階以前に、前記フローティングゲート用の導電層の一部を切断する段階では、切断部分がビットライン方向に沿ってストライプ状に切断されることを特徴とする請求項２６に記載のスプリットゲート型の不揮発性の半導体メモリ素子の製造方法。
  28. 前記マスク層パターンを形成する段階以前に、前記フローティングゲート用の導電層の一部を切断する段階では、切断部分が前記素子分離領域上から島状に切断されることを特徴とする請求項２６に記載のスプリットゲート型の不揮発性の半導体メモリ素子の製造方法。
  29. ワードライン方向に沿って複数個のソース領域が形成された半導体基板と、
    前記半導体基板上にゲート絶縁層を介在して形成されており、隣接したメモリセルと前記ソース領域を共有しつつ互いに向き合っている複数個のフローティングゲート対と、
    前記フローティングゲート対の各上部の表面上に形成されたゲート間の絶縁層と、
    前記各フローティングゲートの向き合う反対側の側壁に沿って形成されたトンネリング絶縁層と、
    前記トンネリング絶縁層の表面と接触しつつ、前記フローティングゲートの側壁から所定距離ほど離れた位置で垂直方向に延びた突出部形態を有し、前記突出部と前記フローティングゲートの側壁及び上部面との間に、前記フローティングゲートを取り囲むカバー部状に延在する複数個のコントロールゲート対と、を含むことを特徴とするスプリットゲート型の不揮発性の半導体メモリ素子。
  30. 前記コントロールゲートは、前記フローティングゲートを完全にオーバーラップすることを特徴とする請求項２９に記載のスプリットゲート型の不揮発性の半導体メモリ素子。
  31. 前記コントロールゲートは、前記フローティングゲートを部分的にオーバーラップすることを特徴とする請求項２９に記載のスプリットゲート型の不揮発性の半導体メモリ素子。
  32. 前記トンネリング絶縁層は、前記コントロールゲートの前記突出部の側壁部分から垂直方向に所定距離だけ延びるように形成されたことを特徴とする請求項２９に記載のスプリットゲート型の不揮発性の半導体メモリ素子。
JP2005077986A 2004-03-18 2005-03-17 スプリットゲート型の不揮発性の半導体メモリ素子の製造方法 Expired - Fee Related JP4837299B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020040018289A KR100546405B1 (ko) 2004-03-18 2004-03-18 스플릿 게이트형 비휘발성 반도체 메모리 소자 및 그제조방법
KR2004-018289 2004-03-18

Publications (2)

Publication Number Publication Date
JP2005268804A true JP2005268804A (ja) 2005-09-29
JP4837299B2 JP4837299B2 (ja) 2011-12-14

Family

ID=36584522

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005077986A Expired - Fee Related JP4837299B2 (ja) 2004-03-18 2005-03-17 スプリットゲート型の不揮発性の半導体メモリ素子の製造方法

Country Status (3)

Country Link
US (2) US7029974B2 (ja)
JP (1) JP4837299B2 (ja)
KR (1) KR100546405B1 (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100598049B1 (ko) * 2004-10-28 2006-07-07 삼성전자주식회사 멀티 비트 비휘발성 메모리 셀을 포함하는 반도체 소자 및그 제조 방법
KR100674958B1 (ko) * 2005-02-23 2007-01-26 삼성전자주식회사 자기 정렬된 콘트롤 게이트를 갖는 스플릿 타입 플래쉬 메모리 소자 및 그 제조방법
KR100634006B1 (ko) * 2005-09-05 2006-10-16 동부일렉트로닉스 주식회사 스플리트 게이트형 비휘발성 기억 장치 및 그 제조방법
KR100640533B1 (ko) * 2005-10-04 2006-11-01 동부일렉트로닉스 주식회사 스플리트 게이트형 비휘발성 기억 장치 및 그 제조방법
KR100660283B1 (ko) * 2005-12-28 2006-12-20 동부일렉트로닉스 주식회사 스플리트 게이트형 비휘발성 기억 장치 및 그 제조방법
KR100697295B1 (ko) * 2006-01-06 2007-03-20 삼성전자주식회사 스플릿 게이트형 비휘발성 메모리 장치 및 그 제조 방법
KR100796642B1 (ko) * 2006-01-27 2008-01-22 삼성전자주식회사 고집적 반도체 장치 및 그 제조 방법
KR100784501B1 (ko) * 2006-11-17 2007-12-13 김대영 핸드폰 보호 필름 구조
US7799638B2 (en) * 2008-10-31 2010-09-21 Macronix International Co., Ltd Method for forming a memory array
JP2010245270A (ja) * 2009-04-06 2010-10-28 Renesas Electronics Corp 半導体装置の製造方法
JP2011049463A (ja) * 2009-08-28 2011-03-10 Renesas Electronics Corp スプリットゲート型不揮発性半導体記憶装置の製造方法、及びスプリットゲート型不揮発性半導体記憶装置
JP5606388B2 (ja) * 2011-05-13 2014-10-15 株式会社東芝 パターン形成方法
CN105826178B (zh) * 2015-01-07 2018-11-16 中芯国际集成电路制造(上海)有限公司 半导体器件的制造方法
CN106972021B (zh) 2016-01-12 2019-12-13 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制作方法、电子装置
US10418356B2 (en) * 2017-12-21 2019-09-17 Nanya Technology Corporation Diode structure and electrostatic discharge protection device including the same
DE102019112410A1 (de) * 2018-09-27 2020-04-02 Taiwan Semiconductor Manufacturing Co. Ltd. Bauelementbereich-Layout für eingebetteten Flash-Speicher
CN112185970B (zh) * 2019-07-02 2024-05-28 硅存储技术公司 形成分裂栅存储器单元的方法
CN113078049A (zh) * 2020-01-06 2021-07-06 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10270577A (ja) * 1997-03-26 1998-10-09 Seiko Epson Corp 半導体装置及び半導体装置の製造方法
JPH11307655A (ja) * 1998-04-21 1999-11-05 Samsung Electronics Co Ltd 非揮発性半導体素子の製造方法
JP2002151608A (ja) * 2000-09-20 2002-05-24 Silicon Storage Technology Inc 制御ゲートスペーサを有する一連の半導体メモリ浮動ゲートメモリセルを形成する自己調整方法及びそれにより形成されるメモリアレイ
JP2003100913A (ja) * 2001-09-19 2003-04-04 Silicon Storage Technology Inc 垂直制御ゲート側壁及び絶縁スペーサを有する浮動ゲートメモリセルの半導体メモリ配列を形成する自己整合方法とこれにより製造されたメモリ配列
JP2004200181A (ja) * 2002-06-21 2004-07-15 Oki Electric Ind Co Ltd 半導体記憶装置の製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0142603B1 (ko) * 1995-03-14 1998-07-01 김주용 플래쉬 이이피롬 셀 및 그 제조방법
KR100276653B1 (ko) * 1998-08-27 2001-01-15 윤종용 스프릿 게이트형 불휘발성 메모리 셀의 구동방법 및 이 셀들을구비한 반도체 메모리 장치의 구동방법
TW480676B (en) * 2001-03-28 2002-03-21 Nanya Technology Corp Manufacturing method of flash memory cell
US6391722B1 (en) * 2001-07-13 2002-05-21 Vanguard International Semiconductor Corporation Method of making nonvolatile memory having high capacitive coupling ratio
KR20030060139A (ko) * 2002-01-07 2003-07-16 삼성전자주식회사 스플리트 게이트형 비휘발성 메모리 소자 및 그 제조방법
KR100634162B1 (ko) 2002-05-15 2006-10-17 삼성전자주식회사 스플리트 게이트 메모리 장치 및 그 제조방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10270577A (ja) * 1997-03-26 1998-10-09 Seiko Epson Corp 半導体装置及び半導体装置の製造方法
JPH11307655A (ja) * 1998-04-21 1999-11-05 Samsung Electronics Co Ltd 非揮発性半導体素子の製造方法
JP2002151608A (ja) * 2000-09-20 2002-05-24 Silicon Storage Technology Inc 制御ゲートスペーサを有する一連の半導体メモリ浮動ゲートメモリセルを形成する自己調整方法及びそれにより形成されるメモリアレイ
JP2003100913A (ja) * 2001-09-19 2003-04-04 Silicon Storage Technology Inc 垂直制御ゲート側壁及び絶縁スペーサを有する浮動ゲートメモリセルの半導体メモリ配列を形成する自己整合方法とこれにより製造されたメモリ配列
JP2004200181A (ja) * 2002-06-21 2004-07-15 Oki Electric Ind Co Ltd 半導体記憶装置の製造方法

Also Published As

Publication number Publication date
US7256448B2 (en) 2007-08-14
US20060128098A1 (en) 2006-06-15
US20050208744A1 (en) 2005-09-22
KR20050093064A (ko) 2005-09-23
US7029974B2 (en) 2006-04-18
KR100546405B1 (ko) 2006-01-26
JP4837299B2 (ja) 2011-12-14

Similar Documents

Publication Publication Date Title
JP4837299B2 (ja) スプリットゲート型の不揮発性の半導体メモリ素子の製造方法
KR100539247B1 (ko) 스플릿 게이트형 비휘발성 반도체 메모리 소자 및 그제조방법
US6756633B2 (en) Semiconductor memory array of floating gate memory cells with horizontally oriented floating gate edges
US6952034B2 (en) Semiconductor memory array of floating gate memory cells with buried source line and floating gate
US8269266B2 (en) Semiconductor device and a method of manufacturing the same
US7238982B2 (en) Split gate type flash memory device and method for manufacturing same
US7074672B2 (en) Self aligned method of forming a semiconductor memory array of floating gate memory cells with buried bit-line and vertical word line transistor
US8148768B2 (en) Non-volatile memory cell with self aligned floating and erase gates, and method of making same
JP5035775B2 (ja) ソース側消去を伴うフローティングゲートメモリセルの半導体メモリアレイを形成する自己整合法及びこれによって形成されるメモリアレイ
JP5192636B2 (ja) スプリットゲート型フラッシュメモリ素子の製造方法
CN105122455A (zh) 具有自对准的浮栅和擦除栅的非易失性存储器单元及其制造方法
KR100621553B1 (ko) 비휘발성 메모리 소자 및 그 제조방법
JP4769425B2 (ja) 双方向性読出し／プログラム不揮発性浮遊ゲート・メモリセル及びその配列及び製造方法
US7196371B2 (en) Flash memory
KR100683389B1 (ko) 플래시 메모리의 셀 트랜지스터 및 그 제조 방법
CN112185815A (zh) 形成具有间隔物限定的浮栅和离散地形成的多晶硅栅的分裂栅闪存存储器单元的方法
KR100654359B1 (ko) 비휘발성 메모리 소자 제조 방법
JP2007194638A (ja) 不揮発性メモリ装置及びその製造方法
JP2009194221A (ja) 半導体装置およびその製造方法
KR20060062791A (ko) 비휘발성 메모리 소자 및 그 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070130

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101027

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110201

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110422

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110830

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110928

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141007

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees