JP2004186176A - Ｃｃｄイメージセンサ - Google Patents
Ｃｃｄイメージセンサ Download PDFInfo
- Publication number
- JP2004186176A JP2004186176A JP2002347723A JP2002347723A JP2004186176A JP 2004186176 A JP2004186176 A JP 2004186176A JP 2002347723 A JP2002347723 A JP 2002347723A JP 2002347723 A JP2002347723 A JP 2002347723A JP 2004186176 A JP2004186176 A JP 2004186176A
- Authority
- JP
- Japan
- Prior art keywords
- charge
- charge transfer
- image sensor
- diode
- transfer elements
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
- H04N25/713—Transfer or readout registers; Split readout registers or multiple readout registers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
- H04N25/44—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by partially reading an SSIS array
- H04N25/443—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by partially reading an SSIS array by reading pixels from selected 2D regions of the array, e.g. for windowing or digital zooming
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/701—Line sensors
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
【課題】電荷転送素子の製造プロセスの微細化を伴わずに、更なる画素の微小化を実現できるＣＣＤイメージセンサを提供する。
【解決手段】各電荷転送素子１０１ａ〜１０１ｄは、それぞれフォトダイオード列１０２ａ、１０２ｂから受け取った信号電荷を、各電荷転送素子に共通の出力ゲート１０３方向へ転送する。電荷検出容量部１０６は、各電荷転送素子１０１ａ〜１０１ｄによって転送された電荷を、相互に異なるタイミングで入力する。電荷検出容量部１０６に入力された電荷は、ソースフォロワ回路１０７から電圧信号として出力される。
【選択図】 図１
【解決手段】各電荷転送素子１０１ａ〜１０１ｄは、それぞれフォトダイオード列１０２ａ、１０２ｂから受け取った信号電荷を、各電荷転送素子に共通の出力ゲート１０３方向へ転送する。電荷検出容量部１０６は、各電荷転送素子１０１ａ〜１０１ｄによって転送された電荷を、相互に異なるタイミングで入力する。電荷検出容量部１０６に入力された電荷は、ソースフォロワ回路１０７から電圧信号として出力される。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、ＣＣＤイメージセンサに関し、更に詳しくは、複数の電荷転送素子からの信号電荷を、共通の電荷検出容量部に入力するＣＣＤイメージセンサに関する。
【０００２】
【従来の技術】
近年、電荷転送素子を使用したＣＣＤイメージセンサ等の画像入力装置（撮像装置）では、画素（フォトダイオードとも呼ぶ）の微小化や、高解像度化が進んでいる。画素の微小化に対応するために、電荷転送素子には、その製造プロセスの微細化が求められている。しかしながら、電荷転送素子の製造プロセスの微細化には費用や時間を要するため、ＣＣＤイメージセンサの画素の微小化の要求に対応して、即座に電荷転送素子の製造プロセスを微細化することは難しいというのが現状である。このため、従来では、以下に示す、文献名が特定できない公知技術を用い、電荷転送素子の微細化を伴わずに画素の微小化や画素数の増加（以下微小化とも呼ぶ）を実現してきた。
【０００３】
図１４は、画素の微小化以前の従来のＣＣＤイメージセンサの構成を示している。このＣＣＤイメージセンサ２００Ａは、シングルＣＣＤ方式を採用し、フォトダイオード列２０２の１列に対応して、１列の電荷転送素子２０１が設けられている。フォトダイオード列２０２の各フォトダイオードは、読出しゲート２１０を介して電荷転送素子２０１に電荷（画素信号）を出力する。
【０００４】
フォトダイオード列２０２には、例えば８μｍピッチでフォトダイオードが配置され、電荷転送素子２０１は、フォトダイオード列２０２のピッチに対応した製造プロセスで製造される。電荷転送素子２０１では、図示しない転送用電極に転送用信号を印加することで、フォトダイオードから出力された電荷が順次に出力ゲート２０３側へ転送される。出力ゲート２０３を通過した電荷は、電荷検出容量部２０６からソースフォロワ回路２０７を介して、ＣＣＤイメージセンサ２００Ａの出力信号として取り出される。
【０００５】
図１５は、画素の微小化のためデュアルＣＣＤ方式を採用する従来のＣＣＤイメージセンサの構成を示している。このＣＣＤイメージセンサ２００Ｂは、フォトダイオード列２０２の両側にそれぞれ電荷転送素子２０１ａ、２０１ｂを備える。フォトダイオード列２０２は、一方の電荷転送素子２０１ａに電荷を出力するフォトダイオードと、他方の電荷転送素子２０１ｂに電荷を出力するフォトダイオードとが、例えば４μｍピッチで交互に配置される。このとき、片側の電荷転送素子２０１ａ又は２０１ｂのピッチは、図１４示すＣＣＤイメージセンサ２００Ａと同じピッチにすることができる。
【０００６】
フォトダイオード列２０２から、各読出しゲート２１０を介して各電荷転送素子２０１ａ、２０１ｂに出力された電荷は、各電荷転送素子２０１ａ、２０１ｂによって転送され、共通の出力ゲート２０３に交互に入力する。出力ゲート２０３、電荷検出容量部２０６、及び、ソースフォロワ２０７を各電荷転送素子２０１ａ、２０１ｂに対応して個別に配置し、転送された電荷を個別に出力する構成を採用することもできるが、その場合には信号の出力側に信号切替器が必要となる。図１５に示すＣＣＤイメージセンサ２００Ｂでは、出力ゲート２０３を各電荷転送素子２０１ａ、２０１ｂに共通の出力ゲートとして構成することで、信号切替器を不要としている。
【０００７】
デュアルＣＣＤ方式のＣＣＤイメージセンサ２００Ｂでは、シングルＣＣＤ方式のＣＣＤイメージセンサ２００Ａと同じ製造プロセスで製造された同じ長さの電荷転送素子を使用して、シングルＣＣＤ方式のＣＣＤイメージセンサ２００Ａの２倍の画素数を得ることができる。つまり、デュアルＣＣＤ方式では、電荷転送素子の製造プロセスを微細化させることなく、シングルＣＣＤ方式の２倍の画素数が実現する。通常、製造プロセスの微細化でネックとなる部分は電荷転送素子の製造プロセスであり、フォトダイオードの製造プロセスの微細化は、それほど困難ではない。
【０００８】
図１６は、画素の微小化のため２画素構成のスタッガードフォトダイオード配列方式を採用する従来のＣＣＤイメージセンサの構成を示している。このＣＣＤイメージセンサ２００Ｃでは、第１及び第２のフォトダイオード列２０２ａ、２０２ｂのそれぞれに対応して、第１及び第２の電荷転送素子２０１ａ、２０１ｂが配置される。第１及び第２のフォトダイオード列２０２ａ、２０２ｂのフォトダイオードは、それぞれ相互に１／２ピッチずつずれて配置される。
【０００９】
スタッガードフォトダイオード配列方式のＣＣＤイメージセンサ２００Ｃは、２つのシングルＣＣＤ方式のＣＣＤイメージセンサ２００Ａ（図１４）を、フォトダイオード列２０２の位置が相互に１／２ピッチずれるように配置し、共通の出力ゲート２０３から信号を出力する構成を採用している。このような構成を採用することで、２画素構成のスタッガードフォトダイオード配列方式のＣＣＤイメージセンサ２００Ｃは、図１５に示すデュアルＣＣＤ方式のＣＣＤイメージセンサ２００Ｂと同様に、電荷転送素子の製造プロセスを微細化することなく、シングルＣＣＤ方式のＣＣＤイメージセンサ２００Ａの２倍の画素数を得ることができる。
【００１０】
デュアルＣＣＤ方式のＣＣＤイメージセンサ２００Ｂや、スタッガードフォトダイオード配列方式のＣＣＤイメージセンサ２００Ｃでは、同じ画素数を同じ時間に読み込む条件で、電荷転送素子に印加する転送用信号の周波数を、シングルＣＣＤ方式のＣＣＤイメージセンサ２００Ａの１／２の周波数にすることができ、ＥＭＩ（電磁干渉）対策が容易となる。更に、スタッガードフォトダイオード配列方式のＣＣＤイメージセンサ２００Ｃでは、デュアルＣＣＤ方式のＣＣＤイメージセンサ２００Ｂに比して、フォトダイオードのサイズを大きくとることが容易となり、Ｓ／Ｎ比が高くなる、或いは、ダイナミックレンジが広くなるというメリットがある。
【００１１】
図１７は、画素の微小化のため４画素構成のスタッガードフォトダイオード配列方式を採用する従来のＣＣＤイメージセンサの構成の一例を示し、図１８は、同様な方式の別例を示している。これらのＣＣＤイメージセンサ２００Ｄ（図１７）、２００Ｅ（図１８）では、互いに１／４ピッチだけずらして配置される４列のフォトダイオード列２０２ａ、２０２ｂ、２０２ｃ、２０２ｄを備え、図１５又は図１６に示すＣＣＤイメージセンサの更に２倍の画素数を実現する。
【００１２】
図１７に示すＣＣＤイメージセンサ２００Ｄは、２列の電荷転送素子２０１ａ、２０１ｂを備える。第１及び第２のフォトダイオード列２０２ａ及び２０２ｂは、一方の電荷転送素子２０１ａを共有し、第３及び第４のフォトダイオード列２０２ｃ及び２０２ｄは、他方の電荷転送素子２０１ｂを共有する。このＣＣＤイメージセンサ２００Ｄでは、同じ電荷転送素子２０１ａ、２０１ｂを共有するフォトダイオード列のうち、一方のフォトダイオード列が電荷を電荷転送素子に出力するときには、言い換えると、一方のフォトダイオード列が電荷転送素子を使用するときには、他方のフォトダイオード列の電荷は、電荷排出手段２２３ａ〜２２３ｃにより外部に排出される。例えば、第１及び第４のフォトダイオード列２０２ａ、２０２ｄが電荷転送素子２０１ａ、２０１ｂを使用するときには、第２及び第３のフォトダイオード列２０２ｂ、２０２ｃの電荷は電荷排出手段２２３ｂにより外部に排出される。このＣＣＤイメージセンサ２００Ｄでは、全てのフォトダイオード列２０２ａ〜２０２ｄの電荷を、２回に分けて出力する。
【００１３】
図１８に示すＣＣＤイメージセンサ２００Ｅは、２つのデュアルＣＣＤ方式のＣＣＤイメージセンサの出力信号を、信号切替器２１４により切り替えて出力する構成を有する。このＣＣＤイメージセンサ２００Ｅでは、第１及び第２のフォトダイオード２０２ａ、２０２ｂの何れか一方の電荷と、第３及び第４のフォトダイオード列２０２ｃ、２０２ｄの何れか一方の電荷とが、同じタイミングで、それぞれに対応する電荷検出容量部２０６ａ、２０６ｂに入力する。このため、信号切替器２１４が必要となるが、全てのフォトダイオード列２０２ａ〜２０２ｄの電荷を２回に分けて出力する必要がないため、図１７に示すＣＣＤイメージセンサ２００Ｄに比して、信号出力に要する時間を短縮することができる。
【００１４】
上記のように、４画素構成のスタッガードフォトダイオード配列方式のＣＣＤイメージセンサでは、画素数を増加するには有効であるが、フォトダイオードからの電荷を２回に分けて出力する（図１７）、或いは、信号切替器２１４によって出力信号を切り替える（図１８）必要があった。これは、４列の電荷転送素子のそれぞれによって転送された電荷を、共通の電荷検出容量部に入力できなかったからである。
【００１５】
ここで、３以上の電荷転送素子のそれぞれによって転送された電荷を、共通の電荷検出容量部から出力できる技術としては、特開平１０−２３３８８３号公報（特許文献１）に記載の技術が知られている。この技術では、ＲＧＢの３色に対応した３列のフォトダイオード列の電荷を、共通の電荷検出容量部から出力する構成を採用し、各色に対応する信号を共通の出力アンプで増幅して、カラー画像におけるリニアリティ誤差を低減している。
【００１６】
【特許文献１】
特開平１０−２３３８８３号公報
【００１７】
図１９は、特許文献１に記載されたカラーＣＣＤ撮像素子の構成を示している。このカラーＣＣＤ撮像素子３００は、Ｒ、Ｇ、Ｂの各色に対応した、フォトダイオード３１２（Ｒ、Ｇ、Ｂ）ＣＣＤシフトレジスタ（電荷転送素子）３１０（Ｒ、Ｇ、Ｂ）、及び、出力ゲート３１３（Ｒ、Ｇ、Ｂ）を備える。各フォトダイオード３１２（Ｒ、Ｇ、Ｂ）で生成された電荷は、ＣＣＤシフトレジスタ３１０（Ｒ、Ｇ、Ｂ）によって順次に出力ゲート３１３（Ｒ、Ｇ、Ｂ）側に転送される。
【００１８】
各ＣＣＤシフトレジスタ３１０（Ｒ、Ｇ、Ｂ）には、２相駆動の転送用信号（φ１、φ２）が共通に印加され、各出力ゲート３１３（Ｒ、Ｇ、Ｂ）には、個別のゲート制御信号（Ｒｏｇ、Ｇｏｇ、Ｂｏｇ）が印加される。各色に共通のフローティングソース（電荷検出容量部）３１４には、出力ゲート３１３（Ｒ、Ｇ、Ｂ）の何れかを通過した電荷が入力する。フローティングソース３１４に入力した電荷は、ソースフォロワ回路３１８を介して、図示しないアンプに向けて出力され、各色に対応する信号を、信号切替器を用いることなく共通の出力アンプで増幅でき、カラー画像におけるリニアリティ誤差を低減している。
【００１９】
【発明が解決しようとする課題】
しかし、特許文献１に記載の技術では、フォトダイオードの配列がシングルＣＣＤ方式（図１４）と同様の配列であるために、画素の高密度化に対応することができないという問題がある。また、特に複数の電荷転送素子によって転送された電荷を共通の電荷検出容量部に入力する際に、各電荷転送素子から電荷検出容量部までの出力ゲート直下の電荷合流部（絞り込み部）において、チャネル長が長くなることにより、電荷の流れが悪くなるという問題が発生するが、この点の対策については記載されていない。
【００２０】
一般に、複数の電荷転送素子によって転送された電荷を、共通の電荷検出容量部から出力する場合には、各電荷転送素子によって転送された電荷が回り込んで混合しないように、出力ゲート直下の所定位置までＰ＋拡散層が形成され、出力ゲート直下においても電荷転送素子が素子分離される手法が採用される。この手法によると、電荷合流部（絞り込み部）では、電荷検出容量側に進むにつれて、その幅が狭くなるため、Ｐ＋拡散層によって電荷の通り道が狭くなり、Ｐ＋拡散層同士が接近して、峡チャネル効果が発生するという問題が発生する。峡チャネル効果が発生すると、その部分の電位が低くなり、電荷の移動速度が低下する。
【００２１】
本発明は、上記従来のＣＣＤイメージセンサにおける問題を解消し、電荷転送素子の製造プロセスを微細化することなく、画素を高密度化できるＣＣＤイメージセンサであって、出力ゲート直下においてチャネル長が長いことによる電荷の流れの悪化を改善できるＣＣＤイメージセンサを提供することを目的とする。
【００２２】
また、本発明は、出力ゲート直下において素子分離によって発生する峡チャネルを防止し、電荷の移動速度の低下を低減できるＣＣＤイメージセンサを提供することを目的とする。
【００２３】
【課題を解決するための手段】
上記目的を達成するために、本発明の第１の視点のＣＣＤイメージセンサは、それぞれが列方向に信号電荷を転送する４つ以上の電荷転送素子と、該電荷転送素子から、該電荷転送素子に共通の出力ゲートを介して、相互に異なるタイミングで信号電荷を入力する電荷検出容量部と、該電荷検出容量部の信号電荷量を検出する電荷量検出部とを備えることを特徴とする。
【００２４】
本発明の第１の視点のＣＣＤイメージセンサでは、４つ以上の電荷転送素子によって転送された電荷が、相互に異なるタイミングで各電荷転送素子に共通の出力ゲートを通過し、各電荷転送素子に共通の電荷検出容量部に入力する。電荷検出容量部に入力した電荷の電荷量は、例えばソースフォロワ回路として構成される電荷量検出部によって検出され、ＣＣＤイメージセンサの出力信号として出力される。この場合、４つ以上の電荷転送素子のそれぞれに対応して、サイズを縮小したフォトダイオードを配置すれば、電荷転送素子の製造プロセスを微細化することなく、画素の微小化に対応することができる。
４つ以上の電荷転送素子を有する従来のＣＣＤイメージセンサでは、例えば、それぞれ２列の電荷転送素子によって転送された電荷を、別個の電荷検出容量部に入力し、画像出力信号を信号切替器で切り替えて出力していた。この場合、異なる電荷検出容量部を使用する場合には、各電荷検出容量部に入力した電荷の量が同じであっても、電荷検出容量部の感度やリセット雑音のばらつき等により、画像出力信号の電圧値が異なる値になることがあり、そのばらつきが、画像の再現性に悪影響を与えていた。本発明では、信号切替器を不要とし、各電荷転送素子によって転送された電荷を、同じ電荷検出容量部に入力するため、画像の再現性が良好となる。
【００２５】
本発明の第１の視点のＣＣＤイメージセンサは、隣接する一対の電荷転送素子の間に延び、該一対の電荷転送素子の一方及び他方に信号電荷を供給するフォトダイオードが交互に配設されるダイオード列を備える構成を採用することができる。この場合、一対の電荷転送素子と、ダイオード列とに注目すると、その構成は、フォトダイオードの両側で信号電荷を転送するデュアルＣＣＤ方式と同様な構成となる。このようにフォトダイオードを配置することで、電荷転送素子の製造プロセスを微細化することなく、画素の微小化が可能となる。
【００２６】
上記ＣＣＤイメージセンサでは、一対の電荷転送素子の間に延びるダイオード列と、別の一対の電荷転送素子の間に延びるダイオード列とでは、フォトダイオードの配列が相互にずれていることが好ましい。
ＣＣＤイメージセンサには、電荷転送素子が４つ以上が配置されることから、２つ以上のデュアルＣＣＤ方式と同様な構成を含ませることができる。この場合、各ダイオード列内のフォトダイオードの配置位置を、フォトダイオードの配列方向に相互にずらして配置すると、更なる画素の高密度化が実現できる。
【００２７】
本発明の第１の視点のＣＣＤイメージセンサは、隣接する一対の電荷転送素子の間に延び、該一対の電荷転送素子の一方及び他方に信号電荷を供給する２つのダイオード列を備え、該２つのダイオード列におけるフォトダイオードの配列は相互に１／２ピッチずれている構成を採用することができる。この場合、一対の電荷転送素子と、２つのダイオード列とに注目すると、その構成は、２画素構成のスタッガードフォトダイオード配列方式と同様な構成となる。この場合にも、電荷転送素子の製造プロセスを微細化することなく画素の微小化が可能となる。
【００２８】
上記ＣＣＤイメージセンサでは、一対の電荷転送素子の間に延びる２つのダイオード列と、別の一対の電荷転送素子の間に延びる２つのダイオード列とでは、フォトダイオードの配列が相互にずれていることが好ましい。
ＣＣＤイメージセンサには、電荷転送素子が４以上が配置されることから、２以上の２画素構成のスタッガードフォトダイオード配列方式と同様な構成を含ませることができる。この場合にも、各ダイオード列内のフォトダイオードの配置位置を、フォトダイオードの配列方向に相互にずらして配置すると、更なる画素の高密度化が実現できる。
【００２９】
本発明の第２の視点のＣＣＤイメージセンサは、それぞれが列方向に信号電荷を転送する第１〜第３の電荷転送素子と、前記第１の電荷転送素子と第２の電荷転送素子との間に延び、前記第１の電荷転送素子に信号電荷を供給するフォトダイオードと前記第２の電荷転送素子に信号電荷を供給するフォトダイオードとが交互に配設される第１のダイオード列と、前記第２の電荷転送素子と前記第３の電荷転送素子との間に延び、前記第２の電荷転送素子に信号電荷を供給するフォトダイオードと前記第３の電荷転送素子に信号電荷を供給するフォトダイオードとが交互に配設される第２のダイオード列と、前記第１〜第３の電荷転送素子から、該第１〜第３の電荷転送素子に共通の出力ゲートを介して、相互に異なるタイミングで信号電荷を入力する電荷検出容量部と、該電荷検出容量部の信号電荷量を検出する電荷量検出部とを備えることを特徴とする。
【００３０】
本発明の第２の視点のＣＣＤイメージセンサでは、第１のダイオード列が、第１の電荷転送素子と、第２の電荷転送素子との間に配置され、第２のダイオード列が、第２の電荷転送素子と、第３の電荷転送素子との間に配置される。第１のダイオード列には、第１の電荷転送素子に電荷を供給するフォトダイオードと、第２の電荷転送素子に電荷を供給するフォトダイオードとが交互に配置され、第２のダイオード列には、第２の電荷転送素子に電荷を供給するフォトダイオードと、第３の電荷転送素子に電荷を供給するフォトダイオードとが交互に配置される。第１〜第３の電荷転送素子によって転送された電荷は、相互に異なるタイミングで各電荷転送素子に共通の出力ゲートを通過し、各電荷転送素子に共通の電荷検出容量部に入力する。電荷検出容量部に入力した電荷の電荷量は、例えばソースフォロワ回路として構成される電荷量検出部によって検出され、ＣＣＤイメージセンサの出力信号として出力される。この場合、第１及び第２のダイオード列に、サイズ（面積）を縮小したフォトダイオードを配置することで、更なる画素の微小化に対応することができる。
【００３１】
本発明の第３の視点のＣＣＤイメージセンサは、相互に平行に延び、フォトダイオードが列状に配設された第１及び第２のダイオード列であって、フォトダイオードの配列が相互に１／２ピッチずれて配設された第１及び第２のダイオード列と、前記第１のダイオード列の奇数番目及び偶数番目のフォトダイオードからそれぞれ受け取った電荷を転送する第１及び第２の電荷転送素子と、前記第２のダイオード列の奇数番目及び偶数番目のフォトダイオードからそれぞれ受け取った電荷を転送する第３及び第４の電荷転送素子と、前記第１〜第４の電荷転送素子から、相互に異なるタイミングで信号電荷を入力する電荷検出容量部と、前記電荷検出容量部の電荷量を検出する電荷量検出部とを備えることを特徴とする。
【００３２】
本発明の第３の視点のＣＣＤイメージセンサでは、第１のダイオード列が、第１の電荷転送素子と第２の電荷転送素子の間に配置され、第２のダイオード列が、第３の電荷転送素子と第４の電荷転送素子の間に配置される。第１のダイオード列に配置されるフォトダイオードと、第２のダイオード列に配置されるフォトダイオードとは、フォトダイオードの配列方向に相互に１／２ピッチずれている。第１のダイオード列に配置されるフォトダイオードのうち、例えば出力ゲート側から数えて、奇数番目のフォトダイオードは第１の電荷転送素子に電荷を供給し、偶数番目のフォトダイオードは第２の電荷転送素子に電荷を供給する。第２のダイオード列に配置されるフォトダイオードのうち、例えば出力ゲート側から数えて、奇数番目のフォトダイオードは第３の電荷転送素子に電荷を供給し、偶数番目のフォトダイオードは第４の電荷転送素子に電荷を供給する。第１〜第４の電荷転送素子によって転送された電荷は、相互に異なるタイミングで各電荷転送素子に共通の出力ゲートを通過し、各電荷転送素子に共通の電荷検出容量部に入力する。電荷検出容量部に入力した電荷の電荷量は、例えばソースフォロワ回路として構成される電荷量検出部によって検出され、ＣＣＤイメージセンサの出力信号として出力される。この場合、第１及び第２のダイオード列に、サイズを縮小したフォトダイオードを配置することで、電荷転送素子の製造プロセスを微細化することなく、更なる画素の微小化に対応することができる。
【００３３】
本発明の第４の視点のＣＣＤＤイメージセンサは、相互に平行に延び、フォトダイオードが列状に配設された第１及び第２のダイオード列であって、フォトダイオードの配列が相互に１／２ピッチずれて配設された第１及び第２のダイオード列と、相互に平行に延び、フォトダイオードが列状に配設された第３及び第４のダイオード列であって、前記第１及び第２のダイオード列と配列がそれぞれ１／４ピッチずれて配設された第３及び第４のダイオード列と、前記第１〜第４のダイオード列からそれぞれ受け取った電荷を転送する第１〜第４の電荷転送素子と、前記第１〜第４の電荷転送素子から、相互に異なるタイミングで信号電荷を入力する電荷検出容量部と、前記電荷検出容量部の電荷量を検出する電荷量検出部とを備えることを特徴とする。
【００３４】
本発明の第４の視点のＣＣＤイメージセンサでは、第１及び第２のダイオード列が、第１の電荷転送素子と第２の電荷転送素子の間に配置され、第３及び第４のダイオード列が、第３の電荷転送素子と第４の電荷転送素子の間に配置される。第１のダイオード列には、第１の電荷転送素子に電荷を供給するフォトダイオードが配置され、第２のダイオード列には、第２の電荷転送素子に電荷を供給するフォトダイオードが配置される。第１のダイオード列のフォトダイオードと、第２のダイオード列のフォトダイオードとは、その配置がフォトダイオードの配列方向に相互に１／２ピッチずれている。第３のダイオード列には、第３の電荷転送素子に電荷を供給するフォトダイオードが配置され、第４のダイオード列には、第４の電荷転送素子に電荷を供給するフォトダイオードが配置される。第３のダイオード列のフォトダイオードと、第４のダイオード列のフォトダイオードとは、その配置がフォトダイオードの配列方向に相互に１／２ピッチずれており、第１のダイオード列のフォトダイオードと、第３のダイオード列のフォトダイオードとは、その配置がフォトダイオードの配列方向に相互に１／４ピッチずれている。第１〜第４の電荷転送素子によって転送された電荷は、相互に異なるタイミングで各電荷転送素子に共通の出力ゲートを通過し、各電荷転送素子に共通の電荷検出容量部に入力する。電荷検出容量部に入力した電荷の電荷量は、例えばソースフォロワ回路として構成される電荷量検出部によって検出され、ＣＣＤイメージセンサの出力信号として出力される。この場合、第１及び第２のダイオード列に、サイズを縮小したフォトダイオードを配置することで、電荷転送素子の製造プロセスを微細化することなく、更なる画素の微小化に対応することができる。
【００３５】
本発明の第５の視点のＣＣＤイメージセンサは、相互に平行に延び、フォトダイオードが列状に配設された第１及び第２のダイオード列であって、フォトダイオードの配列が相互に１／２ピッチずれて配設された第１及び第２のダイオード列と、前記第１及び第２のダイオード列と平行に延び、フォトダイオードが列状に配設された第３のダイオード列であって、前記第１及び第２のダイオード列の２倍のピッチを有する第３のダイオード列と、前記第１〜第３のダイオード列からそれぞれ受け取った電荷を転送する第１〜第３の電荷転送素子と、前記第１〜第３の電荷転送素子から、相互に異なるタイミングで信号電荷を入力する電荷検出容量部と、前記電荷検出容量部の電荷量を検出する電荷量検出部とを備えることを特徴とする。
【００３６】
本発明の第５の視点のＣＣＤイメージセンサでは、第１及び第２のダイオード列が、第１の電荷転送素子と第２の電荷転送素子の間に配置され、第３のダイオード列が、第３の電荷転送素子に対応して配置される。第１のダイオード列には、第１の電荷転送素子に電荷を供給するフォトダイオードが配置され、第２のダイオード列には、第２の電荷転送素子に電荷を供給するフォトダイオードが配置される。第１のダイオード列のフォトダイオードと、第２のダイオード列のフォトダイオードとは、その配置がフォトダイオードの配列方向に相互に１／２ピッチずれている。第３のダイオード列には、第３の電荷転送素子に電荷を供給するフォトダイオードが配置される。第３のダイオード列のフォトダイオードは、第１及び第２のダイオード列のフォトダイオードよりもサイズの大きな（集光面積が大きい）フォトダイオードとして構成され、その配列のピッチは、第１及び第２のダイオード列におけるフォトダイオードのピッチよりも長いピッチに設定される。第１〜第３の電荷転送素子によって転送された電荷は、相互に異なるタイミングで各電荷転送素子に共通の出力ゲートを通過し、各電荷転送素子に共通の電荷検出容量部に入力する。電荷検出容量部に入力した電荷の電荷量は、例えばソースフォロワ回路として構成される電荷量検出部によって検出され、ＣＣＤイメージセンサの出力信号として出力される。この場合、高解像度が要求されるイメージの読み取りに際しては、第１及び第２のダイオード列からの信号電荷による出力信号を使用し、低解像度でのイメージの読み取りに際しては、第３のダイオード列からの信号電荷による出力信号を使用することができる。このように、イメージの読み取りに要求される解像度に応じて、高解像度、又は、低解像度を切り替えて使用することができる。
【００３７】
本発明の第５の視点のＣＣＤイメージセンサでは、前記第１及び第２のダイオード列からの信号電荷を排出する第１の電荷排出部と、前記第３のダイオード列からの信号電荷を排出する第２の電荷排出部とを更に備え、前記第１の電荷排出部と第２の電荷排出部の何れか一方を活性化させることが好ましい。
電荷排出部は、信号電荷が出力ゲートを通過し、電荷検出容量部に入力しないように、信号電荷を外部に排出する。第１の電荷排出部は、第１及び第２のダイオード列に対応して、第１及び第２のダイオード列から、出力ゲートまでの間に設けられる。第２の電荷排出部は、第３のダイオード列に対応して、第３のダイオード列から、出力ゲートまでの間に設けられる。第１及び第２の電化排出部は、何れか一方が活性化され、出力信号として使用されないダイオード列からの信号電荷を外部に排出する。これにより、イメージの読み取りに要求される解像度に応じて、高解像度、又は、低解像度を切り替えて使用することができる。
【００３８】
本発明のＣＣＤイメージセンサでは、前記出力ゲートを、信号電荷転送方向に配設された３段のゲート電極で構成することが好ましい。
出力ゲートの電荷転送素子側に比して、電荷検出容量部側の面積が狭いときには、チャネル長が長く、チャネル幅が狭くなるため、出力ゲートの直下において電荷の流れが悪くなる。出力ゲートを電荷転送素子側から電荷検出容量部側に向けた３段の電極で構成し、電荷検出容量部側の電極に印加する電圧を、出力ゲート側の電極に印加する電圧よりも高く設定することで、電荷検出容量部側に向けて高くなる出力ゲート直下のポテンシャルの階段状の傾斜の段数を増やすことができ、電荷の移動がスムーズになる。
【００３９】
本発明にＣＣＤイメージセンサでは、前記３段のうち中段のゲート電極は、前段のゲート電極側に突出する突出部を有することが好ましい。
例えば、隣接する２つの電荷転送素子が出力ゲート直下で合流する部分に対応して、電荷転送素子側から見て出力ゲートの初段を構成する電極に切り込み部を設け、その切り込み部に対応して、初段に後続する次段（中段）に突出部を設ける。その突出部の直下では、初段の電極の直下よりもポテンシャルが高くなって、一方の電荷転送素子によって転送された信号電荷と、他の電荷転送素子によって転送された電荷との混合が防止でき、２つの電荷転送素子間の素子分離がなされる。
【００４０】
本発明の第６の視点のＣＣＤイメージセンサは、それぞれが列方向に信号電荷を転送する複数の電荷転送素子と、前記電荷転送素子から、該電荷転送素子に共通の出力ゲートを介して、相互に異なるタイミングで信号電荷を入力する電荷検出容量部と、該電荷検出容量部の信号電荷量を検出する電荷量検出部とを備えるイメージセンサにおいて、前記出力ゲートは、信号電荷転送方向に配設された複数段のゲート電極から成り、２段目以降の１つのゲート電極は、前段のゲート電極側に突出する突出部を有することを特徴とする。
【００４１】
本発明の第６の視点のＣＣＤイメージセンサでは、複数の電荷転送素子によって転送された電荷が、相互に異なるタイミングで各電荷転送素子に共通の出力ゲートを通過し、各電荷転送素子に共通の電荷検出容量部に入力する。出力ゲートは、少なくとも２つの電極で構成され、電荷転送素子側から見て２段目以降の電極のうちの少なくとも１つは、その前段を構成する電極に突き出す突出部を有する。この場合、例えば、隣接する２つの電荷転送素子が出力ゲート直下で合流する部分に対応して、電荷転送素子側から見て出力ゲートの初段を構成する電極に切り込み部を設け、その切り込み部に対応して、初段に後続する次段に突出部を設けることで、その突出部の直下では、初段の電極の直下よりもポテンシャルが高くなって、２つの電荷転送素子間の素子分離がなされる。これにより、一方の電荷転送素子によって転送された信号電荷と、他の電荷転送素子によって転送された電荷との混合を防止することができる。
【００４２】
本発明の第６の視点のＣＣＤイメージセンサでは、前記出力ゲートが、３段のゲート電極を有することが好ましい。この場合、電荷検出容量部側の電極に印加する電圧を、電荷転送素子側の電極に印加する電圧よりも高く設定することで、出力ゲート直下のポテンシャルの階段状の傾斜の段数を増やすことができ、電荷転送素子から電荷検出容量部に向かう電荷の流れがスムーズになる。
【００４３】
本発明の第６の視点のＣＣＤイメージセンサでは、２段目のゲート電極における突出部が、２つの隣接する電荷転送素子の間に対応する平面位置に形成され、３段目のゲート電極における突出部が、前記電荷検出容量部の中央部に対応する平面位置に形成されることが好ましい。
隣接する２つの電荷転送素子が出力ゲート直下で合流する部分に対応して、電荷転送素子側から見て出力ゲートの１段目を構成する電極に例えば切り込み部を設け、その切り込み部に対応して、２段目の電極に突出部を設けることで、その突出部の直下では、１段目の電極の直下よりもポテンシャルが高くなって、隣接する２つの電荷転送素子間の素子分離がなされる。また、電荷検出容量部に向かって信号電荷が流れやすくするため、２段目の電極における電荷検出容量部の中央部に対応する位置に例えば切り込み部を設け、その２段目の電極の切り込み部に対応して、３段目の電極に突出部を設けることで、信号電荷の電荷検出容量部の中央に向かう流れをスムーズにすることができる。
【００４４】
【発明の実施の形態】
以下、図面を参照し、本発明の実施形態例を詳細に説明する。図１は、本発明の第１実施形態例のＣＣＤイメージセンサを平面的に示している。このＣＣＤイメージセンサ１００Ａは、４列の電荷転送素子１０１ａ、１０１ｂ、１０１ｃ、１０１ｄ、２列のフォトダイオード列１０２ａ、１０２ｂ、各電荷転送素子に共通の出力ゲート１０３、リセットゲート１０４、ドレイン１０５、電荷検出容量部（フローティングソース）１０６、及び、ソースフォロワ回路１０７を備える。
【００４５】
各電荷転送素子１０１ａ〜１０１ｄ及び各フォトダイオード列１０２ａ、１０２ｂは、それぞれ同様な構成を有する。各電荷転送素子１０１ａ〜１０１ｄと各フォトダイオード列１０２ａ、１０２ｂの間には、読出しゲート１１０が配置される。各フォトダイオード列１０２ａ、１０２ｂには、入射した光に基づいて電荷（画素信号）を生成するフォトダイオードが等間隔で配置される。各電荷転送素子１０１ａ〜１０１ｄは、例えば２相駆動の転送用信号が図示しない転送用電極に印加されることで、フォトダイオード列１０２ａ、１０２ｂで生成された電荷を出力ゲート１３０側に転送する。出力ゲート１０３は、各電荷転送素子１０１ａ〜１０１ｄによって転送された電荷を、電荷検出容量部１０６に出力する。
【００４６】
電荷検出容量部１０６は、入力した電荷に応じた電位を、ソースフォロワ回路１０７に与える。ソースフォロワ回路１０７は、２つのＭＯＳトランジスタ１１２ａ、１１２ｂにより構成され、電荷検出容量部１０６に入力した電荷を電圧信号に変換して画素出力信号を生成し、図示しないアンプ等に向けて出力する。リセットゲート１０４は、リセット信号に応答して、電源Ｖｄｄに接続されたドレイン１０５と電荷検出容量部１０６とを同電位にし、電荷検出容量部１０６に入力した電荷をリセットする。
【００４７】
図２は、図１の電荷転送素子１０１ａの縦断面（Ｙ−Ｙ’断面）を示している。電荷転送素子１０１ａは、Ｐ型基板１１６上に形成され、Ｎ型ウェル１１３と、Ｎ型ウェル１１３よりもキャリア濃度が低いＮ−ウェル１１７とを有する。電荷転送素子１０１ａは、同図中矢印で示す電荷転送方向に電荷を転送する。なお、Ｐ型基板１１６表面には絶縁膜が形成されており、転送用電極１２０には、転送用信号を入力するための一対の配線が形成されているが、同図では、これらを省略して図示している。
【００４８】
電荷転送素子１０１ａでは、同じ信号配線に接続され、対を成す電極１２０ａ、１２０ｂにより構成される転送用電極１２０が、電荷転送方向に多数並んで配置される。出力ゲート１０３側から数えて、奇数番目の転送用電極１２０と、偶数番目の転送用電極１２０とには、異なる信号配線が接続され、例えば奇数番目の転送用電極１２０には転送用信号φ３が印加され、偶数番目の転送用電極１２０には転送用信号φ４が印加される。転送用電極１２０ａの直下には、Ｎ−ウェル１１７が形成されており、転送用電極１２０ａ直下のポテンシャルは、同じ電位が与えられる対の転送電極１２０ｂの直下のポテンシャルに比して、キャリア濃度の差に応じて高くなっている。このため、同じ転送用信号が印加される転送用電極１２０の直下では、電荷転送方向側のポテンシャルが常に低くなって、電荷転送方向への電荷の移動がスムーズに行われる。
【００４９】
図１に戻り、第１のフォトダイオード列１０２ａ内に配列されるフォトダイオードと、第２のフォトダイオード列１０２ｂ内に配列されるフォトダイオードとは、そのピッチが互いに半ピッチだけずれて配置される。各フォトダイオード列１０２ａ、１０２ｂには、読出しゲート１１０を介して、第１又は第３の電荷素子列１０１ａ、１０１ｃに電荷を出力するフォトダイオードと、第２又は第４の電荷素子列１０１ｂ、１０１ｄに電荷を出力するフォトダイオードとが交互に配置される。同図では、各フォトダイオード列１０２ａ、１０２ｂが電荷を出力する方向を、矢印で示している。第１及び第２のフォトダイオード１０２ａ、１０２ｂから、それぞれ第１若しくは第２の電荷転送素子１０１ａ、１０２ｂ、又は、第３若しくは第４の電荷転送素子１０１ｃ、１０１ｄに振り分けられて出力された電荷は、各電荷転送素子１０１ａ〜１０１ｄの転送用電極１２０（図２）に印加する転送用信号によって、各転送素子列１０１ａ〜１０１ｄに共通の出力ゲート１０３側に順次に転送される。
【００５０】
図３は、図１のＸ１−Ｘ１’断面を示し、図４は、図１のＸ２−Ｘ２’断面を示している。第１及び第２の電荷転送素子１０１ａ、１０１ｂ、並びに、フォトダイオード列１０２ａは、他の電荷転送素子及びフォトダイオード列とともに、同じＰ型基板１１６上に形成される。フォトダイオード列１０２ａは、フォトダイオードＮ型ウェル１１８とその上層に形成されたＰ型拡散層１１９とを有し、光が入射することで、入射した光のエネルギーに比例した量の電荷を生成する。フォトダイオード列１０２ａと、第１及び第２の電荷転送素子１０１ａ、１０１ｂの何れか一方との間、及び、電荷転送素子１０１ａ、１０１ｂの外側（フォトダイオード列１０２ａと反対側）には、図３及び図４に示すように、電荷の移動を阻止するための、Ｐ＋拡散層として構成されるＰ＋チャネルストッパ１１５が形成される。
【００５１】
読出しゲート１１０は、読出しゲート信号が印加されると、その直下のＰ型基板１１６表面のポテンシャルを上げ、フォトダイオード列１０２ａで生成された電荷を、第１又は第２の電荷転送素子１０１ａ、１０１ｂに出力する。フォトダイオード１０２ａで生成される電荷は、例えば、図３では、Ｐ＋チャネルストッパ１１５が形成されない側の読出しゲート１１０を介して第１の電荷転送素子１０１ａ側に出力され、図４では、Ｐ＋チャネルストッパ１１５が形成されない側の読出しゲート１１０を介して第２の電荷転送素子１０１ｂ側に出力される。同じフォトダイオードを挟んで対向する各電荷転送素子１０１ａ、１０１ｂの転送用電極１２０には、転送用信号φ３、φ４が印加され、転送用信号φ３、φ４は、相互に位相が反転した（位相が半周期ずれた）２相駆動の信号として構成される。
【００５２】
図５は、図１の領域Ａを拡大して示しており、図６は、図５の基板下層側を示している。また、図７は、図５のＺ−Ｚ’断面を示している。図５に示すように、出力ゲート１０３は、例えば第１層又は第２層のポリシリコンで形成される３つの電極１０３ａ、１０３ｂ、１０３ｃで構成される。第１及び第２の電荷転送素子１０１ａ、１０１ｂでは、それぞれの転送用電極１２０に、転送用信号φ３、φ４が印加されて電荷が移動し、第３及び第４の電荷転送素子１０１ｃ、１０１ｄでは、それぞれの転送用電極１２０に、転送用信号φ１、φ２が印加されて電荷が移動する。出力ゲート１３０は、各電荷転送素子１０１ａ〜１０１ｄによって転送された電荷を電荷検出容量部１０６に入力する。
【００５３】
図６に示すように、図１に示す領域Ａの下層側では、各電荷転送素子１０１ａ〜１０１ｄの間に、素子分離のためのＰ＋チャネルストッパ１１５が形成される。同図中に点線で示す出力ゲート１３０の直下では、電荷素子列側から見て１段目の出力ゲート電極１３０ａ、及び、２段目の出力ゲート電極１３０ｂの一部に対応する位置まで、Ｐ＋チャネルストッパ１１５が形成される。出力ゲート電極１３０ｂの一部に対応する位置まで、Ｐ＋チャネルストッパ１１５を形成することで、１つの電荷転送素子から転送された電荷が、他の電荷転送素子に侵入することを防止する。
【００５４】
図７に示すように、出力ゲート１０３は、３つの出力ゲート電極１３０ａ、１３０ｂ、１３０ｃと、Ｐ型基板１１６上に形成されたＮ型ウェル１１３とを含む。各出力ゲート電極１３０ａ〜１３０ｃは、相互に電位が異なるように所定電圧が印加され、各出力ゲート電極１３０ａ〜１３０ｃに印加される所定電圧は、電荷転送素子１０１ａ〜１０１ｄ側から電荷検出容量部１０６側に向けて順次に電圧が高くなるように設定される。これにより、各電荷転送素子１０１ａ〜１０１ｄにより転送された電荷が、電荷検出容量部１０６に向かって流れ易くなる。
【００５５】
図８は、ＣＣＤイメージセンサ１００Ａの各部に印加する信号をタイミングチャートとして示している。各電荷転送素子１０１ａ〜１０１ｄでは、２相駆動の転送用信号φ１、φ２、又は、転送用信号φ３、φ４により、電荷が出力ゲート１０３側に転送される。転送用信号φ１〜φ４は、各電荷転送素子１０１ａ〜１０１ｄによって転送された電荷が、互いに異なるタイミングで出力ゲート１０３を通過して電荷検出容量部１０６に入力するような信号として構成される。
【００５６】
各電荷転送素子１０１ａ〜１０１ｄでは、転送用信号φ１〜φ４の立ち下がり時に、電荷が出力ゲート１０３側に転送される。図８に示すように、転送用信号φ１とφ２とは、周期が同じで位相が反転した信号として構成され、転送用信号φ３とφ４とは、転送用信号φ１、φ２と同じ周期で、互いの位相が反転した信号として構成される。転送用信号φ１とφ３、及び、転送用信号φ２とφ４とは、互いの位相がそれぞれ１／４周期ずつずれている。このため、転送用信号φ１〜φ４の１周期に相当する期間内に、各電荷転送素子１０１ａ〜１０１ｄは、１回だけ、電荷を電荷検出容量部１０６側に出力する。リセット信号φＲは、転送用信号φ１〜φ４の１周期に相当する期間内に、４つのパルスを有する。
【００５７】
例えば、図８中に示す時刻ｔ１では、リセット信号φＲのリセットパルスによって、ドレイン１０５（図５）と電荷検出容量部１０６とが同電位になり、時刻ｔ１直前に電荷検出容量部１０６に入力した、電荷転送素子１０１ｂから転送された電荷がリセットされて、出力信号の電位は高くなる。時刻ｔ２では、リセット信号φＲのパルスが立ち下がり、出力信号が初期電位に落ち着く。時刻ｔ３で、転送用信号φ１が立ち下がると、電荷転送素子１０１ｄによって転送された電荷が、電荷検出容量部１０６に入力する。出力信号は、電荷検出容量部１０６に入力した電荷量に応じた電圧信号として出力される。
【００５８】
本実施形態例では、第１及び第２のフォトダイオード列１０２ａ、１０２ｂでが、フォトダイオードが互いに半ピッチずれて配置され、各フォトダイオード列１０２ａ、１０２ｂのフォトダイオードで生成された電荷は、それぞれ２列の電荷転送素子１０１ａ、１０１ｂ、又は、電荷転送素子１０１ｃ、１０１ｄに振り分けて出力される。各電荷転送素子列１０１ａ〜１０１ｄによって転送された電荷は、互いに異なるタイミングで共通の出力ゲート１０３を通過し、共通の電荷検出容量部１０６からソースフォロワ回路１０７を介して、画像出力信号として出力される。
【００５９】
ＣＣＤイメージセンサ１００Ａは、４列の電荷転送素子１０１ａ〜１０１ｄによって転送された電荷を、共通の電荷検出容量部１０６に入力する構成を採用し、２列のフォトダイオード列１０２ａ、１０２ｂを互いに半ピッチずらして配置することで、従来の４画素スタッガードフォトダイオード配列方式のＣＣＤイメージセンサ２００Ｅ（図１８）のように信号切替器を必要とすることなく、同じフォトダイオードのピッチに対応する同じ長さの電荷転送素子を使用するデュアルＣＣＤ方式のＣＣＤイメージセンサ（図１５）の２倍、シングルＣＣＤ方式（図１４）のＣＣＤイメージセンサの４倍の解像度を得ることができる。つまり、ＣＣＤイメージセンサ１００Ａは、電荷転送素子１０１ａ〜１０１ｄの製造プロセスを微細化することなく、ＣＣＤイメージセンサの解像度を上げることができる。
【００６０】
従来のＣＣＤイメージセンサ２００Ｅでは、それぞれ２列の電荷転送素子によって転送された電荷を、別個の電荷検出容量部に入力し、画像出力信号を信号切替器で切り替えて出力していた。異なる電荷検出容量部を使用する場合には、各電荷検出容量部に入力した電荷の量が同じであっても、電荷検出容量部の感度やリセット雑音のばらつき等により、画像出力信号の電圧値が異なる値になることがあり、そのばらつきが、画像の再現性に悪影響を与えていた。本実施形態例では、各フォトダイオード列１０２ａ、１０２ｂの全てのフォトダイオードからの電荷を、同じ電荷検出容量部１０６を介して出力することができるため、画像の再現性がよい。また、従来のＣＣＤイメージセンサ２００Ｅでは、電荷検出容量部に入力した電荷がソースフォロワ回路によって電圧信号に変換されて信号切替器に入力し、信号切替器に入力される信号切り換え信号に基づいて画像出力信号が選択されて出力されていた。本実施形態例では、電荷検出容量部１０６に入力した電荷が、即座にソースフォロワ回路１０７によって電圧信号に変化され、画像出力信号として出力されるため、従来のＣＣＤイメージセンサ２００Ｅに比して、高速動作が可能となる。
【００６１】
本実施形態例では、出力ゲート１０３が、３つの電極１０３ａ〜１０３ｃにより構成され、各出力ゲート電極１０３ａ〜１０３ｃに印加される電圧は、電荷転送素子１０１ａ〜１０１ｄ側が低く、電荷検出容量部１０６側が高く設定される構成を採用する。一般に、通常のＣＣＤイメージセンサでは、出力ゲートは２つの電極により構成される。しかし、３列以上の電荷転送素子からの電荷を、共通の電荷検出容量に入力する場合には、出力ゲート直下では、電荷転送素子列側に比して、電荷検出容量部の面積が狭いために、チャネル長が長く、チャネル幅が狭くなるため、電荷の流れが悪くなる。このため、本実施形態例のように、出力ゲートを３つの電極で構成し、出力ゲート直下のポテンシャルの階段状の傾斜の段数を増やして、電荷の移動をスムーズにするとよい。
【００６２】
図９は、本発明の第２実施形態例のＣＣＤイメージセンサ１００Ｂの、図１の領域Ａに対応する領域を拡大して示している。また、図１０は、図９の基板下層側の領域を示している。本実施形態例のＣＣＤイメージセンサ１００Ｂは、図１に示す第１実施形態例のＣＣＤイメージセンサ１００Ａと同様の構成を有し、出力ゲート１０３の形状、及び、その下層側のＮ型ウェル１１３の形状が、第１実施形態例と異なる。
【００６３】
第１実施形態例では、図６に示すように、出力ゲート１３０下層側では、出力ゲート電極１３０ｂの直下までＰ＋チャネルストッパ１１５が形成され、電荷転送素子１０１ｂ、１０１ｃのＮ型ウェル１１３の幅が、それぞれ電荷検出容量部１０６に向かって絞り込まれる部分（絞り込み部分）で狭くなっている。このため、その部分では、Ｐ＋拡散層同士が近接し、峡チャネル効果によって電位が低くなって、電荷の転送速度が下がる。本実施形態例では、この点を解消し、ＣＣＤイメージセンサの更なる高速化を実現する。
【００６４】
本実施形態例では、出力ゲート１０３は、３つの電極１０３ｄ、１０３ｅ、１０３ｆにより構成される。各出力ゲート１０３ｄ〜ｆの電位は、第１実施形態例と同様に、電荷転送素子１０１ａ〜１０１ｄ側から電荷検出容量部１０６側に向けて順次に電位が高くなるように設定される。電荷転送素子１０１ａ〜１０１ｄ側から見て１段目の出力ゲート電極１０３ｄは、２つに分離された電極１０３ｄ（１）と１０３ｄ（２）とで構成される。出力ゲート電極１０３ｄは、隣接する２つの電荷転送素子１０１ａ〜１０１ｄ間に対応する位置にそれぞれ切れ込みを有する。
【００６５】
２段目の出力ゲート電極１０３ｅは、隣接する２つの電荷転送素子１０１ａ〜１０１ｄの間に対応する位置に、１段目の出力ゲート電極１０３ｄの切れ込みに角状に突き出す第１〜第３の突出部１２２を有する。また、電荷検出容量部１０６側の中央付近に切れ込みを有する。３段目の出力ゲート電極１０３ｆは、各電荷転送素子１０１ａ〜１０１ｄの中心付近で、２段目の出力ゲート電極１０３ｅの切れ込みに突き出す第４の突出部１２２を有する。
【００６６】
図１０に示すように、Ｐ＋チャネルストッパ１１５は、１段目の出力ゲート１０３ｄ直下まで形成される。２段目の出力ゲート電極１０１ｅの第１〜第３の突出部１２２は、隣接する２つの電荷転送素子間のＮ型ウェル１１３のポテンシャルを上げ、何れかの電荷転送素子によって転送された電荷が、他の電荷転送素子によって転送された電荷に混合しないようにする。３段目の出力ゲート電極１０３ｆの第４の突出部１２２は、出力ゲート１０３の中央付近のポテンシャルを上げることで、チャネルが長くなることによる転送速度の低下を防止し、電荷検出容量部１０６への電荷の流れをスムーズにする。
【００６７】
本実施形態例では、２段目の出力ゲート電極１０３ｅの第１〜第３の突出部１２２が、その直下のポテンシャルを高くすることで、各電荷転送素子１０１ａ〜１０１ｄによって転送された電荷の混合を防止する。３段目の出力ゲート電極１０３ｆの第４の突出部１２２は、出力ゲート１０３の中央付近のポテンシャルを高くし、２段目の出力ゲート電極１０３ｅの第１〜第３の突出部１２２によりチャネル長が長くなって、転送速度が低下するのを防止する。各突出部１２２は、１段目又は２段目の出力ゲート電極１０３ｄ、１０３ｅの切れ込みに対応して形成されるため、Ｎ型ウェル１１３は基盤表面に露出せず、電荷の転送には支障がない。
【００６８】
前述のように、第１実施形態例では、出力ゲート１０３直下において、隣接する２つの電荷転送素子間にＰ＋チャネルストッパ１１５を形成することで、電荷の混合を防止したが、この場合には、図６に示すように、Ｐ＋チャネルストッパ１１５同士が近接して峡チャネル効果を起こし、電荷の転送速度が低下するおそれがあった。本実施形態例では、出力ゲート１０３直下において、隣接する２つの電荷転送素子間のポテンシャルを上げ、電荷が、電荷検出容量部１０６側に流れやすくする構成を採用して、電荷の混合を防止する。この場合には、図１０に示すように、出力ゲート１０３付近の電荷転送素子１０１ｂ、１０１ｃのＮ型ウェル１１３の幅を広くとることができ、峡チャネル効果による転送速度の低下の恐れがなくなり、第１実施形態例に比して、ＣＣＤイメージセンサの更なる高速化が可能となる。
【００６９】
図１１は、本発明の第３実施形態例のＣＣＤイメージセンサ１００Ｃの構成を示している。本実施形態例は、２列の電荷転送素子１０１ｂ、１０１ｃが、１列の電荷転送素子１０１ｆにまとめられ、電荷検出容量部１０６には、３列の電荷転送素子１０１ａ、１０１ｂ、１０１ｆの何れかによって転送された電荷が入力する点で、第１及び第２実施形態例と相違する。フォトダイオード列１０２ａ、１０２ｂは、例えば同図中矢印で示す向きに電荷を出力する。本実施形態例のように、ＣＣＤイメージセンサ１００Ａ又は１００Ｂの４列の電荷転送素子（図１）を、３列の電荷転送素子に置き換えることもできる。
【００７０】
図１２は、本発明の第４の実施形態例のＣＣＤイメージセンサ１００Ｄの構成を示している。本実施形態例は、第１及び第２のフォトダイオード列１０２ｃ、１０２ｄ、並びに、第３及び第４のフォトダイオード列１０２ｅ、１０２ｆが、２画素構成のスタッガードフォトダイオード配列方式を採用する点で、第１及び第２実施形態例と相違する。第１及び第２のフォトダイオード列１０２ｃ、１０２ｄには、ピッチが相互に１／２ピッチずれてフォトダイオードが配置され、第３及び第４のフォトダイオード列１０２ｅ、１０２ｆには、ピッチが相互に１／２ピッチずれてフォトダイオードが配置される。
【００７１】
第１及び第２のフォトダイオード列１０２ｃ、１０２ｄは、図１のフォトダイオード列１０２ａが、図１５に示すデュアルＣＣＤ方式の配列から、図１６に示す２画素構成のスタッガードフォトダイオード配列方式に置き換わったのと同様な構成を有する。第３及び第４のフォトダイオード列１０２ｅ、１０２ｆは、図１のフォトダイオード列１０２ｂが、デュアルＣＣＤ方式の配列から、２画素構成のスタッガードフォトダイオード配列方式に置き換わったのと同様な構成を有する。第１のフォトダイオード列１０１ｃと、第３のフォトダイオード列１０３ｅとは、相互に１／４ピッチずれてフォトダイオードが配置される。つまり、ＣＣＤイメージセンサ２００Ｄでは、フォトダイオードが１／４ピッチで配置される。
【００７２】
本実施形態例のように、フォトダイオード列１０２ｃ〜１０２ｆをスタッガードフォトダイオード配列方式で配置した場合にも、第１実施形態例と同様に、従来の４画素スタッガードフォトダイオード配列方式のＣＣＤイメージセンサ２００Ｅ（図１８）のように信号切替器を必要とすることなく，同じフォトダイオードのピッチに対応する、同じ長さの電荷転送素子を使用するシングルＣＣＤ方式（図１４）のＣＣＤイメージセンサの４倍の解像度を得ることができ、電荷転送素子の製造プロセスを微細化することなくＣＣＤイメージセンサの解像度を上げることができる。
【００７３】
図１３は、本発明の第５の実施形態例のＣＣＤイメージセンサ１００Ｅの構成を示している。本実施形態例では、電荷排出手段１２３を備え、異なるサイズのフォトダイオードで構成されるフォトダイオード列を有する点で、上記各実施形態例と相違する。電荷排出手段１２３は、各フォトダイオード列１０２ｃ、１０２ｄ、１０２ｇに近接して配置される。第３のフォトダイオード列１０２ｇは、図１２のフォトダイオード列１０２ｅ、１０２ｆが、図１６に示す２画素構成のスタッガードフォトダイオード配列方式から、図１４に示すシングルＣＣＤ方式の配列に置き換わったのと同様な構成を有する。
【００７４】
例えば、第１及び第２のフォトダイオード列１０２ｃ、１０２ｃに配置されるフォトダイオードは、第３のフォトダイオード列１０２ｇに配置されるフォトダイオードの、半分のサイズのフォトダイオードとして構成される。第１及び第２のフォトダイオード列１０１ｃ、１０２ｄの間、及び、第３のフォトダイオード列１０２ｇの読出しゲート１１０の反対側には、それぞれフォトダイオードが生成した電荷を外部に排出する電荷排出手段１２３が配置される。ＣＣＤイメージセンサ１００Ｄは、イメージ読み取りの解像度が指定できるように構成され、第１及び第２のフォトダイオード列１０２ｃ、１０２ｄからの電荷、又は、第３のフォトダイオード列１０２ｇからの電荷によって生成される画像出力信号を選択的に出力する。
【００７５】
ＣＣＤイメージセンサ１００Ｅでは、低い解像度が指定されると、図示しない制御回路からの指令により、第１及び第２のフォトダイオード列１０２ｃ、１０２ｄ間に配置される第１の電荷排出手段１２３は、フォトダイオード列１０２ｃ、１０２ｄで生成された電荷を外部に排出する。これにより、読出しゲート１１０を読出しパルスを印加しても、第１及び第２の電荷転送素子１０１ａ、１０１ｂにはフォトダイオードからの電荷が出力されない。大きなサイズのフォトダイオードが配置される第３のフォトダイオード列１０２ｇからの電荷は、読出しゲート１１０、第３の電荷転送素子１０１ｄを介して電荷検出容量部１０６に入力し、低い解像度の画像信号として出力される。
【００７６】
ＣＣＤイメージセンサ１００Ｅは、上記とは逆に、高い解像度が指定されると、図示しない制御回路からに指令により、第３のフォトダイオード列１０２ｇに近接して配置される第２の電荷排出手段１２３は、フォトダイオード列１０２ｇで生成された電荷を外部に排出する。これにより、読出しゲート１１０に読出しパルスを印加しても、第３の電荷転送素子１０１ｄには電荷が出力されない。２画素スタッガード方式でフォトダイオードが配置される第１及び第２のフォトダイオード列１０２ｃ、１０２ｄからの電荷は、読出しゲート１１０、第１及び第２の電荷転送素子１０１ａ、１０１ｂを介して電荷検出容量部１０６に入力し、高い解像度の画像信号として出力される。
【００７７】
本実施形態例のように、３列以上の電荷転送素子からの電荷を、同じ電荷検出容量部１０６に入力できる構成を採用し、第１及び第２の電荷転送素子１０１ａ、１０１ｂ電荷を出力するフォトダイオードのサイズと、第３の電荷転送素子列１０１ｄに電荷を出力するフォトダイオードのサイズとを、異なるサイズで構成することもできる。この場合には、画像の読み取りに要求される解像度に応じて、高解像度、又は、低解像度を切り替えて使用することができる。
【００７８】
なお、上記実施形態例では、出力ゲートを３つの電極で構成する例について説明したが、出力ゲートは、３つ以上の電極で構成されていてもよい。また、転送用電極１２０や出力ゲート電極１０３ａ、１０３ｂ、１０３ｃが、２層のポリシリコン電極で構成される例について説明したが、それら電極は、ポリシリコン以外で構成されていてもよい。転送用信号として、２相駆動の転送用信号を使用する例について示したが、転送用信号は、各電荷転送素子によって転送される電荷が、異なるタイミングで電荷検出容量部に入力する信号であれば、２相駆動以外の転送用信号を用いてもよい。
【００７９】
第２実施形態例で説明した、出力ゲートの初段を構成する電極に、電荷転送素子間に対応する位置に切り込みを設け、出力ゲートの初段に後続する次段に、初段の切り込みに対応する位置に角状の突出部１２２を設けて、一の電荷転送素子によって転送された電荷が他の電荷転送素子によって転送された電荷と混合しないようにする構成は、従来と同様に、２つの電荷転送素子によって転送された電荷が１つの電荷検出容量から出力されるＣＣＤイメージセンサに適用することができる。この場合にも、例えば、２つの電極により構成される出力ゲートの初段の電極に切り込みを設け、次段の電極に角状の突出部を設けることで、Ｐ＋拡散層が近接して電荷の移動速度が低下することを避けることができる。
【００８０】
第５実施形態例では、電荷排出手段により、電荷転送素子に電荷を出力する前にフォトダイオードで生成された電荷が外部に排出される例について示したが、電荷排出手段は、使用されない側のフォトダイオード列の電荷を、出力ゲートを通過する前に外部に排出する構成であればよく、フォトダイオードに近接して配置されていなくてもよい。例えば、電荷排出手段を、電荷転送素子の途中ないしは、最終段付近で電荷を引き抜く手段として構成することもできる。
【００８１】
以上、本発明をその好適な実施形態例に基づいて説明したが、本発明のＣＣＤイメージセンサは、上記実施形態例にのみ限定されるものではなく、上記実施形態例の構成から種々の修正及び変更を施したＣＣＤイメージセンサも、本発明の範囲に含まれる。
【００８２】
【発明の効果】
以上説明したように、本発明のＣＣＤイメージセンサは、３つ以上又は４つ以上の電荷転送素子によって転送された電荷が、相互に異なるタイミングで各電荷転送素子に共通の出力ゲートを通過し、各電荷転送素子に共通の電荷検出容量部に入力するため、電荷転送素子の製造プロセスの微細化や、信号切替器を必要とすることなく、画素の微小化に対応することができる。
また、隣接する２つの電荷転送素子間の平面位置に対応して、電荷転送素子側から見て出力ゲートの初段の電極に後続する次段の電極に突出部を設けた場合には、その突出部の直下では、初段の電極の直下よりもポテンシャルが高くなって、隣接する２つの電荷転送素子間の素子分離がなされ、一方の電荷転送素子によって転送された信号電荷と、他方の電荷転送素子によって転送された電荷との混合を防止することができる。
【図面の簡単な説明】
【図１】本発明の第１実施形態例のＣＣＤイメージセンサの構成を示す平面図。
【図２】図１のＹ−Ｙ’断面を示す断面図。
【図３】図１のＸ１−Ｘ１’断面を示す断面図。
【図４】図１のＸ２−Ｘ２’断面を示す断面図。
【図５】図１の領域Ａを拡大して示す平面図。
【図６】図５の基板下層側を示す平面図。
【図７】図５のＺ−Ｚ’断面を示す断面図。
【図８】本実施形態例のＣＣＤイメージセンサの各部に印加される信号の様子を示すタイミングチャート。
【図９】本発明の第２実施形態例のＣＣＤイメージセンサの、図１の領域Ａに対応する領域を拡大して示す平面図。
【図１０】図９の基板下層側を示す平面図。
【図１１】本発明の第３実施形態例のＣＣＤイメージセンサの構成を示す平面図。
【図１２】本発明の第４の実施形態例のＣＣＤイメージセンサの構成を示す平面図。
【図１３】本発明の第５の実施形態例のＣＣＤイメージセンサの構成を示す平面図。
【図１４】従来のシングルＣＣＤ方式のＣＣＤイメージセンサの構成を示す平面図。
【図１５】デュアルＣＣＤ方式を採用する従来のＣＣＤイメージセンサの構成を示す平面図。
【図１６】２画素構成のスタッガードフォトダイオード配列方式を採用する従来のＣＣＤイメージセンサの構成を示す平面図。
【図１７】４画素構成のスタッガードフォトダイオード配列方式を採用する従来のＣＣＤイメージセンサの構成の一例を示す平面図。
【図１８】４画素構成のスタッガードフォトダイオード配列方式を採用する従来のＣＣＤイメージセンサの構成の別例を示す平面図。
【図１９】従来のカラーＣＣＤ撮像素子の構成を示す平面図。
【符号の説明】
１００：ＣＣＤイメージセンサ
１０１：電荷転送素子
１０２：フォトダイオード列
１０３：出力ゲート
１０４：リセットゲート
１０５：ドレイン
１０６：電荷検出容量部
１０７：ソースフォロワ回路
１１０：読出しゲート
１１３：Ｎ型ウェル
１１５：Ｐ＋チャネルストッパ
【発明の属する技術分野】
本発明は、ＣＣＤイメージセンサに関し、更に詳しくは、複数の電荷転送素子からの信号電荷を、共通の電荷検出容量部に入力するＣＣＤイメージセンサに関する。
【０００２】
【従来の技術】
近年、電荷転送素子を使用したＣＣＤイメージセンサ等の画像入力装置（撮像装置）では、画素（フォトダイオードとも呼ぶ）の微小化や、高解像度化が進んでいる。画素の微小化に対応するために、電荷転送素子には、その製造プロセスの微細化が求められている。しかしながら、電荷転送素子の製造プロセスの微細化には費用や時間を要するため、ＣＣＤイメージセンサの画素の微小化の要求に対応して、即座に電荷転送素子の製造プロセスを微細化することは難しいというのが現状である。このため、従来では、以下に示す、文献名が特定できない公知技術を用い、電荷転送素子の微細化を伴わずに画素の微小化や画素数の増加（以下微小化とも呼ぶ）を実現してきた。
【０００３】
図１４は、画素の微小化以前の従来のＣＣＤイメージセンサの構成を示している。このＣＣＤイメージセンサ２００Ａは、シングルＣＣＤ方式を採用し、フォトダイオード列２０２の１列に対応して、１列の電荷転送素子２０１が設けられている。フォトダイオード列２０２の各フォトダイオードは、読出しゲート２１０を介して電荷転送素子２０１に電荷（画素信号）を出力する。
【０００４】
フォトダイオード列２０２には、例えば８μｍピッチでフォトダイオードが配置され、電荷転送素子２０１は、フォトダイオード列２０２のピッチに対応した製造プロセスで製造される。電荷転送素子２０１では、図示しない転送用電極に転送用信号を印加することで、フォトダイオードから出力された電荷が順次に出力ゲート２０３側へ転送される。出力ゲート２０３を通過した電荷は、電荷検出容量部２０６からソースフォロワ回路２０７を介して、ＣＣＤイメージセンサ２００Ａの出力信号として取り出される。
【０００５】
図１５は、画素の微小化のためデュアルＣＣＤ方式を採用する従来のＣＣＤイメージセンサの構成を示している。このＣＣＤイメージセンサ２００Ｂは、フォトダイオード列２０２の両側にそれぞれ電荷転送素子２０１ａ、２０１ｂを備える。フォトダイオード列２０２は、一方の電荷転送素子２０１ａに電荷を出力するフォトダイオードと、他方の電荷転送素子２０１ｂに電荷を出力するフォトダイオードとが、例えば４μｍピッチで交互に配置される。このとき、片側の電荷転送素子２０１ａ又は２０１ｂのピッチは、図１４示すＣＣＤイメージセンサ２００Ａと同じピッチにすることができる。
【０００６】
フォトダイオード列２０２から、各読出しゲート２１０を介して各電荷転送素子２０１ａ、２０１ｂに出力された電荷は、各電荷転送素子２０１ａ、２０１ｂによって転送され、共通の出力ゲート２０３に交互に入力する。出力ゲート２０３、電荷検出容量部２０６、及び、ソースフォロワ２０７を各電荷転送素子２０１ａ、２０１ｂに対応して個別に配置し、転送された電荷を個別に出力する構成を採用することもできるが、その場合には信号の出力側に信号切替器が必要となる。図１５に示すＣＣＤイメージセンサ２００Ｂでは、出力ゲート２０３を各電荷転送素子２０１ａ、２０１ｂに共通の出力ゲートとして構成することで、信号切替器を不要としている。
【０００７】
デュアルＣＣＤ方式のＣＣＤイメージセンサ２００Ｂでは、シングルＣＣＤ方式のＣＣＤイメージセンサ２００Ａと同じ製造プロセスで製造された同じ長さの電荷転送素子を使用して、シングルＣＣＤ方式のＣＣＤイメージセンサ２００Ａの２倍の画素数を得ることができる。つまり、デュアルＣＣＤ方式では、電荷転送素子の製造プロセスを微細化させることなく、シングルＣＣＤ方式の２倍の画素数が実現する。通常、製造プロセスの微細化でネックとなる部分は電荷転送素子の製造プロセスであり、フォトダイオードの製造プロセスの微細化は、それほど困難ではない。
【０００８】
図１６は、画素の微小化のため２画素構成のスタッガードフォトダイオード配列方式を採用する従来のＣＣＤイメージセンサの構成を示している。このＣＣＤイメージセンサ２００Ｃでは、第１及び第２のフォトダイオード列２０２ａ、２０２ｂのそれぞれに対応して、第１及び第２の電荷転送素子２０１ａ、２０１ｂが配置される。第１及び第２のフォトダイオード列２０２ａ、２０２ｂのフォトダイオードは、それぞれ相互に１／２ピッチずつずれて配置される。
【０００９】
スタッガードフォトダイオード配列方式のＣＣＤイメージセンサ２００Ｃは、２つのシングルＣＣＤ方式のＣＣＤイメージセンサ２００Ａ（図１４）を、フォトダイオード列２０２の位置が相互に１／２ピッチずれるように配置し、共通の出力ゲート２０３から信号を出力する構成を採用している。このような構成を採用することで、２画素構成のスタッガードフォトダイオード配列方式のＣＣＤイメージセンサ２００Ｃは、図１５に示すデュアルＣＣＤ方式のＣＣＤイメージセンサ２００Ｂと同様に、電荷転送素子の製造プロセスを微細化することなく、シングルＣＣＤ方式のＣＣＤイメージセンサ２００Ａの２倍の画素数を得ることができる。
【００１０】
デュアルＣＣＤ方式のＣＣＤイメージセンサ２００Ｂや、スタッガードフォトダイオード配列方式のＣＣＤイメージセンサ２００Ｃでは、同じ画素数を同じ時間に読み込む条件で、電荷転送素子に印加する転送用信号の周波数を、シングルＣＣＤ方式のＣＣＤイメージセンサ２００Ａの１／２の周波数にすることができ、ＥＭＩ（電磁干渉）対策が容易となる。更に、スタッガードフォトダイオード配列方式のＣＣＤイメージセンサ２００Ｃでは、デュアルＣＣＤ方式のＣＣＤイメージセンサ２００Ｂに比して、フォトダイオードのサイズを大きくとることが容易となり、Ｓ／Ｎ比が高くなる、或いは、ダイナミックレンジが広くなるというメリットがある。
【００１１】
図１７は、画素の微小化のため４画素構成のスタッガードフォトダイオード配列方式を採用する従来のＣＣＤイメージセンサの構成の一例を示し、図１８は、同様な方式の別例を示している。これらのＣＣＤイメージセンサ２００Ｄ（図１７）、２００Ｅ（図１８）では、互いに１／４ピッチだけずらして配置される４列のフォトダイオード列２０２ａ、２０２ｂ、２０２ｃ、２０２ｄを備え、図１５又は図１６に示すＣＣＤイメージセンサの更に２倍の画素数を実現する。
【００１２】
図１７に示すＣＣＤイメージセンサ２００Ｄは、２列の電荷転送素子２０１ａ、２０１ｂを備える。第１及び第２のフォトダイオード列２０２ａ及び２０２ｂは、一方の電荷転送素子２０１ａを共有し、第３及び第４のフォトダイオード列２０２ｃ及び２０２ｄは、他方の電荷転送素子２０１ｂを共有する。このＣＣＤイメージセンサ２００Ｄでは、同じ電荷転送素子２０１ａ、２０１ｂを共有するフォトダイオード列のうち、一方のフォトダイオード列が電荷を電荷転送素子に出力するときには、言い換えると、一方のフォトダイオード列が電荷転送素子を使用するときには、他方のフォトダイオード列の電荷は、電荷排出手段２２３ａ〜２２３ｃにより外部に排出される。例えば、第１及び第４のフォトダイオード列２０２ａ、２０２ｄが電荷転送素子２０１ａ、２０１ｂを使用するときには、第２及び第３のフォトダイオード列２０２ｂ、２０２ｃの電荷は電荷排出手段２２３ｂにより外部に排出される。このＣＣＤイメージセンサ２００Ｄでは、全てのフォトダイオード列２０２ａ〜２０２ｄの電荷を、２回に分けて出力する。
【００１３】
図１８に示すＣＣＤイメージセンサ２００Ｅは、２つのデュアルＣＣＤ方式のＣＣＤイメージセンサの出力信号を、信号切替器２１４により切り替えて出力する構成を有する。このＣＣＤイメージセンサ２００Ｅでは、第１及び第２のフォトダイオード２０２ａ、２０２ｂの何れか一方の電荷と、第３及び第４のフォトダイオード列２０２ｃ、２０２ｄの何れか一方の電荷とが、同じタイミングで、それぞれに対応する電荷検出容量部２０６ａ、２０６ｂに入力する。このため、信号切替器２１４が必要となるが、全てのフォトダイオード列２０２ａ〜２０２ｄの電荷を２回に分けて出力する必要がないため、図１７に示すＣＣＤイメージセンサ２００Ｄに比して、信号出力に要する時間を短縮することができる。
【００１４】
上記のように、４画素構成のスタッガードフォトダイオード配列方式のＣＣＤイメージセンサでは、画素数を増加するには有効であるが、フォトダイオードからの電荷を２回に分けて出力する（図１７）、或いは、信号切替器２１４によって出力信号を切り替える（図１８）必要があった。これは、４列の電荷転送素子のそれぞれによって転送された電荷を、共通の電荷検出容量部に入力できなかったからである。
【００１５】
ここで、３以上の電荷転送素子のそれぞれによって転送された電荷を、共通の電荷検出容量部から出力できる技術としては、特開平１０−２３３８８３号公報（特許文献１）に記載の技術が知られている。この技術では、ＲＧＢの３色に対応した３列のフォトダイオード列の電荷を、共通の電荷検出容量部から出力する構成を採用し、各色に対応する信号を共通の出力アンプで増幅して、カラー画像におけるリニアリティ誤差を低減している。
【００１６】
【特許文献１】
特開平１０−２３３８８３号公報
【００１７】
図１９は、特許文献１に記載されたカラーＣＣＤ撮像素子の構成を示している。このカラーＣＣＤ撮像素子３００は、Ｒ、Ｇ、Ｂの各色に対応した、フォトダイオード３１２（Ｒ、Ｇ、Ｂ）ＣＣＤシフトレジスタ（電荷転送素子）３１０（Ｒ、Ｇ、Ｂ）、及び、出力ゲート３１３（Ｒ、Ｇ、Ｂ）を備える。各フォトダイオード３１２（Ｒ、Ｇ、Ｂ）で生成された電荷は、ＣＣＤシフトレジスタ３１０（Ｒ、Ｇ、Ｂ）によって順次に出力ゲート３１３（Ｒ、Ｇ、Ｂ）側に転送される。
【００１８】
各ＣＣＤシフトレジスタ３１０（Ｒ、Ｇ、Ｂ）には、２相駆動の転送用信号（φ１、φ２）が共通に印加され、各出力ゲート３１３（Ｒ、Ｇ、Ｂ）には、個別のゲート制御信号（Ｒｏｇ、Ｇｏｇ、Ｂｏｇ）が印加される。各色に共通のフローティングソース（電荷検出容量部）３１４には、出力ゲート３１３（Ｒ、Ｇ、Ｂ）の何れかを通過した電荷が入力する。フローティングソース３１４に入力した電荷は、ソースフォロワ回路３１８を介して、図示しないアンプに向けて出力され、各色に対応する信号を、信号切替器を用いることなく共通の出力アンプで増幅でき、カラー画像におけるリニアリティ誤差を低減している。
【００１９】
【発明が解決しようとする課題】
しかし、特許文献１に記載の技術では、フォトダイオードの配列がシングルＣＣＤ方式（図１４）と同様の配列であるために、画素の高密度化に対応することができないという問題がある。また、特に複数の電荷転送素子によって転送された電荷を共通の電荷検出容量部に入力する際に、各電荷転送素子から電荷検出容量部までの出力ゲート直下の電荷合流部（絞り込み部）において、チャネル長が長くなることにより、電荷の流れが悪くなるという問題が発生するが、この点の対策については記載されていない。
【００２０】
一般に、複数の電荷転送素子によって転送された電荷を、共通の電荷検出容量部から出力する場合には、各電荷転送素子によって転送された電荷が回り込んで混合しないように、出力ゲート直下の所定位置までＰ＋拡散層が形成され、出力ゲート直下においても電荷転送素子が素子分離される手法が採用される。この手法によると、電荷合流部（絞り込み部）では、電荷検出容量側に進むにつれて、その幅が狭くなるため、Ｐ＋拡散層によって電荷の通り道が狭くなり、Ｐ＋拡散層同士が接近して、峡チャネル効果が発生するという問題が発生する。峡チャネル効果が発生すると、その部分の電位が低くなり、電荷の移動速度が低下する。
【００２１】
本発明は、上記従来のＣＣＤイメージセンサにおける問題を解消し、電荷転送素子の製造プロセスを微細化することなく、画素を高密度化できるＣＣＤイメージセンサであって、出力ゲート直下においてチャネル長が長いことによる電荷の流れの悪化を改善できるＣＣＤイメージセンサを提供することを目的とする。
【００２２】
また、本発明は、出力ゲート直下において素子分離によって発生する峡チャネルを防止し、電荷の移動速度の低下を低減できるＣＣＤイメージセンサを提供することを目的とする。
【００２３】
【課題を解決するための手段】
上記目的を達成するために、本発明の第１の視点のＣＣＤイメージセンサは、それぞれが列方向に信号電荷を転送する４つ以上の電荷転送素子と、該電荷転送素子から、該電荷転送素子に共通の出力ゲートを介して、相互に異なるタイミングで信号電荷を入力する電荷検出容量部と、該電荷検出容量部の信号電荷量を検出する電荷量検出部とを備えることを特徴とする。
【００２４】
本発明の第１の視点のＣＣＤイメージセンサでは、４つ以上の電荷転送素子によって転送された電荷が、相互に異なるタイミングで各電荷転送素子に共通の出力ゲートを通過し、各電荷転送素子に共通の電荷検出容量部に入力する。電荷検出容量部に入力した電荷の電荷量は、例えばソースフォロワ回路として構成される電荷量検出部によって検出され、ＣＣＤイメージセンサの出力信号として出力される。この場合、４つ以上の電荷転送素子のそれぞれに対応して、サイズを縮小したフォトダイオードを配置すれば、電荷転送素子の製造プロセスを微細化することなく、画素の微小化に対応することができる。
４つ以上の電荷転送素子を有する従来のＣＣＤイメージセンサでは、例えば、それぞれ２列の電荷転送素子によって転送された電荷を、別個の電荷検出容量部に入力し、画像出力信号を信号切替器で切り替えて出力していた。この場合、異なる電荷検出容量部を使用する場合には、各電荷検出容量部に入力した電荷の量が同じであっても、電荷検出容量部の感度やリセット雑音のばらつき等により、画像出力信号の電圧値が異なる値になることがあり、そのばらつきが、画像の再現性に悪影響を与えていた。本発明では、信号切替器を不要とし、各電荷転送素子によって転送された電荷を、同じ電荷検出容量部に入力するため、画像の再現性が良好となる。
【００２５】
本発明の第１の視点のＣＣＤイメージセンサは、隣接する一対の電荷転送素子の間に延び、該一対の電荷転送素子の一方及び他方に信号電荷を供給するフォトダイオードが交互に配設されるダイオード列を備える構成を採用することができる。この場合、一対の電荷転送素子と、ダイオード列とに注目すると、その構成は、フォトダイオードの両側で信号電荷を転送するデュアルＣＣＤ方式と同様な構成となる。このようにフォトダイオードを配置することで、電荷転送素子の製造プロセスを微細化することなく、画素の微小化が可能となる。
【００２６】
上記ＣＣＤイメージセンサでは、一対の電荷転送素子の間に延びるダイオード列と、別の一対の電荷転送素子の間に延びるダイオード列とでは、フォトダイオードの配列が相互にずれていることが好ましい。
ＣＣＤイメージセンサには、電荷転送素子が４つ以上が配置されることから、２つ以上のデュアルＣＣＤ方式と同様な構成を含ませることができる。この場合、各ダイオード列内のフォトダイオードの配置位置を、フォトダイオードの配列方向に相互にずらして配置すると、更なる画素の高密度化が実現できる。
【００２７】
本発明の第１の視点のＣＣＤイメージセンサは、隣接する一対の電荷転送素子の間に延び、該一対の電荷転送素子の一方及び他方に信号電荷を供給する２つのダイオード列を備え、該２つのダイオード列におけるフォトダイオードの配列は相互に１／２ピッチずれている構成を採用することができる。この場合、一対の電荷転送素子と、２つのダイオード列とに注目すると、その構成は、２画素構成のスタッガードフォトダイオード配列方式と同様な構成となる。この場合にも、電荷転送素子の製造プロセスを微細化することなく画素の微小化が可能となる。
【００２８】
上記ＣＣＤイメージセンサでは、一対の電荷転送素子の間に延びる２つのダイオード列と、別の一対の電荷転送素子の間に延びる２つのダイオード列とでは、フォトダイオードの配列が相互にずれていることが好ましい。
ＣＣＤイメージセンサには、電荷転送素子が４以上が配置されることから、２以上の２画素構成のスタッガードフォトダイオード配列方式と同様な構成を含ませることができる。この場合にも、各ダイオード列内のフォトダイオードの配置位置を、フォトダイオードの配列方向に相互にずらして配置すると、更なる画素の高密度化が実現できる。
【００２９】
本発明の第２の視点のＣＣＤイメージセンサは、それぞれが列方向に信号電荷を転送する第１〜第３の電荷転送素子と、前記第１の電荷転送素子と第２の電荷転送素子との間に延び、前記第１の電荷転送素子に信号電荷を供給するフォトダイオードと前記第２の電荷転送素子に信号電荷を供給するフォトダイオードとが交互に配設される第１のダイオード列と、前記第２の電荷転送素子と前記第３の電荷転送素子との間に延び、前記第２の電荷転送素子に信号電荷を供給するフォトダイオードと前記第３の電荷転送素子に信号電荷を供給するフォトダイオードとが交互に配設される第２のダイオード列と、前記第１〜第３の電荷転送素子から、該第１〜第３の電荷転送素子に共通の出力ゲートを介して、相互に異なるタイミングで信号電荷を入力する電荷検出容量部と、該電荷検出容量部の信号電荷量を検出する電荷量検出部とを備えることを特徴とする。
【００３０】
本発明の第２の視点のＣＣＤイメージセンサでは、第１のダイオード列が、第１の電荷転送素子と、第２の電荷転送素子との間に配置され、第２のダイオード列が、第２の電荷転送素子と、第３の電荷転送素子との間に配置される。第１のダイオード列には、第１の電荷転送素子に電荷を供給するフォトダイオードと、第２の電荷転送素子に電荷を供給するフォトダイオードとが交互に配置され、第２のダイオード列には、第２の電荷転送素子に電荷を供給するフォトダイオードと、第３の電荷転送素子に電荷を供給するフォトダイオードとが交互に配置される。第１〜第３の電荷転送素子によって転送された電荷は、相互に異なるタイミングで各電荷転送素子に共通の出力ゲートを通過し、各電荷転送素子に共通の電荷検出容量部に入力する。電荷検出容量部に入力した電荷の電荷量は、例えばソースフォロワ回路として構成される電荷量検出部によって検出され、ＣＣＤイメージセンサの出力信号として出力される。この場合、第１及び第２のダイオード列に、サイズ（面積）を縮小したフォトダイオードを配置することで、更なる画素の微小化に対応することができる。
【００３１】
本発明の第３の視点のＣＣＤイメージセンサは、相互に平行に延び、フォトダイオードが列状に配設された第１及び第２のダイオード列であって、フォトダイオードの配列が相互に１／２ピッチずれて配設された第１及び第２のダイオード列と、前記第１のダイオード列の奇数番目及び偶数番目のフォトダイオードからそれぞれ受け取った電荷を転送する第１及び第２の電荷転送素子と、前記第２のダイオード列の奇数番目及び偶数番目のフォトダイオードからそれぞれ受け取った電荷を転送する第３及び第４の電荷転送素子と、前記第１〜第４の電荷転送素子から、相互に異なるタイミングで信号電荷を入力する電荷検出容量部と、前記電荷検出容量部の電荷量を検出する電荷量検出部とを備えることを特徴とする。
【００３２】
本発明の第３の視点のＣＣＤイメージセンサでは、第１のダイオード列が、第１の電荷転送素子と第２の電荷転送素子の間に配置され、第２のダイオード列が、第３の電荷転送素子と第４の電荷転送素子の間に配置される。第１のダイオード列に配置されるフォトダイオードと、第２のダイオード列に配置されるフォトダイオードとは、フォトダイオードの配列方向に相互に１／２ピッチずれている。第１のダイオード列に配置されるフォトダイオードのうち、例えば出力ゲート側から数えて、奇数番目のフォトダイオードは第１の電荷転送素子に電荷を供給し、偶数番目のフォトダイオードは第２の電荷転送素子に電荷を供給する。第２のダイオード列に配置されるフォトダイオードのうち、例えば出力ゲート側から数えて、奇数番目のフォトダイオードは第３の電荷転送素子に電荷を供給し、偶数番目のフォトダイオードは第４の電荷転送素子に電荷を供給する。第１〜第４の電荷転送素子によって転送された電荷は、相互に異なるタイミングで各電荷転送素子に共通の出力ゲートを通過し、各電荷転送素子に共通の電荷検出容量部に入力する。電荷検出容量部に入力した電荷の電荷量は、例えばソースフォロワ回路として構成される電荷量検出部によって検出され、ＣＣＤイメージセンサの出力信号として出力される。この場合、第１及び第２のダイオード列に、サイズを縮小したフォトダイオードを配置することで、電荷転送素子の製造プロセスを微細化することなく、更なる画素の微小化に対応することができる。
【００３３】
本発明の第４の視点のＣＣＤＤイメージセンサは、相互に平行に延び、フォトダイオードが列状に配設された第１及び第２のダイオード列であって、フォトダイオードの配列が相互に１／２ピッチずれて配設された第１及び第２のダイオード列と、相互に平行に延び、フォトダイオードが列状に配設された第３及び第４のダイオード列であって、前記第１及び第２のダイオード列と配列がそれぞれ１／４ピッチずれて配設された第３及び第４のダイオード列と、前記第１〜第４のダイオード列からそれぞれ受け取った電荷を転送する第１〜第４の電荷転送素子と、前記第１〜第４の電荷転送素子から、相互に異なるタイミングで信号電荷を入力する電荷検出容量部と、前記電荷検出容量部の電荷量を検出する電荷量検出部とを備えることを特徴とする。
【００３４】
本発明の第４の視点のＣＣＤイメージセンサでは、第１及び第２のダイオード列が、第１の電荷転送素子と第２の電荷転送素子の間に配置され、第３及び第４のダイオード列が、第３の電荷転送素子と第４の電荷転送素子の間に配置される。第１のダイオード列には、第１の電荷転送素子に電荷を供給するフォトダイオードが配置され、第２のダイオード列には、第２の電荷転送素子に電荷を供給するフォトダイオードが配置される。第１のダイオード列のフォトダイオードと、第２のダイオード列のフォトダイオードとは、その配置がフォトダイオードの配列方向に相互に１／２ピッチずれている。第３のダイオード列には、第３の電荷転送素子に電荷を供給するフォトダイオードが配置され、第４のダイオード列には、第４の電荷転送素子に電荷を供給するフォトダイオードが配置される。第３のダイオード列のフォトダイオードと、第４のダイオード列のフォトダイオードとは、その配置がフォトダイオードの配列方向に相互に１／２ピッチずれており、第１のダイオード列のフォトダイオードと、第３のダイオード列のフォトダイオードとは、その配置がフォトダイオードの配列方向に相互に１／４ピッチずれている。第１〜第４の電荷転送素子によって転送された電荷は、相互に異なるタイミングで各電荷転送素子に共通の出力ゲートを通過し、各電荷転送素子に共通の電荷検出容量部に入力する。電荷検出容量部に入力した電荷の電荷量は、例えばソースフォロワ回路として構成される電荷量検出部によって検出され、ＣＣＤイメージセンサの出力信号として出力される。この場合、第１及び第２のダイオード列に、サイズを縮小したフォトダイオードを配置することで、電荷転送素子の製造プロセスを微細化することなく、更なる画素の微小化に対応することができる。
【００３５】
本発明の第５の視点のＣＣＤイメージセンサは、相互に平行に延び、フォトダイオードが列状に配設された第１及び第２のダイオード列であって、フォトダイオードの配列が相互に１／２ピッチずれて配設された第１及び第２のダイオード列と、前記第１及び第２のダイオード列と平行に延び、フォトダイオードが列状に配設された第３のダイオード列であって、前記第１及び第２のダイオード列の２倍のピッチを有する第３のダイオード列と、前記第１〜第３のダイオード列からそれぞれ受け取った電荷を転送する第１〜第３の電荷転送素子と、前記第１〜第３の電荷転送素子から、相互に異なるタイミングで信号電荷を入力する電荷検出容量部と、前記電荷検出容量部の電荷量を検出する電荷量検出部とを備えることを特徴とする。
【００３６】
本発明の第５の視点のＣＣＤイメージセンサでは、第１及び第２のダイオード列が、第１の電荷転送素子と第２の電荷転送素子の間に配置され、第３のダイオード列が、第３の電荷転送素子に対応して配置される。第１のダイオード列には、第１の電荷転送素子に電荷を供給するフォトダイオードが配置され、第２のダイオード列には、第２の電荷転送素子に電荷を供給するフォトダイオードが配置される。第１のダイオード列のフォトダイオードと、第２のダイオード列のフォトダイオードとは、その配置がフォトダイオードの配列方向に相互に１／２ピッチずれている。第３のダイオード列には、第３の電荷転送素子に電荷を供給するフォトダイオードが配置される。第３のダイオード列のフォトダイオードは、第１及び第２のダイオード列のフォトダイオードよりもサイズの大きな（集光面積が大きい）フォトダイオードとして構成され、その配列のピッチは、第１及び第２のダイオード列におけるフォトダイオードのピッチよりも長いピッチに設定される。第１〜第３の電荷転送素子によって転送された電荷は、相互に異なるタイミングで各電荷転送素子に共通の出力ゲートを通過し、各電荷転送素子に共通の電荷検出容量部に入力する。電荷検出容量部に入力した電荷の電荷量は、例えばソースフォロワ回路として構成される電荷量検出部によって検出され、ＣＣＤイメージセンサの出力信号として出力される。この場合、高解像度が要求されるイメージの読み取りに際しては、第１及び第２のダイオード列からの信号電荷による出力信号を使用し、低解像度でのイメージの読み取りに際しては、第３のダイオード列からの信号電荷による出力信号を使用することができる。このように、イメージの読み取りに要求される解像度に応じて、高解像度、又は、低解像度を切り替えて使用することができる。
【００３７】
本発明の第５の視点のＣＣＤイメージセンサでは、前記第１及び第２のダイオード列からの信号電荷を排出する第１の電荷排出部と、前記第３のダイオード列からの信号電荷を排出する第２の電荷排出部とを更に備え、前記第１の電荷排出部と第２の電荷排出部の何れか一方を活性化させることが好ましい。
電荷排出部は、信号電荷が出力ゲートを通過し、電荷検出容量部に入力しないように、信号電荷を外部に排出する。第１の電荷排出部は、第１及び第２のダイオード列に対応して、第１及び第２のダイオード列から、出力ゲートまでの間に設けられる。第２の電荷排出部は、第３のダイオード列に対応して、第３のダイオード列から、出力ゲートまでの間に設けられる。第１及び第２の電化排出部は、何れか一方が活性化され、出力信号として使用されないダイオード列からの信号電荷を外部に排出する。これにより、イメージの読み取りに要求される解像度に応じて、高解像度、又は、低解像度を切り替えて使用することができる。
【００３８】
本発明のＣＣＤイメージセンサでは、前記出力ゲートを、信号電荷転送方向に配設された３段のゲート電極で構成することが好ましい。
出力ゲートの電荷転送素子側に比して、電荷検出容量部側の面積が狭いときには、チャネル長が長く、チャネル幅が狭くなるため、出力ゲートの直下において電荷の流れが悪くなる。出力ゲートを電荷転送素子側から電荷検出容量部側に向けた３段の電極で構成し、電荷検出容量部側の電極に印加する電圧を、出力ゲート側の電極に印加する電圧よりも高く設定することで、電荷検出容量部側に向けて高くなる出力ゲート直下のポテンシャルの階段状の傾斜の段数を増やすことができ、電荷の移動がスムーズになる。
【００３９】
本発明にＣＣＤイメージセンサでは、前記３段のうち中段のゲート電極は、前段のゲート電極側に突出する突出部を有することが好ましい。
例えば、隣接する２つの電荷転送素子が出力ゲート直下で合流する部分に対応して、電荷転送素子側から見て出力ゲートの初段を構成する電極に切り込み部を設け、その切り込み部に対応して、初段に後続する次段（中段）に突出部を設ける。その突出部の直下では、初段の電極の直下よりもポテンシャルが高くなって、一方の電荷転送素子によって転送された信号電荷と、他の電荷転送素子によって転送された電荷との混合が防止でき、２つの電荷転送素子間の素子分離がなされる。
【００４０】
本発明の第６の視点のＣＣＤイメージセンサは、それぞれが列方向に信号電荷を転送する複数の電荷転送素子と、前記電荷転送素子から、該電荷転送素子に共通の出力ゲートを介して、相互に異なるタイミングで信号電荷を入力する電荷検出容量部と、該電荷検出容量部の信号電荷量を検出する電荷量検出部とを備えるイメージセンサにおいて、前記出力ゲートは、信号電荷転送方向に配設された複数段のゲート電極から成り、２段目以降の１つのゲート電極は、前段のゲート電極側に突出する突出部を有することを特徴とする。
【００４１】
本発明の第６の視点のＣＣＤイメージセンサでは、複数の電荷転送素子によって転送された電荷が、相互に異なるタイミングで各電荷転送素子に共通の出力ゲートを通過し、各電荷転送素子に共通の電荷検出容量部に入力する。出力ゲートは、少なくとも２つの電極で構成され、電荷転送素子側から見て２段目以降の電極のうちの少なくとも１つは、その前段を構成する電極に突き出す突出部を有する。この場合、例えば、隣接する２つの電荷転送素子が出力ゲート直下で合流する部分に対応して、電荷転送素子側から見て出力ゲートの初段を構成する電極に切り込み部を設け、その切り込み部に対応して、初段に後続する次段に突出部を設けることで、その突出部の直下では、初段の電極の直下よりもポテンシャルが高くなって、２つの電荷転送素子間の素子分離がなされる。これにより、一方の電荷転送素子によって転送された信号電荷と、他の電荷転送素子によって転送された電荷との混合を防止することができる。
【００４２】
本発明の第６の視点のＣＣＤイメージセンサでは、前記出力ゲートが、３段のゲート電極を有することが好ましい。この場合、電荷検出容量部側の電極に印加する電圧を、電荷転送素子側の電極に印加する電圧よりも高く設定することで、出力ゲート直下のポテンシャルの階段状の傾斜の段数を増やすことができ、電荷転送素子から電荷検出容量部に向かう電荷の流れがスムーズになる。
【００４３】
本発明の第６の視点のＣＣＤイメージセンサでは、２段目のゲート電極における突出部が、２つの隣接する電荷転送素子の間に対応する平面位置に形成され、３段目のゲート電極における突出部が、前記電荷検出容量部の中央部に対応する平面位置に形成されることが好ましい。
隣接する２つの電荷転送素子が出力ゲート直下で合流する部分に対応して、電荷転送素子側から見て出力ゲートの１段目を構成する電極に例えば切り込み部を設け、その切り込み部に対応して、２段目の電極に突出部を設けることで、その突出部の直下では、１段目の電極の直下よりもポテンシャルが高くなって、隣接する２つの電荷転送素子間の素子分離がなされる。また、電荷検出容量部に向かって信号電荷が流れやすくするため、２段目の電極における電荷検出容量部の中央部に対応する位置に例えば切り込み部を設け、その２段目の電極の切り込み部に対応して、３段目の電極に突出部を設けることで、信号電荷の電荷検出容量部の中央に向かう流れをスムーズにすることができる。
【００４４】
【発明の実施の形態】
以下、図面を参照し、本発明の実施形態例を詳細に説明する。図１は、本発明の第１実施形態例のＣＣＤイメージセンサを平面的に示している。このＣＣＤイメージセンサ１００Ａは、４列の電荷転送素子１０１ａ、１０１ｂ、１０１ｃ、１０１ｄ、２列のフォトダイオード列１０２ａ、１０２ｂ、各電荷転送素子に共通の出力ゲート１０３、リセットゲート１０４、ドレイン１０５、電荷検出容量部（フローティングソース）１０６、及び、ソースフォロワ回路１０７を備える。
【００４５】
各電荷転送素子１０１ａ〜１０１ｄ及び各フォトダイオード列１０２ａ、１０２ｂは、それぞれ同様な構成を有する。各電荷転送素子１０１ａ〜１０１ｄと各フォトダイオード列１０２ａ、１０２ｂの間には、読出しゲート１１０が配置される。各フォトダイオード列１０２ａ、１０２ｂには、入射した光に基づいて電荷（画素信号）を生成するフォトダイオードが等間隔で配置される。各電荷転送素子１０１ａ〜１０１ｄは、例えば２相駆動の転送用信号が図示しない転送用電極に印加されることで、フォトダイオード列１０２ａ、１０２ｂで生成された電荷を出力ゲート１３０側に転送する。出力ゲート１０３は、各電荷転送素子１０１ａ〜１０１ｄによって転送された電荷を、電荷検出容量部１０６に出力する。
【００４６】
電荷検出容量部１０６は、入力した電荷に応じた電位を、ソースフォロワ回路１０７に与える。ソースフォロワ回路１０７は、２つのＭＯＳトランジスタ１１２ａ、１１２ｂにより構成され、電荷検出容量部１０６に入力した電荷を電圧信号に変換して画素出力信号を生成し、図示しないアンプ等に向けて出力する。リセットゲート１０４は、リセット信号に応答して、電源Ｖｄｄに接続されたドレイン１０５と電荷検出容量部１０６とを同電位にし、電荷検出容量部１０６に入力した電荷をリセットする。
【００４７】
図２は、図１の電荷転送素子１０１ａの縦断面（Ｙ−Ｙ’断面）を示している。電荷転送素子１０１ａは、Ｐ型基板１１６上に形成され、Ｎ型ウェル１１３と、Ｎ型ウェル１１３よりもキャリア濃度が低いＮ−ウェル１１７とを有する。電荷転送素子１０１ａは、同図中矢印で示す電荷転送方向に電荷を転送する。なお、Ｐ型基板１１６表面には絶縁膜が形成されており、転送用電極１２０には、転送用信号を入力するための一対の配線が形成されているが、同図では、これらを省略して図示している。
【００４８】
電荷転送素子１０１ａでは、同じ信号配線に接続され、対を成す電極１２０ａ、１２０ｂにより構成される転送用電極１２０が、電荷転送方向に多数並んで配置される。出力ゲート１０３側から数えて、奇数番目の転送用電極１２０と、偶数番目の転送用電極１２０とには、異なる信号配線が接続され、例えば奇数番目の転送用電極１２０には転送用信号φ３が印加され、偶数番目の転送用電極１２０には転送用信号φ４が印加される。転送用電極１２０ａの直下には、Ｎ−ウェル１１７が形成されており、転送用電極１２０ａ直下のポテンシャルは、同じ電位が与えられる対の転送電極１２０ｂの直下のポテンシャルに比して、キャリア濃度の差に応じて高くなっている。このため、同じ転送用信号が印加される転送用電極１２０の直下では、電荷転送方向側のポテンシャルが常に低くなって、電荷転送方向への電荷の移動がスムーズに行われる。
【００４９】
図１に戻り、第１のフォトダイオード列１０２ａ内に配列されるフォトダイオードと、第２のフォトダイオード列１０２ｂ内に配列されるフォトダイオードとは、そのピッチが互いに半ピッチだけずれて配置される。各フォトダイオード列１０２ａ、１０２ｂには、読出しゲート１１０を介して、第１又は第３の電荷素子列１０１ａ、１０１ｃに電荷を出力するフォトダイオードと、第２又は第４の電荷素子列１０１ｂ、１０１ｄに電荷を出力するフォトダイオードとが交互に配置される。同図では、各フォトダイオード列１０２ａ、１０２ｂが電荷を出力する方向を、矢印で示している。第１及び第２のフォトダイオード１０２ａ、１０２ｂから、それぞれ第１若しくは第２の電荷転送素子１０１ａ、１０２ｂ、又は、第３若しくは第４の電荷転送素子１０１ｃ、１０１ｄに振り分けられて出力された電荷は、各電荷転送素子１０１ａ〜１０１ｄの転送用電極１２０（図２）に印加する転送用信号によって、各転送素子列１０１ａ〜１０１ｄに共通の出力ゲート１０３側に順次に転送される。
【００５０】
図３は、図１のＸ１−Ｘ１’断面を示し、図４は、図１のＸ２−Ｘ２’断面を示している。第１及び第２の電荷転送素子１０１ａ、１０１ｂ、並びに、フォトダイオード列１０２ａは、他の電荷転送素子及びフォトダイオード列とともに、同じＰ型基板１１６上に形成される。フォトダイオード列１０２ａは、フォトダイオードＮ型ウェル１１８とその上層に形成されたＰ型拡散層１１９とを有し、光が入射することで、入射した光のエネルギーに比例した量の電荷を生成する。フォトダイオード列１０２ａと、第１及び第２の電荷転送素子１０１ａ、１０１ｂの何れか一方との間、及び、電荷転送素子１０１ａ、１０１ｂの外側（フォトダイオード列１０２ａと反対側）には、図３及び図４に示すように、電荷の移動を阻止するための、Ｐ＋拡散層として構成されるＰ＋チャネルストッパ１１５が形成される。
【００５１】
読出しゲート１１０は、読出しゲート信号が印加されると、その直下のＰ型基板１１６表面のポテンシャルを上げ、フォトダイオード列１０２ａで生成された電荷を、第１又は第２の電荷転送素子１０１ａ、１０１ｂに出力する。フォトダイオード１０２ａで生成される電荷は、例えば、図３では、Ｐ＋チャネルストッパ１１５が形成されない側の読出しゲート１１０を介して第１の電荷転送素子１０１ａ側に出力され、図４では、Ｐ＋チャネルストッパ１１５が形成されない側の読出しゲート１１０を介して第２の電荷転送素子１０１ｂ側に出力される。同じフォトダイオードを挟んで対向する各電荷転送素子１０１ａ、１０１ｂの転送用電極１２０には、転送用信号φ３、φ４が印加され、転送用信号φ３、φ４は、相互に位相が反転した（位相が半周期ずれた）２相駆動の信号として構成される。
【００５２】
図５は、図１の領域Ａを拡大して示しており、図６は、図５の基板下層側を示している。また、図７は、図５のＺ−Ｚ’断面を示している。図５に示すように、出力ゲート１０３は、例えば第１層又は第２層のポリシリコンで形成される３つの電極１０３ａ、１０３ｂ、１０３ｃで構成される。第１及び第２の電荷転送素子１０１ａ、１０１ｂでは、それぞれの転送用電極１２０に、転送用信号φ３、φ４が印加されて電荷が移動し、第３及び第４の電荷転送素子１０１ｃ、１０１ｄでは、それぞれの転送用電極１２０に、転送用信号φ１、φ２が印加されて電荷が移動する。出力ゲート１３０は、各電荷転送素子１０１ａ〜１０１ｄによって転送された電荷を電荷検出容量部１０６に入力する。
【００５３】
図６に示すように、図１に示す領域Ａの下層側では、各電荷転送素子１０１ａ〜１０１ｄの間に、素子分離のためのＰ＋チャネルストッパ１１５が形成される。同図中に点線で示す出力ゲート１３０の直下では、電荷素子列側から見て１段目の出力ゲート電極１３０ａ、及び、２段目の出力ゲート電極１３０ｂの一部に対応する位置まで、Ｐ＋チャネルストッパ１１５が形成される。出力ゲート電極１３０ｂの一部に対応する位置まで、Ｐ＋チャネルストッパ１１５を形成することで、１つの電荷転送素子から転送された電荷が、他の電荷転送素子に侵入することを防止する。
【００５４】
図７に示すように、出力ゲート１０３は、３つの出力ゲート電極１３０ａ、１３０ｂ、１３０ｃと、Ｐ型基板１１６上に形成されたＮ型ウェル１１３とを含む。各出力ゲート電極１３０ａ〜１３０ｃは、相互に電位が異なるように所定電圧が印加され、各出力ゲート電極１３０ａ〜１３０ｃに印加される所定電圧は、電荷転送素子１０１ａ〜１０１ｄ側から電荷検出容量部１０６側に向けて順次に電圧が高くなるように設定される。これにより、各電荷転送素子１０１ａ〜１０１ｄにより転送された電荷が、電荷検出容量部１０６に向かって流れ易くなる。
【００５５】
図８は、ＣＣＤイメージセンサ１００Ａの各部に印加する信号をタイミングチャートとして示している。各電荷転送素子１０１ａ〜１０１ｄでは、２相駆動の転送用信号φ１、φ２、又は、転送用信号φ３、φ４により、電荷が出力ゲート１０３側に転送される。転送用信号φ１〜φ４は、各電荷転送素子１０１ａ〜１０１ｄによって転送された電荷が、互いに異なるタイミングで出力ゲート１０３を通過して電荷検出容量部１０６に入力するような信号として構成される。
【００５６】
各電荷転送素子１０１ａ〜１０１ｄでは、転送用信号φ１〜φ４の立ち下がり時に、電荷が出力ゲート１０３側に転送される。図８に示すように、転送用信号φ１とφ２とは、周期が同じで位相が反転した信号として構成され、転送用信号φ３とφ４とは、転送用信号φ１、φ２と同じ周期で、互いの位相が反転した信号として構成される。転送用信号φ１とφ３、及び、転送用信号φ２とφ４とは、互いの位相がそれぞれ１／４周期ずつずれている。このため、転送用信号φ１〜φ４の１周期に相当する期間内に、各電荷転送素子１０１ａ〜１０１ｄは、１回だけ、電荷を電荷検出容量部１０６側に出力する。リセット信号φＲは、転送用信号φ１〜φ４の１周期に相当する期間内に、４つのパルスを有する。
【００５７】
例えば、図８中に示す時刻ｔ１では、リセット信号φＲのリセットパルスによって、ドレイン１０５（図５）と電荷検出容量部１０６とが同電位になり、時刻ｔ１直前に電荷検出容量部１０６に入力した、電荷転送素子１０１ｂから転送された電荷がリセットされて、出力信号の電位は高くなる。時刻ｔ２では、リセット信号φＲのパルスが立ち下がり、出力信号が初期電位に落ち着く。時刻ｔ３で、転送用信号φ１が立ち下がると、電荷転送素子１０１ｄによって転送された電荷が、電荷検出容量部１０６に入力する。出力信号は、電荷検出容量部１０６に入力した電荷量に応じた電圧信号として出力される。
【００５８】
本実施形態例では、第１及び第２のフォトダイオード列１０２ａ、１０２ｂでが、フォトダイオードが互いに半ピッチずれて配置され、各フォトダイオード列１０２ａ、１０２ｂのフォトダイオードで生成された電荷は、それぞれ２列の電荷転送素子１０１ａ、１０１ｂ、又は、電荷転送素子１０１ｃ、１０１ｄに振り分けて出力される。各電荷転送素子列１０１ａ〜１０１ｄによって転送された電荷は、互いに異なるタイミングで共通の出力ゲート１０３を通過し、共通の電荷検出容量部１０６からソースフォロワ回路１０７を介して、画像出力信号として出力される。
【００５９】
ＣＣＤイメージセンサ１００Ａは、４列の電荷転送素子１０１ａ〜１０１ｄによって転送された電荷を、共通の電荷検出容量部１０６に入力する構成を採用し、２列のフォトダイオード列１０２ａ、１０２ｂを互いに半ピッチずらして配置することで、従来の４画素スタッガードフォトダイオード配列方式のＣＣＤイメージセンサ２００Ｅ（図１８）のように信号切替器を必要とすることなく、同じフォトダイオードのピッチに対応する同じ長さの電荷転送素子を使用するデュアルＣＣＤ方式のＣＣＤイメージセンサ（図１５）の２倍、シングルＣＣＤ方式（図１４）のＣＣＤイメージセンサの４倍の解像度を得ることができる。つまり、ＣＣＤイメージセンサ１００Ａは、電荷転送素子１０１ａ〜１０１ｄの製造プロセスを微細化することなく、ＣＣＤイメージセンサの解像度を上げることができる。
【００６０】
従来のＣＣＤイメージセンサ２００Ｅでは、それぞれ２列の電荷転送素子によって転送された電荷を、別個の電荷検出容量部に入力し、画像出力信号を信号切替器で切り替えて出力していた。異なる電荷検出容量部を使用する場合には、各電荷検出容量部に入力した電荷の量が同じであっても、電荷検出容量部の感度やリセット雑音のばらつき等により、画像出力信号の電圧値が異なる値になることがあり、そのばらつきが、画像の再現性に悪影響を与えていた。本実施形態例では、各フォトダイオード列１０２ａ、１０２ｂの全てのフォトダイオードからの電荷を、同じ電荷検出容量部１０６を介して出力することができるため、画像の再現性がよい。また、従来のＣＣＤイメージセンサ２００Ｅでは、電荷検出容量部に入力した電荷がソースフォロワ回路によって電圧信号に変換されて信号切替器に入力し、信号切替器に入力される信号切り換え信号に基づいて画像出力信号が選択されて出力されていた。本実施形態例では、電荷検出容量部１０６に入力した電荷が、即座にソースフォロワ回路１０７によって電圧信号に変化され、画像出力信号として出力されるため、従来のＣＣＤイメージセンサ２００Ｅに比して、高速動作が可能となる。
【００６１】
本実施形態例では、出力ゲート１０３が、３つの電極１０３ａ〜１０３ｃにより構成され、各出力ゲート電極１０３ａ〜１０３ｃに印加される電圧は、電荷転送素子１０１ａ〜１０１ｄ側が低く、電荷検出容量部１０６側が高く設定される構成を採用する。一般に、通常のＣＣＤイメージセンサでは、出力ゲートは２つの電極により構成される。しかし、３列以上の電荷転送素子からの電荷を、共通の電荷検出容量に入力する場合には、出力ゲート直下では、電荷転送素子列側に比して、電荷検出容量部の面積が狭いために、チャネル長が長く、チャネル幅が狭くなるため、電荷の流れが悪くなる。このため、本実施形態例のように、出力ゲートを３つの電極で構成し、出力ゲート直下のポテンシャルの階段状の傾斜の段数を増やして、電荷の移動をスムーズにするとよい。
【００６２】
図９は、本発明の第２実施形態例のＣＣＤイメージセンサ１００Ｂの、図１の領域Ａに対応する領域を拡大して示している。また、図１０は、図９の基板下層側の領域を示している。本実施形態例のＣＣＤイメージセンサ１００Ｂは、図１に示す第１実施形態例のＣＣＤイメージセンサ１００Ａと同様の構成を有し、出力ゲート１０３の形状、及び、その下層側のＮ型ウェル１１３の形状が、第１実施形態例と異なる。
【００６３】
第１実施形態例では、図６に示すように、出力ゲート１３０下層側では、出力ゲート電極１３０ｂの直下までＰ＋チャネルストッパ１１５が形成され、電荷転送素子１０１ｂ、１０１ｃのＮ型ウェル１１３の幅が、それぞれ電荷検出容量部１０６に向かって絞り込まれる部分（絞り込み部分）で狭くなっている。このため、その部分では、Ｐ＋拡散層同士が近接し、峡チャネル効果によって電位が低くなって、電荷の転送速度が下がる。本実施形態例では、この点を解消し、ＣＣＤイメージセンサの更なる高速化を実現する。
【００６４】
本実施形態例では、出力ゲート１０３は、３つの電極１０３ｄ、１０３ｅ、１０３ｆにより構成される。各出力ゲート１０３ｄ〜ｆの電位は、第１実施形態例と同様に、電荷転送素子１０１ａ〜１０１ｄ側から電荷検出容量部１０６側に向けて順次に電位が高くなるように設定される。電荷転送素子１０１ａ〜１０１ｄ側から見て１段目の出力ゲート電極１０３ｄは、２つに分離された電極１０３ｄ（１）と１０３ｄ（２）とで構成される。出力ゲート電極１０３ｄは、隣接する２つの電荷転送素子１０１ａ〜１０１ｄ間に対応する位置にそれぞれ切れ込みを有する。
【００６５】
２段目の出力ゲート電極１０３ｅは、隣接する２つの電荷転送素子１０１ａ〜１０１ｄの間に対応する位置に、１段目の出力ゲート電極１０３ｄの切れ込みに角状に突き出す第１〜第３の突出部１２２を有する。また、電荷検出容量部１０６側の中央付近に切れ込みを有する。３段目の出力ゲート電極１０３ｆは、各電荷転送素子１０１ａ〜１０１ｄの中心付近で、２段目の出力ゲート電極１０３ｅの切れ込みに突き出す第４の突出部１２２を有する。
【００６６】
図１０に示すように、Ｐ＋チャネルストッパ１１５は、１段目の出力ゲート１０３ｄ直下まで形成される。２段目の出力ゲート電極１０１ｅの第１〜第３の突出部１２２は、隣接する２つの電荷転送素子間のＮ型ウェル１１３のポテンシャルを上げ、何れかの電荷転送素子によって転送された電荷が、他の電荷転送素子によって転送された電荷に混合しないようにする。３段目の出力ゲート電極１０３ｆの第４の突出部１２２は、出力ゲート１０３の中央付近のポテンシャルを上げることで、チャネルが長くなることによる転送速度の低下を防止し、電荷検出容量部１０６への電荷の流れをスムーズにする。
【００６７】
本実施形態例では、２段目の出力ゲート電極１０３ｅの第１〜第３の突出部１２２が、その直下のポテンシャルを高くすることで、各電荷転送素子１０１ａ〜１０１ｄによって転送された電荷の混合を防止する。３段目の出力ゲート電極１０３ｆの第４の突出部１２２は、出力ゲート１０３の中央付近のポテンシャルを高くし、２段目の出力ゲート電極１０３ｅの第１〜第３の突出部１２２によりチャネル長が長くなって、転送速度が低下するのを防止する。各突出部１２２は、１段目又は２段目の出力ゲート電極１０３ｄ、１０３ｅの切れ込みに対応して形成されるため、Ｎ型ウェル１１３は基盤表面に露出せず、電荷の転送には支障がない。
【００６８】
前述のように、第１実施形態例では、出力ゲート１０３直下において、隣接する２つの電荷転送素子間にＰ＋チャネルストッパ１１５を形成することで、電荷の混合を防止したが、この場合には、図６に示すように、Ｐ＋チャネルストッパ１１５同士が近接して峡チャネル効果を起こし、電荷の転送速度が低下するおそれがあった。本実施形態例では、出力ゲート１０３直下において、隣接する２つの電荷転送素子間のポテンシャルを上げ、電荷が、電荷検出容量部１０６側に流れやすくする構成を採用して、電荷の混合を防止する。この場合には、図１０に示すように、出力ゲート１０３付近の電荷転送素子１０１ｂ、１０１ｃのＮ型ウェル１１３の幅を広くとることができ、峡チャネル効果による転送速度の低下の恐れがなくなり、第１実施形態例に比して、ＣＣＤイメージセンサの更なる高速化が可能となる。
【００６９】
図１１は、本発明の第３実施形態例のＣＣＤイメージセンサ１００Ｃの構成を示している。本実施形態例は、２列の電荷転送素子１０１ｂ、１０１ｃが、１列の電荷転送素子１０１ｆにまとめられ、電荷検出容量部１０６には、３列の電荷転送素子１０１ａ、１０１ｂ、１０１ｆの何れかによって転送された電荷が入力する点で、第１及び第２実施形態例と相違する。フォトダイオード列１０２ａ、１０２ｂは、例えば同図中矢印で示す向きに電荷を出力する。本実施形態例のように、ＣＣＤイメージセンサ１００Ａ又は１００Ｂの４列の電荷転送素子（図１）を、３列の電荷転送素子に置き換えることもできる。
【００７０】
図１２は、本発明の第４の実施形態例のＣＣＤイメージセンサ１００Ｄの構成を示している。本実施形態例は、第１及び第２のフォトダイオード列１０２ｃ、１０２ｄ、並びに、第３及び第４のフォトダイオード列１０２ｅ、１０２ｆが、２画素構成のスタッガードフォトダイオード配列方式を採用する点で、第１及び第２実施形態例と相違する。第１及び第２のフォトダイオード列１０２ｃ、１０２ｄには、ピッチが相互に１／２ピッチずれてフォトダイオードが配置され、第３及び第４のフォトダイオード列１０２ｅ、１０２ｆには、ピッチが相互に１／２ピッチずれてフォトダイオードが配置される。
【００７１】
第１及び第２のフォトダイオード列１０２ｃ、１０２ｄは、図１のフォトダイオード列１０２ａが、図１５に示すデュアルＣＣＤ方式の配列から、図１６に示す２画素構成のスタッガードフォトダイオード配列方式に置き換わったのと同様な構成を有する。第３及び第４のフォトダイオード列１０２ｅ、１０２ｆは、図１のフォトダイオード列１０２ｂが、デュアルＣＣＤ方式の配列から、２画素構成のスタッガードフォトダイオード配列方式に置き換わったのと同様な構成を有する。第１のフォトダイオード列１０１ｃと、第３のフォトダイオード列１０３ｅとは、相互に１／４ピッチずれてフォトダイオードが配置される。つまり、ＣＣＤイメージセンサ２００Ｄでは、フォトダイオードが１／４ピッチで配置される。
【００７２】
本実施形態例のように、フォトダイオード列１０２ｃ〜１０２ｆをスタッガードフォトダイオード配列方式で配置した場合にも、第１実施形態例と同様に、従来の４画素スタッガードフォトダイオード配列方式のＣＣＤイメージセンサ２００Ｅ（図１８）のように信号切替器を必要とすることなく，同じフォトダイオードのピッチに対応する、同じ長さの電荷転送素子を使用するシングルＣＣＤ方式（図１４）のＣＣＤイメージセンサの４倍の解像度を得ることができ、電荷転送素子の製造プロセスを微細化することなくＣＣＤイメージセンサの解像度を上げることができる。
【００７３】
図１３は、本発明の第５の実施形態例のＣＣＤイメージセンサ１００Ｅの構成を示している。本実施形態例では、電荷排出手段１２３を備え、異なるサイズのフォトダイオードで構成されるフォトダイオード列を有する点で、上記各実施形態例と相違する。電荷排出手段１２３は、各フォトダイオード列１０２ｃ、１０２ｄ、１０２ｇに近接して配置される。第３のフォトダイオード列１０２ｇは、図１２のフォトダイオード列１０２ｅ、１０２ｆが、図１６に示す２画素構成のスタッガードフォトダイオード配列方式から、図１４に示すシングルＣＣＤ方式の配列に置き換わったのと同様な構成を有する。
【００７４】
例えば、第１及び第２のフォトダイオード列１０２ｃ、１０２ｃに配置されるフォトダイオードは、第３のフォトダイオード列１０２ｇに配置されるフォトダイオードの、半分のサイズのフォトダイオードとして構成される。第１及び第２のフォトダイオード列１０１ｃ、１０２ｄの間、及び、第３のフォトダイオード列１０２ｇの読出しゲート１１０の反対側には、それぞれフォトダイオードが生成した電荷を外部に排出する電荷排出手段１２３が配置される。ＣＣＤイメージセンサ１００Ｄは、イメージ読み取りの解像度が指定できるように構成され、第１及び第２のフォトダイオード列１０２ｃ、１０２ｄからの電荷、又は、第３のフォトダイオード列１０２ｇからの電荷によって生成される画像出力信号を選択的に出力する。
【００７５】
ＣＣＤイメージセンサ１００Ｅでは、低い解像度が指定されると、図示しない制御回路からの指令により、第１及び第２のフォトダイオード列１０２ｃ、１０２ｄ間に配置される第１の電荷排出手段１２３は、フォトダイオード列１０２ｃ、１０２ｄで生成された電荷を外部に排出する。これにより、読出しゲート１１０を読出しパルスを印加しても、第１及び第２の電荷転送素子１０１ａ、１０１ｂにはフォトダイオードからの電荷が出力されない。大きなサイズのフォトダイオードが配置される第３のフォトダイオード列１０２ｇからの電荷は、読出しゲート１１０、第３の電荷転送素子１０１ｄを介して電荷検出容量部１０６に入力し、低い解像度の画像信号として出力される。
【００７６】
ＣＣＤイメージセンサ１００Ｅは、上記とは逆に、高い解像度が指定されると、図示しない制御回路からに指令により、第３のフォトダイオード列１０２ｇに近接して配置される第２の電荷排出手段１２３は、フォトダイオード列１０２ｇで生成された電荷を外部に排出する。これにより、読出しゲート１１０に読出しパルスを印加しても、第３の電荷転送素子１０１ｄには電荷が出力されない。２画素スタッガード方式でフォトダイオードが配置される第１及び第２のフォトダイオード列１０２ｃ、１０２ｄからの電荷は、読出しゲート１１０、第１及び第２の電荷転送素子１０１ａ、１０１ｂを介して電荷検出容量部１０６に入力し、高い解像度の画像信号として出力される。
【００７７】
本実施形態例のように、３列以上の電荷転送素子からの電荷を、同じ電荷検出容量部１０６に入力できる構成を採用し、第１及び第２の電荷転送素子１０１ａ、１０１ｂ電荷を出力するフォトダイオードのサイズと、第３の電荷転送素子列１０１ｄに電荷を出力するフォトダイオードのサイズとを、異なるサイズで構成することもできる。この場合には、画像の読み取りに要求される解像度に応じて、高解像度、又は、低解像度を切り替えて使用することができる。
【００７８】
なお、上記実施形態例では、出力ゲートを３つの電極で構成する例について説明したが、出力ゲートは、３つ以上の電極で構成されていてもよい。また、転送用電極１２０や出力ゲート電極１０３ａ、１０３ｂ、１０３ｃが、２層のポリシリコン電極で構成される例について説明したが、それら電極は、ポリシリコン以外で構成されていてもよい。転送用信号として、２相駆動の転送用信号を使用する例について示したが、転送用信号は、各電荷転送素子によって転送される電荷が、異なるタイミングで電荷検出容量部に入力する信号であれば、２相駆動以外の転送用信号を用いてもよい。
【００７９】
第２実施形態例で説明した、出力ゲートの初段を構成する電極に、電荷転送素子間に対応する位置に切り込みを設け、出力ゲートの初段に後続する次段に、初段の切り込みに対応する位置に角状の突出部１２２を設けて、一の電荷転送素子によって転送された電荷が他の電荷転送素子によって転送された電荷と混合しないようにする構成は、従来と同様に、２つの電荷転送素子によって転送された電荷が１つの電荷検出容量から出力されるＣＣＤイメージセンサに適用することができる。この場合にも、例えば、２つの電極により構成される出力ゲートの初段の電極に切り込みを設け、次段の電極に角状の突出部を設けることで、Ｐ＋拡散層が近接して電荷の移動速度が低下することを避けることができる。
【００８０】
第５実施形態例では、電荷排出手段により、電荷転送素子に電荷を出力する前にフォトダイオードで生成された電荷が外部に排出される例について示したが、電荷排出手段は、使用されない側のフォトダイオード列の電荷を、出力ゲートを通過する前に外部に排出する構成であればよく、フォトダイオードに近接して配置されていなくてもよい。例えば、電荷排出手段を、電荷転送素子の途中ないしは、最終段付近で電荷を引き抜く手段として構成することもできる。
【００８１】
以上、本発明をその好適な実施形態例に基づいて説明したが、本発明のＣＣＤイメージセンサは、上記実施形態例にのみ限定されるものではなく、上記実施形態例の構成から種々の修正及び変更を施したＣＣＤイメージセンサも、本発明の範囲に含まれる。
【００８２】
【発明の効果】
以上説明したように、本発明のＣＣＤイメージセンサは、３つ以上又は４つ以上の電荷転送素子によって転送された電荷が、相互に異なるタイミングで各電荷転送素子に共通の出力ゲートを通過し、各電荷転送素子に共通の電荷検出容量部に入力するため、電荷転送素子の製造プロセスの微細化や、信号切替器を必要とすることなく、画素の微小化に対応することができる。
また、隣接する２つの電荷転送素子間の平面位置に対応して、電荷転送素子側から見て出力ゲートの初段の電極に後続する次段の電極に突出部を設けた場合には、その突出部の直下では、初段の電極の直下よりもポテンシャルが高くなって、隣接する２つの電荷転送素子間の素子分離がなされ、一方の電荷転送素子によって転送された信号電荷と、他方の電荷転送素子によって転送された電荷との混合を防止することができる。
【図面の簡単な説明】
【図１】本発明の第１実施形態例のＣＣＤイメージセンサの構成を示す平面図。
【図２】図１のＹ−Ｙ’断面を示す断面図。
【図３】図１のＸ１−Ｘ１’断面を示す断面図。
【図４】図１のＸ２−Ｘ２’断面を示す断面図。
【図５】図１の領域Ａを拡大して示す平面図。
【図６】図５の基板下層側を示す平面図。
【図７】図５のＺ−Ｚ’断面を示す断面図。
【図８】本実施形態例のＣＣＤイメージセンサの各部に印加される信号の様子を示すタイミングチャート。
【図９】本発明の第２実施形態例のＣＣＤイメージセンサの、図１の領域Ａに対応する領域を拡大して示す平面図。
【図１０】図９の基板下層側を示す平面図。
【図１１】本発明の第３実施形態例のＣＣＤイメージセンサの構成を示す平面図。
【図１２】本発明の第４の実施形態例のＣＣＤイメージセンサの構成を示す平面図。
【図１３】本発明の第５の実施形態例のＣＣＤイメージセンサの構成を示す平面図。
【図１４】従来のシングルＣＣＤ方式のＣＣＤイメージセンサの構成を示す平面図。
【図１５】デュアルＣＣＤ方式を採用する従来のＣＣＤイメージセンサの構成を示す平面図。
【図１６】２画素構成のスタッガードフォトダイオード配列方式を採用する従来のＣＣＤイメージセンサの構成を示す平面図。
【図１７】４画素構成のスタッガードフォトダイオード配列方式を採用する従来のＣＣＤイメージセンサの構成の一例を示す平面図。
【図１８】４画素構成のスタッガードフォトダイオード配列方式を採用する従来のＣＣＤイメージセンサの構成の別例を示す平面図。
【図１９】従来のカラーＣＣＤ撮像素子の構成を示す平面図。
【符号の説明】
１００：ＣＣＤイメージセンサ
１０１：電荷転送素子
１０２：フォトダイオード列
１０３：出力ゲート
１０４：リセットゲート
１０５：ドレイン
１０６：電荷検出容量部
１０７：ソースフォロワ回路
１１０：読出しゲート
１１３：Ｎ型ウェル
１１５：Ｐ＋チャネルストッパ
Claims (17)
- それぞれが列方向に信号電荷を転送する４つ以上の電荷転送素子と、
前記電荷転送素子から、該電荷転送素子に共通の出力ゲートを介して、相互に異なるタイミングで信号電荷を入力する電荷検出容量部と、
前記電荷検出容量部の信号電荷量を検出する電荷量検出部とを備えることを特徴とするＣＣＤイメージセンサ。 - 前記出力ゲートは、信号電荷転送方向に配設された３段のゲート電極から成る、請求項１に記載のＣＣＤイメージセンサ。
- 前記３段のうち中段のゲート電極は、前段のゲート電極側に突出する突出部を有する、請求項２に記載のＣＣＤイメージセンサ。
- 隣接する一対の電荷転送素子の間に延び、該一対の電荷転送素子の一方及び他方に信号電荷を供給するフォトダイオードが交互に配設されるダイオード列を備える、請求項１〜３の何れかに記載のＣＣＤイメージセンサ。
- 一対の電荷転送素子の間に延びるダイオード列と、別の一対の電荷転送素子の間に延びるダイオード列とでは、フォトダイオードの配列が相互にずれている、請求項４に記載のＣＣＤイメージセンサ。
- 隣接する一対の電荷転送素子の間に延び、該一対の電荷転送素子の一方及び他方に信号電荷を供給する２つのダイオード列を備え、該２つのダイオード列におけるフォトダイオードの配列は相互に１／２ピッチずれている、請求項１〜３の何れかに記載のＣＣＤイメージセンサ。
- 一対の電荷転送素子の間に延びる２つのダイオード列と、別の一対の電荷転送素子の間に延びる２つのダイオード列とでは、フォトダイオードの配列が相互にずれている、請求項６に記載のＣＣＤイメージセンサ。
- それぞれが列方向に信号電荷を転送する第１〜第３の電荷転送素子と、
前記第１の電荷転送素子と前記第２の電荷転送素子との間に延び、前記第１の電荷転送素子に信号電荷を供給するフォトダイオードと前記第２の電荷転送素子に信号電荷を供給するフォトダイオードとが交互に配設される第１のダイオード列と、
前記第２の電荷転送素子と前記第３の電荷転送素子との間に延び、前記第２の電荷転送素子に信号電荷を供給するフォトダイオードと前記第３の電荷転送素子に信号電荷を供給するフォトダイオードとが交互に配設される第２のダイオード列と、
前記第１〜第３の電荷転送素子から、該第１〜第３の電荷転送素子に共通の出力ゲートを介して、相互に異なるタイミングで信号電荷を入力する電荷検出容量部と、
前記電荷検出容量部の信号電荷量を検出する電荷量検出部とを備えることを特徴とするＣＣＤイメージセンサ。 - 前記出力ゲートは、信号電荷転送方向に配設された３段のゲート電極から成る、請求項８に記載のＣＣＤイメージセンサ。
- 前記３段のうち中段のゲート電極は、前段のゲート電極側に突出する突出部を有する、請求項９に記載のＣＣＤイメージセンサ。
- 相互に平行に延び、フォトダイオードが列状に配設された第１及び第２のダイオード列であって、フォトダイオードの配列が相互に１／２ピッチずれて配設された第１及び第２のダイオード列と、
前記第１のダイオード列の奇数番目及び偶数番目のフォトダイオードからそれぞれ受け取った電荷を転送する第１及び第２の電荷転送素子と、
前記第２のダイオード列の奇数番目及び偶数番目のフォトダイオードからそれぞれ受け取った電荷を転送する第３及び第４の電荷転送素子と、
前記第１〜第４の電荷転送素子から、相互に異なるタイミングで信号電荷を入力する電荷検出容量部と、
前記電荷検出容量部の電荷量を検出する電荷量検出部とを備えることを特徴とするＣＣＤイメージセンサ。 - 相互に平行に延び、フォトダイオードが列状に配設された第１及び第２のダイオード列であって、フォトダイオードの配列が相互に１／２ピッチずれて配設された第１及び第２のダイオード列と、
相互に平行に延び、フォトダイオードが列状に配設された第３及び第４のダイオード列であって、前記第１及び第２のダイオード列と配列がそれぞれ１／４ピッチずれて配設された第３及び第４のダイオード列と、
前記第１〜第４のダイオード列からそれぞれ受け取った電荷を転送する第１〜第４の電荷転送素子と、
前記第１〜第４の電荷転送素子から、相互に異なるタイミングで信号電荷を入力する電荷検出容量部と、
前記電荷検出容量部の電荷量を検出する電荷量検出部とを備えることを特徴とするＣＣＤイメージセンサ。 - 相互に平行に延び、フォトダイオードが列状に配設された第１及び第２のダイオード列であって、フォトダイオードの配列が相互に１／２ピッチずれて配設された第１及び第２のダイオード列と、
前記第１及び第２のダイオード列と平行に延び、フォトダイオードが列状に配設された第３のダイオード列であって、前記第１及び第２のダイオード列の２倍のピッチを有する第３のダイオード列と、
前記第１〜第３のダイオード列からそれぞれ受け取った電荷を転送する第１〜第３の電荷転送素子と、
前記第１〜第３の電荷転送素子から、相互に異なるタイミングで信号電荷を入力する電荷検出容量部と、
前記電荷検出容量部の電荷量を検出する電荷量検出部とを備えることを特徴とするＣＣＤイメージセンサ。 - 前記第１及び第２のダイオード列からの信号電荷を排出する第１の電荷排出部と、前記第３のダイオード列からの信号電荷を排出する第２の電荷排出部とを更に備え、前記第１の電荷排出部と第２の電荷排出部の何れか一方を活性化させる、請求項１３に記載のＣＣＤイメージセンサ。
- それぞれが列方向に信号電荷を転送する複数の電荷転送素子と、
前記電荷転送素子から、該電荷転送素子に共通の出力ゲートを介して、相互に異なるタイミングで信号電荷を入力する電荷検出容量部と、
前記電荷検出容量部の信号電荷量を検出する電荷量検出部とを備えるＣＣＤイメージセンサにおいて、
前記出力ゲートは、信号電荷転送方向に配設された複数段のゲート電極から成り、２段目以降の１つのゲート電極は、前段のゲート電極側に突出する突出部を有することを特徴とするＣＣＤイメージセンサ。 - 前記出力ゲートは、３段のゲート電極を有する、請求項１５に記載のＣＣＤイメージセンサ。
- ２段目のゲート電極における突出部は、平面位置が２つの隣接する電荷転送素子の間にあり、
３段目のゲート電極における突出部は、平面位置が前記電荷検出容量部の中央部にある、請求項１６に記載のＣＣＤイメージセンサ。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002347723A JP4711322B2 (ja) | 2002-11-29 | 2002-11-29 | Ｃｃｄイメージセンサ |
| TW092133535A TWI226785B (en) | 2002-11-29 | 2003-11-28 | CCD image sensor |
| US10/724,258 US7196303B2 (en) | 2002-11-29 | 2003-12-01 | CCD image sensor |
| CNB2003101195278A CN1264320C (zh) | 2002-11-29 | 2003-12-01 | 电荷耦合器件图像传感器 |
| CNB2005100897107A CN100435345C (zh) | 2002-11-29 | 2003-12-01 | 电荷耦合器件图像传感器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002347723A JP4711322B2 (ja) | 2002-11-29 | 2002-11-29 | Ｃｃｄイメージセンサ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004186176A true JP2004186176A (ja) | 2004-07-02 |
| JP4711322B2 JP4711322B2 (ja) | 2011-06-29 |
Family
ID=32462891
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002347723A Expired - Lifetime JP4711322B2 (ja) | 2002-11-29 | 2002-11-29 | Ｃｃｄイメージセンサ |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7196303B2 (ja) |
| JP (1) | JP4711322B2 (ja) |
| CN (2) | CN1264320C (ja) |
| TW (1) | TWI226785B (ja) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4341177B2 (ja) * | 2000-12-15 | 2009-10-07 | ソニー株式会社 | 固体撮像装置およびその駆動方法、並びに画像読取装置 |
| JP4082276B2 (ja) * | 2003-05-26 | 2008-04-30 | セイコーエプソン株式会社 | 撮像装置及びその駆動方法 |
| FR2867308B1 (fr) * | 2004-03-02 | 2006-05-19 | Atmel Grenoble Sa | Circuit integre avec diode de lecture de tres petites dimensions |
| JP2005340545A (ja) * | 2004-05-28 | 2005-12-08 | Sony Corp | 光電変換素子アレイ、その集積装置及びこれらの実装構造、並びに光情報処理装置 |
| JP4295702B2 (ja) * | 2004-08-13 | 2009-07-15 | 富士フイルム株式会社 | 固体撮像装置及び固体撮像装置の駆動方法 |
| EP1813093A1 (en) * | 2004-09-24 | 2007-08-01 | Hewlett-Packard Development Company, L.P. | Image sensor |
| CN100372123C (zh) * | 2004-11-15 | 2008-02-27 | 西华大学 | Ccd图像传感器和高精度线性尺寸测量装置及其测量方法 |
| US7358997B2 (en) * | 2004-12-30 | 2008-04-15 | Lexmark International, Inc. | Multiple resolution optical imager using single size image elements |
| JP4772650B2 (ja) * | 2006-12-04 | 2011-09-14 | ルネサスエレクトロニクス株式会社 | イメージセンサ |
| JP5104036B2 (ja) | 2007-05-24 | 2012-12-19 | ソニー株式会社 | 固体撮像素子とその製造方法及び撮像装置 |
| US9029132B2 (en) * | 2009-08-06 | 2015-05-12 | International Business Machines Corporation | Sensor for biomolecules |
| US8052931B2 (en) * | 2010-01-04 | 2011-11-08 | International Business Machines Corporation | Ultra low-power CMOS based bio-sensor circuit |
| US9068935B2 (en) | 2010-04-08 | 2015-06-30 | International Business Machines Corporation | Dual FET sensor for sensing biomolecules and charged ions in an electrolyte |
| US9930276B2 (en) * | 2016-01-14 | 2018-03-27 | Semiconductor Components Industries, Llc | Methods for clocking an image sensor |
| CN114887934B (zh) * | 2022-03-31 | 2024-03-22 | 蜂巢能源科技股份有限公司 | 电芯加工生产线 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57141178A (en) * | 1981-02-26 | 1982-09-01 | Toshiba Corp | Solid-state image pickup device |
| JPS581381A (ja) * | 1981-06-27 | 1983-01-06 | Toshiba Corp | 固体撮像装置 |
| JPH0758317A (ja) * | 1993-08-18 | 1995-03-03 | Nec Corp | 電荷結合素子 |
| JPH11196221A (ja) * | 1998-01-06 | 1999-07-21 | Toshiba Corp | 固体撮像装置 |
| JP2001135812A (ja) * | 1999-11-09 | 2001-05-18 | Sony Corp | 固体撮像装置およびその駆動方法 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6414966U (ja) | 1987-07-17 | 1989-01-25 | ||
| JP2509666B2 (ja) | 1988-03-30 | 1996-06-26 | 株式会社東芝 | 電荷転送装置 |
| JP2570464B2 (ja) | 1990-05-08 | 1997-01-08 | 日本電気株式会社 | 電荷転送装置の電荷検出回路 |
| JPH05283670A (ja) * | 1992-04-03 | 1993-10-29 | Sony Corp | 固体撮像素子及び固体撮像素子の電荷読出し方法 |
| US5453611A (en) * | 1993-01-01 | 1995-09-26 | Canon Kabushiki Kaisha | Solid-state image pickup device with a plurality of photoelectric conversion elements on a common semiconductor chip |
| JP2870454B2 (ja) * | 1995-06-16 | 1999-03-17 | 日本電気株式会社 | カラーリニアイメージセンサ |
| JPH10233883A (ja) * | 1996-12-20 | 1998-09-02 | Seiko Epson Corp | Ｃｃｄ撮像素子及び画像読取装置 |
| US6111279A (en) * | 1997-09-24 | 2000-08-29 | Nec Corporation | CCD type solid state image pick-up device |
| JPH11164087A (ja) | 1997-11-28 | 1999-06-18 | Sony Corp | 固体撮像装置およびその駆動方法 |
| JPH11205532A (ja) | 1998-01-14 | 1999-07-30 | Toshiba Corp | 固体撮像装置 |
| JP3329291B2 (ja) * | 1998-02-06 | 2002-09-30 | 日本電気株式会社 | 電荷転送装置 |
| JP2950317B2 (ja) * | 1998-02-18 | 1999-09-20 | 日本電気株式会社 | 固体撮像装置とその駆動方法 |
| JP2000307099A (ja) * | 1999-04-20 | 2000-11-02 | Nec Corp | 電荷転送装置およびその製造方法 |
| JP4665276B2 (ja) | 1999-11-08 | 2011-04-06 | ソニー株式会社 | 固体撮像装置及びその駆動方法 |
| JP2003209241A (ja) * | 2002-01-15 | 2003-07-25 | Fuji Film Microdevices Co Ltd | 固体撮像素子 |
| JP2003324190A (ja) * | 2002-05-07 | 2003-11-14 | Nec Electronics Corp | 固体撮像装置 |
-
2002
- 2002-11-29 JP JP2002347723A patent/JP4711322B2/ja not_active Expired - Lifetime
-
2003
- 2003-11-28 TW TW092133535A patent/TWI226785B/zh not_active IP Right Cessation
- 2003-12-01 US US10/724,258 patent/US7196303B2/en active Active
- 2003-12-01 CN CNB2003101195278A patent/CN1264320C/zh not_active Expired - Fee Related
- 2003-12-01 CN CNB2005100897107A patent/CN100435345C/zh not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57141178A (en) * | 1981-02-26 | 1982-09-01 | Toshiba Corp | Solid-state image pickup device |
| JPS581381A (ja) * | 1981-06-27 | 1983-01-06 | Toshiba Corp | 固体撮像装置 |
| JPH0758317A (ja) * | 1993-08-18 | 1995-03-03 | Nec Corp | 電荷結合素子 |
| JPH11196221A (ja) * | 1998-01-06 | 1999-07-21 | Toshiba Corp | 固体撮像装置 |
| JP2001135812A (ja) * | 1999-11-09 | 2001-05-18 | Sony Corp | 固体撮像装置およびその駆動方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1264320C (zh) | 2006-07-12 |
| CN100435345C (zh) | 2008-11-19 |
| US7196303B2 (en) | 2007-03-27 |
| JP4711322B2 (ja) | 2011-06-29 |
| TWI226785B (en) | 2005-01-11 |
| US20040109075A1 (en) | 2004-06-10 |
| CN1505380A (zh) | 2004-06-16 |
| CN1734780A (zh) | 2006-02-15 |
| TW200412141A (en) | 2004-07-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8582009B2 (en) | Solid-state image sensor and image sensing apparatus | |
| JP4777496B2 (ja) | 固体撮像素子 | |
| JP4711322B2 (ja) | Ｃｃｄイメージセンサ | |
| US20020039144A1 (en) | Charge transfer device, CCD image sensor, and CCD image pickup system | |
| US6541805B1 (en) | Solid-state image pickup device | |
| US20020085103A1 (en) | Solid state image pickup apparatus | |
| US20070045669A1 (en) | Image sensor | |
| JPH11205532A (ja) | 固体撮像装置 | |
| US4903284A (en) | Accordion-type charge-coupled devices | |
| US7898586B2 (en) | Solid-state imaging device and method of driving the same | |
| KR100991357B1 (ko) | 씨모스 이미지센서의 픽셀 어레이 구조 및 방법 | |
| US20070242151A1 (en) | Solid State Image Pickup Device | |
| JP4514912B2 (ja) | 固体撮像装置およびその駆動方法 | |
| JP4497261B2 (ja) | 電荷転送装置、ｃｃｄイメージセンサおよびｃｃｄ撮像システム | |
| JP2005229503A (ja) | 固体撮像装置 | |
| US5485207A (en) | CCD image sensor for normal and mirror images | |
| JP2006050403A (ja) | 固体撮像装置 | |
| JP2001060681A (ja) | 固体撮像装置およびその駆動方法 | |
| JP4303950B2 (ja) | 電荷転送素子の駆動方法及び固体撮像素子の駆動方法 | |
| JPH09307816A (ja) | Ｃｃｄ | |
| JP2005268411A (ja) | 電荷転送装置及びその駆動方法 | |
| JP4312358B2 (ja) | 撮像素子 | |
| JP2009296451A (ja) | 固体撮像装置 | |
| JP3038902B2 (ja) | 固体撮像装置 | |
| JP4502170B2 (ja) | リニアイメージセンサ及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051004 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080423 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090709 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090901 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100107 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20100217 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100305 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110317 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110317 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |