JP4772650B2

JP4772650B2 - イメージセンサ

Info

Publication number: JP4772650B2
Application number: JP2006326505A
Authority: JP
Inventors: 史郎綱井; 公成田宮; 哲央菊地
Original assignee: Olympus Imaging Corp; Renesas Electronics Corp
Current assignee: Olympus Imaging Corp; Renesas Electronics Corp
Priority date: 2006-12-04
Filing date: 2006-12-04
Publication date: 2011-09-14
Anticipated expiration: 2026-12-04
Also published as: KR20080051070A; US20080128590A1; CN101197949A; JP2008141550A; CN101197949B; US7485837B2

Description

本発明はイメージセンサに関し、特に相関検出方式のオートフォーカスイメージセンサに関する。

相関検出方式のオートフォーカスでは、専用のイメージセンサを使用してその機能を実現している。この専用イメージセンサでは、夜間の暗い状況から太陽光下の明るい状況まで、幅広い明るさの下で均質な出力信号を得る必要がある。この為に、明るさの変化がある状況においても、出力信号を一定にする手段を一般に内蔵している。

変化する明るさを検出する為に、一般にモニタセンサと呼ばれる平均光量検出画素を使用して、画素列で発生する電荷（信号）が常に概一定になるように露光時間（蓄積時間）を制御している。相関検出方式は、セパレータレンズで２つに分けられた画像の位置により、ピントの合い具合を検出する方式である。相関検出方式に対応したイメージセンサには、同一画像を基準部、参照部と呼ばれる２列の直線配置された画素列が設けられている。同じ画像を読み込む為、通常モニタセンサは片側の画素列近傍にあれば機能上問題は無い。

これらの従来構成例を図８，９に示す。図８にイメージセンサの概略構成図、図９にその信号制御部のブロック図を示す。オートフォーカスイメージセンサは、基準部７と、参照部８と、信号制御部６から構成されている。基準部７は、ＣＣＤ（電荷転送部）１−１、画素列電荷検出器２−１及びモニタ電荷検出器２−３、画素列３−１、平均光量検出画素（以下モニタ画素と記す）４−１、制御電極５−１から構成されている。画素列電荷検出器２−１は画素列３−１からの信号電荷検出器であり、モニタ電荷検出器２−３はモニタ画素４−１からの信号電荷検出器である。参照部８は、ＣＣＤ１−２と、画素列電荷検出器２−２、画素列３−２、制御電極５−２から構成されている。画素列電荷検出器２−２は画素列３−２からの信号電荷検出器である。信号制御部６は、基準電圧発生器と、比較器と蓄積制御信号発生部から構成されている。

信号制御部６は、制御信号により制御され、基準部７のモニタ電荷検出器２−３からの出力と基準電圧発生器からの基準電圧とを比較判定する。比較判定結果により蓄積制御信号発生部は、基準部７の制御電極５−１、参照部８の制御電極５−２を制御する。しかしながら、より精度の高いピント合わせを行うためには、それぞれの画素列の信号が互いに飽和しない最適な状態に信号量を制御する必要がある。そのために最適なオートフォーカスイメージセンサが望まれている。

これらのオートフォーカス用イメージセンサに関する先行文献としては、下記特許文献がある。特許文献１（特開2005-300844）には、基準部用センサと参照用センサを平行に隣接させ、それぞれのセンサ列を相対的にずらして配置している。これらの２つのセンサ列を用いて焦点検出のための信号出力を行う。特許文献２（特開S62-199060）には、フォトダイオードアレイ近傍に少なくとも２個以上のフォトセンサを設ける。その少なくとも２個以上のフォトセンサによる信号から被写体のコントラストを検出している。また、基準部と参照部を設け、焦点の検出誤差を少なくする方法は特開２００１−３３６８７号公報に、検出感度を調整する方法は特開平９−１４９５６号公報に記載されている。

特開２００５−３００８４４号公報特開昭６２−１９９０６０号公報特開２００１−３３６８７号公報特開平９−１４９５６号公報

上記したように、精度良くピント合わせを行うためには、それぞれの画素列の信号が互いに飽和しない最適な信号量になるように、信号の蓄積時間を制御する必要がある。制御を適正に行うためには、モニタ画素の大きさ、位置を適正に配置する必要がある。しかし、参照部、基準部各々の信号は、レンズ、検出感度のバラつきなどにより、また被写体に対する照明の当たり方により、基準部と参照部の片側のみの受光量が大きくなる場合があり、それぞれ異なった値となる事が多い。これらのバラつきが大きいと、基準部、参照部の片側のみが飽和する、あるいは信号量が不足するなどにより、適正な位置検出が出来ないことがある。本発明の目的は、これらのバラつきなどの要因による位置検出精度の誤差を最小限に抑えたオートフォーカスイメージセンサを提供することにある。

本発明のイメージセンサは、画素列と、画素列で発生した光量に応じた信号を出力する画素列電荷検出器と、画素列の平均光量を検出するモニタ画素と、モニタ画素で発生した光量に応じた信号を出力するモニタ電荷検出器とを備えた基準部と、基準部と同一構成の参照部を備えている。さらに画素列電荷検出器の出力信号が概一定になる様に制御する信号制御部を備えたことを特徴とする。このように基準部、参照部を同じ構成とし、それぞれに配置された平均光量を検出するモニタ画素で発生した光量に応じた信号を出力するモニタ電荷検出器からの信号を、それぞれ用いて画素列の信号量を制御することで、バラつきを抑えた最適な信号量を得ることができる。

本発明のイメージセンサにおける制御を行う信号制御部は、最小検出器、比較器、基準電圧発生器、制御信号発生器で構成できる。あるいは、基準部と参照部の各々に設けられた比較器と、基準電圧発生器、制御信号発生器で構成する事により実現できる。

本発明のイメージセンサにおける基準部と参照部の画素列及びモニタ画素は、イメージエリアの中心を基点に対称配置されていることにより、レンズからの距離を同一に保ちやすくなる。また、平均光量を検出するモニタ画素が画素列に隣接配置されていることにより、画素列で捕らえられる光と同じ光信号の平均値をモニタ画素で得ることが可能となる。さらに、平均光量を検出するモニタ画素の幅は、画素列の画素の大半とほぼ同じ幅になる様に配置することにより、全画素の平均光量情報をモニタ画素で得ることが出来る。

本発明のイメージセンサにおける最小値検出器は、電源と出力線間に設けられた第一の定電流源と基準部のモニタ電荷検出器からの信号をゲート入力とするドライブトランジスタからなるソースフォロワ回路と、電源と出力線間に設けられた第二の定電流源と参照部のモニタ電荷検出器からの信号をゲート入力とするドライブトランジスタからなるソースフォロワ回路とを備え、二つのソースフォロワ回路の出力線を短絡することで構成できる。また最小値検出器は、電源と出力線間に設けられた定電流源と、出力線と接地電圧間に接続された複数のトランジスタとで構成され、前記複数のトランジスタのゲートのそれぞれには、基準部、参照部それぞれのモニタ電荷検出器からの出力が入力されることで構成できる。

本発明のイメージセンサは、上記した構成とすることで、本特許の目的とする、バラつきなどの要因による位置検出精度の誤差を最小限に抑えたオートフォーカスイメージセンサを実現せしめることが可能となる。

本発明の実施の形態について、図面を参照して詳細に説明する。図１にはオートフォーカスイメージセンサの概略構成図、図２にその信号制御部のブロック図を示す。図３にオートフォーカスイメージセンサの動作説明するためのモニタ画素からの電荷蓄積波形図（Ａ）、動作フロー（Ｂ）を示す。図４に他の実施形態である信号制御部のブロック図を示す。図５、６，７には図４の信号制御部の最小値検出器の回路図、その動作説明図、他の最小値検出器の回路図をそれぞれ示す。

オートフォーカスイメージセンサは、基準部７と、参照部８と、信号制御部６から構成されている。基準部７は、ＣＣＤ（電荷転送部）１−１、画素列電荷検出器２−１及びモニタ電荷検出器２−３、画素列３−１、モニタ画素４−１、制御電極５−１から構成されている。画素列電荷検出器２−１は画素列３−１からの信号電荷検出器であり、モニタ電荷検出器２−３はモニタ画素４−１からの信号電荷検出器である。参照部８は、ＣＣＤ１−２と、画素列電荷検出器２−２及びモニタ電荷検出器２−４、画素列３−２、モニタ画素４−２、制御電極５−２から構成されている。画素列電荷検出器２−２は画素列３−２からの信号電荷検出器であり、モニタ電荷検出器２−４はモニタ画素４−２からの信号電荷検出器である。図中の画素列には、画素からの信号の蓄積時間を制御する手段が含まれる場合がある。

中心点９を基点に参照部、基準部の画素列、モニタ画素が各々対称に配置される。また、画素列の画素個数分の幅（Ｌ）全体に渡り、モニタ画素が各々配置されている。画素列電荷検出器２−１、２−２からの出力がオートフォーカスに用いる画素列からの信号出力であり、後段の図示しない信号処理回路へ接続されている。モニタ画素４−１，４−２の出力は、画素列３−１，３−２に当たる光量の平均とほぼ同等のレベルを出力する。この出力を元に画素列に蓄積されている信号量を見込むことが可能となる。制御電極５−１，５−２に与えられる制御信号は、基準部、参照部にそれぞれ設けられたモニタ画素の蓄積電荷信号を用いて信号制御部で生成される。

信号制御部６は、基準電圧発生器１３と、比較器１２と蓄積制御信号発生部１４から構成され、入力される制御信号により制御される。２つの比較器はそれぞれ、基準部７のモニタ電荷検出器２−３からの出力及び参照部８のモニタ電荷検出器２−４からの出力と、基準電圧発生器１３からの基準電圧とを比較判定する。比較判定結果により蓄積制御信号発生部１４は、基準部７の制御電極５−１、参照部８の制御電極５−２をそれぞれ制御する。

これらの動作について、図３を参照して説明する。時間Ｔ０において、それぞれのモニタ電荷検出器２−３、２−４は、モニタ画素からの信号（電荷）の蓄積を開始する。図３(Ａ)に示すモニタ画素の信号波形は、基準部のモニタ電荷検出器２−３の電荷蓄積電圧をラインａ、参照部のモニタ電荷検出器２−４の電荷蓄積電圧をラインｂに示す。時間Ｔ１において、基準部のモニタ電荷検出器２−３は基準電圧までの蓄積が完了する。時間Ｔ２において、参照部のモニタ電荷検出器２−４は基準電圧までの蓄積が完了する。このように光に応じた信号（電荷）が時間積分されて信号（電圧）として現れる。この信号と基準電圧を比較し、画素列の信号量の平均を予測して蓄積を終了させる。基準部と参照部ともに蓄積が完了し、画素列信号が読み出され、フォーカス位置が判定される。

蓄積制御信号発生部１４は、画素列の信号量が飽和しない様に、モニタ画素の信号量を用いて、蓄積時間を制御している。基準部及び参照部のモニタ電荷検出器の蓄積電荷と、基準電圧とが等しくなる時間を蓄積時間としている。そのためにそれぞれの画素列の信号量が飽和することなく、かつ基準部及び参照部の画素列の蓄積電荷は概一定になるように制御できる。蓄積制御信号発生部１４からの制御信号により画素列電荷検出器の出力信号は概一定に制御されることになる。

画素列、モニタ画素にはほぼ同じ画像が映し出されており、画素列はそれぞれの画素毎の信号量の違いが生じている。モニタ画素は画素列の幅（Ｌ）全体に渡り配置されているので、画素列の平均に近い信号量が光により発生する。基準部、参照部に同じ構造のモニタ画素を対称に配置することにより、レンズその他の要因による光量のバラつきが発生しても、画素列の信号は基準部、参照部共にほぼ同じ信号量を得ることが可能となる。

基準部７及び参照部８からのモニタ画素からの信号により、画素列からの信号蓄積を個別に制御する。モニタ画素からの蓄積電荷電圧を基準電圧と比較することで、それぞれの画素列の信号が互いに飽和しない最適な信号量になるようにすることができる。このような構成とすることで、位置検出精度の誤差を最小限に抑えたオートフォーカスイメージセンサが得られる。

さらに、他の信号制御部６の回路ブロック図を図４に示す。最小値検出器を用いて回路を簡略化し、基準部と参照部からのモニタ電荷検出器出力のうちのどちらかの低い方の出力を選択する。最小値検出器で選択された出力と、基準電圧とを比較判定して蓄積時間を制御する。モニタ電荷検出器の出力は、入射された光の量が少ない時は高い電圧を出力し、光量が多い時は低い電圧を出力するので、どちらかの低い方の出力を選択することで、画素列が飽和、すなわちオートフォーカスが不可能な状態になることを防ぐことができる。

図４に示す信号制御部６は、最小値検出器１０、比較器１２、基準電圧発生器１３、蓄積制御信号発生部１４から構成される。最小値検出器１０は、基準部６及び参照部７のモニタ画素からの出力のうち、小さい出力を選択し、出力する。比較器１２は、最小値検出器１０からの出力と、基準電圧発生器１３からの基準電圧とを比較判定する。蓄積制御信号発生部１４は、比較器１２からの判定結果により、基準部及び参照部の制御電極を制御する。動作に関しては、基準部と参照部の両方の制御電極への制御信号が同一である以外は前述の発明形態と同一であるので省略する。

基準部及び参照部のモニタ電荷検出器からの出力のうち、明るい光が入射された場合の大きな負電圧値となった出力を最小値検出器１０は出力する。最小値検出器１０の出力と、基準電圧とを比較し、蓄積制御信号発生部からの制御信号により制御電極を制御する。そのために基準部及び参照部の画素列の信号は、飽和しない最適な信号量になるようにすることができる。

最小値検出器１０の具体的な回路図を図５に示す。最小値検出器１０はソースフォロワ回路を２つ用いて、それぞれの出力線を短絡した回路構成である。２４−１は第１のソースフォロワ、２４−２は第２のソースフォロワである。それぞれのソースフォロワは、２つのＰ型ＭＯＳトランジスタ（２８−１と２８−３、２８−２と２８−４）で構成される。トランジスタ２８−３及び２８−４のドレイン、ソース、ゲートは、それぞれ出力線、電源、電圧源に接続され、定電流源として動作している。

ドライブトランジスタ２８−１及び２８−２のドレイン、ソース、ゲートは、それぞれ接地電圧（ＧＮＤ）、出力線、入力端子２２−１及び入力端子２２−２に接続される。単体のソースフォロワとして動作する場合には、入力端子２２−１、２２−２に加えられた電圧により、トランジスタ２８−１、２８−２の電流が変化し、トランジスタ２８−１、２８−２に追従した電圧が出力線２３に出力される。

２つのソースフォロワ回路の出力をショートした場合には、図６に示すように入力端子２２−１、２２−２へ加えられる電圧によって、出力線の電圧が変化する。Ｐ型ＭＯＳトランジスタで回路構成した場合には、入力端子２２−１、２２−２いずれか低い方の電圧に対して出力が追従した信号となる。図６に示すようにａ、ｂ、ｃ、ｄは、入力端子１（Ｖｉｎ１）と入力端子２（Ｖｉｎ２）の電圧が同一の場合の出力を示している。本発明の回路を用いた場合には、仮にＶｉｎ２を一定電圧のbにした場合、Ｖｉｎ１がＶｉｎ２以上になっても、出力はそれ以上に変化しないという特徴を持つ。すなわち図に示すようにラインｂ１に沿った出力となる。

入力端子２２−１の入力電圧Ｖｉｎ１を入力端子２２−２の入力電圧Ｖｉｎ２以上にした場合、トランジスタ２８−１を流れる電流が減少して出力線２３の電圧を上げる方向へ作用する。しかし、出力線２３が上がる方向に対して、トランジスタ２８−２のトランジスタは電流を流そうとする方向へ作用する為、入力端子２２−１の電圧を上げても、出力線２３の電圧は入力端子２２−２の電圧により決められる値に維持されることになる。

図７は、他の最小値検出器の回路図である。図５の最小値検出器では、２つのソースフォロワを構成し、ドライブトランジスタ２８−１，２８−２それぞれに負荷トランジスタ２８−３，２８−４を配置していた。しかし、負荷トランジスタは、定電流源として同じ動作とするのであれば、特に２つある必要は無く、一つのトランジスタ２８−５として合成することができる。図７の最小値検出器の回路においては、定電流源を一つのトランジスタ２８−５として構成したものである。これらの構成、動作については図５と同様であり、その説明は省略する。

図５及び図７に示す最小値検出器において入力端子２２−１、２２−２として、基準部、参照部のモニタ電荷検出器からの出力を接続する。この場合には最小値検出器は、基準部、参照部のモニタ電荷検出器からの出力電圧が低い出力に応じた出力電圧を出力することになる。そのために基準部及び参照部の画素列の信号は、飽和しない最適な信号量になるようにすることができる。そのため参照部、基準部の画素列電荷検出器出力は概一定となる。

また図５及び図７に示す最小値検出器において、定電流源となるトランジスタ２８−３、２８−４、２８−５は抵抗など他の素子へ置き換えることも可能である。さらに最小値検出回路としては、３以上の複数のソースフォロワ回路で回路を構成しても、同じ動作作用により端子の最小電圧により決められる値が出力線から出力されることになる。

本発明のオートフォーカスイメージセンサは、画素列と、画素列で発生した光量に応じた信号を出力する画素列電荷検出器と、画素列の平均光量を検出するモニタ画素と、平均光量を検出するモニタ画素で発生した光量に応じた信号を出力するモニタ電荷検出器とを備えた基準部と、基準部と同一構成の参照部と、画素列電荷検出器の出力信号が概一定になる様に制御する信号制御部と、を備える。基準部７及び参照部８からのモニタ電荷検出器からの信号により、画素列を制御し、画素列の信号が飽和しない最適な信号量になるようにすることができる。このような構成とすることで、位置検出精度の誤差を最小限に抑えたオートフォーカスイメージセンサが得られる。

以上、実施形態に基づき本発明を具体的に説明したが、本発明は上述の実施形態に制限されるものではなく、その要旨を逸脱しない範囲で種々の変更を施すことができ、これらの変更例も本願に含まれることはいうまでもない。

本発明の活用例として、オートフォーカスイメージセンサに用いることが出来る。

本発明の実施形態におけるオートフォーカスイメージセンサ概略構成図である。図１におけるオートフォーカスイメージセンサの信号制御部のブロック図である。図１におけるオートフォーカスイメージセンサの動作説明のためのモニタ画素の電荷蓄積波形図（Ａ）、動作フロー（Ｂ）である。図１における信号制御部の他のブロック図である。図４における信号制御部の最小値検出器の回路図である。図４における信号制御部の最小値検出器の動作説明図である。図４における信号制御部の最小値検出器の他の回路図である。従来例におけるオートフォーカスイメージセンサ概略構成図である。従来例における信号制御部のブロック図である。

符号の説明

１ＣＣＤ
２電荷検出器
３画素列
４平均光量検出画素（モニタ画素）
５制御電極
６信号制御部
７基準部
８参照部
１０最小値検出器
１２比較器
１３基準電圧発生器
１４蓄積制御信号発生部
２１電源
２２入力端子
２３出力線
２４ソースフォロワ
２５ＧＮＤ
２７電圧源
２８トランジスタ

Claims

画素列と、画素列で発生した光量に応じた信号を出力する画素列電荷検出器と、画素列の平均光量を検出するモニタ画素と、モニタ画素で発生した光量に応じた信号を出力するモニタ電荷検出器とを備えた基準部と、基準部と同一構成の参照部を備えたイメージセンサにおいて、
前記イメージセンサは、前記基準部の画素列電荷検出器からの出力信号と、前記参照部の画素列電荷検出器からの出力信号とが概一定になる様に制御する信号制御部をさらに備え、
前記信号制御部は、最小値検出器と、比較器と、基準電圧発生器と、制御信号発生器とで構成され、前記最小検出器は前記基準部のモニタ電荷検出器からの出力信号と、前記参照部のモニタ電荷検出器からの出力信号との２つの信号のうちの低い方の出力信号に応じた出力信号を出力し、前記比較器は前記最小検出器からの出力と、前記基準電圧発生器の基準電圧と比較判定し、その比較判定結果により前記制御信号発生器は基準部及び参照部の制御電極を制御する
ことを特徴とするイメージセンサ。
請求項１に記載のイメージセンサにおいて、基準部と参照部の画素列及びモニタ画素は、イメージエリアの中心を基点に対称配置されていることを特徴とするイメージセンサ。
請求項１又は請求項２に記載のイメージセンサにおいて、基準部の画素列の平均光量を検出するモニタ画素及び参照部の画素列の平均光量を検出するモニタ画素は、前記基準部と参照部のそれぞれの画素列に隣接配置されていることを特徴とするイメージセンサ。
請求項１に記載のイメージセンサにおいて、前記基準部の画素列の平均光量を検出するモニタ画素及び参照部の画素列の平均光量を検出するモニタ画素の幅は、前記基準部と参照部の画素列の画素の大半とほぼ同じ幅になる様に配置したことを特徴とするイメージセンサ。
請求項１に記載のイメージセンサにおいて、前記最小値検出器は、電源と出力線間に設けられた第一の定電流源と基準部のモニタ電荷検出器からの信号をゲート入力とするドライブトランジスタからなるソースフォロワ回路と、電源と出力線間に設けられた第二の定電流源と参照部のモニタ電荷検出器からの信号をゲート入力とするドライブトランジスタからなるソースフォロワ回路とを備え、二つのソースフォロワ回路の出力線を短絡したことを特徴とするイメージセンサ。
請求項１に記載のイメージセンサにおいて、前記最小値検出器は、電源と出力線間に設けられた定電流源と、出力線と接地電圧間に接続された複数のトランジスタとで構成され、前記複数のトランジスタのゲートのそれぞれには、基準部、参照部それぞれのモニタ電荷検出器からの出力が入力されることを特徴とするイメージセンサ。