JP2005300844A - オートフォーカス用固体撮像装置とそれを用いたオートフォーカスカメラ - Google Patents

Abstract

【課題】 オートフォーカス用固体撮像装置の検出精度を向上させる。
【解決手段】 位相差検出型の焦点検出を行なうための、複数の画素を備えた基準部用リニアセンサと複数の画素を備えた参照部リニアセンサとを、それぞれ備えた第１及び第２のリニアセンサ対（例えば２−１，２−２）を有し、第１のリニアセンサ対と第２のリニアセンサ対とは同一の画素ピッチであり、第１リニアセンサ対と第２リニアセンサ対とを、平行に隣接させ且つリニアセンサの並び方向に相対的にずらして配置し、第１リニアセンサ対と第２のリニアセンサ対との両方を用いて焦点検出のための信号出力を行なう。
【選択図】 図１

Description

本発明は測距用固体撮像装置の高精度化に関し、特にＴＴＬ−ＳＩＲ （Through The Lens Secondary Imaged Registration：２次結像位相差検出）型のオートフォーカスセンサとそれを用いたオートフォーカスカメラに関する。

従来のＴＴＬ−ＳＩＲ型オートフォーカスセンサは、本出願人により非特許文献１等で詳しく述べられている。図９にこの測距用固体撮像装置のリニアセンサ配置レイアウトを示す。中央のクロス測距を含めた７点測距を行なうために、８つのリニアセンサ対１３１が各測距点に対応して同一半導体基板１３０上に配置されている。中央の測距点に対しては水平配置と垂直配置した２つのリニアセンサ対を十字状に設けたことで、縦線検知と横線検知の両方を行なうクロス測距が可能である。これらの装置において、撮影レンズを通ってきた光束を２次結像光学系によってＡＦセンサ上の基準部用リニアセンサ１３２上と参照部用リニアセンサ１３３上の２つ位置に被写体像を再結像させ、その２つの被写体像の位相差検出を行ってデフォーカス量を求めるものである（実際には基準部の信号と参照部の信号の相関演算を行なうことで、測距の分解能を上げている。）。この方式における検出精度はリニアセンサの画素ピッチと基線長（基準部リニアセンサと参照部リニアセンサの光学中心間の距離）に大きく依存する。一般的には画素ピッチが狭く、基線長が大きい方が測距精度を高くできる。但し、基線長を拡大するとチップサイズや光学ユニットのサイズも拡大するため、画素ピッチを縮小する方がカメラの小型化に対しては有効である。

また、別の方法で測距精度を向上させる技術もいくつか開示されている。特許文献１では画素ピッチの大きいセンサアレイと画素ピッチの小さいセンサアレイを有し、一方のセンサアレイで焦点検出が不能になった場合に、他方のセンサアレイの出力を用いて焦点検出を行なうカメラの焦点検出装置が開示されている。特許文献２では被写体像を標本化するサンプリングピッチが初期状態を含めて複数通りに選択でき、被写体の空間周波数に応じて画素ピッチを切り替えて焦点検出を行なうことで測距精度を向上させる装置も開示されている。通常用いるリニアセンサ以外にもう１つのリニアセンサを設けることや、画素ピッチを変えることで測距精度の向上を可能としている。また、被写体の捕捉率（被写体を測距できる割合）も同時に向上する。
特開昭６４−８０９２０号公報 特開平１１−１４９００号公報 "広視野７点ＡＦ対応ＣＭＯＳリニア型オートフォーカスセンサ"，映情学技報， Ｖｏｌ．２５， Ｎｏ．２８， ｐｐ．１−６（２００１）

しかしながら上記従来例において、画素内においても感度分布があるため被写体像の結像位置によっては測距精度が落ちる場合がある。以下に測距精度が落ちる場合について説明する。

図１０は一般的なＡＦセンサの画素内の水平方向に沿ったセル内感度分布を示した図である。画素となるフォトダイオード１１０−１〜１１０−５の中央は最も感度が高くなり、画素端に行くに従って感度が落ち、画素分離領域１２８では感度は低くなっている。図１１はフォトダイオード１１０−３上に結像した被写体像と、フォトダイオード１１０−１〜１１０−５に関するＡＦセンサからの出力の関係を示したものである。図１１において、被写体像はフォトダイオード１１０−３のほぼ中心に結像した場合であり、フォトダイオード１１０−３の出力が最も高くなる。両隣のフォトダイオード１１０−２と１１０−４はフォトダイオード１１０−３からのクロストークによりある割合で出力されることになる。もし、図１２のようにフォトダイオード１１０−３とフォトダイオード１１０−４との間の画素分離領域に被写体像が結像した場合、フォトダイオード１１０−３とフォトダイオード１１０−４の出力はほぼ同じ大きさとなるため、被写体像のピークが画素分離領域の左右どちらかの画素になるか不定と判断され、同じ被写体を測距しても演算結果が毎回異なってしまうことになる。この影響を減らすためには水平画素ピッチを縮小すれば良い。例えば、画素ピッチが半分になれば、この測距誤差も半分程度になる。しかしながら単純な画素ピッチ縮小では感度が落ちるため、低輝度時に測距そのもの自体ができなくなる場合がある。感度を落とさずに画素ピッチを縮小するためには、微細化プロセスを導入することが求められるが、この微細化プロセスを立ち上げるには、長い開発期間と膨大な開発コストが必要となるため、低コストの測距用固体撮像装置を短期間に開発することは困難であった。

本発明の目的は、高精度の測距性能を有した測距用固体撮像装置を実現することである。

また本発明の目的は、高感度の測距性能を有した測距用固体撮像装置を実現することである。

また本発明の目的は、微細化プロセスを必要とせずに上記の目的を達成できる測距用固体撮像装置を実現することである。

上記目的を達成するため、本発明は、位相差検出型の焦点検出を行なうための、複数の画素を備えた基準部用リニアセンサと複数の画素を備えた参照部リニアセンサとを、それぞれ備えた第１及び第２のリニアセンサ対を有し、前記第１のリニアセンサ対と前記第２のリニアセンサ対とは同一の画素ピッチであり、前記第１リニアセンサ対と前記第２リニアセンサ対とを、並行に隣接させ、且つ前記基準部用リニアセンサと前記参照部リニアセンサとの並び方向に相対的にずらして配置し（千鳥配置し）、前記第１リニアセンサ対と前記第２のリニアセンサ対との両方を用いて焦点検出のための信号出力を行なうことを特徴とする。本発明の構成において、片方のリニアセンサ対の画素分離領域に被写体像が結像して測距結果が不安定となった場合、画素をずらした他方のリニアセンサ対で測距が行なえるため、測距精度の低下を解消することができる。画素ピッチが等価的に半分にすることで、測距精度を向上されることもできる。

本発明において、２つのリニアセンサ対は線対称配置とすることで、２つのリニアセンサ対が密接して配置されるため、被写体の位置ずれに対しての測距誤差がなくなる。

本発明において、基線長の異なるリニアセンサを２組同一直線上に配置することで、更なる高精度測距が可能となる。

本発明においては、千鳥配置したリニアセンサ対とそれと直交する方向に基線長の異なる２種類のリニアセンサ対を用いることでクロス測距を行なうことができ、高精度測距と高感度測距が同時に実現可能となる。

本発明によれば高精度、高安定度、高被写体捕捉率であり、かつ高感度である測距用固体撮像装置が実現できる。また本発明の各種の機能がオンチップされたインテリジェント化により、装置の小型化、低コスト化も同時に実現されるため、小型低価格デジタル一眼レフカメラに最適な測距用固体撮像装置が実現できる。

以下、本発明の実施の形態について図面を用いて詳細に説明する。

（実施形態１）
図１は本発明の特徴を最もよく表す図面であり、本発明を施した固体撮像装置の概略的平面レイアウト図である。図４はリニアセンサ対の配置とその効果を説明する図である。

同図において、１はＳｉ半導体基板、２はリニアセンサを構成するフォトダイオードアレイ（Ｓｉ半導体基板の中央の測距点に対して垂直配置したフォトダイオードアレイを２−１〜２−４で示す）、３はＡＦセンサ読み出し回路、４はＡＦセンサ読み出し回路３を走査する走査回路、５はＡＦセンサブロックからの信号を増幅するための信号増幅回路、６はアナログ回路を動作させるための電源回路、７はＡＦセンサの蓄積時間と信号出力回路のゲインを決めるためのＡＧＣ回路、８はセンサを駆動するためのロジック回路（Ｔ／Ｇ）、９はチップの温度を測るための温度計、１０は各種のアナログ信号を選択して読み出すためのマルチプレクサ回路（ＭＰＸ）である。

図１に示すように、Ｓｉ半導体基板の中央において、中央の測距点に対して垂直配置したフォトダイオードアレイ２−１〜２−４は、フォトダイオードアレイ２−１，２−２が相対的に互いに位置がずれるように並行に隣接して配され（千鳥配列され）、フォトダイオードアレイ２−３，２−４も同様に相対的に互いに位置がずれるように並行に隣接して配されている（千鳥配列されている）。フォトダイオードアレイ２−１と２−３は第１のリニアセンサ対を構成し、フォトダイオードアレイ２−２と２−４は第２のリニアセンサ対を構成する。

図４にはフォトダイオードアレイ２−１とフォトダイオードアレイ２−２との配置の例が示されており（ここでは簡易化のためにそれぞれ５個の画素から構成されるとしている）、フォトダイオードアレイ２−１はフォトダイオード（受光部）４０−Ｕ１〜４０−Ｕ５から構成され、フォトダイオードアレイ２−２はフォトダイオード（受光部）４０−Ｌ１〜４０−Ｌ５から構成される。フォトダイオード４０−Ｕ１〜４０−Ｕ５、フォトダイオード４０−Ｌ１〜４０−Ｌ５は同一の画素ピッチで配されている。なお、後述するように画素はフォトダイオードの他にリセット用ＭＯＳトランジスタ、差動増幅器を含んでいるが、図４ではリセット用ＭＯＳトランジスタ、差動増幅器は省略されており、フォトダイオードと素子分離領域のみを示している。リセット用ＭＯＳトランジスタ、差動増幅器は遮光層４３に設けられ、それぞれフォトダイオード形成領域に隣接して形成されている。

遮光層４３は、リセット用ＭＯＳトランジスタ、差動増幅器を遮光するように形成されるが、フォトダイオードアレイ２−１とフォトダイオードアレイ２−２との間、フォトダイオードアレイ２−３とフォトダイオードアレイ２−４との間は遮光層が設けられていない。ここで遮光層を設けないのは、なるべく不感領域をなくして隣接させるためである。フォトダイオードアレイが離れると位置ずれが起こり、また細線パターンの検出が困難になるからである。ただし、遮光層が狭ければ、特にあっても構わない。

次にフォトダイオードアレイ２とＡＦセンサ読み出し回路３からなるＡＦリニアセンサ回路の具体的な回路図を図２に示す。また図３は差動増幅器２９、３０の具体的な回路構成図を示す。

ここに示したＡＦリニアセンサ回路（ＣＭＯＳリニア型ＡＦセンサ）は、以前に本出願人により特開２０００−１８０７０６号等で提案した回路である。ＡＦリニアセンサ回路は複数のＡＦセンサユニットから構成される。

図２において、２０は光電変換を行なうｐｎ接合フォトダイオード、２１はフォトダイオード２０の電位をＶＲＥＳにリセットするリセット用ＭＯＳトランジスタ、２２は正転入力端子（＋）がフォトダイオード２０に接続され、反転入力端子（−）と出力端子とが接続される差動増幅器であり、ｐｎ接合フォトダイオード２０、リセット用ＭＯＳトランジスタ２１、差動増幅器２２によって増幅型光電変換素子を構成し、これはフォトダイオードアレイ２の画素の一つとなる。

２３はクランプ容量、２４はクランプ容量２３にクランプ電位を入力するためのＭＯＳスイッチであり、クランプ容量２３とＭＯＳスイッチ２４とでクランプ回路を構成している。２５〜２８はスイッチ用ＭＯＳトランジスタ、２９は最大値検出用差動増幅器、３０はＡＦ信号出力回路を兼ねる最小値検出用差動増幅器であり、それぞれの差動増幅器は電圧フォロワ回路を構成している。差動増幅器２２の出力はクランプ回路を介して最大値検出回路に入力されるとともに、クランプ回路を介してＡＦ信号出力回路を兼ねる最小値検出回路に入力される。

３１は最大値出力用ＭＯＳスイッチ、３２は最小値出力用ＭＯＳスイッチ、３３はＯＲ回路、３４は定電流用ＮＭＯＳトランジスタ、３５は定電流用ＰＭＯＳトランジスタである。図３に示すように、最小値検出回路用には最終段がＰＭＯＳのソースフォロワ回路、最大値検出回路用には最終段がＮＭＯＳのソースフォロワ回路となっている。走査回路４はＯＲ回路に入力され、各ＡＦセンサユニットからの最小値出力を順次選択的に出力させる。３６は画素からの信号又は最小値出力が出力される共通出力線である。
本回路の動作の詳細は特開２０００−１８０７０６号に説明されているので、ここでは概略的にその動作について説明する。

信号φRESによりリセット用ＭＯＳトランジスタ２１をオンしてフォトダイオードをリセットし、信号φN1とφN2によりスイッチ用ＭＯＳトランジスタ２６、２７をオンし差動増幅器２２の出力をスイッチ用ＭＯＳトランジスタ２５、最大値検出回路（最小値検出回路）、スイッチ用ＭＯＳトランジスタ２７を介してクランプ容量２３に保持する。クランプ容量に保持される信号は最大値検出回路、最小値検出回路を構成する差動増幅器のオフセット成分も含まれており、差動増幅器２２からの信号をクランプ回路に入力し、最大値検出回路、最小値検出回路を介して出力するときに差動増幅器のオフセット成分も除去されて出力することができる。φPEAKにより最大値出力用ＭＯＳスイッチ３１を全てオンすることで最大値出力をＡＧＣ回路に出力する。φＢＴＭによりＯＲ回路３３を介して最小値出力用ＭＯＳスイッチ３２を全てオンすることで最小値出力を共通出力線３６に出力する。また、走査回路によりＯＲ回路３３を介して順次最小値出力用ＭＯＳスイッチ３２を出力することでＡＦ信号を共通出力線３６に出力する（このとき最小値検出回路はＡＦ出力回路として動作させる。）。最小値検出回路３０を最小値検出回路から最小値を出力するときには図３の定電流ＭＯＳ３８をオフにし、ＡＦ出力回路として動作させるときには図３の定電流ＭＯＳ３８をオンにする。

本回路構成において、最大値検出回路と最小値検出回路の前段にフィードバック型のノイズクランプ回路を設けることにより、フォトダイオードで発生するリセットノイズと、センサアンプ、最大値検出回路、最小値検出回路で発生するＦＰＮの除去が可能となっている。また、最終出力段がソースフォロワ形式である電圧フォロワ回路を画素毎に構成し、最小値出力時には各電圧フォロワの出力段の定電流源をオフにして、定電流源に接続された出力線に共通接続することにより、ＡＦセンサ信号の最小値を得ることができる。また、ＡＦセンサ信号出力時には、各電圧フォロワの出力段の定電流源をオンにして、各電圧フォロワ回路を順次、出力線に接続させることにより、シリアルなＡＦセンサ信号を得ることができる。この動作により、最小値検出回路と信号出力回路が兼用となるため、チップの小型化が可能となる。

次に千鳥配列したリニアセンサの効果について説明する。図４は簡単のために、千鳥配置センサの一部とスリット状の被写体像を用いた図面である。

図４において、４１は素子分離領域、４２はスリット像である。図１２に示すセンサでは、画素分離領域上に被写体像が結像されると動作が不定になっていたが、図４に示すような構成とした場合には、フォトダイオードアレイ２−２のフォトダイオード４０−Ｌ３と４０−Ｌ４との間の素子分離領域に被写体像が結像され、被写体像のピークが素子分離領域の左右どちらのフォトダイオードにあるのか解らなくても、他方のフォトダイオードアレイ２−１ではフォトダイオード４０−Ｕ３に被写体像が結像され、ピークの位置が一義的に決まるので動作が不定となることはない。また、通常は両方のリニアセンサ出力を用いて信号処理できるので、Ｓ／Ｎが√２倍になるという別の効果も生まれる。従って無理な画素ピッチ縮小を伴わずに、従来と同じ画素サイズであっても、従来以上の測距精度と検出感度が可能となる。

本実施形態において、基線長（基準部リニアセンサと参照部リニアセンサの光学中心間の距離）の異なるリニアセンサを千鳥配置したリニアセンサ対に直交した位置に更に設けている。図１に示した様に、基線長Ａのリニア１センサ対２−６，２−７の外側に基線長Ｂ（Ｂ＞Ａ）のリニアセンサ対２−５，２−８を設けている。また、基線長Ａのリニアセンサ対２−６，２−７と基線長Ｂのリニアセンサ対２−５，２−８は視野ずれの防止のために同一直線状に配置することが望ましい。基線長が長い方が敏感度（測距分解能）が高くなるため、高精度の測距が可能となる。ただし使える撮像レンズのＦナンバーが小さい光束を用いるため、暗い（Ｆナンバーが大きい）レンズに対しては使用できないといった制限があるが、Ｆナンバーが大きい撮像レンズは被写界深度が深いため、問題とはならない。

本実施形態においては、第１のリニアセンサ対２−１，２−３を、第２のリニアセンサ対２−２，２−４をリニアセンサ（フォトダイオードアレイ）の並び方向に半画素分（０．５画素分）ずらして線対称配置（フリップ配置）させたレイアウトとした。リニアセンサ（フォトダイオードアレイ）の並び方向は例えばフォトダイオードアレイ（リニアセンサ）２−１とフォトダイオードアレイ（リニアセンサ）２−３との並び方向である。２次結像光学系に収差が無い場合は本実施形態に示した様に０．５画素ずらしが最適であるが、光学収差がある場合には光学収差の補正を含める目的を兼ねて０．５〜１画素の間でずらす方が好ましい。ただし、リニアセンサのずらし量は、ずれがあれば本発明による効果を生ずる。

一般的にはリニアセンサ対が増えると速度が遅くなる弊害があったが、本実施形態において、それぞれのリニアセンサ対の蓄積時間制御（ＡＧＣ）を独立に並列駆動処理することで高速化と高精度化を同時に実現させている。ＡＧＣを独立に制御することは、例えば特開２００３−１０７３４０号公報に記載されている。従ってリニアセンサの数が増えても速度低下することなく、従来と同等の高速レスポンスが可能である。蓄積時間制御はリアルタイムに制御することが望ましい。消費電流に関してもＣＭＯＳ回路であるため、問題にならない。本実施形態では光電変換素子のみでなく、全ての素子（ロジック、アナログ）がＣＭＯＳ回路で構成され、ＣＭＯＳプロセスで製造可能なＣＭＯＳ型固体撮像装置を構成する（必ずしもすべての構成部をＣＭＯＳ回路で構成しなくともよい。）。

リニアセンサを構成するフォトダイオードアレイ２（フォトダイオードアレイ２−１〜２−８を含む）は全て同じ画素サイズ（レイアウトピッチ）とすることが望ましく、同じ画素サイズとすることで、開発負荷の削減、開発期間の削減、開発コストの削減に繋がる。また、光電変換特性も揃うことになるため、補正システム（感度ばらつき、シェーディング等）も簡単になる。

本実施形態において、従来と同じ製造プロセス、デザインルールを用いながらも、高精度、高安定度、そして高感度の測距能力を有する測距用固体撮像装置が実現できた。本実施形態はＶＭＩＳ(Threshold Voltage Modulation Image Sensor)、ＢＣＡＳＴ(Buried Charge Accumulator and Sensing Transistor array)、ＬＢＣＡＳＴ(Lateral Buried Charge Accumulator and Sensing Transistor array)等にも当然のことながら応用可能である。とくにＢＣＡＳＴやＬＢＣＡＳＴに対しては増幅用ＭＯＳトランジスタをＪＦＥＴトランジスタに置き換えることで、本質的な変更を伴わずに実現できる。

（実施形態２）
図５に本発明を施した第２の実施形態における平面レイアウトを示す。図５において図１と同一構成部材については同一符号を付して説明を省略する。本実施形態において、基線長の長い測距ラインにも千鳥配置リニアセンサを設けている。つまり、フォトダイオードアレイ２−１１と２−１３は第１のリニアセンサ対を構成し、フォトダイオードアレイ２−１２と２−１４は第２のリニアセンサ対を構成する。また、フォトダイオードアレイ２−９と２−１５は第１のリニアセンサ対を構成し、フォトダイオードアレイ２−１０と２−１６は第２のリニアセンサ対を構成する。本実施形態によって、中央の測距点に対して、更なる測距精度と感度の向上が可能となった。また、図６のように測距点全てに千鳥配置したリニアセンサを設けても良い。図６において図１と同一構成部材については同一符号を付している。更に１１点測距や１５点測距などの様に更に測距点を増やした場合にも当然のことながら本発明は有効である。

（実施形態３）
図７に本発明を施した第３の実施形態における平面レイアウトを示す。本実施形態において、エリア型ＡＦセンサに適用した例を示す。このエリア型ＡＦセンサは本出願人により特開平１１−１９１８６７号公報等で開示されたものである。同図において、５０はフォトダイオード、５１は素子分離領域、５２は光電荷を増幅するための画素アンプ領域である。６１〜６４は有効画素領域、６５はSRAM、６６はマルチプレクサ回路（ＭＰＸ）、６７はロジック回路，Ｉ／Ｏ回路、６８〜７０はＡＧＣ回路、７１は信号増幅回路、７２は電源回路である。実施形態１と実施形態２においてリニアセンサ対によって位相差検出型測距を行っていたが、本実施形態ではエリアセンサ対によって位相差検出型測距を行なっている。本実施形態の特徴は、図７に示した様に、測距は隣接千鳥配置した２つのリニアセンサ対によって行なうことである。エリアセンサを使うことでより広い領域に対してのオートフォーカスが可能となる。本実施形態においても、エリア型ＡＦセンサの測距能力の高精度化と高感度化が可能となった。

（実施形態４）
図８は本発明を用いるＴＴＬ−ＳＩＲ型オートフォーカスシステムを搭載した一眼レフカメラの光学系概略図を示している。図８において、８０は被写体像をフィルム上やイメージセンサ上に一時結像させるための撮影レンズ、８１はファインダースクリーン８２へ光を反射させるためのクイックリターンミラーであり、光を数１０％透過するハーフミラーとなっている。８３はＡＦ系へ光を導くためのサブミラー、８４は測距用固体撮像装置、８５はＡＦセンサ上に被写体像を再結像させるための二次結像レンズ（メガネレンズ）、８６はＡＦセンサ４４へ光を導く反射ミラー、８７はフォーカルプレーンシャッター、８８は光線の主軸を示している。

本実施形態において、実施形態１から実施形態３に記載の測距用固体撮像装置を用いることで、従来以上の測距精度を有する一眼レフカメラを、コストアップせずに実現することが可能となった。また、アナログカメラ、デジタルカメラを問わず、ＴＴＬ−ＳＩＲ型ＡＦカメラであれば、本発明が適用できることは明らかである。

本発明はＴＴＬ−ＳＩＲ （Through The Lens Secondary Imaged Registration：２次結像位相差検出）型のオートフォーカスセンサを搭載した装置、例えばオートフォーカスカメラ等に用いることができる。

本発明の第１実施形態の平面レイアウト図である。 本発明の第１実施形態のＡＦ回路構成図である。 上記ＡＦ回路構成の最大値検出回路と最小値検出回路の構成を示す図である。 本発明の第１実施形態の効果を説明する図である。 本発明の第２実施形態の平面レイアウト図である。 本発明の第２実施形態の別形態を示す図である。 本発明の第３実施形態の平面レイアウト図である。 本発明の第４実施形態を施したカメラの光学系説明図である。 従来の概略的な平面レイアウト図である。 ＡＦセンサのセル内感度を説明する図である。 従来のＡＦセンサの出力例を説明する図である。 従来のＡＦセンサの問題点を説明する図である。

符号の説明

１ Ｓｉ基板
２ フォトダイオードアレイ
３ ＡＦ読み出し回路
４ 走査回路
５ 信号処理回路（信号増幅回路）
６ 電源回路
７ ＡＧＣ回路
８ ロジック回路
９ 温度計
１０ マルチプレクサ（MPX）
２０ フォトダイオード
２１ リセットＭＯＳトランジスタ
２２、２９、３０ 差動増幅回路
２３ クランプ容量
２４ クランプＭＯＳトランジスタ
２５〜２８ スイッチＭＯＳトランジスタ
２９ 最大値検出回路
３０ 最小値検出回路（兼出力回路）
３１ 最大値出力用ＭＯＳトランジスタ
３２ 最小値出力用ＭＯＳトランジスタ
３３ ＯＲ回路
３４、３５ 定電流源
３６ 信号出力線
４１，５１ 素子分離領域
４２ スリット光
５２ 画素アンプ
８０ 撮影レンズ
８１ クイックリターンミラー
８２ ファインダースクリーン
８３ サブミラー
８４ 測距用固体撮像装置
８５ 二次結像レンズ
８６ 反射ミラー
８７ フォーカルプレーンシャッター
８８ 主光線軸
１３０ 半導体基板
１３１ リニアセンサ対
１３２ 基準部用リニアセンサ
１３３ 参照部用リニアセンサ

Claims (13)

1. 位相差検出型の焦点検出を行なうための、複数の画素を備えた基準部用リニアセンサと複数の画素を備えた参照部リニアセンサとを、それぞれ備えた第１及び第２のリニアセンサ対を有し、
   前記第１のリニアセンサ対と前記第２のリニアセンサ対とは同一の画素ピッチであり、
   前記第１リニアセンサ対と前記第２リニアセンサ対とを、並行に隣接させ、且つ前記基準部用リニアセンサと前記参照部リニアセンサとの並び方向に相対的にずらして配置し、
   前記第１リニアセンサ対と前記第２のリニアセンサ対との両方を用いて焦点検出のための信号出力を行なうことを特徴とする測距用固体撮像装置。
2. 請求項１に記載の測距用固体撮像装置において、前記第１のリニアセンサ対と前記第２のリニアセンサ対とのずらし量がほぼ０．５画素分であることを特徴とする測距用固体撮像装置。
3. 請求項１又は請求項２に記載の測距用固体撮像装置において、前記第１のリニアセンサ対の画素の受光部と前記第２のリニアセンサ対の画素の受光部とは隣接して配置されていることを特徴とする測距用固体撮像装置。
4. 請求項１から請求項３のいずれか１項に記載の測距用固体撮像装置において、前記第１のリニアセンサ対と前記第２のリニアセンサ対の光電変換素子間に遮光層がないことを特徴とする測距用固体撮像装置。
5. 請求項１から請求項４のいずれか１項に記載の測距用固体撮像装置に記載の前記第１及び第２のリニアセンサ対と、前記第１及び第２のリニアセンサ対と直交する方向に配置した第３のリニアセンサ対と、前記第３のリニアセンサ対よりも大きい基線長を有する第４のリニアセンサ対とを有し、
   前記第４のリニアセンサ対を基線長方向について第３のリニアセンサ対の外側に配置したことを特徴とする測距用固体撮像装置。
6. 請求項５に記載の測距離用固体撮像装置において、前記第３のリニアセンサ対と前記第４のリニアセンサ対は同一直線上にレイアウトされていることを特徴とする測距用固体撮像装置。
7. 複数の被写体位置に対する多点測距を行なうための測距用固体撮像装置において、少なくとも中央の測距センサが請求項１から請求項６のいずれか１項に記載の第１及び第２のリニアセンサ対を有することを特徴とする測距用固体撮像装置。
8. 複数の被写体位置に対する多点測距を行なうための測距用固体撮像装置において、少なくとも中央の測距センサが請求項５又は請求項６に記載の第１から第４のリニアセンサ対を有することを特徴とする測距用固体撮像装置。
9. 請求項１から請求項８のいずれか１項に記載の測距用固体撮像装置において、全てのリニアセンサ対が同一の画素形状であることを特徴とする測距用固体撮像装置。
10. 請求項５、６、８又は９に記載の測距用固体撮像装置において、前記第１から第４のリニアセンサ対は独立して前記画素を構成する光電変換素子の光電荷の蓄積時間を制御することを特徴とする測距用固体撮像装置。
11. 請求項１０に記載の測距用固体撮像装置において、前記光電変換素子は増幅型光電変換素子であって、該増幅型光電変換素子を用いてリアルタイムに蓄積時間制御を行なうことを特徴とする測距用固体撮像装置。
12. 請求項１１に記載の測距用固体撮像装置において、ＣＭＯＳプロセスで製造可能なＣＭＯＳ型固体撮像装置であることを特徴とする測距用固体撮像装置。
13. 請求項１から請求項１２のいずれか１項に記載の測距用固体撮像装置を搭載したことを特徴とするオートフォーカスカメラ。

Images