JPH10233883A - Ｃｃｄ撮像素子及び画像読取装置 - Google Patents
Ｃｃｄ撮像素子及び画像読取装置Info
- Publication number
- JPH10233883A JPH10233883A JP9216632A JP21663297A JPH10233883A JP H10233883 A JPH10233883 A JP H10233883A JP 9216632 A JP9216632 A JP 9216632A JP 21663297 A JP21663297 A JP 21663297A JP H10233883 A JPH10233883 A JP H10233883A
- Authority
- JP
- Japan
- Prior art keywords
- output
- ccd
- signal
- circuit
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/701—Line sensors
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
- H04N23/80—Camera processing pipelines; Components thereof
- H04N23/84—Camera processing pipelines; Components thereof for processing colour signals
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N2209/00—Details of colour television systems
- H04N2209/04—Picture signal generators
- H04N2209/041—Picture signal generators using solid-state devices
- H04N2209/048—Picture signal generators using solid-state devices having several pick-up sensors
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N2209/00—Details of colour television systems
- H04N2209/04—Picture signal generators
- H04N2209/041—Picture signal generators using solid-state devices
- H04N2209/048—Picture signal generators using solid-state devices having several pick-up sensors
- H04N2209/049—Picture signal generators using solid-state devices having several pick-up sensors having three pick-up sensors
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Facsimile Heads (AREA)
- Facsimile Scanning Arrangements (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Color Television Image Signal Generators (AREA)
Abstract
(57)【要約】
【課題】 複数のＣＣＤシフトレジスタに蓄積された電
荷を出力する際のリニアリティ特性の差異を解消できる
カラーＣＣＤ撮像素子を提供する。 【解決手段】 複数のＣＣＤシフトレジスタと、各ＣＣ
Ｄシフトレジスタの出力ゲートと一体に形成され、各出
力ゲートに排出された電気信号を多重化して出力する共
通出力回路と、を有し、各ＣＣＤシフトレジスタの出力
ゲートを各色毎に制御するようにした。
荷を出力する際のリニアリティ特性の差異を解消できる
カラーＣＣＤ撮像素子を提供する。 【解決手段】 複数のＣＣＤシフトレジスタと、各ＣＣ
Ｄシフトレジスタの出力ゲートと一体に形成され、各出
力ゲートに排出された電気信号を多重化して出力する共
通出力回路と、を有し、各ＣＣＤシフトレジスタの出力
ゲートを各色毎に制御するようにした。
Description
【０００１】
【発明の属する技術分野】本発明は、例えばカラーＣＣ
Ｄ撮像素子のように複数チャネルのＣＣＤを有するＣＣ
Ｄ撮像素子、及びこのＣＣＤ撮像素子を用いた画像読取
装置に関する。
Ｄ撮像素子のように複数チャネルのＣＣＤを有するＣＣ
Ｄ撮像素子、及びこのＣＣＤ撮像素子を用いた画像読取
装置に関する。
【０００２】
【従来の技術】近年、イメージスキャナ等の画像読取装
置においてカラーＣＣＤ撮像素子が多用されている。こ
の種のカラーＣＣＤ撮像素子は、図１２に示すように、
例えば赤（Ｒ）、緑（Ｇ）、青（Ｂ）の３色の各々に対
応するＣＣＤシフトレジスタ１０Ｒ，１０Ｇ，１０Ｂ
（統一的に説明するときは１０とする）、転送ゲート１
１Ｒ，１１Ｇ，１１Ｂ（統一的に説明するときは１１と
する）、各色のフォトダイオード１２Ｒ，１２Ｇ，１２
Ｂ（統一的に説明するときは１２とする）、及び各ＣＣ
Ｄシフトレジスタ１０に電荷転送用の電位差を与える複
数の電極を備え、光エネルギーによって各フォトダイオ
ード１２に蓄積された電荷が、それぞれ転送ゲート１１
によって、各色に対応するＣＣＤシフトレジスタ１０に
転送されるようになっている。各ＣＣＤシフトレジスタ
１０の出力側には、各色別々の出力ゲート２３Ｒ，２３
Ｇ，２３Ｇ（統一的に説明するときは２３とする）、フ
ローティングソース２４Ｒ，２４Ｇ，２４Ｂ（統一的に
説明するときは２４とする）、リセットゲート２５Ｒ，
２５Ｇ，２５Ｂ（統一的に説明するときは２５とす
る）、及び、プリアンプ（ＦＥＴ）２６Ｒ，２６Ｇ，２
６Ｂ（統一的に説明するときは２６とする）を含んで成
る出力回路が接続されており、この出力回路によって各
色の電荷に対応する電気信号が外部に出力される。
置においてカラーＣＣＤ撮像素子が多用されている。こ
の種のカラーＣＣＤ撮像素子は、図１２に示すように、
例えば赤（Ｒ）、緑（Ｇ）、青（Ｂ）の３色の各々に対
応するＣＣＤシフトレジスタ１０Ｒ，１０Ｇ，１０Ｂ
（統一的に説明するときは１０とする）、転送ゲート１
１Ｒ，１１Ｇ，１１Ｂ（統一的に説明するときは１１と
する）、各色のフォトダイオード１２Ｒ，１２Ｇ，１２
Ｂ（統一的に説明するときは１２とする）、及び各ＣＣ
Ｄシフトレジスタ１０に電荷転送用の電位差を与える複
数の電極を備え、光エネルギーによって各フォトダイオ
ード１２に蓄積された電荷が、それぞれ転送ゲート１１
によって、各色に対応するＣＣＤシフトレジスタ１０に
転送されるようになっている。各ＣＣＤシフトレジスタ
１０の出力側には、各色別々の出力ゲート２３Ｒ，２３
Ｇ，２３Ｇ（統一的に説明するときは２３とする）、フ
ローティングソース２４Ｒ，２４Ｇ，２４Ｂ（統一的に
説明するときは２４とする）、リセットゲート２５Ｒ，
２５Ｇ，２５Ｂ（統一的に説明するときは２５とす
る）、及び、プリアンプ（ＦＥＴ）２６Ｒ，２６Ｇ，２
６Ｂ（統一的に説明するときは２６とする）を含んで成
る出力回路が接続されており、この出力回路によって各
色の電荷に対応する電気信号が外部に出力される。
【０００３】図中、φ１，φ２は、各ＣＣＤシフトレジ
スタ１０の蓄積電荷をバケツリレー式に出力回路に移動
させるための電位差を付与する電位制御信号、ＴＧは転
送ゲート１１の動作タイミングを決する転送ゲート信
号、ＲＧＢogは各色の出力ゲート２３の開閉（導通／非
導通）を制御する導通制御信号、ＲＳＴはリセットゲー
ト２５の開閉を制御するリセット信号、Ｖddはバイア
ス、Ｒout，Ｇout，Ｂoutはそれぞれ赤、緑、青につい
て出力される電気信号である。
スタ１０の蓄積電荷をバケツリレー式に出力回路に移動
させるための電位差を付与する電位制御信号、ＴＧは転
送ゲート１１の動作タイミングを決する転送ゲート信
号、ＲＧＢogは各色の出力ゲート２３の開閉（導通／非
導通）を制御する導通制御信号、ＲＳＴはリセットゲー
ト２５の開閉を制御するリセット信号、Ｖddはバイア
ス、Ｒout，Ｇout，Ｂoutはそれぞれ赤、緑、青につい
て出力される電気信号である。
【０００４】図１３は、図１２に示したカラーＣＣＤ撮
像素子の動作タイミング図であり、転送ゲート信号Ｔ
Ｇ、電位制御信号φ１，φ２、リセット信号ＲＳＴ、電
気信号Ｒout，Ｇout，Ｂoutの変化過程を示している。
図中、ｐＣＲ，ｐＣＧ，ｐＣＢはカラーＣＣＤ撮像素子
から出力された各色（画素）の電気信号のプリチャージ
成分、ＳＲ，ＳＧ，ＳＢは各色の信号成分である。
像素子の動作タイミング図であり、転送ゲート信号Ｔ
Ｇ、電位制御信号φ１，φ２、リセット信号ＲＳＴ、電
気信号Ｒout，Ｇout，Ｂoutの変化過程を示している。
図中、ｐＣＲ，ｐＣＧ，ｐＣＢはカラーＣＣＤ撮像素子
から出力された各色（画素）の電気信号のプリチャージ
成分、ＳＲ，ＳＧ，ＳＢは各色の信号成分である。
【０００５】図１４（ａ）〜（ｃ）は、電荷の蓄積過程
をフォトダイオード１２−転送ゲート１１−ＣＣＤシフ
トレジスタ１０の間の電位変化によって示したものであ
り、図１５（ａ）〜図１５（ｅ）は、電荷転送過程を３
色分のＣＣＤシフトレジスタ１０−出力ゲート２３−フ
ローティングソース２４−リセットゲート２５間の電位
の変化により示したものである。各出力ゲート２３はＨ
ｉｇｈレベルに固定されている。また、ＣＣＤシフトレ
ジスタ１０における電位の高低は、電子が移動し易い方
を下にするようにしてある。つまり、電極にＨｉｇｈレ
ベルの電圧が印加されたときは低く、Ｌｏｗレベルの電
圧が印加されたときは高くなるようになっている。
をフォトダイオード１２−転送ゲート１１−ＣＣＤシフ
トレジスタ１０の間の電位変化によって示したものであ
り、図１５（ａ）〜図１５（ｅ）は、電荷転送過程を３
色分のＣＣＤシフトレジスタ１０−出力ゲート２３−フ
ローティングソース２４−リセットゲート２５間の電位
の変化により示したものである。各出力ゲート２３はＨ
ｉｇｈレベルに固定されている。また、ＣＣＤシフトレ
ジスタ１０における電位の高低は、電子が移動し易い方
を下にするようにしてある。つまり、電極にＨｉｇｈレ
ベルの電圧が印加されたときは低く、Ｌｏｗレベルの電
圧が印加されたときは高くなるようになっている。
【０００６】次に、上記カラーＣＣＤ撮像素子におい
て、光エネルギーによって発生した電荷が電気信号とし
て外部に出力されるまでの過程を説明する。まず、図１
３上段に示した各タイミングＴ（＝ｔ０〜ｔ６）でのカ
ラーＣＣＤ撮像素子の状態を図１４及び図１５を参照し
て説明する。
て、光エネルギーによって発生した電荷が電気信号とし
て外部に出力されるまでの過程を説明する。まず、図１
３上段に示した各タイミングＴ（＝ｔ０〜ｔ６）でのカ
ラーＣＣＤ撮像素子の状態を図１４及び図１５を参照し
て説明する。
【０００７】図１４（ａ）はタイミングＴがｔ０のとき
の状態であり、フォトダイオード１２に、光エネルギー
によって発生した電荷が蓄積されている。このとき、転
送ゲート信号ＴＧはＬｏｗレベルなので、転送ゲート１
１は閉まった（高い）状態となっている。また、ＣＣＤ
シフトレジスタ１０には、電荷が転送されてしまった後
なので、電荷は残っていない。
の状態であり、フォトダイオード１２に、光エネルギー
によって発生した電荷が蓄積されている。このとき、転
送ゲート信号ＴＧはＬｏｗレベルなので、転送ゲート１
１は閉まった（高い）状態となっている。また、ＣＣＤ
シフトレジスタ１０には、電荷が転送されてしまった後
なので、電荷は残っていない。
【０００８】図１４（ｂ）はタイミングＴがｔ１のとき
の状態であり、転送ゲート信号ＴＧがＨｉｇｈレベルと
なり、転送ゲート１１が開かれた（低くなった）直後の
状態が示されている。このとき、フォトダイオード１２
に蓄積された電荷は、ＣＣＤシフトレジスタ１０に向け
て一斉に流れ込む。
の状態であり、転送ゲート信号ＴＧがＨｉｇｈレベルと
なり、転送ゲート１１が開かれた（低くなった）直後の
状態が示されている。このとき、フォトダイオード１２
に蓄積された電荷は、ＣＣＤシフトレジスタ１０に向け
て一斉に流れ込む。
【０００９】図１４（ｃ）は、タイミングＴがｔ２のと
きの状態であり、フォトダイオード１２の電荷が全てＣ
ＣＤシフトレジスタ１０に流れ込んで、転送ゲート信号
がｌｏｗレベルになり、転送ゲート１１が閉まった状態
となる。つまり、各色のフォトダイオード１２に蓄積さ
れた電荷のＣＣＤシフトレジスタ１０への転送が完了す
る。
きの状態であり、フォトダイオード１２の電荷が全てＣ
ＣＤシフトレジスタ１０に流れ込んで、転送ゲート信号
がｌｏｗレベルになり、転送ゲート１１が閉まった状態
となる。つまり、各色のフォトダイオード１２に蓄積さ
れた電荷のＣＣＤシフトレジスタ１０への転送が完了す
る。
【００１０】図１５には、フォトダイオードからＣＣＤ
シフトレジスタに転送された電荷がバケツリレー式に出
力回路に転送されていく様子が示されている。
シフトレジスタに転送された電荷がバケツリレー式に出
力回路に転送されていく様子が示されている。
【００１１】すなわち、図１５（ａ）はタイミングＴが
ｔ２のときの状態であり、フォトダイオード１２の電荷
が全てＣＣＤシフトレジスタ１０に転送される。このと
き、電位制御信号φ１はＨｉｇｈレベル、電位制御信号
φ２はＬｏｗレベル、リセット信号ＲＳＴはＬｏｗレベ
ルである。電荷は一番低いところに集まっている。
ｔ２のときの状態であり、フォトダイオード１２の電荷
が全てＣＣＤシフトレジスタ１０に転送される。このと
き、電位制御信号φ１はＨｉｇｈレベル、電位制御信号
φ２はＬｏｗレベル、リセット信号ＲＳＴはＬｏｗレベ
ルである。電荷は一番低いところに集まっている。
【００１２】図１５（ｂ）はタイミングＴがｔ３のとき
の状態である。このときは、電位制御信号φ１，φ２が
それぞれＨｉｇｈからＬｏｗレベル、ＬｏｗからＨｉｇ
ｈレベルに変化し始める。ＣＣＤシフトレジスタ１０の
電位は、１／２画素分だけ出力回路の方向に移動し、そ
れに伴い、電荷がより安定な電位の方向（１／２画素分
だけ出力回路の方向）に移動していく。出力ゲート２３
の電位は、Ｈｉｇｈレベルで固定なので、最終段階の電
荷は、３色ともフローティングソース２４に流れ込む。
の状態である。このときは、電位制御信号φ１，φ２が
それぞれＨｉｇｈからＬｏｗレベル、ＬｏｗからＨｉｇ
ｈレベルに変化し始める。ＣＣＤシフトレジスタ１０の
電位は、１／２画素分だけ出力回路の方向に移動し、そ
れに伴い、電荷がより安定な電位の方向（１／２画素分
だけ出力回路の方向）に移動していく。出力ゲート２３
の電位は、Ｈｉｇｈレベルで固定なので、最終段階の電
荷は、３色ともフローティングソース２４に流れ込む。
【００１３】図１５（ｃ）はタイミングＴがｔ４のとき
の状態であり、電荷が全て移動し終わった様子が示され
ている。このとき、フローティングソース２４はＦＥＴ
２６のゲートに接続されており、ＦＥＴ２６のソースフ
ォロア回路により、フローティングソース２４に蓄積さ
れた電荷量に比例した電気信号（Ｒout，Ｇout，Ｂou
t）がそれぞれ出力される。このときは、図１３に示さ
れるように、赤、緑、青の各電気信号が同時に外部に出
力される。
の状態であり、電荷が全て移動し終わった様子が示され
ている。このとき、フローティングソース２４はＦＥＴ
２６のゲートに接続されており、ＦＥＴ２６のソースフ
ォロア回路により、フローティングソース２４に蓄積さ
れた電荷量に比例した電気信号（Ｒout，Ｇout，Ｂou
t）がそれぞれ出力される。このときは、図１３に示さ
れるように、赤、緑、青の各電気信号が同時に外部に出
力される。
【００１４】図１５（ｄ）はタイミングＴがｔ５のとき
の状態であり、電位制御信号φ１，φ２が、それぞれＬ
ｏｗからＨｉｇｈレベル、ＨｉｇｈからＬｏｗレベルに
変化し始める。このときは、ＣＣＤシフトレジスタ１０
の電位は、１／２画素分だけ出力回路の方向に移動し、
それに伴い、電荷がより安定な電位の方向（１／２画素
分だけ出力回路の方向）に移動していく。
の状態であり、電位制御信号φ１，φ２が、それぞれＬ
ｏｗからＨｉｇｈレベル、ＨｉｇｈからＬｏｗレベルに
変化し始める。このときは、ＣＣＤシフトレジスタ１０
の電位は、１／２画素分だけ出力回路の方向に移動し、
それに伴い、電荷がより安定な電位の方向（１／２画素
分だけ出力回路の方向）に移動していく。
【００１５】図１５（ｅ）は タイミングＴがｔ６のと
きの状態であり、リセット信号ＲＳＴがＬｏｗからＨｉ
ｇｈレベルになってリセットゲート２５が開けられ、フ
ローティングソース２４の電荷が初期化（リセット）さ
れる。
きの状態であり、リセット信号ＲＳＴがＬｏｗからＨｉ
ｇｈレベルになってリセットゲート２５が開けられ、フ
ローティングソース２４の電荷が初期化（リセット）さ
れる。
【００１６】このようにして最初の画素の赤、緑、青の
信号を全て出力し終わり、タイミングｔ２〜ｔ６で１サ
イクル経過した状態になる。つまり、ＣＣＤシフトレジ
スタ１０上で、丁度１画素分の電荷の転送が終了したこ
とになる。以後、赤、緑、青の各画素に対応する電気信
号は、電位制御信号φ１，φ２、リセット信号ＲＳＴに
同期して、各色別々に３つの端子から同時に出力され
る。
信号を全て出力し終わり、タイミングｔ２〜ｔ６で１サ
イクル経過した状態になる。つまり、ＣＣＤシフトレジ
スタ１０上で、丁度１画素分の電荷の転送が終了したこ
とになる。以後、赤、緑、青の各画素に対応する電気信
号は、電位制御信号φ１，φ２、リセット信号ＲＳＴに
同期して、各色別々に３つの端子から同時に出力され
る。
【００１７】図１２のようなカラーＣＣＤ撮像素子から
得られる赤、緑、青についての電気信号の入出力特性
（実測値）を図１６に示す。図中、横軸は蓄積時間、縦
軸は赤、緑、青の各信号電圧である。なお、蓄積時間と
は、フォトダイオードに与える光の照射時間である。一
定光量の光源を使用すれば、蓄積時間で入射角エネルギ
ーをコントロールできることになる。蓄積時間は、色毎
に光源の光量、フォトダイオードの光の変換効率が違う
ので、相対値で示してある。図１６から明らかなよう
に、出力回路が各色別々なので、色毎に入出力特性にず
れが生じる。ごく一般的なカラーＣＣＤ撮像素子を例に
とると、出力の最大値は１０００ｍＶであり、同一入力
に対し出力電圧の色毎の電圧差の最大値は５０ｍＶ程度
である。
得られる赤、緑、青についての電気信号の入出力特性
（実測値）を図１６に示す。図中、横軸は蓄積時間、縦
軸は赤、緑、青の各信号電圧である。なお、蓄積時間と
は、フォトダイオードに与える光の照射時間である。一
定光量の光源を使用すれば、蓄積時間で入射角エネルギ
ーをコントロールできることになる。蓄積時間は、色毎
に光源の光量、フォトダイオードの光の変換効率が違う
ので、相対値で示してある。図１６から明らかなよう
に、出力回路が各色別々なので、色毎に入出力特性にず
れが生じる。ごく一般的なカラーＣＣＤ撮像素子を例に
とると、出力の最大値は１０００ｍＶであり、同一入力
に対し出力電圧の色毎の電圧差の最大値は５０ｍＶ程度
である。
【００１８】次に、図１７を参照して従来の画像読取装
置の一例を説明する。
置の一例を説明する。
【００１９】この画像読取装置２は、例えば図１２に示
した構造のカラーＣＣＤ撮像素子Ｂ１と、カラーＣＣＤ
撮像素子Ｂ１を制御する制御装置Ｂ２と、画像変換回路
とを備えて構成される。制御装置Ｂ２は、カラーＣＣＤ
撮像素子Ｂ１の動作を上記電位制御信号φ１，φ２、転
送ゲート信号ＴＧ、リセット信号ＲＳＴにより制御する
装置である。画像変換回路は、各色毎に設けられたバッ
ファアンプＢ３、クランプ回路Ｂ４、及びサンプル・ホ
ールド（Ｓ＆Ｈ）回路Ｂ５と、各サンプル・ホールド回
路Ｂ５の出力を選択的に切り替えて出力するアナログス
イッチＢ６と、アナログスイッチＢ６の出力をディジタ
ル信号に変換するアナログ／ディジタル変換器（以下、
Ａ／Ｄ変換器）Ｂ７とから構成される。
した構造のカラーＣＣＤ撮像素子Ｂ１と、カラーＣＣＤ
撮像素子Ｂ１を制御する制御装置Ｂ２と、画像変換回路
とを備えて構成される。制御装置Ｂ２は、カラーＣＣＤ
撮像素子Ｂ１の動作を上記電位制御信号φ１，φ２、転
送ゲート信号ＴＧ、リセット信号ＲＳＴにより制御する
装置である。画像変換回路は、各色毎に設けられたバッ
ファアンプＢ３、クランプ回路Ｂ４、及びサンプル・ホ
ールド（Ｓ＆Ｈ）回路Ｂ５と、各サンプル・ホールド回
路Ｂ５の出力を選択的に切り替えて出力するアナログス
イッチＢ６と、アナログスイッチＢ６の出力をディジタ
ル信号に変換するアナログ／ディジタル変換器（以下、
Ａ／Ｄ変換器）Ｂ７とから構成される。
【００２０】この画像変換回路は、カラーＣＣＤ撮像素
子Ｂ１から出力された３色の画素に対応する電気信号の
プリチャージ成分ｐｃＲ，ｐｃＧ，ｐｃＢ（以下、プリ
チャージ部）を一定電位にクランプし、次いで信号成分
ＳＲ，ＳＧ，ＳＢ（以下、信号部）をサンプル・ホール
ドする。サンプル・ホールドされた各電気信号は、画素
毎にアナログスイッチで赤、緑、青の順に切り替えら
れ、時分割にＡ／Ｄ変換器に入力される。これは、高価
なＡ／Ｄ変換器を１つにするためである。
子Ｂ１から出力された３色の画素に対応する電気信号の
プリチャージ成分ｐｃＲ，ｐｃＧ，ｐｃＢ（以下、プリ
チャージ部）を一定電位にクランプし、次いで信号成分
ＳＲ，ＳＧ，ＳＢ（以下、信号部）をサンプル・ホール
ドする。サンプル・ホールドされた各電気信号は、画素
毎にアナログスイッチで赤、緑、青の順に切り替えら
れ、時分割にＡ／Ｄ変換器に入力される。これは、高価
なＡ／Ｄ変換器を１つにするためである。
【００２１】上記画像読取装置の動作タイミングを図１
８に示す。
８に示す。
【００２２】図１８において、ＴＧ，φ１，φ２，ＲＳ
Ｔ，Ｒout，Ｇout，Ｂoutは、図１３に示したものと同
一の信号である。また、φＣＬＰは、カラーＣＣＤ撮像
素子Ｂ１の出力信号のプリチャージ部をクランプ回路Ｂ
４において一定電位にクランプする信号である。このク
ランプは、Ｈｉｇｈレベルの状態で行われる。φＳ・Ｈ
（サンプルホールド）は、カラーＣＣＤ撮像素子Ｂ１の
信号部をサンプルホールド回路Ｂ５でサンプル・ホール
ドするための信号である。なお、サンプル・ホールド
は、Ｈｉｇｈレベルにより行われる。このクランプとサ
ンプル・ホールドとを行う手法は相関２重サンプリング
法と呼ばれており、ノイズ低減のためによく用いられる
手法である。ＳＥＬＲ，ＳＥＬＧ，ＳＥＬＢは、アナロ
グスイッチＢ６をＯＮ／ＯＦＦ制御して、赤、緑、青の
それぞれについての電気信号を選択するための切替信号
である。これは、Ｈｉｇｈレベルにより選択可能とな
る。この例では、赤、緑、青の順番にＯＮしている。ア
ナログスイッチＢ６を通った各電気信号は、Ａ／Ｄ変換
器Ｂ７に入力され、以下のプロセスを経てアナログ−デ
ィジタル変換される。
Ｔ，Ｒout，Ｇout，Ｂoutは、図１３に示したものと同
一の信号である。また、φＣＬＰは、カラーＣＣＤ撮像
素子Ｂ１の出力信号のプリチャージ部をクランプ回路Ｂ
４において一定電位にクランプする信号である。このク
ランプは、Ｈｉｇｈレベルの状態で行われる。φＳ・Ｈ
（サンプルホールド）は、カラーＣＣＤ撮像素子Ｂ１の
信号部をサンプルホールド回路Ｂ５でサンプル・ホール
ドするための信号である。なお、サンプル・ホールド
は、Ｈｉｇｈレベルにより行われる。このクランプとサ
ンプル・ホールドとを行う手法は相関２重サンプリング
法と呼ばれており、ノイズ低減のためによく用いられる
手法である。ＳＥＬＲ，ＳＥＬＧ，ＳＥＬＢは、アナロ
グスイッチＢ６をＯＮ／ＯＦＦ制御して、赤、緑、青の
それぞれについての電気信号を選択するための切替信号
である。これは、Ｈｉｇｈレベルにより選択可能とな
る。この例では、赤、緑、青の順番にＯＮしている。ア
ナログスイッチＢ６を通った各電気信号は、Ａ／Ｄ変換
器Ｂ７に入力され、以下のプロセスを経てアナログ−デ
ィジタル変換される。
【００２３】Ａ／Ｄ変換器Ｂ７は、クロックφＡ／Ｄが
Ｈｉｇｈレベルの期間はアナログ入力部に入力された信
号ＡＤinをサンプルし、Ｌｏｗレベルの期間はホールド
する。ホールドされたアナログ信号は、次のサイクルの
クロックφＡ／Ｄ信号の立ち上がりに同期してディジタ
ル信号Ｄoutに変換され、ディジタル出力部から出力さ
れる。
Ｈｉｇｈレベルの期間はアナログ入力部に入力された信
号ＡＤinをサンプルし、Ｌｏｗレベルの期間はホールド
する。ホールドされたアナログ信号は、次のサイクルの
クロックφＡ／Ｄ信号の立ち上がりに同期してディジタ
ル信号Ｄoutに変換され、ディジタル出力部から出力さ
れる。
【００２４】図１９は、従来の他のカラーＣＣＤ撮像素
子を示す構造説明図である。
子を示す構造説明図である。
【００２５】このカラーＣＣＤ撮像素子は、赤、緑、青
３色の電気信号用の出力回路の後段にアナログスイッチ
ＳＷを配置し、赤、緑、青の各電気信号を、電位制御信
号φ１，φ２、リセット信号ＲＳＴに同期してライン毎
に切り換え、１つの出力端子ＲＧＢoutから選択信号Ｓ
ＥＬによって選択的に出力するようにした点が図１２の
ものと異なる。すなわち、赤信号を１ライン分読み出し
た後、緑信号を１ライン分読み出し、さらに、青信号を
１ライン分読み出す。読み出した電気信号は、後述の相
関２重サンプリングを施した後、アナログ／ディジタル
変換する。このような構造のカラーＣＣＤ撮像素子で
は、各色の電気信号が選択的に出力されるので、画像読
取装置において、バッファアンプやクランプ回路を図１
７のように各色毎に設ける必要がなくなり、回路構成が
簡略化される。
３色の電気信号用の出力回路の後段にアナログスイッチ
ＳＷを配置し、赤、緑、青の各電気信号を、電位制御信
号φ１，φ２、リセット信号ＲＳＴに同期してライン毎
に切り換え、１つの出力端子ＲＧＢoutから選択信号Ｓ
ＥＬによって選択的に出力するようにした点が図１２の
ものと異なる。すなわち、赤信号を１ライン分読み出し
た後、緑信号を１ライン分読み出し、さらに、青信号を
１ライン分読み出す。読み出した電気信号は、後述の相
関２重サンプリングを施した後、アナログ／ディジタル
変換する。このような構造のカラーＣＣＤ撮像素子で
は、各色の電気信号が選択的に出力されるので、画像読
取装置において、バッファアンプやクランプ回路を図１
７のように各色毎に設ける必要がなくなり、回路構成が
簡略化される。
【００２６】
【発明が解決しようとする課題】上述のように、従来の
カラーＣＣＤ撮像素子では、赤、緑、青についての電気
信号が別々のチャネルの出力回路を介して出力される。
各出力回路の終段はＦＥＴ２６で構成されるのが通常で
あるが、ＦＥＴ２６の特性ばらつきによって、入出力の
リニアリティ特性に差異が生じる（図１６参照）。その
ため、チャネル間のレベルバランスが崩れ、後段処理の
際のグレーバランスが不良となる場合があった。このよ
うな問題は、カラー／モノクロを問わず、複数チャネル
のＣＣＤを用いるＣＣＤ撮像素子に共通に発生する。
カラーＣＣＤ撮像素子では、赤、緑、青についての電気
信号が別々のチャネルの出力回路を介して出力される。
各出力回路の終段はＦＥＴ２６で構成されるのが通常で
あるが、ＦＥＴ２６の特性ばらつきによって、入出力の
リニアリティ特性に差異が生じる（図１６参照）。その
ため、チャネル間のレベルバランスが崩れ、後段処理の
際のグレーバランスが不良となる場合があった。このよ
うな問題は、カラー／モノクロを問わず、複数チャネル
のＣＣＤを用いるＣＣＤ撮像素子に共通に発生する。
【００２７】また、従来の画像読取装置は、ＣＣＤ撮像
素子から出力される電気信号をクランプ回路やサンプル
・ホールド回路を通し、アナログスイッチで切り替えて
Ａ／Ｄ変換器に入力しているのでスイッチングノイズが
発生し、高速処理をする場合にはそれが顕著になるとい
う問題もあった。
素子から出力される電気信号をクランプ回路やサンプル
・ホールド回路を通し、アナログスイッチで切り替えて
Ａ／Ｄ変換器に入力しているのでスイッチングノイズが
発生し、高速処理をする場合にはそれが顕著になるとい
う問題もあった。
【００２８】そこで本発明の課題は、複数のＣＣＤシフ
トレジスタに蓄積された電荷を出力する際のリニアリテ
ィ特性の差異を解消することができる、改良されたＣＣ
Ｄ撮像素子を提供することにある。
トレジスタに蓄積された電荷を出力する際のリニアリテ
ィ特性の差異を解消することができる、改良されたＣＣ
Ｄ撮像素子を提供することにある。
【００２９】本発明の他の課題は、ノイズの発生を抑制
して高品質の画像を得る画像読取装置を提供することに
ある。
して高品質の画像を得る画像読取装置を提供することに
ある。
【００３０】
【課題を解決するための手段】上記課題を解決する本発
明のＣＣＤ撮像素子は、それぞれ列状に並設された受光
素子群から出力される電気信号を自己の出力ゲートへ一
括排出する複数のＣＣＤシフトレジスタと、各ＣＣＤシ
フトレジスタの出力ゲートと一体に形成され、各出力ゲ
ートに排出された電気信号を多重化して出力する共通出
力回路と、を有することを特徴とする。
明のＣＣＤ撮像素子は、それぞれ列状に並設された受光
素子群から出力される電気信号を自己の出力ゲートへ一
括排出する複数のＣＣＤシフトレジスタと、各ＣＣＤシ
フトレジスタの出力ゲートと一体に形成され、各出力ゲ
ートに排出された電気信号を多重化して出力する共通出
力回路と、を有することを特徴とする。
【００３１】各ＣＣＤシフトレジスタには、各受光素子
群の駆動を共通に制御するための第１制御信号の入力用
電極と、自己の出力ゲートと前記共通出力回路との導通
を個別的に制御するための第２制御信号の入力用電極と
が設けられる。
群の駆動を共通に制御するための第１制御信号の入力用
電極と、自己の出力ゲートと前記共通出力回路との導通
を個別的に制御するための第２制御信号の入力用電極と
が設けられる。
【００３２】あるいは、各ＣＣＤシフトレジスタが、自
己の受光素子群の駆動を個別的に制御するための第１制
御信号の入力用電極と、自己の出力ゲートと前記共通出
力回路との導通を共通に制御するための第２制御信号の
入力用電極とを設けるようにしてよい。
己の受光素子群の駆動を個別的に制御するための第１制
御信号の入力用電極と、自己の出力ゲートと前記共通出
力回路との導通を共通に制御するための第２制御信号の
入力用電極とを設けるようにしてよい。
【００３３】各ＣＣＤシフトレジスタが、それぞれ他の
ＣＣＤシフトレジスタと相異なる色の受光量に対応する
電気信号を排出するようにすることで、カラーＣＣＤ撮
像素子を構成することができる。
ＣＣＤシフトレジスタと相異なる色の受光量に対応する
電気信号を排出するようにすることで、カラーＣＣＤ撮
像素子を構成することができる。
【００３４】前記共通出力回路は、例えば各ＣＣＤシフ
トレジスタの出力ゲートに排出された電荷を順次電圧に
変換する単一の電荷−電圧変換部と、各出力ゲートに蓄
積された電荷をリセットする単一のリセットゲートとを
含んで構成する。
トレジスタの出力ゲートに排出された電荷を順次電圧に
変換する単一の電荷−電圧変換部と、各出力ゲートに蓄
積された電荷をリセットする単一のリセットゲートとを
含んで構成する。
【００３５】また、前記他の課題を解決する本発明の画
像読取装置は、本発明のいずれかのＣＣＤ撮像素子と、
個々のＣＣＤシフトレジスタの受光素子群を個別的且つ
異なるタイミングで駆動制御し、各出力ゲートと前記共
通出力回路とを共通タイミングで導通制御するととも
に、前記導通制御によって前記共通出力回路から多重出
力される個々の電気信号にプリチャージ成分を形成する
ためのリセット制御を行う制御手段と、を有することを
特徴とする。
像読取装置は、本発明のいずれかのＣＣＤ撮像素子と、
個々のＣＣＤシフトレジスタの受光素子群を個別的且つ
異なるタイミングで駆動制御し、各出力ゲートと前記共
通出力回路とを共通タイミングで導通制御するととも
に、前記導通制御によって前記共通出力回路から多重出
力される個々の電気信号にプリチャージ成分を形成する
ためのリセット制御を行う制御手段と、を有することを
特徴とする。
【００３６】前記制御手段は、各ＣＣＤシフトレジスタ
の受光素子群を共通タイミングで駆動制御し、個々の出
力ゲートと前記共通出力回路とを個別的且つ異なるタイ
ミングで導通制御するとともに、前記導通制御によって
前記共通出力回路から多重出力される個々の電気信号に
プリチャージ成分を形成するためのリセット制御を行う
ように変更することもできる。
の受光素子群を共通タイミングで駆動制御し、個々の出
力ゲートと前記共通出力回路とを個別的且つ異なるタイ
ミングで導通制御するとともに、前記導通制御によって
前記共通出力回路から多重出力される個々の電気信号に
プリチャージ成分を形成するためのリセット制御を行う
ように変更することもできる。
【００３７】上記他の課題を解決する本発明の他の画像
読取装置は、本発明のいずれかのＣＣＤ撮像素子と、前
記共通出力回路から多重出力される電気信号を画像情報
に変換する画像変換回路とを有し、前記画像変換回路
は、個々の電気信号を、プリチャージ成分と信号成分と
の差分値を表すディジタル信号に変換する電子回路を含
んでなる。前記電子回路は、例えば、前記電気信号のプ
リチャージ成分を後続の信号成分の処理時間だけ遅延さ
せる遅延回路と、遅延後のプリチャージ成分を前記信号
成分から差し引いて差分値を表すディジタル信号を生成
する回路とを含んで構成する。
読取装置は、本発明のいずれかのＣＣＤ撮像素子と、前
記共通出力回路から多重出力される電気信号を画像情報
に変換する画像変換回路とを有し、前記画像変換回路
は、個々の電気信号を、プリチャージ成分と信号成分と
の差分値を表すディジタル信号に変換する電子回路を含
んでなる。前記電子回路は、例えば、前記電気信号のプ
リチャージ成分を後続の信号成分の処理時間だけ遅延さ
せる遅延回路と、遅延後のプリチャージ成分を前記信号
成分から差し引いて差分値を表すディジタル信号を生成
する回路とを含んで構成する。
【００３８】
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を詳細に説明する。
施の形態を詳細に説明する。
【００３９】（第１実施形態）図１は、本発明のＣＣＤ
撮像素子をカラーＣＣＤ撮像素子に適用した場合の構造
例を示す図である。なお、図１２に示した従来のカラー
ＣＣＤ撮像素子と同一機能の要素については同一符号を
付してある。
撮像素子をカラーＣＣＤ撮像素子に適用した場合の構造
例を示す図である。なお、図１２に示した従来のカラー
ＣＣＤ撮像素子と同一機能の要素については同一符号を
付してある。
【００４０】この実施形態のカラーＣＣＤ撮像素子は、
ＣＣＤシフトレジスタ１０、受光した光エネルギーに比
例した量の電荷（ここでは電子）を発生するフォトダイ
オード１２、フォトダイオード１２に蓄積した電荷をＣ
ＣＤシフトレジスタ１０に転送する転送ゲート１１、Ｃ
ＣＤシフトレジスタによってバケツリレー式に転送され
てきた電荷を出力側に転送する出力ゲート１３Ｒ，１３
Ｇ，１３Ｂ（統一的に説明するときは１３とする）、プ
リアンプの入力部であるフローティングソース１４、フ
ローティングソース１４に流れ込んだ電荷を初期状態に
戻す為のリセットゲート１５、及びフローティングソー
ス１４の電気信号（ここでは画素毎の信号電圧）を外部
に出力するためのソースフォロア型のプリアンプ（以
下、ＦＥＴ）１６を有している。
ＣＣＤシフトレジスタ１０、受光した光エネルギーに比
例した量の電荷（ここでは電子）を発生するフォトダイ
オード１２、フォトダイオード１２に蓄積した電荷をＣ
ＣＤシフトレジスタ１０に転送する転送ゲート１１、Ｃ
ＣＤシフトレジスタによってバケツリレー式に転送され
てきた電荷を出力側に転送する出力ゲート１３Ｒ，１３
Ｇ，１３Ｂ（統一的に説明するときは１３とする）、プ
リアンプの入力部であるフローティングソース１４、フ
ローティングソース１４に流れ込んだ電荷を初期状態に
戻す為のリセットゲート１５、及びフローティングソー
ス１４の電気信号（ここでは画素毎の信号電圧）を外部
に出力するためのソースフォロア型のプリアンプ（以
下、ＦＥＴ）１６を有している。
【００４１】ＣＣＤシフトレジスタ１０、転送ゲート１
１、フォトダイオード１２、出力ゲート１３は、赤、
緑、青の各色について別々に備えられており、一方、フ
ローティングソース１４、リセットゲート１５、ＦＥＴ
１６（以下この３つの部分を総称して共通出力回路と呼
ぶ）は、赤、緑、青に対して共通としている。
１、フォトダイオード１２、出力ゲート１３は、赤、
緑、青の各色について別々に備えられており、一方、フ
ローティングソース１４、リセットゲート１５、ＦＥＴ
１６（以下この３つの部分を総称して共通出力回路と呼
ぶ）は、赤、緑、青に対して共通としている。
【００４２】カラーＣＣＤ撮像素子に入力される制御信
号は、以下のとおりである。まず、ＣＣＤシフトレジス
タ１０の入力電極には、電荷を順次バケツリレー式に送
り出すための電位を与える電位制御信号φ１，φ２が３
色共通に入力され、転送ゲート１１の電極には転送ゲー
ト信号ＴＧが全色共通に入力される。なお、電位制御信
号φ１，φ２および転送ゲート１１の電極自体は、各色
毎に設けておいてもよい。出力ゲート１３には、入力用
電極１７Ｒ，１７Ｇ，１７Ｂ（統一的に説明するときは
１７とする）を介して、その電位を個別的に調整して外
部から導通制御を行うための導通制御信号（以下、出力
ゲート信号と称する）Ｒog，Ｇog，Ｂogが色別に入力さ
れる。リセットゲート１５には共通リセット電極１８を
介してリセット信号ＲＳＴが入力される。
号は、以下のとおりである。まず、ＣＣＤシフトレジス
タ１０の入力電極には、電荷を順次バケツリレー式に送
り出すための電位を与える電位制御信号φ１，φ２が３
色共通に入力され、転送ゲート１１の電極には転送ゲー
ト信号ＴＧが全色共通に入力される。なお、電位制御信
号φ１，φ２および転送ゲート１１の電極自体は、各色
毎に設けておいてもよい。出力ゲート１３には、入力用
電極１７Ｒ，１７Ｇ，１７Ｂ（統一的に説明するときは
１７とする）を介して、その電位を個別的に調整して外
部から導通制御を行うための導通制御信号（以下、出力
ゲート信号と称する）Ｒog，Ｇog，Ｂogが色別に入力さ
れる。リセットゲート１５には共通リセット電極１８を
介してリセット信号ＲＳＴが入力される。
【００４３】図２は、上記カラーＣＣＤ撮像素子の動作
タイミング図であり、転送ゲート信号ＴＧ、電位制御信
号φ１，φ２、出力ゲート信号Ｒog，Ｇog，Ｂog、リセ
ット信号ＲＳＴ、及び出力される電気信号ＲＧＢoutの
変化状態を示している。図３（ａ）〜（ｃ）は、電荷の
蓄積過程を、各色フォトダイオード１２−転送ゲート１
１−ＣＣＤシフトレジスタ１０の間の電位変化によって
示したものであり、図４（ａ）〜（ｅ）及び図５（ａ）
〜（ｅ）は、電荷転送過程を３画素分のＣＣＤシフトレ
ジスタ１０−出力ゲート１３−フローティングソース１
４−リセットゲート１５間の電位の変化により示したも
のである。なお、図中の粒状のものが電子である。図３
〜図５は、いずれも赤、緑、青の３チャネルについて示
してある。また、電位の高低は、電子が移動し易い方を
下にするようにしてある。つまり、電極にＨｉｇｈレベ
ルの電圧が印加されたときは低く、Ｌｏｗレベルの電圧
が印加されたときは高くなる。
タイミング図であり、転送ゲート信号ＴＧ、電位制御信
号φ１，φ２、出力ゲート信号Ｒog，Ｇog，Ｂog、リセ
ット信号ＲＳＴ、及び出力される電気信号ＲＧＢoutの
変化状態を示している。図３（ａ）〜（ｃ）は、電荷の
蓄積過程を、各色フォトダイオード１２−転送ゲート１
１−ＣＣＤシフトレジスタ１０の間の電位変化によって
示したものであり、図４（ａ）〜（ｅ）及び図５（ａ）
〜（ｅ）は、電荷転送過程を３画素分のＣＣＤシフトレ
ジスタ１０−出力ゲート１３−フローティングソース１
４−リセットゲート１５間の電位の変化により示したも
のである。なお、図中の粒状のものが電子である。図３
〜図５は、いずれも赤、緑、青の３チャネルについて示
してある。また、電位の高低は、電子が移動し易い方を
下にするようにしてある。つまり、電極にＨｉｇｈレベ
ルの電圧が印加されたときは低く、Ｌｏｗレベルの電圧
が印加されたときは高くなる。
【００４４】次に、本実施形態のカラーＣＣＤ撮像素子
において光エネルギーによって発生した電荷が電気信号
として出力される過程を以下に説明する。まず、図２上
段に示したタイミングＴ（＝ｔ０〜ｔ１１）の場合の動
作を説明する。
において光エネルギーによって発生した電荷が電気信号
として出力される過程を以下に説明する。まず、図２上
段に示したタイミングＴ（＝ｔ０〜ｔ１１）の場合の動
作を説明する。
【００４５】図３（ａ）はタイミングＴがｔ０のときの
状態であり、各色フォトダイオード１２に電荷が蓄積さ
れている。このとき、転送ゲート信号ＴＧはＬｏｗレベ
ルであり、転送ゲート１１は閉まった（高い）状態にな
っている。ＣＣＤシフトレジスタ１０には、電荷が転送
されてしまった後なので、電荷は残っていない。
状態であり、各色フォトダイオード１２に電荷が蓄積さ
れている。このとき、転送ゲート信号ＴＧはＬｏｗレベ
ルであり、転送ゲート１１は閉まった（高い）状態にな
っている。ＣＣＤシフトレジスタ１０には、電荷が転送
されてしまった後なので、電荷は残っていない。
【００４６】図３（ｂ）はタイミングＴがｔ１のときの
状態であり、転送ゲート信号ＴＧがＨｉｇｈレベルにな
り、転送ゲート１１が開かれた（低くなった）直後であ
る。この状態では、フォトダイオード１２に蓄積された
電荷がＣＣＤシフトレジスタ１０に流れ込んでいる。
状態であり、転送ゲート信号ＴＧがＨｉｇｈレベルにな
り、転送ゲート１１が開かれた（低くなった）直後であ
る。この状態では、フォトダイオード１２に蓄積された
電荷がＣＣＤシフトレジスタ１０に流れ込んでいる。
【００４７】図３（ｃ）はタイミングＴがｔ２のときの
状態である。各色フォトダイオード１２の電荷が全てＣ
ＣＤシフトレジスタ１０に転送完了したところである。
状態である。各色フォトダイオード１２の電荷が全てＣ
ＣＤシフトレジスタ１０に転送完了したところである。
【００４８】図４及び図５では、フォトダイオード１２
からＣＣＤシフトレジスタ１０に転送された電荷がバケ
ツリレー式に共通出力回路に転送されていく様子が示さ
れている。
からＣＣＤシフトレジスタ１０に転送された電荷がバケ
ツリレー式に共通出力回路に転送されていく様子が示さ
れている。
【００４９】まず、図４（ａ）はタイミングＴがｔ２の
ときの状態であり、フォトダイオード１２の電荷が全て
ＣＣＤシフトレジスタ１０に転送された直後の状態にな
っている。このとき、電位制御信号φ１はＨｉｇｈレベ
ル、電位制御信号φ２はＬｏｗレベル、出力ゲート信号
Ｒog，Ｇog，Ｂogは共Ｌｏｗレベル、リセット信号ＲＳ
ＴはＬｏｗレベルであり、電荷は、一番低いところに集
まっている。
ときの状態であり、フォトダイオード１２の電荷が全て
ＣＣＤシフトレジスタ１０に転送された直後の状態にな
っている。このとき、電位制御信号φ１はＨｉｇｈレベ
ル、電位制御信号φ２はＬｏｗレベル、出力ゲート信号
Ｒog，Ｇog，Ｂogは共Ｌｏｗレベル、リセット信号ＲＳ
ＴはＬｏｗレベルであり、電荷は、一番低いところに集
まっている。
【００５０】図４（ｂ）はタイミングＴがｔ３のときの
状態である。この時点で、電位制御信号φ１，φ２がそ
れぞれＨｉｇｈからＬｏｗレベル、ＬｏｗからＨｉｇｈ
レベルに変化し始める。ここでは、ＣＣＤシフトレジス
タ１０の電位が１／２画素分、共通出力回路の方向に移
動し、それに伴い、電荷がより安定な電位の方向（１／
２画素分だけ出力回路方向）に移動していく様子を示し
てある。
状態である。この時点で、電位制御信号φ１，φ２がそ
れぞれＨｉｇｈからＬｏｗレベル、ＬｏｗからＨｉｇｈ
レベルに変化し始める。ここでは、ＣＣＤシフトレジス
タ１０の電位が１／２画素分、共通出力回路の方向に移
動し、それに伴い、電荷がより安定な電位の方向（１／
２画素分だけ出力回路方向）に移動していく様子を示し
てある。
【００５１】図４（ｃ）はタイミングＴがｔ４の状態で
あり、赤の出力ゲート信号ＲogがＬｏｗからＨｉｇｈレ
ベルになって赤の出力ゲート１３Ｒが開かれ、電荷が安
定点であるフローティングソース１４に流れ込んでいる
状態を示している。フローティングソース１４はＦＥＴ
１６のゲートに接続されており、ＦＥＴ１６のソースフ
ォロア回路によりフローティングソース１４に蓄積され
た電荷量に比例した赤についての電気信号（信号電圧）
がＲＧＢoutとして外部に出力される。
あり、赤の出力ゲート信号ＲogがＬｏｗからＨｉｇｈレ
ベルになって赤の出力ゲート１３Ｒが開かれ、電荷が安
定点であるフローティングソース１４に流れ込んでいる
状態を示している。フローティングソース１４はＦＥＴ
１６のゲートに接続されており、ＦＥＴ１６のソースフ
ォロア回路によりフローティングソース１４に蓄積され
た電荷量に比例した赤についての電気信号（信号電圧）
がＲＧＢoutとして外部に出力される。
【００５２】図４（ｄ）はタイミングＴがｔ５のときの
状態であり、リセット信号ＲＳＴがＬｏｗからＨｉｇｈ
レベルになってリセットゲート１５が開けられ、フロー
ティングソース１４の赤の電荷を初期化した状態を示し
ている。
状態であり、リセット信号ＲＳＴがＬｏｗからＨｉｇｈ
レベルになってリセットゲート１５が開けられ、フロー
ティングソース１４の赤の電荷を初期化した状態を示し
ている。
【００５３】図４（ｅ）はタイミングＴがｔ６のときの
状態であり、緑の出力ゲート信号ＧogがＬｏｗからＨｉ
ｇｈレベルになり、緑の出力ゲート１３Ｇが開かれて電
荷が安定点であるフローティングソース１４に流れ込ん
でいる状態を示している。このとき、緑についての電気
信号がＲＧＢoutとして外部に出力される。
状態であり、緑の出力ゲート信号ＧogがＬｏｗからＨｉ
ｇｈレベルになり、緑の出力ゲート１３Ｇが開かれて電
荷が安定点であるフローティングソース１４に流れ込ん
でいる状態を示している。このとき、緑についての電気
信号がＲＧＢoutとして外部に出力される。
【００５４】図５（ａ）はタイミングＴがｔ７のときの
状態であり、リセット信号ＲＳＴがＬｏｗからＨｉｇｈ
レベルになってリセットゲート１５が開けられ、フロー
ティングソース１４の緑についての電荷を初期化した状
態を示している。
状態であり、リセット信号ＲＳＴがＬｏｗからＨｉｇｈ
レベルになってリセットゲート１５が開けられ、フロー
ティングソース１４の緑についての電荷を初期化した状
態を示している。
【００５５】図５（ｂ）はタイミングＴがｔ８のときの
状態であり、青の出力ゲート信号ＢogがＬｏｗからＨｉ
ｇｈレベルになって青の出力ゲート１３Ｂが開かれて電
荷が安定点であるフローティングソース１４に流れ込ん
でいる状態を示している。このとき、青についての電気
信号がＲＧＢoutとして外部に出力される。
状態であり、青の出力ゲート信号ＢogがＬｏｗからＨｉ
ｇｈレベルになって青の出力ゲート１３Ｂが開かれて電
荷が安定点であるフローティングソース１４に流れ込ん
でいる状態を示している。このとき、青についての電気
信号がＲＧＢoutとして外部に出力される。
【００５６】図５（ｃ）はタイミングＴがｔ９のときの
状態であり、リセット信号ＲＳＴがＬｏｗからＨｉｇｈ
レベルになってリセットゲート１５が開けられ、フロー
ティングソース１４の青の電荷を初期化した状態を示し
ている。これで最初の画素の赤、緑、青についての電気
信号を全て出力し終わったことになる。
状態であり、リセット信号ＲＳＴがＬｏｗからＨｉｇｈ
レベルになってリセットゲート１５が開けられ、フロー
ティングソース１４の青の電荷を初期化した状態を示し
ている。これで最初の画素の赤、緑、青についての電気
信号を全て出力し終わったことになる。
【００５７】図５（ｄ）はタイミングＴがｔ１０のとき
の状態であり、電位制御信号φ１がＬｏｗからＨｉｇｈ
レベル、電位制御信号φ２がＨｉｇｈからＬｏｗレベル
に変化した直後の状態を示している。この時点で、電荷
が１／２画素分だけ共通出力回路の方向に移動し始め
る。
の状態であり、電位制御信号φ１がＬｏｗからＨｉｇｈ
レベル、電位制御信号φ２がＨｉｇｈからＬｏｗレベル
に変化した直後の状態を示している。この時点で、電荷
が１／２画素分だけ共通出力回路の方向に移動し始め
る。
【００５８】図５（ｅ）は タイミングＴがｔ１１のと
きの状態であり、ｔ２から１サイクル経過してＣＣＤシ
フトレジスタ１０上で丁度１画素分の電荷の転送を終了
したところである。以後、このサイクルを繰り返して
赤、緑、青の各画素についての電荷が１画素分ずつ共通
出力回路に送られ、多重化された電気信号ＲＧＢoutと
して外部に出力される。
きの状態であり、ｔ２から１サイクル経過してＣＣＤシ
フトレジスタ１０上で丁度１画素分の電荷の転送を終了
したところである。以後、このサイクルを繰り返して
赤、緑、青の各画素についての電荷が１画素分ずつ共通
出力回路に送られ、多重化された電気信号ＲＧＢoutと
して外部に出力される。
【００５９】図６は、このようにして得られる電気信号
ＲＧＢoutの入出力特性図（実測値）である。横軸は蓄
積時間、縦軸は赤、緑、青の各信号電圧であり、従来品
の特性を示した図１６に対応させてある。この図６から
明らかなように、出力回路を共通にすることにより、色
毎に入出力特性が揃ったものにすることができる。
ＲＧＢoutの入出力特性図（実測値）である。横軸は蓄
積時間、縦軸は赤、緑、青の各信号電圧であり、従来品
の特性を示した図１６に対応させてある。この図６から
明らかなように、出力回路を共通にすることにより、色
毎に入出力特性が揃ったものにすることができる。
【００６０】このように、本実施形態のカラーＣＣＤ撮
像素子では、複数のＣＣＤシフトレジスタ１０から転送
されてきた信号電荷を共通出力回路を介して電気信号に
変換して外部に出力しているので、従来のカラーＣＣＤ
撮像素子のようなリニアリティ差の問題が全く発生しな
い。そのため、赤、緑、青の各色毎のバランスがくずれ
ることがなくなる。
像素子では、複数のＣＣＤシフトレジスタ１０から転送
されてきた信号電荷を共通出力回路を介して電気信号に
変換して外部に出力しているので、従来のカラーＣＣＤ
撮像素子のようなリニアリティ差の問題が全く発生しな
い。そのため、赤、緑、青の各色毎のバランスがくずれ
ることがなくなる。
【００６１】次に、上記カラーＣＣＤ撮像素子を用いた
画像読取装置について説明する。図７は本実施形態の画
像読取装置のブロック構成図、図８は、この画像読取装
置の動作タイミング図である。
画像読取装置について説明する。図７は本実施形態の画
像読取装置のブロック構成図、図８は、この画像読取装
置の動作タイミング図である。
【００６２】本実施形態の画像読取装置１は、例えば図
１に示した構造のカラーＣＣＤ撮像素子Ａ１と、このカ
ラーＣＣＤ撮像素子Ａ１を制御する制御装置Ａ２と、画
像変換回路とを備えている。制御装置Ａ２は、カラーＣ
ＣＤ撮像素子Ａ１の動作を、上記電位制御信号φ１，φ
２、転送ゲート信号ＴＧ、出力ゲート信号Ｒog，Ｇog，
Ｂog、リセット信号ＲＳＴにより制御する装置である。
１に示した構造のカラーＣＣＤ撮像素子Ａ１と、このカ
ラーＣＣＤ撮像素子Ａ１を制御する制御装置Ａ２と、画
像変換回路とを備えている。制御装置Ａ２は、カラーＣ
ＣＤ撮像素子Ａ１の動作を、上記電位制御信号φ１，φ
２、転送ゲート信号ＴＧ、出力ゲート信号Ｒog，Ｇog，
Ｂog、リセット信号ＲＳＴにより制御する装置である。
【００６３】また、画像変換回路は、カラーＣＣＤ撮像
素子Ａ１から出力された電気信号ＲＧＢoutのインピー
ダンス変換及び極性反転を行うバッファアンプＡ３と、
バッファアンプＡ３の出力信号をディジタル信号に変換
するＡ／Ｄ変換器Ａ４と、変換後のディジタル信号をラ
ッチするラッチ回路Ａ５と、インバータＡ６と、加算器
Ａ７とを有している。
素子Ａ１から出力された電気信号ＲＧＢoutのインピー
ダンス変換及び極性反転を行うバッファアンプＡ３と、
バッファアンプＡ３の出力信号をディジタル信号に変換
するＡ／Ｄ変換器Ａ４と、変換後のディジタル信号をラ
ッチするラッチ回路Ａ５と、インバータＡ６と、加算器
Ａ７とを有している。
【００６４】Ａ／Ｄ変換器Ａ４は、クロックφＡ／Ｄが
Ｈｉｇｈレベルの期間はアナログ入力部に入ってくるア
ナログ信号ＡＤinをサンプルし、Ｌｏｗレベルの期間は
ホールドする。そして、このホールドされた信号を、次
のサイクルのクロックφＡ／Ｄの立ち上がりに同期し
て、ディジタル信号ＡＤoutに変換してディジタル出力
部より出力する。Ａ／Ｄ変換する部分は、プリチャージ
部ｐＣＲ，ｐＣＧ，ｐＣＢと信号部ＳＲ，ＳＧ，ＳＢで
ある。プリチャージ部ｐＣＲ，ｐＣＧ，ｐＣＢのディジ
タル信号はラッチ回路Ａ５に一時記憶される。
Ｈｉｇｈレベルの期間はアナログ入力部に入ってくるア
ナログ信号ＡＤinをサンプルし、Ｌｏｗレベルの期間は
ホールドする。そして、このホールドされた信号を、次
のサイクルのクロックφＡ／Ｄの立ち上がりに同期し
て、ディジタル信号ＡＤoutに変換してディジタル出力
部より出力する。Ａ／Ｄ変換する部分は、プリチャージ
部ｐＣＲ，ｐＣＧ，ｐＣＢと信号部ＳＲ，ＳＧ，ＳＢで
ある。プリチャージ部ｐＣＲ，ｐＣＧ，ｐＣＢのディジ
タル信号はラッチ回路Ａ５に一時記憶される。
【００６５】ラッチ回路Ａ５は、ラッチ制御信号φＬａ
ｔｃｈがＨｉｇｈレベルの期間は入力された信号をその
まま出力し、Ｌｏｗレベルの期間はＨｉｇｈレベルのと
きの値を保持する機能をもつ。加算器Ａ７には、ラッチ
回路の反転出力がＡ入力、インバータＡ６を介したＡ／
Ｄ変換器Ａ４の出力がＢ入力に、それぞれ入力される。
また、キャリー入力（Ｃin）にはＨｉｇｈレベルの信号
が入力される。カラーＣＣＤ撮像素子Ａ１から出力され
た電気信号ＲＧＢoutはバッファアンプＡ２で極性反転
されているため、加算器Ａ７の出力は、信号部ＳＲ，Ｓ
Ｇ，ＳＢからそれぞれ対応するプリチャージ部ｐＣＲ，
ｐＣＧ，ｐＣＢを差し引いた信号となり、各色毎の差分
信号Ｄoutが得られる。
ｔｃｈがＨｉｇｈレベルの期間は入力された信号をその
まま出力し、Ｌｏｗレベルの期間はＨｉｇｈレベルのと
きの値を保持する機能をもつ。加算器Ａ７には、ラッチ
回路の反転出力がＡ入力、インバータＡ６を介したＡ／
Ｄ変換器Ａ４の出力がＢ入力に、それぞれ入力される。
また、キャリー入力（Ｃin）にはＨｉｇｈレベルの信号
が入力される。カラーＣＣＤ撮像素子Ａ１から出力され
た電気信号ＲＧＢoutはバッファアンプＡ２で極性反転
されているため、加算器Ａ７の出力は、信号部ＳＲ，Ｓ
Ｇ，ＳＢからそれぞれ対応するプリチャージ部ｐＣＲ，
ｐＣＧ，ｐＣＢを差し引いた信号となり、各色毎の差分
信号Ｄoutが得られる。
【００６６】なお、図７に示した画像読取装置１では、
カラーＣＣＤ撮像素子Ａ１からの電気信号ＲＧＢoutの
プリチャージ部ｐＣＲ，ｐＣＧ，ｐＣＢと信号部ＳＲ，
ＳＧ，ＳＢをそれぞれディジタル信号に変換した後にそ
の差分を求める構成であるが、常にこのようにしなけれ
ばならないものではなく、アナログ信号の状態で両者の
差分をとった後にディジタル変換してもよい。
カラーＣＣＤ撮像素子Ａ１からの電気信号ＲＧＢoutの
プリチャージ部ｐＣＲ，ｐＣＧ，ｐＣＢと信号部ＳＲ，
ＳＧ，ＳＢをそれぞれディジタル信号に変換した後にそ
の差分を求める構成であるが、常にこのようにしなけれ
ばならないものではなく、アナログ信号の状態で両者の
差分をとった後にディジタル変換してもよい。
【００６７】このように、第１実施形態の画像読取装置
では、従来装置において不可欠であったアナログスイッ
チを不要としているので、高速処理を行う場合であって
もノイズが発生せず、高品質の画像信号が得られる。ま
た、図１７との比較から明らかなように、従来装置に比
べて画像変換回路部品の削減も可能になるので、安価に
回路を構成することもできる。従って、高速、高画質、
低価格の画像読取装置を実現することができる。
では、従来装置において不可欠であったアナログスイッ
チを不要としているので、高速処理を行う場合であって
もノイズが発生せず、高品質の画像信号が得られる。ま
た、図１７との比較から明らかなように、従来装置に比
べて画像変換回路部品の削減も可能になるので、安価に
回路を構成することもできる。従って、高速、高画質、
低価格の画像読取装置を実現することができる。
【００６８】（第２実施形態）図９は、カラーＣＣＤ撮
像素子の他の構造例を示す図であり、図１及び図１２に
示したカラーＣＣＤ撮像素子と同一機能の要素について
は同一符号を付してある。この実施形態では、電位制御
信号φ１Ｒ，φ２Ｒ、φ１Ｇ，φ２Ｇ、φ１Ｂ，φ２Ｂ
が、それぞれ対応する色のＣＣＤシフトレジスタ１０の
入力電極に独立に入力されるようになっている。但し、
転送ゲート１１の電極には、転送ゲート信号ＴＧが各色
共通に入力される。なお、転送ゲート１１の電極自体
は、各色毎に設けておいてもよい。
像素子の他の構造例を示す図であり、図１及び図１２に
示したカラーＣＣＤ撮像素子と同一機能の要素について
は同一符号を付してある。この実施形態では、電位制御
信号φ１Ｒ，φ２Ｒ、φ１Ｇ，φ２Ｇ、φ１Ｂ，φ２Ｂ
が、それぞれ対応する色のＣＣＤシフトレジスタ１０の
入力電極に独立に入力されるようになっている。但し、
転送ゲート１１の電極には、転送ゲート信号ＴＧが各色
共通に入力される。なお、転送ゲート１１の電極自体
は、各色毎に設けておいてもよい。
【００６９】出力ゲート１３には、第１実施形態の場合
と同様、入力用電極１７が形成され、これらの入力用電
極には、出力ゲート信号Ｒog、Ｇog、Ｂogが供給されて
いるが、この実施形態では、これらの出力ゲート信号Ｒ
og、Ｇog、Ｂogのレベルを、転送ゲート１１との導通が
常時オンとなるレベルに固定している。リセットゲート
１５には、共通リセット電極１８を介して一定周期のリ
セット信号ＲＳＴが入力されるようになっている。上記
各信号φ１Ｒ，φ２Ｒ、φ１Ｇ，φ２Ｇ、φ１Ｂ，φ２
Ｂ、ＴＧ、Ｒog、Ｇog、Ｂogは、図１０に示すように、
制御装置Ａ２１から供給される。図１０中、符号Ａ１１
は上記カラー撮像素子Ａ１１である。
と同様、入力用電極１７が形成され、これらの入力用電
極には、出力ゲート信号Ｒog、Ｇog、Ｂogが供給されて
いるが、この実施形態では、これらの出力ゲート信号Ｒ
og、Ｇog、Ｂogのレベルを、転送ゲート１１との導通が
常時オンとなるレベルに固定している。リセットゲート
１５には、共通リセット電極１８を介して一定周期のリ
セット信号ＲＳＴが入力されるようになっている。上記
各信号φ１Ｒ，φ２Ｒ、φ１Ｇ，φ２Ｇ、φ１Ｂ，φ２
Ｂ、ＴＧ、Ｒog、Ｇog、Ｂogは、図１０に示すように、
制御装置Ａ２１から供給される。図１０中、符号Ａ１１
は上記カラー撮像素子Ａ１１である。
【００７０】このカラーＣＣＤ撮像素子Ａ１１の動作タ
イミングは図１１に示すとおりである。すなわち、転送
ゲート信号ＴＧによって一旦共通タイミングですべての
ＣＣＤシフトレジスタ１０が稼働状態になった後、各色
のＣＣＤシフトレジスタ１０がそれぞれ一定時間づつ遅
れて対応する色の電気信号の蓄積を開始する。出力ゲー
ト１３は常時共通出力回路と導通しているので、電気信
号の蓄積が終了した時点で、各色の電気信号Ｒ（赤），
Ｇ（緑），Ｂ（青）が順次ＣＣＤシフトレジスタ１０、
出力ゲート１３を通じて共通出力回路に排出される。各
電気信号Ｒ，Ｇ，Ｂは、共通出力回路においてこの順に
多重化され、一つの電気信号ＲＧＢoutとして画像読取
装置に送られる。従って、第１実施形態の場合と同様、
アナログスイッチが不要となるので、高速処理を行う場
合であってもノイズが発生せず、高品質の画像信号が得
られる。
イミングは図１１に示すとおりである。すなわち、転送
ゲート信号ＴＧによって一旦共通タイミングですべての
ＣＣＤシフトレジスタ１０が稼働状態になった後、各色
のＣＣＤシフトレジスタ１０がそれぞれ一定時間づつ遅
れて対応する色の電気信号の蓄積を開始する。出力ゲー
ト１３は常時共通出力回路と導通しているので、電気信
号の蓄積が終了した時点で、各色の電気信号Ｒ（赤），
Ｇ（緑），Ｂ（青）が順次ＣＣＤシフトレジスタ１０、
出力ゲート１３を通じて共通出力回路に排出される。各
電気信号Ｒ，Ｇ，Ｂは、共通出力回路においてこの順に
多重化され、一つの電気信号ＲＧＢoutとして画像読取
装置に送られる。従って、第１実施形態の場合と同様、
アナログスイッチが不要となるので、高速処理を行う場
合であってもノイズが発生せず、高品質の画像信号が得
られる。
【００７１】また、この実施形態では、各ＣＣＤシフト
レジスタ１０において一斉に出力ゲート直前まで電荷を
転送しておいてから順次出力ゲートを開けるということ
ではなく、リセット信号ＲＳＴの周期で規則的に排出さ
せるので、ＣＣＤシフトレジスタ１０に許容される最大
転送速度で読み出せるようになり、第１実施形態のもの
よりも短い時間間隔で電気信号を出力することができる
ようになる。
レジスタ１０において一斉に出力ゲート直前まで電荷を
転送しておいてから順次出力ゲートを開けるということ
ではなく、リセット信号ＲＳＴの周期で規則的に排出さ
せるので、ＣＣＤシフトレジスタ１０に許容される最大
転送速度で読み出せるようになり、第１実施形態のもの
よりも短い時間間隔で電気信号を出力することができる
ようになる。
【００７２】また、図２との比較から明らかなように、
赤用の電位制御信号φ１Ｒ，φ２Ｒと緑用の電位制御信
号φ１Ｇ，φ２Ｇ、緑用の電位制御信号φ１Ｇ，φ２Ｇ
と青用の電位制御信号φ１Ｂ，φ２Ｂ、青用の電位制御
信号φ１Ｂ，φ２Ｂと赤用の電位制御信号φ１Ｒ，φ２
Ｒは、それぞれ一方が他方の１／３周期遅れでアクティ
ブになるタイミングで周期的に作成されるので、各ＣＣ
Ｄシフトレジスタ１０の制御が第１実施形態のものより
も単純化され、動作も安定になる。さらに、各ＣＣＤシ
フトレジスタ１０から均等の時間間隔で電気信号が排出
されるので、暗電流ムラの発生が抑制される利点もあ
る。
赤用の電位制御信号φ１Ｒ，φ２Ｒと緑用の電位制御信
号φ１Ｇ，φ２Ｇ、緑用の電位制御信号φ１Ｇ，φ２Ｇ
と青用の電位制御信号φ１Ｂ，φ２Ｂ、青用の電位制御
信号φ１Ｂ，φ２Ｂと赤用の電位制御信号φ１Ｒ，φ２
Ｒは、それぞれ一方が他方の１／３周期遅れでアクティ
ブになるタイミングで周期的に作成されるので、各ＣＣ
Ｄシフトレジスタ１０の制御が第１実施形態のものより
も単純化され、動作も安定になる。さらに、各ＣＣＤシ
フトレジスタ１０から均等の時間間隔で電気信号が排出
されるので、暗電流ムラの発生が抑制される利点もあ
る。
【００７３】
【発明の効果】以上の説明から明らかなように、本発明
によれば、複数のＣＣＤシフトレジスタに蓄積された電
荷を出力する際のリニアリティ特性の問題が発生しない
ＣＣＤ撮像素子を提供することができる。
によれば、複数のＣＣＤシフトレジスタに蓄積された電
荷を出力する際のリニアリティ特性の問題が発生しない
ＣＣＤ撮像素子を提供することができる。
【００７４】また、本発明によれば、ノイズの発生を抑
制して高品質の画像を得ることができる画像読取装置を
提供することができる。
制して高品質の画像を得ることができる画像読取装置を
提供することができる。
【図１】本発明の第１実施形態に係るカラーＣＣＤ撮像
素子の一例を示す構造説明図。
素子の一例を示す構造説明図。
【図２】第１実施形態のカラーＣＣＤ撮像素子の動作タ
イミング図。
イミング図。
【図３】第１実施形態のカラーＣＣＤ撮像素子における
電荷の蓄積過程を示す説明図であり、（ａ）〜（ｃ）は
それぞれタイミングＴ＝ｔ０，ｔ１，ｔ２のときの状態
を示すものである。
電荷の蓄積過程を示す説明図であり、（ａ）〜（ｃ）は
それぞれタイミングＴ＝ｔ０，ｔ１，ｔ２のときの状態
を示すものである。
【図４】第１実施形態のカラーＣＣＤ撮像素子における
電荷転送過程を示す説明図であり、（ａ）〜（ｅ）はそ
れぞれタイミングＴ＝ｔ２，ｔ３，ｔ４，ｔ５，ｔ６の
ときの状態を示すものである。
電荷転送過程を示す説明図であり、（ａ）〜（ｅ）はそ
れぞれタイミングＴ＝ｔ２，ｔ３，ｔ４，ｔ５，ｔ６の
ときの状態を示すものである。
【図５】第１実施形態のカラーＣＣＤ撮像素子における
電荷転送過程（図４の続き）を示す説明図であり、
（ａ）〜（ｅ）はそれぞれタイミングＴ＝ｔ７，ｔ８，
ｔ９，ｔ１０，ｔ１１のときの状態を示すものである。
電荷転送過程（図４の続き）を示す説明図であり、
（ａ）〜（ｅ）はそれぞれタイミングＴ＝ｔ７，ｔ８，
ｔ９，ｔ１０，ｔ１１のときの状態を示すものである。
【図６】第１実施形態のカラーＣＣＤ撮像素子の入出力
特性図。
特性図。
【図７】第１実施形態の画像読取装置が備える画像変換
回路のブロック構成図。
回路のブロック構成図。
【図８】第１実施形態の画像読取装置の動作タイミング
図。
図。
【図９】本発明の第２実施形態に係るカラーＣＣＤ撮像
素子の一例を示す構造説明図。
素子の一例を示す構造説明図。
【図１０】第２実施形態の画像読取装置が備える画像変
換回路の要部構成図。
換回路の要部構成図。
【図１１】第２実施形態のカラーＣＣＤ撮像素子の動作
タイミング図。
タイミング図。
【図１２】従来のカラーＣＣＤ撮像素子の一例を示す構
造説明図。
造説明図。
【図１３】図１２に示した従来のカラーＣＣＤ撮像素子
の動作タイミング図。
の動作タイミング図。
【図１４】図１２に示した従来のカラーＣＣＤ撮像素子
における電荷の蓄積過程を示す説明図であり、（ａ）〜
（ｃ）はそれぞれタイミングＴ＝ｔ０，ｔ１，ｔ２のと
きの状態を示すものである。
における電荷の蓄積過程を示す説明図であり、（ａ）〜
（ｃ）はそれぞれタイミングＴ＝ｔ０，ｔ１，ｔ２のと
きの状態を示すものである。
【図１５】図１２に示した従来のカラーＣＣＤ撮像素子
における電荷転送過程を示す説明図であり、（ａ）〜
（ｅ）はそれぞれタイミングＴ＝ｔ２，ｔ３，ｔ４，ｔ
５，ｔ６のときの状態を示すものである。
における電荷転送過程を示す説明図であり、（ａ）〜
（ｅ）はそれぞれタイミングＴ＝ｔ２，ｔ３，ｔ４，ｔ
５，ｔ６のときの状態を示すものである。
【図１６】図１２に示した従来のカラーＣＣＤ撮像素子
の入出力特性図。
の入出力特性図。
【図１７】従来の画像読取装置が備える画像変換回路の
ブロック構成図。
ブロック構成図。
【図１８】従来の画像読取装置回路の動作タイミング
図。
図。
【図１９】従来の他のカラーＣＣＤ撮像素子の構造説明
図。
図。
【符号の説明】 １，２ 画像読取装置 １０Ｒ，１０Ｇ，１０Ｂ ＣＣＤシフトレジスタ １１Ｒ，１１Ｇ，１１Ｂ 転送ゲート １２Ｒ，１２Ｇ，１２Ｂ フォトレジスタ １３Ｒ，１３Ｇ，１３Ｂ 出力ゲート １４ フローティングソース １５ リセットゲート １６ ＦＥＴ １７Ｒ，１７Ｇ，１７Ｂ 出力ゲート信号入力用電極 １８ 共通リセット電極 Ａ１，Ａ１１ カラーＣＣＤ撮像素子 Ａ２，Ａ２１ 制御装置 Ａ３ バッファアンプ Ａ４ Ａ／Ｄ変換器 Ａ５ ラッチ回路 Ａ７ 加算器
Claims (9)
- 【請求項１】 それぞれ列状に並設された受光素子群か
ら出力される電気信号を自己の出力ゲートへ一括排出す
る複数のＣＣＤシフトレジスタと、 各ＣＣＤシフトレジスタの出力ゲートと一体に形成さ
れ、各出力ゲートに排出された電気信号を多重化して出
力する共通出力回路と、 を有することを特徴とするＣＣＤ撮像素子。 - 【請求項２】 各ＣＣＤシフトレジスタが、各受光素子
群の駆動を共通に制御するための第１制御信号の入力用
電極と、自己の出力ゲートと前記共通出力回路との導通
を個別的に制御するための第２制御信号の入力用電極を
有することを特徴とする請求項１記載のＣＣＤ撮像素
子。 - 【請求項３】 各ＣＣＤシフトレジスタが、自己の受光
素子群の駆動を個別的に制御するための第１制御信号の
入力用電極と、自己の出力ゲートと前記共通出力回路と
の導通を共通に制御するための第２制御信号の入力用電
極を有することを特徴とする請求項１記載のＣＣＤ撮像
素子。 - 【請求項４】 各ＣＣＤシフトレジスタは、それぞれ他
のＣＣＤシフトレジスタと相異なる色の受光量に対応す
る電気信号を排出するものであることを特徴とする請求
項１、２または３記載のＣＣＤ撮像素子。 - 【請求項５】 前記共通出力回路は、各ＣＣＤシフトレ
ジスタの出力ゲートに排出された電荷を順次電圧に変換
する単一の電荷−電圧変換部と、各出力ゲートに蓄積さ
れた電荷をリセットする単一のリセットゲートとを含ん
で成ることを特徴とする請求項４記載のＣＣＤ撮像素
子。 - 【請求項６】 それぞれ列状に並設された受光素子群か
ら出力される電気信号を自己の出力ゲートへ一括排出す
る複数のＣＣＤシフトレジスタ、及び各ＣＣＤシフトレ
ジスタの出力ゲートと一体に形成され、各出力ゲートに
排出された電気信号を多重化して出力する共通出力回路
を有するＣＣＤ撮像素子と、 各ＣＣＤシフトレジスタの受光素子群を共通タイミング
で駆動制御し、個々の出力ゲートと前記共通出力回路と
を個別的且つ異なるタイミングで導通制御するととも
に、前記導通制御によって前記共通出力回路から多重出
力される個々の電気信号にプリチャージ成分を形成する
ためのリセット制御を行う制御手段と、を有することを
特徴とする画像読取装置。 - 【請求項７】 それぞれ列状に並設された受光素子群か
ら出力される電気信号を自己の出力ゲートへ一括排出す
る複数のＣＣＤシフトレジスタ、及び各ＣＣＤシフトレ
ジスタの出力ゲートと一体に形成され、各出力ゲートに
排出された電気信号を多重化して出力する共通出力回路
を有するＣＣＤ撮像素子と、 個々のＣＣＤシフトレジスタの受光素子群を個別的且つ
異なるタイミングで駆動制御し、各出力ゲートと前記共
通出力回路とを共通タイミングで導通制御するととも
に、前記導通制御によって前記共通出力回路から多重出
力される個々の電気信号にプリチャージ成分を形成する
ためのリセット制御を行う制御手段と、を有することを
特徴とする画像読取装置。 - 【請求項８】 それぞれ列状に並設された受光素子群か
ら出力される電気信号を自己の出力ゲートへ一括排出す
る複数のＣＣＤシフトレジスタ、及び各ＣＣＤシフトレ
ジスタの出力ゲートと一体に形成され、各出力ゲートに
排出された電気信号を多重化して出力する共通出力回路
を有するＣＣＤ撮像素子と、 前記共通出力回路から多重出力される電気信号を画像情
報に変換する画像変換回路とを有し、 前記画像変換回路が、個々の電気信号を、プリチャージ
成分と信号成分との差分値を表すディジタル信号に変換
する電子回路を含んで成ることを特徴とする画像読取装
置。 - 【請求項９】 前記電子回路は、前記電気信号のプリチ
ャージ成分を後続の信号成分の処理時間だけ遅延させる
遅延回路と、遅延後のプリチャージ成分を前記信号成分
から差し引いて差分値を表すディジタル信号を生成する
回路とを含んで成ることを特徴とする請求項８記載の画
像読取装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9216632A JPH10233883A (ja) | 1996-12-20 | 1997-08-11 | Ｃｃｄ撮像素子及び画像読取装置 |
| TW086119372A TW383531B (en) | 1996-12-20 | 1997-12-19 | CCD image pick-up device and image reader |
| EP97122531A EP0849937A1 (en) | 1996-12-20 | 1997-12-19 | CCD image pick-up device and image reader |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34222996 | 1996-12-20 | ||
| JP8-342229 | 1996-12-20 | ||
| JP9216632A JPH10233883A (ja) | 1996-12-20 | 1997-08-11 | Ｃｃｄ撮像素子及び画像読取装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10233883A true JPH10233883A (ja) | 1998-09-02 |
Family
ID=26521544
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9216632A Pending JPH10233883A (ja) | 1996-12-20 | 1997-08-11 | Ｃｃｄ撮像素子及び画像読取装置 |
Country Status (3)
| Country | Link |
|---|---|
| EP (1) | EP0849937A1 (ja) |
| JP (1) | JPH10233883A (ja) |
| TW (1) | TW383531B (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001045387A (ja) * | 1999-07-26 | 2001-02-16 | Sony Corp | モニタセンサ出力回路及び出力制御方法及びこれらを用いたｃｃｄ撮像素子 |
| JP2001203342A (ja) * | 1999-11-08 | 2001-07-27 | Sony Corp | 画像入力装置、並びに固体撮像装置及びその駆動方法 |
| US7196303B2 (en) | 2002-11-29 | 2007-03-27 | Nec Electronics Corporation | CCD image sensor |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWM507387U (zh) | 2015-06-11 | 2015-08-21 | Shui-Quan Zhou | 能增加滑板車前進動能之傳動機構 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2871185B2 (ja) * | 1991-06-17 | 1999-03-17 | ミノルタ株式会社 | 電荷結合装置 |
| GB2262010B (en) * | 1991-11-27 | 1996-01-17 | Eev Ltd | Charge - coupled device |
| US5539536A (en) * | 1992-03-19 | 1996-07-23 | Sony Corporation | Linear imaging sensor having improved charged transfer circuitry |
| US5345319A (en) * | 1993-11-19 | 1994-09-06 | Goldstar Electron Co., Ltd. | Linear color charge coupled device for image sensor and method of driving the same |
-
1997
- 1997-08-11 JP JP9216632A patent/JPH10233883A/ja active Pending
- 1997-12-19 TW TW086119372A patent/TW383531B/zh not_active IP Right Cessation
- 1997-12-19 EP EP97122531A patent/EP0849937A1/en not_active Ceased
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001045387A (ja) * | 1999-07-26 | 2001-02-16 | Sony Corp | モニタセンサ出力回路及び出力制御方法及びこれらを用いたｃｃｄ撮像素子 |
| JP4617519B2 (ja) * | 1999-07-26 | 2011-01-26 | ソニー株式会社 | モニタセンサ出力回路及び出力制御方法及びこれらを用いたｃｃｄ撮像素子 |
| JP2001203342A (ja) * | 1999-11-08 | 2001-07-27 | Sony Corp | 画像入力装置、並びに固体撮像装置及びその駆動方法 |
| US7196303B2 (en) | 2002-11-29 | 2007-03-27 | Nec Electronics Corporation | CCD image sensor |
| CN100435345C (zh) * | 2002-11-29 | 2008-11-19 | 恩益禧电子股份有限公司 | 电荷耦合器件图像传感器 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0849937A1 (en) | 1998-06-24 |
| TW383531B (en) | 2000-03-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7245321B2 (en) | Readout circuit with gain and analog-to-digital conversion for image sensor | |
| US6885331B2 (en) | Ramp generation with capacitors | |
| US9313435B2 (en) | Solid-state image pickup device and method for driving the same | |
| US20120161214A1 (en) | Cmos image sensor with shared sensing mode | |
| JP2005269646A (ja) | アクティブピクセルセンサアレイで、ピクセルの相関性二重サブサンプリングを行う方法及び回路 | |
| US7002628B1 (en) | Analog to digital converter with internal data storage | |
| US20110058082A1 (en) | CMOS Image Sensor with Noise Cancellation | |
| JPH10108081A (ja) | 固体撮像装置およびその信号処理方法並びにカメラ | |
| EP0505117B1 (en) | Color imaging method with integration time control | |
| JP2650275B2 (ja) | 固体撮像装置の出力回路 | |
| JP2919110B2 (ja) | 固体撮像装置の出力信号処理回路 | |
| JPH10233883A (ja) | Ｃｃｄ撮像素子及び画像読取装置 | |
| JPS62154981A (ja) | 固体撮像素子 | |
| US20050174455A1 (en) | Column amplifier for image sensors | |
| US4866528A (en) | Image pickup apparatus providing lessened flicker in electronic still cameras and the like | |
| US7372489B2 (en) | Signal processing circuit and solid-state image pickup device | |
| JPH11225289A (ja) | エッジ検出用固体撮像装置、並びに固体撮像装置の駆動によるエッジ検出方法 | |
| US6785027B1 (en) | Method for driving a CCD solid-state imaging device | |
| US7053950B2 (en) | Drive unit for transferring CCD charge | |
| JPH06189319A (ja) | 電子カラー画像システムとアナログ信号プロセッサ | |
| JPH06217205A (ja) | 固体撮像素子 | |
| JP3533365B2 (ja) | 固体撮像装置 | |
| JPH07336565A (ja) | 固体撮像素子の欠陥補正方法及びその欠陥補正回路 | |
| JP3340482B2 (ja) | 撮像素子の不要電荷掃き出し方法およびその装置 | |
| JP3189887B2 (ja) | 固体撮像装置の出力回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20030520 |