JP2004134814A - 半導体チップの３次元表面実装アレイを有する回路基板を製造する方法および装置 - Google Patents

Abstract

【課題】　チップをプリント回路基板上に３次元アレイで配置することを可能にする新しい開発の結果を利用する、効率的および費用効果的な製造プロセスおよび装置を提供すること。
【解決手段】　この方法は、一意的チップキャリアを用いる。半導体チップの表面実装を自動化し、チップの３次元アレイを達成する複数工程の製作プロセスを用いる。複数のチップキャリア上へのはんだを付与を同時に達成する工程と、チップを有するチップキャリアをプリント回路基板上に配置する工程と、３次元アレイに構成されたチップおよびキャリアを単一のリフローオーブンを通し、単一のリフロープロセスを完了して素子のすべてを永久的に接続する工程とを包含する。
【選択図】　図６

Description

　（関連出願）
　本出願は、「Ａ　Ｍｅｔｈｏｄ　ａｎｄ　Ａｐｐａｒａｔｕｓ　ｆｏｒ　Ｆａｂｒｉｃａｔｉｎｇ　ａ　Ｃｉｒｃｕｉｔ　Ｂｏａｄ　ｗｉｔｈ　ａ　Ｔｈｒｅｅ　Ｄｉｍｅｎｓｉｏｎａｌ　Ｓｕｒｆａｃｅ　Ｍｏｕｎｔｅｄ　Ａｒｒａｙ　ｏｆ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ　Ｃｈｉｐｓ」と称される、米国仮出願シリアルナンバー第６０／２７５，８４３号（２００１年３月１４日出願）からの３５ＵＳＣ§１１９（ｅ）によって優先権を主張する。

　（発明の分野）
　本発明は、半導体製造プロセスに関し、より具体的には、半導体チップをプリント回路基板上に３次元アレイで製作する方法およびシステムに関する。

　（発明の背景）
　半導体チップは、通常、プリント回路基板と接続され、このプリント回路基板は、次に、チップを回路の残り部分と相互接続させ、これにより、そのチップは、プリント基板上の他のチップを含めて動作する。従来、チップは、プリント回路基板にわたって、大きい平坦な面で単純な２次元アレイの状態で広がっていた。過去数年にわたり、コンピュータ業界において、プリント基板は、より密に実装される傾向である。その理由は、より大きいランダムアクセスコンピュータメモリに対する要求の高まり、より高速のコンピュータに対する要求、よりコンパクトなコンピュータに対する要求、およびプリント回路基板上の回路密度を高くすることによるプリント回路基板のコスト低下の推進等である。１９８０年代の半ばから後半にかけて、業界は、プリント回路基板におけるホールを通じてプリント回路基板に付加コンピュータチップを取付ける技術から、表面実装技術を用いる技術へと転換した。表面実装技術の到来とともに、従来のプリント回路基板上のスルーホールは、プリント回路基板の表面上の導電性実装パッドと置換された。これは、基板の層間に走る相互接続線の複雑なネットワークを有する多層回路基板を可能にする。次に、これは、プリント回路基板上のチップの密度を高くすることを可能にし、その結果、基板上のチップ間を信号が移動しなければならない距離を低減することによって、基板の大きさが縮小されるだけでなく、コンピュータの動作速度が高くなる。

　従って、表面実装技術への移行は、プリント回路基板上への種々の構成のチップの位置決めを実施し、回路基板上のチップ密度を高くし、これにより、チップ間の距離を縮小してシステム全体の動作を高速化した。概して、従来の構成は、チップを互いに積み重ねて密度を高くする。チップを互いに重ね合わせるやり方は、特に、その回路において冗長度が与えられるメモリチップに適用可能である。これまで、チップを互いに積み重ねてチップ密度を高くして回路基板上に３次元アレイを達成するために、コンピュータメーカは、積み重ねられた態様のチップを永久的にボンディングする技術を専門にする第３者の製造業者に送る必要があった。チップの積み重ねは、通常、チップどうしをはんだ付けすることを含む。これは、次に、外部の製造設備に依存する必要性がある場合に特有の時間遅延、およびチップどうしを直接的にはんだ付けする結果としてのチップへの潜在的損傷を含む、種々の問題を引き起こす。

　最近の開発、特に、本発明の出願人による開発は、チップをプリント回路基板上に３次元アレイで積み重ねる、新しく、かつはるかに効率的な手段をもたらした。これらの開発
は、出願人所有の、同時係属中の特許出願本明細書中に詳細に記載される。これらは、「Ｃｉｒｃｕｉｔ　Ｂｏａｒｄ　Ａｓｓｅｍｂｌｙ　Ｈａｖｉｎｇ　Ａ　Ｔｈｒｅｅ　Ｄｉｍｅｎｓｉｏｎａｌ　Ａｒｒａｙ　ｏｆ　Ｉｎｔｅｇｒａｔｅｄ　Ｃｉｒｃｕｉｔ　Ｐａｃｋａｇｅｓ」と称される、米国特許シリアルナンバー第０９／２８５，３５４号（１９９９年４月４日出願）、および「Ｅｌｅｃｔｒｏｎｉｃ　Ｍｏｄｕｌｅ　Ｈａｖｉｎｇ　ａ　Ｔｈｒｅｅ　Ｄｉｍｅｎｓｉｏｎａｌ　Ａｒｒａｙ　ｏｆ　Ｃａｒｒｉｅｒ−Ｍｏｕｎｔｅｄ　Ｉｎｔｅｇｒａｔｅｄ　Ｃｉｒｃｕｉｔ　Ｐａｃｋａｇｅｓ」と称される米国特許シリアルナンバー第０９／５２４，３２４号（２０００年３月３日出願）である。これらの出願の両方は、参考のため、本明細書中に援用され、本明細書中にはその部分しか示されていないが、本明細書中に完全に示されているものとみなされる。言及された２つの出願は、事実上、回路基板上のチップの上に配置されるプラットフォームを提供し、かつプラットフォームがその下のチップと共有する回路基板上のコンタクトパッドと接続するする一意的電子モジュールを記載する。第２のチップは、その後、上述の特許出願により完全に記載されるように、重ね合わされた３次元アレイを達成するために、プラットフォームの上面と接続される。図１の２１Ａおよび２１Ｂは、上述の２つの出願に記載かつ主張されるチップキャリアの２つの異なった変形を示す。２１Ａは、プリント回路基板の形態で製作されたチップキャリアを示し、２１Ｂは、モールドパッケージの形態で製作されたチップキャリアを示す。

　しかしながら、上述の２つの一部係属中の出願に記載された電子チップ搭載モジュールの利点を最大化するために必要とされるのは、それらのモジュールの取付けを自動化かつ最適化する製造プロセスおよび装置である。さらに、製造プロセスおよび装置は、第３者の製造業者のサービスを用いることを必要とせず、コンピュータまたは回路基板製造業者によって工場内で用いられ得る製造プロセスおよび装置であるべきである。

　（発明の要旨）
　本発明の目的は、チップをプリント回路基板上に３次元アレイで配置することを可能にする新しい開発の結果を利用する、効率的および費用効果的な製造プロセスおよび装置を提供することである。本発明のさらなる目的は、プリント回路基板のアセンブリにおいて用いられる現在の方法および半導体製造機器を用いて利用され得る装置および方法を提供することである。

　これらおよび他の目的は、回路基板を半導体チップの３次元アレイで実装する方法を以下の工程を用いて提供することによって達成される。これらの工程は、ａ）複数のチップキャリア上の電気的接点が、アセンブリプロセスのために、正確に位置合わせされることを検証する工程、ｂ）チップおよび受動素子を収容するためにチップキャリアのチップ収容面を準備する工程、ｃ）チップアセンブリプロセスのために、回路基板を準備する工程、ｄ）回路基板をチップおよび受動素子の第１の層で実装する工程であって、チップおよび受動素子は、事前選択された所定の電気的接触地点と接触するように位置決めされる、工程と、ｅ）チップキャリアをチップの第１の層上に位置決めして、チップキャリアが、回路基板上の事前選択された電気的接点と接触する工程、ｆ）チップキャリアの各々の上に受動素子を有する半導体チップを配置する工程、および、ｇ）チップ、受動素子およびチップキャリアを永久的に回路基板と相互接続させる工程、である。

　本発明の別の局面において、本発明は、回路基板を半導体チップの３次元アレイで実装するシステムを提供する。このシステムは、ａ）各チップキャリアの下の回路基板上にチップを直接的に位置決めするため、およびチップキャリアの上面にチップを位置決めし、これにより、回路基板上にチップの３次元アレイを生成するための空間を有する回路基板
に取り付け可能である複数のチップキャリアと、ｂ）回路基板アセンブリプロセスの間、複数のチップキャリアを保持および移動するためのパレットであって、パレットは、フレームのような形態のチャンバのマトリックスを有し、チャンバは、パレットの少なくとも上面にて開放されており、各チャンバは、回路基板アセンブリプロセスの間、チップキャリアを保持するように形成され、チップキャリアは、パレットのチャンバの各々に位置決めされ、チップキャリアの上部のチップ収容面は、パレットの上から外を向いており、これにより、回路基板アセンブリプロセスの間、チップキャリアの上面をアクセス可能にする、パレットと、ｃ）アセンブリプロセスの間、パレットを移動および位置決めして、パレットによる保持される複数のチップが、アセンブリプロセスの間、チップを収容するように準備され得、パレットから容易にアクセスおよび除去され、かつ各チップキャリア上にチップが位置決めされた回路基板上に直接的に位置決めされるチップの上の回路基板上に位置決めされ、これにより、チップの３次元アレイが回路基板上に生成される、メカニズムを備える。

　本発明のさらに別の局面において、本発明は、半導体製作プロセスの間、チップモジュールを位置決め、および固定するが取り外し可能に保持するための装置を提供する。これらの装置は、ａ）チップモジュールを保持するパレットであって、パレットは、チャンバの２次元マトリックスを有し、チャンバは、パレットの第１および第２の対向する平行面にて開放されており、チャンバは、パレットの第２の面上の開口部と隣接するベースにてチャンバの内部を取巻くフランジを有して、チャンバが、パレットの第一の面が面する場合、チャンバとほぼ同じ寸法のチップモジュールを保定することを可能にする、パレット、ｂ）隆起部分の２次元マトリックスを有するプリント固定台であって、隆起部分の２次元マトリックスは、パレットのチャンバのマトリックスと調和し、従って、隆起部分は、隆起部分が１対１ベースで、パレットの第２の面からのパレットのチャンバと適合するように寸法調整される、プリント固定台とを備え、ｃ）チャンバは、チップモジュールで満たされ、プリント固定台は、パレットの第２の面にてパレットと接合され、隆起部分は、チャンバに配置されたチップモジュールを作業位置に持ち上げ、作業位置から、モジュールがパレットの第１の面から加工され得る。

　本発明は、添付の図面と共に、以下の記載を検討することにより、より良好に理解される。

　（好適な実施形態の詳細な説明）
　本発明の好適な実施形態の方法は、図１において２１Ａおよび２１Ｂと示されるものと同様の、および、参考のため、本明細書中にすでに援用された上述の２つの一部係属中の出願に記載されるように、チップキャリアのプリント回路基板の表面実装を自動化する３工程の製作プロセスを用いる。第１の工程は、大量のチップキャリア２１上に同時にステンシルする工程（はんだペーストの付与）を含む。第２の工程は、チップキャリアをアセンブリステージに移動させる工程を含む。アセンブリ工程において、チップキャリアは、直接的に回路基板上に位置決めされているチップおよび受動デバイスの上の回路基板上に位置決めされる。チップは適切な受動デバイスと共に、その後、チップキャリア上に位置決めされる。第３および最後のステージにおいて、素子が取付けられた回路基板は、単一のリフロープロセスを通過し、基板およびチップキャリア上の種々の素子のはんだを用いた永久的相互接続を完成させる。

　本発明の好適な実施形態は、大量のチップキャリアを同時に移動およびステンシルすることを支援するために、２つの新しいデバイスを使用する。製作プロセスの間、チップキャリア２１は、図２に示されるように、チップキャリアパレット２３によって保持される。示されるように、パレット２３の好適な実施形態は、合計５４個のチャンバ２５を有し、これらの各々がチップキャリア２１を保有する。図２において、チャンバ２５Ａ、２５Ｂおよび２５Ｃはチップキャリア２１を有する。パレット２３におけるチャンバ２５の各々は、上面２３Ａおよび底面２３Ｂが開放されている。チップキャリアの各々の大きさは、チップキャリア２１上の４つの角の突起またはフランジ２２を除いて、パレット２３における各チャンバ２５とほぼ同じ大きさである。従って、各チップキャリアは、チップキャリアがチャンバ２５に位置決めされると、フランジ２２がチャンバから突き出し、図２における２５Ａ、２５Ｂおよび２５Ｃによって表されるように、パレットの上面２３Ａに載るように寸法調整される。従って、各チップキャリアが、チャンバ２５に位置決めされた場合にチャンバ２５を通って落下することが防止される。

　好適な実施形態における各チャンバ２５は、図２に示されるように、上部の外側エッジのまわりに４つの取付け部（ａｂｕｔｍｅｎｔ）２７を有する。取付け部２７は、チップキャリア２１を保持し、かつチャンバ２７に位置決めされた場合、チップキャリアを保護するように設計される。取付け部２７は保護を提供する。なぜなら、チャンバ２５に位置決めされた場合、チップキャリア２１は、周囲の取付け部２７の上面の下の嵌め込み位置（ｒｅｃｅｓｓｅｄ　ｐｏｓｉｔｉｏｎ）に配置されるからである。パレット２３は、耐久性のある樹脂、アルミニウムまたは任意の他の適切な材料を含む種々の材料から作られ得る。図２Ａは、チャンバ２５の開放された上面２３Ａおよび底面２３Ｂを明瞭に示す線Ｉ−Ｉに沿ったパレットの断面図である。取付け部２７は、製作プロセスの間、各チップキャリア２１の上面を保護する一方で、チップキャリアは、パレット２３のチャンバ２５内にある。チップキャリア２１の上面が保護されて、はんだペーストがキャリアの上面に付与された後、後述されるように、パレットが積み重ねられ、かつチップキャリアの上面のはんだペーストに悪影響を及ぼすことなく移動され得る。

　第２の新しいデバイスは、図３における突き出し斜視図（ｒａｉｓｅｄ　ｐｅｒｓｐｅｒｃｔｉｖｅ　ｖｉｅｗ）に示されるプリント固定台３１である。プリント固定台３１は、領域３３のような隆起したブロックの連続を有する。領域３３のようなブロックは、９×６のマトリックスであり、パレット２３のチャンバ２５の９×６のマトリックスと調和する。隆起領域３３のマトリックスは、パレット２３の対応するチャンバ２５の底面と適合するように設計および寸法調整される。プリント固定台３１は、内部が中空であり、各隆起ブロック領域３３は、プリント固定台３１の中空の内部に通じる上面開口部３５を有する。図４は、プリント固定台３１の底面図を提供する。上面の開口部３５のいくつかは、プリント固定台３１の底板４１の円形開口部３９を通して見出され得る。図３Ａは、図３のＩＩ−ＩＩ線に沿うプリント固定台３１の断面図である。中空の内部３６は、図３Ａに見出され得る。底板４１は、可動の中空軸を固定する（図示せず）。シャフトの中空部分は、プリント固定台３１の中空の内部３６に通じている。プリント固定台３１は、鋳造アルミニウムまたは任意の他の多数の適切な材料を含み得る。

　プリント固定台３１は、手袋のようにパレット２３の下部と適合して、パレット２３のチャンバ２５内のチップキャリア２１を持ち上げ、かつ固定するように設計される。プリント固定台３１がパレット２３と接合された場合（図６）、上面開口部３５は、チャンバ２５に配置されたチップキャリアの底部と同一平面上にあり、封止空間３６がプリント固定台３１に生成され、わずかな真空が生成されて、後述されるように、ステンシルプロセスの間、チップキャリア２１を保持する。図６Ａは、チップキャリア２１を支持する隆起部分３３が中に挿入された１つのチャンバ２５の図６のＩＩＩ線に沿う断面図である。見出され得るように、チャンバ２５内に配置された隆起領域３３は、その上面開口部３５が、チップキャリア２１の底面２９と同一平面上にある。

　図５は、ステンシルプロセスにおいて用いられるステンシル４７の平面図を提供する。ステンシル４７は、チップキャリア２１のコネクタパッド４６（図１および図２）上にハンダを付与するために用いられるテンプレートであり、ここで、コネクタパッドは、パレット２３のチャンバ２５に配置され、チップキャリア２１は、プリント固定台３１によって固定して保持される。後述されるように、ステンシル４７は、パレット２３の上に配置され、ここで、パレットがチップキャリア２１で満たされた場合、およびステンシル４７上の穴４９のマトリックスの行が、パレット２３のチャンバ２５の各々におけるチップキャリアの上面上のコンタクトパッド４６と調和する。ステンシル４７は、通常、ステンレス鋼のシートまたは特定の他の同様に適切な材料を含む。

　本発明の好適な実施形態は、ステンシルプロセスのために自動化されたステンシルプリンタを用いる。図６に示されるように、チップキャリア２１で満たされたパレット２３は、その下に配置されたプリント固定台３１と共に、作業台（ｗｏｒｋ　ｎｅｓｔ）５１上に配置される。さらに、上述のように、プリント固定台がパレット２３と接合された場合、これは、チップキャリア２１を部分的にパレット２３のチャンバ２５の上面から持ち上げる。次に、図７を参照して、プリント固定台３１およびパレット２３が接合された作業台５１は、ステンシル４７の下に配置される。ステンシル４７は、当該分野にて公知のプロセスにてステンシル４７とパレット２３との間に挿入される、特定の２方向カメラ（図示せず）の支援により適切な位置決め装置によって配置される。カメラは、ステンシル４７およびパレット２３上に配置された基準点を基準として用いることによってステンシルおよびパレットを並べる。一旦機器が正確な位置合わせを保証すると、プリント固定台３１およびパレット２３は、作業台５１によって、パレット２３に配置されたチップキャリア２１の上面がステンシル２７と接触するまで、ステンシル４７の方向に持ち上げられる。作業台５１は、受け入れ構造を上昇および降下させる空気圧手段を有する。この時点にて、はんだ付与メカニズム５９が、ステンシル４７の上面に向かって降下し、はんだは、ステンシルのマトリックス穴４９のアレイを通って付与される。マトリックス穴４９は、チップキャリア２１のコンタクトパッド４６を露出し、従って、メカニズム５９は、はんだをコンタクトパッド上に正確に付与し得る。一旦完了すると、メカニズム５９は、ステンシル４７から持ち上げられ、ステンシル４７は、上方に後退させられる。チップキャリアは、プリント固定台３１の隆起領域３３とチップキャリア２１の各々の底面との間に真空が生成されることによって確実に保持されるので（図６Ａ参照）、チップキャリア２１のいずれも不注意にステンシル４７に貼りつくことがなく、パレット２３が後退または降下される。

　一旦ステンシルプロセスが完了すると、パレット２３は、プリント固定台３１から取り外され、ステンシルされたチップキャリア２１を有するパレット２３は、図８に示されるように、次のステージ、回路基板アセンブリプロセスに移動される。回路基板アセンブリプロセスの好適な実施形態において、標準ピックアンドプレイス機器６０が用いられる。アセンブリプロセスの間、種々のピックアンドプレイスノズル６３を有するガントリ６１は、最初に、半導体コンピュータチップ７３を、種々の受動デバイスと共に回路基板６５上に配置する。図８におけるチップは、トレイ６７、または、代替的に、業界にて標準的な態様で、テープから受取られる。さらに、受動デバイス、すなわち、レジスタ、キャパシタ等は、業界にて標準的な態様でロール６９から入来する。一旦回路基板６５がチップの第１の層および受動デバイスで実装されると、次いで、ガントリ６１は、パレット２３から受取られたチップキャリア２１の配置を開始する。回路基板６５上のすべてのチップキャリア２１の配置が完了すると、適切な受動デバイスと共に、チップキャリア２１上へのチップの配置が開始される。図９は、チップ７３の第１の層、受動デバイス７５、チップキャリア２１およびチップ７７の第２の層、ならびにチップキャリア２１上の受動デバイス７９を有する完成した回路基板６５の部分を示す。配置プロセスの間、回路基板６５上に配置された各チップ、チップキャリアおよび受動デバイスは、検査のために、カメラ８１（図８）にしばらく提供される。その後、これらのデバイスの表面上で欠陥があると思われる、いかなるデバイスも廃棄される。

　第３および最後の工程は、単一のリフロープロセスであり、このプロセスの間、素子が取付けられた回路基板６５は、基板およびチップキャリア上に配置される前に、はんだを融解することによって、素子を永久的に基板に取付けるために、オーブン８７に通される。図９は、オーブン８７に入る基板６５を示す。単一のリフロープロセスの使用は、回路基板、およびこれに取付けられた素子に過度な応力がかかることを防止する。なぜなら、回路基板６５は、オーブン８７を通る前に、その上に配置された素子のすべてを有するからである。好適な実施形態において、標準的リフローオーブンが用いられる。当該分野において周知のように、単一のリフローブンは、はんだペーストを融解させ、従って、基板上に配置された種々の素子を、チップキャリアを含む基板に融合させる。元来、素子は、そのリップキャリアと同時に融合させるために、各チップキャリア上に配置される。本発明の利点の１つは、素子、チップ、チップキャリアおよび受動素子のすべてが、１工程でプリント回路基板上に配置されることを可能にすることである。一旦基板がオーブンに送られて、はんだペーストが融解すると、基板上の素子を永久的に基板に保持する。これは、基板を複数回オーブンに通す必要を回避する。しかしながら、一旦当業者がこの仕様を検討し、本発明のコンセプトを理解すると、当業者は、ステンシル、アセンブリまたは単一のリフロープロセスのために、任意の数の市販の製作機器を適用することが出来る。

　本発明は、特に、その好適な実施形態を参照して示され、かつ記載されたが、本発明の主旨および範囲から逸脱することなく、形態および詳細に種々の変更がなされ得ることが当業者によって理解される。

図１は、電子チップ搭載モジュールの２つの異なった変形を示す。 図２は、本発明の製造プロセスの間、電子チップ搭載モジュールを保持するパレットの浮き出した斜視図である。 図２Ａは、図２におけるＩ−Ｉ線に沿って示されたパレットの断面図である。 図３は、チップ搭載モジュールのステンシル工程において用いられる本発明のプリント固定台の突き出し斜視図である。 図３Ａは、図３に示されたＩＩ−ＩＩ線に沿って示された印刷固定台の断面図である。 図４は、本発明のプリント固定台の底面の図である。 図５は、本発明の製造プロセスにおいて用いられるステンシルの平面図である。 図６は、本発明の製造プロセスのステージの１つについて、パレットおよびプリント固定台が一体となった側面図である。 図６Ａは、チップキャリアを支持する、図６にてＩＩＩで示された、隆起部分が中に挿入されたパレットの１つのチャンバの断面図である。 図７は、本発明のステンシル工程の図である。 図８は、本発明の回路基板アセンブリ工程の図である。 図９は、本発明の単一のリフロープロセスにおいて用いられるオーブンの図である。

Claims (1)

1. 　回路基板を半導体チップの３次元アレイで実装する方法であって、
   　ａ）準備プロセスのために、複数の半導体チップキャリアを固定するが、取り外し可能に位置決めする工程と、
   　ｂ）素子を収容する前記複数のチップキャリアのチップ収容面を準備する工程と、
   　ｃ）回路基板上に配置するための前記チップキャリアを位置決めする工程と、
   　ｄ）該チップキャリアを該基板上に位置決めされたチップの第１の層の上に配置し、従って、該チップキャリアが、該回路基板上の事前選択された電気的接触地点と接触する、工程と、
   　ｅ）該チップキャリアの各々の上に素子を配置する工程と、
   　ｆ）該チップ、該受動素子および該チップキャリアを該回路基板と永久的に相互接続させる工程と
   　を包含する、方法。

Images